JP3868836B2 - 有機el駆動回路および有機el表示装置 - Google Patents
有機el駆動回路および有機el表示装置 Download PDFInfo
- Publication number
- JP3868836B2 JP3868836B2 JP2002087952A JP2002087952A JP3868836B2 JP 3868836 B2 JP3868836 B2 JP 3868836B2 JP 2002087952 A JP2002087952 A JP 2002087952A JP 2002087952 A JP2002087952 A JP 2002087952A JP 3868836 B2 JP3868836 B2 JP 3868836B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- organic
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
この発明は、有機EL駆動回路および有機EL表示装置に関し、詳しくは、カレントミラー回路を利用したD/A変換回路により入力デジタル値に対応する電流値を生成して有機ELパネルのピン駆動電流を発生するカラムライン(陽極側ドライブライン、以下同じ)の電流駆動回路において、その占有面積の増加が少なく、簡単な回路で有機ELパネルの表示輝度についてγ補正量が選択できる有機EL駆動回路および有機EL表示装置の改良に関する。
【0002】
【従来の技術】
有機EL表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、DVDプレーヤ、PDA(携帯端末装置)等に搭載される次世代表示装置として現在注目されている。この有機EL表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、R(赤),G(緑),B(青)に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機EL表示装置が提案されている。例えば、特開平10−112391号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
【0003】
携帯電話機用の有機EL表示装置の有機EL表示パネルでは、カラムラインの数が396個(132×3)の端子ピン(以下ピン)、ローラインが162個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機EL表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願2001−86967号に示されるようにピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路として、手前の入力段となる基準電流発生回路から基準電流を受けてピン対応に多数のミラー電流を発生して、あるいはこのミラー電流として発生した基準電流をk倍(kは2以上の整数)の電流に増幅して前記のカレントミラー回路により出力回路を駆動する。そして、そのk倍電流増幅回路には、ピン対応にD/A変換回路を設けて、このD/A変換回路がカラム側のピン対応に表示データを受けてこの表示データをピン対応にA/D変換して1ライン分の駆動電流を同時に生成する。
【0004】
図3は、このような有機EL駆動回路のカラムドライバ1であって、2は、そのD/A変換回路、3は、そのカレントミラー電流出力回路である。
D/A変換回路2は、定電流源14aからの電流Iを入力端子2aを介してコレクタに受けるダイオード接続のnpn型の入力側バイポーラトランジスタQaを有し、これにカレントミラー接続された出力側npn型バイポーラトランジスタQb〜Qn-1、各出力側トランジスタQb〜Qn-1のエミッタとグランドGND間にスイッチ回路として接続されたNチャネルMOSFETトランジスタTrb〜Trn-1が設けられている。そして、トランジスタTrb〜Trn-1のゲートがそれぞれD0〜Dn-1のD/A変換の各入力端子に接続されている。
【0005】
出力側トランジスタQb〜Qn-1は、それぞれのコレクタが出力端子2bに接続され、トランジスタQaのエミッタ面積に対してそれぞれのトランジスタが×1,×2,×4,…×nの倍数のエミッタ面積比を持っている。なお、入力側トランジスタQaのエミッタは、抵抗RaとNチャネル型のMOSFETトランジスタTraの直列回路を介してグランドGNDに接続され、トランジスタTraのゲートは電源ライン+VDDに接続されている。
このD/A変換回路2は、CPU,MPU等のプロセッサからそのときどきの表示輝度に応じたデジタル値の表示データを入力端子D0〜Dn-1に受けて出力端子2bに入力データ(表示データ)に応じたアナログの電流値を発生する。なお、この図では、ドライブ段のそれぞれの1ピン分の駆動回路を簡略化して定電流源14aとして示してある。また、トランジスタTrrとトランジスタQrは、カレントミラー接続の共通ベースラインへベース電流を供給するベース電流供給回路であり、トランジスタQrのエミッタは、抵抗RrとNチャネル型のMOSFETトランジスタTrraの直列回路を介してグランドGNDに接続され、トランジスタTrraのゲートは電源ライン+VDDに接続されている。
であり、トランジスタQrのエミッタは、抵抗RrとNチャネル型のMOSFETトランジスタTrraの直列回路を介してグランドGNDに接続され、トランジスタTrraのゲートは電源ライン+VDDに接続されている。
【0006】
カレントミラー電流出力回路3は、ドライブ段カレントミラー回路3aと出力段カレントミラー回路3bとからなる。
カレントミラー回路3aは、ピーク電流生成回路であって、ダイオード接続されたpnp型の入力側トランジスタQsと出力側トランジスタQtとからなり、それぞれのエミッタ側がPチャネルMOSFETトランジスタTrs,NチャネルMOSFETトランジスタTrtを介して出力段カレントミラー回路3bの入力端子3cに接続されている。
入力側トランジスタQsのコレクタは、D/A変換回路2の出力端子2bに接続され、出力側トランジスタQtのコレクタは、グランドGNDに接続されている。トランジスタQsとトランジスタQtのエミッタ面積比は1:xである。そこで、カレントミラー回路3aは、トランジスタTrtがONしているときには、(1+x)倍の駆動電流を生成する。トランジスタTrsは、トランジスタTrtに対応して設けられた負荷トランジスタであって、そのゲートはグランドGNDに接続されていて、駆動ラインをバランスさせるために挿入されている。
【0007】
トランジスタTrtは、駆動初期の一定期間だけコントロール信号CONTを受けてONになる。
これにより出力段カレントミラー回路3bの入力側トランジスタQxがベース電流補正駆動用のpnp型のカレントミラートランジスタQu,Qwを介して駆動される。その結果、pnp型の入力側トランジスタQxによりトランジスタTrtがONしたピーク駆動時の一定期間には(1+x)Iaの電流が流れる。その後に通常駆動電流として駆動電流Iaが出力される。それらが出力段カレントミラー回路3bのpnp型の出力側トランジスタQyでさらにN倍に電流増幅されて、有機ELパネルのピン9に出力される。
なお、出力段カレントミラー回路3bのトランジスタQxとトランジスタQyのエミッタ面積比は1:Nであり、これらトランジスタのエミッタは、電源ライン+VDDではなく、これより高い電圧、例えば、+15V乃至+20V程度の電源ライン+Vccに接続され、出力側トランジスタQyのコレクタは、カラム側のピン9に接続されている。
【0008】
【発明が解決しようとする課題】
近年、駆動ピン数は高解像度の要請により増加する傾向にある。有機EL表示パネルの各有機EL素子は、ブラウン管と同様に表示データの値に対して輝度が直線的な関係はになく、R,G,Bの材料による素子特性に応じた曲線になる。そこで、有機EL表示装置を使用する周囲の環境が変わると、例えば、昼間と夜とでは画質が変化し、有機EL表示パネルが高解像度になればなるほど、この画質の変化が目立ってくる。そのためにγ補正をすることが必要になる。通常、γ補正をする場合には、ドライバ等でソフト的にD/A変換回路に設定する表示データを補正することが考えられるが、家庭電化品や携帯電話のような携帯型の機器では、いちいちドライバを選択してロードするような処理は不向きである。
そこで、γ補正回路を搭載することで使用環境変化に応じて表示装置の画質を改善することになるが、前記のようなD/A変換回路により表示データに応じた駆動電流を生成する回路では、各画素対応にしなければならないので、その分、γ補正回路の増加により電流駆動回路の占有面積が増える問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、電流駆動回路の占有面積の増加が少なく、簡単な回路で有機ELパネルの表示輝度についてγ補正量が選択できる有機EL駆動回路および有機EL表示装置を提供することにある。
【0009】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機EL駆動回路および有機EL表示装置の特徴は、表示データを受けてこれに対応する表示のためのアナログの電流を発生するD/A変換回路と、カレントミラー回路を有し、D/A変換回路からの出力電流で駆動され有機EL表示パネルの端子ピンを電流駆動する電流駆動回路とを備えていて、カレントミラー回路の出力側トランジスタと入力側トランジスタとにそれぞれ負荷抵抗を挿入し、これら負荷抵抗のいずれか一方の抵抗値を調整することにより有機EL表示パネルの輝度についてのγ補正値を選択するものである。
【0010】
【発明の実施の形態】
このように、この発明にあっては、電流駆動回路に設けられているカレントミラー回路の入力側トランジスタと出力側トランジスタとに負荷抵抗をそれぞれ挿入して、これらの抵抗値をアンバランスにすることで出力電流値を入力電流値に対してγ特性を持たせる。そして、入力側トランジスタと出力側トランジスタとのいずれか一方の負荷抵抗の抵抗値を選択できるようにすることで、γ補正値を選択する。この場合、γ補正値を選択する回路がカレントミラー回路の負荷抵抗であるので、γ補正回路が簡単なものとなる。
このように、D/A変換回路の後のカレントミラー回路に負荷抵抗回路を設ければγ補正ができるので、特別にγ補正値を選択するγ補正回路を追加して設ける必要はなくなる。電流駆動回路は、k倍増幅回路等のドライブ段にはカレントミラー回路が用いられ、特に、出力段は、通常、カレントミラー回路で構成されているので、この出力段に設ければ一層よく、占有領域が小さくて済む。
その結果、電流駆動回路の占有面積の増加が抑えられ、有機ELパネルの表示輝度についてγ補正量の選択が可能となる。これにより、周囲の環境に応じて見やすい画質で画像の表示が可能な有機EL駆動回路および有機EL表示装置を容易に実現することができる。
【0011】
【実施例】
図1は、この発明の有機EL駆動回路を適用した一実施例の電流駆動回路のブロック図、図2は、そのγ補正特性の説明図である。なお、図3と同一の構成 要素は同一の符号で示す。
図1において、10は、有機EL駆動回路のカラムドライバであって、11は、そのD/A変換回路、12は、ドライブ段のそれぞれの1ピン分の駆動回路を簡略化した図3の定電流源14aに対応する定電流源、13は、カレントミラー電流出力回路、14は、ピーク電流生成回路、15は、γ補正回路、そして16は、コントロール回路である。
D/A変換回路11は、図3のD/A変換回路2に対応しているが、バイポーラトランジスタではなく、MOSFETトランジスタで構成されている。Nチャネルの入力側トランジスタTNaがD/A変換回路2の入力側トランジスタQaに対応し、Nチャネルの出力側トランジスタTNb〜TNn-1が出力側トランジスタQb〜Qn-1に対応していて、カレントミラー回路を構成している。このD/A変換回路11は、さらに入力側トランジスタTNaに並列に接続されたカレントミラーのNチャネルの入力側トランジスタTNpを有している。そして、トランジスタTNaとトランジスタT Npは、チャネル幅比が1:9に設定されている。トランジスタTNaのソースは、抵抗Raを介してグランドGNDに接続され、トランジスタT Npのソースは抵抗Rpa,スイッチ回路SWpaを介してグランドGNDに接続されている。
【0012】
2個の入力側トランジスタTNaと入力側トランジスタTNpとは、定電流源12から電流Ipを入力端子11aを介して受ける。定電流源12は、図3の定電流源14aと異なり、その電流値が電流Iより大きい電流Ipに変更されている。入力側トランジスタTNaにこの電流Ipが動作電流として流れたときには、D/A変換回路11の出力端子11bにピーク電流Ia=Ipaを発生する電流量に設定されている。
なお、抵抗Rb〜Rn-1は、出力側トランジスタTNb〜TNn-1のソースとトランジスタTrb〜Trn-1のドレインとの間に挿入された抵抗である。これによりD/A変換回路の電流ペアリング精度を向上させることができる。また、図3のトランジスタTrrとトランジスタQrに相当するベース電流供給回路はここでは削除してある。
カレントミラー電流出力回路13は、図3のカレントミラー電流出力回路3に対応する回路であるが、これもバイポーラトランジスタではなく、MOSFETトランジスタで構成され、駆動レベルシフト回路13aと出力段カレントミラー回路13bとからなる。ここには、図3のカレントミラー回路3aに相当するピーク電流生成回路はない。
【0013】
駆動レベルシフト回路13aは、D/A変換回路11の出力を出力段カレントミラー回路13bに伝達するための回路であって、NチャネルトのMOSFETトランジスタTNvからなる。そのゲートはバイアスラインVbに接続され、ソース側がD/A変換回路11の出力端子11aに接続されている。そしてドレイン側が出力段カレントミラー回路13bの入力端子13cに接続されている。
これによりD/A変換回路11の出力電流をIaとすると、これに対して入力端子13cにIaの駆動電流を発生することができる。
【0014】
出力段カレントミラー回路13bは、図3のベース電流補正駆動用のカレントミラーのトランジスタQu,Qwに対応するPチャネルMOSFETトランジスタTPu,TPwと、図3のカレントミラーのトランジスタQx,Qyに対応するPチャネルMOSFETトランジスタTPx,TPyとγ補正回路15とを有している。
出力段カレントミラー回路13bのトランジスタTPxとトランジスタTPyのソース面積比は1:Nであり、これらトランジスタのソースは、電源ライン+VDDではなく、これより高い電圧、例えば、+15V程度の電源ライン+Vccにγ補正回路15を介して接続され、出力側トランジスタTPyは、カラム側のピン9に接続され、駆動時にはN×Iaの駆動電流を流してピン9を駆動する。このピン9とグランドGNDとの間には、EL素子4が接続されている。なお、図中のVcもバイアスラインである。
【0015】
γ補正回路15は、電源ライン+VccとトランジスタTPxのソースとの間に接続された負荷抵抗Rと、電源ライン+VccとトランジスタTPyのソースとの間に接続された直列負荷抵抗回路15aとを有している。直列負荷抵抗回路15aは、直列に接続された負荷抵抗R1,R2,R3,R4,R5,R6と、負荷抵抗R1,R2,R3,R4,R5,R6の5個の各抵抗のそれぞれの接続点とトランジスタTPyのソースとの間にそれぞれスイッチ回路SW1,SW2,SW3,SW4,SW5が設けられている。各スイッチ回路SW1〜SW5は、PチャネルMOSトランジスタで構成されるスイッチであって、デコーダ15bから受けるLowレベル(以下“L”),Highレベル(以下“H”)の信号に応じてON/OFFされ、通常は、スイッチ回路SW1が1つ“L”の信号を受けてこれがON状態に設定されている。他のスイッチ回路はこのとき“H”の信号を受けている。
デコーダ15bは、レジスタ18からの4ビットの信号Da〜Ddを受けてそのデータをデコードすることで、スイッチ回路SW1〜SW5のいずれかいつのスイッチ回路をONとし、他のスイッチ回路をOFFとするか、あるいはスイッチ回路SW1〜SW5全部をOFFとする。なお、前記のスイッチ回路SW1だけがONの初期状態のときには、レジスタ18には4ビットオール“0”が設定され、レジスタ18のデータがリセットされた状態にある。
さて、レジスタ18のデータDa〜Ddは、MPU17から送出され、コントロール回路16からのラッチ信号Lpでラッチされる。これによりスイッチ回路SW1〜SW5のON/OFFが制御される。
MPU17は、画質調整の操作のための可変抵抗20の操作に応じてレジスタ18にγ補正データを設定する。
【0016】
これによりγ補正特性が変化する。図2は、その一例であって、直線性のよいG(緑)の有機EL素子の場合のγ補正特性である。入力側トランジスタTPyと出力側トランジスタTPxのエミッタ面積比を1:10として、縦軸は、トランジスタTPyのピン駆動電流値Ioutを、横軸は、トランジスタTPxの駆動電流値Iinを両対数で表したグラフである。そして、負荷抵抗Rの抵抗値を100kΩとし、負荷抵抗R1,R2,R3,R4,R5,R6の各抵抗値を各10kΩとした場合のシミュレーションした結果である。
これにより、スイッチ回路SW1がONとなっている初期状態のときには、入力側と出力側の駆動電流量が1:10であり、負荷抵抗が逆に10:1となっているので、γ補正値は、γ≒1.0となる。そして、スイッチ回路SW2をONしたときには、γ≒1.3となる。以下、スイッチ回路SW3,SW4,SW5、そして全部のスイッチ回路がOFFしたときに応じてγは、γ≒1.6,γ≒1.9 ,γ≒2.4 ,γ≒2.7が選択できる。
【0017】
通常、γ補正として使用する値は、有機EL素子の場合には、1.0,2.2,2.5程度のものがあれば十分である。そこで、可変抵抗20を操作(外部の操作)に応じてMPU17が選択されたγ補正値に対応するデータをレジスタ18に設定する。なお、コントロール回路16は、MPU17から制御信号Sを受けてラッチパルスLpをレジスタ18とレジスタ19とに発生する。このラッチパルスLpによりレジスタ18とレジスタ19とにそれぞれデータが設定される。ここで、レジスタ19に設定されるデータは、表示データであって、D/A変換回路11の入力端子DO〜Dn-1に送出されるデータである。
ところで、この実施例では、各スイッチ回路SW1〜SW5は、負荷抵抗R1,R2,R3,R4,R5,R6の各接続点とトランジスタTPyのソースとの間に設けられているが、各スイッチ回路SW1〜SW5は、各負荷抵抗R2,R3,R4,R5,R6に並列に設けられていてもよい。これにより直列負荷抵抗回路15aの前抵抗値が調整されてもよい。
また、この実施例では、カラムラインの電流駆動回路の出力段のカレントミラー回路における出力側トランジスタの負荷抵抗の抵抗値をその入力側トランジスタの負荷抵抗の抵抗値に対して調整している。しかし、これは、入力側トランジスタの負荷抵抗の抵抗値を出力側トランジスタの負荷抵抗に対して調整するようにしてもよい。
【0018】
以上説明してきたが、実施例では、出力段のカレントミラー回路に入力側と出力側とに負荷抵抗を挿入してγ補正回路としているが、この発明は、表示データを受けてそれに応じた電流値の電流信号を発生するD/A変換回路の後段であればどの位置にあるカレントミラー回路に負荷抵抗によるγ補正回路をもうけてもよい。
また、実施例の回路では、MOSFETトランジスタを主体として構成しているが、バイポーラトランジスタを主体として構成してもよいことはもちろんである。また、実施例のNチャンネル型(あるいはnpn型トランジスタ)は、Pチャンネル型(あるいはpnp型)トランジスタに、Pチャンネル型(あるいはpnp型)トランジスタは、Nチャンネル(あるいはnpn型)トランジスタに置き換えることができる。この場合には、電源電圧は負となり、上流に設けたトランジスタは下流に設けることになる。
【0019】
【発明の効果】
以上説明してきたように、この発明にあっては、電流駆動回路に設けられているカレントミラー回路の入力側トランジスタと出力側トランジスタとに負荷抵抗をそれぞれ挿入して、これらの抵抗値をアンバランスにすることで出力電流値を入力電流値に対してγ特性を持たせる。そして、入力側トランジスタと出力側トランジスタとのいずれか一方の負荷抵抗の抵抗値を選択できるようにすることで、γ補正値を選択する。この場合、γ補正値を選択する回路がカレントミラー回路の負荷抵抗であるので、γ補正回路が簡単なものとなる。
その結果、電流駆動回路の占有面積の増加が抑えられ、有機ELパネルの表示輝度についてγ補正量の選択が可能となる。これにより、周囲の環境に応じて見やすい画質で画像の表示が可能な有機EL駆動回路および有機EL表示装置を容易に実現することができる。
【図面の簡単な説明】
【図1】図1は、この発明の有機EL駆動回路を適用した一実施例の電流駆動回路のブロック図である。
【図2】図2は、従来の有機EL駆動回路のD/A変換回路の一例の説明図である。
【図3】図3は、従来の有機EL駆動回路のD/A変換回路の一例の説明図である。
【符号の説明】
1,10…カラムドライバ、2,11…D/A変換回路、
2a…入力端子、2b…出力端子、
3,13…カレントミラー電流出力回路、
3a…ドライブ段カレントミラー回路、
3b…出力段カレントミラー回路、4…有機EL素子、
5…パルス発生回路、6…駆動パルス、
7…充電回路、8…スイッチング素子、
9…ピン、12…ピーク電流生成回路、
13…カレントミラー電流出力回路、
13a…駆動レベルシフト回路、
13b…出力段カレントミラー回路、
16…コントロール回路、17…MPU、
18,19…レジスタ、20…可変抵抗、
Q1〜Qm,Qa〜Qn-1,TPu〜TPy,TNa〜TNn-1…トランジスタ。
Claims (8)
- 表示データを受けてこれに対応する表示のためのアナログの電流を発生するD/A変換回路と、
カレントミラー回路を有し、前記D/A変換回路からの出力電流で駆動され有機EL表示パネルの端子ピンを電流駆動する電流駆動回路とを備え、
前記カレントミラー回路の前記出力側トランジスタと入力側トランジスタとにそれぞれ負荷抵抗を挿入し、これら負荷抵抗のいずれか一方の抵抗値を調整することにより前記有機EL表示パネルの輝度についてのγ補正値を選択することを特徴とする有機EL駆動回路。 - 前記カレントミラー回路は、前記電流駆動回路の出力段に設けられ、前記カレントミラー回路の出力側トランジスタの出力電流により前記端子が駆動されるものである請求項1記載の有機EL駆動回路。
- 前記抵抗値を調整する負荷抵抗は、前記出力側トランジスタ側に挿入されたものである請求項2記載の有機EL駆動回路。
- 前記出力側トランジスタの負荷抵抗は、複数の抵抗が直列に接続され、その各接続点がスイッチ回路を介して出力トランジスタに接続されて前記負荷抵抗の抵抗値が選択される請求項3記載の有機EL駆動回路。
- 有機EL表示パネルと、
表示データを受けてこれに対応する表示のためのアナログの電流を発生するD/A変換回路と、
カレントミラー回路を有し、前記D/A変換回路からの出力電流で駆動され有機EL表示パネルの端子ピンを電流駆動する電流駆動回路とを備え、
前記カレントミラー回路の前記出力側トランジスタと入力側トランジスタとにそれぞれ負荷抵抗を挿入し、これら負荷抵抗のいずれか一方の抵抗値を調整することにより前記有機EL表示パネルの輝度についてのγ補正値を選択することを特徴とする有機EL表示装置。 - 前記カレントミラー回路は、前記電流駆動回路の出力段に設けられ、前記カレントミラー回路の出力側トランジスタの出力電流により前記端子が駆動されるものである請求項5記載の有機EL表示装置。
- 前記抵抗値を調整する負荷抵抗は、前記出力側トランジスタ側に挿入されたものである請求項6記載の有機EL表示装置。
- 前記出力側トランジスタの負荷抵抗は、複数の抵抗が直列に接続され、その各接続点がスイッチ回路を介して出力トランジスタに接続されて前記負荷抵抗の抵抗値が選択される請求項7記載の有機EL表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087952A JP3868836B2 (ja) | 2002-03-27 | 2002-03-27 | 有機el駆動回路および有機el表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087952A JP3868836B2 (ja) | 2002-03-27 | 2002-03-27 | 有機el駆動回路および有機el表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003288051A JP2003288051A (ja) | 2003-10-10 |
JP3868836B2 true JP3868836B2 (ja) | 2007-01-17 |
Family
ID=29233970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002087952A Expired - Fee Related JP3868836B2 (ja) | 2002-03-27 | 2002-03-27 | 有機el駆動回路および有機el表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3868836B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9634656B2 (en) | 2015-01-23 | 2017-04-25 | Denso Corporation | Current driver circuit |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4066849B2 (ja) | 2003-02-28 | 2008-03-26 | セイコーエプソン株式会社 | 電流生成回路、電気光学装置および電子機器 |
JP3979377B2 (ja) * | 2003-11-06 | 2007-09-19 | セイコーエプソン株式会社 | 電流生成回路、電気光学装置及び電子機器 |
JP4826056B2 (ja) * | 2003-11-25 | 2011-11-30 | セイコーエプソン株式会社 | 電流生成回路、電気光学装置及び電子機器 |
JP2005221701A (ja) | 2004-02-05 | 2005-08-18 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
JP4507633B2 (ja) * | 2004-02-24 | 2010-07-21 | セイコーエプソン株式会社 | 画像処理装置、画像処理方法、表示装置、および電子機器 |
US20070132672A1 (en) * | 2004-03-24 | 2007-06-14 | Jun Maede | Organic el drive circuit and organic el display device using the same |
TW200540773A (en) | 2004-03-24 | 2005-12-16 | Rohm Co Ltd | Organic EL panel driving circuit, organic EL display device and inspection device for organic el panel driving circuit |
TW200540775A (en) * | 2004-04-27 | 2005-12-16 | Rohm Co Ltd | Reference current generator circuit of organic EL drive circuit, organic EL drive circuit and organic el display device |
TWI293170B (en) * | 2004-06-28 | 2008-02-01 | Rohm Co Ltd | Organic el drive circuit and organic el display device using the same organic el drive circuit |
KR100688803B1 (ko) | 2004-11-23 | 2007-03-02 | 삼성에스디아이 주식회사 | 전류 범위 제어회로, 데이터 구동부 및 발광 표시장치 |
JP5068492B2 (ja) * | 2005-08-18 | 2012-11-07 | 三星電子株式会社 | 表示装置のデータドライバの駆動方法、表示装置のデータドライバ、および、表示装置 |
JP2008129383A (ja) | 2006-11-22 | 2008-06-05 | Oki Electric Ind Co Ltd | 電流駆動回路および表示装置 |
-
2002
- 2002-03-27 JP JP2002087952A patent/JP3868836B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9634656B2 (en) | 2015-01-23 | 2017-04-25 | Denso Corporation | Current driver circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2003288051A (ja) | 2003-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3742357B2 (ja) | 有機el駆動回路およびこれを用いる有機el表示装置 | |
JP3647443B2 (ja) | 有機el駆動回路の駆動電流値調整回路、有機el駆動回路およびこれを用いる有機el表示装置 | |
JP3924179B2 (ja) | D/a変換回路およびこれを用いる有機el駆動回路 | |
JP3868836B2 (ja) | 有機el駆動回路および有機el表示装置 | |
KR100475844B1 (ko) | 유기 el 구동회로 및 이를 이용한 디스플레이 장치 | |
US6756738B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
JP4589922B2 (ja) | D/a変換回路、有機el駆動回路および有機el表示装置 | |
JPWO2005093702A1 (ja) | 有機el駆動回路および有機el表示装置 | |
JP3647846B2 (ja) | 有機el駆動回路および有機el表示装置 | |
KR100672110B1 (ko) | 유기 el 패널 구동 회로 및 유기 el 디스플레이 장치 | |
JP4151882B2 (ja) | 有機el駆動回路および有機el表示装置 | |
JPWO2007037220A1 (ja) | D/a変換回路、有機el駆動回路および有機el表示装置 | |
JP2004078163A (ja) | アクティブマトリックス型有機elパネルの駆動回路およびこれを用いる有機el表示装置 | |
JP3647847B2 (ja) | 有機el駆動回路および有機el表示装置 | |
JP4046617B2 (ja) | 有機el駆動回路およびこれを用いる有機el表示装置 | |
JP3795406B2 (ja) | 有機el駆動回路の基準電流発生回路およびこれを用いる有機el表示装置 | |
JP4101066B2 (ja) | 有機el駆動回路およびこれを用いる有機el表示装置 | |
KR20070030129A (ko) | 자발광형 표시 장치 | |
JP5068419B2 (ja) | 有機el駆動回路およびこれを用いる有機el表示装置 | |
JP4133244B2 (ja) | 表示装置 | |
JP2005338794A (ja) | 有機el駆動回路の基準電流発生回路、有機el駆動回路およびこれを用いる有機el表示装置 | |
JP2004061712A (ja) | 有機el駆動回路および有機el表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |