JP2005338794A - 有機el駆動回路の基準電流発生回路、有機el駆動回路およびこれを用いる有機el表示装置 - Google Patents
有機el駆動回路の基準電流発生回路、有機el駆動回路およびこれを用いる有機el表示装置 Download PDFInfo
- Publication number
- JP2005338794A JP2005338794A JP2005117708A JP2005117708A JP2005338794A JP 2005338794 A JP2005338794 A JP 2005338794A JP 2005117708 A JP2005117708 A JP 2005117708A JP 2005117708 A JP2005117708 A JP 2005117708A JP 2005338794 A JP2005338794 A JP 2005338794A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- side transistor
- organic
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000003086 colorant Substances 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101000648184 Homo sapiens Spermatid nuclear transition protein 1 Proteins 0.000 description 1
- 102100028899 Spermatid nuclear transition protein 1 Human genes 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- Y02B20/325—
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】
広い範囲の表示装置使用温度環境において表示装置の発光輝度の変化を防止することができる有機EL駆動回路の基準電流発生回路を提供することにある。
【解決手段】
この発明は、入力側トランジスタと出力側トランジスタのそれぞれに直列に受動素子をそれぞれ有し前記それぞれの受光素子の温度係数が逆方向の特性になっている第1のカレントミラー回路と、出力側トランジスタの出力電流を入力側トランジスタの入力に帰還するために第1のカレントミラー回路の負荷回路として設けられた第2のカレントミラー回路とを備えていて、出力側トランジスタに発生する電流に応じた電流が基準電流として出力されて前記駆動電流が生成され、入力側トランジスタと出力側トランジスタとの動作電流の比が有機EL素子の温度変化に対する発光輝度の変化を抑える方向に補正する値に選択されているものである。
【選択図】 図1
広い範囲の表示装置使用温度環境において表示装置の発光輝度の変化を防止することができる有機EL駆動回路の基準電流発生回路を提供することにある。
【解決手段】
この発明は、入力側トランジスタと出力側トランジスタのそれぞれに直列に受動素子をそれぞれ有し前記それぞれの受光素子の温度係数が逆方向の特性になっている第1のカレントミラー回路と、出力側トランジスタの出力電流を入力側トランジスタの入力に帰還するために第1のカレントミラー回路の負荷回路として設けられた第2のカレントミラー回路とを備えていて、出力側トランジスタに発生する電流に応じた電流が基準電流として出力されて前記駆動電流が生成され、入力側トランジスタと出力側トランジスタとの動作電流の比が有機EL素子の温度変化に対する発光輝度の変化を抑える方向に補正する値に選択されているものである。
【選択図】 図1
Description
この発明は、有機EL駆動回路の基準電流発生回路、有機EL駆動回路およびこれを用いる有機EL表示装置に関し、詳しくは、携帯電話機,PHS等の表示装置を有する電子機器において、表示装置のホワイトバランスを広い温度範囲で確保でき、表示装置使用の温度環境の変化によるホワイトバランスの崩れを防止することができるような高輝度カラー表示に適した基準電流発生回路に関する。
携帯電話機,PHS、DVDプレーヤ、PDA(携帯端末装置)等に搭載される有機EL表示装置の有機EL表示パネルでは、カラムラインの数が396個(132×3)の端子ピン、ローラインが162個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような有機EL表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でもパッシブマトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
さらに、カラー表示の有機ELパネルの電流駆動回路は、R,G,Bの三原色対応の使用材料に応じて輝度調整をして表示画面上でホワイトバランスを採るために、R,G,B対応に表示画面上の輝度を調整する調整回路がそれぞれ設けられている。
マトリックス状に配置したR,G,Bの有機EL素子を電流駆動する電流駆動回路は、通常、R,G,B共通に基準電流発生回路が1つ設けられ、この基準電流発生回路の基準電流を受けて、R,G,Bに対応の基準電流設定回路が設けられ、これらが基準電流をそれぞれ調整してR,G,B対応の基準電流を発生する。そこで、基準電流設定回路により基準電流を調整することで表示画面上でホワイトバランスを採っている。調整されたR,G,Bの各基準電流は、R,G,Bに対応の各駆動回路に供給される。
ところで、定電流設定回路を設けて有機ELセグメント素子の駆動回路に定電流を供給してこの駆動回路をPWMパルスにより駆動して有機ELセグメント素子を発光させる技術が公知である(特許文献1)。これには、定電流設定回路の電流を調整することで経年変化による発光強度の低下を回復する技術が記載されている。
特開2001−34221公報号
このような有機EL表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でもパッシブマトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
さらに、カラー表示の有機ELパネルの電流駆動回路は、R,G,Bの三原色対応の使用材料に応じて輝度調整をして表示画面上でホワイトバランスを採るために、R,G,B対応に表示画面上の輝度を調整する調整回路がそれぞれ設けられている。
マトリックス状に配置したR,G,Bの有機EL素子を電流駆動する電流駆動回路は、通常、R,G,B共通に基準電流発生回路が1つ設けられ、この基準電流発生回路の基準電流を受けて、R,G,Bに対応の基準電流設定回路が設けられ、これらが基準電流をそれぞれ調整してR,G,B対応の基準電流を発生する。そこで、基準電流設定回路により基準電流を調整することで表示画面上でホワイトバランスを採っている。調整されたR,G,Bの各基準電流は、R,G,Bに対応の各駆動回路に供給される。
ところで、定電流設定回路を設けて有機ELセグメント素子の駆動回路に定電流を供給してこの駆動回路をPWMパルスにより駆動して有機ELセグメント素子を発光させる技術が公知である(特許文献1)。これには、定電流設定回路の電流を調整することで経年変化による発光強度の低下を回復する技術が記載されている。
一般的に、有機EL表示装置を搭載した電子機器は、表示装置が使用可能な温度範囲(温度環境)が−10°〜+70°程度と広い。そこで、高輝度カラー表示の有機EL表示装置で問題になるのが装置使用環境の温度変化による表示画面上でのホワイトバランスの崩れである。その原因は、R,G,Bの発光特性が温度に応じて変化することにある。しかも、その特性は、使用される有機EL素子の材料によって異なってくる。
図3(a)に実線で示すように、現在のところ、前記のような温度範囲では、Rの発光材料の温度特性は、右下がりの直線特性Rとなり、Gの発光材料の温度特性は、図3(b)に実線で示すように、0°付近の中央部で谷となった湾曲した特性Gとなり、Bの発光材料の温度特性は、図3(c)に実線で示すように、直線特性Rとは逆に左下がりの直線特性Bとなる。
なお、縦軸は、発光輝度Poと出力電流Ioとの比、すなわち、単位駆動電流当たりの輝度Po/Ioであり、横軸は温度[°C]である。いずれの発光材料も発光輝度Poは、有機EL素子の使用温度範囲では、通常、出力電流Ioに対して直線的な特性となり、かつ、それぞれに相違する温度特性になっている。
図3(a)に実線で示すように、現在のところ、前記のような温度範囲では、Rの発光材料の温度特性は、右下がりの直線特性Rとなり、Gの発光材料の温度特性は、図3(b)に実線で示すように、0°付近の中央部で谷となった湾曲した特性Gとなり、Bの発光材料の温度特性は、図3(c)に実線で示すように、直線特性Rとは逆に左下がりの直線特性Bとなる。
なお、縦軸は、発光輝度Poと出力電流Ioとの比、すなわち、単位駆動電流当たりの輝度Po/Ioであり、横軸は温度[°C]である。いずれの発光材料も発光輝度Poは、有機EL素子の使用温度範囲では、通常、出力電流Ioに対して直線的な特性となり、かつ、それぞれに相違する温度特性になっている。
その結果、ある温度環境(通常常温、例えば25°C)において設定された表示装置のホワイトバランスは、−10°〜+70°程度の範囲に亙って表示装置使用の温度環境が変化すればホワイトバランスが崩れる問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、広い範囲の表示装置使用温度環境において表示装置の発光輝度の変化を防止することができる有機EL駆動回路の基準電流発生回路を提供することにある。
この発明の他の目的は、表示装置のホワイトバランスを広い温度範囲で確保でき、表示装置使用の温度環境の変化によるホワイトバランスの崩れを防止することができる有機EL駆動回路あるいは有機EL表示装置を提供することにある。
この発明の目的は、このような従来技術の問題点を解決するものであって、広い範囲の表示装置使用温度環境において表示装置の発光輝度の変化を防止することができる有機EL駆動回路の基準電流発生回路を提供することにある。
この発明の他の目的は、表示装置のホワイトバランスを広い温度範囲で確保でき、表示装置使用の温度環境の変化によるホワイトバランスの崩れを防止することができる有機EL駆動回路あるいは有機EL表示装置を提供することにある。
このような目的を達成するためのこの発明の有機EL駆動回路の基準電流発生回路、有機EL駆動回路あるいはこれを用いる有機EL表示装置の構成は、基準電流に基づいて有機ELパネルの端子ピン対応に駆動電流を生成して有機ELパネルを電流駆動する有機EL駆動回路の基準電流発生回路において、
入力側トランジスタと出力側トランジスタのそれぞれに直列に受動素子をそれぞれ有し前記それぞれの受光素子の温度係数が逆方向の特性になっている第1のカレントミラー回路と、出力側トランジスタの出力電流を入力側トランジスタの入力に帰還するために第1のカレントミラー回路の負荷回路として設けられた第2のカレントミラー回路とを備えていて、出力側トランジスタに発生する電流に応じた電流が基準電流として出力されて前記駆動電流が生成され、入力側トランジスタと出力側トランジスタとの動作電流の比が有機EL素子の温度変化に対する発光輝度の変化を抑える方向に補正する値に選択されているものである。
入力側トランジスタと出力側トランジスタのそれぞれに直列に受動素子をそれぞれ有し前記それぞれの受光素子の温度係数が逆方向の特性になっている第1のカレントミラー回路と、出力側トランジスタの出力電流を入力側トランジスタの入力に帰還するために第1のカレントミラー回路の負荷回路として設けられた第2のカレントミラー回路とを備えていて、出力側トランジスタに発生する電流に応じた電流が基準電流として出力されて前記駆動電流が生成され、入力側トランジスタと出力側トランジスタとの動作電流の比が有機EL素子の温度変化に対する発光輝度の変化を抑える方向に補正する値に選択されているものである。
このように、この発明にあっては、第1のカレントミラー回路の出力側トランジスタの電流を第1のカレントミラー回路のアクディブ負荷となる第2のカレントミラー回路を介して入力側トランジスタに帰還するように構成して、温度変化に応じて正、負逆特性の温度係数を持つ各受動素子に発生する電圧差に応じた電流が第1のカレントミラー回路の入力側トランジスタを介して出力側トランジスタに加えられるようにする。これにより第1のカレントミラー回路の出力側トランジスタに正、負の温度係数の特性が反映された所定の関数で決定される温度係数を持つ電流を安定的かつ大きな電流値として発生させることができる。そこで、この正、負の温度係数の特性が反映された大きな電流値の電流を第1のカレントミラー回路の出力側トランジスタから基準電流として取り出す。
さらに、有機EL素子の温度に対する発光輝度の変化特性を実質的に変化しない方向に補正するために第1のカレントミラー回路の入力側トランジスタと出力側トランジスタとの動作電流比を選択して前記の基準電流を生成する。
なお、この動作電流比の選択により正、負特性が反映された負の温度特性を持つ基準電流、正、負特性が反映された正の温度特性を持つ基準電流、そして正、負特性が反映された正と負の両者の温度特性を持つ基準電流をそれぞれに得ることができる。
さらに、有機EL素子の温度に対する発光輝度の変化特性を実質的に変化しない方向に補正するために第1のカレントミラー回路の入力側トランジスタと出力側トランジスタとの動作電流比を選択して前記の基準電流を生成する。
なお、この動作電流比の選択により正、負特性が反映された負の温度特性を持つ基準電流、正、負特性が反映された正の温度特性を持つ基準電流、そして正、負特性が反映された正と負の両者の温度特性を持つ基準電流をそれぞれに得ることができる。
これにより、−10°〜+70°程度の範囲において表示装置の使用温度環境が変化しても輝度がほとんど変化しないような輝度に有機EL素子の発光輝度を補正する駆動電流を前記の各温度特性を持つ基準電流から得るものである。
特に、R,G,Bに対応のそれぞれの有機EL素子の温度に対する発光輝度の変化を実質的に変化しない方向に補正するそれぞれの温度特性を持つ基準電流を前記の動作電流の比をそれぞれに選択してそれぞれに得るようにすれば、この発明は、−10°〜+70°程度の表示装置使用範囲においてカラー表示装置におけるホワイトバランスの崩れを防止することができる。
その結果、広い範囲の温度環境において表示装置の発光輝度の変化が防止され、カラー表示をする表示装置にあっては、表示装置を使用する広い温度範囲でホワイトバランスを確保することができる。
特に、R,G,Bに対応のそれぞれの有機EL素子の温度に対する発光輝度の変化を実質的に変化しない方向に補正するそれぞれの温度特性を持つ基準電流を前記の動作電流の比をそれぞれに選択してそれぞれに得るようにすれば、この発明は、−10°〜+70°程度の表示装置使用範囲においてカラー表示装置におけるホワイトバランスの崩れを防止することができる。
その結果、広い範囲の温度環境において表示装置の発光輝度の変化が防止され、カラー表示をする表示装置にあっては、表示装置を使用する広い温度範囲でホワイトバランスを確保することができる。
図1は、この発明の有機EL駆動回路を適用した一実施例の有機ELパネルのカラムドライバを中心とするブロック図、図2は、基準電流発生回路を構成するカレントミラー回路の入力側トランジスタ対出力側トランジスタのチャネル幅(ゲート幅)比をパラメータとした場合の駆動電流の温度特性の説明図、そして、図3は、R,G,Bの発光材料の出力電流に対する一般的な温度特性の説明図である。
図1において、10は、有機ELパネルを駆動する有機EL駆動回路としてのカラムICドライバ(以下カラムドライバ)である。このカラムドライバ10は、R(赤)に対応して設けられた基準電流発生回路1Rと、G(緑)に対応して設けられた基準電流発生回路1G、そして、B(青)に対応して設けられた基準電流発生回路1Bとをそれぞれ有している。さらに、各基準電流発生回路に対応してそれぞれの基準電流を調整するRのホワイトバランス調整回路2Rと、Gのホワイトバランス調整回路2G、そして、Bのホワイトバランス調整回路2Bとが設けられている。
図1において、10は、有機ELパネルを駆動する有機EL駆動回路としてのカラムICドライバ(以下カラムドライバ)である。このカラムドライバ10は、R(赤)に対応して設けられた基準電流発生回路1Rと、G(緑)に対応して設けられた基準電流発生回路1G、そして、B(青)に対応して設けられた基準電流発生回路1Bとをそれぞれ有している。さらに、各基準電流発生回路に対応してそれぞれの基準電流を調整するRのホワイトバランス調整回路2Rと、Gのホワイトバランス調整回路2G、そして、Bのホワイトバランス調整回路2Bとが設けられている。
各ホワイトバランス調整回路2R,2G,2Bは、それぞれ電流反転回路3RとD/A変換回路(D/A)4R、電流反転回路3GとD/A変換回路(D/A)4G、そして電流反転回路3BとD/A変換回路(D/A)4Bとからなる。各ホワイトバランス調整回路2R,2G,2Bは、それぞれの基準電流発生回路1R,1G,1Bから出力される基準電流Ir,Ig,Ibをそれぞれ入力段の電流反転回路3R,3G,3Bでそれぞれ受けてカレントミラー回路の8ビットのD/A変換回路(D/A)4R,4G,4Bでそれぞれの基準電流の電流値を調整する。これによりD/A4R,4G,4B(以下これらを区別せずにD/A4として説明する。)は、それぞれのR,G,Bに対応して調整された基準電流Iro,Igo,Ibo(以下基準駆動電流Iro,Igo,Iboという)をそれぞれに発生する。
ここで、基準電流Iro,Igo,Iboは、レジスタ7のR,G,B対応のデータがそれぞれにR,G,B対応の各D/A4に設定されてR,G,B対応の各D/A4がこのレジスタ7に記憶されたデータをそれぞれにD/A変換することでそれぞれに生成される。レジスタ7に記憶されるデータは、装置外部から入力データとしてMPU9に供給された、R,G,B対応のデータをMPU9が受けて一旦内部にそれらを不揮発性メモリ等に記憶し、このデータをMPU9がレジスタ7に転送することでレジスタ7に設定されることによる。
ここで、基準電流Iro,Igo,Iboは、レジスタ7のR,G,B対応のデータがそれぞれにR,G,B対応の各D/A4に設定されてR,G,B対応の各D/A4がこのレジスタ7に記憶されたデータをそれぞれにD/A変換することでそれぞれに生成される。レジスタ7に記憶されるデータは、装置外部から入力データとしてMPU9に供給された、R,G,B対応のデータをMPU9が受けて一旦内部にそれらを不揮発性メモリ等に記憶し、このデータをMPU9がレジスタ7に転送することでレジスタ7に設定されることによる。
各ホワイトバランス調整回路2R,2G,2Bで生成された基準駆動電流Iro,Igo,Iboは、それぞれR,G,Bに対応のカレントミラー回路5R,5G,5B(5G,5Bは図示せず)の入力側トランジスタをそれぞれに駆動する。これによりそれぞれのカレントミラー回路5R,5G,5Bは、各出力端子対応に設けられた多数の出力側トランジスタに基準駆動電流Iro,Igo,Iboを分配する。
なお、各ホワイトバランス調整回路2R,2G,2Bは、同一構成の回路であり、ホワイトバランス調整回路2G、ホワイトバランス調整回路2Bにそれぞれ接続されるカレントミラー回路5G,5Bは、ホワイトバランス調整回路2Rが接続されているカレントミラー回路5Rと同様な構成であるので、G,Bに対応するカレントミラー回路5G,5Bは図1に図示してはいない。基準電流発生回路1R,1G,1Bについては、図1に示すように、基本回路構成は同じであるが、カレントミラー回路を構成するトランジスタのチャネル幅比がそれぞれに相違するので図示してある。
以下では、基準電流発生回路1Rとホワイトバランス調整回路2Rとカレントミラー回路5Rとの関係を主体に説明する。基準電流発生回路1G,1Bとホワイトバランス調整回路2G,2Bとそれぞれのカレントミラー回路5G,5Bとの関係については基本的な動作は変わらないので割愛する。
なお、各ホワイトバランス調整回路2R,2G,2Bは、同一構成の回路であり、ホワイトバランス調整回路2G、ホワイトバランス調整回路2Bにそれぞれ接続されるカレントミラー回路5G,5Bは、ホワイトバランス調整回路2Rが接続されているカレントミラー回路5Rと同様な構成であるので、G,Bに対応するカレントミラー回路5G,5Bは図1に図示してはいない。基準電流発生回路1R,1G,1Bについては、図1に示すように、基本回路構成は同じであるが、カレントミラー回路を構成するトランジスタのチャネル幅比がそれぞれに相違するので図示してある。
以下では、基準電流発生回路1Rとホワイトバランス調整回路2Rとカレントミラー回路5Rとの関係を主体に説明する。基準電流発生回路1G,1Bとホワイトバランス調整回路2G,2Bとそれぞれのカレントミラー回路5G,5Bとの関係については基本的な動作は変わらないので割愛する。
基準電流発生回路1R,1G,1Bは、周囲の温度変化に応じて出力電流(基準電流)が変化する、温度に応じて出力電流値が可変の定電流回路である。これらは、カレントミラー回路11とこのカレントミラー回路11のアクティブ負荷となる負荷回路(カレントミラー回路)12と、この負荷回路12+にカレントミラー接続された基準電流出力回路13とからなる。
ダイオードDは、例えば、ダイオード接続トランジスタで構成され、トランジスタのベース−エミッタ間電圧であるバンドギャップ電圧に相当する負の温度特性を有する電圧VBEを発生する。このダイオードDがカレントミラー回路11の入力側のNチャネルMOSトランジスタTN1のソースとグランドGNDとの間に挿入されている。また、抵抗値が正の温度特性を有する抵抗Rがカレントミラー回路11の出力側のNチャネルMOSトランジスタTN2のソースとグランドGNDとの間に挿入されている。
トランジスタTN1,TN2の共通に接続されたゲートは、トランジスタTN1のドレインに接続され、トランジスタTN1,TN2のドレインは、それぞれ負荷回路12のカレントミラー回路のPチャネルMOSトランジスタTP1,TP2のドレインにそれぞれ接続され、これらトランジスタを介して電源ライン+VDDに接続されている。負荷回路12は、トランジスタTP2がダイオード接続された入力側トランジスタであり、トランジスタTP1が出力側トランジスタとなっている。
ダイオードDは、例えば、ダイオード接続トランジスタで構成され、トランジスタのベース−エミッタ間電圧であるバンドギャップ電圧に相当する負の温度特性を有する電圧VBEを発生する。このダイオードDがカレントミラー回路11の入力側のNチャネルMOSトランジスタTN1のソースとグランドGNDとの間に挿入されている。また、抵抗値が正の温度特性を有する抵抗Rがカレントミラー回路11の出力側のNチャネルMOSトランジスタTN2のソースとグランドGNDとの間に挿入されている。
トランジスタTN1,TN2の共通に接続されたゲートは、トランジスタTN1のドレインに接続され、トランジスタTN1,TN2のドレインは、それぞれ負荷回路12のカレントミラー回路のPチャネルMOSトランジスタTP1,TP2のドレインにそれぞれ接続され、これらトランジスタを介して電源ライン+VDDに接続されている。負荷回路12は、トランジスタTP2がダイオード接続された入力側トランジスタであり、トランジスタTP1が出力側トランジスタとなっている。
基準電流出力回路13は、負荷回路12のトランジスタTP2にカレントミラー接続された出力側のPチャネルのMOSトランジスタTP3からなる。
以上のような回路では、カレントミラー回路11の出力側トランジスタTN2の電流がカレントミラー回路11のアクディブ負荷となるカレントミラー回路12の入力側トランジスタTP2,出力側トランジスタTP1を介してカレントミラー回路11の入力側トランジスタTN1に帰還される。そこで、温度変化に応じて負特性の温度係数を持つダイオードDと温度変化に応じて正特性の温度係数を持つ抵抗Rに発生する電圧差に応じた電流がカレントミラー回路の入力側トランジスタTN1を介して出力側トランジスタTN2に加えられる。これによりカレントミラー回路11の出力側トランジスタTN2に正、負特性が反映された関数で決定される所定の温度係数を持つ電流を安定的かつ大きな電流値として発生させることができる。
ここで、基準電流発生回路1R,1G,1Bの相違は、カレントミラー回路11のトランジスタTN1,TN2のチャネル幅比にある。すなわち、Rの基準電流発生回路1RではトランジスタTN1,TN2のチャネル幅比が1:18であり、Gの基準電流発生回路1GではトランジスタTN1,TN2のチャネル幅比が1:13であり、Bの基準電流発生回路1GではトランジスタTN1,TN2のチャネル幅比が1:4である。
なお、この実施例における基準電流発生回路1(基準電流発生回路1R,1G,1Bの代表として)のカレントミラー回路11のチャネル幅(ゲート幅)比の1:n(nは2以上の整数)におけるnは、複数のトランジスタセルを並列に複数個接続して構成してもよいことはもちろんである。
以上のような回路では、カレントミラー回路11の出力側トランジスタTN2の電流がカレントミラー回路11のアクディブ負荷となるカレントミラー回路12の入力側トランジスタTP2,出力側トランジスタTP1を介してカレントミラー回路11の入力側トランジスタTN1に帰還される。そこで、温度変化に応じて負特性の温度係数を持つダイオードDと温度変化に応じて正特性の温度係数を持つ抵抗Rに発生する電圧差に応じた電流がカレントミラー回路の入力側トランジスタTN1を介して出力側トランジスタTN2に加えられる。これによりカレントミラー回路11の出力側トランジスタTN2に正、負特性が反映された関数で決定される所定の温度係数を持つ電流を安定的かつ大きな電流値として発生させることができる。
ここで、基準電流発生回路1R,1G,1Bの相違は、カレントミラー回路11のトランジスタTN1,TN2のチャネル幅比にある。すなわち、Rの基準電流発生回路1RではトランジスタTN1,TN2のチャネル幅比が1:18であり、Gの基準電流発生回路1GではトランジスタTN1,TN2のチャネル幅比が1:13であり、Bの基準電流発生回路1GではトランジスタTN1,TN2のチャネル幅比が1:4である。
なお、この実施例における基準電流発生回路1(基準電流発生回路1R,1G,1Bの代表として)のカレントミラー回路11のチャネル幅(ゲート幅)比の1:n(nは2以上の整数)におけるnは、複数のトランジスタセルを並列に複数個接続して構成してもよいことはもちろんである。
電流反転回路3Rは、ホワイトバランス調整回路2Rにおいて示すように、Nチャネルの入力側MOSトランジスタTN3と出力側MOSトランジスタTN4からなるカレントミラー回路で構成されている。ダイオード接続のトランジスタTN3は、そのドレインが基準電流出力回路13のPチャネルのMOSトランジスタTP3のドレインに接続され、基準電流Irを受ける。
トランジスタTN4は、そのドレインがD/A4Rのカレントミラー回路の入力側トランジスタTP4のドレインに接続され、そのソースが接地されている。
これにより、基準電流出力回路13から吐き出される基準電流Irが電流反転回路3Rに入力されて電流方向が吐き出しからシンク電流に反転されて、ミラー電流として出力される。このシンク電流が入力側トランジスタTP4のドレインに供給されて、D/A4Rの入力側トランジスタTP4が電流Irにより駆動される。
D/A4Rは、レジスタ7に記憶されたデータに従って基準電流Irを調整して、調整された基準駆動電流Iroを出力する。なお、D/A4Rは、カレントミラー回路構成の電流スイッチングD/Aであるので、多数の出力側トランジスタの電流がレジスタ7に設定されたデジタル値に応じてON/OFFするスイッチ回路により選択されることで基準電流Irを電流増幅しかつ調整したアナログ変換電流を基準駆動電流Iroとして発生する。
トランジスタTN4は、そのドレインがD/A4Rのカレントミラー回路の入力側トランジスタTP4のドレインに接続され、そのソースが接地されている。
これにより、基準電流出力回路13から吐き出される基準電流Irが電流反転回路3Rに入力されて電流方向が吐き出しからシンク電流に反転されて、ミラー電流として出力される。このシンク電流が入力側トランジスタTP4のドレインに供給されて、D/A4Rの入力側トランジスタTP4が電流Irにより駆動される。
D/A4Rは、レジスタ7に記憶されたデータに従って基準電流Irを調整して、調整された基準駆動電流Iroを出力する。なお、D/A4Rは、カレントミラー回路構成の電流スイッチングD/Aであるので、多数の出力側トランジスタの電流がレジスタ7に設定されたデジタル値に応じてON/OFFするスイッチ回路により選択されることで基準電流Irを電流増幅しかつ調整したアナログ変換電流を基準駆動電流Iroとして発生する。
ここでのカレントミラー回路5Rは、基準電流分配型D/A変換回路を構成している。
すなわち、基準電流分配回路を構成するカレントミラー回路において、入力側トランジスタ:出力側トランジスタの比1:n(ただし、nは出力端子数に対応)で構成されるカレントミラー回路のn個の出力側トランジスタ部分をそれぞれにn個の電流スイッチングのD/A変換部に置き換えたものである。各D/A変換部の多数の出力側トランジスタの電流は、デジタル値に応じてスイッチングされてアナログ変換電流として出力端子ピン対応に分配されたものになる。
図示するように、アナログ変換電流を発生する部分は、少なくとも1個の入力側トランジスタTNaに対して、出力端子ピン対応に設けられた多数の出力側トランジスタを有するD/A変換ブロック6a〜6mとして提供される。
各D/A変換ブロック6a〜6mは、それぞれダイオード接続のNチャネルの入力側MOSトランジスタTNaに対してカレントミラー接続された、変換対象となる8ビットの表示データの重み桁に対応する重み桁を持つ多数の出力側トランジスタとこれらに接続された多数のスイッチ回路(図示せず)とからなる。
トランジスタTNaのドレインは、D/A4Rの出力に接続され、調整された基準駆動電流Iroを受けて駆動される。トランジスタTNaのソースは接地されている。
カレントミラー回路5Rをこのような基準電流分配型のD/A変換回路とすることで、カラムドライバ10のICにおいては基準電流分配からD/A変換回路までの回路規模を低減することができる。
すなわち、基準電流分配回路を構成するカレントミラー回路において、入力側トランジスタ:出力側トランジスタの比1:n(ただし、nは出力端子数に対応)で構成されるカレントミラー回路のn個の出力側トランジスタ部分をそれぞれにn個の電流スイッチングのD/A変換部に置き換えたものである。各D/A変換部の多数の出力側トランジスタの電流は、デジタル値に応じてスイッチングされてアナログ変換電流として出力端子ピン対応に分配されたものになる。
図示するように、アナログ変換電流を発生する部分は、少なくとも1個の入力側トランジスタTNaに対して、出力端子ピン対応に設けられた多数の出力側トランジスタを有するD/A変換ブロック6a〜6mとして提供される。
各D/A変換ブロック6a〜6mは、それぞれダイオード接続のNチャネルの入力側MOSトランジスタTNaに対してカレントミラー接続された、変換対象となる8ビットの表示データの重み桁に対応する重み桁を持つ多数の出力側トランジスタとこれらに接続された多数のスイッチ回路(図示せず)とからなる。
トランジスタTNaのドレインは、D/A4Rの出力に接続され、調整された基準駆動電流Iroを受けて駆動される。トランジスタTNaのソースは接地されている。
カレントミラー回路5Rをこのような基準電流分配型のD/A変換回路とすることで、カラムドライバ10のICにおいては基準電流分配からD/A変換回路までの回路規模を低減することができる。
各D/A変換ブロック6a〜6mは、各出力側トランジスタの電流出力がレジスタ8の8ビットの表示データに応じてON/OFFするスイッチ回路により選択されて選択された電流を合計した出力をアナログ変換値として発生する。各D/A変換ブロック6a〜6mの出力端子が出力端子PR1,…PRi,……PRmの1つにそれぞれ接続され、合成された電流出力(アナログ変換電流)が出力端子PR1,…PRi,……PRmにそれぞれ送出される。
なお、D/A変換ブロック6(D/A変換ブロック6a〜6mを代表して)の出力側トランジスタのソース側は接地されている。
その結果、D/A変換ブロック6は、MPU9からレジスタ8を介して表示データDATを受けて基準駆動電流Iroを表示データ値分増幅してそのときどきの表示輝度に応じた駆動電流(通常はシンク電流)を出力端子PR1,…PRi,……PRm対応にそれぞれ発生する。そして、これら駆動電流は、出力端子PR1,…PRi,……PRmを介してそれぞれにアクティブマトリックス型の有機ELパネル(図示せず)のm個のRに対応するデータ線(カラム線)に出力される。これにより、各駆動電流は、データ線(カラム線)を介してそれぞれに接続さされたピクセル回路に送出されてRに対応するピクセル回路に内蔵されたコンデンサCを充電して各ピクセル回路の有機EL素子を駆動する。
このようなD/A変換ブロック6による駆動は、ホワイトバランス調整回路2G,2Bでそれぞれ生成された基準駆動電流Igo,Iboを受けるG,BについてのD/A変換ブロックについても同様である。
なお、各出力端子PR1,…PRi,……PRmには、電源ライン+Vccとの間に定電圧リセットを行うアナログスイッチSWがそれぞれに設けられている。
なお、D/A変換ブロック6(D/A変換ブロック6a〜6mを代表して)の出力側トランジスタのソース側は接地されている。
その結果、D/A変換ブロック6は、MPU9からレジスタ8を介して表示データDATを受けて基準駆動電流Iroを表示データ値分増幅してそのときどきの表示輝度に応じた駆動電流(通常はシンク電流)を出力端子PR1,…PRi,……PRm対応にそれぞれ発生する。そして、これら駆動電流は、出力端子PR1,…PRi,……PRmを介してそれぞれにアクティブマトリックス型の有機ELパネル(図示せず)のm個のRに対応するデータ線(カラム線)に出力される。これにより、各駆動電流は、データ線(カラム線)を介してそれぞれに接続さされたピクセル回路に送出されてRに対応するピクセル回路に内蔵されたコンデンサCを充電して各ピクセル回路の有機EL素子を駆動する。
このようなD/A変換ブロック6による駆動は、ホワイトバランス調整回路2G,2Bでそれぞれ生成された基準駆動電流Igo,Iboを受けるG,BについてのD/A変換ブロックについても同様である。
なお、各出力端子PR1,…PRi,……PRmには、電源ライン+Vccとの間に定電圧リセットを行うアナログスイッチSWがそれぞれに設けられている。
ここで、基準電流発生回路1R,1G,1Bに戻り、その動作について説明する。
基準電流発生回路1(各基準電流発生回路1R,1G,1Bとして)のカレントミラー回路11のトランジスタTN2に注目する。トランジスタTN2のゲートを入力としてトランジスタTN2のドレインを出力とした回路を考えてみると、トランジスタTN2のゲートの電圧は、抵抗Rの抵抗値の温度特性に従って周囲の温度に応じてこれのソース電圧が変化するので、これに対応して変化する。これによるトランジスタTN2のドレインの出力電流は、トランジスタTP2を駆動して、これにカレントミラー接続されたトランジスタTP1を駆動する。トランジスタTP1のドレインは、入力側トランジスタTN1のダイオード接続を介してトランジスタTN2のゲートに接続されている。したがって、トランジスタTP1のドレインを介してトランジスタTN2に戻る帰還ループがここに形成されている。
一方、入力側トランジスタTN1のゲート電圧は、ダイオードDの温度特性に従って周囲の温度に応じてこれのソース電圧が変化するので、これに対応して変化する。
その結果、トランジスタTN2のゲートの入力電圧は、温度変化に応じて発生するダイオードDの電圧VBEと抵抗Rの電圧VRの差に応じて発生したトランジスタTN2のドレインの電流に応じて決定されるドレインの電圧に一致するようにフィードバック制御される。
そこで、この基準電流発生回路1は、温度変化に応じて発生するトランジスタTN2のゲート電圧に応じてトランジスタTN2のゲートとトランジスタTP1のドレインの電圧が等しくなるところで安定する。
基準電流発生回路1(各基準電流発生回路1R,1G,1Bとして)のカレントミラー回路11のトランジスタTN2に注目する。トランジスタTN2のゲートを入力としてトランジスタTN2のドレインを出力とした回路を考えてみると、トランジスタTN2のゲートの電圧は、抵抗Rの抵抗値の温度特性に従って周囲の温度に応じてこれのソース電圧が変化するので、これに対応して変化する。これによるトランジスタTN2のドレインの出力電流は、トランジスタTP2を駆動して、これにカレントミラー接続されたトランジスタTP1を駆動する。トランジスタTP1のドレインは、入力側トランジスタTN1のダイオード接続を介してトランジスタTN2のゲートに接続されている。したがって、トランジスタTP1のドレインを介してトランジスタTN2に戻る帰還ループがここに形成されている。
一方、入力側トランジスタTN1のゲート電圧は、ダイオードDの温度特性に従って周囲の温度に応じてこれのソース電圧が変化するので、これに対応して変化する。
その結果、トランジスタTN2のゲートの入力電圧は、温度変化に応じて発生するダイオードDの電圧VBEと抵抗Rの電圧VRの差に応じて発生したトランジスタTN2のドレインの電流に応じて決定されるドレインの電圧に一致するようにフィードバック制御される。
そこで、この基準電流発生回路1は、温度変化に応じて発生するトランジスタTN2のゲート電圧に応じてトランジスタTN2のゲートとトランジスタTP1のドレインの電圧が等しくなるところで安定する。
具体的には、ある温度でダイオードDの電圧VD(VDはダイオードDの端子電圧VBEとする。)が基準値よりも大きくなり、抵抗Rの電圧が基準値よりも小さくなったとする。これに応じて電流がトランジスタTN2のドレインの電流が増加して、これの負荷となるトランジスタTP2のドレインの電圧を下げる。これによりトランジスタTP2のソース−ゲート電圧差が大きくなってソース−ドレイン間の電流が増加する。その結果、トランジスタTP1のソース−ドレイン間の電流も増加してトランジスタTN2の低下したドレインの電圧に対応してトランジスタTNP1のドレインの電圧が低下する。これにより、そのときどきの温度に応じてトランジスタTN1とトランジスタTN2のドレイン電圧が等しくなって、バランスしてその状態が維持される。
ダイオードDの電圧VDと抵抗Rの電圧VRによる差がトランジスタTN2のゲート−ソース間を下げる方向(ゲート−ソース間の電圧の差が小さくなる方向)であるときには前記とは逆の動作になる。
このときのトランジスタTN2のゲート−ソース間の電圧は、負の温度係数を持つダイオードDの電圧VDと正の温度係数を持つ抵抗Rの電圧VRとが逆の温度特性となっていので、これら温度特性が総合された結果になる。その総合特性は、カレントミラー回路11の動作電流比で異なってくる。
ダイオードDの電圧VDと抵抗Rの電圧VRによる差がトランジスタTN2のゲート−ソース間を下げる方向(ゲート−ソース間の電圧の差が小さくなる方向)であるときには前記とは逆の動作になる。
このときのトランジスタTN2のゲート−ソース間の電圧は、負の温度係数を持つダイオードDの電圧VDと正の温度係数を持つ抵抗Rの電圧VRとが逆の温度特性となっていので、これら温度特性が総合された結果になる。その総合特性は、カレントミラー回路11の動作電流比で異なってくる。
ここで、この基準電流発生回路1のカレントミラー回路11のチャネル幅(ゲート幅)比を1:nとしてnの数値をパラメータとした場合の動作について考えてみる。
前記したように、基準電流発生回路1は、帰還ループが形成されて動作するので、次の(1)式が成立する。
VGS1+VD=VGS2+ID2・R…(1)
ただし、VGS1,VGS2は、それぞれトランジスタTN1,TN2のゲート−ソース間電圧、VDはダイオードDの端子電圧VBE、Rは抵抗Rの抵抗値である。ID1,ID2は、それぞれトランジスタTN1,TN2のドレイン電流である。
ゲート−ソース電圧VGSは、
VGS=Vth+√(2ID/βN)…(2)
ただし、Vthは、MOSトランジスタの閾値電圧、IDは、ドレイン電流、Nは反転層
内の単位面積当たりの電子数、βは定数であって、β=W/L・μnCoxである。W/Lは、チャネル幅/チャネル長、μnは電子移動度、Coxは、ゲート酸化膜の単位面積当たりの容量である。
ここで、トランジスタTN1,TN2はペアトランジスタであるとすると、トランジスタTN1,TN2の閾値電圧Vthとβは等しく、ID1=ID2=IDとなる。
その結果、前記の(1)式に(2)式を代入すると、
(Vth+√(2ID/βN1))+VD=(Vth+√(2ID/βN2))+ID・R…(3) ただし、N1,N2は、それぞれトランジスタTN1,TN2の反転層内の単位面積当たりの電子数である。
ここで、(3)式を変形すると、次の式になる。
√(2ID/β)・(√(1/N1)−√(1/N2))+VD−ID・R=0…(4)
前記したように、基準電流発生回路1は、帰還ループが形成されて動作するので、次の(1)式が成立する。
VGS1+VD=VGS2+ID2・R…(1)
ただし、VGS1,VGS2は、それぞれトランジスタTN1,TN2のゲート−ソース間電圧、VDはダイオードDの端子電圧VBE、Rは抵抗Rの抵抗値である。ID1,ID2は、それぞれトランジスタTN1,TN2のドレイン電流である。
ゲート−ソース電圧VGSは、
VGS=Vth+√(2ID/βN)…(2)
ただし、Vthは、MOSトランジスタの閾値電圧、IDは、ドレイン電流、Nは反転層
内の単位面積当たりの電子数、βは定数であって、β=W/L・μnCoxである。W/Lは、チャネル幅/チャネル長、μnは電子移動度、Coxは、ゲート酸化膜の単位面積当たりの容量である。
ここで、トランジスタTN1,TN2はペアトランジスタであるとすると、トランジスタTN1,TN2の閾値電圧Vthとβは等しく、ID1=ID2=IDとなる。
その結果、前記の(1)式に(2)式を代入すると、
(Vth+√(2ID/βN1))+VD=(Vth+√(2ID/βN2))+ID・R…(3) ただし、N1,N2は、それぞれトランジスタTN1,TN2の反転層内の単位面積当たりの電子数である。
ここで、(3)式を変形すると、次の式になる。
√(2ID/β)・(√(1/N1)−√(1/N2))+VD−ID・R=0…(4)
(4)式より出力電流IDは、VD、R、N1,N2の関数となっている。そこで、出力電流IDは、VD、R、N1,N2の温度係数に依存することになる。このことは、VD、Rの温度係数が決定されて、その上で、N1,N2の値により、出力電流IDの温度特性をVD、Rの温度係数に応じて変化させることができることである。
そこで、トランジスタTN1,TN2のチャネル幅(ゲート幅)比をパラメータとしてN1,N2の値を変化させたときの温度特性を調べてみると、基準電流発生回路1の出力電流に対して、図2のようなチャネル幅(ゲート幅)比対温度特性を得ることができる。
なお、横軸は温度[°C]、縦軸は、トランジスタTN2の出力電流[A]である。ここで、N1:N2は、トランジスタTN1,TN2のチャネル幅(ゲート幅)比に対応する。
図2において、グラフAは、トランジスタTN1,TN2のチャネル幅比、すなわち、N1:N2を、N1:N2=1:5としたものであり、右下がりの特性が得られる。グラフBは、N1:N2=1:10としたものであり、−50°〜+50°付近までほぼ平坦でその後傾斜が小さい少し右下がりとなる特性が得られる。グラフCは、N1:N2=1:15としたものであり、−50°〜+100°付近まで少し右上がりではあるが実質的に平坦な特性が得られる。グラフDは、N1:N2=1:20としたものであり、右上がり特性が得られる。グラフEは、N1:N2=1:35としたものであり、さらに傾斜が大きい右上がり特性が得られる。
そこで、トランジスタTN1,TN2のチャネル幅(ゲート幅)比をパラメータとしてN1,N2の値を変化させたときの温度特性を調べてみると、基準電流発生回路1の出力電流に対して、図2のようなチャネル幅(ゲート幅)比対温度特性を得ることができる。
なお、横軸は温度[°C]、縦軸は、トランジスタTN2の出力電流[A]である。ここで、N1:N2は、トランジスタTN1,TN2のチャネル幅(ゲート幅)比に対応する。
図2において、グラフAは、トランジスタTN1,TN2のチャネル幅比、すなわち、N1:N2を、N1:N2=1:5としたものであり、右下がりの特性が得られる。グラフBは、N1:N2=1:10としたものであり、−50°〜+50°付近までほぼ平坦でその後傾斜が小さい少し右下がりとなる特性が得られる。グラフCは、N1:N2=1:15としたものであり、−50°〜+100°付近まで少し右上がりではあるが実質的に平坦な特性が得られる。グラフDは、N1:N2=1:20としたものであり、右上がり特性が得られる。グラフEは、N1:N2=1:35としたものであり、さらに傾斜が大きい右上がり特性が得られる。
これら特性グラフから、−10°〜+70°程度の装置が使用可能な温度範囲で、図3の発光材料の特性を打ち消す温度係数の特性を探ると、RではN1:N2=1:18、GではN1:N2=1:13,BではN1:N2=1:4が現在のR,G,Bの発光材料に対して最適であることが分かった。
そこで、前記したように、図1においては、トランジスタTN1,TN2のチャネル幅比について、Rの基準電流発生回路1RではトランジスタTN1,TN2のチャネル幅比を1:18とし、Gの基準電流発生回路1GではトランジスタTN1,TN2のチャネル幅比を1:13とし、Bの基準電流発生回路1GではトランジスタTN1,TN2のチャネル幅比を1:4に設定している。
これにより、温度に対する図3(a)〜(c)に一点鎖線で示す各輝度特性Rc,Gc,Bcを得ることができる。
なお、前記の特性からみて、図3の温度特性から比率にして前後2程度の比の変化は、許容範囲として見込めるので、実際上は、RについてトランジスタTN1,TN2のチャネル幅の比の選択範囲は、1:16〜1:20であり、Gについてのチャネル幅の比の選択範囲は、1:11〜1:15であり、Bについてのチャネル幅の比の選択範囲は、1:2〜1:6である。
そこで、前記したように、図1においては、トランジスタTN1,TN2のチャネル幅比について、Rの基準電流発生回路1RではトランジスタTN1,TN2のチャネル幅比を1:18とし、Gの基準電流発生回路1GではトランジスタTN1,TN2のチャネル幅比を1:13とし、Bの基準電流発生回路1GではトランジスタTN1,TN2のチャネル幅比を1:4に設定している。
これにより、温度に対する図3(a)〜(c)に一点鎖線で示す各輝度特性Rc,Gc,Bcを得ることができる。
なお、前記の特性からみて、図3の温度特性から比率にして前後2程度の比の変化は、許容範囲として見込めるので、実際上は、RについてトランジスタTN1,TN2のチャネル幅の比の選択範囲は、1:16〜1:20であり、Gについてのチャネル幅の比の選択範囲は、1:11〜1:15であり、Bについてのチャネル幅の比の選択範囲は、1:2〜1:6である。
その結果、基準電流発生回路1の基準電流は、周囲の温度に応じて変化し、これに応じてホワイトバランス調整回路2(ホワイトバランス調整回路2R,2G,2Bを代表して)の調整された基準電流も同様に変化する。各D/Aブロック6は、MPU9からレジスタ7を介して表示データを受けてホワイトバランス調整回路2で生成された基準駆動電流を表示データ値分電流増幅してそのときどきの有機EL素子の表示輝度に応じた駆動電流をシンク電流として出力端子に発生する。これにより、カラム側の出力端子(カラムピン)を介して駆動電流を有機ELパネルのピクセル回路に出力する。
このときには、Rについての温度に対する輝度特性は、図3(a)の点線の特性Rsで示すように補正されてほぼ平坦な特性を−50°〜+70°の範囲で得ることができる。B,Gについても、図3(b),(c)の点線の特性Gs,Bsで示すようにそれぞれほぼ平坦な特性を−50°〜+70°の範囲で得ることができる。
このように、輝度が温度変化に対して特性Rs,Gs,Bsともに実質的に平坦になるように補正されるので、−10°〜+70°程度の範囲で表示装置使用の温度環境が変化してもホワイトバランスがほとんど崩れないで済む。
このときには、Rについての温度に対する輝度特性は、図3(a)の点線の特性Rsで示すように補正されてほぼ平坦な特性を−50°〜+70°の範囲で得ることができる。B,Gについても、図3(b),(c)の点線の特性Gs,Bsで示すようにそれぞれほぼ平坦な特性を−50°〜+70°の範囲で得ることができる。
このように、輝度が温度変化に対して特性Rs,Gs,Bsともに実質的に平坦になるように補正されるので、−10°〜+70°程度の範囲で表示装置使用の温度環境が変化してもホワイトバランスがほとんど崩れないで済む。
ところで、実施例の基準電流発生回路1のカレントミラー回路11は、その入力側トランジスタに直列にダイオードを設け、出力側トランジスタに直列に抵抗を設けている。さらに、この発明は、これらダイオードや抵抗に換えて、他の温度係数が逆方向になる受動素子をそれぞれのトランジスタに直列に設けてもよい。
また、カレントミラー回路11のチャネル幅(ゲート幅)比は、(4)式から明かなように、カレントミラー回路11の入力側トランジスタと出力側トランジスタとの動作電流比に対応するものである。
さらに、実施例のNチャネルMOSトランジスタは、PチャネルMOSトランジスタに、あるいはその逆に置き換えることができる。特に、D/A4のPチャネルMOSトランジスタをNチャネルMOSトランジスタに置き換えた場合には、電源側に配置されたD/A4の各トランジスタがグランド側となり、そのソース側がグランドラインに接続される。D/A6のNチャネルMOSトランジスタをPチャネルMOSトランジスタに置き換えた場合には、D/A4とは前記とは逆にグランド側になる。
また、カレントミラー回路11のチャネル幅(ゲート幅)比は、(4)式から明かなように、カレントミラー回路11の入力側トランジスタと出力側トランジスタとの動作電流比に対応するものである。
さらに、実施例のNチャネルMOSトランジスタは、PチャネルMOSトランジスタに、あるいはその逆に置き換えることができる。特に、D/A4のPチャネルMOSトランジスタをNチャネルMOSトランジスタに置き換えた場合には、電源側に配置されたD/A4の各トランジスタがグランド側となり、そのソース側がグランドラインに接続される。D/A6のNチャネルMOSトランジスタをPチャネルMOSトランジスタに置き換えた場合には、D/A4とは前記とは逆にグランド側になる。
以上説明してきたが、実施例では、D/A6の出力を駆動電流として出力端子に出力する構成を採っているが、この発明は、出力端子に対応して出力段電流源をそれぞれ設けて、D/A6の出力電流で出力段電流源を駆動して駆動電流を各出力端子に出力するようにしてもよい。
また、実施例の基準電流発生回路は、MOSトランジスタで構成しているが、この発明は、これをバイポーラトランジスタで構成してもよいことはもちろんである。基準電流発生回路がバイポーラトランジスタで構成される場合には、そのカレントミラー回路のチャネル幅(ゲート幅)比は、エミッタ面積比になる。
さらに、実施例では、シンク電流を出力するアクティブマトリックス型の有機ELパネルを駆動する実施例を挙げているが、この発明は、パッシブ型の有機ELパネルを駆動する場合であっても適用できることはもちろんである。パッシブ型の有機ELパネルを駆動する場合には、出力端子から出力される駆動電流は、通常、有機EL素子の陽極に出力される吐き出し電流となる。
実施例では、カラー表示の例を挙げているが、白黒表示の場合においても温度変化による輝度変化を補正することができるので、この発明の基準電流発生回路は白黒表示の有機EL駆動回路に対しても適用可能である。
また、実施例の基準電流発生回路は、MOSトランジスタで構成しているが、この発明は、これをバイポーラトランジスタで構成してもよいことはもちろんである。基準電流発生回路がバイポーラトランジスタで構成される場合には、そのカレントミラー回路のチャネル幅(ゲート幅)比は、エミッタ面積比になる。
さらに、実施例では、シンク電流を出力するアクティブマトリックス型の有機ELパネルを駆動する実施例を挙げているが、この発明は、パッシブ型の有機ELパネルを駆動する場合であっても適用できることはもちろんである。パッシブ型の有機ELパネルを駆動する場合には、出力端子から出力される駆動電流は、通常、有機EL素子の陽極に出力される吐き出し電流となる。
実施例では、カラー表示の例を挙げているが、白黒表示の場合においても温度変化による輝度変化を補正することができるので、この発明の基準電流発生回路は白黒表示の有機EL駆動回路に対しても適用可能である。
1G,1R,1B…R,G,Bの各基準電流発生回路、
2G,2R,2B…R,G,Bの各ホワイトバランス調整回路、
3……電流反転回路、4,6…D/A変換回路(D/A)、
5…基準電流分配型D/A変換回路、
6,6a,6i,6m…D/A変換ブロック、
7,8…レジスタ、9…MPU、
10…カラムICドライバ、
11…カレントミラー回路、12…負荷回路、
13…基準電流出力回路、
TN1〜TN5,TNa,TNb,TNm…NチャネルMOSトランジスタ、
TP1〜TP4…NチャネルMOSトランジスタ。
2G,2R,2B…R,G,Bの各ホワイトバランス調整回路、
3……電流反転回路、4,6…D/A変換回路(D/A)、
5…基準電流分配型D/A変換回路、
6,6a,6i,6m…D/A変換ブロック、
7,8…レジスタ、9…MPU、
10…カラムICドライバ、
11…カレントミラー回路、12…負荷回路、
13…基準電流出力回路、
TN1〜TN5,TNa,TNb,TNm…NチャネルMOSトランジスタ、
TP1〜TP4…NチャネルMOSトランジスタ。
Claims (23)
- 基準電流に基づいて有機ELパネルの端子ピン対応に駆動電流を生成して前記有機ELパネルを電流駆動する有機EL駆動回路の基準電流発生回路において、
入力側トランジスタと出力側トランジスタのそれぞれに直列に受動素子をそれぞれ有し前記それぞれの受光素子の温度係数が逆方向の特性になっている第1のカレントミラー回路と、
前記出力側トランジスタの出力電流を前記入力側トランジスタの入力に帰還するために前記第1のカレントミラー回路の負荷回路として設けられた第2のカレントミラー回路とを備え、
前記出力側トランジスタに発生する電流に応じた電流が前記基準電流として出力されて前記駆動電流が生成され、前記入力側トランジスタと前記出力側トランジスタとの動作電流の比が有機EL素子の温度変化に対する発光輝度の変化を抑える方向に補正する値に選択されている基準電流発生回路。 - 前記補正は、所定の温度範囲における温度変化に対して前記発光輝度が実質的に変化しないようにするものである請求項1記載の基準電流発生回路。
- 前記所定の温度範囲は、−10°から+70°の範囲であり、前記温度に対する発光輝度の特性が実質的に平坦な特性となっている請求項2記載の基準電流発生回路。
- 前記第2のカレントミラー回路の出力側トランジスタとともにカレントミラー接続され前記基準電流を出力する他の出力側トランジスタを有する出力回路を備え、それぞれの前記受動素子は、ダイオードと抵抗である請求項2記載の基準電流発生回路。
- 前記入力側トランジスタと前記出力側トランジスタと前記第2のカレントミラー回路を構成する各トランジスタはMOSトランジスタで構成され、前記動作電流の比は、チャネル幅の比である請求項2記載の基準電流発生回路。
- 前記有機EL素子は、R,G,Bの三原色の表示色に対応してそれぞれ設けられ、前記基準電流発生回路がR,G,Bに対応してそれぞれ設けられている請求項2記載の基準電流発生回路。
- Rについての前記第1のカレントミラー回路の前記入力側トランジスタと前記出力側トランジスタとのチャネル幅の比は、1:16〜1:20の範囲から選択され、Gについて前記第1のカレントミラー回路の前記入力側トランジスタと前記出力側トランジスタとのチャネル幅の比は、1:11〜1:15の範囲から選択され、Bについて前記第1のカレントミラー回路の前記入力側トランジスタと前記出力側トランジスタとのチャネル幅の比は、1:2〜1:6の範囲から選択されている請求項6記載の基準電流発生回路。
- 前記第1のカレントミラー回路を構成するトランジスタはペア特性のよいトランジスタとされる請求項7記載の基準電流発生回路。
- 基準電流発生回路からの基準電流に基づいて有機ELパネルの端子ピン対応に駆動電流を生成して前記有機ELパネルを電流駆動する有機EL駆動回路において、
前記基準電流発生回路からの前記基準電流を受けて調整した基準駆動電流を発生する基準電流調整回路を有し、前記駆動電流が前記基準駆動電流に基づいて生成され、
前記基準電流発生回路は、
入力側トランジスタと出力側トランジスタのそれぞれに直列に受動素子をそれぞれ有し前記それぞれの受光素子の温度係数が逆方向の特性になっている第1のカレントミラー回路と、前記出力側トランジスタの出力電流を前記入力側トランジスタの入力に帰還するために前記第1のカレントミラー回路の負荷回路として設けられた第2のカレントミラー回路とを備え、
前記出力側トランジスタに発生する電流に応じた電流が前記基準電流として出力されて、前記入力側トランジスタと前記出力側トランジスタとの動作電流の比が有機EL素子の温度変化に対する発光輝度の変化を抑える方向に補正する値に選択され、
ている有機EL駆動回路。 - 前記補正は、所定の温度範囲における温度変化に対して前記発光輝度が実質的に変化しないようにするものである請求項9記載の有機EL駆動回路。
- 前記所定の温度範囲は、−10°から+70°の範囲であり、前記温度に対する発光輝度の特性が実質的に平坦な特性となっている請求項10記載の有機EL駆動回路。
- 前記基準電流発生回路は、前記第2のカレントミラー回路の出力側トランジスタとともにカレントミラー接続され前記基準電流を出力する他の出力側トランジスタを有する出力回路を備え、それぞれの前記受動素子は、ダイオードと抵抗である請求項10記載の有機EL駆動回路。
- 前記入力側トランジスタと前記出力側トランジスタと前記第2のカレントミラー回路を構成する各トランジスタはMOSトランジスタで構成され、前記動作電流の比は、チャネル幅の比である請求項10記載の有機EL駆動回路。
- 前記有機EL素子は、R,G,Bの三原色の表示色に対応してそれぞれ設けられ、前記基準電流発生回路がR,G,Bに対応してそれぞれ設けられている請求項10記載の有機EL駆動回路。
- Rについての前記第1のカレントミラー回路の前記入力側トランジスタと前記出力側トランジスタとのチャネル幅の比は、1:16〜1:20の範囲から選択され、Gについて前記第1のカレントミラー回路の前記入力側トランジスタと前記出力側トランジスタとのチャネル幅の比は、1:11〜1:15の範囲から選択され、Bについて前記第1のカレントミラー回路の前記入力側トランジスタと前記出力側トランジスタとのチャネル幅の比は、1:2〜1:6の範囲から選択されている請求項14記載の有機EL駆動回路。
- さらに、第1および第2のD/A変換回路を有し、前記第1のD/A変換回路は、前記基準電流調整回路に設けられ、設定されたデータに応じて前記基準電流を調整して前記基準駆動電流を発生するものであり、前記第2のD/A変換回路は、前記基準駆動電流と表示データとを受けて前記有機ELパネルの端子ピン対応に前記駆動電流あるいはこれの元となる電流を発生する請求項15記載の有機EL駆動回路。
- 前記第2のD/A変換回路は、入力側トランジスタと多数の出力側トランジスタを有する第3のカレントミラー回路で構成され、前記基準駆動電流は、前記第3のカレントミラー回路の前記入力側トランジスタに入力され、前記第2のD/A変換回路は、前記第3のカレントミラー回路の前記多数の出力側トランジスタの電流が前記表示データのデジタル値に応じてスイッチングされることによって多数のアナログ変換電流を前記端子ピン対応にそれぞれ発生する請求項16記載の有機EL駆動回路。
- 前記基準電流調整回路は、さらに電流反転回路を有し、前記第1のD/A変換回路は、第4のカレントミラー回路で構成され、この第4のカレントミラー回路の入力側トランジスタが前記電流反転回路を介して前記基準電流を受けて前記第4のカレントミラー回路の多数の出力側トランジスタにアナログ変換電流を発生し、前記第3のカレントミラー回路の前記多数の出力側トランジスタは、変換対象となる前記表示データの重み桁に対応して設けられている請求項17記載の有機EL駆動回路。
- 前記電流反転回路は、第5のカレントミラー回路で構成され、前記第1のカレントミラー回路と前記第3のカレントミラー回路と前記第5のカレントミラー回路とは、NチャネルMOSトランジスタで構成され、前記第2のカレントミラー回路と前記第4のカレントミラー回路とは、PチャネルMOSトランジスタで構成される請求項18記載の有機EL駆動回路。
- 基準電流発生回路からの基準電流に基づいて有機ELパネルの端子ピン対応に駆動電流を生成して前記有機ELパネルを電流駆動する有機EL駆動回路を有する有機EL表示装置において、
前記基準電流発生回路からの前記基準電流を受けて調整した基準駆動電流を発生する基準電流調整回路を有し、前記駆動電流が前記基準駆動電流に基づいて生成され、
前記基準電流発生回路は、
入力側トランジスタと出力側トランジスタのそれぞれに直列に受動素子をそれぞれ有し前記それぞれの受光素子の温度係数が逆方向の特性になっている第1のカレントミラー回路と、前記出力側トランジスタの出力電流を前記入力側トランジスタの入力に帰還するために前記第1のカレントミラー回路の負荷回路として設けられた第2のカレントミラー回路とを備え、前記出力側トランジスタに発生する電流に応じた電流が前記基準電流として出力されて、前記入力側トランジスタと前記出力側トランジスタとの動作電流の比が有機EL素子の温度変化に対する発光輝度の変化を抑える方向に補正する値に選択されている有機EL表示装置。 - 前記補正は、所定の温度範囲における温度変化に対して前記発光輝度が実質的に変化しないようにするものである請求項20記載の有機EL表示装置。
- 前記所定の温度範囲は、−10°から+70°の範囲であり、前記温度に対する発光輝度の特性が実質的に平坦な特性となっている請求項21記載の有機EL表示装置。
- 前記有機ELパネルは、アクティブマトリックス型である請求項22記載の有機EL表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117708A JP2005338794A (ja) | 2004-04-27 | 2005-04-15 | 有機el駆動回路の基準電流発生回路、有機el駆動回路およびこれを用いる有機el表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004131013 | 2004-04-27 | ||
JP2005117708A JP2005338794A (ja) | 2004-04-27 | 2005-04-15 | 有機el駆動回路の基準電流発生回路、有機el駆動回路およびこれを用いる有機el表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005338794A true JP2005338794A (ja) | 2005-12-08 |
Family
ID=35492390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005117708A Pending JP2005338794A (ja) | 2004-04-27 | 2005-04-15 | 有機el駆動回路の基準電流発生回路、有機el駆動回路およびこれを用いる有機el表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005338794A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008311628A (ja) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2010201800A (ja) * | 2009-03-04 | 2010-09-16 | Seiko Epson Corp | 露光ヘッド、画像形成装置、画像形成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0863245A (ja) * | 1994-08-22 | 1996-03-08 | Fuji Electric Co Ltd | 定電流回路 |
JPH11231955A (ja) * | 1998-02-19 | 1999-08-27 | Fujitsu Ltd | 基準電流源回路 |
JP2000214824A (ja) * | 1999-01-22 | 2000-08-04 | Pioneer Electronic Corp | 温度補償機能を有する有機el素子駆動装置 |
JP2003223135A (ja) * | 2002-01-30 | 2003-08-08 | Rohm Co Ltd | 有機el駆動回路の基準電流発生回路およびこれを用いる有機el表示装置 |
JP2003323145A (ja) * | 2002-04-26 | 2003-11-14 | Toshiba Matsushita Display Technology Co Ltd | 電流出力型駆動装置及びそれを用いた表示装置 |
-
2005
- 2005-04-15 JP JP2005117708A patent/JP2005338794A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0863245A (ja) * | 1994-08-22 | 1996-03-08 | Fuji Electric Co Ltd | 定電流回路 |
JPH11231955A (ja) * | 1998-02-19 | 1999-08-27 | Fujitsu Ltd | 基準電流源回路 |
JP2000214824A (ja) * | 1999-01-22 | 2000-08-04 | Pioneer Electronic Corp | 温度補償機能を有する有機el素子駆動装置 |
JP2003223135A (ja) * | 2002-01-30 | 2003-08-08 | Rohm Co Ltd | 有機el駆動回路の基準電流発生回路およびこれを用いる有機el表示装置 |
JP2003323145A (ja) * | 2002-04-26 | 2003-11-14 | Toshiba Matsushita Display Technology Co Ltd | 電流出力型駆動装置及びそれを用いた表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008311628A (ja) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2010201800A (ja) * | 2009-03-04 | 2010-09-16 | Seiko Epson Corp | 露光ヘッド、画像形成装置、画像形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7372439B2 (en) | Reference current generator circuit of organic EL drive circuit, organic EL drive circuit and organic EL display device | |
JP4205629B2 (ja) | デジタル/アナログ変換回路、電気光学装置及び電子機器 | |
US7710368B2 (en) | Emission control driver and organic light emitting display using the same | |
US7489310B2 (en) | Supply of a programming current to a pixel | |
US9626914B2 (en) | Display device and output buffer circuit for driving the same | |
KR101089050B1 (ko) | 반도체 장치 | |
JP4015152B2 (ja) | 表示装置 | |
KR100610711B1 (ko) | 표시 장치 | |
KR100656013B1 (ko) | 유기 el 구동 회로 및 이를 이용하는 유기 el 표시장치 | |
JP4802963B2 (ja) | 電気光学装置及び電子機器 | |
US7145531B2 (en) | Electronic circuit, electronic device, electro-optical apparatus, and electronic unit | |
JP2005338794A (ja) | 有機el駆動回路の基準電流発生回路、有機el駆動回路およびこれを用いる有機el表示装置 | |
JP4149500B2 (ja) | 電流供給回路 | |
KR20070016458A (ko) | 저-전압 트랜지스터를 이용한 유기발광다이오드 표시패널의 데이터 구동 장치 및 방법 | |
JP4504894B2 (ja) | データ駆動部,発光表示装置,及び電流範囲制御回路 | |
JP5461754B2 (ja) | 有機el表示装置の駆動装置 | |
US8009126B2 (en) | Current drive circuit and display device | |
JP2005079633A (ja) | デジタル・アナログ変換回路、電気光学装置及び電子機器 | |
JP2005122033A (ja) | 電流生成回路、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |