JP5461754B2 - 有機ｅｌ表示装置の駆動装置 - Google Patents

Description

本発明は、有機ＥＬ表示装置を駆動する駆動回路に関し、特に、有機ＥＬ表示装置を単純マトリクス駆動するための駆動回路に関する。

従来より、高精細で視認性に優れ、携帯端末機または産業用計測器の表示など広範囲な応用可能性を有する有機エレクトロルミネセンス表示装置（または有機発光ダイオード表示装置、以下「有機ＥＬ表示装置」という）が開発されている。図４は、従来の単純マトリクス駆動（あるいは、デューティ駆動）される有機ＥＬ表示装置１００の電気的な構成を示すブロック図である。有機ＥＬ表示装置１００は、有機ＥＬ表示パネル１１０と、走査線駆動部１２０と、データ線駆動装置１３０と、走査線駆動部１２０とデータ線駆動装置１３０を制御するためのコントロール回路１４０とにより構成される。有機ＥＬ表示パネル１１０は、複数の有機ＥＬ発光素子１１２を行と列のマトリクス状に備えている。有機ＥＬ発光素子１１２は、電気的には、複数の走査線（走査電極配線）１１４とその走査線１１４に直交して配置される複数のデータ電極（データ電極配線）１１６とに接続されて駆動される。

走査線１１４は、走査線駆動部１２０によって順次走査される。この走査は、複数の走査線１１４のうち一つが選択されて、選択された走査線が順次切り替えられてゆく動作である。データ線１１６は、選択された走査線と組み合わせて、そのデータ線１１６に接続されている有機ＥＬ発光素子１１２に表示データにあわせた駆動電流を流すために用いられる。選択された走査線１１４は、例えば、グランド電位（０Ｖ）にされる。データ線の電位がこのグランド電位からみて有機ＥＬ発光素子１１２に電流を流す電位である場合には、有機ＥＬ発光素子１１２に発光電流が流れる。このとき、選択されていない他の走査線は、データ線の出力によって有機ＥＬ発光素子１１２に電流が流れないような高い電位にされる。

データ線駆動装置１３０は、データ線と同等の数もしくはデータ線より多数の定電流源を含んで構成されていて、コントロール回路１４０からの制御信号によって電流変調やパルス幅変調等の変調を行って、表示データに合わせて有機ＥＬ発光素子の階調表示を行っている。こうして、走査ラインとデータラインとによってアドレス指定される画素を所望の輝度によって発光させる。

図５に、従来のデータ線駆動装置１３０に含まれる最終段の出力回路の構成を示す。図５に示した出力回路は、パルス幅変調（ＰＷＭ）による階調制御を行う場合の出力回路である。このデータ線駆動装置１３０では、内部で生成した基準電流（定電流Ｉｒｅｆに比例したものになっている）をＰＭＯＳカレントミラーにより構成された出力回路により増幅して出力する。このときの出力電流値は基準定電流値Ｉｒｅｆを制御することで任意の電流値とすることができる。

このデータ線駆動装置１３０におけるパルス幅制御は、外部からのデータに応じて内部ディジタル回路によって生成されたＰＷＭ信号（Ｉｏｎ１、Ｉｏｎ２、・・・、ＩｏｎＮおよびＩｏｆｆ１、Ｉｏｆｆ２、・・・、ＩｏｆｆＮ）により行う。表示データに対応して生成される出力イネーブル信号によって、Ｉｏｎが“Ｈｉ”に、Ｉｏｆｆが“Ｌｏ”となる。このとき、カレントミラー回路の入力側となるＰＭＯＳトランジスタＰＭ１１、ＰＭ２１、・・・ＰＭＮ１に電流が流れて、カレントミラー回路の出力側となるＰＭＯＳトランジスタＰＭ１２、ＰＭ２２、・・・ＰＭＮ２を通じて各データラインにＩｏｕｔが出力される。ライン毎に表示データに応じたパルス幅となると、Ｉｏｎが“Ｌｏ”に、Ｉｏｆｆが“Ｈｉ”になる。これに応じて、ＰＭＯＳトランジスタＰＭ１１、ＰＭ２１、・・・、ＰＭＮ１に流れる電流が遮断され、出力側となるＰＭＯＳトランジスタＰＭ１２、ＰＭ２２、・・・ＰＭＮ２のゲート電圧が上昇してＶｇｓ≦ＶｔｈとなったところでＩｏｕｔが停止する。従来のデータ線駆動装置１３０においては、以上のような動作によって、出力電流のパルス幅制御が行われている。

特許文献１（特願平１０−１１２３９１号公報、特に図１、図８、段落［００８４］）や、特許文献２（特開２００３−３１６３１９号公報、特に図１、段落［００１４］〜［００２５］）には、カレントミラー回路によって実現される電流源によって表示を行う有機ＥＬ表示装置が開示されている。
特願平１０−１１２３９１号公報 特開２００３−３１６３１９号公報

カレントミラー回路を構成している二つのトランジスタ、例えば、図５のＰＭＯＳトランジスタＰＭ１１とＰＭ１２や、特許文献１図８の二つのバイポーラトランジスタの閾値電圧にバラツキが存在すると、いずれかのトランジスタが完全にＯＦＦにならない状態となってリーク電流が流れてしまう。このリーク電流によって発光すべきでない画素が発光すると、ダイナミックレンジ（コントラスト比）が悪化し表示品質が低下するおそれがある。特許文献２においては、カレントミラー回路の出力側トランジスタ（特許文献２、図１、単位回路５ｃのＴｒ２）に直列になるように、リーク電流を防止するトランジスタ（同図、単位回路５ｃのＴｒ１）を接続する構成が開示されている。係る構成においては、Ｔｒ２をＯＦＦにするためのゲート電圧をＶｃｃ以上の高電圧とＧＮＤ電位などの間で変調する必要があり、出力端子ごとにレベルシフト回路や増幅回路が必要になる。本発明は、係る問題を解決することを課題とする。

本発明は、行と列のマトリクス状に配列された複数の有機ＥＬ発光素子と、前記複数の有機ＥＬ発光素子の少なくともいくつかを列方向に接続する複数のデータ線と、前記複数の有機ＥＬ発光素子の少なくともいくつかを行方向に接続する複数の走査線と、該走査線を順次選択して走査する前記複数の走査線に接続された走査線駆動部とを有する有機ＥＬ表示装置において用いられるデータ線駆動装置が提供される。具体的には、データ線に接続された有機ＥＬ発光素子に対し、該有機ＥＬ発光素子が走査線駆動部によって選択されている期間の少なくとも一部の期間である出力期間に各データ線を通じて駆動電流を供給するためのデータ線駆動装置であって、前記出力期間に駆動電流を出力する出力トランジスタを含む出力カレントミラー回路と、前記出力期間以外のいずれかの期間に、前記出力トランジスタのゲート端子の電位を、該出力トランジスタのソース端子の電位に近づける電位変更手段とを前記データ線の少なくともいくつかに対応させて備えるデータ線駆動装置が提供される。

特許文献２に記載のように、出力トランジスタに直列にリーク電流を制御するトランジスタ（Ｔｒ１）を接続すると、カレントミラー回路の対称性から、出力側ではなく入力側のトランジスタ（単位回路５ｂ）にも同様のトランジスタ（Ｔｒ１）を接続する必要がある。しかも、出力側の各トランジスタＴｒ１は、電流容量の大きなトランジスタとする必要がある。さらに、このトランジスタＴｒ１を制御するには、電源電圧程度の高い電圧で動作をするゲート信号を準備する必要があり、レベルシフト回路も各ラインごとに必要となる。したがって、特許文献２の手法では必然的に回路規模が大きくなる。これに対し、本発明のように、リーク電流を確実に低減させるためにゲート端子の電位を制御する電位変更手段を用いれば、比較的小さな回路規模で十分にリーク電流を低減させることができる。

さらに、本発明においては、前記電位変更手段が、前記出力トランジスタのソース端子に接続されたソース端子と該出力トランジスタのゲート端子に接続されたドレイン端子とを有する第１制御トランジスタと、該第１制御トランジスタと対になって制御用カレントミラー回路を形成する第２制御トランジスタとを備え、前記第２制御トランジスタの電流が前記出力期間に停止され前記出力期間以外のいずれかの期間に流されることにより前記第１制御トランジスタの電流が制御されて、前記出力期間以外のいずれかの期間に、前記出力トランジスタのゲート端子の電位が該出力トランジスタのソース端子の電位に近づけられると好適である。

本発明において、第１および第２の制御トランジスタを有する制御用カレントミラー回路を用いる場合には、出力トランジスタのゲート端子の電位を制御するために、第２制御トランジスタの電流を制御する。この第２制御トランジスタの電流を制御するのは、出力トランジスタの電流を制御するための信号と同じ電位の信号を用いることができるため、特許文献２の場合のようにレベルシフト回路を用いる必要が無くなり、よりトランジスタ数を抑えた回路規模の小さい回路によってリーク電流の抑制が可能になる。

本発明において制御用カレントミラー回路を用いる場合において、前記電位変更手段が、前記第１制御トランジスタのソース端子と前記第１制御トランジスタのゲート端子との間に設けられた制御スイッチングトランジスタをさらに備え、前記出力期間に、該制御スイッチングトランジスタが導通状態にされて、前記第１制御トランジスタに電流が流れないようにされると好適である。

出力期間中に制御スイッチングトランジスタが導通状態にされると、制御用カレントミラー回路の第１制御トランジスタに電流が流れず、制御用カレントミラー回路が出力カレントミラー回路の動作に影響しなくなる。

また、本発明において、基準電流が、前記出力期間に、前記出力カレントミラー回路において前記出力トランジスタと対をなす入力トランジスタに流され、前記出力期間以外のいずれかの期間に、前記第２制御トランジスタに流されると好適である。

基準電流は、出力カレントミラー回路の出力電流の基準となる電流であるが、出力期間以外の期間にこの電流経路を第２制御トランジスタに流すと、制御用カレントミラー回路の基準電流となるので、基準電流を新たに生成する必要が無くなり、回路規模の増大が防止できる。

本発明のデータ線駆動回路により、小さい回路規模であってもリーク電流を効果的に抑制することが可能となり、表示品位の高い有機ＥＬ表示装置がより低コストで実現できる。

以下、図面を参照して本発明の実施の形態について説明する。

［実施の形態１］
図１および２は、本発明に係るデータ線駆動装置の第１の実施の形態の回路構成を説明する回路図である。図１のデータ線駆動装置１０は、１ライン分の出力部１２の構成を示す。出力トランジスタＭ２はＰＭＯＳトランジスタであり、同じくＰＭＯＳトランジスタである入力側トランジスタＭ１と共に、互いのゲート端子が接続されてカレントミラー回路１４を形成している。このカレントミラー回路１４においては、入力側トランジスタＭ１に流れた電流とほぼ同じ電流もしくはトランジスタＭ１とＭ２のサイズ比に応じて増幅された電流が出力トランジスタＭ２を流れて、Ｉｏｕｔとしてデータ線（図示しない）に流されて、表示電流となる。

本実施の形態においては、トランジスタＭ６（スイッチングトランジスタ）のソース端子とドレイン端子が、それぞれ、出力トランジスタＭ２のソース端子とゲート端子とに電気的に接続される。出力トランジスタＭ２は、ソース端子が電源Ｖｃｃに接続され、ドレイン端子が電源Ｉｏｕｔの端子と、Ｉｏｆｆ信号によって制御されるＮＭＯＳトランジスタＭ４のドレイン端子とに接続される。トランジスタＭ４のソース端子は、ＧＮＤに接続される。入力側トランジスタＭ１は、ソース端子が電源Ｖｃｃに接続され、ドレイン端子がゲート端子と、Ｉｏｎ信号によって制御されるＮＭＯＳトランジスタＭ３のドレイン端子とに接続される。トランジスタＭ３のソース端子は、基準電流Ｉｒｅｆに比例した電流を流すＮＭＯＳトランジスタＭ５のドレイン端子に接続され、トランジスタＭ５のソース端子はＧＮＤに接続される。

そして、トランジスタＭ６のゲート端子には、トランジスタＭ６の動作を制御するためのレベルシフト回路２０の出力が接続される。本発明の電位変更手段は、本実施の形態においてはトランジスタＭ６とレベルシフト回路２０（制御部）が発明の要部となっている。このレベルシフト回路２０の回路構成を図２に示す。

図２に示されるレベルシフト回路２０は、ＩｏｎとＩｏｆｆの電圧レベルを昇圧して電源電圧レベル（Ｖｃｃ）とＧＮＤレベルとの間の信号を生成する。すなわち、ＩｏｎがＨｉ、ＩｏｆｆがＬｏである場合には、トランジスタ２２がＯＮになるため、ＣＭＯＳ構成の出力段トランジスタ２４Ｐおよび２４Ｎのゲート端子がＧＮＤレベルとなり、Ｖｃｃが出力される。これに対し、ＩｏｎがＬｏ、ＩｏｆｆがＨｉである場合には、ＰＭＯＳトランジスタ２６のゲート端子がＧＮＤレベルとなってトランジスタ２６が導通するため、ＣＭＯＳ構成の出力段トランジスタ２４Ｐおよび２４Ｎのゲート端子がＶｃｃレベルとなって、ＧＮＤが出力される。

レベルシフト回路２０の出力は、ＩｏｎがＨｉでＩｏｆｆがＬｏのときには、Ｖｃｃとなるので、図１のデータ線駆動装置１０の出力部１２のトランジスタＭ６のゲート端子に印加されてトランジスタＭ６がＯＦＦになる。このとき、トランジスタＭ３はＯＮであり、トランジスタＭ４はＯＦＦになるので、トランジスタＭ１に流れる電流に応じた電流がトランジスタＭ２に流れてＩｏｕｔとして出力される。この電流は、有機ＥＬ発光素子を発光させる。表示データに応じてパルス幅となってＩｏｎがＬｏでＩｏｆｆがＨｉとなると、レベルシフト回路２０の出力ＧＮＤがトランジスタＭ６のゲート端子に印加されてトランジスタＭ６がＯＮになる。このとき、トランジスタＭ３はＯＦＦであり、トランジスタＭ４はＯＮである。トランジスタＭ１とＭ２のゲート端子の電位は、トランジスタＭ６がＯＮであるため、電源電圧Ｖｃｃとなる。したがって、トランジスタＭ１とＭ２は共に十分にＯＦＦとなるので、有機ＥＬ発光素子を発光させるようなリーク電流は出力されない。

［実施の形態２］
次に、制御用カレントミラー回路を用いる第２の実施の形態について説明する。図３は、本発明に係るデータ線駆動装置の第２の実施の形態の回路構成を説明する回路図である。実施の形態１と同様の要素には同様の符号を付して説明を省略する。実施の形態２のデータ線駆動装置３０には、実施の形態１の駆動部に用いたレベルシフト回路（図２）は用いない。データ線駆動装置３０においては、制御トランジスタ（第１制御トランジスタ）となるＰＭＯＳトランジスタＭ６´（第１制御トランジスタ）と対になって制御用カレントミラー回路３２を形成する第２制御トランジスタとなるＰＭＯＳトランジスタＭ７（第２制御トランジスタ）が備えられる。このトランジスタＭ７に流れる電流は、ＰＭＯＳトランジスタＭ８（制御スイッチングトランジスタ）およびＮＭＯＳトランジスタＭ９によって制御される。すなわち、出力イネーブル信号によってＩｏｎがＨｉ，ＩｏｆｆがＬｏになると、電流Ｉ１（基準電流）がトランジスタＭ３およびＭ５を流れる。したがって、カレントミラー回路を構成する入力側トランジスタＭ１および出力トランジスタＭ２のゲート端子の電位が下がり、実施の形態１の場合と同様に、Ｉｏｕｔが出力されて有機ＥＬ発光素子が発光する。なお、この際には、トランジスタＭ９がＯＦＦとなり、トランジスタＭ８のゲート端子の電位も下がるため、トランジスタＭ８がＯＮとなって、トランジスタＭ７のゲート端子の電位が高くなり、トランジスタＭ７およびトランジスタＭ７と対となるトランジスタＭ６´に電流は流れない。本発明の電位変更手段は、本実施の形態においては、制御用カレントミラー回路３２とトランジスタＭ８を含む。

これに対し、Ｉｏｕｔの出力期間が表示データに対応した期間になるとＩｏｎがＬｏ，ＩｏｆｆがＨｉとなる。このとき、トランジスタＭ３がＯＦＦとなりトランジスタＭ４がＯＮとなるばかりではなく、トランジスタＭ９もＯＮとなる。よって、電流Ｉ２がトランジスタＭ９および第２制御トランジスタＭ７を流れて、その第２制御トランジスタＭ７と対になる第１制御トランジスタＭ６´のゲート端子の電位が下がり、第１制御トランジスタＭ６´と第２制御トランジスタＭ７がＯＮとなって同じ電流が流れる。このために、トランジスタＭ１と出力トランジスタＭ２のゲート電位はソース電圧まで引き上げられて出力トランジスタＭ２のゲート・ソース間電圧がゼロとなる。こうして、出力トランジスタＭ２が確実にＯＦＦになって、出力トランジスタＭ２を通じたリーク電流が防止できる。

実施の形態２を実施の形態１と比較すれば、レベルシフト回路を備える場合よりも必要なトランジスタ数が少ないため、リーク電流を防止できる構成がより小さな回路規模で実現する。

以上、本発明の実施の形態につき述べたが、本発明は既述の実施の形態に限定されるものではなく、本発明の技術的思想に基づいて各種の変形、変更および組合わせが可能である。

本発明の第１の実施形態のデータ線出力部の構成を示す回路図である。 本発明の第１の実施形態のデータ線出力部と共に用いるレベルシフト回路の構成を示す回路図である。 本発明の第２の実施形態のデータ線出力部の構成を示す回路図である。 従来の有機ＥＬ表示装置の構成を示すブロック図である。 従来のデータ線出力部の構成を示す回路図である。

符号の説明

１０、３０ データ線駆動装置
１４ カレントミラー回路
２０ レベルシフト回路
３２ 制御用カレントミラー回路
１００ 有機ＥＬ表示装置

Claims (2)

1. データ線に接続された有機ＥＬ発光素子に対し、該有機ＥＬ発光素子が走査線駆動部によって選択されている期間の少なくとも一部の期間である出力期間に各データ線を通じて駆動電流を供給するためのデータ線駆動装置であって、
   前記出力期間に前記駆動電流を出力する出力トランジスタ（Ｍ２）を含む出力カレントミラー回路（１４）と、
   前記出力期間以外のいずれかの期間に、前記出力トランジスタ（Ｍ２）のゲート端子の電位を、該出力トランジスタ（Ｍ２）のソース端子の電位に近づける電位変更手段と、
   を前記データ線の少なくともいくつかに対応させて備え、
   前記電位変更手段が、
   前記出力トランジスタ（Ｍ２）のソース端子に接続されたソース端子と該出力トランジスタ（Ｍ２）のゲート端子に接続されたドレイン端子とを有する第１制御トランジスタ（Ｍ６´）と、
   前記第１制御トランジスタ（Ｍ６´）と対になって制御用カレントミラー回路（３２）を形成する第２制御トランジスタ（Ｍ７）と、
   前記第１制御トランジスタ（Ｍ６´）のソース端子と前記第１制御トランジスタ（Ｍ６´）のゲート端子との間に設けられた制御スイッチングトランジスタ（Ｍ８）と、を備え、
   前記第２制御トランジスタ（Ｍ７）の電流が前記出力期間に停止され前記出力期間以外のいずれかの期間に流されることにより、前記第１制御トランジスタ（Ｍ６´）の電流が制御されて、前記出力期間以外のいずれかの期間に、前記出力トランジスタ（Ｍ２）のゲート端子の電位が該出力トランジスタ（Ｍ２）のソース端子の電位に近づけられ、
   前記出力期間に、前記制御スイッチングトランジスタ（Ｍ８）が導通状態にされて、前記第１制御トランジスタ（Ｍ６´）に電流が流れないようにされる、データ線駆動装置。
2. 基準電流が、前記出力期間に、前記出力カレントミラー回路（１４）において前記出力トランジスタ（Ｍ２）と対をなす入力トランジスタ（Ｍ１）に流され、前記出力期間以外のいずれかの期間に、前記第２制御トランジスタ（Ｍ７）に流される、請求項１に記載のデータ線駆動装置。

Images