KR20050072049A - 데이터선 구동 회로, 전기 광학 장치 및 전자 기기 - Google Patents

데이터선 구동 회로, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20050072049A
KR20050072049A KR1020040106100A KR20040106100A KR20050072049A KR 20050072049 A KR20050072049 A KR 20050072049A KR 1020040106100 A KR1020040106100 A KR 1020040106100A KR 20040106100 A KR20040106100 A KR 20040106100A KR 20050072049 A KR20050072049 A KR 20050072049A
Authority
KR
South Korea
Prior art keywords
current
voltage
gradation
transistor
data
Prior art date
Application number
KR1020040106100A
Other languages
English (en)
Other versions
KR100692455B1 (ko
Inventor
조히로아키
가사이도시유키
노자와다케시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050072049A publication Critical patent/KR20050072049A/ko
Application granted granted Critical
Publication of KR100692455B1 publication Critical patent/KR100692455B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 전기 광학 장치의 휘도를 화소마다 조정하는 것을 과제로 한다.
데이터선 구동 회로(22)는 화소의 계조를 나타내는 계조 데이터에 따른 계조 전류를 생성하는 DAC(31)와, 화소의 휘도를 보정하기 위한 보정 전류를 생성하는 DAC(32)를 갖는다. 데이터선 구동 회로(22)는 DAC(32)에 생성된 보정 전류와 DAC(31)에서 생성된 계조 전류를 더하여 얻어진 전류에 따른 전압을 생성하여 데이터선(12)의 각각에 인가함으로써 상기 과제를 해결한다.

Description

데이터선 구동 회로, 전기 광학 장치 및 전자 기기{DATA LINE DRIVING CIRCUIT, ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS}
본 발명은 전기 광학 장치의 화소 휘도를 조정하는 기술에 관한 것이다.
유기 EL(Electro Luminescence) 디스플레이 등의 전기 광학 장치의 화소 회로를 구동하는 구동 회로로서, 전류 가산형의 디지털/아날로그 변환 회로(이하, DAC라고 칭함)를 이용한 구동 회로가 널리 알려져 있다. 전류 가산형 DAC는 전압 출력형 DAC와 비교하여 적은 배선으로 구성할 수 있기 때문에, 전기 광학 장치의 다(多)계조화에 대응하기 쉽다는 이점을 가지고 있다. 전류 가산형 DAC에 관해서는 여러 가지 기술이 제안되어 있다(예를 들어, 특허문헌 1, 2 및 3).
특허문헌 1에서는 복수의 전류원으로부터의 전류를 계조 데이터에 따라 선택하여 가산하는 전류 가산형 DAC에 대해서 기재되어 있다. 여기서, 계조 데이터는 n 비트(n≥1의 정수)이고, 각 전류원으로부터 공급되는 전류량은 계조 데이터의 비트에 대응하여, 예를 들어 1:2:4:…:2n-1의 비를 가지도록 구성되어 있고, 이것에 의해, 배선 수의 삭감을 도모하고 있다. 특허문헌 2에 기재된 전류 가산형 DAC는 커패시터에 접속된 복수의 전류원을 계조 데이터에 따라 온/오프시키고, 커패시터에 축적된 전하를 이용하여 화소를 구동한다. 이것에 의해, 커패시터 수를 삭감하고, 회로의 크기를 축소할 수 있다고 되어 있다. 특허문헌 3에 기재된 전류 가산형 DAC는 계조 데이터에 따라 가산된 전류를 전압으로 변환할 때에, 전압이 소정 범위 내의 값을 갖도록 조정함으로써, 채널마다의 전압 편차의 해소를 도모하고 있다.
<특허문헌 1> 일본국 특개평 5-216439호 공보
<특허문헌 2> 일본국 특개평 8-95522호 공보
<특허문헌 3> 일본국 특개 2002-26729호 공보
그런데, 전압 구동형 화소 회로를 이용한 유기 EL 디스플레이에서는 화소 회로에 설치된 구동 트랜지스터에 계조 데이터에 따른 전압이 인가되고, 이 전압에 따른 전류가 유기 EL 소자에 공급됨으로써, 유기 EL 소자가 계조 데이터에 따른 휘도로 발광한다. 이러한 화소 회로의 예를 도 3에 나타낸다. 트랜지스터(162)의 소스·드레인 사이에 흐르는 전류(I)와 게이트 전압 Vgs와의 관계는 (1) 식에 나타낸다.
I=(1/2)β(Vgs-Vth)2 …(1)
여기서, β:이득 계수, Vth:임계값 전압이다.
그런데, β 및 Vth가 모든 구동 트랜지스터에 대해서 동일하면 Vgs에 의해서 전류(I)가 동일하게 정해지지만, 실제로는 구동 트랜지스터마다 β나 Vth에 편차를 가지고 있기 때문에, 전류(I)에도 편차가 생기고, 그 결과, 휘도의 편차가 생기게 된다. 또한, Vth 보상 기능을 갖는 화소 회로를 이용했다고 해도, β의 편차가 남기 때문에, 휘도의 편차는 해소되지 않는다. 또한, 상기의 어느 특허문헌에서도, 이 문제를 해결하기 위한 구성은 개시되어 있지 않다.
한편, 이하와 같은 문제도 있다. 화소 회로에 설치된 구동 트랜지스터와 구동 회로에서 이용되는 트랜지스터는 그 제조 프로세스가 다른 경우가 있다. 많은 경우, 화소 회로에서는 TFT(Thin Film Transistor)가 이용되고, 구동 회로에서는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)에 의해 구성된 IC(Integrated Circuit)가 이용된다. 제조 프로세스가 다른 트랜지스터에서는 (1)식에 나타낸 이득 계수 β 및 임계값 전압 Vth가, 제조 프로세스의 차이에 기인하여 달라지게 된다. 이와 같이 이득 계수 β나 임계값 전압 Vth가 다른 경우, 화소 회로의 구동 트랜지스터에서는 계조 데이터에 따른 원하는 전류값과는 다른 전류값의 전류를 생성하게 되고, 유기 EL 소자를 원하는 휘도로 발광시킬 수 없다는 문제가 생긴다. 상기 어느 특허문헌에서도, 이 문제를 해결하기 위한 구성은 개시되어 있지 않다.
본 발명은 상술한 배경 아래에서 행해진 것으로서, 전기 광학 장치의 휘도를 화소마다 조정할 수 있는 기술의 제공을 목적으로 한다. 또한, 화소 회로의 구동 트랜지스터와 구동 회로의 트랜지스터의 특성이 달라도, 화소를 원하는 휘도로 발광시킬 수 있는 기술의 제공을 목적으로 한다.
상술한 과제를 해결하기 위해서, 본 발명은 복수의 주사선과 복수의 데이터선의 교차의 각각에 설치된 화소와, 상기 주사선의 각각을 차례로 선택하는 동시에, 선택한 주사선에 선택 신호를 공급하는 주사선 구동 회로를 갖는 전기 광학 장치의 상기 데이터선을 구동하는 데이터선 구동 회로에서, 상기 주사선의 각각에 선택 신호가 공급되고 있는 기간에 있어서, 상기 주사선 위에 설치된 화소의 계조를 나타내는 계조 데이터에 따른 계조 전류를 생성하는 계조 전류 생성 수단과, 상기 화소의 휘도를 보정하기 위한 보정 전류를 생성하는 보정 전류 생성 수단과, 상기 계조 전류 생성 수단에서 생성된 계조 전류와 상기 보정 전류 생성 수단에서 생성된 보정 전류를 더하여 얻어진 전류에 따른 전압을 생성하는 전류 전압 변환 수단과, 상기 전류 전압 변환 수단에서 생성된 전압을 상기 데이터선의 각각에 인가하는 수단을 갖는 것을 특징으로 하는 데이터선 구동 회로를 제공한다.
이 구성에 의하면, 계조 전류 생성 수단이 계조 전류를 생성하고, 보정 전류 생성 수단이 화소의 휘도를 보정하기 위한 보정 전류를 생성한다. 그리고, 데이터선 구동 회로는 보정 전류와 계조 전류를 더하여 얻어진 전류에 따른 전압을 생성하여 데이터선의 각각에 인가한다.
이것에 의해, 전기 광학 장치의 휘도를 화소마다 조정할 수 있다.
상기 보정 전류 생성 수단은 상기 화소의 각각의 휘도를 보정하기 위한 보정 데이터에 기초하여 보정 전류를 생성하는 것이 바람직하다. 이 구성에 의하면, 보정 데이터에 기초하여 보정 전류가 생성되기 때문에, 휘도의 조정을 정확하게 행할 수 있다.
또한, 상기 계조 전류 생성 수단은 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 상기 계조 데이터에 기초하여 선택된 요소 전류를 가산하여 계조 전류를 생성하는 전류 가산형 디지털/아날로그 변환 회로인 것이 바람직하다. 이 구성에 의하면, 복수의 요소 전류를 더함으로써 계조 전류가 생성되기 때문에, 휘도의 조정을 정확하게 행할 수 있다.
상기 보정 전류 생성 수단은 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 상기 보정 데이터에 기초하여 선택된 요소 전류를 가산하여 보정 전류를 생성하는 전류 가산형 디지털/아날로그 변환 회로인 것이 바람직하다. 이 구성에 의하면, 복수의 요소 전류를 더함으로써 보정 전류가 생성되기 때문에, 휘도의 조정을 정확하게 행할 수 있다.
또한, 상기 데이터선 구동 회로는 상기 보정 데이터를 기억하는 기억 수단을 가지고, 상기 보정 전류 생성 수단은 상기 기억 수단에 기억되어 있는 보정 데이터를 판독하고, 상기 보정 데이터에 따른 보정 전류를 생성하는 것이 바람직하다. 이 구성에 의하면, 기억 수단에 기억되어 있는 보정 데이터를 이용하기 때문에, 효율적으로 휘도의 조정을 행할 수 있다.
또한, 상기 보정 전류 생성 수단은 상기 데이터선의 각각에 대응하여 복수 설치되어 있는 것이 바람직하다. 이 구성에 의하면, 휘도의 조정을 화소마다 행할 수 있다.
또한, 상기 데이터선 구동 회로는 전류원과, 상기 전류원으로부터 공급된 전류를 이용하여 전압을 생성하는 기준 전압 생성 수단을 가지고, 상기 계조 전류 생성 수단은 상기 기준 전압 생성 수단에서 생성된 전압을 이용하여 계조 전류를 생성하고, 상기 보정 전류 생성 수단은 상기 기준 전압 생성 수단에서 생성된 전압을 이용하여 보정 전류를 생성하는 것이 바람직하다. 또한, 상기 전류원이 발생하는 전류량은 조정 가능한 것이 바람직하다.
또한, 상기 보정 데이터는 특정의 계조대(帶)에 속하는 계조 데이터인 것도 바람직하다. 이 구성에 의하면, 계조대마다 화소의 휘도를 조정할 수 있다.
또한, 상술한 과제를 해결하기 위해서, 본 발명은 복수의 주사선과 복수의 데이터선의 교차의 각각에 설치된 화소와, 상기 주사선의 각각을 차례로 선택하는 동시에, 선택한 주사선에 선택 신호를 공급하는 주사선 구동 회로를 갖는 전기 광학 장치의 상기 데이터선을 구동하는 데이터선 구동 회로에서, 계조 전류를 생성하기 위한 기준 전압을 생성하는 기준 전압 생성 수단과, 상기 기준 전압 생성 수단에서 생성된 기준 전압을 보정하는 보정 수단과, 상기 보정 수단에 의해 보정된 기준 전압을 이용하여 계조 전류를 생성하는 계조 전류 생성 수단과, 상기 계조 전류 생성 수단에서 생성된 계조 전류에 따른 전압을 생성하는 전류 전압 변환 수단과, 상기 전류 전압 변환 수단에서 생성된 전압을 상기 데이터선의 각각에 인가하는 수단을 갖는 것을 특징으로 하는 데이터선 구동 회로를 제공한다.
이 구성에 의하면, 기준 전압 생성 수단에서 생성된 기준 전압이 보정 수단에 의해서 보정된다. 계조 전류 생성 수단은 보정 수단에 의해 보정된 기준 전압을 이용하여 계조 전류를 생성한다. 전류 전압 변환 수단은 계조 전류에 따른 전압을 생성한다. 데이터선 구동 회로는 이 전압을 데이터선의 각각에 인가한다.
이것에 의해, 전기 광학 장치의 휘도의 다이나믹 레인지(dynamic range)를 화소마다 조정할 수 있다.
상기 보정 수단은 상기 화소의 각각의 휘도를 보정하기 위한 보정 데이터에 기초하여 상기 기준 전압을 보정하는 것이 바람직하다. 이 구성에 의하면, 보정 데이터에 기초하여 기준 전압이 보정되기 때문에, 휘도의 조정을 정확하게 행할 수 있다.
또한, 상기 계조 전류 생성 수단은 상기 보정 수단에서 보정된 기준 전압을 이용하여 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 화소의 계조를 나타내는 계조 데이터에 기초하여 선택된 요소 전류를 가산하여 계조 전류를 생성하는 전류 가산형 디지털/아날로그 변환 회로인 것이 바람직하다. 이 구성에 의하면, 복수의 요소 전류를 더하여 계조 전류가 생성되기 때문에, 휘도의 조정을 정확하게 행할 수 있다.
또한, 상기 보정 수단은 상기 기준 전압 생성 수단에서 생성된 기준 전압을 이용하여 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 상기 보정 데이터에 기초하여 선택된 요소 전류를 가산한 전류에 따른 전압을 생성하는 전류 가산형 디지털/아날로그 변환 회로인 것이 바람직하다. 이 구성에 의하면, 복수의 요소 전류를 더하여 얻어진 전류에 따른 전압이 생성되기 때문에, 휘도의 조정을 정확하게 행할 수 있다.
또한, 상기 데이터선 구동 회로는 상기 보정 데이터를 기억하는 기억 수단을 가지고, 상기 보정 수단은 상기 기억 수단에 기억되어 있는 보정 데이터를 판독하고, 상기 보정 데이터에 기초하여 기준 전압을 보정하는 것이 바람직하다. 이 구성에 의하면, 기억 수단에 기억되어 있는 보정 데이터를 이용하기 때문에, 효율적으로 휘도의 조정을 행할 수 있다.
또한, 상기 보정 수단은 상기 데이터선의 각각에 대응하여 복수 설치되어 있는 것이 바람직하다. 이 구성에 의하면, 휘도의 조정을 화소마다 행할 수 있다.
또한, 상기 기준 전압 생성 수단은 전류량을 조정 가능한 전류원을 가지고, 상기 전류원으로부터 공급된 전류를 이용하여 기준 전압을 생성하는 것이 바람직하다. 이 구성에 의하면, 기준 전압을 생성할 때에 이용하는 전류의 양이 조정 가능하기 때문에, 계조 전류의 다이나믹 레인지를 조정할 수 있다.
또한, 본 발명은 계조 전류를 생성하기 위한 기준 전압을 생성하는 기준 전압 생성 수단과, 상기 기준 전압 생성 수단에서 생성된 기준 전압을 이용하여 계조 전류를 생성하는 계조 전류 생성 수단과, 상기 계조 전류 생성 수단에서 생성된 계조 전류를 보정하는 보정 수단과, 상기 보정 수단에 의해 보정된 계조 전류에 따른 전압을 생성하는 전류 전압 변환 수단과, 상기 전류 전압 변환 수단에서 생성된 전압을 상기 데이터선의 각각에 인가하는 수단을 갖는 구성으로 할 수도 있다. 이 구성에 의하면, 계조 전류 생성 수단에서 생성된 계조 전류를 보정하기 때문에, 전기 광학 장치 휘도의 다이나믹 레인지를 화소마다 조정할 수 있다.
또한, 상술한 과제를 해결하기 위해서, 본 발명은 복수의 주사선과 복수의 데이터선의 각 교차에 설치되어 있는 동시에, 인가된 전압에 따라 전류를 생성하는 구동 트랜지스터와, 상기 구동 트랜지스터로부터 공급된 전류에 의해서 구동되는 피(被)구동 소자를 갖는 화소 회로와, 상기 복수의 주사선 각각을 차례로 선택하는 동시에, 선택한 주사선에 선택 신호를 공급하는 주사선 구동 회로를 갖는 전기 광학 장치의 상기 데이터선을 구동하는 데이터선 구동 회로에서, 상기 주사선에 선택 신호가 공급되고 있는 기간에서, 상기 주사선 위에 설치된 화소의 계조를 나타내는 계조 데이터에 기초한 계조 전류를 생성하는 계조 전류 생성 회로와, 드레인과 게이트가 단락되어 있는 동시에 상기 게이트가 상기 데이터선을 통하여 상기 구동 트랜지스터의 게이트에 접속된 제 1 트랜지스터를 구비하고, 상기 계조 전류 생성 회로에서 생성된 계조 전류를 상기 제 1 트랜지스터에 공급함으로써 그 계조 전류에 따른 전압을 생성하는 전류 전압 변환 회로를 갖는 것을 특징으로 하는 데이터선 구동 회로를 제공한다.
이 구성에 의하면, 전류 전압 생성 회로가, 상기 계조 전류 생성 회로에서 생성된 계조 전류를 상기 제 1 트랜지스터에 공급함으로써 상기 계조 전류에 따른 전압을 생성하고, 이 전압이 데이터선의 각각에 인가된다. 이것에 의해, 화소 회로의 구동 트랜지스터와 구동 회로의 트랜지스터의 특성이 달라도, 특성의 차이에 따른 조정이 가능해지기 때문에, 화소를 원하는 휘도로 발광시킬 수 있다.
이 데이터선 구동 회로에서는 계조 전류를 생성하기 위한 기준 전압을 생성하는 기준 전압 생성 회로를 가지고, 상기 계조 전류 생성 회로는 상기 기준 전압 생성 회로에서 생성된 기준 전압을 이용하여 계조 전류를 생성하는 것이 바람직하다. 또한, 상기 기준 전압 생성 회로는 드레인과 게이트가 단락된 제 2 트랜지스터와, 전류량을 조정 가능한 전류원을 가지고, 상기 전류원에 의해 생성된 전류를 상기 제 2 트랜지스터에 공급함으로써 기준 전압을 생성하는 것이 바람직하다. 이 구성에 의하면, 기준 전압을 조정할 수 있기 때문에, 계조 전류의 크기를 조정할 수 있다. 이것에 의해 화소를 원하는 휘도로 발광시킬 수 있다.
또한, 이 데이터선 구동 회로에서는 상기 제 1 트랜지스터의 임계값 전압이 상기 구동 트랜지스터의 임계값 전압보다도 낮은 경우에는 상기 제 1 트랜지스터의 고위(高位)측의 전원 전압을, 상기 구동 트랜지스터의 고위측의 전원 전압에 대하여, 상기 제 1 트랜지스터와 상기 구동 트랜지스터의 임계값 전압의 차이만큼 낮은 전압으로 하고, 상기 제 1 트랜지스터의 임계값 전압이 상기 구동 트랜지스터의 임계값 전압보다도 높은 경우에는 상기 제 1 트랜지스터의 고위측의 전원 전압을, 상기 구동 트랜지스터의 고위측의 전원 전압에 대하여, 상기 제 1 트랜지스터와 상기 구동 트랜지스터의 임계값 전압의 차이만큼 고전압으로 하는 것이 바람직하다. 이 구성에 의하면, 화소 회로의 구동 트랜지스터와 전류 전압 변환 회로의 트랜지스터의 임계값 전압이 달라도, 화소를 원하는 휘도로 발광시킬 수 있다.
또한, 상기 제 1 트랜지스터는 게이트끼리 공통으로 접속된 복수의 트랜지스터와, 상기 복수의 트랜지스터 각각의 드레인과 게이트를 단락시키는 동시에 상기 드레인끼리 공통으로 접속시키는 스위치를 가지고, 미리 작성된 데이터에 기초하여 상기 스위치를 온/오프시키는 것이 바람직하다. 이 구성에 의하면, 제 1 트랜지스터의 전류 능력을 조정할 수 있기 때문에, 화소를 원하는 휘도로 발광시킬 수 있다.
또한, 상기 계조 전류 생성 회로는 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 상기 계조 데이터에 기초하여 선택된 요소 전류를 가산하여 계조 전류를 생성하는 전류 가산형 디지털/아날로그 변환 회로인 것이 바람직하다. 이 구성에 의하면, 복수의 요소 전류를 더함으로써 계조 전류가 생성되기 때문에, 휘도의 조정을 정확하게 행할 수 있다.
또한, 이 데이터선 구동 회로에서는 상기 전류 전압 변환 회로에서 생성된 전압을 버퍼링하여 출력하는 버퍼 회로를 갖는 것도 바람직하다. 이 구성에 의하면, 전압을 안정적으로 출력할 수 있다.
본 발명의 데이터선 구동 회로는 복수의 주사선과 복수의 데이터선의 교차의 각각에 설치된 화소를 구동하는 전기 광학 장치에 이용하기에 적절하다. 또한, 이 전기 광학 장치를 전자 기기에 구비하는 것도 바람직하다.
<제 1 실시예>
본 발명의 제 1 실시예에 대해서 설명한다. 도 1은 제 1 실시예에 따른 전기 광학 장치(100)의 구성을 나타내는 도면이다. 본 실시예에서는 본 발명을 유기 EL 디스플레이에 적용한 예에 대해서 설명한다.
전기 광학 패널(10)은 m개의 주사선(11)과 n개의 데이터선(12)를 가지고 있다. 각각의 주사선(11)과 각각의 데이터선(12)은 서로 직교하고, 주사선(11)과 데이터선(12)의 교차부의 각각에는 화소 회로(16)가 설치되어 있다. 화상 메모리(80)는 데이터선 구동 회로(22)에 공급되는 계조 데이터를 기억하고 있다. 제어 장치(60)는 CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory) 등으로 이루어지고, ROM에 저장된 프로그램을 CPU가 실행함으로써 전기 광학 장치(100)의 각 부를 제어한다. 전원 회로(70)는 전기 광학 장치(100)의 각 부에 전원을 공급하는 회로이다.
주사선 구동 회로(21)는 주사선(11)의 각각에 주사 신호를 공급하는 회로이다. 도 2는 주사선 구동 회로(21)로부터 공급되는 신호를 나타낸 도면이다. 구체적으로, 주사선 구동 회로(21)는 1 수직 주사 기간(1F)의 개시 시점으로부터, 1 수평 주사 기간(1H)마다 1개씩 차례로 주사선(11)을 선택하고, 선택한 주사선(11)에 액티브 레벨(H 레벨)의 주사 신호(선택 신호)를, 그 이외의 주사선(11)에는 비(非)액티브 레벨(L 레벨)의 주사 신호(비선택 신호)를 공급한다. 여기에서는 i행째(i=1, 2, …, m)의 주사선에 공급되는 주사 신호를 Yi로 표기한다.
한편, 데이터선 구동 회로(22)는 데이터선(12)을 통하여 화소 회로(16)의 각각에 계조 데이터에 따른 전압을 인가하는 회로이다. 데이터선 구동 회로(22)의 상세한 내용에 대해서는 후술한다.
이어서, 화소 회로(16)의 구성에 대해서 설명한다. 도 3은 화소 회로(16)의 구성의 일례를 나타낸 도면이다. 상기 도면에는 i행째의 주사선(11)과 j열째(j=1, 2, …, n)의 데이터선(12)의 교차부에 위치하는 화소 회로(16)만을 나타내고 있지만, 다른 화소 회로(16)도 같은 구성을 가지고 있다. 트랜지스터(164)는 스위칭 트렌지스터로서 기능하는 n 채널형 트랜지스터이며, 그 게이트는 주사선(11)에 접속되고, 그 소스는 데이터선(12)에 접속되며, 그 드레인은 트랜지스터(162)의 게이트 및 용량 소자(166)의 일 단부에 접속되어 있다. 용량 소자(166)의 다른 단부는 고위측의 전원 전압 Vdd가 인가된 전원선(14)에 접속되어 있다. 트랜지스터(162)는 구동 트랜지스터로서 기능하는 p 채널형 트랜지스터이며, 그 소스는 전원선(14)에 접속되고, 그 드레인은 유기 EL 소자(168)의 양극에 접속되어 있다. 유기 EL 소자(168)의 음극은 저위측의 전원 전압 Gnd에 접속되어 있다. 유기 EL 소자(168)의 양극과 음극 사이에는 유기 EL층이 사이에 삽입되어 있다.
이어서, i행째의 주사선(11)과 j열째의 데이터선(12)의 교차부에 위치하는 화소 회로(16)의 동작에 대해서 설명한다. i행째의 주사선(11)이 선택되고, 주사 신호 Yi가 H 레벨이 되면, 트랜지스터(164)가 온(on) 상태가 되어, 트랜지스터(162)의 게이트에는 전압(Vout)이 인가된다. 그러면, 트랜지스터(162)의 소스·드레인 사이에는 전압(Vout)에 따른 전류(Iout)가 흐르고, 이 전류(Iout)에 따른 휘도로 유기 EL 소자(168)가 발광한다. 또한, 이 때, 용량 소자(166)에는 전압(Vout)에 따른 전하가 축적된다.
계속하여, i행째의 주사선(11)이 비선택으로 되고, 주사 신호 Yi가 L 레벨이 되면, 트랜지스터(164)는 오프(off) 상태가 되지만, 트랜지스터(162)의 게이트 전압은 용량 소자(166)에 의해서 유지되고 있기 때문에, 유기 EL 소자(168)에는 트랜지스터(164)가 온 상태일 때와 동일한 크기의 전류(Iout)가 계속 흐른다. 이 때문에, 유기 EL 소자(168)는 i행째의 주사선(11)이 비선택으로 되어도, 선택시의 전류(Iout)에 따른 휘도로 계속 발광한다.
상기 동작이 i행째의 주사선(11)과 각 데이터선(12)의 교차부에 위치하는 모든 화소 회로(16)에서 행해진다. 또한, 주사선(11)이 차례로 선택됨으로써, 모든 화소 회로(16)에서 동일한 동작이 행해지고, 이것에 의해 1 프레임의 화상이 표시된다. 그리고, 이 1 프레임의 화상 표시가 1 수직 주사 기간마다 반복된다.
이어서, 데이터선 구동 회로(22)에 대해서 설명한다. 도 4는 데이터선 구동 회로(22)의 구성을 나타낸 도면이다. 라인 메모리(221)는 주사선 구동 회로(11)에 의해서 선택된 주사선(11)과 각 데이터선(12)의 교차부에 위치하는 화소에 대응하는 계조 데이터의 공급을 화상 메모리(80)로부터 받아, 공급된 계조 데이터를 저장한다. 기준 전압 생성 회로(223)는 기준 전압을 생성하여 DAC(222)에 인가한다. DAC(222)는 화소 회로(16)의 각각에 대응하는 계조 데이터의 공급을 라인 메모리(221)로부터 받고, 공급된 계조 데이터에 따른 전류를 생성하여, 생성된 전류를 전류 전압 변환 회로(224)에 공급한다. 전류 전압 변환 회로(224)는 공급된 전류에 따른 전압(데이터 신호)을 생성하고, 이 전압을 버퍼 회로(225)를 통하여 데이터선(12)의 각각에 출력한다.
이어서, DAC(222)에 대해서 설명한다. 도 5는 DAC(222) 및 기준 전압 생성 회로(223)의 구성을 나타낸 도면이다. DAC(222)는 데이터선(12)의 각각에 대응하는 n개의 DAC(31)와 n개의 DAC(32)로 이루어진다. DAC(31)는 계조 데이터에 기초하여 계조 전류를 생성하기 위한 DAC이고, DAC(32)는 DAC(31)에서 생성된 전류에 가산되는 보정 전류를 생성하기 위한 DAC이다.
기준 전압 생성 회로(223)는 DAC(31)의 각각에 대응하는 n개의 기준 전압 생성 회로(33)와, DAC(32)의 각각에 대응하는 n개의 기준 전압 생성 회로(34)로 이루어진다. 기준 전압 생성 회로(33)는 DAC(31)의 각각에 기준 전압을 인가하기 위한 회로이고, 기준 전압 생성 회로(34)는 DAC(32)의 각각에 기준 전압을 인가하기 위한 회로이다.
또한, 도 5에서는 도면이 복잡하게 되는 것을 피하기 위해서, j열째의 데이터선(12)에 대응하는 DAC(31), DAC(32), 기준 전압 생성 회로(33) 및 기준 전압 생성 회로(34)만을 나타내고 있다.
이어서, DAC(31) 및 기준 전압 생성 회로(33)의 구성에 대해서 설명한다. DAC(31)는 트랜지스터(31a), 트랜지스터(31b), 트랜지스터(31c), 트랜지스터(31d)를 갖는다. 트랜지스터(31a 내지 31d)는 모두 n 채널형 트랜지스터이며, 그 소스는 접지되어 있다. 또한, 트랜지스터(31a 내지 31d)의 드레인은 스위치(31e, 31f, 31g, 31h)의 일 단부에 각각 접속되어 있다. 스위치(31e 내지 31h)의 다른 단부는 모두 단자(A)에 접속되어 있다. 기준 전압 생성 회로(33)는 정전류원(331)과 트랜지스터(332)를 가지고 있다. 트랜지스터(332)는 n 채널형 트랜지스터이고, 그 드레인은 정전류원(331)에 접속되며, 그 소스는 접지되어 있다. 여기서, 트랜지스터(332)의 드레인과 게이트가 단락되어, 다이오드 접속이 형성되어 있다. 그리고, 트랜지스터(332)의 게이트와 트랜지스터(31a 내지 31d)의 게이트가 접속됨으로써, 커런트 미러(current mirror) 회로가 형성되어 있다. 이것에 의해, 트랜지스터(332)의 게이트 전압과 동일한 크기의 게이트 전압이 트랜지스터(31a 내지 31d)의 게이트에 인가되고, 이 게이트 전압에 따른 전류(요소 전류)가 트랜지스터(31a 내지 31d)의 소스·드레인 사이에 흐르게 된다.
여기서, 트랜지스터(31a 내지 31d)의 채널 사이즈 비(比)에 대해서 설명한다. 트랜지스터(31a 내지 31d)는 모두 동일한 채널길이(L1)를 갖는 한편, 그 채널폭이 다르다. 트랜지스터(31a, 31b, 31c, 31d)의 채널폭을 각각 Wa, Wb, Wc, Wd라고 하면, 이들의 비(比)는 Wa:Wb:Wc:Wd=1:2:4:8로 되어 있다. 트랜지스터의 이득 계수 β는, β=μCW/L로 나타낸다. 여기서, μ:캐리어의 이동도(度), C:게이트 용량, W:채널폭, L:채널길이이다. 따라서, 트랜지스터에 흐르는 전류는 채널폭에 비례한다. 그러므로, 동일한 게이트 전압이 인가된 경우에, 트랜지스터(31a, 31b, 31c, 31d)에 흐르는 전류의 비도, 1:2:4:8로 된다.
본 실시예에서 계조 데이터는 4 비트의 2 진수로 이루어진다. 이 계조 데이터가 라인 메모리(221)를 통하여 DAC(31)에 공급되면, 이 계조 데이터에 따라 스위치(31e 내지 31h)의 온/오프가 행해진다. 구체적으로, 각 비트는 최하위의 비트로부터 차례로 스위치(31e, 31f, 31g, 31h)에 대응하고 있다. 예를 들면, 최하위 비트의 값이 0일 때, 스위치(31e)가 오프 상태로 되고, 1일 때 온 상태로 된다. 이와 같이, 계조 데이터에 기초하여 스위치(31e 내지 31h)가 온/오프되고, 온 상태로 된 스위치에 대응하는 트랜지스터에 전류가 흐른다. 그러므로, 이들 전류를 합계한 전류는 0을 포함하는 16단계의 전류값을 얻게 되고, 계조 데이터에 따른 크기의 계조 전류(Idata1)를 출력하게 된다.
DAC(32)는 DAC(31)와 같은 구성을 가지고 있고, 또한, 기준 전압 생성 회로(34)는 기준 전압 생성 회로(33)와 같은 구성을 가지고 있다. 도 5에서, DAC(32)의 각 구성 요소의 부호는 DAC(31)의 각 구성 요소의 부호에서의 「31」 부분을 「32」로 바꿔 읽은 것이며, 또한, 기준 전압 생성 회로(34)의 각 구성 요소의 부호는 기준 전압 생성 회로(33)의 각 구성 요소의 부호에서의 「33」 부분을 「34」로 바꿔 읽은 것이다.
그런데, DAC(32)에는 계조 데이터 대신에 보정 데이터가 입력되게 되어 있다. 유기 EL 소자는 온도나 외광 등의 환경 조건, 유기 EL 소자 자체의 경시 변화 등의 영향에 의해, 그 입출력 특성이 변화한다. 또한, 화소 회로(16)에 설치되어 있는 구동 트랜지스터의 특성 편차에 의해서, 입출력 특성에 편차가 생긴다. 따라서, 환경 조건의 변화나 경시 변화의 영향을 고려하여, 유기 EL 소자의 피크 휘도나 감마 보정의 기울기 데이터 등을 화소마다 보정할 필요가 생긴다. 이 보정을 행하기 위해서 이용되는 데이터가 본 실시예에서의 보정 데이터이다. 보정 데이터도 또한 4 비트의 2 진수로 이루어지고, 0을 포함하는 16단계의 값을 갖는다.
또한, 보정 데이터는 특정 계조대에 속하는 계조 데이터로 할 수도 있다. 이러한 보정 데이터를 이용하면, 계조대마다 화소의 휘도를 조정할 수 있다.
또한, 보정 데이터는 계조 데이터와 함께 화상 메모리에 저장되어 있을 수도 있다.
상술한 구성으로 이루어지는 전기 광학 장치(100)의 동작은 이하와 같다. DAC(31)는 기준 전압 생성 회로(33)에 생성된 기준 전압을 이용하여, 계조 데이터에 따른 계조 전류(Idata1)를 생성한다. DAC(32)는 기준 전압 생성 회로(34)에서 생성된 기준 전압을 이용하여, 보정 데이터에 따른 보정 전류(Idata2)를 생성한다. 그리고, 계조 전류(Idata1)와 보정 전류(Idata2)가 단자(A)에서 더해져 전류(Idata3)로 된다.
전류(Idata3)는 전류 전압 변환 회로(224)에 공급되고, 전류 전압 변환 회로(224)는 공급된 전류(Idata3)에 따른 전압(Vout)을 생성하여 버퍼 회로(225)에 출력하며, 버퍼 회로(225)는 전압(Vout)을 데이터선(12)의 각각에 인가한다. 데이터선(12)에 전압(Vout)이 인가되면, 상술한 동작에 의해, 화소 회로(16)에 설치되어 있는 유기 EL 소자에 이 전압(Vout)에 따른 전류(Iout)가 공급되고, 이 전류(Iout)에 따른 휘도로 유기 EL 소자가 발광한다.
이상, 설명한 바와 같이, 본 실시예에 의하면, 화소마다 작성된 보정 데이터에 기초하여 보정 전류를 생성하고, 이 보정 전류를 계조 전류에 가산함으로써, 화소마다 휘도 조정을 행할 수 있다. 이것에 의해, 모든 화소에 걸쳐서, 편차가 없는 균일한 발광을 행하는 것이 가능해 진다.
<제 2 실시예>
이어서, 본 발명의 제 2 실시예에 대해서 설명한다. 도 6은 DAC(35)를 나타내는 도면이다. 제 2 실시예에서는 제 1 실시예에서의 DAC(31 및 32)를 대신하여, DAC(35)를 이용한다. 또한, 제 1 실시예와 동일한 구성 요소에 대해서는 동일한 부호를 부여한다.
또한, 도 6에서는 도면이 복잡하게 되는 것을 피하기 위해, j열째의 데이터선(12)에 대응하는 DAC(35), 기준 전압 생성 회로(33) 및 기준 전압 생성 회로(36)만을 나타낸다.
이어서, DAC(35)의 구성에 대해서 설명한다. DAC(35)는 제 1 실시예에서의 DAC(31)를 일부 변경한 구성으로 되어 있다. 여기에서는 DAC(35)가 DAC(31)와 다른 점에 대해서 설명한다. DAC(35)는 DAC(31)의 구성에 더하여 트랜지스터(35a)를 가지고 있다. 트랜지스터(35a)의 소스는 접지되어 있고, 그 드레인은 단자(A)에 접속되어 있다. 기준 전압 생성 회로(36)는 전류원(361)과 트랜지스터(362)를 가지고 있다.
전류원(361)은 생성하는 전류를 조정 가능하게 되어 있다. 트랜지스터(362)는 n 채널형 트랜지스터이고, 그 드레인은 전류원(361)에 접속되며, 그 소스는 접지되어 있다. 여기서, 트랜지스터(362)의 드레인과 게이트가 단락되고, 다이오드접속이 형성되어 있다. 그리고, 트랜지스터(362)의 게이트와 트랜지스터(35a)의 게이트가 접속되어 있고, 커런트 미러 회로가 형성되어 있다. 이것에 의해, 트랜지스터(362)의 게이트 전압과 동일한 크기의 게이트 전압이 트랜지스터(35a)의 게이트에 인가되고, 이 게이트 전압에 따른 전류가 트랜지스터(35a)의 소스·드레인 사이에 흐르게 된다.
상술한 구성으로 이루어지는 전기 광학 장치(100)의 동작은 이하와 같다. DAC(35)는 기준 전압 생성 회로(33)에서 생성된 기준 전압을 이용하여, 계조 데이터에 따른 계조 전류(Idata1)를 생성한다. 기준 전압 생성 회로(36)는 조정 가능한 전류원(361)에 의해서, 보정 전류(Idata2)를 생성한다. 그리고, 계조 전류(Idata1)와 보정 전류(Idata2)가 단자(A)에서 더해져 전류(Idata3)로 된다.
전류(Idata3)는 전류 전압 변환 회로(224)에 공급되고, 전류 전압 변환 회로(224)는 공급된 전류(Idata3)에 따른 전압(Vout)을 생성하여 버퍼 회로(225)에 출력하고, 버퍼 회로(225)는 전압(Vout)을 데이터선(12)의 각각에 인가한다. 데이터선(12)에 전압(Vout)이 인가되면, 상술한 동작에 의해, 화소 회로(16)에 설치되어 있는 유기 EL 소자에 이 전압(Vout)에 따른 전류(Iout)가 공급되고, 이 전류(Iout)에 따른 휘도로 유기 EL 소자가 발광한다.
이상, 설명한 바와 같이, 본 실시예에 의하면, 화소마다 보정 전류를 생성하고, 이 보정 전류를 계조 전류에 가산함으로써, 화소마다 휘도의 조정을 행할 수 있다. 이에 따라, 모든 화소에 걸쳐서, 편차가 없는 균일한 발광을 행하게 할 수 있다.
<제 3 실시예>
이어서, 본 발명의 제 3 실시예에 대해서 설명한다. 이하, 제 1 실시예와 동일한 구성 요소에 대해서는 동일한 부호를 부여하고, 그 설명을 생략한다.
우선, DAC(222)에 대해서 설명한다. 도 7은 DAC(222) 및 기준 전압 생성 회로(223)의 구성을 나타내는 도면이다. DAC(222)는 데이터선(12)의 각각에 대응하는 n개의 DAC(41)와 n개의 DAC(42)로 이루어진다. DAC(41)는 계조 데이터에 기초하여 계조 전류를 생성하기 위한 DAC이고, DAC(42)는 보정 데이터에 기초하여 보정 전압을 생성하고, 이 보정 전압을 DAC(41)에 인가하기 위한 DAC이다.
기준 전압 생성 회로(223)는 DAC(42)의 각각에 대응하는 n개의 기준 전압 생성 회로(44)로 이루어지고, DAC(42)의 각각에 기준 전압을 인가한다.
또한, 도 7에서는 도면이 복잡하게 되는 것을 피하기 위해서, j열째의 데이터선(12)에 대응하는 DAC(41), DAC(42) 및 기준 전압 생성 회로(44)만을 나타낸다.
이어서, DAC(42) 및 기준 전압 생성 회로(44)의 구성에 대해서 설명한다. DAC(42)는 트랜지스터(42a), 트랜지스터(42b), 트랜지스터(42c), 트랜지스터(42d)를 갖는다. 트랜지스터(42a 내지 42d)는 모두 p 채널형 트랜지스터이고, 그 소스는 고위측의 전원 전압에 접속되어 있다. 또한, 트랜지스터(42a 내지 42d)의 드레인은 스위치(42e, 42f, 42g, 42h)의 일 단부에 각각 접속되어 있다. 트랜지스터(42k)는 n 채널형 트랜지스터이고, 스위치(42e 내지 42h)의 다른 단부는 모두 트랜지스터(42k)의 드레인에 접속되어 있다. 트랜지스터(42k)의 소스는 접지되어 있다. 기준 전압 생성 회로(44)는 정전류원(441)과 트랜지스터(442)를 가지고 있다. 트랜지스터(442)는 p 채널형 트랜지스터이고, 그 드레인은 정전류원(441)에 접속되며, 그 소스는 고위측의 전원 전압에 접속되어 있다. 여기서, 트랜지스터(442)의 드레인과 게이트가 단락되어, 다이오드 접속이 형성되어 있다. 그리고, 트랜지스터(442)의 게이트와 트랜지스터(42a 내지 42d)의 게이트가 접속됨으로써, 커런트 미러 회로가 형성되어 있다. 이것에 의해, 트랜지스터(442)의 게이트 전압과 동일한 크기의 게이트 전압이 트랜지스터(42a 내지 42d)의 게이트에 인가되고, 이 게이트 전압에 따른 전류(요소 전류)가 트랜지스터(42a 내지 42d)의 소스·드레인 사이에 흐르게 된다.
여기서, 트랜지스터(42a 내지 42d)의 채널 사이즈 비에 대해서 설명한다. 트랜지스터(42a 내지 42d)는 모두 동일한 채널길이(L1)를 갖는 한편, 그 채널폭이 다르다. 트랜지스터(42a, 42b, 42c, 42d)의 채널폭을 각각 Wa, Wb, Wc, Wd라고 하면, 그들의 비는 Wa:Wb:Wc:Wd=1:2:4:8로 되어 있다. 트랜지스터의 이득 계수 β는 β=μCW/L로 나타낸다. 여기서, μ:캐리어의 이동도, C:게이트 용량, W:채널폭, L:채널길이이다. 따라서, 트랜지스터에 흐르는 전류는 채널폭에 비례한다. 그러므로, 동일한 게이트 전압이 인가된 경우에, 트랜지스터(42a, 42b, 42c, 42d)에 흐르는 전류의 비도, 1:2:4:8로 된다.
여기서, 보정 데이터에 대해서 설명한다. 유기 EL 소자는 온도나 외광 등의 환경 조건, 유기 EL 소자 자체의 경시 변화 등의 영향에 의해, 그 입출력 특성이 변화한다. 또한, 화소 회로(16)에 설치되어 있는 구동 트랜지스터의 특성 편차에 의해서, 입출력 특성에 편차가 생긴다. 따라서, 환경 조건의 변화나 경시 변화의 영향을 고려하여, 유기 EL 소자의 피크 휘도나 감마 보정이 기울기 데이터 등을 화소마다 보정할 필요가 생긴다. 이 보정을 행하기 위해서 이용되는 데이터가 본 실시예에서의 보정 데이터이다.
또한, 보정 데이터는 계조 데이터와 함께 화상 메모리에 저장되어 있을 수도 있다.
본 실시예에서 보정 데이터는 4 비트의 2 진수로 이루어진다. 이 보정 데이터가 라인 메모리(221)를 통하여 DAC(42)에 공급되면, 이 보정 데이터에 따라 스위치(42e 내지 42h)의 온/오프가 행해진다. 구체적으로 각 비트는 최하위의 비트로부터 차례로 스위치(42e, 42f, 42g, 42h)에 대응하고 있다. 예를 들면, 최하위 비트의 값이 0일 때, 스위치(42e)가 오프 상태로 되고, 1일 때 온 상태로 된다. 이와 같이, 계조 데이터에 기초하여 스위치(42e 내지 42h)가 온/오프되고, 온 상태가 된 스위치에 대응하는 트랜지스터에 전류가 흐른다. 따라서, 이들 전류를 합계한 전류는 0을 포함하는 16단계의 전류값을 얻게 되고, 보정 데이터에 따른 크기의 보정 전류(Idata1)가 출력되게 된다. 그리고, 보정 전류(Idata1)는 트랜지스터(42k)의 드레인에 공급되고, 보정 전류(Idata1)의 크기에 따른 보정 전압(Vdata1)이 트랜지스터(42k)의 게이트·소스 사이에 발생한다.
이어서, DAC(41)에 대해서 설명한다. DAC(41)는 트랜지스터(41a), 트랜지스터(41b), 트랜지스터(41c), 트랜지스터(41d)를 갖는다. 트랜지스터(41a 내지 41d) 는 모두 n 채널형 트랜지스터이고, 그 소스는 접지되어 있다. 또한, 트랜지스터(41a 내지 41d)의 드레인은 스위치(41e, 41f, 41g, 41h)의 일 단부에 각각 접속되어 있다. 여기서, DAC(42) 트랜지스터(42k)의 게이트와 트랜지스터(41a 내지 41d)의 게이트가 접속됨으로써, 커런트 미러 회로가 형성되어 있다. 이것에 의해, 트랜지스터(42k)의 게이트 전압과 동일한 크기의 게이트 전압이 트랜지스터(41a 내지 41d)의 게이트에 인가되고, 이 게이트 전압에 따른 전류가 트랜지스터(41a 내지 41d)의 소스·드레인 사이에 흐르게 된다.
트랜지스터(41a 내지 41d)의 채널 사이즈 비도 상술한 트랜지스터(42a 내지 42d)와 같이, 모두 동일한 채널길이(L1)를 갖는 한편, 그 채널폭이 다르다. 트랜지스터(41a, 41b, 41c, 41d)의 채널폭을 각각 Wa, Wb, Wc, Wd라고 하면, 이들의 비는 Wa:Wb:Wc:Wd=1:2:4:8로 된다. 이것에 의해, 동일한 게이트 전압이 인가된 경우에, 트랜지스터(41a, 41b, 41c, 41d)에 흐르는 전류의 비도 1:2:4:8로 된다. 계조 데이터도 또한 4 비트의 2 진수로 이루어지고, 0을 포함하는 16단계의 값을 갖는다.
상술한 구성으로 이루어지는 전기 광학 장치(100)의 동작은 이하와 같다. DAC(42)는 기준 전압 생성 회로(44)에서 생성된 기준 전압에 대하여 보정 데이터를 이용한 보정을 행하고, 보정 전압(Vdata1)(트랜지스터(42k)의 게이트 전압)을 출력한다. DAC(42)는 계조 데이터에 따른 계조 전류(Idata2)를 생성한다. 이 계조 전류(Idata2)를 생성할 때에 이용되는 전압은 DAC(42) 트랜지스터(42k)로부터 출력된 보정 전압(Vdata1)이다. 즉, 계조 전류(Idata2)를 생성할 때의 기준 전류를 보정함으로써, 계조 전류의 다이나믹 레인지를 조정할 수 있게 된다. 그리고, DAC(41)는 생성된 계조 전류(Idata2)를 전류 전압 변환 회로(224)에 출력한다.
전류 전압 변환 회로(224)는 공급된 전류(Idata2)에 따른 전압(Vout)을 생성하여 버퍼 회로(225)에 출력하고, 버퍼 회로(225)는 전압(Vout)을 데이터선(12)의 각각에 인가한다. 데이터선(12)에 전압(Vout)이 인가되면, 상술한 동작에 의해, 화소 회로(16)에 설치되어 있는 유기 EL 소자에 이 전압(Vout)에 따른 전류(Iout)가 공급되고, 이 전류(Iout)에 따른 휘도로 유기 EL 소자가 발광한다.
또한, 본 실시예에서는 기준 전압 생성 수단에서 생성된 기준 전압을 보정 수단에 의해서 보정하고, 보정된 기준 전압을 이용하여 계조 전류 생성 수단이 계조 전류를 생성하는 구성으로 되어 있지만, 계조 전류 생성 수단이 기준 전류를 이용하여 계조 전류를 생성하고, 이 계조 전류를 보정 수단으로 보정하는 구성으로 할 수도 있다.
이상, 설명한 바와 같이, 본 실시예에 의하면, 화소마다 작성된 보정 데이터에 기초하여 보정 전압을 생성하고, 이 보정 전압을 이용하여 계조 데이터에 따른 계조 전류를 생성함으로써, 화소마다 휘도의 다이나믹 레인지의 조정을 행할 수 있다. 이것에 의해, 모든 화소에 걸쳐서, 편차가 없는 균일한 발광을 행하게 할 수 있다.
<제 4 실시예>
이어서, 본 발명의 제 4 실시예에 대해서 설명한다. 도 8은 DAC(45)를 나타내는 도면이다.
제 4 실시예에서는 제 3 실시예에서의 DAC(41 및 42)를 대신하여, DAC(45)를 이용한다. 또한, 제 3 실시예와 동일한 구성 요소에 대해서는 동일한 부호를 부여한다.
또한, 도 8에서는 도면이 복잡하게되는 것을 피하기 위해서, j열째의 데이터선(12)에 대응하는 DAC(45) 및 기준 전압 생성 회로(46)만을 나타낸다.
이어서, DAC(45)의 구성에 대해서 설명한다. DAC(45)는 제 1 실시예에서의 DAC(41)와 같은 구성으로 되어 있다. 기준 전압 생성 회로(46)는 정전류원(461)과 트랜지스터(462)를 가지고 있다. 트랜지스터(462)는 n 채널형 트랜지스터이고, 그 드레인은 전류원(461)에 접속되며, 그 소스는 접지되어 있다. 여기서, 트랜지스터(462)의 드레인과 게이트가 단락되어, 다이오드 접속이 형성되어 있다. 그리고, 트랜지스터(462)의 게이트와 트랜지스터(45a 내지 45d)의 게이트가 접속됨으로써, 커런트 미러 회로가 형성되어 있다. 이것에 의해, 트랜지스터(462)의 게이트 전압과 동일한 크기의 게이트 전압이 트랜지스터(45a 내지 45d)의 게이트에 인가되고, 이 게이트 전압에 따른 전류가 트랜지스터(45a 내지 45d)의 소스·드레인 사이에 흐르게 된다.
상술한 구성으로 이루어지는 전기 광학 장치(100)의 동작은 이하와 같다. 기준 전압 생성 회로(46)는 조정 가능한 전류원(461)에 의해서, 보정 전압(Vdata1)을 출력한다. DAC(45)는 계조 데이터에 따른 계조 전류(Idata2)를 생성한다. 이 계조 전류(Idata2)를 생성할 때에 이용되는 전압은 기준 전압 생성 회로(46)의 트랜지스터(462)로부터 출력된 보정 전압(Vdata1)이다. 즉, 계조 전류(Idata2)를 생성할 때의 기준 전류를 보정함으로써, 계조 전류의 다이나믹 레인지를 조정할 수 있게 된다. 그리고, DAC(45)는 생성된 계조 전류(Idata2)를 전류 전압 변환 회로(224)에 출력한다.
전류 전압 변환 회로(224)는 공급된 전류(Idata2)에 따른 전압(Vout)을 생성하여 버퍼 회로(225)에 출력하고, 버퍼 회로(225)는 전압(Vout)을 데이터선(12)의 각각에 인가한다. 데이터선(12)에 전압(Vout)이 인가되면, 상술한 동작에 의해, 화소 회로(16)에 설치되어 있는 유기 EL 소자에 이 전압(Vout)에 따른 전류(Iout)가 공급되고, 이 전류(Iout)에 따른 휘도로 유기 EL 소자가 발광한다.
이상, 설명한 바와 같이, 본 실시예에 의하면, 화소마다 보정 전압을 생성하고, 이 보정 전압을 이용하여 계조 데이터에 따른 계조 전류를 생성함으로써, 화소마다 휘도의 다이나믹 레인지의 조정을 행할 수 있고, 이것에 의해, 모든 화소에 걸쳐서, 편차가 없는 균일한 발광을 행하게 할 수 있다.
<제 5 실시예>
이어서, 본 발명의 제 5 실시예에 대해서 설명한다. 이하, 제 1 실시예와 동일한 구성 요소에 대해서는 동일한 부호를 부여하고, 그 설명을 생략한다.
우선, 데이터선 구동 회로(22)에 대해서 설명한다. 도 9는 데이터선 구동 회로(22)의 구성을 나타내는 도면이다. 라인 메모리(221)는 주사선 구동 회로(11)에 의해서 선택된 주사선(11)과 각 데이터선(12)의 교차부에 위치하는 화소에 대응하는 계조 데이터의 공급을 화상 메모리(50)로부터 받아, 공급된 계조 데이터를 저장한다. 기준 전압 생성 회로(223)는 기준 전압을 생성하여 DAC(222)에 인가한다. DAC(222)는 화소 회로(16)의 각각에 대응하는 계조 데이터의 공급을 라인 메모리(221)로부터 받아, 공급된 계조 데이터에 따른 전류를 생성하고, 생성된 전류를 전류 전압 변환 회로(224)에 공급한다. 전류 전압 변환 회로(224)는 공급된 전류에 따른 전압(데이터 신호)을 생성하고, 이 전압을 데이터선(12)의 각각에 출력한다.
이어서, DAC(222), 기준 전압 생성 회로(223) 및 전류 전압 변환 회로(224)의 구성에 대해서 설명한다. 도 10은 DAC(222), 기준 전압 생성 회로(223) 및 전류 전압 변환 회로(224)의 구성을 나타내는 도면이다. DAC(222)는 데이터선(12)의 각각에 대응하는 n개의 DAC(51)로 이루어진다. DAC(51)는 계조 데이터에 기초하여 계조 전류를 생성하기 위한 DAC이다.
기준 전압 생성 회로(223)는 DAC(51)의 각각에 대응하는 n개의 기준 전압 생성 회로(53)로 이루어지고, DAC(51)의 각각에 기준 전압을 인가한다.
전류 전압 변환 회로(224)는 DAC(51)의 각각에 대응하는 n개의 전류 전압 변환 회로(55)로 이루어지고, DAC(51)로부터 공급된 계조 전류에 따른 전압을 생성하며, 생성된 전압을 데이터선(12)의 각각에 출력한다.
또한, 도 10에서는 도면이 복잡해 지는 것을 피하기 위해서, j열째의 데이터선(12)에 대응하는 DAC(31), 기준 전압 생성 회로(33) 및 전류 전압 변환 회로(35)만을 나타낸다. 또한, 도 10에는 i행째의 주사선(11)과 j열째의 데이터선(12)의 교차부에 설치된 화소 회로(16)를 나타낸다.
이어서, DAC(51), 기준 전압 생성 회로(53) 및 전류 전압 변환 경로(55)의 구성에 대해서 설명한다.
DAC(51)는 트랜지스터(51a), 트랜지스터(51b), 트랜지스터(51c), 트랜지스터(51d)를 갖는다. 트랜지스터(51a 내지 51d)는 모두 n 채널형 트랜지스터이고, 그 소스는 접지되어 있다. 또한, 트랜지스터(51a 내지 51d)의 드레인은 스위치(51e, 51f, 51g, 51h)의 일 단부에 각각 접속되어 있다. 스위치(51e 내지 51h)의 다른 단부는 전류 전압 변환 회로(55)에 설치된 트랜지스터(551)의 드레인에 공통으로 접속되어 있다.
　기준 전압 생성 회로(53)는 전류원(531)과 트랜지스터(532)를 가지고 있다. 전류원(531)은 출력하는 전류의 양을 조정하는 기능을 가지고 있다. 트랜지스터(532)는 n 채널형 트랜지스터이고, 그 드레인은 전류원(531)에 접속되며, 그 소스는 접지되어 있다. 여기서, 트랜지스터(532)의 드레인과 게이트가 단락되어, 다이오드 접속이 형성되어 있다. 그리고, 트랜지스터(532)의 게이트와 트랜지스터(51a 내지 51d)의 게이트가 접속됨으로써, 커런트 미러 회로가 형성되어 있다. 이것에 의해, 트랜지스터(532)의 게이트 전압과 동일한 크기의 게이트 전압이 트랜지스터(51a 내지 51d)의 게이트에 인가되고, 이 게이트 전압에 따른 전류가 트랜지스터(51a 내지 51d)의 소스·드레인 사이에 흐르게 된다. 또한, 기준 전압 생성 회로(53)를 대신하여, 외부 입력 전압이나 저항 등에 의해서 얻어지는 전압을 이용할 수도 있다.
전류 전압 변환 회로(55)에 설치되어 있는 p 채널형 트랜지스터(551)의 소스는 고위측의 전원 전압 Vdd에 접속되고, 드레인과 게이트가 단락되어 다이오드 접속이 형성되어 있다. 또한, 트랜지스터(551)의 게이트가 데이터선(12)에 접속되어 있다. 즉, i행째의 주사선(11)이 선택된 기간에서는 트랜지스터(551)와 트랜지스터(162)에 의해서 커런트 미러 접속이 형성되게 된다.
여기서, 트랜지스터(51a 내지 51d)의 채널 사이즈 비에 대해서 설명한다. 트랜지스터(51a 내지 51d)는 모두 동일한 채널길이(L1)를 갖는 한편, 그 채널폭이 다르다. 트랜지스터(51a, 51b, 51c, 51d)의 채널폭을 각각 Wa, Wb, Wc, Wd라고 하면, 이들의 비는 Wa:Wb:Wc:Wd=1:2:4:8로 되어 있다. 트랜지스터의 이득 계수 β는 β=μCW/L로 나타낸다. 여기서, μ:캐리어의 이동도, C:게이트 용량, W:채널폭, L:채널길이이다. 따라서, 트랜지스터에 흐르는 전류는 채널폭에 비례한다. 그러므로, 동일한 게이트 전압이 인가된 경우에, 트랜지스터(51a, 51b, 51c, 51d)에 흐르는 전류의 비도, 1:2:4:8로 된다.
본 실시예에서 계조 데이터는 4 비트의 2 진수로 이루어진다. 이 계조 데이터가 라인 메모리(221)를 통하여 DAC(51)에 공급되면, 이 계조 데이터에 따라 스위치(51e 내지 51h)의 온/오프가 행해진다. 구체적으로 각 비트는 최하위의 비트로부터 차례로 스위치(51e, 51f, 51g, 51h)에 대응하고 있다. 예를 들면, 최하위 비트의 값이 0일 때, 스위치(51e)가 오프 상태로 되고, 1일 때 온 상태로 된다. 이와 같이, 계조 데이터에 기초하여 스위치(51e 내지 51h)가 온/오프되고, 온 상태가 된 스위치에 대응하는 트랜지스터에 전류가 흐른다. 따라서, 이들 전류를 합계한 전류는 0을 포함하는 16단계의 전류값을 가질 수 있게 되고, 계조 데이터에 따른 크기의 계조 전류(Idata)를 출력하게 된다.
그런데, 일반적으로, 화소 회로에 이용되는 트랜지스터와 데이터선 구동 회로에 이용되는 트랜지스터는 그 제조 프로세스가 다르다. 많은 경우, 화소 회로에서는 TFT가 이용되고, 데이터선 구동 회로에서는 MOSFET로 구성된 IC가 이용된다. 제조 프로세스가 다른 트랜지스터에서는 (1) 식에 나타낸 이득 계수 β 및 임계값 전압 Vth가 제조 프로세스의 차이에 기인하여 다르게 된다. 본 실시예는 이와 같이 이득 계수 β나 임계값 전압 Vth가 달라도, 유기 EL 소자(168)에 원하는 전류를 공급할 수 있도록 구성되어 있다. 이하, 이 구성에 대해서 설명한다.
우선, 이득 계수 β의 차이를 고려한 조정에 대해서 설명한다. (1) 식에 나타낸 바와 같이, 트랜지스터에 의해서 공급되는 전류는 이득 계수 β에 비례한다. 가령, 화소 회로(16) 트랜지스터(162)의 이득 계수 β가 전류 전압 변환 회로(55)의 트랜지스터(551)의 이득 계수 β의 2배라고 하면, 트랜지스터(162)는 DAC(51)로부터 트랜지스터(551)에 공급된 계조 전류(Idata)의 2배 크기의 전류(Iout)를 출력하게 된다. 본 실시예에서는 이를 고려하여, 이하의 관계를 만족하도록 계조 전류를 조정한다.
(트랜지스터(551)의 β):(트랜지스터(162)의 β)=Idata:Iout …(2)
계조 전류의 조정은 기준 전압 생성 회로(53)의 전류원(531)으로부터 공급되는 전류를 조정함으로써 행할 수 있다. 이것에 의해, 트랜지스터(162)로부터 원하는 크기의 출력 전류(Iout)를 출력하게 된다.
이어서, 임계값 전압의 차이를 고려한 조정에 대해서 설명한다. (1) 식에 나타낸 바와 같이, 트랜지스터에 의해서 공급되는 전류는 게이트 전압(Vgs)과 임계값 전압(Vth)의 차에 의존한다. 가령, 전류 전압 변환 회로(55)의 트랜지스터(551)의 임계값 전압이 화소 회로(16)의 트랜지스터(162)의 임계값 전압보다도 V1만큼 낮다고 하면, 유기 EL 소자에 공급되는 전류는 원하는 전류에 대하여 V1에 상당하는 분만큼 적어지게 된다. 반대로, 트랜지스터(551)의 임계값 전압이 트랜지스터(162)의 임계값 전압보다도 V1만큼 높다고 하면, 유기 EL 소자에 공급되는 전류는 원하는 전류에 대하여 V1에 상당하는 분만큼 많아지게 된다. 그 결과, 유기 EL 소자를 원하는 휘도로 발광하게 할 수 없게 된다. 이러한 불편을 회피하기 위해서, 본 실시예에서는 화소 회로(16)의 구동 트랜지스터(162)와 전류 전압 변환 회로(55)의 트랜지스터(551)와의 임계값 전압의 차를 보상하는 전압이 화소 회로(16)에 출력되도록 구성되어 있다. 즉, 트랜지스터(551)의 임계값 전압이 트랜지스터(162)의 임계값 전압보다도 V1만큼 낮은 경우에는 트랜지스터(551)의 고위측의 전원 전압 Vdd를 트랜지스터(162)의 고위측의 전원 전압 Voel보다도 V1만큼 낮은 전압으로 설정한다. 반대로, 트랜지스터(551)의 임계값 전압이 트랜지스터(162)의 임계값 전압보다도 V1만큼 높은 경우에는 전원 전압 Vdd를 전원 전압 Voel보다도 V1만큼 높은 전압으로 설정한다. 이것에 의해, 화소 회로의 구동 트랜지스터와 전류 전압 변환 회로의 트랜지스터의 임계값 전압의 차이가 있는 경우에도, 원하는 계조 전류(Iout)를 출력하게 된다.
상술한 구성으로 이루어지는 전기 광학 장치(100)의 동작은 이하와 같다.
우선, i행째의 주사선(11)이 선택되고, 주사 신호 Yi가 H 레벨이 되면, 트랜지스터(164)가 온 상태로 된다. DAC(51)는 기준 전압 생성 회로(53)에서 생성된 기준 전압을 이용하여, i행째의 주사선(11)과 j열째의 데이터선(12)의 교차부에 설치된 화소에 대응하는 계조 데이터에 따른 계조 전류(Idata)를 생성한다.
전류(Idata)는 전류 전압 변환 회로(55)에 공급되고, 전류 전압 변환 회로(55)는 공급된 계조 전류(Idata)에 따른 전압(Vout)을 생성하여 데이터선(12)의 각각에 출력한다. 데이터선(12)에 전압(Vout)이 출력되면, 상술한 화소 회로(16)의 동작에 의해, 유기 EL 소자(168)에 이 전압(Vout)에 따른 전류(Iout)가 공급되고, 이 전류(Iout)에 따른 휘도로 유기 EL 소자(168)가 발광한다.
이상, 설명한 바와 같이, 본 실시예에 의하면, 화소 회로의 구동 트랜지스터와 구동 회로의 트랜지스터의 특성이 달라도, 화소를 원하는 휘도로 발광시킬 수 있다.
또한, 상기 설명에서는 화소 회로의 트랜지스터와 전류 전압 변환 회로의 트랜지스터의 제조 프로세스의 차이에 기인하는 이득 계수 β 및 임계값 전압 Vth의 차이에 주목했지만, 동종의 트랜지스터라 하더라도 이득 계수 β 및 임계값 전압 Vth가 다른 경우가 있다. 화소 회로(16)에 이용되는 트랜지스터는 통상, TFT인 것은 이미 서술했지만, TFT는 이득 계수 β 및 임계값 전압(Vth)이 변화하기 쉬운 성질을 갖는다. 그 결과, 화소의 휘도가 화소마다 불균일하게 되는 문제가 생긴다. 이러한 화소 마다의 편차가 존재하는 경우에서도, 상술한 조정 방법은 유효하다. 이 방법을 이용한 조정에 의해서, 화소 마다의 휘도 편차를 조정할 수 있기 때문에, 원하는 휘도로 화소를 발광시킬 수 있게 된다.
<제 6 실시예>
이어서, 본 발명의 제 6 실시예에 대해서 설명한다. 도 11은 기준 전압 생성 회로(56)를 나타낸 도면이다. 제 6 실시예에서는 제 5 실시예에서의 기준 전압 생성 회로(53)를 대신하여, 기준 전압 생성 회로(56)를 이용한다. 또한, 제 5 실시예와 동일한 구성 요소에 대해서는 동일한 부호를 부여한다. 기준 전압 생성 회로(56)는 데이터선(12)의 각각에 대응하여 n개 설치되어 있다.
또한, 도 11에서는 도면이 복잡하게 되는 것을 피하기 위해서, j열째의 데이터선(12)에 대응하는 기준 전압 생성 회로(56)만을 나타낸다.
이어서, 기준 전압 생성 회로(56)의 구성에 대해서 설명한다. 기준 전압 생성 회로(56)는 트랜지스터(56a), 트랜지스터(56b), 트랜지스터(56c), 트랜지스터(56d)를 갖는다. 트랜지스터(56a 내지 56d)는 모두 p 채널형 트랜지스터이고, 그 소스는 고위측의 전원 전압에 접속되어 있다. 또한, 트랜지스터(56a 내지 56d)의 드레인은 스위치(56e, 56f, 56g, 56h)의 일 단부에 각각 접속되어 있다. 트랜지스터(56k)는 n 채널형 트랜지스터이고, 스위치(56e 내지 56h)의 다른 단부는 모두 트랜지스터(56k)의 드레인에 접속되어 있다. 트랜지스터(56k)의 소스는 접지되어 있다. 또한, 기준 전압 생성 회로(56)는 전류원(561)과 트랜지스터(562)를 가지고 있다. 트랜지스터(562)는 p 채널형 트랜지스터이고, 그 드레인은 전류원(561)에 접속되고, 그 소스는 고위측의 전원 전압에 접속되어 있다. 여기서, 트랜지스터(562)의 드레인과 게이트가 단락되고, 다이오드 접속이 형성되어 있다. 그리고, 트랜지스터(562)의 게이트와 트랜지스터(56a 내지 56d)의 게이트가 접속됨으로써, 커런트 미러 회로가 형성되어 있다. 이것에 의해, 트랜지스터(562)의 게이트 전압과 동일한 크기의 게이트 전압이 트랜지스터(56a 내지 56d)의 게이트에 인가되고, 이 게이트 전압에 따른 전류가 트랜지스터(56a 내지 56d)의 소스·드레인 사이에 흐르게 된다.
트랜지스터(56a 내지 56d)의 채널 사이즈 비는 제 1 실시예에서의 트랜지스터(51a 내지 51d)와 같은 사이즈 비로 되어 있고, 이것에 의해, 트랜지스터(56a, 56b, 56c, 56d)에 흐르는 전류의 비는 1:2:4:8로 된다. 4 비트의 2 진수로 이루어지는 조정용 데이터가 입력되면, 이 조정용 데이터에 기초하여 스위치(56e 내지 56h)가 온/오프되고, 온 상태가 된 스위치에 대응하는 트랜지스터에 전류가 흐른다. 그러므로, 이들 전류를 합계한 전류는 0을 포함하는 16단계의 전류값을 가질 수 있게 되고, 조정용 데이터에 따른 크기의 기준 전류를 출력하게 된다. 그리고, 기준 전류는 트랜지스터(56k)의 드레인에 공급되고, 기준 전류의 크기에 따른 기준 전압이 트랜지스터(56k)의 게이트·소스 사이에 발생한다.
이상, 설명한 바와 같이, 본 실시예에 의하면, 화소 회로의 구동 트랜지스터와 구동 회로의 트랜지스터의 특성이 차이가 나도, 화소를 원하는 휘도로 발광시킬 수 있다.
<제 7 실시예>
이어서, 본 발명의 제 7 실시예에 대해서 설명한다. 도 12는 전류 전압 변환 회로(57)를 나타내는 도면이다. 제 7 실시예에서는 제 5 실시예에서의 전류 전압 변환 회로(55)를 대신하여, 전류 전압 변환 회로(57)를 이용한다. 또한, 제 5 실시예와 동일한 구성 요소에 대해서는 동일한 부호를 부여한다. 전류 전압 변환 회로(57)는 데이터선(12)의 각각에 대응하여 n개 설치되어 있다.
또한, 도 12에서는 도면이 복잡하게 되는 것을 피하기 위해서, j열째의 데이터선(12)에 대응하는 전류 전압 변환 회로(57)만을 나타낸다.
이어서, 전류 전압 변환 회로(57)의 구성에 대해서 설명한다. 전류 전압 변환 회로(57)는 트랜지스터(57a), 트랜지스터(57b), 트랜지스터(57c), 트랜지스터 (57d)를 갖는다. 트랜지스터(57a 내지 57d)는 모두 p 채널형 트랜지스터이고, 그 소스는 고위측의 전원 전압에 접속되어 있다. 또한, 트랜지스터(57a 내지 57d)의 드레인은 스위치(57e, 57f, 57g, 57h)의 일 단부에 각각 접속되어 있다. 또한, 트랜지스터(57a 내지 57d)의 게이트는 공통으로 접속되어 있고, 스위치(57e 내지 57h)가 온 상태로 되었을 때에, 트랜지스터(57a 내지 57d)의 게이트가 각각의 드레인과 단락됨으로써 다이오드 접속이 형성되게 되어 있다. 또한, 트랜지스터(57a 내지 57d)의 게이트가 데이터선(12)에 접속되어 있다. 즉, i행째의 주사선(11)이 선택된 기간에서는 트랜지스터(57a 내지 57d)와 트랜지스터(162)에 의해서 커런트 미러 접속이 형성되게 된다.
트랜지스터(57a 내지 57d)의 채널 사이즈 비는 제 5 실시예에서의 트랜지스터(51a 내지 51d)와 같은 사이즈 비로 되어 있다. 즉, 트랜지스터(57a 내지 57d)는 모두 동일한 채널길이(L1)를 갖는 한편, 그 채널폭이 다르다. 트랜지스터(57a, 57b, 57c, 57d)의 채널폭을 각각 Wa, Wb, Wc, Wd라고 하면, 이들 비는 Wa:Wb:Wc:Wd=1:2:4:8로 되어 있다. 4 비트의 2 진수로 이루어지는 조정용 데이터가 입력되면, 이 조정용 데이터에 기초하여 스위치(57e 내지 57h)가 온/오프되고, 온 상태가 된 스위치에 대응하는 트랜지스터에 전류가 흐른다. 이 때, 온 상태의 스위치에 대응하는 트랜지스터 채널폭의 합계를 Ws라고 하면, 트랜지스터(57a 내지 57d)는 채널폭 Ws를 갖는 1개의 트랜지스터와 등가(等價)이다. 환언하면, 본 실시예에서의 전류 전압 변환 회로(57)는 제 5 실시예에서 트랜지스터(55)의 채널폭을 조정 가능하게 한 것에 상당한다. 트랜지스터의 이득 계수 β는 채널폭에 비례하기 때문에, 채널폭을 조정하는 것은 이득 계수 β를 조정하는 것과 같다.
이상, 설명한 바와 같이, 본 실시예에 의하면, 화소 회로의 구동 트랜지스터와 구동 회로의 트랜지스터의 특성이 달라도, 화소를 원하는 휘도로 발광시킬 수 있다.
<제 8 실시예>
이어서, 본 발명의 제 8 실시예에 대해서 설명한다. 도 13은 버퍼 회로(58)가 설치된 구성을 나타내는 도면이다. 제 8 실시예에서는 제 5 실시예에서의 전류 전압 변환 회로(55)로부터 출력된 전압을 버퍼 회로(58)를 통하여 데이터선(12)에 출력하는 구성으로 되어 있다. 버퍼 회로(58)는, 예를 들면, 볼티지 폴로워(voltage follower)이다. 또한, 제 5 실시예와 동일한 구성 요소에 대해서는 동일한 부호를 부여한다. 버퍼 회로(58)는 데이터선(12)의 각각에 대응하여 n개 설치되어 있다.
또한, 도 13에서는 도면이 복잡하게 되는 것을 피하기 위해서, j열째의 데이터선(12)에 대응하는 버퍼 회로(58)만을 나타낸다.
데이터선(12)는 기생 용량을 가지고 있기 때문에, 화소 회로(16)의 용량 소자(166)에 전하를 축적하기 전에, 이 기생 용량에 충전하는(데이터를 기입하는) 것이 필요하게 된다. 데이터선에 데이터를 기입하는데 필요한 시간은 전류값에 의존하고, 저(低)계조시에는 기입에 걸리는 시간이 길어지는 문제가 있다.
본 실시예에서는 버퍼 회로(58)를 통하여 데이터선(12)에 전압을 출력한다. 이 구성에 의하면, 데이터선(12)에 데이터를 기입하는데 필요한 시간은 버퍼 회로(58)의 출력단의 전류 능력에 의존하기 때문에, 저계조라 하더라도, 데이터를 기입하는데 필요할 시간을 단축할 수 있다.
<제 9 실시예>
이어서, 본 발명의 제 9 실시예에 대해서 설명한다. 도 14는 화소 회로(17)의 구성을 나타내는 도면이다. 제 9 실시예에서는 제 5 실시예 또는 제 6 실시예에서의 화소 회로(16)를 대신하여, 임계값 전압 보상형의 화소 회로(17)를 이용하는 구성으로 되어 있다. 도 14에는 i행째의 주사선(11)과 j열째의 데이터선(12)의 교차부에 위치하는 화소 회로(17)만을 나타내고 있지만, 다른 화소 회로(17)도 같은 구성을 가지고 있다.
트랜지스터(T1, T2)는 p 채널형 트랜지스터이고, 트랜지스터(T3, T4, T5)는 n 채널형 트랜지스터이다. 트랜지스터(T4)는 유기 EL 소자(E1)를 구동하는 구동 트랜지스터로서 기능하고, 트랜지스터(T1, T2, T3, T5)는 스위칭 트랜지스터로서 기능한다. 트랜지스터(T3)의 게이트는 주사선(11)에 접속되고, 그 소스는 데이터선(12)에 접속되며, 그 드레인은 트랜지스터(T5)의 소스 및 용량 소자(C1)의 일 단부에 접속되어 있다. 용량 소자(C1)의 다른 단부는 트랜지스터(T1)의 게이트 및 트랜지스터(T2)의 드레인에 접속되어 있다. 트랜지스터(T5)의 게이트는 초기화 제어선(112)에 접속되어 있고, 그 드레인은 트랜지스터(T2)의 드레인, 트랜지스터(T1)의 드레인, 및 트랜지스터(T4)의 드레인에 접속되어 있다. 트랜지스터(T2)의 게이트는 점등 제어선(114) 및 트랜지스터(T4)의 드레인에 접속되어 있다. 트랜지스터(T4)의 소스는 유기 EL 소자(E1)의 양극에 접속되고, 유기 EL 소자(R1)의 음극은 접지되어 있다. 트랜지스터(T1)의 소스는 고위측의 전원 전압 VEL이 인가된 전원선(14)에 접속되어 있다.
주사선 구동 회로(21)에 의해서, 주사선(11)에는 주사 신호(GWRT)가 공급되고, 초기화 제어선(112)에는 제어 신호(GINIT)가 공급되며, 점등 제어선(114)에는 제어 신호(GSET)가 공급된다.
이어서, i행째의 주사선(11)과 j열째의 데이터선(12)의 교차부에 위치하는 화소 회로(17)의 동작에 대해서 설명한다. 도 15는 화소 회로(17)의 동작을 나타내는 도면이다. 화소 회로(17)의 동작은 4개의 기간으로 분리된다. 도 15에서의 STEP1~STEP4는 각각 기간 (1)~(4)에 상당한다.
우선, 기간 (1)에서, 주사선 구동 회로(21)는 제어 신호(GSET)를 L 레벨로 하고, 제어 신호(GINIT)를 H 레벨로 한다. 또한, 데이터선 구동 회로(22)는 모든 데이터선(12)에 공급하는 데이터 신호를 초기 전압 VS로 한다. 여기서, VS는 VEL보다 일정값만큼 낮은 전압이다.
도 15의 (a)에 나타낸 바와 같이, 기간 (1)에서는 트랜지스터(T2)가 온되기 때문에, 구동 트랜지스터(T1)가 다이오드로서 기능하는 한편, 트랜지스터(T4)가 오프되기 때문에, 유기 EL 소자(E1)로의 전류 경로가 차단된다. 또한, 제어 신호(GINIT)가 H 레벨이 됨으로써 트랜지스터(T5)를 온하고, 또한, 주사 신호(GWRT)가 H 레벨이 됨으로써 트랜지스터(T3)도 온한다. 따라서, 구동 트랜지스터(T1)의 게이트는 데이터선(12)과 대략 동일한 초기 전압 VS로 된다.
다음 기간(2)에서, 주사선 구동 회로(21)는 제어 신호(GSET)를 L 레벨로 유지하고, 제어 신호(GINIT)를 L 레벨로 복귀시킨다. 또한, 데이터선 구동 회로(22)는 데이터 신호를 초기 VS로 하는 상태를 유지한다.
도 15의 (b)에 나타낸 바와 같이, 기간 (2)에서는 트랜지스터(T2)의 온이 계속됨으로써, 구동 트랜지스터(T1)는 계속 다이오드로서 기능하지만, 제어 신호(GINIT)가 L 레벨이 됨으로써 트랜지스터(T5)가 오프되므로, 전원선(14)으로부터 데이터선(12)으로의 전류 경로는 차단된다.
한편, 트랜지스터(T2)의 온이 계속됨으로써, 용량(C1)의 일 단부, 즉, 노드(A)의 전압은 전원의 고위측 전압 VEL로부터 구동 트랜지스터(T1)의 임계값 전압 Vth만큼 줄인 (VEL-Vth) 로 변화하고자 한다. 단, 트랜지스터(T3)의 온에 의해서, 용량(C1)의 다른 단부가 데이터선(12)에서의 초기 전압 VS로 일정하게 유지되어 있기 때문에, 노드(A)에서의 전압 변화는 용량(C1)(및 구동 트랜지스터(T1)의 게이트 용량)에서의 충·방전에 따라 진행하게 된다. 그러나, 용량(C1)의 전하는 기간 (1)에서의 단락에 의해서 이미 클리어되어 있는 동시에, 기간 (1)로부터의 노드(A) 전압 변화는 적기 때문에, 기간 (2)에서 노드(A)의 전압이 (VEL-Vth) 에 달할 때까지, 긴 시간을 필요로 하지 않는다. 이 때문에, 기간 (2)의 종료 타이밍에서 노드(A)의 전압은 (VS-(VEL-Vth)) 로 되어 있는 것으로 생각 할 수 있다.
이어서, 데이터선 구동 회로(22)는 기간 (3)에서, 데이터 신호(X)의 전압을 초기 전압 (VEL-Vth) 로부터 전압 (VEL-Vth-ΔV) 로 바꾼다. 여기서, ΔV는 i행 j열의 화소에 따른 화상 데이터에 의해서 결정되고, 상기 화소의 유기 EL 소자(E1)를 어둡게 할수록 제로에 가깝게 되는 값이다. 따라서, 전압 (VEL-Vth-ΔV) 는 유기 EL 소자(E1)에 흘리는 전류량에 따른 계조 전압을 의미하게 된다.
도 15의 (c)에 나타낸 바와 같이, 기간 (3)에서는 트랜지스터(T2)가 오프이기 때문에, 용량(C1)의 일 단부(노드(A))는 구동 트랜지스터(T1)의 게이트 용량에 의해서만 유지되는 것에 지나지 않다. 이 때문에, 노드(A)는 전압 (VEL-Vth) 로부터, 용량(C1)의 다른 단부에서의 전압 변화분인 ΔV를 용량(C1)과 구동 트랜지스터(T1)의 게이트 용량의 용량 비로 배분한 분만큼 전압 감소하게 된다. 상세하게는, 용량(C1)의 크기를 Cprg로 하고, 구동 트랜지스터(T1)의 게이트 용량을 Ctp로 했을 때, 노드(A)는, 오프 전압 (VEL-Vth) 로부터, {ΔV·Cprg/(Ctp+Cprg)} 만큼 감소하고, 이것에 의해, 노드(A)에는 전압 {VEL-Vth-ΔV·Cprg/(Ctp+Cprg)} 이 기입되게 된다.
그리고, 유기 EL 소자(E1)에는 노드(A)에 기입된 전압에 따른 전류가 흐르고, 발광을 개시하게 된다. 이 때 노드(A)에 기입된 전압이, 유기 EL 소자(E1)에 흘려야 할 전류에 따른 목표 전압이다.
이어서, 기간 (4)에서, 주사선 구동 회로(21)는 주사 신호(GWRT)를 L 레벨로 하고, 제어 신호(GSET)를 H 레벨로 한다.
도 15의 (d)에 나타낸 바와 같이, 기간 (4)에서 트랜지스터(T3)는 오프되지만, 노드(A)는 구동 트랜지스터(T1)의 게이트 용량(및 용량(C1))에 의해서, 목표 전압 {VEL-Vth-ΔV·Cprg/(Ctp+Cprg)} 으로 유지된다. 따라서, 기간 (4)에서, 상기 목표 전압에 따른 전류가 유기 EL 소자(E1)에 계속 흐르기 때문에, 유기 EL 소자(E1)는 화상 데이터에서 지정된 밝기로 발광하는 상태를 계속하게 된다.
그리고, 기간 (4)가 종료되어, 제어 신호(GSET)가 L 레벨이 되면, 트랜지스터(T4)가 오프되고, 유기 EL 소자(E1)로의 전류 경로가 차단되기 때문에, 유기 EL 소자(E1)는 소등하게 된다.
본 실시예에 의하면, 구동 트랜지스터의 게이트에, 유기 EL 소자에 흘려야 할 전류에 따른 목표 전압을 기입할 수 있기 때문에, 구동 트랜지스터의 임계값 전압의 편차를 보상할 수 있다. 이것에 의해, 구동 트랜지스터의 임계값 전압의 편차에 기인하는 휘도의 편차를 조정할 수 있기 때문에, 원하는 휘도로 화소를 발광시킬 수 있다.
　<변형예>
이상 설명한 형태에 한정되지 않고, 본 발명은 여러 가지의 형태로 실시할 수 있다. 예를 들면, 상술한 실시예를 이하와 같이 변형한 형태에서도 실시 가능하다.
제 1 및 제 2 실시예에서는 기준 전압 생성 회로(33)로부터 출력되는 기준 전압은, 외부 입력 전압이나 저항 등에 의해서 얻어지는 전압이어도 된다. 또한, 이 전압을 조정 가능하게 함으로써, DAC(31) 또는 DAC(35)로부터 출력되는 계조 전류의 다이나믹 레인지를 조정하는 것이 가능해진다. 그 결과, 휘도의 다이나믹 레인지를 화소마다 조정하는 것이 가능해진다.
또한, 보정 전류는 외부 입력 전류나 저항 등에 의해서 얻어지는 전류이어도 된다.
또한, 보정 전류를 생성하기 위한 DAC(32)를 복수의 데이터선(12)에서 공유하는 구성으로 할 수도 있다.
제 3 실시예에서는 DAC(31, 32)에 입력하는 기준 전압은 외부 입력의 전압이나 저항 등에 의해서 얻어지는 전압이어도 된다. 또한, 이 전압을 조정 가능하게 함으로써, DAC(31)로부터 출력되는 계조 전류의 다이나믹 레인지를 조정하는 것이 가능하게 된다. 그 결과, 휘도의 다이나믹 레인지를 화소마다 조정하는 것이 가능해진다.
또한, 보정 전류는 외부 입력 전류나 저항 등에 의해서 얻을 수 있는 전류이어도 된다.
또한, 보정 전류를 생성하기 위한 DAC(32)를 복수의 데이터선(12)에서 공유하는 구성으로 할 수도 있다.
상술한 실시예에서는 본 발명을 유기 EL 디스플레이에 적용한 예를 나타냈지만, 본 발명은 유기 EL 디스플레이 이외의 전기 광학 장치에도 적용할 수 있다. 즉, 전류의 공급이나 전압의 인가라는 전기적인 작용을 휘도나 투과율의 변화라는 광학적인 작용으로 변환하는 전기 광학 물질을 이용하여 화상을 표시하는 장치라면 본 발명은 적용될 수 있다.
예를 들어, 능동 소자로서 TFD(박막 다이오드)를 이용한 액티브 매트릭스형 전기 광학 패널, 띠 형상 전극의 교차에 의해서 액정을 사이에 삽입한 패시브 매트릭스형 전기 광학 장치, 착색된 액체와 상기 액체에 분산된 백색의 입자를 포함하는 마이크로 캡슐을 전기 광학 물질로서 이용한 전기 영동 표시 장치, 극성이 상이한 영역마다 다른 색으로 칠하여 구분된 트위스트 볼을 전기 광학 물질로서 이용한 트위스트 볼 디스플레이, 흑색 토너를 전기 광학 물질로서 이용한 토너 디스플레이, 또는 헬륨이나 네온 등의 고압 가스를 전기 광학 물질로서 이용한 플라즈마 디스플레이 패널(PDP) 등 각종 전기 광학 장치에 본 발명이 적용된다.
이어서, 본 발명에 따른 전기 광학 장치를 이용한 전자 기기의 예를 설명한다.
도 16은 이 전기 광학 장치(100)를 이용한 퍼스널 컴퓨터(200)를 나타내는 도면이다. 이 도면에서, 퍼스널 컴퓨터(200)는 키보드(201)를 구비한 본체(202)와, 본 발명에 따른 전기 광학 장치(100)를 이용한 표시부(203)를 구비하고 있다.
또한, 본 발명에 따른 전기 광학 장치가 채용될 수 있는 전자 기기로서는 상기의 퍼스널 컴퓨터 이외에도, 휴대 전화기, 액정 텔레비젼, 뷰 파인더형·모니터 직시형의 비디오 테이프 리코더, 카 네비게이션(car-navigation) 장치, 소형 무선 호출기, 전자 수첩, 탁상 계산기, 워드프로세서, 워크스테이션, 화상 전화, POS 단말, 디지털 스틸카메라 등 각종 기기를 들 수 있다.
본 발명에 의하여, 전기 광학 장치의 휘도를 화소마다 조정할 수 있다. 또한, 본 발명에 의하여, 화소 회로의 구동 트랜지스터와 구동 회로의 트랜지스터의 특성이 달라도, 화소를 원하는 휘도로 발광시킬 수 있다.
도 1은 제 1 실시예에 따른 전기 광학 장치(100)의 구성을 나타내는 도면.
도 2는 주사선 구동 회로(21)로부터 공급되는 신호를 나타내는 도면.
도 3은 화소 회로(16) 구성의 일례를 나타내는 도면.
도 4는 데이터선 구동 회로(22)의 구성을 나타내는 도면.
도 5는 DAC(222) 및 기준 전압 생성 회로(223)의 구성을 나타내는 도면.
도 6은 DAC(35)를 나타내는 도면.
도 7은 DAC(222) 및 기준 전압 생성 회로(223)의 구성을 나타내는 도면.
도 8은 DAC(45)를 나타내는 도면.
도 9는 데이터선 구동 회로(22)의 구성을 나타내는 도면.
도 10은 DAC(222), 기준 전압 생성 회로(223) 및 전류 전압 변환 회로(224)의 구성을 나타내는 도면.
도 11은 기준 전압 생성 회로(56)를 나타내는 도면.
도 12는 전류 전압 변환 회로(57)를 나타내는 도면.
도 13은 버퍼 회로(58)가 설치된 구성을 나타내는 도면.
도 14는 화소 회로(17)의 구성을 나타내는 도면.
도 15는 화소 회로(17)의 동작을 나타내는 도면.
도 16은 전기 광학 장치(100)를 이용한 퍼스널 컴퓨터를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
100 : 전기 광학 장치
10 : 전기 광학 패널
11 : 주사선
12 : 데이터선
14 : 전원선
16 : 화소 회로
21 : 주사선 구동 회로
22 : 데이터선 구동 회로
60 : 제어 장치
70 : 전원 회로
80 : 화상 메모리
221 : 라인 메모리
31, 32, 35, 41, 42, 45, 51, 222 : DAC
33, 34, 36, 44, 46, 53, 56, 223 : 기준 전압 생성 회로
55, 57, 224 : 전류 전압 변환 회로
58, 225 : 버퍼 회로

Claims (26)

  1. 복수의 주사선과 복수의 데이터선의 교차의 각각에 설치된 화소와,
    상기 주사선의 각각을 차례로 선택하는 동시에, 선택한 주사선에 선택 신호를 공급하는 주사선 구동 회로
    를 갖는 전기 광학 장치의 상기 데이터선을 구동하는 데이터선 구동 회로에 있어서,
    상기 주사선의 각각에 선택 신호가 공급되고 있는 기간에서, 상기 주사선 위에 설치된 화소의 계조를 나타내는 계조 데이터에 따른 계조 전류를 생성하는 계조 전류 생성 수단과,
    상기 화소의 휘도를 보정하기 위한 보정 전류를 생성하는 보정 전류 생성 수단과,
    상기 계조 전류 생성 수단에서 생성된 계조 전류와 상기 보정 전류 생성 수단에서 생성된 보정 전류를 더하여 얻어진 전류에 따른 전압을 생성하는 전류 전압 변환 수단과,
    상기 전류 전압 변환 수단에서 생성된 전압을 상기 데이터선의 각각에 인가하는 수단을 갖는 것을 특징으로 하는 데이터선 구동 회로.
  2. 제 1 항에 있어서,
    상기 보정 전류 생성 수단은 상기 화소의 각각의 휘도를 보정하기 위한 보정 데이터에 기초하여 보정 전류를 생성하는 것을 특징으로 하는 데이터선 구동 회로.
  3. 제 1 항에 있어서,
    상기 계조 전류 생성 수단은 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 상기 계조 데이터에 기초하여 선택된 요소 전류를 가산하여 계조 전류를 생성하는 전류 가산형의 디지털/아날로그 변환 회로인 것을 특징으로 하는 데이터선 구동 회로.
  4. 제 2 항에 있어서,
    상기 보정 전류 생성 수단은 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 상기 보정 데이터에 기초하여 선택된 요소 전류를 가산하여 보정 전류를 생성하는 전류 가산형의 디지털/아날로그 변환 회로인 것을 특징으로 하는 데이터선 구동 회로.
  5. 제 2 항 또는 제 4 항에 있어서,
    상기 보정 데이터를 기억하는 기억 수단을 가지며,
    상기 보정 전류 생성 수단은 상기 기억 수단에 기억되어 있는 보정 데이터를 판독하여, 상기 보정 데이터에 따른 보정 전류를 생성하는 것을 특징으로 하는 데이터선 구동 회로.
  6. 제 1 항에 있어서,
    상기 보정 전류 생성 수단은 상기 데이터선의 각각에 대응하여 복수 설치되어 있는 것을 특징으로 하는 데이터선 구동 회로.
  7. 제 1 항에 있어서,
    전류원과,
    상기 전류원으로부터 공급된 전류를 이용하여 전압을 생성하는 기준 전압 생성 수단을 가지며,
    상기 계조 전류 생성 수단은 상기 기준 전압 생성 수단에서 생성된 전압을 이용하여 계조 전류를 생성하고,
    상기 보정 전류 생성 수단은 상기 기준 전압 생성 수단에서 생성된 전압을 이용하여 보정 전류를 생성하는 것을 특징으로 하는 데이터선 구동 회로.
  8. 제 7 항에 있어서,
    상기 전류원이 발생하는 전류의 양은 조정 가능한 것을 특징으로 하는 데이터선 구동 회로.
  9. 제 2 항에 있어서,
    상기 보정 데이터는 특정 계조대(帶)에 속하는 계조 데이터인 것을 특징으로 하는 데이터선 구동 회로.
  10. 복수의 주사선과 복수의 데이터선의 교차의 각각에 설치된 화소와,
    상기 주사선의 각각을 차례로 선택하는 동시에, 선택한 주사선에 선택 신호를 공급하는 주사선 구동 회로
    를 갖는 전기 광학 장치의 상기 데이터선을 구동하는 데이터선 구동 회로에 있어서,
    계조 전류를 생성하기 위한 기준 전압을 생성하는 기준 전압 생성 수단과,
    상기 기준 전압 생성 수단에서 생성된 기준 전압을 보정하는 보정 수단과,
    상기 보정 수단에서 보정된 기준 전압을 이용하여 계조 전류를 생성하는 계조 전류 생성 수단과,
    상기 계조 전류 생성 수단에서 생성된 계조 전류에 따른 전압을 생성하는 전류 전압 변환 수단과,
    상기 전류 전압 변환 수단에서 생성된 전압을 상기 데이터선의 각각에 인가하는 수단을 갖는 것을 특징으로 하는 데이터선 구동 회로.
  11. 제 10 항에 있어서,
    상기 보정 수단은 상기 화소의 각각의 휘도를 보정하기 위한 보정 데이터에 기초하여 상기 기준 전압을 보정하는 것을 특징으로 하는 데이터선 구동 회로.
  12. 제 10 항에 있어서,
    상기 계조 전류 생성 수단은 상기 보정 수단에서 보정된 기준 전압을 이용하여 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 상기 계조 데이터에 기초하여 선택된 요소 전류를 가산하여 계조 전류를 생성하는 전류 가산형의 디지털/아날로그 변환 회로인 것을 특징으로 하는 데이터선 구동 회로.
  13. 제 11 항에 있어서,
    상기 보정 수단은 상기 기준 전압 생성 수단에서 생성된 기준 전압을 이용하여 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 상기 보정 데이터에 기초하여 선택된 요소 전류를 가산한 전류에 따른 전압을 생성하는 전류 가산형의 디지털/아날로그 변환 회로인 것을 특징으로 하는 데이터선 구동 회로.
  14. 제 11 항 또는 제 13 항에 있어서,
    상기 보정 데이터를 기억하는 기억 수단을 가지며,
    상기 보정 수단은 상기 기억 수단에 기억되어 있는 보정 데이터를 판독하여, 상기 보정 데이터에 기초하여 기준 전압을 보정하는 것을 특징으로 하는 데이터선 구동 회로.
  15. 제 10 항에 있어서,
    상기 보정 수단은 상기 데이터선의 각각에 대응하여 복수 설치되어 있는 것을 특징으로 하는 데이터선 구동 회로.
  16. 제 10 항에 있어서,
    상기 기준 전압 생성 수단은 전류량을 조정 가능한 전류원을 가지며, 상기 전류원으로부터 공급된 전류를 이용하여 기준 전압을 생성하는 것을 특징으로 하는 데이터선 구동 회로.
  17. 복수의 주사선과 복수의 데이터선의 교차의 각각에 설치된 화소와,
    상기 주사선의 각각을 차례로 선택하는 동시에, 선택한 주사선에 선택 신호를 공급하는 주사선 구동 회로
    를 갖는 전기 광학 장치의 상기 데이터선을 구동하는 데이터선 구동 회로에 있어서,
    계조 전류를 생성하기 위한 기준 전압을 생성하는 기준 전압 생성 수단과,
    상기 기준 전압 생성 수단에서 생성된 기준 전압을 이용하여 계조 전류를 생성하는 계조 전류 생성 수단과,
    상기 계조 전류 생성 수단에서 생성된 계조 전류를 보정하는 보정 수단과,
    상기 보정 수단에서 보정된 계조 전류에 따른 전압을 생성하는 전류 전압 변환 수단과,
    상기 전류 전압 변환 수단에서 생성된 전압을 상기 데이터선의 각각에 인가하는 수단을 갖는 것을 특징으로 하는 데이터선 구동 회로.
  18. 복수의 주사선과 복수의 데이터선의 각 교차에 설치되어 있는 동시에, 인가된 전압에 따라 전류를 생성하는 구동 트랜지스터와, 상기 구동 트랜지스터로부터 공급된 전류에 의해서 구동되는 피구동 소자를 갖는 화소 회로와,
    상기 복수의 주사선의 각각을 차례로 선택하는 동시에, 선택한 주사선에 선택 신호를 공급하는 주사선 구동 회로
    를 갖는 전기 광학 장치의 상기 데이터선을 구동하는 데이터선 구동 회로에 있어서,
    상기 주사선에 선택 신호가 공급되고 있는 기간에서, 상기 주사선 위에 설치된 화소의 계조를 나타내는 계조 데이터에 기초한 계조 전류를 생성하는 계조 전류 생성 회로와,
    드레인과 게이트가 단락되고 있는 동시에 상기 게이트가 상기 데이터선을 통하여 상기 구동 트랜지스터의 게이트에 접속된 제 1 트랜지스터를 구비하고, 상기 계조 전류 생성 회로에서 생성된 계조 전류를 상기 제 1 트랜지스터에 공급함으로써 상기 계조 전류에 따른 전압을 생성하는 전류 전압 변환 회로를 갖는 것을 특징으로 하는 데이터선 구동 회로.
  19. 제 18 항에 있어서,
    계조 전류를 생성하기 위한 기준 전압을 생성하는 기준 전압 생성 회로를 가지며,
    상기 계조 전류 생성 회로는 상기 기준 전압 생성 회로에서 생성된 기준 전압을 이용하여 계조 전류를 생성하는 것을 특징으로 하는 데이터선 구동 회로.
  20. 제 19 항에 있어서,
    상기 기준 전압 생성 회로는,
    드레인과 게이트가 단락된 제 2 트랜지스터와, 전류량을 조정 가능한 전류원을 가지며,
    상기 전류원에 의해 생성된 전류를 상기 제 2 트랜지스터에 공급함으로써 기준 전압을 생성하는 것을 특징으로 하는 데이터선 구동 회로.
  21. 제 18 항에 있어서
    상기 제 1 트랜지스터의 임계값 전압이 상기 구동 트랜지스터의 임계값 전압보다도 낮은 경우에는, 상기 제 1 트랜지스터의 고위(高位)측의 전원 전압을 상기 구동 트랜지스터의 고위측의 전원 전압에 대하여, 상기 제 1 트랜지스터와 상기 구동 트랜지스터의 임계값 전압의 차이만큼 낮은 전압으로 하고,
    상기 제 1 트랜지스터의 임계값 전압이 상기 구동 트랜지스터의 임계값 전압보다도 높은 경우에는, 상기 제 1 트랜지스터의 고위측의 전원 전압을 상기 구동 트랜지스터의 고위측의 전원 전압에 대하여, 상기 제 1 트랜지스터와 상기 구동 트랜지스터의 임계값 전압의 차이만큼 높은 전압으로 하는 것을 특징으로 하는 데이터선 구동 회로.
  22. 제 18 항에 있어서,
    상기 제 1 트랜지스터는,
    게이트끼리 공통으로 접속된 복수의 트랜지스터와, 상기 복수의 트랜지스터의 각각의 드레인과 게이트를 단락시키는 동시에 상기 드레인끼리 공통으로 접속시키는 스위치를 가지며,
    미리 작성된 데이터에 기초하여 상기 스위치를 온/오프시키는 것을 특징으로 하는 데이터선 구동 회로.
  23. 제 18 항에 있어서,
    상기 계조 전류 생성 회로는 복수의 요소 전류를 생성하고, 상기 복수의 요소 전류 중에서 상기 계조 데이터에 기초하여 선택된 요소 전류를 가산하여 계조 전류를 생성하는 전류 가산형의 디지털/아날로그 변환 회로인 것을 특징으로 하는 데이터선 구동 회로.
  24. 제 18 항에 있어서,
    상기 전류 전압 변환 회로에서 생성된 전압을 버퍼링하여 출력하는 버퍼 회로를 갖는 것을 특징으로 하는 데이터선 구동 회로.
  25. 제 1 항, 제 10 항, 제 17 항 또는 제 18 항 중 어느 한 항에 기재된 데이터선 구동 회로를 구비한 것을 특징으로 하는 전기 광학 장치.
  26. 제 25 항에 기재된 전기 광학 장치를 구비한 것을 특징으로 하는 전자 기기.
KR1020040106100A 2004-01-05 2004-12-15 데이터선 구동 회로, 전기 광학 장치 및 전자 기기 KR100692455B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00000352 2004-01-05
JP2004000351 2004-01-05
JPJP-P-2004-00000351 2004-01-05
JPJP-P-2004-00000360 2004-01-05
JP2004000360 2004-01-05
JP2004000352 2004-01-05
JPJP-P-2004-00336982 2004-11-22
JP2004336982A JP2005222030A (ja) 2004-01-05 2004-11-22 データ線駆動回路、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
KR20050072049A true KR20050072049A (ko) 2005-07-08
KR100692455B1 KR100692455B1 (ko) 2007-03-09

Family

ID=34753819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106100A KR100692455B1 (ko) 2004-01-05 2004-12-15 데이터선 구동 회로, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (2) US20050156834A1 (ko)
JP (1) JP2005222030A (ko)
KR (1) KR100692455B1 (ko)
CN (1) CN100440289C (ko)
TW (1) TWI283389B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670137B1 (ko) 2004-10-08 2007-01-16 삼성에스디아이 주식회사 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
KR100658619B1 (ko) * 2004-10-08 2006-12-15 삼성에스디아이 주식회사 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
TWI339833B (en) * 2005-04-22 2011-04-01 Au Optronics Corp A driving circuit of the display devices,methods and application
KR100743498B1 (ko) * 2005-08-18 2007-07-30 삼성전자주식회사 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치
JP2007065230A (ja) * 2005-08-31 2007-03-15 Oki Electric Ind Co Ltd 電流ドライバ回路及びそれを用いた表示装置
JP4702061B2 (ja) * 2006-01-06 2011-06-15 セイコーエプソン株式会社 電気光学装置
JP2007187706A (ja) * 2006-01-11 2007-07-26 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
JP4957190B2 (ja) * 2006-02-21 2012-06-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4360375B2 (ja) * 2006-03-20 2009-11-11 セイコーエプソン株式会社 電気光学装置、電子機器、及び駆動方法
JP5095200B2 (ja) * 2006-12-22 2012-12-12 オンセミコンダクター・トレーディング・リミテッド エレクトロルミネッセンス表示装置及び表示パネルの駆動装置
TWI391891B (zh) * 2008-06-06 2013-04-01 Holtek Semiconductor Inc 顯示器面板驅動器
KR101509118B1 (ko) 2008-10-27 2015-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 보정 정보 생성 장치 및 방법
KR101534150B1 (ko) * 2009-02-13 2015-07-07 삼성전자주식회사 하이브리드 디지털/아날로그 컨버터, 소스 드라이버 및 액정 표시 장치
JP2010210668A (ja) * 2009-03-06 2010-09-24 Seiko Epson Corp 集積回路装置及び電子機器
DE102011001399A1 (de) * 2011-03-18 2012-09-20 Universität Siegen Signalgenerator
CN102419951A (zh) * 2011-12-22 2012-04-18 苏州巴米特信息科技有限公司 一种显示电路
KR20130087927A (ko) * 2012-01-30 2013-08-07 삼성디스플레이 주식회사 영상 신호 처리 장치 및 영상 신호 처리 방법
JP2013254158A (ja) * 2012-06-08 2013-12-19 Sony Corp 表示装置、製造方法、電子機器
JP2016075836A (ja) * 2014-10-08 2016-05-12 Ｎｌｔテクノロジー株式会社 画素回路、その駆動方法及び表示装置
CN107039001B (zh) * 2017-05-31 2020-08-25 武汉天马微电子有限公司 灰阶补偿电路以及灰阶补偿方法
US11094248B2 (en) 2019-03-21 2021-08-17 Novatek Microelectronics Corp. LED driving apparatus for driving an LED array
WO2020217485A1 (ja) * 2019-04-26 2020-10-29 シャープ株式会社 表示装置
CN111768740B (zh) * 2020-06-17 2022-04-19 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置
CN112542144A (zh) * 2020-12-02 2021-03-23 Tcl华星光电技术有限公司 面板驱动电路和显示面板
US11688333B1 (en) 2021-12-30 2023-06-27 Microsoft Technology Licensing, Llc Micro-LED display

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502871B2 (ja) * 1992-01-27 1996-05-29 松下電器産業株式会社 液晶駆動回路と表示装置
US6384817B1 (en) * 1999-12-21 2002-05-07 Philips Electronics North America Corporation Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
JP2002026729A (ja) * 2000-07-03 2002-01-25 Rohm Co Ltd Ｄ／ａコンバータおよびこれを用いた電子機器
JP3813463B2 (ja) * 2000-07-24 2006-08-23 シャープ株式会社 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP3950988B2 (ja) * 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
JP2003233347A (ja) * 2001-08-02 2003-08-22 Seiko Epson Corp 画素へのプログラミング電流の供給
JP4089340B2 (ja) * 2001-08-02 2008-05-28 セイコーエプソン株式会社 電子装置、電気光学装置及び電子機器
JP4191931B2 (ja) * 2001-09-04 2008-12-03 東芝松下ディスプレイテクノロジー株式会社 表示装置
KR100438918B1 (ko) * 2001-12-08 2004-07-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
TW583622B (en) * 2002-02-14 2004-04-11 Rohm Co Ltd Organic EL drive circuit and organic EL display device using the same
JP3647847B2 (ja) * 2002-02-14 2005-05-18 ローム株式会社 有機ｅｌ駆動回路および有機ｅｌ表示装置
JP4102088B2 (ja) * 2002-03-27 2008-06-18 松下電器産業株式会社 階調制御用出力回路
JP3866606B2 (ja) * 2002-04-08 2007-01-10 Ｎｅｃエレクトロニクス株式会社 表示装置の駆動回路およびその駆動方法
JP4088098B2 (ja) * 2002-04-26 2008-05-21 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示パネル
GB2389951A (en) * 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Display driver circuits for active matrix OLED displays
US7109953B2 (en) * 2002-06-20 2006-09-19 Rohm Co., Ltd. Drive circuit of active matrix type organic EL panel and organic EL display device using the same drive circuit
JP3810364B2 (ja) * 2002-12-19 2006-08-16 松下電器産業株式会社 表示装置用ドライバ
JP2004302273A (ja) 2003-03-31 2004-10-28 Tohoku Pioneer Corp ディスプレイ装置およびディスプレイパネルの駆動方法
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치
JP4009238B2 (ja) * 2003-09-11 2007-11-14 松下電器産業株式会社 電流駆動装置及び表示装置

Also Published As

Publication number Publication date
KR100692455B1 (ko) 2007-03-09
TWI283389B (en) 2007-07-01
TW200534217A (en) 2005-10-16
JP2005222030A (ja) 2005-08-18
US20050156834A1 (en) 2005-07-21
CN100440289C (zh) 2008-12-03
US20090122090A1 (en) 2009-05-14
CN1637821A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
KR100692455B1 (ko) 데이터선 구동 회로, 전기 광학 장치 및 전자 기기
US8564509B2 (en) Display device and driving method thereof
JP4798342B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
US7532209B2 (en) Display apparatus and driving method thereof
US7576718B2 (en) Display apparatus and method of driving the same
KR100524330B1 (ko) 표시 장치 및 휴대기기
US20130027374A1 (en) Electric current driving type display device and pixel circuit
JP2004012897A (ja) 表示装置及び表示装置の駆動制御方法
KR100692456B1 (ko) 구동 회로, 전기 광학 장치와 전기 광학 장치의 구동 방법및 전자 기기
US20210028265A1 (en) Method of compensating for degradation of display device
JP2004145257A (ja) 発光装置及び該発光装置の生産システム
US20090108744A1 (en) Active matrix organic light emitting display
US8810488B2 (en) Display device and method for driving the same
US20050099412A1 (en) Pixel circuit, method of driving the same, and electronic apparatus
KR100663826B1 (ko) 표시 장치
KR20200057530A (ko) 표시 장치
JP4400438B2 (ja) 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
JP2006178028A (ja) 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
US7405712B2 (en) Method for driving electro-optical device, electro-optical device and electronic equipment
US7502002B2 (en) Pixel circuit, electro-optical device, and electronic apparatus
JP3915907B2 (ja) 発光駆動回路及び表示装置並びにその駆動制御方法
JP4447230B2 (ja) 発光装置及びそれを用いた電子機器
JP4816630B2 (ja) データ線駆動回路、電気光学装置および電子機器
JP5182382B2 (ja) 表示装置
JP2006177988A (ja) 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee