DE102011001399A1

DE102011001399A1 - Signalgenerator

Info

Publication number: DE102011001399A1
Application number: DE201110001399
Authority: DE
Inventors: Muhammad Tanveer Baig; Michael Johanning; Andreas Wiese; Michael Ziolkowski; Christof Wunderlich
Original assignee: Universitaet Siegen
Current assignee: Baig Tanveer De; Johanning Michael De; Wiese Andreas Dipl-Ing De; Wunderlich Christof Prof Dr De; Ziolkowski Michael Dr De
Priority date: 2011-03-18
Filing date: 2011-03-18
Publication date: 2012-09-20

Abstract

Die Erfindung betrifft einen Signalgenerator (SIG) geeignet zur gleichzeitigen Erzeugung einer Vielzahl von elektrischen Spannungen, wobei der Signalgenerator eine Kontrolleinheit (FPGA) und eine Vielzahl von Spannungserzeugungseinheiten aufweist. Jeder Spannungserzeugungseinheit sind eine Steuereinheit (CPLD) sowie Speicherplätze (MEM) zur Abspeicherung von Ablaufdaten und/oder Parameterdaten zugeordnet. Jeder Spannungserzeugungseinheit sind ein Digital/Analog-Konverter (DAC) sowie ein Strom-Spannungswandler (IVC) zugeordnet. Die Steuereinheit (CLPD) Parameterdaten aus den Speicherplätzen (MEM) auslesen kann, um den Digital/Analog-Konverter (DAC) zu konfigurieren. Weiterhin kann die Steuereinheit (CLPD) ein zeitlich steuerbares Clock-Signal zur Steuerung der Aktualisierung der Parameterdaten des Digital/Analog-Konverter (DAC) abgeben.

Description

Die Erfindung betrifft einen Signalgenerator.
Signalgeneratoren werden in vielen Bereichen der Technik und Wissenschaft verwendet.
Jedoch ergeben sich neue Anwendungen, die eine Vielzahl von gleichzeitig erzeugten Signalen benötigen.
Bisherige Signalgeneratoren sind jedoch nicht in der Lage, gleichzeitig eine Vielzahl von Signalen bei hoher Präzision sowohl eines einzelnen Signals als auch der Signale untereinander bei gleichzeitiger Rauscharmut zu erzeugen. Dies ist insbesondere dann der Fall, wenn die abzugebenden Signale zeitlich variabel sind und keiner üblichen Signalform wie Sinus-, Rechteck- oder Dreiecksspannung entsprechen.
Es ist daher eine Aufgabe der Erfindung, einen Signalgenerator für eine Vielzahl von Spannungen zur Verfügung zu stellen, der einen oder mehrere der aus dem Stand der Technik bekannten Mängel behebt.
Die Aufgabe wird gelöst durch einen Signalgenerator geeignet zur gleichzeitigen Erzeugung einer Vielzahl von elektrischen Spannungen, wobei der Signalgenerator eine Kontrolleinheit und eine Vielzahl von Spannungserzeugungseinheiten aufweist Jeder Spannungserzeugungseinheit sind eine Steuereinheit sowie Speicherplätze zur Abspeicherung von Ablaufdaten und/oder Parameterdaten zugeordnet. Jeder Spannungserzeugungseinheit sind ein Digital/Analog-Konverter sowie ein Strom-Spannungswandler zugeordnet Weiterhin kann die Steuereinheit Parameterdaten aus den Speicherplätzen auslesen kann, um den Digital/Analog-Konverter zu konfigurieren. Weiterhin kann die Steuereinheit ein zeitlich steuerbares Clock-Signal zur Steuerung der Aktualisierung der Parameterdaten des Digital/Analog-Konverter abgeben.
Die Aufgabe wird weiterhin durch einen Signalgenerator gelöst, bei dem die Kontrolleinheit den Steuereinheiten ein gemeinsames kontinuierliches Clock-Signal zur Verfügung stellt.
In einer weiteren Ausführungsform der Erfindung weist das gemeinsame kontinuierliche Clock-Signal eine Frequenz von 200 MHz, bevorzugt 100 MHz auf.
In noch einer weiteren Ausführungsform der Erfindung werden die Vielzahl von Spannungserzeugungseinheiten über eine gemeinsame Spannungsversorgung (CVS) gespeist.
Gemäß einer weiteren Ausführungsform der Erfindung ist der Kontrolleinheit (FPGA) eine Schnittstelle (I/O) zugeordnet.
Gemäß noch einer weiteren Ausführungsform ist die Schnittstelle (I/O) eine USB-Schnittstelle.
In einer weiteren Ausführungsform der Erfindung weisen die erzeugten Spannungen Signalamplituden im Bereich von ± 10 V, bevorzugt ± 8 V auf.
In noch einer weiteren Ausführungsform der Erfindung stellen die Digital/Analog-Konverter (DAC) eine Auflösung von 16 bit oder mehr zur Verfügung.
Gemäß einer weiteren Ausführungsform der Erfindung weist das zeitlich steuerbare Clock-Signal zur Steuerung der Aktualisierung der Parameterdaten eine Frequenz von bis zu 100 MHz, bevorzugt 40 MHz auf.
Die Erfindung wird nachfolgend in beispielhafter Weise anhand der Zeichnung erläutert. Die Erfindung ist jedoch nicht auf das dargestellte Ausführungsbeispiel beschränkt.
In dieser zeigt:
1 eine schematisch Blockdarstellung einer ersten Ausführungsform der Erfindung.
Gemäß der Erfindung wird ein Signalgenerator vorgeschlagen. Soweit nachfolgend gleiche Bezugszeichen verwendet werden ist dies ein Hinweis darauf, dass gleichartige Bauteile verwendet werden.
Die vorliegende Erfindung wird nachfolgend in Bezug auf bestimmte Ausführungsformen und unter Bezugnahme auf Figuren beschrieben werden ohne hierauf jedoch beschränkt zu sein.
Jegliches Bezugszeichen in den Ansprüchen stellt somit keine Limitierung auf die durch das Bezugszeichen referenzierte Ausführungsform dar.
Die Zeichnungen sind ebenfalls schematisiert dargestellt und stellt somit keine Limitierung dar. In den Zeichnungen können einzelne Elemente bezügliche ihrer Dimensionen dargestellt und somit nicht maßstabsgerecht sein, um bestimmte Merkmale besser illustrieren zu können.
Soweit Begriffe wie ”aufweisend”, „umfassend”, ”beinhalten” oder ”bestehend” verwendet werden, sind weitere Schritte oder Elemente nicht ausgeschlossen.
Soweit unbestimmte Artikel verwendet werden ist hierdurch auch in aller Regel eine Mehrzahl umfasst.
Weiterhin werden Begriffe wie ”erste”, ”zweite” und so weiter zur Unterscheidung gleichartiger Elemente verwendet und stellen somit nicht notwendigerweise eine sequentielle oder chronologische Anordnung dar. Es versteht sich daher von selbst, dass die bezeichneten Elemente unter angemessenen Bedingungen austauschbar sind und das die Ausführungsformen der Erfindung – wie nachfolgend beschrieben – in der Lage sind auch den Betrieb in anderer Abfolge als den dargestellten auszuführen.
In 1 ist eine Ausführungsform eines Signalgenerators SIG gemäß der Erfindung dargestellt.
Der Signalgenerator SIG weist eine Kontrolleinheit FPGA, z. B. einen Mikroprozessor, einen Mikrokontroller, einen ASIC, einen FPGA oder eine andere geeignete Einheit auf.
Weiterhin weist der Signalgenerator eine Vielzahl von Spannungserzeugungseinheiten auf.
Diese Spannungserzeugungseinheiten sind in der 1 auf sogenannten Daughtercards (Daughtercard 1, ... Daughtercard n) dargestellt.
Eine Spannungserzeugungseinheit kann dabei eine oder mehrere Spannungen V1 out, V2 out, V(2n – 1) out, V(2n) erzeugen.
In 1 ist der Fall dargestellt, dass auf einer Daughtercard jeweils zwei Spannungen erzeugt werden.
Es versteht sich jedoch von selbst, dass die Anzahl der erzeugten Spannungen auf unterschiedlichen Daughtercards variieren kann, d. h. dass eine erste Daughtercard 2 Spannungen zur Verfügung stellt, eine zweite Daugthercard nur eine Spannung, und eine dritte Daughtercard 4 Spannungen.
Zur Erzeugung einer Spannung ist jeder Spannungserzeugungseinheit eine lokale Steuereinheit CPLD zugeordnet. Die lokale Steuereinheit CPLD liest aus den der Spannungserzeugungseinheit zugeordneten Speicherplätzen eines geeigneten Speichers MEM Ablaufdaten und/oder Parameterdaten aus. Dabei kann – wie in 1 dargestellt – auch eine Steuereinheit CPLD mehreren Spannungserzeugungseinheiten, z. B. allen Spannungserzeugungseinheiten auf einer Daughtercard, zugeordnet sein.
Ein geeigneter Speicher MEM kann ein wiederbeschreibbarer Speicher wie z. B. ein Dual-Port SRAM, ein DRAM, ein Flash-Speicher, eine Solid-State-Disk oder dergleichen sein. Weiterhin kann der Speicher MEM auch Ablaufdaten und/oder Parameterdaten für mehr als eine Spannungserzeugungseinheit abspeichern, z. B. für alle Spannungserzeugungseinheiten, die auf eine Daughtercard angeordnet sind.
Eine geeignete lokale Steuereinheit CPLD kann einen Mikroprozessor, einen Mikrokontroller, einen ASIC, einen FPGA oder eine andere geeignete Einheit aufweisen.
Weiterhin ist jeder Spannungserzeugungseinheit ein Digital/Analog-Konverter DAC zugeordnet.
Dieser Digital/Analog-Konverter DAC kann entsprechend seiner Ansteuerung digitale Daten in Analoge analoge Werte übersetzen. Im vorliegenden Fall werden aus den digitalen Daten analoge Ströme erzeugt. In der 1 ist dargestellt, dass ein Digital/Analog-Konverter DAC einer Spannungserzeugungseinheit zugeordnet ist. Im Prinzip könnte er auch mehreren Spannungserzeugungseinheiten zugeordnet sein.
Dabei hat es sich jedoch als Vorteil herausgestellt, für jede Spannungserzeugungseinheit einen gesonderten Digital/Analog-Konverter DAC zur Verfügung zu stellen, wie nachfolgend noch erläutert werden wird.
Weiterhin ist jeder Spannungserzeugungseinheit noch ein Strom-Spannungswandler IVC zugeordnet. Dieser Strom-Spannungswandler IVC wandelt einen erhaltenen (analogen) Strom in eine Spannung um. Geeignete Schaltungen sind aus dem Stand der Technik bekannt.
Dabei können mehrere Strom-Spannungswandler IVC für mehrere Spannungserzeugungseinheiten wiederum in einem Chip integriert sein.
Im Betrieb liest die lokale Steuereinheit CLPD Parameterdaten aus den zugeordneten Speicherplätzen im Speicher MEM aus und konfiguriert den Digital/Analog-Konverter DAC. Weiterhin liest die lokale Steuereinheit CLPD Ablaufdaten ein. Die lokale Steuereinheit CLPD stellt zudem ein zeitlich steuerbares Clock-Signal zur Steuerung der Aktualisierung der Parameterdaten des Digital/Analog-Konverter DAC zur Verfügung.
Die Ablaufdaten geben an, wie die zu erzeugende Signalform geformt ist. D. h. die Ablaufdaten und Parameterdaten bestimmen die zeitliche Abfolge der Spannungswerte.
Wird z. B. durch den Ablauf bestimmt, dass ein bestimmter Spannungswert über eine bestimmte Zeit notwendig ist, so wird der Parameterwert an den Digital/Analog-Konverter DAC gegeben und der Digital/Analog-Konverter DAC aktualisiert. Anschließend wird kann der Digital/Analog-Konverter DAC von der lokalen Clock, welche von der lokale Steuereinheit CLPD zur Verfügung gestellt wird, logisch getrennt werden.
Hierdurch wird erreicht, dass der Digital/Analog-Konverter DAC frei von Störungen ist, die durch unnötige Aktivität auf einem Bus, z. B. der Beständigen erneuten Parametrisierung mit gleichen Werten, gegeben wäre. Diese Störungen haben sich als nachteilig erwiesen, da sie die Stabilität der Spannung als auch das Rauschen negativ beeinflussen.
Durch die Entkopplung der Digital/Analog-Konverter DAC von der zeitlichen Komponente wird somit eine zuverlässige Entrauschung zur Verfügung gestellt.
Den einzelnen lokalen Steuereinheit CLPD wiederum wird ein kontinuierliches Clocksignal zur Verfügung gestellt, da diese nun anhand der Ablaufdaten bestimmen, wann ein Digital/Analog-Konverter DAC mit neuen Parameterwerten und lokaler Clock wieder zu versorgen ist.
Dieses kontinuierliche Clock-Signal kann beispielsweise durch die Kontrolleinheit FPGA den Steuereinheiten CPLD zur Verfügung gestellt werden. Dabei kann z. B. allen lokalen Steuereinheit CLPD wie in 1 dargestellt ein gemeinsames kontinuierliches Clock-Signal zur Verfügung gestellt werden, oder aber einzelnen lokalen Steuereinheit CLPD kann ein jeweiliges unter Umständen von anderen Steuereinheiten CLPD verschiedenes kontinuierliches Clock-Signal zur Verfügung gestellt werden.
Bevorzugt ist, dassweist ein kontinuierliches Clock-Signal eine Frequenz von bis zu 200 MHz auf- Besonders bevorzugt weist ein kontinuierliches Clock-Signal eine Frequenz von, bevorzugt 100 MHz aufweist.
Weiterhin kann vorgesehen sein, dass eine Vielzahl von Spannungserzeugungseinheiten oder alle Spannungserzeugungseinheiten über eine gemeinsame Spannungsversorgung CVS gespeist werden. Eine gemeinsame Spannungsversorgung CVS kann dabei als Referenz angesehen werden, so dass etwaige Unterschiede an den Ausgängen nicht mehr der Spannungsversorgung CVS zuzuordnen sind, sondern lediglich in Bauteilschwankungen innerhalb der Digital/Analog-Konverter DAC als auch der Strom-Spannungswandler IVC liegen können. Hierdurch wird gewährleistet, dass die erzeugten Spannungen untereinander die notwendige Präzision aufweisen, d. h. wenn mehrere Spannungserzeugungseinheiten die selbe Spannung erzeugen sollen, die Unterschiede zwischen den erzeugten Spannungen minimal ist.
Um eine einfache Möglichkeit zum lesenden und/oder schreibenden Zugriff auf Ablaufdaten und Parameterdaten als auch die gesamte Steuerung durch die Kontrolleinheit FPGA zu ermöglichen, ist der Kontrolleinheit FPGA ein Schnittstelle I/O zugeordnet.
Die Schnittstelle I/O kann jede geeignete uni- oder bidirektionale Schnittstelle sein. So kann sie als serielle, parallele, GPIB, USB, Ethernet Schnittstelle oder dergleichen ausgeführt sein. Bei Wahl einer geeigneten Schnittstelle kann der Signalgenerator SIG ohne weiteres in bestehende Test- bzw. Laborumgebungen als auch deren Software (wie z. B. Labview^® von National Semiconductorslnstruments) eingebunden werden.
Mittels der Schnittstelle I/O wird eine dynamische Konfiguration mit Ablauf- und Parameterdaten ermöglicht. So kann z. B. von einem über die Schnittstelle I/O angeschlossenen PC sowohl die Kontrolleinheit FPGA als auch die Speicherstellen im Speicher MEM schreibend und/oder lesend angesprochen werden.
Der Ablauf kann softwaregesteuert von der Kontrolleinheit FPGA oder durch externe Triggerung, z. B. mittels der Schnittstelle I/O, ausgelost werden. Dieser Ablauf ist durch die gemeinesame Clock unter der gemeinsamen Ansteuerung durch die Kontrolleinheit FPGA synchron.
Im Betrieb werden z. B. durch die Kontrolleinheit FPGA lediglich Startadressen im Speicher MEM an die jeweiligen lokalen Steuereinheiten CPLD zur Verfügung gestellt. Hierdurch wird eine weitere Rauschunterdrückung ermöglicht, da nun die Anzahl der Buszugriffe, welche von anderen, nicht betroffenen Spannungserzeugungseinheiten ansonsten wahrnehmbar wären, minimiert werden.
Besonders bevorzugt ist es, dass die erzeugten Spannungen Signalamplituden im Bereich von ± 10 V, bevorzugt ± 8V aufweisen.
Weiterhin ist es besonders bevorzugt, dass die Digital/Analog-Konverter DAC eine Auflösung von 16 bit oder mehr zur Verfügung stellen.
Weiterhin ist es besonders bevorzugt, dass das zeitlich steuerbare Clock-Signal zur Steuerung der Aktualisierung der Parameterdaten eine Frequenz von bis zu 100 MHz, bevorzugt 40 MHz aufweist.
Weiterhin erlaubt die Ausführung des vorgenannten Signalgenerator SIG die Erzeugung von Spannungssignalen mit einer Potential-Präzision von 1 mV oder besser.
Durch die Ausgestaltung des Signalgenerator SIG ist es insbesondere möglich, die erzeugten Spannungssignale auch über weitere Distanzen, z. B. im Meterbereich nahezu verlustfrei anzugebenabzugeben.
Soweit in der 1 an den Verbindungslinien Pfeile angegeben sind, betreffen diese mögliche Signalrichtungen. Soweit in 1 an den Verbindungslinien Zahlen angegeben sind können diese als Hinweis auf eine mögliche Anzahl von bits Bits bzw. Übertragungsleitungen der jeweiligen Verbindung angesehen werden.
Ein Signalgenerator SIG der vorgestellten Art kann z. B. zur Erzeugung elektrischer Feld-Potential für die Handhabung von atomaren Ionen mit Hilfe eines dynamischen elektrischen Feldes in einer mikrostrukturierten Pauli-Ionenfalle für Ionen-Transport, Ionen-Gruppierung als auch Ionen-Aufteilung verwendet werden.

Claims

Signalgenerator (SIG) geeignet zur gleichzeitigen Erzeugung einer Vielzahl von elektrischen Spannungen, wobei der Signalgenerator eine Kontrolleinheit (FPGA) und eine Vielzahl von Spannungserzeugungseinheiten aufweist, • wobei jeder Spannungserzeugungseinheit eine Steuereinheit (CPLD), Speicherplätze (MEM) zur Abspeicherung von Ablaufdaten und/oder Parameterdaten zugeordnet ist, • wobei jede Spannungserzeugungseinheit ein Digital/Analog-Konverter (DAC) sowie ein Strom-Spannungswandler (IVC) zugeordnet ist, • wobei die Steuereinheit (CLPD) Parameterdaten aus den Speicherplätzen (MEM) auslesen kann, um den Digital/Analog-Konverter (DAC) zu konfigurieren, und • wobei die Steuereinheit (CLPD) weiterhin ein zeitlich steuerbares Clock-Signal zur Steuerung der Aktualisierung der Parameterdaten des Digital/Analog-Konverter (DAC) abgeben kann.
Signalgenerator nach Anspruch 1, dadurch gekennzeichnet, dass die Kontrolleinheit (FPGA) den Steuereinheiten (CPLD) ein gemeinsames kontinuierliches Clock-Signal zur Verfügung stellt.
Signalgenerator nach Anspruch 2, dadurch gekennzeichnet, dass das gemeinsame kontinuierliche Clock-Signal eine Frequenz von 200 MHz, bevorzugt 100 MHz aufweist.
Signalgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Vielzahl von Spannungserzeugungseinheiten über eine gemeinsame Spannungsversorgung (CVS) gespeist werden.
Signalgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Kontrolleinheit (FPGA) eine Schnittstelle (I/O) zugeordnet ist.
Signalgenerator nach Anspruch 5, dadurch gekennzeichnet, dass die Schnittstelle (I/O) eine USB-Schnittstelle ist.
Signalgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erzeugten Spannungen Signalamplituden im Bereich von ± 10 V, bevorzugt ± 8 V aufweisen.
Signalgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Digital/Analog-Konverter (DAC) eine Auflösung von 16 bit oder mehr zur Verfügung stellen.
Signalgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das zeitlich steuerbare Clock-Signal zur Steuerung der Aktualisierung der Parameterdaten eine Frequenz von bis zu 100 MHz, bevorzugt 40 MHz aufweist.