DE69925747T2

DE69925747T2 - Internet-gigabit-ethernet-sender-architektur

Info

Publication number: DE69925747T2
Application number: DE69925747T
Authority: DE
Inventors: T. Kevin CHAN
Original assignee: Broadcom Corp
Current assignee: Broadcom Corp
Priority date: 1998-10-30
Filing date: 1999-10-29
Publication date: 2006-04-27
Anticipated expiration: 2019-10-30
Also published as: EP1125401B1; US20080205531A1; US6332004B1; US7305039B2; US20040105504A1; US20030002570A1; US7769102B2; US6963616B2; US20020154684A1; US6690742B2; EP1125401A1; US6411647B1; DE69925747D1; US20020136315A1; US20060034377A1; AU1330200A; US6389077B1; WO2000027079A1; US6259745B1; US6954490B2

Description

Hintergrund der Erfindung
Die vorliegende Erfindung betrifft Übertragungssysteme zum Senden analoger Daten über nicht abgeschirmte verdrillte Leitungen (UTP-Kabel). Im Besonderen betrifft die Erfindung einen integrierten Gigabit-Ethernetsender.
In den letzten Jahren gab es ein nahezu exponentielles Wachstum auf dem Gebiet von Hochgeschwindigkeitsdatennetzwerken und den Datenübertragungsgeschwindigkeiten, die durch solche Netzwerke vorgesehen werden. Insbesondere die bidirektionale Datenübertragung in Übereinstimmung mit den verschiedenen Ethernet-Netzwerkprotokollen über nicht abgeschirmte verdrillte Leitungen (UTP-Kabel) hat sich als Netzwerkimplementierung der Wahl für allgemeine kommerzielle LAN-Installationen sowie für manche der prosaischeren privaten und akademischen Anwendungen erwiesen.
Lokale Netzwerke (LAN) sorgen für Netzwerkverbindbarkeit von Personal Computern (PCs), Arbeitsplatzrechnern (Workstations) und Servern. Ethernet in seiner ursprünglichen 10BASE-T-Form ist und bleibt die dominante Netzwerktechnologie für LANs. Unter den heute verfügbaren Hochgeschwindigkeits-LAN-Technologien ist Fast Ethernet oder 100BASE-T die erste Wahl. Fast-Ethernet-Technologie stellt eine fließende, ununterbrochene Evolution von der Leistung von 10BASE-T von 10 Megabits pro Sekunde (Mbps) zur Leistung von 100BASE-T von 100 Mbps dar. Die wachsende Verwendung von 100BASE-T-Verbindungen mit Servern und Desktops erzeugt einen definitiven Bedarf an einer Netzwerktechnologie mit noch höherer Geschwindigkeit auf dem Backbone- und Serverniveau.
Die geeignetste Antwort auf diesen Bedarf ist das derzeit in Entwicklung befindliche Gigabit-Ethernet. Gigabit-Ethernet sieht eine Bandbreite von 1 Gigabit pro Sekunde (Gbps) mit der Einfachheit von Ethernet bei niedrigeren Kosten als andere Technologien mit vergleichbarer Geschwindigkeit vor und bietet einen problemlosen Aufrüstweg für aktuelle Ethernet-Installationen. Bei der höheren Geschwindigkeit der Gigabit-Ethernet-Datenübertragung ist es offensichtlich, dass EMI-Emissionen und Leitungsreflektionen bewirken, dass das gesendete Signal in Abwesenheit einer Methodologie zum Filtern der gesendeten Daten erheblich beeinträchtigt wird. Somer, G: "Ethernet Transceiver offers upgrade from existing networks" Electronic Engineering, GB, Morgan-Grampian Ltd. London, Band 67, Nr. 820, 1. April 1995 und EP-A-0 673 139 liefern weitere Informationen über den Hintergrund der vorliegenden Erfindung.
Daher besteht Bedarf an einem integrierten Sender in einem Datenübertragungssystem zum Impulsformen (Pulse Shaping) digitaler Eingangsdaten und zum Reduzieren von EMI-Emissionen, der mit einem relativ einfachen Schaltungsaufbau ausgeführt ist.
Zusammenfassung der Erfindung
Der vorstehend genannte Bedarf auf diesem technischen Gebiet an einem integrierten Sender wird mit einem Sender erfüllt, der energieeffizient ist und über verringerte EMI-Emissionen (elektromagnetische Störgeräuschemissionen) bei nicht abgeschirmten verdrillten (UTP-) Datenübertragungsanwendungen verfügt. Sendedaten werden durch einen digitalen Filter verarbeitet. Der digitale Filter ist mit einer binären DAC-Decodiereinrichtung in einer Speichereinrichtung integriert, wie etwa einem Festspeicher (ROM) mit Zeitmultiplexausgang. Die digitalen Filterausgangsdaten werden durch einen Digital-Analog-Umsetzer (DAC) in eine analoge Strombetriebsart-Wellenform umgewandelt. DAC-Leitungstreiberzellen sind adaptiv dafür konfigurierbar, entweder in einer Klasse-A- oder einer Klasse-B-Betriebsart zu arbeiten, abhängig von der gewünschten Betriebsmodalität. Ein zeitdiskreter analoger Filter wird mit dem DAC-Leitungstreiber integriert, um eine zusätzliche EMI-Emissionsunterdrückung bereitzustellen. Eine adaptive elektronische Sendesignallöschschaltung trennt Sendedaten von Empfangsdaten in einem bidirektionalen Kommunikationssystem, das im Vollduplexbetrieb arbeitet. Bei einem Mehrsendersystem staffelt der Zeitgeberschaltungsaufbau die Zeitbasis jedes Senders, um die angesammelten EMI-Emissionen des Mehrsendersystems zu verringern.
Kurzbeschreibung der Zeichnungen
Die Ziele, Vorteile und Merkmale der Erfindung gehen genauer aus einem Studium der folgenden detaillierten Beschreibung und der Zeichnungen hervor. Es zeigt:
1 eine halbschematische vereinfachte Blockdiagrammdarstellung eines erfindungsgemäßen lokalen und entfernten Mehr-Sender-/Empfängersystems (local and remote multi-transceiver system),
2 ein halbschematisches vereinfachtes Blockdiagramm eines erfindungsgemäßen Sender-Empfängers, der zur bidirektionalen Datenübertragung ausgelegt ist,
3 ein halbschematisches vereinfachtes Blockdiagramm des konfigurierbaren Sende-DAC gemäß 2,
4 ein vereinfachtes Funktionsdiagramm eines ROM mit einem integrierten digitalen Filter und einer DAC-Decodiereinrichtung,
5 ein vereinfachtes Blockdiagramm einer Ausführungsform mit mehreren ROMs,
6 ein halbschematisches vereinfachtes Blockdiagramm einer Ausführungsform mit mehreren ROMs,
7 ein vereinfachtes Blockdiagramm einer ROM-Decodiereinrichtung,
8 ein vereinfachtes Blockdiagramm einer ROM-Anordnung,
9 ein halbschematisches vereinfachtes Blockdiagramm einer ROM-Decodiereinrichtung und einer jeweiligen Taktsteuerung,
10 ein vereinfachtes Zeitablaufdiagramm für einen integrierten Sender,
11 ein vereinfachtes Blockdiagramm einer Ausführungsform eines phasengekoppelten Regelkreises,
12A ein halbschematisches Blockdiagramm eines Schaltlogikschaltungsaufbaus (switch logic circuitry) zum Steuern des Betriebs einer DAC-Leitungstreiberstromzellenanordnung,
12B ein halbschematisches vereinfachtes Blockdiagramm eines Schaltlogikschaltungsaufbaus und einer Leitungstreiberzelle für eine einzelne Stromkomponente,
13 ein vereinfachtes schematisches Diagramm einer DAC-Leitungstreiberzelle, die dafür konfiguriert ist, in Übereinstimmung mit der vorliegenden Erfindung zu arbeiten,
14A eine vereinfachte schematische Darstellung eines Klasse-A-Schaltlogikschaltungsaufbaus,
14B eine exemplarische Wahrheitstabelle, die den Betrieb des Klasse-A-Schaltlogikschaltungsaufbaus gemäß 14A zeigt,
15A eine vereinfachte schematische Darstellung des Klasse-B-Schaltlogikschaltungsaufbaus,
15B eine exemplarische Wahrheitstabelle, die den Betrieb des Klasse-B-Schaltlogikschaltungsaufbaus gemäß 15A zeigt,
16 ein vereinfachtes Blockdiagramm eines analogen zeitdiskreten Filters und einer Leitungstreiberzelle,
17 eine schematische Darstellung einer Implementierung einer Verzögerungszelle,
18 ein vereinfachtes Zeitablaufdiagramm eines Signals vor und nach dem zeitdiskreten Filtern,
19 ein halbschematisches Blockdiagramm einer Implementierung eines analogen Ausgangsfilters,
20 eine schematische Darstellung einer Implementierung eines analogen Ausgangsfilters,
21A ein vereinfachtes Zeitablaufdiagramm eines Signals vor dem zeitdiskreten Filtern,
21B ein vereinfachtes Zeitablaufdiagramm des Signals gemäß 21A nach dem zeitdiskreten Filtern,
22 ein halbschematisches vereinfachtes Blockdiagramm einer Anordnung eines erfindungsgemäßen integrierten Sender-Empfängers, der einen Sendesignallöschschaitungsaufbau und eine vereinfachte Leitungsschnittstelle umfasst,
23 ein halbschematisches vereinfachtes Schaltungsdiagramm einer Implementierung eines Präzisionsvormagnetisierungsstromerzeugers für den Sende-DAC gemäß 22,
24 ein halbschematisches vereinfachtes Schaltungsdiagramm einer Implementierung eines variablen Vormagnetisierungsstromerzeugers für die Nachbildungs-DACs gemäß 22,
25 ein vereinfachtes Zeitablaufdiagramm, das Sendesignalstörungen eines Empfangssignals und die Effekte einer erfindungsgemäßen Sendesignallöschung zeigt,
26 ein vereinfachtes Blockdiagramm mehrerer erfindungsgemäßer Sender, die zur Reduzierung von angesammelten Emissionen konfiguriert sind, und
27 ein vereinfachtes Zeitablaufdiagramm der Abbildkomponente eines Vier-Sendersystems.
Beschreibung
Bei vielen Übertragungssystemen wird das über eine Übertragungsleitung zu sendende Signal verarbeitet und gefiltert, um die Signalverzerrung und elektromagnetische Störgeräuschemission (EMI-Emission) in der Übertragungsleitung zu minimieren. Diese Wellenformung und -filterung wird typischerweise digital durchgeführt, um eine höhere Genauigkeit zu erreichen. Daher muss das digitale Signal zur Übertragung über die UTP-Übertragungsleitung unter Verwendung eines Digital-Analog-Umsetzers (DAC) in ein analoges Signal umgewandelt werden. Die digitale Signalverarbeitung und digitale Filterung werden herkömmlicherweise separat durchgeführt und das "geformte" digitale Signal dann in ein analoges Signal umgewandelt.
Im Allgemeinen umfasst ein DAC eine Anordnung von Ausgangstreiberzellen, die durch eine DAC-Decodiereinrichtung gesteuert werden. Die DAC-Decodiereinrichtung generiert Steuerworte in Antwort auf die digitale Eingabe. Das Steuerwort steuert jede Ausgangstreiberzelle durch An- oder Abschalten eines jeweiligen Ausgangstreibers. Ein analoges Signal wird durch Verbinden sämtlicher Ausgänge der Treiberzellen generiert. Dieses Verfahren erfordert im Allgemeinen zusätzliche Schaltungen und spezielle Logikschaltungen zum Implementieren der DAC- Decodiereinrichtung und eine Resynchronisierlogik zum Resynchronisieren der Bits in einem Steuerwort zum Betreiben sämtlicher Ausgangstreiberzellen zur gleichen Zeit. Der Bedarf an diesen zusätzlichen Schaltungen wird frei einem integrierten Chip (IC), bei dem die Siliziumfläche teuer ist, sogar noch signifikanter und problematischer. Es wäre vorteilhaft, sowohl im Hinblick auf die Schaltungsleistung als auch die Herstellungswirtschaftlichkeit, wenn der digitale Filter und die DAC-Decodiereinrichtung in einem Datenübertragungssystem in eine Speichereinrichtung, wie etwa einen Festspeicher (ROM), integriert werden könnten.
Darüber hinaus entsteht ein Konflikt, wenn erkannt wird, dass Strahlungsemissionen verringert werden, wenn ein Differential- oder Gegentaktsignalsender, wie etwa ein Ethernet-Sender, ein Differentialsignal in einer so genannten Klasse-A-Betriebsart sendet, d.h. der Gegentaktstrom (differential mode current) variiert, um das Signal zu definieren, während die Gleichtaktstromkomponente konstant gehalten wird. Ein Gleichtaktstrom (common-mode current) zwingt einen derartigen Schaltungsaufbau jedoch dazu, sogar dann ständig konstante Strommengen zu leiten, wenn das Gegentaktsignal einen Nullwert definiert. Es versteht sich, dass Strombetriebsartsender, die einen konstanten Gleichtaktstrom ausgeben, zwangsläufig relativ große Energiemengen verbrauchen, was durch die konstante Leitung des Ausgangsabschnitts verursacht wird. Es versteht sich ferner, dass zum Minimieren der Dauerstromleitung und somit des Energieverbrauchs ein Differentialsignalsystem in einer so genannten Klasse-B-Betriebsart, d.h. einer Betriebsart, in der der Gleichtaktstrom zwischen einem Maximalwert und null variieren kann, betrieben werden könnte. Beim Betrieb in der Klasse-B-Betriebsart verursacht der variable Gleichtaktstrom jedoch genau die Strahlungsemissionen, die man bei einer Installation mit hoher Dichte zu vermeiden sucht.
Es ist daher sowohl im Hinblick auf die Schaltungsleistung als auch die Herstellungswirtschaftlichkeit vorteilhaft, wenn ein ethernetfähiger Sender-Empfänger einen Sender oder Sende-DAC umfasst, der adaptiv dafür konfigurierbar ist, als standardübergreifende Senderplattform zu arbeiten, und adaptiv zwischen Klasse-A- und Klasse-B-Betriebsarten konfigurierbar ist, abhängig von der beabsichtigten Installation. Eine derartige Schaltung liefert der Industrie eine Ein-Chiplösung, die eine solche Flexibilität hat, dass sie in Systeme mit hoher Dichte eingebaut werden kann, bei denen Emissionen ein Problem darstellen, sowie in Systeme mit geringer Dichte, bei denen der Energieverbrauch das größte Problem darstellt. Eine solche Ein-Chiplösung kann unabhängig vom gewählten Kommunikationsstandard mit anderen Ethernet-Installationen kommunizieren.
Wenn die Anzahl der verfügbaren Kommunikationskanäle zunimmt, müssen mehr Sender auf einem IC-Chip oder einer Leiterplatte (PCB) integriert werden. Bei zunehmender Geschwindigkeit der Schaltungs- und Taktraten ist es offensichtlich, dass eine EMI-Emission bewirkt, dass das gesendete Signal in Abwesenheit einer Methodologie zur Reduzierung der Emission erheblich beeinträchtigt wird.
Das Ausgangsspektrum eines Gegentaktstromübertragungsleitungstreibers umfasst harmonische Signaloberschwingungen, die von üblicherweise eingesetzten Übertragungsmedien, wie etwa einem UTP-Kabel, abgestrahlt werden. Ein Übertragungsleitungstreiberumfasst, auch bei Filterung, diese harmonischen Signaloberschwingungen, die eine erhebliche Energiedichte haben. Bei den harmonischen Oberschwingungen sind Abbilder des Basisbandsignals um die mehreren ganzzahligen Frequenzen der Interpolationsrate N zentriert. Bei einer Eingangsdatenrate von 1/T beispielsweise sind die harmonischen Oberschwingungen um 1*N/T, 2*N/T, 3*N/T, ... zentriert. Die aus diesen Abbildern erzeugte differentielle Energie wird durch die endliche Gegentakt-Gleichtakt-Umwandlung im magnetischen Medium und UTP-Medium in Gleichtaktenergie umgewandelt. Die gesendete Gleichtaktenergie ist die Hauptquelle von EMI-Emissionen bei Datenübertragungsanwendungen. Diese EMI-Emissionen können zwischen Systemkomponenten Nebensprechen (Crosstalk) generieren oder Fehler bei der Datenübertragung verursachen.
Der erste Satz an Abbildern um N/T ist der höchste der Abbilder und trägt am stärksten zu den EMI-Emissionen bei. Beispielsweise sind Abbilder des Basisbandsignals in einem 10Base-T-Übertragungsmedium mit einer Übertragungsrate von 20 MHz und einer Interpolationsrate von 8 um 160 MHz, 320 MHz, 480 MHz,... zentriert. Das höchste Abbild ist um 160 MHz zentrier und die signifikante Basisbandenergie liegt bei 150 MHz und 170 MHz (d.h. 160 MHz ± 10 MHz).
Diese EMI-Emission wird bei Datenübertragungssystemen, wie etwa IC-Chips, die mehrere Sender auf einem einzelnen Chip integrieren, sogar noch signifikanter und problematischer. Bei diesen Anwendungen ist eine weitere Filterung der Ausgangswellenform erforderlich, um die Emissionsmaßgaben der Federal Communications Commission (FCC) zu erfüllen, die die Größe der harmonischen Signaloberschwingungen begrenzen, welche durch ein gegebenes Produkt abgestrahlt werden können.
Im Stand der Technik ist es bekannt, dass EMI-Emissionen, die durch einen Sender in einem Datenübertragungssystem verursacht werden, durch eine Löschschaltung zum Generieren eines Löschsignals reduziert werden können, um elektromagnetische Felder zu erzeugen, die den durch die Sender erzeugten Feldern entgegengesetzt sind. Dieses Verfahren benötigt im Allgemeinen zusätzliche Schaltungen zum Einstellen der Phase und Amplitude des Löschsignals. Daher ist das Verfahren kostenintensiv und umständlich, insbesondere bei Datenübertragungssystemen, die mehrere Sender umfassen.
Es wäre vorteilhaft, sowohl im Hinblick auf die Schaltungsleistung als auch die Herstellungswirtschaftlichkeit, wenn die EMI-Emission in einem Mehrsendersystem verringert werden könnte, ohne einen komplexen und teuren Löschschaltungsaufbau zu benötigen. Eine derartige EMI-Verringerung kann durch einen Schaltungsaufbau, der sich auf einem Chip mit mehreren Sendern oder einer Leiterplatte mit mehreren Sendern befindet, vorgesehen werden.
Darüber hinaus ist es im Stand der Technik bekannt, dass durch eine Übertragungsleitung verursachte Emissionen durch Wellenformen (wave shaping), welches digitale Filterverfahren einsetzt, verringert werden kann. Die Effizienz und Impulsformungsqualität eines digitalen Filters hängt von seiner Interpolationsrate ab. Je höher jedoch die Interpolationsrate ist, desto komplexer wird der digitale Filter. Daher erzielt die Nutzung einer Kombination aus einem einfacheren digitalen Filter mit einer niedrigeren Interpolationsrate und einem analogen zeitdiskreten Filter anstelle eines komplexeren digitalen Filters mit der doppelten Interpolationsrate des einfacheren digitalen Filters eine ähnliche Leistung, die zu einer signifikanten Reduzierung der Komplexität und Größe des digitalen Filters führt. Bei einer [C-Implementierung führt die Verringerung der Interpolationsrate des digitalen Filters zu einer erheblichen Reduzierung der Siliziumfläche und des Energieverbrauchs des Senders.
Darüber hinaus sehen die jüngsten Hochgeschwindigkeits-Ethernetprotokolle eine gleichzeitige Vollbandbreitenübertragung in beide Richtungen (genannt Vollduplex) innerhalb eines bestimmten Frequenzbands vor, wenn es erwünscht ist, die Übertragungsgeschwindigkeit zu maximieren. Bei einer Konfiguration für eine Übertragung im Vollduplexbetrieb ist es jedoch offensichtlich, dass die Sender- und Empfängerabschnitte einer Sender-/Empfängerschaltung an einer Übertragungsverbindungsstelle kurz vor dem verdrillten Übertragungskanal parallel miteinander verbunden sein müssen.
Da die Verbindungsstelle den Sender und den Empfänger miteinander verbindet, ist es ferner offensichtlich, dass die gleichzeitige Bestätigung eines Empfangssignals und eines Sendesignals an der Übertragungsverbindungsstelle bewirkt, dass das Empfangssignal in Abwesenheit einer Methodologie zum Trennen derselben erheblich beeinträchtigt oder modifiziert wird.
Übliche Anordnungen zum Erzielen dieser Isolation oder Sende-/Empfangssignaltrennung gemäß dem Stand der Technik umfassen komplexe Hybridschaltungen, die als separates Element außerhalb eines auf einem integrierten Schaltungschip befindlichen Sender-Empfängers vorgesehen sind. Hybride sind im Allgemeinen zwischen der Sende-/Empfangssignalverbindungsstelle (dem Kanal) und den Sende- und Empfangs-I/Os angeschlossen. Zusätzlich zur übermäßigen Komplexität und nicht linearen Antwort stellen Hybridschaltungen teure, gerade noch akzeptable Lösungen für das Problem der Sende-/Empfangssignaltrennung dar.
Es wäre vorteilhaft, sowohl im Hinblick auf die Schaltungsleistung als auch die Herstellungswirtschaftlichkeit, wenn, beim Vollduplexbetrieb, ein lokales Sendesignal von einem Empfangssignal getrennt wird, ohne einen komplexen und teuren Hybridschaltungsaufbau zu benötigen. Eine solche Trennung wird durch einen Schaltungsaufbau vorgesehen, der sich auf einem integrierten Sender-/Empfängerschaltungschip und in relativer Nähe zu den verarbeiteten Signalen befindet. Eine derartige Trennung wird ferner in im Wesentlichen linearer Art und Weise, d.h. frequenzunabhängig, durchgeführt und ist im Wesentlichen immun gegen Halbleiter-Verfahrenstoleranz-, Energieversorgungs- und Wärmeparametervariationen.
Die vorliegende Erfindung könnte treffend als ein System und Verfahren für ein integriertes Datenübertragungssystem zum Impulsformen digitaler Eingangsdaten beschrieben werden, das synchronisierte DAC-Steuersignale generiert und EMI-Emissionen reduziert, so dass die Schaltungskomplexität herabgesetzt und die Flexibilität des Systems erhöht wird. Die Erfindung sieht eine Speichereinrichtung vor, wie etwa einen ROM, der Daten umfasst, die die Funktionen eines digitalen Filters kombiniert mit den Funktionen einer DAC-Decodiereinrichtung ausführen. DAC-Leitungstreiberzellen sind adaptiv dafür konfigurierbar, entweder in einer Klasse-A- oder einer Klasse-B-Betriebsart zu arbeiten, abhängig von der gewünschten Betriebsmodalität. Ein zeitdiskreter analoger Filter ist mit dem DAC-Leitungstreiber integriert, um eine zusätzliche EMI-Emissionsunterdrückung vorzusehen. Eine adaptive elektronische Sendesignallöschschaltung trennt Sendedaten von Empfangsdaten in einem bidirektionalen Kommunikationssystem, das im Vollduplex betrieb arbeitet. Bei einem Mehrsendersystem staffelt der Zeitgeberschaltungsaufbau die Zeitbasis jedes Senders, um die angesammelten EMI-Emissionen des Mehrsendersystems zu verringern.
1 ist ein vereinfachtes Blockdiagramm eines Mehrpaar-Kommunikationssystems gemäß einer Ausführungsform der vorliegenden Erfindung, das einen integrierten digitalen Filter und eine DAC-Decodiereinrichtung (nicht gezeigt), einen adaptiv konfigurierbaren Klasse-A-/Klasse-B-Schaltungsaufbau 10, einen analogen zeitdiskreten Filter 9, einen adaptiven Sendesignallöschschaltungsaufbau 5 und eine gestaffelte Synchronisiereinheit 7 zur EMI-Verringerung umfasst. Das in 1 gezeigte Kommunikationssystem ist zur einfacheren Erläuterung als Punkt-zu-Punkt-System dargestellt und umfasst zwei Haupt-Sender-/Empfängerblöcke 2 und 3, die durch vier verdrillte Kabel miteinander verbunden sind. Jedes der Leiterpaare ist zwischen den jeweiligen Sender-/Empfängerblöcken verbunden, wobei jedes Paar Informationen überträgt, die durch die jeweiligen der vier Sender-/Empfängerschaltungen (Komponenten-Sender-Empfänger) 6 ausgebildet werden, die mit einem Physical-Coding-Sublayer-(PCS-)Block 8 kommunizieren.
Jede Senderschaltung ist mit einem jeweiligen Leitungspaar-Übertragungsmedium verbunden. Obgleich 1 eine einzelne Treiberschaltung zeigt, die einem jeweiligen verdrillten Leitungspaar entspricht, ist die Darstellung zur Erleichterung der Erläuterung der Grundlagen der Erfindung vereinfacht. Es versteht sich, dass der Sender in jedem Sender-Empfänger 6 eine Mehrzahl an differentiellen Ausgangszellen darstellt, deren Summe die physikalischen Signale definiert, die zum Übertragungsmedium geleitet werden.
Die Funktionen eines digitalen Filters, einer DAC-Decodiereinrichtung und einer Resynchronisierlogik sind in einer Speichereinrichtung, wie etwa einem ROM, kombiniert. Die Synchronisiereinheits- oder Zeitgeberschaltung 7 sieht Synchronisationsreferenzen für einen Multiplexer und die jeweilige Steuerlogik zum Durchführen eines Zeitmultiplexverfahrens am Ausgang der Speichereinrichtung vor. Dies ermöglicht es einem erfindungsgemäß konstruierten Sendersystem, bei reduzierter Schaltungskomplexität und Siliziumfläche besonders effizient zu arbeiten.
Der adaptiv konfigurierbare Klasse-A-/Klasse-B-Schaltungsaufbau 10 ermöglicht einen selektiven Niederenergie- und/oder Hochgeschwindigkeitsbetrieb. Eine Auswahlschaltung bestätigt Steuersignale, die jede Signalkomponentenausgangsschal tung adaptiv dafür konfigurieren, in der Klasse-A-Betriebsart, der Klasse-B-Betriebsart oder einer Kombination aus Klasse-A- und Klasse-B-Betriebsart zu arbeiten.
Ein analoger zeitdiskreter Filter 9 wird zum Reduzieren der EMI-Emission am Ausgang des Senders implementiert. Bei einer Ausführungsform generiert die Synchronisiereinheitsschaltung 7 Taktsignale zum Aufteilen jedes digitalisierten Eingangsdatenmusters in ein erstes Zeitsegment und ein zweites Zeitsegment. Eine mit der Ausgangszelle verbundene Steuerlogik generiert Steuersignale, um die Ausgangszelle anzusteuern, um ein halbes Strombetriebsart-Differenzialausgangssignal für das erste Zeitsegment und das vollständige Strombetriebsart-Differenzialausgangssignal für das zweite Zeitsegment zu erzeugen.
Eine Sendesignallöschschaltung 5 ist mit dem Empfangssignalpfad elektrisch verbunden und bildet ein Löschsignal aus, das eine Entsprechung des Sendesignals ist und auf dem Empfangssignalpfad bestätigt wird, um zu verhindern, dass das Sendesignal ein Empfangssignal am Eingang des Empfängers überlagert.
Die Taktsignale für jeden Sender sind zeitlich in vordefinierte Zeitintervalle gestaffelt, um die angesammelte elektromagnetische Emission zu verringern, die durch Signalabbilder verursacht wird, welche um ganzzahlige Vielfache der Frequenz Fi der vier Sender zentriert sind. Jede Senderschaltung ist mit einer Synchronisiereinheitsschaltung 7 verbunden, die erfindungsgemäß die erforderliche Taktsteuerung für die jeweiligen Sender vorsieht.
2 ist ein vereinfachtes Blockdiagramm einer Implementierung eines zur Vollduplex-Datenübertragung ausgelegten Sender-/Empfängersystems, dessen Anordnung zum Verständnis der Grundlagen des Betriebs der vorliegenden Erfindung relevant sein könnte. Der exemplarische Sender-Empfänger gemäß 2 umfasst den Bitübertragungsschichtabschnitt (PHY-Abschnitt) eines Sender-Empfängers und ist mit einem Senderabschnitt 30 und einem Empfängerabschnitt 32 dargestellt, die zwischen einer Media-Access-Schicht (MAC) 20 und einem Kommunikationskanal angeschlossen sind, der in diesem Fall durch eine verdrillte Leitung 4 dargestellt ist, die auch als nicht abgeschirmte verdrillte Leitung (oder UTP-Kabel) bezeichnet wird.
Der Sender-Empfänger der dargestellten Ausführungsform arbeitet in Übereinstimmung mit einem Übertragungsschema, das dem 1000BASE-T-Standard für eine Ethernet-Vollduplex-Datenübertragung mit 1 Gigabit pro Sekunde (Gb/s) über vier verdrillte Kupferleitungspaare der Kategorie 5 entspricht. Zur Erleichterung der Darstellung und Beschreibung zeigt die Ausführungsform gemäß 2 nur einen der vier 250Mb/s-Komponenten-Sender-Empfänger, die parallel konfiguriert sind und gleichzeitig arbeiten, um 1Gb/s zu erzielen, um eine 1Gb/s-Datenübertragung durchzuführen. Wenn alle vier der Komponenten-Sender-Empfänger gemeinsame Signalleitungen benutzen, sind diese als fette Linien dargestellt. Wenn die Signalleitungen zu einem einzelnen Sender-Empfänger gelegt sind, sind sie als dünnere Linien dargestellt.
Empfangene analoge Signale werden dem Empfängerabschnitt 32 zugeführt, wo sie durch einen Filter-/Verstärkungsschaltungsaufbau 457, wie etwa einen Hochpassfilter (HPF) und einen programmierbaren Gain Amplifier (PGA), vorkonditioniert werden können, bevor sie durch einen Empfangs-Analog-Digital-Umsetzer (ADC) 56 in digitale Signale umgewandelt werden, der z.B. mit einer Abtastrate von ungefähr 125 MHz arbeitet. Die ADC-Taktsteuerung wird durch den Ausgang einer Taktwiedergewinnungsschaltung 58 gesteuert, die als phasengekoppelter Regelkreis (phase-locked loop – PLL) oder als anderer Rückkopplungsregelschaltungsaufbau konfiguriert ist, der für einen bestimmbaren periodischen Betrieb ausgelegt ist.
Digitale Signale, die vom Empfangs-ADC 56 ausgegeben werden, werden, zusammen mit den Ausgängen der Empfangs-ADCs (nicht gezeigt) der anderen drei Komponenten-Sender-Empfänger, in eine Pair-Swap-Multiplexerschaltung (MUX) 55 eingegeben, die dazu dient, die vier Eingangssignale von den vier ADCs zu sortieren und jedes Signal zur Demodulation und zum Abgleich zu seiner jeweiligen geeigneten Demodulatorschaltung zu leiten. Da das Codierschema zur Gigabit-Datenübertragung auf der Voraussetzung basiert, dass die von jedem verdrillten Leitungspaar getragenen Signale einer eindimensionalen (1D-) Konstellation entsprechen und die vier verdrillten Leitungspaare kollektiv eine vierdimensionale (4D-) Konstellation bilden, muss jedes der vier verdrillten Leitungspaare einer bestimmten der vier Dimensionen eindeutig zugeordnet werden, so dass die Decodierung exakt ablaufen kann. Jedes nicht ermittelte und nicht kompensierte Swapping (Austauschen) der Leitungspaare würde zu einer fehlerhaften Decodierung führen. Der Pair-Swap-MUX 55 ordnet der Demodulationsschaltung 28 das korrekte Eingangssignal zu.
Der Demodulator 28 dient dazu, das digitale Empfangssignal zu demodulieren, und könnte auch einen Kanalabgleich vorsehen. Der Kanalabgleich könnte geeignetermaßen einen Schaltungsaufbau zum Kompensieren der Intersymbolstörungen (ISI – inter-symbol interterence) umfassen, die durch einen Teilantwort-Impulsformungsschaltungsaufbau im Senderabschnitt eines entfernten gigabitfähigen Sender- Empfängers verursacht werden, der das analoge Äquivalent des digitalen Empfangssignals gesendet hat. Zusätzlich zur ISI-Kompensation kompensiert die Demodulation auch andere Formen von Interterenzkomponenten, wie etwa Echo, Versatz und Nahnebensprechen (NEXT – near end crosstalk) durch Subtrahieren entsprechender Löschvektoren vom digitalen Empfangssignal. Eine Versatzlöschschaltung 27 generiert insbesondere eine Schätzung des Versatzes, die am analogen Eingangsteil des Sender-Empfängers (das den PGA und den ADC umfasst) eingegeben wird.
Drei NEXT-Löschschaltungen, die kollektiv mit 26 bezeichnet sind, bilden die Nahnebensprechbeeinträchtigungen im Empfangssignal nach, die durch die Interferenz zwischen dem Empfangssignal und den Symbolen (Signalen) verursacht werden, welche durch die Senderabschnitte der anderen drei lokalen Komponenten-Sender-Empfänger gesendet wurden. Da die NEXT-Löschschaltungen 26 mit dem Sendesignalpfad verbunden sind, hat jeder Empfänger Zugriff auf die durch die anderen drei lokalen Sender gesendeten Daten. Daher können NEXT-Beeinträchtigungen durch geeignete Filterung repliziert werden. Durch Subtrahieren des Ausgangs der NEXT-Löschschaltungen 26 vom Empfangssignal können NEXT-Beeinträchtigungen nahezu gelöscht werden.
Nach der Echo-, NEXT- und Versatzlöschung werden die Empfangssignale decodiert (z.B. durch eine Trellis-Decodiereinrichtung) und einem Empfangs-Physical-Coding-Sublayer-(PCS-)Block 24 und dann über eine medienunabhängige Schnittstellenschaltung (GMII) 23 der Media-Access-Schicht (MAC) 20 zugeführt.
Im Sendebetrieb werden Sendesignale vom MAC 20 über eine Sende-GMII-Schaltung 21 einem Sende-PCS-Block 22 zugeführt. Im Falle von Gigabit-Ethernet-Übertragungen könnten codierte Signale durch eine Teilantwort-Impulsformungsschaltung (nicht gezeigt) verarbeitet werden, bevor sie zu einem Sende-Digital-Analog-Umsetzer (TXDAC) 29 zur Umwandlung in analoge Signale geleitet werden, die sich zur Übertragung über eine verdrillte Leitung 4 zu einer entfernten Empfangseinrichtung über einen Leitungsschnittstellenschaltungsaufbau 59 eignen.
Das exemplarische Sender-/Empfängersystem gemäß 2 wurde in Zusammenhang mit einem Mehrpaar-Kommunikationssystem beschrieben, das in Übereinstimmung mit dem IEEE802.3-Standard (auch 1000BASE-T genannt) für eine 1-Gigabit-Ethernet-Vollduplexdatenübertragung über eine verdrillte Leitung der Kategorie 5 arbeitet. Erfindungsgemäß ist der exemplarische Sender-Empfänger jedoch ferner zum Betrieb in Verbindung mit 10BASE-T-, 100BASE-T- und 100BASE-Tx-Leistungsstandards konfigurierbar. Insbesondere der Sender 29 ist dafür konfigurierbar, sowohl die 1,0Volt-Ausgangsschwankungen, die für Tx charakteristisch sind, als auch die 2,5Volt-Ausgangsschwankungen vorzusehen, die charakteristisch für den 10BASE-T-Betrieb sind.
Bidirektionale analoge Signale werden über den Leitungsschnittstellenschaltungsaufbau 59 an einen 2-Leitungs-Übertragungskanal 4 gesendet und von diesem empfangen. Bei dem dargestellten Sender-/Empfängersystem gemäß 2 sind sowohl der Sender 30 als auch der Empfänger 32 über den Leitungsschnittstellenschaltungsaufbau 59 mit dem Übertragungskanal 4 verbunden, so dass ein bidirektionaler Signalpfad zwischen dem Sender-Empfänger und der Schnittstellenschaltung 59 vorhanden ist. Dieser bidirektionale Signalpfad teilt sich an einer Verbindungsstelle 64 in einen Empfangssignalpfad und einen Sendesignalpfad auf, an welcher Stelle während eines Vollduplexbetriebs sowohl Sende- als auch Empfangssignale vorhanden sind. An der Verbindungsstelle 64 vorhandene Sendesignale werden vom Empfangs-ADC 56 durch eine Sendesignallöschschaltung 5 getrennt, die zwischen der bidirektionalen Signalverbindungsstelle und dem analogen Eingangsteil des Empfängers angeschlossen ist.
Auf eine nachfolgend genauer beschriebene Art und Weise dient die Sendesignallöschschaltung 5 dazu, auf der Empfangssignalleitung erscheinende Signale zu bewerten und diese Signale zu konditionieren, so dass etwaige Sendesignalkomponenten vor der Einführung des Empfangssignals in das analoge Eingangsteil und den Empfangs-ADC 56 von der Empfangssignalleitung entfernt werden. Des Weiteren stört eine solche Konditionierung die Komponenten des Sendesignals vor der Einführung des Signals in den Kanal nicht. Die Sendesignallöschschaltung 5 ist angeschlossen, um das durch den Impulsformer 22 zum Sende-DAC 29 geleitete digitale Sendesignal zu empfangen, und spricht betriebsfähig darauf an. Da die Löschschaltung 5 in Antwort auf dasselbe digitale Sendesignal wie ein Sende-DAC 29 arbeitet, ist die Löschschaltung 5 dazu in der Lage, ein Konditionierungs- oder Löschsignal auszubilden, das im Wesentlichen direkt dem analogen Sendesignal entspricht, das durch einen Sende-DAC des Sender-Empfängers erzeugt wurde.
Im Allgemeinen kann jedes analoge Nachrichtensignal, ob im Basisband oder im Durchlassbereich, durch die Löschschaltung 5 zur Vollduplex-Datenübertragung über einen beliebigen Übertragungskanal verarbeitet werden. Die Nachrichtensignalcharakteristika werden jedoch an den Eingängen des Empfangs-ADC 56 effizient gelöscht, so dass eine Vollduplex-Datenübertragung stattfinden kann, ohne dass ein Nachrichtensignal eines Senders ein Empfangssignal mitschwemmt, das über einen allgemein verlustreichen Kanal übertragen worden sein könnte, der durch einen relativ schlechten Störabstand oder Rauschabstand (SNR) gekennzeichnet ist. Das Sendenachrichtensignal wird konditioniert, bevor es zum Übertragungskanal geleitet wird, wodurch des dem System möglich ist, mit einem reineren Signal zu arbeiten, was zu einer reineren, effizienteren und präziseren Signalunterdrückungscharakteristik am Empfangsende der Verbindungsstelle führt.
Mit anderen Worten, die Löschschaltung 5 ist an einer Verbindungsstelle eines Sendeblocks, eines Empfangsblocks und eines Übertragungskanalpufferschaltungsaufbaus, der durch eine Leitungsschnittstellenschaltung repräsentiert ist, eines bidirektionalen Sender-Empfängers angeordnet. Die Löschschaltung verarbeitet Sendesignale, die an der Verbindungsstelle erscheinen, um einen im Wesentlichen ungestörten Durchtritt von analogen Sendesignalen zur Kanalseite der Verbindungsstelle zulassen, während der Durchtritt von analogen Sendesignalen zur Empfangsseite der Verbindungsstelle begrenzt wird, so dass die Empfangssignale unbeeinträchtigt durch überlagernde Komponenten von Sendesignalen durch das analoge Eingangsteil verarbeitet werden können.
Die Synchronisiereinheits- oder Zeitgeberschaltung 7 generiert die erforderliche Taktsteuerung für die mehreren Sender. Auf eine nachfolgend genauer beschriebene Art und Weise ist jeder Sender 29 so konstruiert, dass er einen Digital-Analog-Umsetzer (DAC) mit einer Anordnung von Ausgangstreiberzellen umfasst, wobei einzelne Zellen die Anordnung bilden, die adaptiv in den Betrieb integriert oder von diesem ausgeschlossen werden kann, um eine Vielzahl an charakteristischen Ausgangsspannungsschwankungen zu definieren. Die einzelnen Ausgangstreiberzellen werden durch eine DAC-Decodiereinrichtung gesteuert. In Antwort auf den Wert des digitalen Eingangs generiert die DAC-Decodiereinrichtung ein DAC-Steuerwort, das bestimmt, welche Sätze der Ausgangszellen angeschaltet und welche Sätze abgeschaltet werden.
Der Ausgangsstrom des DAC wird durch eine Anordnung von identischen Leitungstreiberzellen generiert, von denen jede jeweilige, von einer DAC-Decodiereinrichtung kommende Treibersteuerungen umfasst. Für jeden Wert des digitalen Eingangs generiert die DAC-Decodiereinrichtung ein Steuerwort. Diese Treiberzellen werden in Abhängigkeit von den DAC-Steuerworten entweder an- oder abgeschaltet. Für jedes digitalisierte Eingangsmuster werden die Ausgangsströme sämtlicher Leitungstrei berzellen summiert, um eine analoge Darstellung des digitalen Eingangs zu erzeugen. Die Anzahl an Leitungstreiberzellen wird so gewählt, dass die Auflösungsanforderungen des DAC erfüllt werden. Jede Leitungstreiberzelle hat eine hohe Ausgangsimpedanz, so dass die Sendeausgangsimpedanz des Senders durch einen externen Widerstand bestimmt wird. Alle Treiberzellen haben eine topologisch identische Schaltungauslegung, so dass jeder Senderleitungstreiber genaue und lineare Ausgangsstrompegel erreichen kann.
3 zeigt eine Ausführungsform einer Architektur des Senders 29. Der Sender umfasst eine interpolierende digitale Filterfunktion zum Impulsformen des Sendesignals, um die durch die Übertragungsleitung verursachte EMI-Emission zu verringern. Das Impulsformen umfasst eine Modifikation eines Signalspektrums durch Reduzieren der scharten Kanten des Signals und trägt wirksam zur Herabsetzung der EMI-Emissionen in einem Übertragungssystem bei. Ein DAC (nicht als separater Block dargestellt) wandelt den gefilterten digitalen Ausgang in einen analogen Signalstrom um.
Digitale Eingangsdaten werden einem interpolierenden digitalen Filter 33 zugeführt. Die gefilterten Daten gehen dann an eine binäre DAC-Decodiereinrichtung 34, die die DAC-Steuerworte erzeugt. Jedes Bit in einem Steuerwort steuert eine Ausgangstreiberzelle durch An- oder Abschalten der Stromzelle. Die Steuerworte werden zu einer DAC-Strombetriebsart-Leitungstreiberanordnung 36 geleitet, die mehrere Ausgangstreiberzellen umfasst. Die Ausgänge aller Stromzellen werden summiert, um das analoge Ausgangssignal zu erzeugen. Die Anzahl an Treiberzellen wird durch die gewünschte Auflösung des DAC bestimmt. Die interpolierende Funktion des digitalen Filters 33 ist zusammen mit der binären Decodierfunktion in einer Speichereinrichtung, wie efwa einem ROM 31, integriert. Mit anderen Worten, die Funktionen des digitalen Filters und der DAC-Decodiereinrichtung sind als Teil des ROM-Inhalts implementiert. Dieser ROM ersetzt digitale Filterschaltungen, die DAC-Decodierlogik und die Resynchronisierlogik. Bei einer derartigen Ausführung ersetzen die logische Implementierung und der Speicher die digitalen Filterschaltungen, die DAC-Decodierlogikschaitung und die Resynchronisierlogikschaltungen, die herkömmlicherweise in der Hardware ausgeführt werden. Dadurch wird die Funktionalität der Hardware dieser Schaltungen in eine arithmetische Form gebracht und in einer Speichereinrichtung implementiert.
Die Ausgangsdaten des ROM (gefilterte und decodierte Daten) werden durch einen Multiplexer 35 ausgewählt, der unter Einsatz einer Synchronisationsreferenz 7 synchronisiert wird. Die Resynchronisierlogik, die auf dem Gebiet der DAC-Konstruktion normalerweise am Ausgang einer DAC-Decodiereinrichtung benötigt wird und im Allgemeinen mit einem DAC-Leitungstreiber integriert ist, ist nicht länger erforderlich, da die DAC-Decodierfunktion im ROM ausgeführt und anschließend durch den Multiplexer 35 synchronisiert wird. Ein stabile und gut gesteuerte Synchronisationsreferenz 7 generiert durch einen Taktgeber die Steuertakte und Taktverzögerungen für die verschiedenen Blöcke.
Der Ausgang des Multiplexers wird ferner durch einen zeitdiskreten analogen Filter 9 gefiltert. Der zeitdiskrete analoge Filter ist mit der DAC-Leitungstreiberanordnung 36 integriert, um harmonische Hochfrequenzoberschwingungen des Ausgangssendesignals zu unterdrücken. In Abhängigkeit von dem Ausgang des Multiplexers wird eine gewählte Anzahl an Stromtreibern in der Leitungstreiberanordnung 36 angeschaltet, um einen Strom zu erzeugen, der dem Wert des gefilterten digitalen Eingangssignals entspricht. Die Leitungstreiberanordnung erzeugt einen Gegentaktstromausgang, der die UTP-Leitungslast ansteuert. Die Leitungstreiberanordnung 36 kann für einen energieeffizienten Betrieb unter Verwendung der adaptiv konfigurierbaren Klasse-A-/Klasse-B-Schaltung gesteuert werden. Bei einer Ausführungsform der vorliegenden Erfindung verarbeitet ein analoger Ausgangsfilter 37 das Ausgangssignal vom Leitungstreiber weiter, um glattere Kanten zu erreichen, um die EMI-Emissionen weiter zu verringern.
Bei einer Ausführungsform ist der digitale Filter 33 ein Finite-Impulse-Response-(FIR-)Filter. Der Ausgang eines FIR-Filters ist eine gewichtete Summe ausschließlich der derzeitigen und früheren Eingangsmuster und keine Funktion des Ausgangs. Zur Durchführung einer Interpolationsfunktion zum Wellenformen des Sendesignals wird eine gewichtete Summe der derzeitigen und früheren Eingangssignale berechnet, um den Ausgang des Filters zu erzeugen. Die gewichtete Summe wird durch die Wahl der Filterkoeffizienten bestimmt. Die Ordnung der früheren Eingänge, die zum Bestimmen eines derzeitigen Ausgangs berücksichtigt werden, wird als Ordnung des Filters bezeichnet.
4 zeigt ein Funktionsdiagramm des ROM 31, der den digitalen Filter 33 und die DAC-Decodiereinrichtung 34 umfasst. Die digitale Filterfunktion ist in N kleinere digitale Filter 46a–46h aufgeteilt, die mit der Eingangsdatenrate 1/T arbeiten, jedoch durch 1/Nstel des Datenzeitintervalls gestaffelt sind. Mit anderen Worten, bei einer Interpolationsrate N von acht sind acht kleinere digitale Filter vorhanden. Jeder kleinere Filter ist im Wesentlichen ein kleinerer ROM. Konzeptionell gehen die Eingangsdaten an zwei Schieberegister 41, 42 eines exemplarischen Filters zweiter Ordnung. Für jeden kleineren Filter werden die jeweiligen vorherigen Eingangsdatenstränge mit den jeweiligen Filterkoeffizienten C0–C15 multipliziert und dann summiert, um den Ausgang eines jeden kleineren Filters zu generieren. Die Ausgänge der kleineren Filter werden einer jeweiligen DAC-Decodiereinrichtung (DAC-Decoder) 43a–43h zugeführt. Beispielsweise werden im Filter Nr. 0 die Datenstränge mit den Koeffizienten C0 und C8 multipliziert und summiert bevor sie an die DAC-Decodiereinrichtung 43a gehen. Innerhalb des ROM werden die Schieberegister und die digitalen Filter zu Auswahlschaltungen zum Auswählen des jeweiligen ROM-Wortes. Bei einer Ausführungsform wird die Interpolation des digitalen Signals durch einen Funktionsfilter vierundzwanzigster Ordnung durchgeführt, der durch acht Funktionsfilter dritter Ordnung in einem ROM mit drei Schieberegistern implementiert ist.
Bezug nehmend wieder auf 4 werden die acht Ausgänge der digitalen Filter 26a–26h von acht binären Decodiereinrichtungen 43a–43h verarbeitet, die die Ausgänge in DAC-Steuerworte 47a–47h umwandeln. Der 8-zu-1-Multiplexer 35 wählt eines der DAC-Steuerworte mit der achtfachen Datenrate aus, so dass die Multiplexerausgangsrate 8/T beträgt. In 4 beispielsweise beträgt, bei 10Base-T, N 8 und die DAC-Steuerwortrate das Achtfache von 20 MHz oder 160 MHz. Die Taktsteuerung zwischen der Multiplexerauswahlsteuerung 45 und dem Betrieb des digitalen Filters ermöglicht eine ausreichende Einschwingzeit für jede Filter- und Decodiereinrichtungskombination.
Bei anderen Interpolationsraten N sind N digitale Filter und N binäre Decodiereinrichtungen vorhanden, um N Steuerworte zu erzeugen. Ein N-zu-1-Multiplexer wählt Steuerworte mit der N-fachen Datenrate aus, um eine Multiplexerausgangsrate von N/T vorzusehen.
Die Auswahlsteuerung und Ordnung der digitalen Filter folgt einer Gray-Code-Ordnung, die Störspitzen im DAC-Steuerwort verhindert, da die Auswahl nur Überführungen zum richtigen nachfolgenden Filter zulässt. Ein Gray-Code ist ein binärer Code, bei dem aufeinander folgende Zahlen durch binäre Ausdrücke dargestellt werden, von denen sich jeder an nur einer Stelle von dem vorherigen Ausdruck unterscheidet. Darüber hinaus umfasst die Gray-Code-Auswahlsteuerung das Merkmal, dass keine Steuerbitleitungen erforderlich sind, um über der halben Multiplexerauswahlrate, d.h. 0,5*N/T, zu arbeiten. Da das DAC-Steuerwort durch die Multiplexersteuerauswahl synchronisiert wird, wird keine Anordnung von Resynchro nisationszwischenspeichern im DAC benötigt. Die acht Filter sind in 4 bildlich angeordnet, um eine Gray-Code-Auswahl durch den Multiplexer 35 darzustellen.
Die Eingangsdatenrate des digitalen Filters 33 beträgt 1/T, wobei T beispielsweise bei 100Base-T4-Ethernet-Übertragungsleitungen 40 ns und bei 10-Base-T-Ethernet-Übertragungsleitungen 50 ns beträgt. Die Eingangsdaten werden durch die Rate N interpoliert. Der interpolierende digitale Filter erzeugt Ausgangsmuster mit N/T. Die Koeffizienten der Filter werden so gewählt, dass die Impulsfarmanforderung der speziellen Kommunikationsanwendung erfüllt wird. Beispielsweise bei 10Base-T folgen die Koeffizienten einem linearen Filter, der eine um 100% erhöhte Kosinusantwort erzeugt, nachdem diese durch ein 100 Meter langes UTP-Leitungsmodell gefiltert worden ist. Bei 100Base-T4 folgen die Koeffizienten einem linearen Filter, der eine um 100% erhöhte Kosinusantwort erzeugt, nachdem diese durch einen Potenzfilter dritter Ordnung gefiltert worden ist.
Der digitale Filter ist so konzipiert, dass er die Eingangssignalanforderungen einer speziellen Übertragungsleitung erfüllt. Die Koeffizienten des Filters werden durch eine Rückschau gewählt, um zu bestimmen, welche Werte der Filterkoeffizienten das gewünschte Ausgangssignal erzeugen würden. Beispielsweise ist bei einer Ausführungsform einer 10Base-T-Übertragungsleitung eine um 100% erhöhe Kosinusantwort erforderlich, wobei die Filterkoeffzienten basierend auf der Transferfunktion der Übertragungsleitung und dem erforderlichen Ausgang gewählt werden. Die Filterergebnisse werden dann in einem ROM als Nachschlagetabellen gespeichert. Mit anderen Worten, die Koeffizienten werden dazu verwendet, den Inhalt des ROM zu bestimmen. Die DAC-Decodiereinrichtungsfunktion ist, zusammen mit den Koeffizienten des digitalen interpolierenden Filters, in derselben Nachschlagetabelle im ROM integriert und gespeichert. Infolgedessen umfasst jedes Wort des ROM alle Funktionen zum Berechnen des Filterausgangs sowie alle Funktionen zum Decodieren des DAC. Diese Technik beseitigt nicht nur den Bedarf an einer separaten digitalen Filterschaltung, sondern macht außerdem die Resynchronisierung des Ausgangs der DAC-Decodiereinrichtung unnötig, bevor er an eine DAC-Treiberzelle geht.
Ein phasengekoppelter Regelkreis (PLL) wird dazu verwendet, die erforderlichen Taktsignale (Synchronisationsreferenz 7) zum Ausgeben der richtigen Daten zur richtigen Zeit aus dem ROM zu generieren. Ein Sender, der mehrere Kommunikationsanwendungen unterstützt, wie etwa ein 10Base-T, 100Base-T4/TX/T2- oder 1000Base-T-Produkt, benötigt eine unterschiedliche digitale Filterung (z.B. verschie dene Werte der Filterkoeffizienten). Daher sind mehrere kleinere ROMs (digitale Filter) implementiert, es wird jedoch unter Verwendung eines Übertragungsartsteuersignals nur der Ausgang des richtigen kleineren ROM ausgewählt. 5 zeigt eine exemplarische Ausführungsform von 10Base-T-, 100Base-TX- und 1000Base-T-Übertragungsarten. In Abhängigkeit von der Übertragungsart wählt eine Betriebsartauswahlsteuerung einen der drei kleineren ROMs 51, 52 oder 53 aus und der Ausgang des gewählten ROM geht an den Multiplexer. Die zwei anderen kleineren ROMs, die nicht ausgewählt wurden, sind inaktiv und daher von der Ausgangsleitung getrennt.
In jedem kleineren ROM gibt es so viele Reihen wie Bits im ROM-Wort vorhanden sind. Ein ROM-Wort mit j Bits beispielsweise hat j Reihen. Außerdem sind in jedem kleineren ROM i Worte gespeichert. Bezug nehmend nun auf 6 ist, wenn die 10Base-T-Betriebsart gewählt wird, der ROM 51 aktiv und die ROMs 52 und 953 sind inaktiv und von der Ausgangsleitung getrennt. Insbesondere alle MOSFETs, Mbij und Mcij, sind aus und daher erdfrei. In Abhängigkeit vom Inhalt des ROM 51 kann die 10Base-T-Steuerung 61 einen der MOSFETs Ma11-Ma1i in Reihe 1 anschalten, was zu einem Low-Logikpegel am Ausgang führt. Die MOSFETs in anderen Reihen des ROM wären je nach Anforderung des ROM-Worts dementsprechend offen oder geschlossen.
7 zeigt eine Ausführungsform der ROM-Steuerlogik für eine Dreistufenfilterausführung. Die Eingangsdaten werden durch drei Schieberegister 71, 72 und 73 verschoben, die durch PHI1 getaktet werden, welches mit 40 MHz läuft, um die ROM-Steuersignale Q0, Q1 und Q2 zu erzeugen. Es werden jedoch drei weitere Schieberegister 72, 74 und 76 verwendet, die durch PHI1B (PHI1 invertiert) getaktet werden, um drei weitere ROM-Steuersignale Q0d, Q1d und Q2d zu generieren. Diese zwei Sätze an ROM-Steuersignalen, wobei ein Satz zeitverzögert ist, werden dazu verwendet, die zwei Hälften eines ROM-Worts zu zwei unterschiedlichen Zeitpunkten zu generieren. Diese Technik stellt sicher, dass ausreichend Zeit zum Einschwingen der ROM-Daten am Eingang des Multiplexers 35 vorhanden ist.
Jeder kleinere ROM, der im ROM 31 enthalten ist, kann in mehreren ROM-Anordnungen organisiert werden, wobei jede ROM-Anordnung eine unterschiedliche Taktsteuerung zum Ausgeben der ROM-Daten hat. Wie in 8 gezeigt, ist jeder kleinere ROM in zwei ROM-Anordnungen unterteilt. Die erste ROM-Anordnung enthält Datenzellen für die erste Hälfte jedes ROM-Worts (O(0–3)) und wird durch die ROM-Decodiereinrichtung 81 gesteuert, die die Steuersignale Q0–Q2 verwendet. Die zweite ROM-Anordnung enthält Datenzellen für die zweite Hälfte jedes ROM-Worts (O(4–7)) und wird durch die ROM-Decodiereinrichtung 82 gesteuert, die die Steuersignale Q0d–Q2d verwendet. Somit werden O(0–3) zu PHI1 und O(4–7) zu PHI1B synchronisiert, um eine ausreichende Dateneinschwingzeit zu gewährleisten. Der 8-zu-1-Multiplexer 35 wählt jedes der ROM-Wortbits O(0–7) basierend auf einer Gray-Code-Ordnung aus, um die weitere Integrität der Signale zu gewährleisten, die an die DAC-Decodiereinrichtung gehen.
Ein Blockdiagramm einer exemplarischen ROM-Decodiereinrichtung und der Taktsignale für Zwei-Biteingangsdaten für jeden Sender ist in 9 dargestellt. Zwei Taktphasen CK0 und CK4 und deren Inversionen CK0B und CK4B werden von einem PLL (in 11 gezeigt) generiert. Diese Taktphasen werden von einem Eingangstaktpuffer 91 zwischengespeichert, bevor sie einem FIR-Taktgeber 92 zugeführt werden. Basierend auf der Taktphase MCK0 und deren Inversion MCK0B sowie der Taktphase MCK4 und deren Inversion MCK4B, werden die Taktsignale PHI1 und PH1B durch den Taktgeber 92 generiert. Die Taktsignale PHI1 und PHI1B werden von dem Register 93 verwendet, um die ROM-Steuersignale Q0–2 und Q0d–2d zu generieren. Diese Steuersignale werden dann dem ROM 31 zugeführt.
Das Zeitablaufdiagramm des ROM 31 und des Muitiplexers 35 bei einer Interpolationsrate von acht ist in 10 gezeigt. Das Taktsignal PHI1 wird aus der Taktphase MCK0 generiert und dazu verwendet, die Eingangsdaten zu takten, um die ROM-Steuersignale Q0–2 zu erzeugen. PHI1B, die Inversion von PHI1, wird dazu verwendet, die Eingangsdaten zu takten, um die ROM-Steuersignale Q0d–2d zu generieren. Die ROM-Steuersignale Q0–2 werden zur Erzeugung der ROM-Ausgänge O(0–3) und die Signale Q0d–2d zur Erzeugung der ROM-Ausgänge O(4–7) verwendet. Multiplexerauswahlsignale SEL0-2 werden nach einem Gray-Schema dazu verwendet, an den ROM-Ausgängen mit der achtfachen Frequenz von MCK0 ein Multiplex-Verfahren durchzuführen.
Die Taktsignale können durch eine Synchronisiereinheitsschaltung, wie etwa einen PLL, exakt generiert werden, welche einen spannungsgeregelten Oszillator (VCO) umfasst. Wenn ein PLL als Frequenz-Synthesizer verwendet wird, ist der VCO in eine Bezugsfrequenz unterteilt, die auf eine Frequenz getaktet ist, welche von einer genauen Quelle, wie etwa einem Kristalloszillator, hergeleitet wird. 11 zeigt einen PLL, der bei einer Ausführungsform der vorliegenden Erfindung zum Generieren der erforderlichen Taktsignale verwendet wird. Der Phasendetektor 111 erzeugt zwei periodische Ausgangssignale als Funktion des Frequenzunterschieds seiner zwei Eingangstakte. Diese zwei Ausgänge werden einer Ladungspumpe 112 zugeführt. Der Ausgang der Ladungspumpe 112 hat eine Dreizustandsfähigkeit. Abhängig davon, welcher Eingang eingeschaltet wird, ist der Ausgang der Ladungspumpe eine positive Stromquelle, eine negative Stromquelle oder ein offener Stromkreis.
Ein Filter 113 filtert die Hochfrequenzkomponenten des Ausgangs der Ladungspumpe, bevor dieser in einen VCO 114 eingegeben wird, um den VCO stabil zu halten. Der Ausgang des VCO ist durch fünf (115) geteilt, so dass er mit den Kristalloszillator ansteuert, bevor er zum Phasendetektor 111 als dessen erster Eingang zurückgeführt wird. Der zweite Eingang des Phasendetektors wird durch einen Taktgeber angesteuert. Auf diese Weise werden Taktsignale mit einem Vielfachen des Taktgebers erzeugt. Die Auswahl und Ordnung des DAC-Decodiereinrichtungsausgangs durch den MUX folgt einem Gray-Code-Auswahlkriterium, das Störspitzen in den ausgebildeten DAC-Steuerworten verhindert, da das Auswahlkriterium nur Überführungen zu richtigen Decodiereinrichtungsausgängen zulässt.
12A ist eine halbschematische Blockdiagrammdarstellung eines Klasse-A/B-Schaltlogikschaltungsaufbaus 120, der zum Empfangen eines DAC-Steuerworts und zum Generieren mehrerer Leitungstreiberzellensteuersignale geeignet ist, wobei jeder Satz Steuersignale einer bestimmten der einzelnen Leitungstreiberzellen entspricht, welche eine Leitungstreiberanordnung bilden. DAC-Steuerworte steuern den Betrieb einer Klasse-A/B-Schaltlogikschaltung 120, die wiederum den einzelnen Leitungstreiberzellen, die eine Leitungstreiberanordnung 122 bilden, Aktivierungssignale zuführt. Der Ausgangsstrom eines DAC wird charakteristischerweise durch eine Anordnung identischer Leitungstreiberzellen generiert, die in Abhängigkeit von dem Zustand eines bestimmten DAC-Steuetworts an- oder abgeschaltet wird. Für jedes Eingangsmuster werden die Ausgangsströme aller aktiven Leitungstreiberzellen an einer Summierverbindung summiert, um eine analoge Darstellung des ursprünglichen digitalen Eingangs zu erzeugen. Die Steuerung der einzelnen Treiberzellen und ihre Betriebsart (Klasse-A/B) wird durch "Auswahlsignale" bestimmt, die der Klasse-A/B-Schaltlogikschaltung 120 zugeführt werden. Die Anzahl der implementierten einzelnen Leitungstreiberzellen und deren charakteristische Betriebsart werden zwangsläufig so gewählt, dass die Auflösungsanforderungen des DAC, wie durch den Übertragungsstandard definiert, erfüllt werden.
Bei einem Sender, der mehrere Kommunikationsstandards unterstützt, wie etwa 10BASE-T, 100BASE-T4/Tx/T2 und dergleichen, hängt die Anzahl der einzelnen Treiberzellen, die die Treiberanordnung bilden, von der maximalen ungünstigsten (worst-case) Ausgangsspannungsschwankung ab, die von den Übertragungsstandards benötigt wird. Bei der exemplarischen Ausführungsform sind fünfundzwanzig einzelne Stromtreiberzellen vorhanden, von denen jede eine bestimmte Strommenge ausgibt und die für die Zwecke dieser Beschreibung als normiert betrachtet werden, so dass jede der fünfundzwanzig Zellen als "Vollzelle" bezeichnet werden könnte. Darüber hinaus umfasst die Leitungstreiberanordnung 122 eine "Halbzelle", die so definiert wird, da die durch diese Zelle erzeugte Strommenge einen Wert hat, der einer Hälfte des Wertes der Strommenge entspricht, die von den fünfundzwanzig "Vollzellen" ausgegeben wird. Demgemäß können in Abhängigkeit von dem aktuellen Wert der Strommenge und der Last, über der der Ausgangsstrom ausgebildet wird, von dem erfindungsgemäßen Sender in fünfzig gleichgroßen "Halbschritten" Vollwert-Ausgangsschwankungen ausgebildet werden, indem verschiedene Kombinationen von "Vollzellen" und "Halbzellen" in Betrieb geschaltet werden.
Im normalen 10BASE-T-Betrieb beispielsweise beträgt die durch den Standard definierte Ausgangsspannungsschwankung 2,5 Volt. Um diese Ausgangsspannungsschwankung vorzusehen, werden alle fünfundzwanzig Zellen zuzüglich der "Halbzelle" dazu verwendet, den Ausgang auszubilden. Es versteht sich für Fachleute auf dem Gebiet, dass jede der fünfundzwanzig "Vollzellen" einen Strom ausbildet, der ausreicht, um über einer Last 0,10 Volt auszubilden, wobei die "Halbzelle" dem Ausgang einen zusätzlichen Körnigkeitsgrad verleiht. Im Gegensatz dazu definiert der Standard bei der 100BASE-Tx-Betriebsart eine Ausgangsschwankung von 1,0 Volt. Wenn die Treiberzellen dafür konfiguriert sind, jeweils 0,10 Volt über einer Last auszubilden, sind nur zehn Zellen aus der Leitungstreiberanordnung erforderlich, um diese Ausgangsspannung vorzusehen.
In 12A umfasst die Schaltlogikschaltung 120 sechsundzwanzig Klasse-A/B-Steuerschaltungen 122, von denen jede definiert, ob ihre jeweilige Leitungstreiberzelle betriebsbereit oder nicht betriebsbereit ist und, wenn sie betriebsbereit ist, ob jede entsprechende Treiberzelle in der Klasse-A- oder Klasse-B-Betriebsart einen Gegentaktstrom ausgibt. Jede der Klasse-A/B-Steuerschaltungen 122 definiert vier Ausgangssignale a, b, c und d, die auf eine nachfolgend genauer beschriebene Art und Weise sowohl den Betrieb als auch die Betriebsart jeder Leitungstreiberzelle steuern. Die Steuersignale werden von jeder der Steuerschaltungen 122 in Übereinstimmung mit einem Auswahlsignal (SEL) bestätigt, welches durch die Synchronisationsreferenz 7 gemäß 3 bestätigt wird.
Bezug nehmend nun auf 12B kann bei einer Ausführungsform der vorliegenden Erfindung jede Stromtreiberzelle 126 so gesteuert werden, dass sie in einem Klasse-A-Betrieb, einem Klasse-B-Betrieb oder einer Kombination aus Klasse-A- und Klasse-B-Betrieb arbeitet, indem die Steuersignale a, b, c und d durch einen 2:1-MUX 125 entweder von einer Klasse-A-Treibersteueriogikschaltung 123 oder von einer Klasse-B-Treibersteuerlogikschaitung 124 ausgewählt werden. Die Bestimmung, ob die Leitungstreiberzelle in der Klasse-A- oder Klasse-B-Betriebsart betrieben wird, wird durch ein Auswahlsignal durchgeführt, das bestimmt, welches der Steuersignale (a, b, c und d) durch den MUX 125 ausgewählt wird. Des Weiteren wird die Bestimmung des binären Zustands des Steuersignals (a, b, c und d) durch zwei Eingangssignale In0 und In1 durchgeführt, die den Abschnitt des DAC-Steuerworts bilden, der zu diesem spezifischen entsprechenden Klasse-A/B-Schaltlogikabschnitt geleitet wird. Eine exemplarische adaptiv konfigurierbare Klasse-A-/Klasse-B-Schaltung ist nachfolgend im Detail beschrieben.
Hierbei sei darauf hingewiesen, dass die DAC-Decodiereinrichtung 34 (3) zwangsläufig so viele Ausgänge hat wie zu betreibende einzelne Leitungstreiberzellen vorhanden sind, d.h. der Ausgang der DAC-Decodiereinrichtung ist bei der exemplarischen Ausführungsform 26-fach. Daher ist die DAC-Decodiereinrichtung dazu in der Lage, sechsundzwanzig Paare der Steuersignale In0 und In1 bereitzustellen, wobei ein Paar zu jeder Schaltlogik- und Leitungstreiberzellenkombination geleitet wird.
Bezug nehmend nun auf 13 ist eine exemplarische Ausführungsform einer einzelnen Leitungstreiberzelle allgemein unter 126 dargestellt. Allgemein gesprochen, könnte die Leitungstreiberzelle 126 treffend als zwei Differenzpaare beschrieben werden, die quer miteinander gekoppelt sind, um einen differentiellen Ausgang (I_pI_n) zu bilden. Durch jedes der Differenzpaare fließender Strom wird durch zwei n-Kanalstromquellentransistoren 131 und 132 definiert, deren Gateanschlüsse jeweils mit einer stabilen Vorspannung verbunden sind, die durch einen n-Kanaltransistor 133 ausgebildet wird, der als Spannungsfolger konfiguriert ist. Die durch den MOSFET-Diodentransistor 133 generierte Vorspannung wird durch den charakteristischen Wert einer Stromquelle 138 bestimmt, die dem MOSFET-Diodentransistor 133 eine stabile Stromreferenz zuführt, so dass an seinem Gateanschluss eine stabile Vorspannung ausgebildet wird.
Wie im Stand der Technik wohlbekannt ist, leiten die Stromquellentransistoren 131 und 132 einen charakteristischen Strom, der proportional zu dem durch die Strom quelle 138 ausgebildeten Strom ist, wobei die Proportionalitätskonstante durch die Flächenverhältnisse des Stromquellentransistors in Bezug auf den MOSFET-Diodentransistor 133 bestimmt wird. Wie hierin verwendet, bezeichnet der Begriff "Flächenverhältnis" das wohlbekannte Breiten-/Längenverhältnis (W/L-Verhältnis) des Transistors.
Differenzielle Ausgangsströme werden betrieblich durch die Differenzpaare in Anfwort auf die Steuereingänge a, b, c und d ausgebildet, die jeweils den Gateanschluss eines jeweiligen n-Kanaltransistors 134, 135, 136 und 137 ansteuern, welche als Schalter konfiguriert sind. N-Kanalschalttransistoren steuern den Ausgangsstrombetrieb der Treiberzelle und bestimmen die Strommenge, die die differentiellen Ausgänge definiert.
Bei aufeinander abgestimmten Stromquellen 131 und 132 beispielsweise, die jeweils einen charakteristischen Strom I leiten, wenn sich die Steuersignale a und c in einem Zustand befinden, um die entsprechenden Schalttransistoren 134 und 136 anzuschalten, während sich die Steuersignale b und d in einem Zustand befinden, um die Schalttransistoren 135 und 137 in einem ausgeschalteten Zustand zu halten, definiert die I_p-Ausgangsbetriebsart einen Strom, der gleich 2xI ist, wobei I_n gleich 0 ist. Andere Kombinationen sind für Fachleute auf dem Gebiet offensichtlich und können durch bloßes An- oder Abschalten der verschiedenen Schalttransistoren gemäß einer programmierten Sequenz bestimmt werden, bis alle möglichen binären Kombinationen von Steuersignalzuständen erschöpft sind. Daher steuern die Transistoren 134, 135, 136 und 137, die als Schalter konfiguriert sind, den Ausgangsstrombetrieb der Leitungstreiberzelle, der durch die Stromquellen generiert wird.
Wie vorstehend erwähnt, kann jede einzelne Stromtreiberzelle durch den Betrieb des Klasse-A- und Klasse-B-Treibersteuerlogikschaltungsaufbaus 123 und 124 gemäß 12B so gesteuert werden, dass sie entweder in einem Klasse-A-Betrieb, einem Klasse-B-Betrieb oder einer Kombination aus Klasse-A- und Klasse-B-Betrieb arbeitet. Bezug nehmend auf die Stromtreiberzelle 126 gemäß 13 wird nun in Verbindung mit den folgenden Tabellen 1 und 2 der Klasse-A- und Klasse-B-Betrieb der Treiberzellen beschrieben.
Der Klasse-A-Betrieb der Leitungstreiberzelle ist insbesondere durch einen konstanten Gleichtaktausgangsstrom gekennzeichnet, ohne Berücksichtigung des aktuellen Werts des Gegentaktausgangsstroms der Zelle. Tabelle 1
Wie in Tabelle 1 dargestellt, ist ersichtlich, dass, unter den spezifischen binären Zuständen der Steuersignale a, b, c und d, der Gleichtaktausgangsstrom einen konstant Wert von 2,0*I hat. Wenn beispielsweise die Steuersignale a und d high sind, während die Steuersignale b und c low sind, befinden die entsprechenden Schalttransistoren 134 und 137 beide im eingeschalteten Zustand, was bewirkt, dass sie jeweils den vollen Wert I des durch die jeweiligen Stromquellen 131 und 132 erzeugten Stroms leiten. Demgemäß nehmen die Ausgänge Ip und In jeweils einen Wert von 1,0*I an. Wie in der zweiten Zeile von Tabelle 1 gezeigt, leitet, wenn das Steuersignal c high gesetzt wird, wodurch der zweite Schalttransistor 136 des entsprechenden Differenzpaares eingeschaltet wird, jeder der Transistoren des Paares eine Hälfte des Stromes I, der durch den jeweiligen Stromquellentransistor (in diesem Fall den Transistor 132) definiert wird. Daher zeigt I_n einen Wert von 0,5*I, während der zusätzliche 0,5*I, der von seinem Partner im Paar geleitet wird, in dem Wert von I_p reflektiert wird. Daher hat I_p einen Wert von 1,5*I. Die restlichen Kombinationen der binären Zustände der Steuersignale a, b, c und d, die erforderlich sind, um einen Gleichtaktausgangsstromwert von 2,0*I aufrechtzuerhalten, gehen für Fachleute auf dem Gebiet aus einem Studium der restlichen Einträge in Tabelle 1 hervor. Da die Ausgangsströme (I_p und I_n) nur fünf Werte (0, 0,5*I, 1,0*I, 1,5*I und 2,0*I) annehmen können, bleibt nur noch sicherzustellen, dass die absolute Wertesumme der zwei Ströme in diesem Fall 2,0*I beträgt. Wie in Tabelle 1 gezeigt, definieren die algebraischen Summen der Ströme, wie erwartet, fünf spezifische Werte des Gegentaktausgangsstromes, d.h. –2,0*I, –1,0*I, 0, 1,0*I und 2,0*I. Demgemäß wird davon ausgegangen, dass eine im Klasse-A-Betrieb betriebene Treiberzelle niedrige EMI-Emissionen hat, aber aufgrund des konstanten Gleichtaktausgangssignals eine relativ höhere Energiemenge verbraucht. Im Klasse-B-Betrieb kann die Treiberzelle jedoch so betrieben werden, dass sie denselben Grad an unterschiedlichen Gegentaktstromausgangssignalen erzeugt, jedoch mit einem unterschiedlichen Gleichtaktstromausgang. Im Klasse-B-Betrieb ist der Energieverbrauch auf Kosten von höheren Strahlungsemissionen aufgrund des unterschiedlichen Gleichtaktausgangsstroms erheblich niedriger, wie in der folgenden Tabelle 2 gezeigt. Tabelle 2
Bei einer speziellen Ausführungsform, die etwa in einem in 2 dargestellten Sender-Empfänger implementiert werden könnte, könnten Klasse-A- und Klasse-B-Logikschaitungen (123 und 124 aus 12B) so ausgeführt werden, dass sie Steuersignale a, b, c und d ausgeben, die einen gekürzten Satz der Gegentakt- und Gleichtaktausgangsströme definieren, die vorstehend in den Tabellen 1 und 2 gezeigt sind. Wie in 12B gezeigt, gibt das DAC-Steuerwort für jede Logikschaltungs- und Leitungstreiberzellenkombination ein Paar Steuersignale In0 und In1 aus. Jedes Steuerpaar des DAC-Wortes kann zwangsläufig nur vier binäre Werte (0:0, 0:1, 1:0 und 1:1) annehmen.
14A ist ein vereinfachtes schematisches Diagramm einer spezifischen Ausführung einer Klasse-A-Logikschaltung, welche angeschlossen ist, um von dem DAC-Wort ein Eingangssteuerpaar zu empfangen und die vier Treibersteuersignale zu generieren. 14B zeigt die entsprechende Logiktabelle zum Ableiten der Steuersignale a, b, c und d von In0 und In1 im Klasse-A-Betrieb. Die Klasse-A-Logikschaitung, die allgemein unter 123 dargestellt ist, ist durch Spiegelbildschaltungen gekennzeichnet, die jeweils ein quer gekoppeltes Paar Zwei-Eingangs-NOR-Gateanschlüsse umfassen. Der Ausgang jedes NOR-Gateanschlusses wird durch eine Phasenumkehrschaltung gepuffert, wie auch die DAC-Wort-Steuerpaareingänge. Wie in 14A gezeigt, ist der quer gekoppelte Eingang eines jeden der Zwei- Eingangs-NOR-Gateanschlüsse über ein Verzögerungselement ΔT angeschlossen, welches dazu dient, zu verhindern, dass sich die Ausgänge jeder Spiegelbildschaltung gleichzeitig in einem logischen Low-Zustand befinden.
Wie in der Logiktabelle gemäß 14B gezeigt, nimmt das DAC-Steuerpaar In0 und In1 drei binäre Werte an, d.h. 1:1, 0:1 und 1:0. Bei dem ersten Eingangswert (1:1) ist nur ein Schalttransistor jedes Differenzpaares der Treiberzelle gemäß 13 in Betrieb. Daher haben sowohl I_p als auch I_n einen Wert von 1,0*I, wobei der Gegentaktstrom 0 und der Gleichtaktstrom 2,0*I beträgt. Bei dem nächsten binären Eingangszustand, d.h. 0:1, aktivieren a und c ihre jeweiligen Schalttransistoren, was bewirkt, dass der I_P-Ausgang 2,0*I entspricht. Da b und d low sind, sind ihre jeweiligen Schalttransistoren aus und I_n leitet keinen Strom. Daher beträgt der Gegentaktausgangsstrom 2,0*I und der Gleichtaktausgangsstrom wiederum 2,0*I. Im Gegensatz dazu, wenn der binäre Wert des DAC-Steuerpaares von dem vorherigen Zustand in einen anderen Zustand springt, d.h. 1:0, versteht es sich, dass b und d bewirken, dass ihre jeweiligen Schalttransistoren 135 und 137 leiten, während das vorherige Leitungspaar 134 und 136 aus ist. Daher leitet I_n 2,0*I, während I_p 0 Strom leitet. Der Gegentaktstrom beträgt daher –2,0*I, während der Gleichtaktstrom wiederum bei 2,0*I liegt.
15A ist ein vereinfachtes schematisches Diagramm einer Logikschaltung, die dafür ausgelegt ist, ein DAC-Steuerwortpaar zu nehmen und die vier Steuersignale a, b, c und auf eine Art und Weise auszubilden, die zum Betrieb der Treiberzelle gemäß 13 in der Klasse-B-Betriebsart geeignet ist. 15B ist die entsprechende Logiktabelle zum Ableiten der Steuersignale a, b, c und d von In0 und In1 in einer Klasse-B-Betriebsart. Wie in 15A gezeigt, werden In0 und In1 durch Phasenumkehrschaltungen gepuffert, um a, c bzw. b, d zu generieren.
Die entsprechende Klasse-B-Logiktabelle gemäß 15B zeigt die logischen Zustände der vier Treibersteuersignale, den jeweiligen Ip- und In-Ausgangsbetrieb durch die Treiberzelle in Antwort auf die Steuersignale, den Gegentaktausgangsstrom und Gleichtaktausgangsstrom in Bezug auf dieselben binären Werte des DAC-Steuerpaares (1:1, 0:1 und 1:0), wie es auch vorstehend in 14B der Fall war. Aus den drei Eingangszuständen ist ersichtlich, dass nur der erste, d.h. 1:1, ein Resultat ergibt, das sich von dem vorstehend beschriebenen Klasse-A-Betrieb unterscheidet. Die restlichen zwei Eingangszustände, d.h. 0:1 und 1:0, ergeben denselben Gegentakt- und Gleichtaktausgangsstrom. Im ersten Fall haben jedoch alle vier Treiberzellensteuersignale einen Zustand 0, wodurch ein Gegentaktaus gangsstrom von 0 definiert wird, jedoch mit einem entsprechenden Gleichtaktstrom von ebenfalls 0.
Erfindungsgemäß können Stromtreiberzellensteuersignale adaptiv durch Klasse-A- und Klasse-B-Logikschaltungen bestimmt werden, um die Betriebsart einer Treiberzelle zu wählen, um die widersprüchlichen Anforderungen im Hinblick auf Energieeffizienz und verringerte EMI-Emissionen zu erfüllen. Um den höchsten Wert der Energieeffizienz zu erzielen, d.h. den niedrigsten Energieverbrauch, würde man davon ausgehen, dass sich alle Stromtreiberzellen in der Klasse-B-Betriebsart befinden. Im Gegensatz dazu würde man erwarten, dass bei der Konfiguration für niedrigste EMI-Emissionen alle Stromtreiberzellen dafür konfiguriert wären, in der Klasse-A-Betriebsart zu arbeiten. Bei typischen Anwendungsbedingungen würde man erwarten, dass die Stromtreiberzellen eines Sende-DAC eines Sender-Empfängers in einer gemischten Klasse-A/B-Betriebsart arbeiten. Bei einem nominalen 10BASE-T-Betrieb beispielsweise wären ungefähr 40 % der Zellen (zehn Zellen) dafür konfiguriert, in der Klasse-B-Betriebsart zu arbeiten, während 60 % der Zellen (fünfzehn Zellen) dafür konfiguriert wären, in der Klasse-A-Betriebsart zu arbeiten. Wenn der Sender-Empfänger gemäß dem Tx-Standard arbeiten soll, d.h. Schwankungen von 1,0 Volt, wären zehn der Zellen typischerweise dafür konfiguriert, in der Klasse-A-Betriebsart zu arbeiten, während die restlichen fünfzehn Zellen deaktiviert wären.
Das Deaktivieren einer bestimmten Zelle würde nur erfordern, dass die Zelle in eine Klasse-B-Betriebsart versetzt und das DAC-Steuerwortpaar (In0 und In1) auf einen binären Wert eingestellt wird, um sämtliche Treiberzellensteuersignale a, b, c und d in einen Low-Zustand zu bringen. Bei der exemplarischen Ausführungsform würden In0 und In1 als 1:1 bestätigt werden. Sobald sämtliche Stromzellensteuersignale sich in einem Low-Zustand befinden, leitet die entsprechende Stromzelle keinen Strom, wodurch diese Zelle effizient deaktiviert wird.
Es wird darauf hingewiesen, dass die Stromtreiberzellen topologisch identisch sind, weshalb dieselbe Stromzelle verwendet wird, unabhängig davon ob das System in der Klasse-A- oder Klasse-B-Betriebsart arbeitet. Daher gibt es keine Inkompatibilität zwischen Klasse-A- und Klasse-B-Ausgängen. Des Weiteren versteht es sich, dass jede beliebige Anzahl an Stromtreiberzellen dafür konfiguriert werden kann, in der Klasse-A- oder Klasse-B-Betriebsart zu arbeiten, indem lediglich ein Steuer-PLA dafür programmiert wird, die richtigen Auswahlsignale an den Sender auszugeben. Die Treiberzellen sind daher vollständig einstellbar und die Mischung der Klasse-A- oder Klasse-B-Betriebsarten hängt ausschließlich von der gewünschten Anwendung des Sender-Empfängers ab. Notebook-Computeranwendungen beispielsweise sind im Hinblick auf den Energieverbrauch besonders heikel, während sie EMI-Emissionen zu einem sekundären Problem degradieren. Da Notebook-Computer batteriebetrieben sind und eine begrenzte Energieversorgungslebensdauer haben, wäre ein Sender-Empfänger, der in einer solchen Umgebung arbeitet, dafür konfiguriert, hauptsächlich in der Klasse-B-Betriebsart zu arbeiten.
Im Gegensatz dazu wäre bei einer kommerziellen Anwendung, wie etwa einem Verteilerraum, der Sender-Empfänger dafür konfiguriert, hauptsächlich in der Klasse-A-Betriebsart zu arbeiten, um die EMI-Emissionen zu verringern. Energieverbrauchserwägungen sind bei solchen Anwendungen typischerweise sekundär.
Ein Sender, der gemäß dem adaptiv konfigurierbaren Klasse-A-/Klasse-B-Schaltungsaufbau ausgeführt ist, ist ferner dahingehend vorteilhaft, dass dasselbe DAC-Steuerwort (In0 und In1) dazu verwendet wird, um den Differentialsignalausgang sowohl in der Klasse-A- als auch der Klasse-B-Betriebsart zu definieren, wie in den 14B und 15B gezeigt. Da in beiden Fällen dieselbe Stromzelle verwendet wird und das DAC-Steuerwort dasselbe bleibt, ist das System als Cross-Mode-Platform inhärent nahtlos. Es sind keine komplexen Entscheidungslogik- oder Mehr-DAC-Decodiereinrichtungsarchitekturen erforderlich.
Zur Verringerung der unerwünschten harmonischen Oberschwingungen des Ausgangssignals ist, zusätzlich zu dem interpolierenden digitalen Filter 33, ein analoger zeitdiskreter Filter 9 mit dem DAC-Leitungstreiber 36 integriert, wie in 3 gezeigt. Bezug nehmend nun auf 16 kann jede DAC-Leitungstreiberzelle 126 eine Hälfte des Gegentaktstromausgangssignals sowie das vollständige Gegentaktausgangsstromsignal erzeugen. Der volle Gegentaktausgangsstrom wird durch bestimmte Kombinationen der Klasse-A-/Klasse-B-Steuersignale a, b, c und d generiert, wie in den Zeilen 3 und 5 von Tabelle 1 und Zeilen 3 und 5 von Tabelle 2 gezeigt. Der halbe Gegentaktausgangsstrom wird durch bestimmte Kombinationen der Klasse-A-/Klasse-B-Steuersignale a, b, c und d generiert, wie in den Zeilen 2 und 4 von Tabelle 1 und Zeilen 2 und 4 von Tabelle 2 gezeigt. Die Steuersignale a, b, c und d werden von den Ausgangssignalen des ROM 31 abgeleitet.
Für jedes Ausgangsmuster betreibt die Leitungstreibersteuerlogik 162 die Treiberzellen derart, dass die Zelle für das erste Segment der Betriebsdauer 166 von T/N die Hälfte des Gegentaktausgangsstromsignals 165 erzeugt. Für das zweite Segment der Betriebsdauer von T/N wird die Zelle durch die Leitungstreibersteuerlogik 162 so betrieben, dass das vollständige Gegentaktausgangsstromsignal 164 erzeugt wird. Bei einer Ausführungsform der vorliegenden Erfindung generiert die Verzögerungszelle 161 die zwei Segmente der Betriebsdauer.
17 zeigt eine Implementierung der Verzögerungszelle 161. Ein Inverter ist an der Eingangsstufe durch die MOSFETs MP1 und MN1 ausgebildet. Der durch diesen Inverter fließende Strom wird durch die MOSFETs MP0 und MN0 begrenzt, die durch BIASP bzw. BIASN vormagnetisiert werden. Dieser begrenzte Versorgungsstrom verlangsamt den Inverter. Durch die zwei MOSFETs MP2 und MN2 wird eine Kapazitanz gebildet, um den Ausgang des Eingangsstufeninverters weiter zu verzögern. Der verzögerte Ausgang des Eingangsinverters wird dann durch die MOSFETs MN3 und MP3 invertiert, um das Ausgangssignal (OUT-Signal) zu bilden.
Die Leitungstreibersteuerlogik 162 nutzt eine exakte Synchronisationsreferenz, wie etwa eine zeitgenaue Verzögerungsschaltung 161 oder einen PLL, wie etwa den in 11 gezeigten, um die Leitungstreiberzelle 126 entweder mit ihrer vollen Amplitude oder der Hälfte der vollen Amplitude zu betreiben. Die Ströme jeder Leitungstreiberzelle 126 werden am Knoten 163 summiert, um das Ausgangssignal des Senders zu generieren. Bei einer bevorzugten Ausführungsform sind das erste Zeitsegment und das zweite Zeitsegment gleich T/2. Infolgedessen fügt der analoge zeitdiskrete Filter dem Ausgangsspektrum an ungeraden Vielfachen der Interpolationsrate, d.h. N/T, 3*N/T, 5*N/T ..., Nullen hinzu. Die erste Null reduziert die Abbildenergie um N/T, wodurch für eine erhebliche Verringerung der EMI-Emissionen gesorgt wird. Bei einer digitalen Dateneingangsrate von 20 MHz und einer Interpolationsrate von acht liegt die erste Harmonische am DAC-Ausgang bei 160 MHz. Dies kann durch eine Sinuskurve dargestellt werden: A = Sin (2Π·160 MHz·t). Nach der zeitdiskreten Filterung jeweils bei T/2 (d.h. alle 3,125 ns) wird die erste Harmonische durch eine Summierung von zwei sinusförmigen Signalen dargestellt: A' = 1/2 Sin (2Π·160 MHz·t) + 1/2 Sin (2Π·160 MHz. (t + 3,125ns)). Nach dem Expandieren dieser Gleichung löschen alle Terme einander aus, was zu einem Nullsignal führt. Bei geraden Vielfachen von 160 MHz (N/T) (z.B. 320 MHz) jedoch, löschen die Terme einander nicht aus.
18 zeigt eine vergrößere Ansicht eines Signals 181 (gestrichelte Linien) und eines Signals 182 (durchgezogene Linien), welches das Ergebnis der Durchführung der analogen zeitdiskreten Filterung des Signals 181 ist. Wie durch das Signal 182 in 18 dargestellt, ist das effektive Ergebnis, das durch eine zeitdiskrete Filterung des Signals 181 erzielt wird, ähnlich der Interpolation oder Überabtastung (Oversampling) durch 2 durch einen digitalen Filter. Diese Technik wird jedoch mit einer geringeren Schaltungskomplexität durchgeführt, was zu einer verringerten Siliziumfläche und niedrigeren Kosten führt.
21A zeigt ein Beispiel eines sinusförmigen 10Base-T-Eingangssignals, das mit 10 MHz läuft. Das resultierende zeitdiskret gefilterte Signal ist in 21B gezeigt, welches glattere Kanten hat, die zu einer Verringerung der EMI-Emission führen.
Wie in 19 gezeigt, wird bei einer Ausführungsform in der 10Base-T-Betriebsart ein Paar Kondensatoren C1 und C2 den Ausgängen der Leitungstreiber 36 hinzugefügt, um eine zusätzliche Hochfrequenzfilterung vorzusehen. Die Kondensatoren können entweder externe (diskrete) Kondensatoren oder auf dem Chip befindliche Kondensatoren sein, wie etwa in 20 gezeigt. Jeder der integrierten Kondensatoren gemäß 20 wird durch Verbinden der Source- und Drainanschlüsse der jeweiligen MOSFETs 191 oder 192 miteinander gebildet, um die untere Platte eines jeden jeweiligen Kondensators zu bilden. Ein Widerstand (192 oder 194) wird parallel über jeden gebildeten Kondensator geschalten, wie in 20 gezeigt. Die obere Platte jedes Kondensators ist gemäß 19 bzw. 20 jeweils mit einem der zwei differentiellen DAC-Ausgänge verbunden.
Ein MOSFET-Schalter (193 oder 196) ist mit der unteren Platte jedes Kondensators und Masse (VSS) verbunden. Ein 10Base-T-Betriebsart-Steuersignal steuert den Schalter 193 und den Schalter 196. In der 10Base-T-Betriebsart werden die Schalter eingeschaltet, wobei die untere Platte jedes Kondensators an Masse (VSS) angeschlossen wird, wodurch die Kondensatoren aktiviert werden. Dies erzeugt einer Filter erster Ordnung am DAC-Ausgang, der den Kondensator und den ohmschen Anteil der Übertragungslast umfasst. Der Filter erster Ordnung stellt eine Hochfrequenzfilterung des differentiellen Ausgangssignals sowie ein beliebiges durch den DAC erzeugtes Gleichtaktsignal bereit.
Bei 100Base-TX- oder 1000Base-T, wobei eine dichtere Ausgangsrückflussdämpfung erforderlich ist, sind die Schalter abgeschaltet. Die untere Platte jedes Kondensators bleikrt erdfrei, wobei sie durch die Sperrimpedanz des Schalters eine Hochimpedanzverbindung zu Masse (VSS) hat. Diese Betriebsart deaktiviert den Filter erster Ordnung und erhält die Breitband-Ausgangshochimpedanz des DAC aufrecht.
Die Sendesignallöschschaltung 5 gemäß 1 umfasst erste und zweite Nachbildungssender, von denen jeder mit einem digitalen Wort verbunden ist und betriebsfähig darauf anspricht, welches ein zu sendendes analoges Signal darstellt. Der erste Nachbildungssender ist mit dem Empfangssignalpfad verbunden und bildet ein Spannungsbetriebsartsignal aus, das gleich einem Spannungsbetriebsartabschnitt des Sendesignals, jedoch in der Phase entgegengesetzt ist. Der zweite Nachbildungssender ist ebenfalls mit dem Empfangssignalspfad verbunden und bildet ein Strombetriebsartsignal aus, das ein direktes Phasenverhältnis zum Sendesignal hat. Die Spannungsbetriebsart- und Strombetriebsartsignale werden auf dem Empfangssignalpfad mit dem Sendesignal kombiniert und löschen in Kombination die Spannungs- und Strombetriebsartkomponenten des Sendesignals, das während eines gleichzeitigen Sendens und Empfangens an den Ausgängen des Empfängers erscheinen könnte. Bei einem speziellen Aspekt der Erfindung sind der Hauptsender sowie der erste und zweite Nachbildungssender als Strombetriebsart-Digital-Analog-Umsetzer ausgeführt.
22 zeigt ein halbschematisches, vereinfachtes Blockdiagramm einer Anordnung eines integrierten Sender-Empfängers, der einen erfindungsgemäßen Sendesignallöschschaltungsaufbau umfasst. Der integrierte Sender-Empfänger wird so bezeichnet, weil er als einzelner integrierter Schaltungschip ausgeführt ist. Der Sender-Empfänger ist jedoch konzeptionell und funktionell in einen Senderabschnitt 220a und einen Empfängerabschnitt 220b unterteilt, die angeschlossen sind, um analoge bidirektionale Daten im Vollduplexbetrieb über eine nicht abgeschirmte verdrillte Leitung (UTP-Kabel) zu übertragen, wie es etwa bei einer typischen lokalen Netzwerkarchitektur (LAN-Architektur) vorkommen könnte. Bei der exemplarischen Ausführungsform gemäß 22 sind der Senderabschnitt 220a und der Empfängerabschnitt 220b über eine Leitungsschnittstellenschaitung 214, die zwischen dem Sender-/Empfängersignal-I/O und einem verdrillten Übertragungskanal 4 eine DC-Versatzlöschung und ähnliches vorsieht, mit einem UTP-Übertragungskanal verbunden.
Im Übereinstimmung mit der Umsetzung der Grundlagen der Erfindung in die Praxis, wird der Senderabschnitt 220a des Sender-Empfängers so implementiert, dass er einen Hauptsende-Digital-Analog-Umsetzer (TX DAC) 227 umfasst ist, der angeschlossen ist, um ein digitales Sendesignal zu empfangen und dieses Signal in positive und negative analoge Strombetriebsartsignale umzuwandeln, die zur Übertragung über den verdrillten Übertragungskanal 4 geeignet sind.
In gleicher Weise empfängt der Empfängerabschnitt 220b positive und negative analoge Strombetriebsartsignale vom Übertragungskanal und wandelt sie in einer Empfangs-Analog-Digital-Umsetzer-Schaltung (RX-ADC-Schaltung) 215 in eine digitale Darstellung um. Nach der Analog-Digital-Umsetzung werden die Empfangssignale zu einem stromabwärts gelegenen Schaltungsaufbau geleitet, in dem die digitale Darstellung des Empfangssignals durch einen digitalen Signalverarbeitungsschaltungsaufbau (DSP-Schaltungsaufbau), wie in Verbindung mit 2 beschrieben, demoduliert, gefiltert und abgeglichen wird. Vor der digitalen Umsetzung kann das analoge Empfangssignal durch einen analogen Eingangsteil-Schaltungsaufbau 57 vorverarbeitet werden, welcher häufig dafür ausgelegt ist, ein analoges Empfangssignal in eine zur Umsetzung durch den Empfangs-ADC 215 geeignete Form zu bringen.
Der Eingangsteil-Schaltungsaufbau 57 könnte geeigneterweise einen Hochpass- oder Bandpassfilter umfassen, der dafür konfiguriert ist, einen gewissen Rausch- und Störsignalbetrag aus einem unverarbeiteten analogen Empfangssignal zu entfernen. Eine Bandpassfilterung wird häufig in Architekturen implementiert, in denen der Übertragungskanal in mehrere unterschiedliche Durchlassbereiche unterteilt ist, von denen jeder dafür ausgelegt ist, bestimmte Nachrichtenarten zu überragen. Eine Bandpassfilterung lässt daher nur Signale, die in erwünschten Abschnitten des Kanalspektrums auftreten, zur Umwandlung und weiteren Signalverarbeitung zum Empfangs-ADC 215 gelangen.
Ein analoger Eingangsteil-Schaltungsaufbau 57 könnte außerdem einen automatischen Verstärkungsregelungsschaltungsaufbau, Eingangspufferverstärker und ähnliches umfassen, wobei verschiedene Kombinationen abhängig davon, wie der spezifische Kanal konfiguriert ist, und außerdem in Abhängigkeit von den Eingangsanforderungen des Empfangs-ADC 215 implementiert werden können, was Fachleuten auf dem Gebiet wohlbekannt ist.
Aus 22 geht hervor, dass die Signalleitungen, welche die positiven und negativen analogen Empfangssignale übertragen, zwischen dem Empfängerabschnitt 220b und der Leitungsschnittstellenschaltung 214 parallel zu den Signalleitungen, welche die positiven und negativen analogen Sendesignale übertragen, verbunden sind. Zwangsläufig werden analoge Signale, die an einen entfernten Sender-Empfänger gesendet werden, während gleichzeitig ein anderer entfernter Sender-Empfänger ein analoges Empfangssignal an den Empfängerabschnitt 220b überträgt, sowohl auf den Sendesignalleitungen als auch auf den parallel geschalteten Empfangssignalleitungen bestätigt.
Demgemäß überlagert ein analoges Sendesignal, in Abwesenheit einer Konditionierungs- oder Löschschaltung, ein analoges Empfangssignal am analogen Eingangsteil 57 und/oder am RX ADC 215. Bei dem erheblich größeren Rauschabstand (SNR) eines nicht kanalbeeinträchtigen Sendesignals zu einem Empfangssignal, das einer Kanalbeeinträchtigung, Streuung, Echos und ähnlichem unterworfen ist, ist es offensichtlich, dass ein solches analoges Sendesignal ein Empfangssignal erheblich stören würde, wodurch die Analog-Digital-Umsetzung und die stromabwärts gelegene Signalverarbeitung erheblich erschwert werden.
Die Signalkonditionierung oder -löschung des analogen Sendesignals vorn analogen Empfangssignalpfad wird durch einen Läschschattungsaufbau erreicht, der mit den Sende- und Empfangssignalpfaden an einer Drei-Wege-Signalverbindungsstelle zwischen dem Sende-DAC 227, dem Empfangs-ADC 215 und der Leitungsschnittstellenschaltung 214 verbunden ist. Der Löschschaltungsaufbau umfasst geeignetermaßen zwei quasiparasitäre Strombetriebsart-Digital-Analog-Umsetzer, die hierin als positiver Nachbildungs-DAC 226 und negativer Nachbildungs-DAC 225, welcher mit ersten und zweiten Löschwiderständen 228 und 229 kombiniert ist, bezeichnet sind. Die positiven und negativen Nachbildungs-DACs 226 bzw. 225 werden aufgrund des Verhältnisses ihrer Signalsinnkonfigurafionen in Bezug auf die die positiven und negativen Ausgangssignalleitungen des TX DAC 227 so bezeichnet.
Im Falte des positiven Nachbildungs-DAC 226 ist dessen positive Signalleitung mit dem positiven Signalleitungsausgang des Sende-DAC 227 verbunden, während seine negative Signalleitung in gleicher Weise mit der negativen Signalleitung des Sende-DAC verbunden ist. Im Falle des negativen Nachbildungs-DAC 225 ist dessen positive Signalleitung über den Löschwiderstand 229 mit dem negativen Signalleitungsausgang des Sende-DAC 227 verbunden. Die negative Signalleitung des negativen Nachbildungs-DAC ist über den Löschwiderstand 228 mit der positiven Signalleitung des Sende-DAC verbunden. Jeder der DACs 227, 226 und 225 ist angeschlossen, um dasselbe digitale Sendesignal zu empfangen, d.h. das zur Umwandlung durch den Sende-DAC 227 und zur Übertragung über den Kanal 4 durch die Leitungsschnittstellenschaltung 214 vorgesehene Signal. Daher stellt der Eingang aller DACs ein identisches Signal dar.
Im Betrieb kann der negative Nachbildungs-DAC 225 als Strombetriebsart-DAC ausgeführt sein und dient in Kombination mit den Löschwiderständen 228 und 229 dazu, eine Löschspannung mit gleichem Wert, aber zum durch den Sende-DAC 227 definierten Ausgang entgegengesetzter Phase zu definieren. Da ein negativer Nachbildungs-DAC in umgekehrter Weise ebenso mit dem Empfangs-ADC 215 verbunden ist, kann die Löschspannung auch als an das analoge Eingangsteil angelegt betracht werden. Daher werden die Spannungskomponenten eines Sendesignals von den Empfangssignalleitungen vor ihrer Einführung in das analoge Eingangsteil entfernt.
Da die Löschspannung durch Zuführen bzw. Entnehmen von Strom durch die Löschwiderstände 228 und 229 ausgebildet wird, müssen die durch den negativen Nachbildungs-DAC 225 zugeführten bzw. entnommenen Überschussströme ebenfalls an den Ausgangssignalleitungen kompensiert werden, um eine ordnungsgemäße Ausgangsspannung an der Leitungsschnittstellenschaltung 214 sicherzustellen. Der positive Nachbildungs-DAC 226 sieht die erforderliche Stromlöschfunktion durch Zuführen bzw. Entnehmen eines angepassten Stromes vor, der jedoch eine zu dem vom negativen Nachbildungs-DAC ausgebildeten Strom entgegengesetzte Phase hat, was zu einem Überschussstrom von null an der Last führt, die in der Leitungsschnittstellenschaltung 214 gemäß 22 in Form von in Reihe geschalteten Widerständen 211 und 212 dargestellt ist, welche zwischen den positiven und negativen Ausgangssignalpfaden angeordnet sind und einen gemeinsamen mittigen Masseabgriff umfassen. Es wird darauf hingewiesen, dass die Konfiguration der in 22 gezeigten Leitungsschnittstellenschaltung eine AC-Ersatzschaltung ist. Es versteht sich, dass die Schaltung auch in mehreren DC-Konfigurationen dargestellt werden kann, die dieselbe oder eine im Wesentlichen ähnliche AC-Charakteristik aufweisen. Daher ist die Leitungsschnittstellenschaltung 214 exemplarisch.
Im Betrieb definieren die Löschwiderstände 228 und 229 Löschspannungen zwischen den Ausgängen des Sende-DAC 227 und den Eingängen des Empfangs-ADC 215 als Funktion eines Vormagnetisierungsstroms, der durch eine einstellbare Vormagnetisierungsschaltung 224 ausgebildet wird. Die einstellbare Vormagnetisierungsschaltung 224 ist mit dem positiven Nachbildungs-DAC und dem negativen Nachbildungs-DAC verbunden und führt jeder der Schaltungskomponenten einen einstellbaren Vormagnetisierungsstrom zu. Die durch die Löschwiderstände 228 und 229 ausgebildete Löschspannung muss die Ausgangsspannung des Sende-DAC 227 löschen, so dass das Signal an den Empfangs-ADC-Anschlüssen nur einem von einem entfernten Sender am anderen Ende des Übertragungskanals 4 empfangenen Signal dicht nachläuft. Die Löschspannung über jedem Löschwiderstand ist zwangsläufig gleich dem Wert des Löschwiderstands mal dem durch diesen Widerstand fließenden Strom (durch den negativen Nachbildungs-DAC zugeführten bzw. entnommenen Strom). Zum Vorsehen einer effizienten Löschung muss diese Löschspannung gleich der Ausgangsspannung des Sende-DAC sein, die wiederum gleich dem durch den Sende-DAC erzeugten Strom mal dem Lastwiderstand an jedem Anschluss ist (Widerstand 211 oder Widerstand 212, der parallel zu einer Hälfte des verteilten Widerstandswerts der verdrillten Leitung des Übertragungskanals angeordnet ist).
Gemäß der exemplarischen Ausführungsform ist der Sende-DAC 227 als Strombetriebsart-DAC ausgeführt und definiert einen Ausgangsstrom, der eine Funktion eines Vormagnetisierungsstromes, welcher wiederum durch eine Vormagnetisierungsschaltung 221 definiert wird, der Stromverstärkung der Vormagnetisierungsschaltung 221 und der Stromverstärkung des Sende-DAC 227 ist. Ebenso ist die durch den negativen Nachbildungs-DAC 225 ausgebildete Löschspannung eine Funktion der Werte der Löschwiderstände 228 und 229, der Stromverstärkung der einstellbaren Vormagnetisierungsschaltung 224 und der Stromverstärkung des negativen Nachbildungs-DAC 225.
23 ist ein vereinfachtes schematisches Schaltungsdiagramm der Vormagnetisierungsschaltung 221 des Sende-DAC 227. Einfach ausgedrückt könnte die Vormagnetisierungsschaltung 221 als Spannungsfolger beschrieben werden, der mit einem Vormagnetisierungswiderstand kombiniert ist, welcher über einen Schaltungszweig eines Stromspiegels einen stabilen Bezugsstrom ausbildet. Der stabile Bezugsstrom wird zu einem Ausgangsstrom mit einem bestimmten Werk gespiegelt, der durch den stabilen Bezugsstrom und die Transistorgeometrie der Einrichtungen definiert wird, welche den Stromspiegel definieren.
Insbesondere wird eine Bezugsspannung (V_REF) an den positiven Anschluss eines Operationsverstärkers 231 angelegt, dessen Ausgang den Gateanschluss eines N-Kanaltransistors 235 steuert. Der N-Kanaltransistor 235 ist als Spannungsfolger konfiguriert, indem sein Sourceanschluss mit dem negativen Eingang des Operationsverstärkers 231 rückgekoppelt ist. Ein Stromquellentransistor 232 ist zwischen der Spannungsfolgereinrichtung 235 und einem Stromversorgungspotential, wie etwa V_DD verbunden, um für die Spannungsfolgereinrichtung 235 eine Stromquelle vorzusehen. Es versteht sich für Fachleute auf dem Gebiet, dass die Spannungsfolgereinrichtung in Kombination mit dem Operationsverstärker 231 dazu dient, am Sourceknoten der Einrichtung eine stabile Spannung aufzuprägen, die dem Wert der Bezugsspannung V_REF entspricht, die an den positiven Anschluss des Operationsverstärkers 231 angelegt wird. Ein Vormagnetisierungswiderstand 222 ist zwischen dem Sourceknoten des Spannungsfolgers und Massepotential verbunden, um dadurch einen bestimmten Wert des durch ihn hindurchfließenden Stromes zu definieren, der gleich der Bezugsspannung V_REF, geteilt durch den Wert des Vormagnetisierungswiderstands 222 ist. Dieser Strom wird zu einem Spiegeltransistor 233 gespiegelt, der so konfiguriert ist, dass sein Gateanschluss gemeinsam mit dem Stromquellentransistor 232 ausgeführt ist. Daher leitet der Spiegeltransistor 233 eine proportionale Strommenge zum Stromquellentransistor 232, wobei die Proportionalität ausschließlich durch das Größenverhältnis des Spiegeltransistors zum Stromquellentransistor geregelt wird.
Wenn beispielsweise bei einer gegebenen Bezugsspannung V_REF der Wert des Vormagnetisierungswiderstands 222 derart gewählt würde, dass durch den Stromquellentransistor 232 ein Strom von 1 mA definiert wird, und wenn der Spiegeltransistor 233 mit einem Breiten/Längenverhältnis (W/L-Verhältnis) von zweimal desjenigen des Quellentransistors ausgeführt wäre, würde der Spiegeltransistor 233 einen Vormagnetisierungsstrom von 2 mA am Vormagnetisierungsschaltungsausgangs 234 definieren. Daher versteht sich der durch die Vormagnetisierungsschaltung 221 ausgebildete Vormagnetisierungsstrom als stabiler Strom, der eine Funktion von V_REF, des Vormagnetisierungswiderstands 22 und des Verhältnisses der Transistorgrößen des Stromspiegels ist. Das Verhältnis der Transistorgrößen des Stromspiegels bestimmt die Stromverstärkung des Spiegels und kann während der Schaltungskonstruktion leicht errechnet und eingestellt werden.
Bezug nehmend nun auf 24 ist ein vereinfachtes schematisches Transistordiagramm für die einstellbare Stromvormagnetisierungsschaltung 224 gemäß 22 gezeigt. Die Bauart und der Betrieb der einstellbaren Stromvormagnetisierungsschaltung 224 ist der Bauart und dem Betrieb der vorstehend in Verbindung mit 23 beschriebenen Vormagnetisierungsschaltung 221 ähnlich. Ein Operationsverstärker 241 spricht betriebsfähig auf eine Bezugsspannung V_REF an und steuert den Gateanschluss eines N-Kanaltransistors, der als Spannungsfolger 242 konfiguriert ist, um den Bezugsspannungswert an seinem Sourceanschluss zu spiegeln. Ein Vormagnetisierungswiderstand 223 ist zwischen dem Sourceanschluss und Massepotential angeschlossen, um ähnlich wie bei dem Vormagnetisierungswiderstand 222 gemäß 23 einen durch ihn hindurch fließenden Bezugsstrom auszubilden. Ein Stromquellentransistor 243 ist zwischen V_DD und dem Sourceanschluss des Span nungsfolgertransistors 242 verbunden und spiegelt den Bezugsstrom zu den parallel geschalteten Spiegeltransistoren 244 und 245. Die Spiegeltransistoren 244 und 245 definieren an jeweiligen Ausgangsknoten 247 und 246 der einstellbaren Vormagnetisierungsschaltung 224 jeweils einen Vormagnetisierungsstrom.
Im Gegensatz zu der obigen Vormagnetisierungsschaltung 221 gemäß 23, sind die Spiegeltransistoren 244 und 245 jeweils so ausgeführt, dass ihre Größe 1/5 der Größe (1/5 des W/L-Verhältnisses) des Stromquellentransistors 243 beträgt. Wenn der über dem Vormagnetisierungswiderstand 223 ausgebildete Bezugsstrom so konzipiert ist, dass er einen Wert von 1 mA hat, würde der durch die Spiegeltransistoren 244 und 245 geleitete Strom zwangsläufig einen Wert haben, der ungefähr 0,2 mA beträgt. Daher würde die Stromverstärkung der einstellbaren Vormagnetisierungsschaltung 98 in einem Bereich von ungefähr 0,2 liegen, während die Stromverstärkung der Vormagnetisierungsschaltung 221 in einem Bereich von ungefähr 2,0 liegen würde. Bei einer spezifischen Ausführungsform der vorliegenden Erfindung können die durch die Spiegeltransistoren 244 und 245 ausgebildeten Vormagnetisierungsströme eingestellt werden, um Variationen der Übertragungsleitungslast zu kompensieren, um eine Sendesignalspannung von null an den Eingängen des Empfangs-ADC zu erzeugen. Eine Vormagnetisierungsstromeinstellung kann durch adaptives Ändern des Wertes des Vormgnetisierungswiderstands 223 durchgeführt werden, um den Wert des durch diesen ausgebildeten Bezugsstromes adaptiv zu modifizieren. Das Einstellen des Wertes des Vormagnetisierungswiderstands 223 kann intern durch Abgleichen des Widerstands zu der Zeit durchgeführt werden, zu der die Vorrichtung als integrierte Schaltung gekapselt wird, oder durch adaptives Schreiben eines Steuerwortes in ein Steuerregister, das die Konfiguration eines Spannungsteilers aus hintereinander geschalteten Widerständen (Widerstandsleiter) steuert. Ebenso versteht es sich, dass die Einstellung extern durch Schalten eines Potentiometers oder eines Drehwiderstands parallel zum Vormagnetisierungswiderstand 223 durchgeführt werden kann.
Alternativ kann die Vormagnetisierungsstromeinstellung durch dynamisches Verändern oder Anpassen der Größen der Spiegeltransistoren 244 und 245 sowie der Größe des Quellentransistors durchgeführt werden. Im vorliegenden beispielhaften Fall, in dem zwischen den Strömen ein Verhältnis von 1:5 erwünscht ist, könnte der Stromquellentransistor als Anordnung aus fünfzig (50) Transistoren und jeder der Spiegeltransistoren als Anordnung aus zehn (10) Transistoren ausgeführt werden. Da Änderungen des Stromverhältnisses erwünscht sind, könnten Schmelzeinsätze, welche die Transistoren mit der Anordnung verbinden, durch das Anlegen eines Stromes "geöffnet" werden, wodurch ein oder mehrere ausgewählte Transistoren aus der Anordnung entfernt werden.
Das Einstellen eines Vormagnetisierungsstroms durch adaptives "Abgleichen" der Transistoren ergibt einen hohen Flexibilitäts- und Steuerungsgrad des aktuellen Wertes des durch die Schaltung ausgegebenen Stroms. Der Transistorabgleich von Transistoren, die als Reihen-/Parallelanordnung konfiguriert sind, ermöglicht eine inkrementale Feinabstimmung von Strömen, deren Präzision nur durch die Anzahl an Transistoren in der Anordnung und die für die elementaren Transistoren verwendeten Einheitsbreiten (W) und -längen (L) eingeschränkt wird.
Bezug nehmend nun wieder auf 22 wird darauf hingewiesen, dass die Stromverstärkungen des Sende-DAC 227, des positiven Nachbildungs-DAC 226 und des negativen Nachbildungs-DAC 225 alle so ausgefegt sind, dass sie aneinander angepasst und miteinander identisch sind. Dies wird durch Nachbilden der Bauart der integrierten Schaltung des Sende-DAC auf den positiven und negativen Nachbildungs-DACs erzielt. Daher würde man erwarten, dass, da das Transistorlayout und die Konstruktionsparameter sämtlicher DACs ähnlich sind, die Leistungscharakteristika, wie etwa Verstärkung, der DACs ebenfalls ähnlich sind. In ähnlicher Weise wird die Schaltungsbauart und das Schaltungslayout der Vormagnetisierungsschaltung 221 in der einstellbaren Vormagnetisierungsschaltung 224 nachgebildet, mit Ausnahme der Transistorabmessungen der Spiegeltransistoren. Es wird daher erwartet, dass die Stromverstärkung der einstellbaren Stromvormagnetisierungsschaltung 224 der Stromverstärkung der Stromvormagnetisierungsschaltung 221 über die Kurven der Herstellungsverfahrensvariationen der integrierten Schaltung proportional nachläuft. Das bedeutet, wenn die Verstärkung der Vormagnetisierungsschaltung 221 durch einen gewissen Prozentsatz in eine Richtung abgeschrägt wird, wird erwartet, dass die Verstärkung der einstellbaren Vormagnetisierungsschaltung 224 um ungefähr denselben Prozentsatz ebenfalls in derselben Richtung variiert. Demgemäß bleibt das Verhältnis des durch die Vormagnetisierungsschaltung 221 ausgebildeten Vormagnetisierungsstroms zu den durch die einstellbare Vormagnetisierungsschaltung 224 ausgebildeten Vormagnetisierungsströmen im Wesentlichen konstant.
In Übereinstimmung mit den Grundlagen der Erfindung wird die Stromverstärkung der einstellbaren Vormagnetisierungsschaltung 224 so gewählt, dass sie erheblich kleiner als die Stromverstärkung der Vormagnetisierungsschaltung 221 ist, um den Strom- und Energiebedarf des Leitungstreiberschaltungsaufbaus der positiven und negativen Nachbildungs-DACs zu minimieren. Demgemäß werden die Werte der Löschwiderstände 228 und 229 so gewählt, dass eine Löschspannung ausgebildet wird, die gleich der Sende-DAC-Ausgangsspannung ist, und zwar basierend auf den konzipierten Stromverstärkungen. Mit anderen Worten, basierend auf dem Ohmschen Gesetz, je kleiner der Ausgangsstrom, desto größer die erforderlichen Löschwiderstände, um eine fixe Löschspannung zu erzeugen, die gleich der Sende-DAC-Ausgangsspannung ist.
Da der positive Nachbildungs-DAC 226 in den Leistungscharakteristika eng an einen negativen Nachbildungs-DAC 227 angepasst ist, wird der Strom, der durch den Nachbildungs-DAC zugeführt bzw. entnommen wird, durch einen angepassten Strom gelöscht, der durch den positiven Nachbildungs-DAC zugeführt bzw. entnommen wird. Diese Stromlöschung führt zu einem Überschussstrom von null am Sende-DAC-Ausgang, wobei nur das gewünschte Sendesignal an der Leitungsschnittstellenlast belassen wird.
Um die Stabilität der Spannungslöschfunktion über Herstellungsverfahrensparameter-, Energieversorgungsspannungs- und Wärmevariationen sicherzustellen, sind der einstellbare Vormagnetisierungsschaltungswiderstand 223 und die Löschwiderstände 228 und 229 aus demselben Halbleitermaterial (z.B. Polysilizium) gefertigt und nahe beieinander angeordnet, um einander über Verfahrensparameter-, Energieversorgungs- und/oder Wärmevariationen nachzulaufen. Auf diese Weise versteht es sich, dass über den Löschwiderständen 228 und 229 induzierte Löschspannungen unabhängig von Verfahrensvariationen sind. Da der positive Nachbildungs-DAC 226 durch dieselbe einstellbare Vormagnetisierungsschaltung 224 wie der negative Nachbildungs-DAC 225 betrieben wird, wird angenommen, dass die durch den positiven Nachbildungs-DAC ausgebildeten Löschströme den durch den negativen Nachbildungs-DAC 225 ausgebildeten Strömen dicht nachlaufen.
Ein besonderer Nutzen der vorliegenden Erfindung liegt in ihrer Fähigkeit, ein Löschsignal zu erzeugen, das im Wesentlichen ein Spiegelbild eines gleichzeitig bestätigten Sendesignals ist, und das Löschsignal am Eingang eines Empfangs-ADC oder analogen Eingangsteil eines Sender-Empfängers vorzusehen. Die Effizienz der vorliegenden Erfindung wird durch Bezugnahme auf das Zeitablaufdiagramm gemäß 25 besser verständlich, welches den Signalzustand an verschiedenen Knoten in der exemplarischen Sender-/Empfängerschaltung gemäß 22 darstellt. Das in 25 unter (a) gezeigte periodische Signal beispielsweise, könnte die durch einen entfernten Sender-Empfänger am anderen Ende der Übertragungsleitung ausgebil dete Quellenspannung darstellen, die von dem lokalen Sender-Empfänger empfangen werden soll. Das in 25 unter (c) gezeigte Signal, könnte ein durch den lokalen Sender ausgebildetes analoges Sendesignal darstellen, das gleichzeitig der Leitungsschnittstellenschaltung und dem Übertragungskanal als das beabsichtigte Empfangssignal bestätigt wird, welches in 25 unter (a) dargestellt ist. Das in 25 unter (b) gezeigte Signal, stellt das Signal dar, das am Kanal (4 aus 22) auftreten und als lineare Kombination des Sendesignals (c) und des Empfangssignals (a), zusammen mit Beeinträchtigungen, die bei UTP-Übertragungskanälen normal sind, beschrieben werden könnte.
Das in 25 unter (d) gezeigte Signal, stellt das Signal dar, das am Eingang des analogen Eingangsteils oder des Empfangs ADC erscheint, nachdem das Sendelöschsignal vom Kombinationssignal (b) subtrahiert wurde. Wie aus den Wellenformdiagrammen gemäß 25 ersichtlich, hat das Empfangssignal (d) eine erheblich größere Wiedergabetreue zum ursprünglichen Signal (a) als das Kombinationssignal (b), das auf dem Kanal erscheint.
Ungeachtet ihrer Fähigkeit, lokale Sendesignale effizient und genau von einem Eingangssignalpfad eines lokalen Empfängers zu löschen, ist die Erfindung auch dahingehend vorteilhaft, dass keine komplexen und kostenintensiven externen magnetischen Hybridschaltungen mehr zwischen einem Sender-Empfänger und einem verdrillten Übertragungskanal angeschlossen werden müssen. Wie insbesondere aus 22 ersichtlich, kann die Leitungsschnittstellenschaltung 214 zwischen dem Sender-Empfänger und dem Kanal, einfach durch ein Paar in Reihe geschalteter Widerstände und ein relativ einfaches Transformatorelement (in 22 unter 213 dargestellt) implementiert werden, das im vorliegenden Fall nur dafür benötigt wird, eine Gleichtaktspannungsunterdrückung und DC-Isolierung zwischen dem Kanal und dem Sender-/Empfänger-I/O vorzusehen.
Des Weiteren eignen sich der Sendesignallöschschaltungsaufbau und die Leitungsschnittstellenschaltung besonders zur Implementierung in einer integrierten Ein-Chipschaltung. Die Nachbildungs-DACs und Widerstände sind alle aus üblichen integrierten Schaltungselementen gebaut und können zusammen mit den restlichen Komponenten eines bidirektionalen Hochgeschwindigkeitsübertragungs-Sender-Empfängers auf einem einzelnen Chip implementiert werden. Erfindungsgemäß ist nur der Transformatorabschnitt einer Leitungsschnittstellenschaltung als nicht auf dem Chip befindliches Schaltungselement vorgesehen. Auch wenn die exemplarische Ausführungsform den Transformator als nicht auf dem Chip befindlich vorsieht, versteht es sich für Fachleute, die mit der Konzipierung und Herstellung von integrierten Schaltungen vertraut sind, dass geeignete Transformatoren aus integrierten Schaltungselementen gebaut werden, wie etwa Kombinationen aus Induktionsspulen und ähnlichem, und dennoch eine ausreichende DC-Kopplung zwischen einem Übertragungskanal und dem Sender-Empfänger einer integrierten Schaltung vorsehen können.
Obgleich der adaptive Signallöschschaltungsaufbau im Hinblick auf die integrierte Schaltungstechnologie beschrieben worden ist, die einen Gigabit-Mehrpaar-Ethernet-Sender/Empfänger implementiert, ist es für Fachleute auf dem Gebiet offensichtlich, dass die Erfindung in geeigneter Weise auch gemäß anderen Halbleitertechnologien ausgeführt werden kann, wie etwa bipolar, bi-CMOS und ähnlichem, und auf andere Formen von bidirektionalen Kommunikationsvorrichtungen übertragbar ist, die in der Vollduplexbetriebsart arbeiten. Darüber hinaus kann der erfindungsgemäße Schaltungsaufbau im Gegensatz zu einer monolithischen Schaltung auch aus diskreten Komponenten gebaut werden, solange die einzelnen Komponenten so eng wie möglich aufeinander abgestimmt sind.
Ein Mehrsender-Kommunikationssystem kann zum Senden analoger Signale über ein Mehrkanal-Kommunikationsnetzwerk ausgelegt sein. Das System ist so konstruiert, dass es M Sender enthält, von denen jeder einen Ausgang aufweist, um ein Sendesignal auf einem Sendesignalpfad vorzusehen, der zwischen jedem Kommunikationskanal und dem Ausgang des jeweiligen Senders elektrisch verbunden ist. Eine Zeitgeberschaltung ist mit jedem Sender elektrisch verbunden, um die erforderlichen Taktsignale für jeden Sender bereitzustellen. Die Taktsignale für die Sender definieren eine Taktdomäne, die zeitlich gestaffelt bzw. versetzt ist, was zu einer jeweiligen Phasenverschiebang der Ausgangssignale jedes Senders führt. Bei einer Ausführungsform der vorliegenden Erfindung sind die Taktsignale zeitlich in vordefinierte Zeitintervalle gestaffelt, um die angesammelten elektromagnetischen Emissionen zu verringern, die durch Signalabbilder verursacht werden, welche um ganzzahlige Vielfache der Frequenz Fi der M Sender zentriert sind. M Synchronisationsreferenzen, die durch 1/(Fi*M) zeitlich gestaffelt sind, werden durch die Zeitgeberschaltung generiert, um jeweils den Ausgang eines jeden der M Sender anzusteuern.
Bezug nehmend nun auf 26 ist eine Emissionsverringerungstechnik für vier Sender gezeigt. Bei einer Ausführungsform der vorliegenden Erfindung sieht eine gemeinsame Synchronisationsreferenzschaltung 7 die erforderlichen Taktsignale für alle Sender vor, wobei jedoch die Synchronisationsreferenz für jeden Sender durch eine vordefinierte Zeitspanne verzögert wird. Die synchronisationsreferenzgestaffelten Verzögerungen 116a bis 116d jedes Senders werden so gewählt, dass die angesammelten EMI-Emissionen des Systems verringert werden. Diese Vorgehensweise reduziert auch das Rauschen von den Energieversorgungen des Systems dadurch, dass zu einer gegebenen Zeit ein geringerer Strombedarf vorhanden ist. Diese Technik kann auf Systeme mit mehreren Sendern ausgedehnt werden, so dass die Synchronisationsreferenzen für die mehreren Sender auf einem PCB oder einem IC-Chip unter Verwendung von Verzögerungsleitungen oder einer Verzögerungslogik gestaffelt sind. Die Zeitstaffelsignale können beispielsweise von einem PLL, wie in 5 gezeigt, hergeleitet werden.
Nimmt man eine Ausgangsabtastfrequenz von Fi an, sind zu den EMI-Emissionen jedes Senders beitragende Abbilder um 1*Fi, 2*Fi, 3*Fi,... zentriert, wobei die Synchronisationsreferenzen der M Sender zeitlich durch 1(Fi*M) gestaffelt sind. Diese Zeitsteueranordnung bringt, bei den angesammelten EMI-Emissionen, an 1*Fi, 2*Fi, 3*Fi ... Nullen ein, außer an den Frequenzvielfachen von M*Fi. Diese Staffelungstechnik verringert die EMI-Emissionen, die durch um die Nullfrequenzen befindliche Abbilder verursacht werden.
Beispielsweise liegen Abbilder eines einzelnen 10Base-T-Senders bei 160 MHz, 320 MHz, 480 MHz ... Bei einer Anwendung, die vier Sender auf einem einzelnen Chip implementiert, sind die Synchronisationsreferenzen durch 1,5625 ns (1/(Fi*M)) gestaffelt. Dies reduziert die angesammelten EMI-Emissionen der Ein-Chipvorrichtung bei 160 MHz, 320 MHz, 480 MHz, 800 MHz ..., jedoch nicht bei 640 MHz, 1280 MHz ... 27 zeigt die Abbildkomponenten von vier beispielhaften Sendern. Die Abbilder sind jeweils um 90 Grad phasenverschoben und um 1,5625 ns zeitlich versetzt. Wie durch das Zeitablaufdiagramm gemäß 6 dargestellt, beträgt die angesammelte Energie der Abbilder null.
Bei dem vorstehenden 10Base-T-Beispiel kann die angesammelte Abbildspannung von vier Sendern vor einer Staffelung wie folgt dargestellt werden:
V = Sin (2Π·160 MHz·t) + Sin (2Π·160 MHz·t) + Sin (2Π·160 MHz·t) + Sin (2Π·160 MHz·t) = 4 Sin (2Π.160 MHz·t). Nach dem Staffeln der Synchronisationsreferenz jedes Senders durch 1,5625 ns (Δt) jedoch beträgt die angesammelte Abbildspannung:
V' = Sin (2Π·160 MHz·t) + Sin (2Π·160 MHz. (t + Δt)) + Sin (2Π.160 MHz. (t + 2Δt)) + Sin (2Π·160 MHz. (t + 3Δt)). Die Terme dieser Gleichung löschen einander bei 160 MHz aus. Derselbe Löscheffekt tritt bei Abbildern bei 320 MHz, 480 MHz, 800 MHz ... auf, nicht jedoch bei 640 MHz, 1280 MHz ... Diese Technik kann in jedem beliebigen elektronischen Untersystem implementiert werden, das PCBs und IC-Chips umfasst.
Die gestaffelten Taktsignale können durch eine Zeitgeberschaltung, wie etwa einen PLL, exakt generiert werden, die einen spannungsgeregelten Oszillator (VCO) umfasst. 11 zeigt einen PLL, der bei einer Ausführungsform der vorliegenden Erfindung zum Generieren der erforderlichen gestaffelten Taktsignale für die Mehrsenderkonfiguration verwendet wird. Andere Techniken zum Generieren von Synchronisationsreferenzsignalen, die auf dem Gebiet der Schaltungskonstruktion bekannt sind, können ebenfalls dazu verwendet werden, die erforderlichen gestaffelten Taktsignale zu generieren.
Die vorliegende Erfindung ist außerdem dahingehend vorteilhaft, dass sie dafür konfiguriert werden kann, zwischen und unter verschiedenen Ethernet-Übertragungsstandards zu arbeiten. Insbesondere kann, durch bloßes Deaktivieren oder Reaktivieren von Gruppen von Speicheranordnungen und Stromtreiberzellen, der erfindungsgemäße Sender nahtlos unter 10BASE-T-, 100BASE-T- 100BASE-Tx- und 1000BASE-T-Standards arbeiten. Somit ist ein einzelner Sender-/Empfänger einer integrierten Schaltung dazu in der Lage, eine Vielzahl an Rollen unter verschiedensten Bedingungen in nahtloser und flexibler Weise zu übernehmen.
Die Grundlagen der Erfindung sind nicht auf die vorstehend besprochenen spezifischen Ethernet-Standards beschränkt. Wenn sich Standards weiterentwickeln, können unterschiedliche digitale Filterungs- und Ausgangsspannungsschwankungsanforderungen leicht durch die vorliegende Erfindung vorgesehen werden, indem die Inhalte der Speichereinrichtung, die "Breite" des DAC-Steuerworts und die Anzahl der Treiberzellen verändert werden, um den neuen Anforderungen gerecht zu werden. Noch wird die Erfindung durch die Anzahl an Zellen eingeschränkt, die einen Spannungssprung bilden. Die DAC-Auflösung und -Genauigkeit können durch das Definieren von "Viertelzellen" und ähnlichem und das Durchführen geeigneter Änderungen an den Decodiereinrichtungs- und Schaltlogikabschnitten weiter gesteigert werden.
Fachleute auf dem Gebiet werden erkennen, dass an den dargestellten und anderen Ausführungsformen der vorstehend beschriebenen Erfindung verschiedenen Abwandlungen durchgeführt werden können, ohne von dem allgemeinen Schutzumfang der Erfindung abzuweichen. Es versteht sich daher, dass die Erfindung nicht auf die spezifischen offenbarten Ausführungsformen oder Anordnungen beschränkt ist, sondern vielmehr jegliche Abänderungen, Anpassungen oder Abwandlungen abdecken soll, die im Rahmen des Schutzumfangs der Erfindung und des Erfindungsgedankens liegen, wie durch die anhängigen Ansprüche definiert.

Claims

Datenübertragungssystem mit: mehreren Empfängern (6) zum Empfangen jeweiliger Empfangssignale von mehreren Übertragungskanälen, wobei jeder Empfänger (6) einen Eingangspfad hat, mehreren Sendern (6), die parallel mit den jeweiligen Eingangspfaden der mehreren Empfänger (6) elektrisch verbunden sind, um die mehreren Übertragungskanäle mit einem jeweiligen Sendesignal anzusteuern, und einer Synchronisiereinheitsschaltung (7) zum Erzeugen mehrerer Synchronisationsreferenzen, die durch eine Zeitspanne zeitlich voneinander versetzt sind, welche eine Funktion einer Übertragungsdatengeschwindigkeit und der Anzahl an Sendern im System ist, um die jeweiligen Ausgänge eines jeden der mehreren Sender (6) anzusteuern, wobei jeder Sender (6) umfasst: einen integrierten digitalen Filter und eine DAC-Decodiereinrichtung, einen Ausgangs-DAC, der durch die DAC-Decodiereinrichtung gesteuert wird, eine Ausgangsschaltung (10), die mit dem Ausgangs-DAC elektrisch verbunden und durch eine Auswahlschaltung dafür konfigurierbar ist, in einer ersten Betriebsart, die auf ein erstes Maß anspricht, und einer zweiten Betriebsart zu arbeiten, die auf ein zweites Maß anspricht, einer Sendesignallöschschaltung (5), die mit dem Eingangspfad eines jeweiligen Empfängers (6) elektrisch verbunden ist, um ein Löschsignal zu entwickeln und das Löschsignal auf dem jeweiligen Eingangspfad zu bestätigen, um zu verhindern, dass dem Eingangspfad des jeweiligen Empfängers ein jeweiliges Sendesignal bestätigt wird, und einem integrierten analogen zeitdiskreten Filter (9), der mit dem Ausgangs-DAC zum Verringern der elektromagnetischen Störgeräuschemission elektrisch verbunden ist.
System nach Anspruch 1, wobei der integrierte digitale Filter (33) und die DAC-Decodiereinrichtung (34) gekennzeichnet sind durch mehrere Schieberegister (41, 42) zum zeitlichen Verschieben der Eingangsdaten, eine Speichereinrichtung zum Speichern von Daten, welche die gewünschten Ergebnisse des digitalen Filters und der DAC-Decodiereinrichtung darstellen, eine Steuerlogik zum Auslesen jeweiliger Speicherdaten, um die gewünschten gefilterten und decodierten Daten in Übereinstimmung mit den zeitlich verschobenen Eingangsdaten zu erzeugen, und einen Multiplexer (35) zum Durchführen eines Zeitmultiplexverfahrens an den ausgelesenen Speicherdaten.
System nach Anspruch 1, wobei die Ausgangsschaltung (10) durch eine Mehrzahl von Signalkomponentenausgangsschaltungen gekennzeichnet ist, wobei jede Signalkomponentenausgangsschaltung dafür konfigurierbar ist, in der ersten Betriebsart, die auf das erste Maß anspricht, und der zweiten Betriebsart zu arbeiten, die auf das zweite Maß anspricht, und wobei die DAC-Decodiereinrichtung digitale Eingangssignale erhält und ein Steuerwort an die Signalkomponentenausgangsschaltungen ausgibt, wobei das Steuerwort sowohl für die erste als auch für die zweite Betriebsart dasselbe ist.
System nach Anspruch 1, wobei der integrierte analoge zeitdiskrete Filter (9) gekennzeichnet ist durch: eine Ausgangszelle (161) zum Erzeugen eines Strombetriebsart-Differenzialausgangssignals, das auf mehrere digitalisierte Eingangsdatenmuster anspricht, eine Zeitgeberschaltung zum Erzeugen eines Taktsignals, um jedes digitalisierte Eingangsdatenmuster in ein erstes Zeitsegment und ein zweites Zeitsegment zu unterteilen, und eine Steuerschaltung (162), die mit der Ausgangszelle (161) zum Erzeugen von Steuersignalen elektrisch verbunden ist, um die Ausgangszelle (161) anzusteuern, um einen Teil des Strombetriebsart-Differenzialausgangssignals für die Dauer des ersten Zeitsegments zu erzeugen und das vollständige Strombetriebsart-Differenzialausgangssignal für die Dauer des zweiten Zeitsegments anzusteuern.
System nach Anspruch 1, wobei die Sendesignallöschschaltung (5) gekennzeichnet ist durch: einen ersten Nachbildungssender mit einem Ausgang, der mit dem Empfangssignalpfad zwischen dem Sender und dem Empfänger elektrisch verbunden ist, und eine Löschimpedanzschaltung, die in dem Empfangssignalpfad zwischen dem Ausgang des ersten Nachbildungssenders und dem Ausgang des Senders sowie zwischen dem Ausgang des Senders (6) und dem Eingang des Empfängers (6) elektrisch verbunden ist.
Verfahren zum Verringern elektromagnetischer Emissionen in einem Datenübertragungssystem, das mehrere Empfänger (6) zum Empfangen jeweiliger Empfangssignale von mehreren Übertragungskanälen und mehrere Sendern (6) umfasst, welche jeweils mit einem jeweiligen Empfänger (6) elektrisch verbunden sind, um die mehreren Übertragungskanäle mit einem jeweiligen Sendesignal anzusteuern, wobei das Verfahren die Schritte umfasst: Integrieren eines digitalen Filters zum Impulsformen digitaler Daten und eine DAC-Decodiereinrichtung zum Erzeugen synchronisierter DAC-Steuersignale in eine Speichereinrichtung, Steuern eines Ausgangs-DAC durch die DAC-Decodiereinrichtung, Erzeugen eines Strombetriebsart-Differenzialausgangssignals, das auf die digitalen Eingangsdaten anspricht, wobei die Ausgangsschaltung (10) durch eine Auswahlschaltung dafür konfigurierbar ist, in einer ersten Betriebsart, die auf ein erstes Maß anspricht, und in einer zweiten Betriebsart zu arbeiten, die auf ein zweites Maß anspricht, Erzeugen von Steuersignalen zum Erzeugen eines Teils des Strombetriebsart-Differenzialausgangssignals für die Dauer eines ersten Zeitsegments und zum Erzeugen des vollständigen Strombetriebsart-Differenzialausgangssignals für die Dauer eines zweiten Zeitsegments, und Erzeugen mehrerer Synchronisationsreferenzen, die durch eine Zeitspanne zeitlich voneinander versetzt sind, welche eine Funktion einer Übertragungsdatengeschwindigkeit und der Anzahl an Sendern (6) im System ist, um die jeweiligen Ausgänge eines jeden der mehreren Sender (6) anzusteuern.
Verfahren nach Anspruch 6, das ferner gekennzeichnet ist durch den Empfang von Signalen von einem Übertragungskanal durch einen Empfänger, Entwickeln eines Löschsignals durch eine Löschschaltung, die mit dem Eingangspfad des Empfängers elektrisch verbunden ist, und Bestätigen des Löschsignals auf dem Eingangspfad, um zu verhindern, dass dem Eingangspfad des Empfängers ein Sendesignal bestätigt wird.
Verfahren nach Anspruch 6, wobei der Impulsformschritt gekennzeichnet ist durch zeitliches Verschieben der Eingangsdaten, Speichern von Daten, welche die gewünschten Ergebnisse des digitalen Filters und der DAC-Decodiereinrichtung darstellen, in einer Speichervorrichtung, Auslesen jeweiliger Speicherdaten, um die gewünschten gefilterten und decodierten Daten in Übereinstimmung mit den zeitlich verschobenen Eingangsdaten zu erzeugen, und Durchführen eines Zeitmultiplexverfahrens an den ausgelesenen Speicherdaten.
Verfahren nach Anspruch 6, wobei das erste Maß den Strahlungsemissionen und das zweite Maß dem Energieverbrauch entspricht.