-
HINTERGRUND DER ERFINDUNG
-
FACHGEBIET DER ERFINDUNG
-
Die
vorliegende Erfindung betrifft allgemein Kommunikationssysteme und
insbesondere eine verbesserte Datenübermittlung in solchen Kommunikationssystemen.
-
BESCHREIBUNG DES STANDES DER
TECHNIK
-
Es
ist bekannt, daß Kommunikationssysteme
große
Datenmengen zwischen einer Vielzahl von Teilnehmerendgeräten übermitteln.
Solche Teilnehmerendgeräte
umfassen Telefone, Faxgeräte,
Computer, Fernseher, Mobiltelefone, persönliche digitale Assistenten
und so weiter. Wie ebenfalls bekannt ist, können solche Kommunikationssysteme
ein lokales Netzwerk (LAN) und/oder ein Weitverkehrsnetzwerk (WAN)
sein. Unter einem lokalen Netzwerk wird im allgemeinen ein Netzwerk
verstanden, das eine Vielzahl von Teilnehmerendgeräten miteinander
verbindet, die über
ein begrenztes Gebiet (zum Beispiel bis zu einem Radius von 10 Kilometer)
verteilt sind, und LAN-Infrastrukturausrüstung aufweist. Zum Beispiel kann
ein lokales Netzwerk verwendet werden, um Arbeitsstationen miteinander
zu verbinden, die innerhalb eines Büros eines einzelnen Gebäudes oder
einer Gruppe von Gebäuden
verteilt sind, um computergestützte
Ausrüstung
miteinander zu verbinden, die in einer Fabrik oder einem Krankenhaus
verteilt ist, und so weiter. Wie ferner bekannt ist, können lokale
Netzwerke drahtgebundene lokale Netzwerke oder drahtlose lokale
Netzwerke sein. Drahtgebundene lokale Netzwerke haben normalerweise
eine Sterntopologie, Ringtopologie, Bustopologie und/oder Knoten-Baumtopologie.
-
Unter
einem Weitverkehrsnetzwerk wird im allgemeinen ein Netzwerk verstanden,
das ein großes
geographisches Gebiet versorgt und WAN-Infrastrukturausrüstung aufweist.
Weitverkehrsnetzwerke umfassen sowohl öffentliche Datennetzwerke als auch
unternehmensweite private Datennetzwerke. Ein öffentliches Datennetzwerk wird
durch einen nationalen Netzwerkverwalter eigens zur Datenübertragung
errichtet und betrieben. Solche öffentlichen
Datennetzwerke unterstützen
die innere Zusammenarbeit von Ausrüstung von unterschiedlichen
Herstellern. Dementsprechend sind durch die ITU-T Standards für die Übermittlung
von Daten innerhalb öffentlicher
Datennetzwerke geschaffen worden. Gegenwärtig gibt es zwei Haupttypen
von öffentlichen Datennetzwerken:
paketvermittelte öffentliche
Datennetzwerke und leitungsvermittelte öffentliche Datennetzwerke.
Zum Beispiel ist das öffentliche
Fernsprechwählnetz
ein leitungsvermitteltes öffentliches Datennetzwerk,
während
das Internet ein paketvermitteltes öffentliches Datennetzwerk ist.
Andere Beispiele für
Weitverkehrsnetzwerke weisen diensteintegrierende Digitalnetze (ISDN)
und Breitband-Mehrfachdienstnetzwerke auf.
-
Wie
ferner bekannt ist, können
Kommunikationssysteme miteinander vernetzt werden, um größere Kommunikationssysteme
zu ergeben, wobei eine derartige Vernetzung normalerweise als Netzzusammenschaltung
bezeichnet wird. Netzzusammenschaltung wird mittels Netzzusammenschaltungseinheiten
erreicht, die ermöglichen,
daß Kommunikationsnetzwerke,
welche die gleichen oder unterschiedliche Protokolle verwenden,
miteinander verknüpft werden.
Die Netzzusammenschaltungseinheiten können Router, Gateways, Protokollumsetzer,
Brücken
und/oder Switches sein.
-
Unabhängig vom
Typ des Kommunikationssystems (zum Beispiel LAN, WAN oder Netzzusammenschaltungssystem)
verwendet jedes Kommunikationssystem ein Datenübermittlungsprotokoll, um zu
gewährleisten,
daß Daten
innerhalb des Systems korrekt übermittelt
werden. Im allgemeinen ist ein Protokoll eine formale Menge von
Regeln und Vereinbarungen, die vorschreiben, wie Systemvorrichtungen
(zum Beispiel Teilnehmerendgeräte,
LAN-Infrastrukturausrüstung,
WAN-Infrastrukturausrüstung und/oder
Netzzusammenschaltungseinheiten) Daten innerhalb des Systems austauschen.
Solche Protokolle weisen normalerweise Vorschriften über die Empfängerempfindlichkeit
(zum Beispiel wie stark rauschbehaftet ein empfangenes Signal sein
darf und wie klein seine Amplitude sein darf) für Signale, die durch eine Systemvorrichtung
oder innerhalb einer Systemvorrichtung empfangen werden, und über die
Sendeleistung eines Signals von einer Systemvorrichtung zu einer
anderen oder innerhalb der Systemvorrichtung auf.
-
Wie
ferner bekannt ist, verarbeitet jede Systemvorrichtung Millionen
von Datenbits pro Sekunde. Dementsprechend weist jede Systemvorrichtung Hochgeschwindigkeits-Datenschnittstellen
auf, um Daten effizient ein- und auszugeben. Solche Schnittstellen
werden normalerweise als integrierte Schaltkreise implementiert,
die auf einer gedruckten Leiterplatte montiert sind. Eine Gruppe
von gedruckten Leiterplatten kann auf einem Leiterplattenchassis
montiert sein, und mehrere Leiterplattenchassis können ferner
in einem Einbaurahmen plaziert sein, um die Systemvorrichtung aufzubauen.
-
Im
Bestreben, die ständig
wachsenden Herausforderungen der Verbesserung der Datenübermittlungsgeschwindigkeit
zu erfüllen,
weist jede Systemvorrichtung eine wachsende Anzahl von integrierten
Schaltkreisen, gedruckten Leiterplatten (PCBs) und/oder Einbaurahmen
auf. Normalerweise sind die Einbaurahmen und PCBs miteinander unter
Verwendung von Koaxialkabeln, Faseroptik, Steckverbindern und/oder
Drähten
gekoppelt. Die integrierten Schaltkreise auf einer gedruckten Leiterplatte
sind miteinander mittels Kupfer-Leiterbahnen (zum Beispiel FR4-Verbindungen)
gekoppelt. Sowie die Anzahl und Komplexität der Systemvorrichtungen zusammen
mit der erwünschten
Geschwindigkeit der Datenübermittlung
zwischen ihnen zunimmt, nimmt die Vielfalt der Entfernungen zwischen
ICs, PCBs und/oder Einbaurahmen zu. Einige Kommunikationskanäle zwischen
ICs, PCBs und/oder Einbaurahmen können relativ kurz sein (das
heißt,
eine Kanalantwort haben, die eine minimale Verzerrung in die transportierten
Signale einführt),
während
andere relativ lang sind (das heißt, eine Kanalantwort haben, die
eine erhebliche Verzerrung in die transportierten Signale einführt).
-
Normalerweise
weist ein Empfängerabschnitt
einer Hochgeschwindigkeits-Datenschnittstelle einen Entzerrer auf,
um die infolge der Kanalantwort erzeugte Verzerrung zu kompensieren.
Normalerweise ist der Entzerrer dafür eingestellt, die Kanalantwort
eines nominellen Kanals zu kompensieren. Mit anderen Worten, der
Entzerrer ist fest eingestellt, um eine nominelle Entzerrungsantwort
bereitzustellen, die dem Inversen der nominellen Kanalantwort entspricht.
Da jedoch die Kanalantworten aufgrund der wachsenden Vielfalt von
Kanallängen
immer mehr variieren, ist ein fest eingestellter Entzerrer ungeeignet,
um die Anforderungen vieler standardisierter Protokolle an die Empfängerempfindlichkeit zu
erfüllen.
-
Ein
Beispiel für
eine Entzerrerschaltung ist in
US
6531931 offenbart, die eine Schaltung zur Entzerrung eines
Kommunikationssignals unter Verwendung geschalteter Filterkennlinien
beschreibt. Entzerrung für
frequenzunabhängige
und frequenzabhängige
Dämpfung
des Kommunikationssignals wird mit einem linearen Entzerrungskanal
bewirkt, der eine Eingangsvorspannungsschaltung aufweist, die ein
gemeinsames Eingangssignal an zwei parallele Verstärkerwege übergibt.
-
Analogentzerrer
niedriger Leistung sind in
US
6545622 und
US 6492876 beschrieben,
die eine Wechselstromverstärkung
in einer einzigen Stufe einer analogen Signalentzerrung bereitstellen.
Der Entzerrer umfaßt
einen Operationsverstärker,
der mit zwei Anpassungsnetzwerken gekoppelt ist, wobei die Anpassungsnetzwerke
passive Netzwerke aus Widerständen
und Kondensatoren sind.
-
Ein
Filter ist in
US 6240131 beschrieben,
das als ein Entzerrer arbeitet, um die Verzerrung, der Hochfrequenzsignale
unterliegen, wenn sie über Übertragungsleitungen übertragen
werden, unter Verwendung einer Übertragungsfunktion
zu kompensieren. Das Filter enthält
Transistoren, die jeweils eine Last mit wählbarer Steilheit bilden. Die
Amplituden der Kennlinien für
die durch das Filter bewirkte Übertragungsfunktion
nehmen so zu, wie die Frequenz zunimmt. Somit sind unterschiedliche
ausgewählte
Werte von Übertragungsfunktionen
nützlich, um
die Verzerrung auszugleichen, die durch Übertragungsleitungen an Hochfrequenzsignalen
verursacht wird.
-
Daher
besteht ein Bedarf an einem programmierbaren Entzerrer zur Verwendung
in Empfängerabschnitten
von Hochgeschwindigkeits-Datenschnittstellen.
-
KURZE ZUSAMMENFASSUNG DER
ERFINDUNG
-
Das
analoge Frontend mit eingebauter Entzerrung gemäß der vorliegenden Erfindung
erfüllt
im wesentlichen diesen und weiteren Bedarf. In einer Ausführungsform
weist ein analoges Frontend mit eingebauter Entzerrung ein Steuerungsmodul
und eine abstimmbare Verstärkungsstufe
auf. Das Steuerungsmodul ist betriebsfähig gekoppelt, um eine Frequenzantworteinstellung
auf der Grundlage einer Kanalantwort eines Kanals, der serielle
Hochgeschwindigkeitsdaten an das analoge Frontend übergibt,
bereitzustellen. Die abstimmbare Verstärkungsstufe weist eine frequenzabhängige Last
und einen Verstärkereingangsabschnitt
auf. Die frequenzabhängige
Last wird auf der Grundlage der Frequenzantworteinstellung angepaßt. Der
Verstärkereingangsabschnitt
ist betriebsfähig
mit der frequenzabhängigen Last
gekoppelt und empfängt
die seriellen Hochgeschwindigkeitsdaten. In Verbindung mit der frequenzabhängigen Last
verstärkt
und entzerrt der Verstärkereingangsabschnitt
die seriellen Hochgeschwindigkeitsdaten, um verstärkte und
entzerrte serielle Daten zu erzeugen. Somit kann ein analoges Frontend
bewirken, daß sich
sein eingebauter Entzerrer anpaßt,
um die veränderlichen
Kanalantworten zu kompensieren.
-
In
einer weiteren Ausführungsform
weist ein analoges Frontend mit eingebauter Entzerrung eine frequenzabhängige Last
und einen Verstärkereingangsabschnitt
auf. Der Verstärkereingangsabschnitt ist
betriebsfähig
mit der frequenzabhängigen
Last gekoppelt und empfängt
serielle Hochgeschwindigkeitsdaten. In Verbindung mit der frequenzabhängigen Last
verstärkt
und entzerrt der Verstärkereingangsabschnitt
die seriellen Hochgeschwindigkeitsdaten, um verstärkte und
entzerrte serielle Daten zu erzeugen.
-
Ein
solches analoges Frontend mit eingebauter Entzerrung kann in einen
Hochgeschwindigkeitsdatenempfänger
einbezogen sein, der serielle Hochgeschwindigkeitsdaten über einen
Kanal empfängt.
Der Kanal kann von veränderlicher
Länge sein und
somit veränderliche
Kanalantworten haben. Auf der Grundlage der Kanalantwort wird das
analoge Frontend angepaßt,
um einen angemessenen Entzerrungspegel bereitzustellen.
-
KURZBESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN
DER ZEICHNUNGEN
-
1 ist
ein schematisches Blockschaltbild eines programmierbaren Logikbauelements
gemäß der vorliegenden
Erfindung;
-
2 ist
ein schematisches Blockschaltbild eines programmierbaren Multi-Gigabit-Sendeempfängers gemäß der vorliegenden
Erfindung;
-
3 ist
ein schematisches Blockschaltbild eines programmierbaren physikalischen
Medienzugangs-(PMA-)Empfangsmoduls gemäß der vorliegenden Erfindung;
-
4 ist
ein schematisches Blockschaltbild eines programmierbaren Frontends
gemäß der vorliegenden
Erfindung;
-
5 ist
ein schematisches Blockschaltbild einer alternativen Ausführungsform
eines programmierbaren Frontends gemäß der vorliegenden Erfindung;
-
6 und 6A sind
schematische Blockschaltbilder verschiedener Ausführungsformen
einer abstimmbaren Verstärkungsstufe
gemäß der vorliegenden
Erfindung;
-
7 ist
ein schematisches Blockschaltbild einer alternativen Ausführungsform
einer abstimmbaren Verstärkungsstufe
gemäß der vorliegenden
Erfindung; und
-
8A bis 8D stellen
verschiedene Kanäle,
Kanalantworten und programmierbare Entzerrungen gemäß der vorliegenden
Erfindung dar.
-
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
-
1 ist
ein schematisches Blockschaltbild eines programmierbaren Logikbauelements 10,
das eine programmierbare Logikstruktur 12, eine Vielzahl von
programmierbaren Multi-Gigabit-Sendeempfangern
(PMGT) 14–28 und
ein Steuerungsmodul 30 aufweist. Das programmierbare Logikbauelement 10 kann
ein programmierbares Logikarray-Bauelement (PLA), ein programmierbares
Array-Logikbauelement (PAL), ein löschbares programmierbares Logikbauelement
und/oder ein anwenderprogrammierbares Gate-Array (FPGA) sein. Wenn
das programmierbare Logikbauelement 10 ein anwenderprogrammierbares
Gate-Array (FPGA) ist, kann die programmierbare Logikstruktur 12 als
eine Konfiguration mit einem symmetrischen Array, eine zeilengestützte Konfiguration,
eine kanallose Kompaktkonfiguration und/oder eine hierarchische
Konfiguration eines programmierbaren Logikbauelements implementiert sein.
Die programmierbare Logikstruktur 12 kann ferner mindestens
einen zweckgebundenen festen Prozessor aufweisen, wie etwa einen
Mikroprozessorkern, um die programmierbare Flexibilität, die das programmierbare
Logikbauelement 10 bietet, weiter zu fördern.
-
Das
Steuerungsmodul 30 kann in der programmierbaren Logikstruktur 12 enthalten
sein oder es kann ein separates Modul sein. In beiden Implementierungen
erzeugt das Steuerungsmodul 30 die Steuerungssignale, um
jeden der Sende- und Empfangsabschnitte der programmierbaren Multi-Gigabit-Sendeempfänger 14–28 zu
programmieren. Grundsätzlich
führt jeder
der programmierbaren Multi-Gigabit-Sendeempfänger 14–28 eine
Serien-Parallel-Umsetzung mit empfangenen Daten durch und führt eine
Parallel-Serien-Umsetzung mit Sendedaten durch. Die parallelen Daten
können
8 Bit, 16 Bit, 32 Bit, 64 Bit und so weiter breit sein. Normalerweise sind
die seriellen Daten ein 1-Bit-Datenstrom, der ein Binärpegelsignal,
Multipegelsignal und so weiter sein kann. Ferner können zwei
oder mehr programmierbare Multi-Gigabit-Sendeempfänger miteinander
gebündelt
sein, um größere Übertragungsgeschwindigkeiten
bereitzustellen. Wenn zum Beispiel die Multi-Gigabit-Sendeempfänger 14, 16 und 18 Daten
mit 3,125 Gigabit pro Sekunde übertragen,
können
die Sendeempfänger 14–18 miteinander
gebündelt
sein, so daß die
effektive serielle Rate dreimal 3,125 Gigabit pro Sekunde beträgt.
-
Jeder
der programmierbaren Multi-Gigabit-Sendeempfänger 14–28 kann
individuell programmiert werden, um separate Standards zu erfüllen. Zusätzlich können der
Sendeweg und der Empfangsweg jedes programmierbaren Multi-Gigabit-Sendeempfängers 14–28 separat
programmiert werden, so daß der
Sendeweg eines Sendeempfängers
einen Standard unterstützt,
während
der Empfangsweg des gleichen Sendeempfängers einen anderen Standard
unterstützt.
Ferner können
die seriellen Raten des Sendewegs und des Empfangswegs von 1 Gigabit
pro Sekunde bis zu einigen zehn Gigabit pro Sekunde programmiert
werden. Die Größe der parallelen
Daten in den Sende- und Empfangsabschnitten ist ebenfalls programmierbar
und kann von 8 Bit, 16 Bit, 32 Bit bis 64 Bit und so weiter variieren.
-
2 ist
ein schematisches Blockschaltbild einer Ausführungsform eines repräsentativen
der programmierbaren Multi-Gigabit-Sendeempfänger 14–18.
Wie gezeigt, weist der programmierbare Multi-Gigabit-Sendeempfänger ein programmierbares physikalisches
Medienzugangs-(PMA-)Modul 32, ein programmierbares Bitstromcodierungsteilschicht-(PCS-)Modul 34,
eine programmierbare Schnittstelle 36, ein Steuerungsmodul 35,
ein PMA-Speicherzuordnungsregister 45 und ein PCS-Register 56 auf.
Das Steuerungsmodul 35 erzeugt auf der Grundlage der erwünschten
Betriebsart für
den individuellen programmierbaren Multi-Gigabit-Sendeempfänger 14–28 eine
programmierte Serien-Parallel-Umsetzungseinstellung 66,
eine programmierte Parallel-Serien-Umsetzungseinstellung 64,
eine PMA_PCS-Schnittstellen-Empfangseinstellung 62,
eine PMA_PCS-Schnittstellen-Sendeeinstellung 60 und eine
Logikschnittstelleneinstellung 58. Das Steuerungsmodul 35 kann
ein separates Bauelement innerhalb jedes der Multi-Gigabit-Sendeempfänger und/oder
im Steuerungsmodul 30 eingeschlossen sein. In beiden Ausführungsformen
des PMGT-Steuerungsmoduls 35 bestimmt das Steuerungsmodul 30 des
programmierbaren Logikbauelements die entsprechenden gesamten erwünschten Betriebsbedingungen
für das
programmierbare Logikbauelement 10 und übergibt die entsprechenden Betriebsparameter
für einen
gegebenen Multi-Gigabit-Sendeempfänger an sein Steuerungsmodul 35, das
die Einstellungen 58–66 erzeugt.
-
Das
programmierbare physikalische Medienzugangs-(PMA-)Modul 32 weist
ein programmierbares PMA-Sendemodul 38 und ein programmierbares PMA-Empfangsmodul 40 auf.
Das programmierbare PMA-Sendemodul 38 ist betriebsfähig gekoppelt,
um parallele Sendedaten 48 gemäß der programmierten Parallel-Serien-Umsetzungseinstellung 64 in
serielle Sendedaten 50 umzusetzen. Die programmierte Parallel-Serien-Umsetzungseinstellung 64 gibt
die erwünschte
Rate der seriellen Sendedaten 50, die erwünschte Rate
der parallelen Sendedaten 48 und die Datenbreite der parallelen
Sendedaten 48 an. Das programmierbare PMA-Empfangsmodul 40,
das mit Berg auf 3 ausführlicher beschrieben werden wird,
ist betriebsfähig
gekoppelt, um serielle Empfangsdaten 52 gemäß der programmierten
Serien-Parallel-Umsetzungseinstellung 66 in
parallele Empfangsdaten 54 umzusetzen. Die programmierte Serien-Parallel-Umsetzungseinstellung 66 gibt
die erwünschte
Rate der seriellen Empfangsdaten 52, die erwünschte Rate
der parallelen Empfangsdaten 54 und die Datenbreite der
parallelen Empfangsdaten 54 an.
-
Das
PMA-Speicherzuordnungsregister 45 kann die Parallel-Serien-Umsetzungseinstellung 64 und
die Serien-Parallel-Umsetzungseinstellung 66 speichern.
-
Das
programmierbare Bitstromcodierungsteilschicht-(PCS-)Modul 34 weist
ein programmierbares PCS-Sendemodul 42 und ein programmierbares PCS-Empfangsmodul 44 auf.
Das programmierbare PCS-Sendemodul 42 empfängt Sendedatenwörter 46 von
der programmierbaren Logikstruktur 12 über die programmierbare Schnittstelle 36 und
setzt sie gemäß der PMA_PCS-Schnittstellen-Sendeeinstellung 60 in
die parallelen Sendedaten 48 um. Die PMA_PCS-Schnittstellen-Sendeeinstellung 60 gibt die
Rate der Sendedatenwörter 46,
die Größe der Sendedatenwörter (zum
Beispiel 1 Byte, 2 Bytes, 3 Bytes, 4 Bytes und so weiter) und die
entsprechende Übertragungsrate
der parallelen Sendedaten 48 an. Das programmierbare PCS-Empfangsmodul 44 setzt die
parallelen Empfangsdaten 54 gemäß der PMA_PCS-Schnittstellen-Empfangseinstellung 62 in Empfangsdatenwörter 56 um.
Die PMA_PCS-Schnittstellen-Empfangseinstellung 62 gibt
die Rate, mit der die parallelen Empfangsdaten 54 empfangen
werden, die Breite der parallelen Empfangsdaten 54, die
Senderate der Empfangsdatenwörter 56 und
die Wortgröße der Empfangsdatenwörter 56 an.
-
Das
Steuerungsmodul 35 erzeugt außerdem die Logikschnittstelleneinstellung 58,
welche die Raten bereitstellt, mit der die Sendedatenwörter 46 und die
Empfangsdatenwörter 56 mit
der programmierbaren Logikstruktur 12 gesendet bzw. empfangen
werden. Man beachte, daß die
Sendedatenwörter 46 von der
programmierbaren Logikstruktur 12 mit einer anderen Rate
empfangen werden können
als mit derjenigen, mit der die Empfangsdatenwörter 56 an die programmierbare
Logikstruktur 12 übergeben
werden.
-
Wie
der Fachmann anerkennen wird, kann jedes der Module innerhalb des
PMA-Moduls 32 und des PCS-Moduls 34 individuell
programmiert werden, um eine erwünschte
Datenrate zu unterstützen. Die
Datentransferrate kann einem bestimmten Standard entsprechen, so
daß der
Empfangsweg, das heißt
das programmierbare PMA-Empfangsmodul 40 und das programmierbare
PCS-Empfangsmodul 44, gemäß einem Standard programmiert
sein kann, während
der Sendeweg, das heißt
das programmierbare PCS-Sendemodul 42 und
das programmierbare PMA-Sendemodul 38, gemäß einem
anderen Standard programmiert sein kann.
-
3 stellt
ein schematisches Blockschaltbild des programmierbaren PMA-Empfangsmoduls 40,
das ein programmierbares Frontend 100, ein Daten- und Taktwiederherstellungsmodul 102 und
ein Serien-Parallel-Umsetzermodul 104 aufweist,
dar. Das programmierbare Frontend 100, das mit Bezug auf 4-8D ausführlicher
beschrieben werden wird, weist eine abstimmbare Verstärkungsstufe 108 und
ein Steuerungsmodul 106 auf. Das Daten- und Taktwiederherstellungsmodul 102 weist
eine Datenermittlungsschaltung 110 und eine Phasenregelschleife 112 auf.
Die Phasenregelschleife 112 weist ein Phasenermittlungsmodul 114,
ein Schleifenfilter 116, einen spannungsgesteuerten Oszillator 118,
ein erstes Teilermodul 120 und ein zweites Teilermodul 122 auf.
-
Das
programmierbare Frontend 100 ist betriebsfähig gekoppelt,
um die seriellen Empfangsdaten 52 zu empfangen und daraus
verstärkte
und entzerrte serielle Empfangsdaten 124 zu erzeugen. Um dies
zu erreichen, wird die abstimmbare Verstärkungsstufe 108 gemäß einer
Entzerrungseinstellung 128 und einer Verstärkungseinstellung 130 programmiert,
wie sie durch das Steuerungsmodul 106 worden sind, um für die geeignete
Entzerrung und Verstärkung
der seriellen Empfangsdaten 52 zu sorgen.
-
Die
Daten- und Taktwiederherstellungsschaltung 102 empfängt die
verstärkten
und entzerrten seriellen Empfangsdaten 124 über das
Phasenermittlungsmodul 114 der Phasenregelschleife 112 und über die
Datenermittlungsschaltung 110. Das Phasenermittlungsmodul 114 ist
vor dem Empfangen der verstärkten
und entzerrten seriellen Empfangsdaten 124 durch Vergleichen
der Phase und/oder Frequenz des Referenztaktes 86 mit einem
durch das Teilermodul 120 erzeugten Rückkoppiungsreferenztakt initialisiert
worden. Auf der Grundlage dieser Phasen- und/oder Frequenzdifferenz
erzeugt das Phasenermittlungsmodul 114 einen entsprechenden
Strom, der an das Schleifenfilter 116 übergeben wird. Das Schleifenfilter 116 setzt
den Strom in eine Steuerspannung um, welche die Ausgangsfrequenz
des spannungsgesteuerten Oszillators 118 nachregelt. Das
erste Teilermodul 120 teilt die durch den spannungsgesteuerten
Oszillator 118 erzeugte Ausgangsoszillation auf der Grundlage
einer seriellen Empfangstakteinstellung 132, um das Rückkopplungssignal
zu erzeugen. Wenn die verstärkten
und entzerrten seriellen Empfangsdaten empfangen worden sind, vergleicht
das Phasenermittlungsmodul 114 die Phase der verstärkten und
entzerrten seriellen Empfangsdaten 124 mit der Phase des
Rückkopplungssignals.
Auf der Grundlage einer Phasendifferenz zwischen den verstärkten und
entzerrten seriellen Empfangsdaten 124 und dem Rückkopplungssignal
wird ein Stromsignal erzeugt.
-
Das
Phasenermittlungsmodul 114 übergibt das Stromsignal an
das Schleifenfilter 116, das es in eine Steuerspannung
umsetzt, welche die Ausgangsfrequenz des spannungsgesteuerten Oszillators 118 steuert.
An diesem Punkt entspricht das Ausgangssignal des spannungsgesteuerten
Oszillators 118 einem rückgewonnenen
Takt 138. Der rückgewonnene
Takt 138 wird an das Teilermodul 122, die Datenermittlungsschaltung 110 und
das Serien-Parallel-Umsetzermodul 104 übergeben. Das Datenermittlungsmodul 110 nutzt
den rückgewonnenen Takt 138,
für aus
den verstärkten
und entzerrten seriellen Empfangsdaten 124 rückgewonnene
Daten 136. Das Teilermodul 122 teilt den rückgewonnenen Takt 138 entsprechend
einer Parallelempfangs- und programmierbaren Logiktakteinstellung 134,
um den Parallelempfangstakt 94 und den Empfangstakt der programmierbaren
Logik 96 zu erzeugen. Man beachte, daß die serielle Empfangstakteinstellung 132 und
Parallelempfangs- und programmierbare Logiktakteinstellung 134 ein
Teil der programmierbaren Serien-Parallel-Umsetzungseinstellung 66 sind,
die durch das Steuerungsmodul 35 an das programmierbare
PMA-Empfangsmodul 40 übergeben
wird.
-
Das
Serien-Parallel-Umsetzermodul 104, das einen elastischen
Zwischenspeicher aufweisen kann, empfängt die rückgewonnenen Daten 136 mit einer
seriellen Rate entsprechend dem rückgewonnenen Takt 138.
Auf der Grundlage einer Serien-Parallel-Umsetzungseinstellung 135 und
des Parallelempfangstakts 194 gibt das Serien-Parallel-Umsetzermodul 104 die
parallelen Empfangsdaten 54 aus. Die Serien-Parallel-Umsetzungseinstellung 135,
die ein Teil der programmierbaren Serien-Parallel-Umsetzungseinstellung 66 sein
kann, gibt die Rate und die Datenbreite der parallelen Empfangsdaten 54 an.
-
4 ist
ein schematisches Blockschaltbild eines programmierbaren Frontends 100,
welches ein Steuerungsmodul 106 und eine abstimmbare Verstärkungsstufe 108 aufweist.
Die abstimmbare Verstärkungsstufe 108 weist
eine frequenzabhängige Last 140 und
einen Verstärkereingangsabschnitt 142 auf.
Die abstimmbare Verstärkungsstufe 108 wird
mit Bezug auf 6 und 7 ausführlicher
beschrieben werden.
-
Das
Steuerungsmodul 106 erzeugt eine Entzerrungseinstellung 128 auf
der Grundlage der Kanalantwort des Kanals, auf dem die seriellen
Empfangsdaten 52 empfangen werden. Das Steuerungsmodul 106 übergibt
die Entzerrungseinstellung 128 an die frequenzabhängige Last 140.
Das Steuerungsmodul kann außerdem
auf der Grundlage der Signalstärke
der seriellen Empfangsdaten 52 eine Verstärkungseinstellung 130 an
die abstimmbare Verstärkungsstufe 108 übergeben.
-
Die
frequenzabhängige
Last 140 paßt
ihre Frequenzantwort auf der Grundlage der Entzerrungseinstellung 128 und/oder
der Verstärkungseinstellung 130 an.
Der Verstärkereingangsabschnitt 142 in Kombination
mit der angepaßten
frequenzabhängigen
Last 140 verstärkt
die seriellen Empfangsdaten 52, um verstärkte und
entzerrte serielle Empfangsdaten 124 zu erzeugen. In einer
Ausführungsform
weist die frequenzabhängige
Last 140 mindestens ein Hochpaßfilter auf.
-
5 ist
ein alternatives schematisches Blockschaltbild eines programmierbaren
Frontends 100, das eine abstimmbare Verstärkungsstufe 108 und
ein Steuerungsmodul 106 aufweist. Die abstimmbare Verstärkungsstufe 108 weist
drei Stufen (Stufe 1, Stufe 2 und Stufe 3) auf, die mit Bezug auf 6–8D ausführlicher
beschrieben werden, die jeweils die Entzerrungseinstellung 128 und/oder die
Verstärkungseinstellung 130 vom
Steuerungsmodul 106 empfangen. Wie gezeigt, empfängt die
Stufe 1 die seriellen Empfangsdaten 52, verstärkt sie,
entzerrt sie und gibt ihr Ausgangssignal an die Stufe 2 weiter,
die das Signal weiter verstärkt
und entzerrt und ihr Ausgangssignal an die Stufe 3 weitergibt, die das
Signal weiter verstärkt
und entzerrt, um die verstärkten
und entzerrten seriellen Empfangsdaten 124 zu erzeugen.
In dieser Ausführungsform
können
die Stufen 1 und 2 als erste und zweite Eingangsstufen betrachtet
werden, während
die Stufe 3 als eine Ausgangsstufe der abstimmbaren Verstärkungsstufe 108 betrachtet
werden kann. Wie der Fachmann anerkennen wird, können die Stufen 1, 2 und 3
mittels des Steuerungsmoduls 106 individuell programmiert
werden und/oder unter Nutzung der gleichen Entzerrungseinstellung
programmiert werden.
-
6 ist
ein schematisches Blockschaltbild einer Ausführungsform der abstimmbaren
Verstärkungsstufe 108 von 4 und/oder
einer der Stufen der abstimmbaren Verstärkungsstufe von 5.
In dieser Ausführungsform
weist die frequenzabhängige
Last 140 eine Vielzahl von Hochpaßfiltern auf, die durch die
Kombination von NMOS-Transistoren, Widerständen R1, R2, R3, R4 und Kondensatoren
C1, C2, C3 und C4 gebildet werden. Man beachte, daß der Kondensator
mit der Bezeichnung C der parasitären Kapazität der NMOS-Transistoren entspricht. Wie
der Fachmann anerkennen wird, sind die Widerstände R1–R4 regelbar, so daß die Frequenzantwort des
entsprechenden Hochpaßfilters
gemäß der Entzerrungseinstellung
abgestimmt werden kann. Ferner kann das durch R1, Cp und
C1 gebildete Hochpaßfilter
wahlweise aktiviert oder deaktiviert werden, um die Gesamt-Übertragungscharakteristik
der frequenzabhängigen
Last 140 weiter anzupassen. Ebenso können R4, Cp und
C4 aktiviert oder deaktiviert werden, um die Gesamt-Übertragungscharakteristik
der frequenzabhängigen
Last 140 anzupassen. Wie der Fachmann ferner anerkennen
wird, können die
Kondensatoren C1, C2, C3 und C4 weggelassen werden, abhängig von
der Größe der parasitären Kapazität Cp und der oder den erwünschten Eckfrequenz(en) des
bzw. der Hochpaßfilter.
-
Der
Verstärkereingangsabschnitt 142 weist ein
Paar NMOS-Eingangstransistoren auf, welche die seriellen Empfangsdaten 52 empfangen
und mit einer Stromquelle gekoppelt sind. Somit fungiert die frequenzabhängige Last 140 als
die Last für
den Verstärkereingangsabschnitt 142.
Da die frequenzabhängige
Last 140 die Hochpaßfilterung
aufweist, die durch die Widerstände
R1–R4,
die Kondensatoren C1–C4
und die parasitäre
Kapazität
gebildet wird, schließt
die Verstärkung
des Signals auch eine Filterung oder Entzerrung des Signals ein,
was zu den verstärkten
und entzerrten seriellen Empfangsdaten 124 führt.
-
6A ist
ein schematisches Blockschaltbild einer weiteren Ausführungsform
der abstimmbaren Verstärkungsstufe 108 von 4 und/oder
einer der Stufen der abstimmbaren Verstärkungsstufe von 5.
In dieser Ausführungsform
weist die frequenzabhängige
Last 140 eine Vielzahl von Hochpaßfiltern auf die durch die
Kombination von NMOS-Transistoren, Widerständen R5, R6, R7, R8 und Kondensatoren
C5 und C6 gebildet werden. Wie gezeigt, sind die Widerstände R5 und
R8 Regelwiderstände,
die regelbar sind, um das entsprechende RC-Hochpaßfilter
(das heißt
das durch den Widerstand, zum Beispiel R5 (oder R8), und den zugehörigen Kondensator,
zum Beispiel C5 (oder C6) gebildete Hochpaßfilter) abzustimmen, um die
erwünschte
Eckfrequenz zu gewinnen. Ferner stellen die Widerstände R6 und R7
eine Last für
den Verstärker
bereit, damit die Ausgangsimpedanz, die Spannungspegel und/oder
die Leistungspegel der Verstärkungsstufe
auf erwünschten
Werten liegen. In noch einer weiteren Ausführungsform sind C5 und C6 die
parasitären
Kapazitäten
ihrer zugehörigen
Transistoren.
-
Der
Verstärkereingangsabschnitt 142 weist ein
Paar NMOS-Eingangstransistoren auf, welche die seriellen Empfangsdaten 52 empfangen
und mit einer Stromquelle gekoppelt sind. Somit fungiert die frequenzabhängige Last 140 als
die Last für
den Verstärkereingangsabschnitt 142.
Da die frequenzabhängige
Last 140 die Hochpaßfilterung
aufweist, die durch die Widerstände
R5 und R8 und die Kondensatoren C5 und C6 gebildet wird, schließt die Verstärkung des
Signals auch eine Filterung oder Entzerrung des Signals ein, was
zu den verstärkten
und entzerrten seriellen Empfangsdaten 124 führt.
-
7 ist
ein schematisches Blockschaltbild einer abstimmbaren Eintakt-Signalisierungsverstärkungsstufe 108 oder
einer der Stufen der abstimmbaren Verstärkungsstufe von 5.
In dieser Ausführungsform
weist die frequenzabhängige
Last 140 Widerstände
R1 und R2, Kondensatoren C1 und C2, NMOS-Transistoren und ihre entsprechende
parasitäre
Kapazität
(Cp) auf Der Verstärkereingangsabschnitt 142 weist
einen Eingangstransistor und eine Stromquelle auf. In Kombination
verstärken
und entzerren der Verstärkereingangsabschnitt 142 und
die frequenzabhängige
Last die seriellen Empfangsdaten 152, um die verstärkten und
entzerrten seriellen Empfangsdaten 124 zu erzeugen.
-
Wie
der Fachmann anerkennen wird, kann die in 6 und/oder 7 gezeigte
frequenzabhängige
Last 140 mehr oder weniger Widerstand-Kondensator-Kombinationen
aufweisen, um die Hochpaßfilterung
oder Entzerrung, die durch die abstimmbare Verstärkungsstufe bereitgestellt
wird, weiter zu verfeinern. Ferner können die Widerstände und/oder
Kondensatoren regelbar sein und können individuell aktiviert
werden, um die Hochpaßfilterung und/oder
Entzerrung anzupassen, die durch die abstimmbare Verstärkungsstufe 108 bereitgestellt
wird.
-
8A ist
ein schematisches Blockschaltbild eines Kanals zwischen zwei programmierbaren Logikbauelementen 10.
Wie gezeigt, weist der Kanal eine Übertragungsleitung (TX-Leitung),
einen Steckverbinder, eine zweite Übertragungsleitung, einen zweiten
Steckverbinder und eine dritte Übertragungsleitung
auf. Diese Konfiguration ist typisch für integrierte Schaltkreise,
die auf unterschiedliche gedruckte Leiterplatten montiert sind,
wo die gedruckten Leiterplatten mittels eines Leiterplattenchassis gekoppelt
werden. In dieser Konfiguration können die integrierten Schaltkreise
bis zu einen Meter voneinander entfernt sein. In dieser Entfernung
wird bei seriellen Hochgeschwindigkeitsdaten die Kanalantwort erheblich
und erfordert angemessene Entzerrung.
-
8B stellt
einen Kanal dar, der eine einzelne Übertragungsleitung zwischen
programmierbaren Logikbauelementen 10 aufweist, die sich
auf der gleichen gedruckten Leiterplatte befinden können. In diesem
Beispiel ist die Länge
des Kanals viel kürzer als
diejenige von 8A. Somit hat seine Kanalantwort
weniger nachteilige Auswirkungen auf Hochgeschwindigkeitsdaten als
der Kanal von 8A.
-
8C stellt
die Kanalantwort für
die Kanäle von 8A und 8B dar.
Wie gezeigt, hat der Kanal für 8A eine
Eckfrequenz, die bei einer Frequenz auftritt, die niedriger ist
als bei der Kanalantwort für
den Kanal von 8B. Zusätzlich kann die Dämpfungsrate
für den
Kanal von 8A größer als für 8B sein.
Zusätzlich
stellt 8C die Datenübertragungsraten dar, welche
die Kanäle
von 8A und 8B durchlaufen
können.
Wie gezeigt, tritt eine Übertragungsrate
von 3,125 Gigabit pro Sekunde bei einer niedrigeren Frequenz als
6,25 Gigabit pro Sekunde auf, was wiederum niedriger als 10 Gigabit
pro Sekunde ist.
-
Wie
ferner für
die Rate von 3,125 Gigabit pro Sekunde gezeigt ist, hat die Kanalantwort
für den
Kanal von 8B minimale Auswirkungen auf
die übertragenen
Daten, während
der Kanal von 8A die Datenübertragungen bei der Rate von
3,125 Gigabit pro Sekunde zu dämpfen
beginnt. Bekanntlich verzerrt Dämpfung
die Signale und verringert somit die Empfindlichkeit des Empfängers. Wie
ferner gezeigt, wird die Rate von 6,25 Gigabit pro Sekunde durch den
Kanal von 8A erheblich gedämpft und
durch den Kanal von 8B ein wenig gedämpft. Die
Rate von 10 Gigabit pro Sekunde wird durch beide Kanäle erheblich
gedämpft.
-
8D stellt
die programmierbare Entzerrung dar, die durch das programmierbare
analoge Frontend gemäß der vorliegenden
Erfindung bereitgestellt wird. Wie gezeigt, kann die Entzerrung
für die Rate
von 3,125 Gigabit pro Sekunde so eingestellt werden, daß sie die
Kanalantwort von 8A oder 8B kompensiert.
Wenn die Übertragungsrate
zunimmt und/oder die Kanalantwort zunimmt (das heißt, wenn
die Kanallänge
zunimmt), nimmt der Betrag der Dämpfung
zu, was erfordert, daß die
Entzerrung zunimmt. Wie gezeigt, ist die programmierte Entzerrung
für 6,25
Gigabit pro Sekunde wesentlich größer, als sie für 3,125
Gigabit pro Sekunde war, und ist für 10 Gigabit pro Sekunde noch
größer.
-
Die
vorhergehende Erläuterung
hat ein programmierbares analoges Frontend vorgestellt, das eine
eingebaute Entzerrung aufweist. Durch Abstimmung der Entzerrung
innerhalb des analogen Frontends kann die Kanalantwort für verschiedene
Kanäle
angemessener kompensiert werden, wodurch die Empfängerempfindlichkeit
verbessert wird, was wiederum die Zuverlässigkeit von Hochgeschwindigkeitsdatenübertragungen
erhöht.
Wie der Fachmann anerkennen wird, können andere Ausführungsformen
aus der Lehre der vorliegenden Erfindung abgeleitet werden, ohne
vom Schutzbereich der Ansprüche
abzuweichen.