JP6445801B2 - 半導体装置及び電子回路 - Google Patents

Description

本発明は、駆動アンプの駆動能力を自他共に調整可能な半導体装置、更には並列的に動作する複数の半導体装置の夫々の駆動アンプの駆動能力の特性ばらつきを抑制する技術に関し、例えば、１個のディスプレイパネルを複数個の液晶表示ドライバで並列的に駆動する電子回路に適用して有効な技術に関する。

近年ディスプレイの高解像度化、大型化が進んでいる。高解像度化、大型化が進むと、ディスプレイのソース線の数が増大するため、１個の半導体集回路チップから成る表示駆動デバイスでは駆動できず、複数個の表示駆動デバイスで並列駆動するマルチチップ化が進む。この場合に用いる表示駆動デバイス間に出力電圧のばらつきがあると表示パネルに不所望な輝度差を発生させ、画質劣化を招く。

この不所望な輝度の発生を抑制する技術として、特許文献１には、複数の駆動回路部品（表示駆動デバイス）の間で、階調基準電圧を受け渡して、複数の駆動回路部品の間での出力電圧のばらつきを抑えようとする技術が記載される。

特許文献２には、マスタモードの表示ドライバとスレーブモードの表示ドライバとを備える表示装置において、各表示ドライバ間の電源電圧の降下を抑制して、表示品質の低下を防止する技術が開示されている。マスタモードの表示ドライバから、スレーブモードの表示ドライバに対して、複数の階調電圧を供給する。送出側と受信側それぞれにボルテージフォロワ回路を設けることにより、出力インピーダンスを下げ入力インピーダンスを上げることができるので、階調電圧は伝送経路での電圧降下をほとんど生じさせない。これにより、表示装置の画面におけるバイアスずれやブロックむらを防止して表示品質の低下を防止することができるとされる。

特開２０１０−２６１３８号公報 国際公開第ＷＯ０１／０５７８３９号

本発明者の検討によれば、特許文献１，２の技術では不所望な輝度の発生を抑制するには不十分であることが明らかになった。複数の階調電圧を生成するときの基準となる階調基準電圧を複数の表示駆動デバイス間で共有させようとするに止むものであり、駆動アンプの特性ばらつきによる影響を抑えることはできない。要するに、表示駆動デバイスの許容誤差範囲内での特性ばらつきについては全く考慮されないことになる。

複数の表示駆動デバイスを並列動作させる場合には、個々の表示駆動デバイスの特性が許容誤差範囲内であっても、その範囲で特性ばらつきがあると、表示パネルに不所望な輝度差を発生させ、画質劣化を招く虞がある。許容範囲内での誤差のばらつきを最小にしようとすれば、少なくとも、同一ロットで製造された表示駆動デバイスを使用するための工程管理が必要となり、手間と時間を考えた場合には現実的ではない。したがって、複数の表示駆動デバイスを並列動作させる場合に個々の表示駆動デバイスの特性に許容誤差範囲内での特性ばらつきがあっても表示パネルに不所望な輝度差を生じて画質劣化を招く虞のない技術を提供することが必要になる。

本発明の目的は、良品とされる半導体装置相互間で駆動アンプの駆動能力に特性ばらつきがあってもそのばらつきを容易に揃えることが可能な技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、自他の夫々の半導体装置における駆動アンプの駆動能力に着目し、これを相互に揃えるようにする。例えば、自他の夫々の半導体装置における駆動アンプの駆動能力を示す信号の状態が一致するように自他の夫々の半導体装置における駆動アンプの駆動能力を設定するマスタモードと、マスタモードにされた他の半導体装置によって自らの駆動アンプの特性が設定されるスレーブモードとを採用する。マスタモードの半導体装置とスレーブモードの半導体装置によって一つの被駆動装置を並列的に駆動する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、自他の夫々の半導体装置における駆動アンプの駆動能力を相互に揃えることができるから、製造ロットが異なっていても、相互に良品とされる複数個の半導体装置間で駆動アンプの駆動能力に許容範囲内の特性誤差があっても、半導体装置の製造ロットとは無関係にその誤差を解消することができる。

図１はマスタモードの半導体装置によって自他の駆動アンプの駆動能力を一致させる機能を実現した実施の形態１に係る電子回路の一例を示す回路図である。 図２は駆動アンプとバイアス回路の一般的な機能を例示する回路図である。 図３はバイアス信号を調整する処理フローを例示するフローチャートである。 図４は図１のマスタモードとスレーブモードの夫々の半導体装置を液晶ドライバとする場合の全体的な構成を例示するブロック図である。 図５には電子回路の第２の実施の形態を示す回路図である。 図６は図５の構成においてバイアス電流を調整する処理フローを例示するフローチャートである。 図７は電子回路の第３の実施の形態を示す回路図である。 図８は図7の構成においてバイアス電流を調整する処理フローを例示するフローチャートである 図９は電子回路の第４の実施の形態を示す回路図である。 図１０には図９の構成においてバイアス電流を調整する処理フローを例示するフローチャートである。 図１１は電子回路の第５の実施の形態を示す回路図である。 図１２は駆動アンプに対する出力抵抗の構成を例示する回路図である。 図１３は実施の形態５における出力抵抗の抵抗値を調整する処理フローを例示するフローチャートである。 図１４は電子回路の第６の実施の形態を示す回路図である。 図１５は図１４の構成において出力抵抗の抵抗値を調整する処理フローを例示するフローチャートである。 図１６はチップ間で駆動回路の駆動能力を同一化する第７の実施の形態を例示する回路図である。 図１７はチップ間で駆動回路の駆動能力を同一化する更に別の実施の形態を例示する回路図である。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕＜自他の駆動アンプの駆動能力を同一にする制御＞
半導体装置（２，２Ａ〜２Ｅ，３，３Ａ〜３Ｅ）は、駆動アンプ（１１）と制御回路（１３，１３Ａ〜１３Ｅ）を含む。前記制御回路は前記駆動アンプの駆動能力を自ら制御するマスタモードと、前記駆動アンプの駆動能力の制御を外部から受けるスレーブモードとを切替え可能にされる。前記マスタモードにおいて前記制御回路は、第１制御データ（ＢＩＡＳ＿ｍ）に基づいて制御される前記駆動アンプの駆動能力を示す信号と、外部に与えた第２制御データ（ＢＩＡＳ＿ｓ）に応答して外部から返される信号との一致する状態を判別し、一致する状態に係る第１制御データを用いて自らの駆動アンプの駆動能力を制御し、一致する状態に係る第２制御データを外部に出力する。前記スレーブモードにおいて前記制御回路は、外部から与えられる第２制御データを用いて自らの駆動アンプの駆動能力を制御する。

これによれば、マスタモードにおいては自他の夫々の半導体装置における駆動アンプの駆動能力を示す信号の状態が一致するように自他の夫々の半導体装置における駆動アンプの駆動能力を設定することができる。スレーブモードにおいては、マスタモードにされた半導体装置によって自らの駆動アンプの特性が設定される。製造ロットが異なるなどの理由により双方の半導体装置における駆動アンプの駆動能力に許容範囲内の特性誤差があっても、双方の半導体装置の駆動アンプの駆動能力は一致される。したがって、当該製造ロットが相違するマスタモードの半導体装置とスレーブモードの半導体装置によって一つの被駆動装置を並列的に駆動しても駆動誤差を生ずる虞はない。例えば複数の半導体装置で並列駆動しても表示パネルに不所望な輝度差を生じて画質劣化を招く虞はない。このように、半導体装置の製造ロットの工程管理を行わなくても、良品とされる複数の半導体装置における駆動アンプの駆動特性に誤差があってもこれを容易に解消することができる。換言すえれば、製造上の許容誤差や要求仕様上の許容誤差の範囲内で良品とされる半導体装置相互間で駆動アンプの駆動能力に特性ばらつきがあってもそのばらつきを容易に揃えることができる。

〔２〕＜バイアス信号に相関する信号が同一になる制御＞
項１において、前記駆動アンプの駆動能力を示す信号は前記駆動アンプの動作電流を決定するバイアス信号（Ｉ１）に相関する信号である（図１、図５、図７、図９）。

これによれば、バイアス信号に着目して駆動アンプの駆動能力を調整することができる。

〔３〕＜バイアス回路が出力するバイアス信号に相関する信号を一致させる可変電流源の電流設定＞
項２において、電流源の電流に応じて前記バイアス信号と前記バイアス信号に相関する信号を生成するバイアス回路（１２）と、前記バイアス回路で生成される前記バイアス信号に相関する信号と前記外部から返される信号とが一致する状態に応じて一致信号を前記制御回路に出力する検出回路（１５，１５Ａ〜１５Ｃ））を有する。前記制御回路は、前記マスタモードにおいて前記電流源の電流を第１制御データで設定し、前記スレーブモードにおいて前記電流源の電流を第２制御データで設定する（図１、図５、図７、図９）。

これによれば、制御回路は電流源の電流を決める制御データの設定によって駆動能力を調整することができる。

〔４〕＜電流設定データの設定制御＞
項３において前記検出回路は、前記バイアス信号に相関する信号を参照抵抗（Ｒｒｅｆ）で受けて得られる電圧及び前記外部から返される信号を前記参照抵抗で受けて得られる電圧の夫々が参照電圧（Ｖｒｅｆ）に一致したことを検出する（図１）。

これによれば、参照抵抗で生成した分圧電圧と参照電圧との比較結果に基づいて制御データを決定することができる。

〔５〕＜電流設定データの設定制御＞
項３において前記検出回路は、前記バイアス信号に相関する信号をサンプルホールド容量（Ｃｒｅｆ）でホールドして得られる電圧及び前記外部から返される信号を前記サンプルホールド容量でホールドして得られる電圧の夫々が参照電圧（Ｖｒｅｆ）に一致したことを検出する（図７）。

これによれば、サンプルホールド回路にホールドした電圧と参照電圧との比較結果に基づいて制御データを決定することができる。

〔６〕＜電流設定データの設定制御＞
項３において前記検出回路は、前記バイアス信号に相関する信号を第１参照抵抗（Ｒｒｅｆ１）で受けて得られる電圧と前記外部から返される信号を第２参照抵抗（Ｒｒｅｆ２）で受けて得られる電圧が一致したことを検出する（図５）。

これによれば、参照抵抗で生成した分圧電圧同士の比較結果に基づいて制御データを決定することができる。

〔７〕＜電流設定データの設定制御＞
項３において前記検出回路は、前記バイアス信号に相関する信号を第１サンプルホールド容量（Ｃｒｅｆ１）でホールドして得られる電圧と前記外部から返される信号を第２サンプルホールド容量（Ｃｒｅｆ２）でホールドして得られる電圧が一致したことを検出する（図９）。

これによれば、サンプルホールド容量でホールドした電圧同士の比較結果に基づいて制御データを決定することができる。

〔８〕＜駆動アンプの出力電圧が同一になる制御＞
項１において、前記駆動アンプの駆動能力を示す信号は前記駆動アンプの出力抵抗（Ｒｏ）を介して得られる出力電圧に相関する電圧である（図１１、図１４）。

これによれば、駆動アンプの出力抵抗に着目して駆動アンプの駆動能力を調整することができる。

〔９〕＜駆動アンプの出力電圧が同一になる駆動アンプ出力抵抗の抵抗値設定制御＞
項８において、前記駆動アンプの出力抵抗の抵抗値を決める第１制御データ（ＲＯＵＴ＿ｍ）が設定されるレジスタと、前記レジスタに設定された第１制御データで設定された抵抗値の出力抵抗を介して得られる出力電圧に相関する電圧と前記外部から返される信号とが一致する状態に応じて一致信号を前記制御回路（１３Ｄ，１３Ｅ）に出力する検出回路（１５Ｄ，１５Ｅ）を有する。前記制御回路は、前記マスタモードにおいて前記出力抵抗の抵抗値を第１制御データで設定し、前記スレーブモードにおいて前記出力抵抗の抵抗値を第２制御データ（ＲＯＵＴ＿ｓ）で設定する（図１１、図１４）。

これによれば、制御回路は駆動アンプ出力抵抗の抵抗値を決める制御データの設定によって駆動能力を調整することができる。

〔１０〕＜電流設定データの設定制御＞
項９において前記検出回路は、前記出力電圧に相関する電圧を参照抵抗（Ｒｒｅｆ）で受けて得られる分圧電圧及び前記外部から返される信号を前記参照抵抗で受けて得られる分圧電圧の夫々が参照電圧（Ｖｒｅｆ）に一致したことを検出する（図１１）。

これによれば、参照抵抗で生成した分圧電圧と参照電圧との比較結果に基づいて制御データを決定することができる。

〔１１〕＜電流設定データの設定制御＞
項９において前記検出回路は、前記出力電圧に相関する電圧を第１参照抵抗（Ｒｒｅｆ１）で受けて得られる分圧電圧と前記外部から返される信号を第２参照抵抗（Ｒｒｅｆ２で受けて得られる分圧電圧が一致したことを検出する（図１４）。

これによれば、参照抵抗で生成した分圧電圧同士の比較結果に基づいて制御データを決定することができる。

〔１２〕＜ソース線駆動アンプ＞
項１において、前記駆動アンプは液晶パネル（１）のソース線を駆動するソース線駆動アンプであり、ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される。

これによれば、マスタモードの半導体装置とスレーブモードの半導体装置が表示パネルを並列的に表示駆動しても、表示パネルに不所望な輝度差を生じて画質劣化を招く虞はない。

〔１３〕＜自他の駆動回路の駆動能力を同一にする制御＞
半導体装置（２Ｆ，２Ｇ，３Ｆ，３Ｇ）は、バイアス回路（１３Ｆ，１３Ｇ）と、前記バイアス回路で生成されるバイアス信号で駆動能力が決定される駆動回路（１２）と、制御回路を含む。前記制御回路は、バイアス回路で生成されたバイアス信号を前記駆動回路に供給してその動作電流を制御すると共に前記バイアス信号を外部に出力するマスタモードと、外から供給されたバイアス信号を前記駆動回路に供給してその動作電流を制御するスレーブモードを切替え可能にされる（図１６、図１７）。

これによれば、マスタモードの半導体装置における駆動回路とスレーブモードの半導体装置における駆動回路はバイアス電流を共有することができる。製造ロットが異なるなどの理由により双方の半導体装置における駆動回路のバイアス電流に許容範囲内の誤差があっても、双方の半導体装置の駆動アンプの駆動能力は一致される。したがって、マスタモードの半導体装置とスレーブモードの半導体装置によって一つの被駆動装置を並列的に駆動しても駆動誤差を生ずる虞はない。例えば複数の半導体装置で並列駆動しても表示パネルに不所望な輝度差を生じて画質劣化を招く虞はない。このように、半導体装置の製造ロットの工程管理を行わなくても、良品とされる複数の半導体装置における駆動回路のバイアス電流に許容範囲内の誤差があってもこれを容易に解消することができる。

〔１４〕＜駆動回路＞
項１３において、前記駆動回路は液晶パネルのソース線を駆動するソース線駆動アンプであり、ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される。

これによれば、マスタモードの半導体装置とスレーブモードの半導体装置が表示パネルを並列的に表示駆動しても、表示パネルに不所望な輝度差を生じて画質劣化を招く虞はない。

〔１５〕＜チップ間で駆動アンプ駆動能力を同一化＞
電子回路は、被駆動装置（１）と、前記被駆動装置を駆動する１個のマスタ半導体装置（２，２Ａ〜２Ｅ）と、前記被駆動装置を前記マスタ半導体装置と共に並列的に駆動する１個又は複数個のスレーブ半導体装置（３，３Ａ〜３Ｅ）とを有する。前記マスタ半導体装置は第１駆動アンプ（１１＿ｍ）及び第１制御回路（１３＿ｍ、１３Ａ＿ｍ〜１３Ｃ＿ｍ）を含む。前記スレーブ半導体装置は第２駆動アンプ（１１＿ｓ）及び第２制御回路（１３＿ｓ、１３Ａ＿ｓ〜１３Ｅ＿ｓ）を含む。前記マスタ半導体装置において前記第１制御回路は、第１制御データ（ＢＩＡＳ＿ｍ）に基づいて制御される前記第１駆動アンプの駆動能力を示す信号（Ｉ１＿ｍ）と、前記スレーブ半導体装置に与えた第２制御データに応答して当該スレーブ半導体装置から返される信号（Ｉ１＿ｓ）との一致する状態を判別し、一致する状態に係る第１制御データを用いて自らの第１駆動アンプの駆動能力を制御し、一致する状態に係る第２制御データ（ＢＩＳＡ＿ｓ）を対応するスレーブ半導体装置に出力する。前記スレーブ半導体装置において前記第２制御回路は、前記マスタ半導体装置から与えられる第２制御データを用いて自らの第２駆動アンプの駆動能力を制御する。

これによれば、マスタ半導体装置は自らの第１駆動アンプの駆動能力を示す信号の状態とスレーブ半導体装置の第２駆動アンプの駆動能力を示す信号の状態が一致するように自らの第１駆動アンプ及びスレーブ半導体装置の駆動アンプの駆動能力を設定することができる。製造ロットが異なるなどの理由によりマスタ半導体装置及びスレーブ半導体装置双方の駆動アンプの駆動能力に許容範囲内の特性誤差があっても、双方の半導体装置の駆動アンプの駆動能力は一致される。したがって、当該製造ロットが相違するマスタ半導体装置とスレーブ半導体装置によって一つの被駆動装置を並列的に駆動しても駆動誤差を生ずる虞はない。例えばマスタ半導体装置とスレーブ半導体装置で並列駆動しても表示パネルに不所望な輝度差を生じて画質劣化を招く虞はない。このように、マスタ半導体装置とスレーブ半導体装置の製造ロットの工程管理を行わなくても、夫々良品とされるマスタ半導体装置及びスレーブ半導体装置における駆動アンプの駆動特性に許容範囲内の誤差があってもこれを容易に解消することができる。

〔１６〕＜バイアス信号に相関する信号が同一になる制御＞
項１５において、前記第１駆動アンプの駆動能力を示す信号は前記第１駆動アンプの動作電流を決定する第１バイアス信号に相関する信号である。前記第２制御データに応答してスレーブ半導体装置から返される信号は前記第２駆動アンプの動作電流を決定する第２バイアス信号に相関する信号である（図１、図５、図７、図９）。

これによれば、バイアス信号に着目して駆動アンプの駆動能力を調整することができる。

〔１７〕＜バイアス回路が出力するバイアス電流に相関する電流を一致させる可変電流源の電流設定＞
項１６において、前記マスタ半導体装置は電流源の電流に応じて前記第１バイアス信号と前記第１バイアス信号に相関する信号を生成する第１バイアス回路（１２＿ｍ）と、前記第１バイアス回路で生成される前記第１バイアス信号に相関する信号と前記スレーブ半導体装置から返される信号とが一致する状態に応じて一致信号を前記第１制御回路に出力する第１検出回路（１５，１５Ａ〜１５Ｃ）を有する。前記スレーブ半導体装置は電流源の電流に応じて前記第２バイアス信号と前記第２バイアス信号に相関する信号を生成する第２バイアス回路（１２＿ｓ）をする。前記第１制御回路は、前記第１バイアス回路の電流源の電流を前記第１制御データで設定する。前記第２制御回路は前記第２バイアス回路の電流源の電流を前記第２制御データで設定する（図１、図５、図７、図９）。

これによれば、第１制御回路及び第２制御回路は第１電流源及び第２電流源の電流を決める第１制御データ及び第２制御データの設定によって第１駆動アンプ及び第２駆動アンプの駆動能力を調整することができる。

〔１８〕＜電流設定データの設定制御＞
項１７において前記第１検出回路は、前記第１バイアス回路のバイアス信号に相関する信号を参照抵抗で受けて得られる電圧及び前記スレーブ半導体装置から返される信号を前記参照抵抗で受けて得られる電圧の夫々が参照電圧に一致したことを検出する（図１）。

これによれば、参照抵抗で生成した分圧電圧と参照電圧との比較結果に基づいて第１制御データ及び第２制御データを決定することができる。

〔１９〕＜電流設定データの設定制御＞
項１７において前記第１検出回路は、前記第１バイアス信号に相関する信号をサンプルホールド容量でホールドして得られる電圧及び前記スレーブ半導体装置から返される信号を前記サンプルホールド容量でホールドして得られる電圧の夫々が参照電圧に一致したことを検出する（図７）。

これによれば、サンプルホール回路にホールドした電圧と参照電圧との比較結果に基づいて第１制御データ及び第２制御データを決定することができる。

〔２０〕＜電流設定データの設定制御＞
項１７において前記第１検出回路は、前記第１バイアス信号に相関する信号を第１参照抵抗で受けて得られる電圧と前記スレーブ半導体装置から返される信号を第２参照抵抗で受けて得られる電圧が一致したことを検出する（図５）。

これによれば、参照抵抗で生成した分圧電圧同士の比較結果に基づいて第１制御データ及び第２制御データを決定することができる。

〔２１〕＜電流設定データの設定制御＞
項１７において前記第１検出回路は、前記第１バイアス信号に相関する信号を第１サンプルホールド容量でホールドして得られる電圧と前記スレーブ半導体装置から返される信号を第２サンプルホールド容量でホールドして得られる電圧が一致したことを検出する（図９）。

これによれば、サンプルホールド容量でホールドした電圧同士の比較結果に基づいて第１制御データ及び第２制御データを決定することができる。

〔２２〕＜駆動アンプの出力電圧が同一になる制御＞
項１５において、前記第１駆動アンプの駆動能力を示す信号は前記第１駆動アンプの出力抵抗（Ｒｏ）を介して得られる第１出力電圧に相関する電圧である。前記第２制御データに応答して当該スレーブ半導体装置から返される信号は前記第２駆動アンプの出力抵抗を介して得られる第２出力電圧に相関する電圧である（図１１、図１４）。

これによれば、第１駆動アンプ及び第２駆動アンプの夫々の出力抵抗に着目して当該駆動アンプの駆動能力を調整することができる。

〔２３〕＜駆動アンプの出力電圧が同一になる駆動アンプ出力抵抗の抵抗値設定制御＞
項２２において、マスタ半導体装置は、前記第１駆動アンプの第１出力抵抗の抵抗値を決める第１制御データ（ＲＯＵＴ＿ｍ）が設定される第１レジスタ（１４＿ｍ）と、前記第１レジスタに設定された第１制御データで設定された抵抗値の出力抵抗を介して得られる出力電圧に相関する電圧と前記スレーブ半導体装置から返される信号とが一致する状態に応じて一致信号を前記第１制御回路に出力する第１検出回路を有する。前記スレーブ半導体装置は、前記第２駆動アンプの第２出力抵抗の抵抗値を決める第２制御データ（ＲＯＵＴ＿ｓ）が設定される第２レジスタ（１４＿ｓ）を有する。前記第１制御回路は、前記第１レジスタに設定された第１制御データで前記第１出力抵抗の抵抗値を設定する。前記第２制御回路は、第１制御回路によって前記第２レジスタに設定された第２制御データで前記第２出力抵抗の抵抗値を設定する（図１１、図１４）。

これによれば、第１制御回路は第１駆動アンプにおける出力抵抗の抵抗値を決める第１制御データ及び第２駆動アンプにおける出力抵抗の抵抗値を決める第２制御データの生成によって駆動能力を調整することができる。
〔２４〕＜電流設定データの設定制御＞
項２３において前記第１検出回路は、前記第１出力電圧に相関する電圧を参照抵抗で受けて得られる分圧電圧及び前記スレーブ半導体装置から返される信号を前記参照抵抗で受けて得られる分圧電圧の夫々が参照電圧に一致したことを検出する（図１１）。

これによれば、参照抵抗で生成した分圧電圧と参照電圧との比較結果に基づいて第１制御データ及び第２制御データを決定することができる。

〔２５〕＜電流設定データの設定制御＞
項２３において前記第１検出回路は、前記第１出力電圧に相関する電圧を第１参照抵抗で受けて得られる分圧電圧と前記スレーブ半導体装置から返される信号を第２参照抵抗で受けて得られる分圧電圧が一致したことを検出する（図１４）。

これによれば、参照抵抗で生成した分圧電圧同士の比較結果に基づいて第１制御データ及び第２制御データを決定することができる。

〔２６〕＜ソース線駆動アンプ＞
項１５において、前記被駆動装置は液晶パネルである。前記第１駆動アンプ及び第２駆動アンプは前記液晶パネルのソース線を駆動するソース線駆動アンプである。ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される。

これによれば、マスタ半導体装置とスレーブ半導体装置が表示パネルを並列的に表示駆動しても。表示パネルに不所望な輝度差を生じて画質劣化を招く虞はない。

〔２７〕＜チップ間で駆動回路の駆動能力を同一化＞
電子回路は、被駆動装置（１）と、前記被駆動装置を駆動する１個のマスタ半導体装置（２Ｆ，２Ｇ）と、前記被駆動装置を前記マスタ半導体装置と共に並列的に駆動する１個又は複数個のスレーブ半導体装置（３Ｆ，３Ｇ）とを有する。前記マスタ半導体装置は、バイアス回路（１２＿ｍ）と、前記バイアス回路で生成されるバイアス信号で駆動能力が決定される第１駆動回路（１１＿ｍ、…）と、制御回路（１３Ｆ＿ｍ，１３Ｇ＿ｍ）を含む。前記スレーブ半導体装置は、前記バイアス信号で駆動能力が決定される第２駆動回路（１１＿ｓ、…）を含む。前記制御回路は、第１バイアス回路で生成されたバイアス信号を前記第１駆動回路に供給してその動作電流を制御すると共に前記バイアス信号を前記スレーブ半導体装置に出力する。前記スレーブ半導体装置は、前記マスタ半導体装置から供給されたバイアス信号を前記第２駆動回路に供給してその動作電流を制御する（図１１、図１４）。

これによれば、マスタ半導体装置における第１駆動回路とスレーブ半導体装置の第２駆動回路はバイアス電流を共有することができる。製造ロットが異なるなどの理由によりマスタ半導体装置とスレーブ半導体装置の双方における駆動回路のバイアス電流に許容範囲内の誤差があっても、双方の半導体装置の駆動アンプの駆動能力は一致される。したがって、マスタ半導体装置とスレーブ半導体装置によって一つの被駆動装置を並列的に駆動しても駆動誤差を生ずる虞はない。例えばマスタ半導体装置とスレーブ半導体装置で並列駆動しても表示パネルに不所望な輝度差を生じて画質劣化を招く虞はない。このように、マスタ半導体装置及びスレーブ半導体装置の製造ロットの工程管理を行わなくても、夫々良品とされるマスタ半導体装置及びスレーブ半導体装置における駆動回路のバイアス電流に誤差があってもこれを容易に解消することができる。

〔２８〕＜駆動回路＞
項２７において、前記被駆動装置は液晶パネルである。前記第１駆動回路及び第２駆動回路は前記液晶パネルのソース線を駆動するソース線駆動アンプである。前記ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される。

これによれば、マスタ半導体装置とスレーブ半導体装置が表示パネルを並列的に表示駆動しても、表示パネルに不所望な輝度差を生じて画質劣化を招く虞はない。

２．実施の形態の詳細
実施の形態について更に詳述する。

＜実施の形態１＞
図１には電子回路の一例が示される。ここでは、電子回路として、液晶パネル（ＰＮＬ）１の複数本のソース線を液晶ドライバとしての複数個の半導体装置（ＬＳＩ）２、３によって並列駆動するマルチチップドライバの構成を一例とする。特に制限されないが、半導体装置はマスタモードとスレーブモードを切替え可能に持つ同じ半導体装置であって、半導体装置２にはマスタモードが設定され、半導体装置３にはスレーブモードが設定されているものとする。双方の半導体装置を構成する回路ユニットには同じ参照番号を付して説明するが、マスタモードとスレーブモードを区別する必要が有る場合には、便宜上、マスタモードを意味するサフィックスとして「＿ｍ」、スレーブモードを意味するサフィックスとして「＿ｓ」を付して区別する。

半導体装置２，３は、特に制限されないが、それぞれ単結晶シリコンのような１個の半導体基板にＣＭＯＳ集積回路製造技術などを用いて形成され、ベアチップの状態で、液晶パネル１が形成されているガラス基板に実装されている。

半導体装置２、３における液晶ドライバとしての全体的な構成と機能については後で詳細を説明することし、ここでは、複数個の半導体装置２，３を並列的に動作させてソース線を駆動するとき、半導体装置２でソース線駆動されて表示される一部の画像と半導体装置３でソース線駆動されて表示される残りの画像の間に不所望な輝度差を生じないようにするための構成について説明する。この説明に関連する構成として半導体装置２にはソース線駆動部（ソースドライバ）１０、バイアス回路１２、制御回路１３、レジスタ１４、及び検出回路１５が図示される。スレーブモードの半導体装置３においては機能上不要とされる検出回路１５の図示が省略されている。半導体装置２，３に対する動作モードの指示は、特に制限されないが、モード端子Ｐｍｄから制御回路１３に与えられる。制御回路１３は、指示された動作モードに応じた機能を実現する。

本実施の形態ではソース線ＳＬを駆動するソース線駆動部１０に配置された駆動アンプ１１のバイアス電流に着目し、複数の半導体装置２，３の間で不所望な輝度差を生じないように夫々のバイアス信号Ｉ１＿ｍ，Ｉ１＿ｓを設定できるようにするものである。そもそも同じ構成を持つ半導体装置２，３であっても製造ロットの違いやプロセス誤差などによって、許容範囲内で誤差を持つ。バイアス信号Ｉ１＿ｍとＩ１＿ｓｎにそのような誤差があれば半導体装置２，３の双方の駆動アンプ１１＿ｍ、１１＿ｓの駆動能力に差を生じ、これを放置すれば不所望な輝度差を生じさせることになるからである。

半導体措置２は、ソース線駆動部１０にバイアス信号Ｉ１＿ｍを供給するバイアス回路（ＢＩＡＳ＿ｍ）１２＿ｍを有する。半導体装置３についても同様であり、ソース線駆動部１０にバイアス信号Ｉ１＿ｓを供給するバイアス回路（ＢＩＡＳ＿ｓ）１２＿ｓを有する。

駆動アンプとバイアス回路の一般的な機能を図２に基づいて説明すると、バイアス回路はｎチャネル型の電流源ＭＯＳトランジスタＭＮ０，ＭＮ１とカレントミラー負荷を成すｐチャネル型のＭＯＳトランジスタＭＰ１，ＭＰ２により構成され、カレントミラー形式で生成された電流Ｉ１による信号Ｓｂをバイアス信号として駆動アンプに供給する。駆動アンプはｎチャネル型の差動入力ＭＯＳトランジスタＭＮ４，ＭＮ５にｎチャネル型の負荷ＭＯＳトランジスタＭＰ３，ＭＰ４が接続され、それに動作電流を流すｎチャネル型の定電流源ＭＯＳトランジスタＭＮ２が接続された差動アンプ回路と、差動アンプの出力を受けるｐチャネル型の駆動段ＭＯＳトランジスタＭＰ５にｎチャネル型の定電流源ＭＯＳトランジスタＭＮ３が接続されたボルテージフォロア回路によって構成される。定電流源ＭＯＳトランジスタＭＮ２及び定電流源ＭＯＳトランジスタＭＮ３のゲートにはバイアス電流Ｉ１によるバイアス信号Ｓｂが印加され、それによって動作電流Ｉ２，Ｉ３が規定されることによって駆動アンプの駆動能力が決定される。

図１においてバイアス回路１２＿ｍ、１２＿ｓに示された可変電流源Ｉｂｉａｓ＿ｍ，Ｉｂｉａｓ＿ｓは図２の電流源ＭＯＳトランジスタＭＮ０に対応される。可変電流源Ｉｂｉａｓ＿ｍの電流値はレジスタ（ＲＥＧ＿ｍ）１４＿ｍに設定される第１制御データＢＩＡＳ＿ｍによって指定される。同じく、可変電流源Ｉｂｉａｓ＿ｓの電流値はレジスタ（ＲＥＧ＿ｓ）１４＿ｓに設定される第２制御データＢＩＡＳ＿ｓによって指定される。電流Ｉ１はＭＰ１とＭＰ２のカレントミラー比に従って決定される。電流Ｉ２はＭＮ１とＭＮ２のカレントミラー比に従って決定される。電流Ｉ３はＭＮ１とＭＮ３のカレントミラー比に従って決定される。

マスタモードが設定された半導体装置２において自らのレジスタ１４＿ｍの設定は自らの半導体装置２＿ｍが保有する制御回路１３＿ｍで行う。スレーブモードが設定された半導体装置３において自らのレジスタ１４＿ｓの設定はマスタモードの他の半導体装置２が保有する制御回路１３＿ｍによって行われる。即ち、マスタモードに設定された半導体装置２の制御回路１３＿ｍは自らのレジスタ１４＿ｍに第１制御データＢＩＡＳ＿ｍをセットすると共に、外部端子Ｐ４から第２制御データＢＩＡＳ＿ｓを出力する。スレーブモードが設定された半導体装置３の制御回路１３＿ｓは外部端子Ｐ２＿ｓの供給された第２制御データＢＩＡＳ＿ｓをレジスタ１４＿ｓにセットする。マスタモードが設定された半導体装置２において外部端子Ｐ２＿ｓに対応される外部端子Ｐ２＿ｍは不用にされる。尚、半導体装置３には外部端子Ｐ４の図示を省略してある。

バイアス回路１２＿ｍは、相補的にスイッチ動作される選択スイッチＳＷ＿ｍ、ＳＷｂ＿ｍとｐチャネル型のＭＯＳランジスタＭＰ６＿ｍが設けられ、バイアス信号Ｉ１＿ｍに相関する電流Ｉｔｅｓｔ＿ｍを選択的に検出回路と外部端子Ｐ１＿ｍに供給可能にする。選択スイッチＳＷ＿ｍがオフ、ＳＷｂ＿ｍがオンのときＭＯＳランジスタＭＰ６＿ｍはカットオフされて電流Ｉｔｅｓｔ＿ｍの供給が断たれる。選択スイッチＳＷ＿ｍがオン、ＳＷｂ＿ｍがオフのときＭＯＳトランジスタＭＰ６＿ｍがオン状態にされ、バイアス信号Ｉ１＿ｍに相関する電流Ｉｔｅｓｔ＿ｍが検出回路と外部端子Ｐ１＿ｍに供給される。マスタモードにおいて外部端子Ｐ１＿ｍは不使用とされる。バイアス信号Ｉ１＿ｍに相関する電流Ｉｔｅｓｔ＿ｍは、第１制御データＢＩＡＳ＿ｍに基づいて制御される前記駆動アンプ１１＿ｍの駆動能力を示す信号の一例である。尚、前記外部端子Ｐ２，Ｐ４は上述の説明から明らかなように半導体装置２，３の動作モード(マスターモード/スレーブモード)によって排他的に用いられる端子であるから、外部端子Ｐ２，Ｐ４を一つの共通端子とし内部への接続先をスイッチで選択可能にする構成を採用することも可能である。

バイアス回路１２＿ｓについても同様であり相補的にスイッチ動作される選択スイッチＳＷ＿ｓ、ＳＷｂ＿ｓとｐチャネル型のＭＯＳランジスタＭＰ６＿ｓが設けられる。選択スイッチＳＷ＿ｓがオフ、ＳＷｂ＿ｓがオンのときＭＯＳトランジスタＭＰ６＿ｓはカットオフされて電流Ｉｔｅｓｔ＿ｓの供給が断たれる。選択スイッチＳＷ＿ｓがオン、ＳＷｂ＿ｓがオフのときＭＯＳトランジスタＭＰ６＿ｓがオン状態にされ、バイアス信号Ｉ１＿ｓに相関する電流Ｉｔｅｓｔ＿ｓが外部端子Ｐ１＿ｓに供給される。スレーブモードにおいて検出回路１５は不使用になっている。外部端子Ｐ１＿ｓに供給された電流Ｉｔｅｓｔ＿ｓはマスタモードの半導体装置２内の検出回路１５に外部端子Ｐ３を介して供給される。バイアス信号Ｉ１＿ｓに相関する電流Ｉｔｅｓｔ＿ｓは、第２制御データＢＩＡＳ＿ｓに基づいて制御される前記駆動アンプ１１＿ｓの駆動能力を示す信号の一例である。尚、半導体装置３には外部端子Ｐ３の図示を省略してある。尚、前記外部端子Ｐ１，Ｐ３は上述の説明から明らかなように半導体装置２，３の動作モード(マスターモード/スレーブモード)によって排他的に用いられる端子であるから、外部端子Ｐ１，Ｐ３を一つの共通端子とし内部への接続先をスイッチで選択可能にする構成を採用することも可能である。

半導体装置２内に代表的に示されるように、検出回路（ＤＴＣ）１５は、相関する電流Ｉｔｅｓｔ＿ｍの入力スイッチＳＷ２と、相関する電流Ｉｔｅｓｔ＿ｓの入力スイッチＳＷ３を有し、何れか一方の入力スイッチＳＷ２、ＳＷ３で選択された電流Ｉｔｅｓｔ＿ｍ、Ｉｔｅｓｔ＿ｓを入力スイッチＳＷ１から参照抵抗Ｒｒｅｆで受けて得られる分圧電圧を生成し、分圧電圧をコンパレータ（ＣＭＰ）１６で参照電圧Ｖｒｅｆと比較し、一致信号を制御回路１３に与える。制御回路１３＿ｍは電流Ｉｔｅｓｔ＿ｍに関する一致を検出するまで第１制御データＢＩＡＳ＿ｍを更新し、一致したとき第１制御データＢＩＡＳ＿ｍを調整後の確定データとして用いる。同様に、制御回路１３＿ｍは電流Ｉｔｅｓｔ＿ｓに関する一致を検出するまで第２制御データＢＩＡＳ＿ｓを更新し、一致したとき第２制御データＢＩＡＳ＿ｓを調整後の確定データとして用いる。

特に図示はしないが、スレーブモードの半導体装置３は複数個であってよい。その場合、複数個のスレーブモード半導体装置３の外部端子Ｐ１＿ｓはマスタモード半導体装置２の外部端子Ｐ３に共通接続され、複数個のスレーブモード半導体装置３の外部端子Ｐ２＿ｓはマスタモード半導体装置２の外部端子Ｐ４に共通接続されればよい。マスタモードの半導体装置２は複数個のスレーブモードの半導体装置３に対して１個ずつ第２制御データＢＩＡＳ＿ｓを決めていけばよい。

図３にはバイアス電流を調整する処理フローが例示される。処理１はマスタモードの半導体装置２におけるバイアス電流を決める処理、処理２はスレーブモードの半導体装置３におけるバイアス電流を決める処理である。

先ず、電流Ｉｔｅｓｔ＿ｍを生成する状態を選択し（Ｓ１）、生成した電流Ｉｔｅｓｔ＿ｍを受けて分圧電圧を生成する状態を選択し（Ｓ２）、カウンタｉを初期値０にセットする（Ｓ３）。この状態で、レジスタ１４＿ｍに第１制御データＢＩＡＳ＿ｍ（ｉ）を設定し（Ｓ４）、これによって得られる分圧電圧と参照電圧Ｖｒｅｆをコンパレータ１６で比較し（Ｓ５）、結果が一致か否かの比較結果ＣＭＰをメモリＤ＿ＣＭＰ（ｉ）に格納する（Ｓ６）。メモリデータＤ＿ＣＭＰ（ｉ）が前回の比較結果のメモリデータＤ＿ＣＭＰ（ｉ−１）に一致したままか（比較結果が不一致のままか）を判別し（Ｓ７）、判別結果が不一致になるまでカウンタ値ｉを＋１インクリメント（Ｓ８）する毎に上記処理を繰返す。ステップＳ７の判別が不一致になったときの第１制御データＢＩＡＳ＿ｍ（ｉ）が調整結果のデータとなる。

ステップＳ７の後の処理２では、先ず、電流Ｉｔｅｓｔ＿ｓを生成する状態を選択し（Ｓ９）、生成した電流Ｉｔｅｓｔ＿ｓを受けて分圧電圧を生成する状態を選択し（Ｓ１０）、カウンタｊを初期値０にセットする（Ｓ１１）。この状態で、レジスタ１４＿ｓに第２制御データＢＩＡＳ＿ｓ（ｊ）を設定し（Ｓ１２）、これによって得られる分圧電圧と参照電圧Ｖｒｅｆをコンパレータ１６で比較し（Ｓ１３）、結果が一致か否かの比較結果ＣＭＰをメモリＤ＿ＣＭＰ（ｊ）に格納する（Ｓ１４）。メモリデータＤ＿ＣＭＰ（ｊ）が前回の比較結果のメモリデータＤ＿ＣＭＰ（ｊ−１）に一致したままか（比較結果が不一致のままか）を判別し（Ｓ１５）、判別結果が不一致になるまでカウンタ値ｊを＋１インクリメント（Ｓ１６）する毎に上記処理を繰返す。ステップＳ１５の判別が不一致になったときの第２制御データＢＩＡＳ＿ｓ（ｊ）が調整結果のデータとなる。

スレーブモードの半導体装置３が複数個ある場合には処理２を当該半導体装置３の数分だけ繰返せばよい。

図４にはマスタモードとスレーブモードの夫々の半導体装置を液晶ドライバとする場合の全体的な構成が例示される。

半導体装置２，３はホスト装置４にインタフェースされ、ホスト装置４から制御インタフェース２０を介してコマンドが供給され、画像インタフェース２１を介して表示データが供給される。制御部２２は供給されたコマンドの解読結果及びコマンドパラメータを用いて内部を制御すると共に、供給された表示データをメモリ２３に格納する。階調回路２６は複数の階調電圧を生成して階調電圧選択回路２５に与える。制御回部２５は表示動作においてゲート制御ドライバ２７を用いて表示フレーム毎に水平走査期間に同期して表示パネル１のゲートラインを順次選択駆動する。また制御部２２は、水平走査期間に同期してメモリから１ゲートライン分の表示データ（表示ラインデータ）をデータラッチ２４に転送し、転送された表示ラインデータを用いて当該データの画素単位で階調電圧選択回路２５が階調電圧を選択する。選択された階調電圧はソースドライバとしてのソース線駆動部１０の駆動アンプ１１に供給される。複数の駆動アンプ１１は表示ラインデータ単位で複数のソース線ＳＬを並列的に駆動する。３０で示される回路ブロックは電源回路であり、前記バイアス回路１２、前記検出回路１５、及びＬＤＯ（Low Drop-Out）レギュレータ３１などを有する。ＬＤＯレギュレータ３１は例えばバイアス回路１２のバイアス電圧を用いて安定化した内部電源電圧を生成して出力する。半導体装置２はモード端子Ｐｍｄがハイレベル（Ｈｉ）に固定されてマスタモードに設定され、半導体装置３はモード端子Ｐｍｄがローレベル（Ｌｏｗ）に固定されてスレーブモードに設定される。

実施の形態１によれば以下の作用効果を奏する。

マスタモードの半導体装置２は自らの駆動アンプ１１＿ｍの駆動能力を示す信号Ｉｔｅｓｔ＿ｍの状態とスレーブモードの半導体装置３の駆動アンプ１１＿ｓの駆動能力を示す信号Ｉｔｅｓｔ＿ｓの状態が一致するように自らの駆動アンプ１１＿ｍ及びスレーブモードの半導体装置３の駆動アンプ１１＿ｓの駆動能力を設定することができる。製造ロットが異なるなどの理由によりマスタモードの半導体装置２及びスレーブモードの半導体装置３双方の駆動アンプ１１＿ｍ、１１＿ｓの駆動能力に許容範囲内の特性誤差があっても、双方の半導体装置２，３の駆動アンプ１１＿ｍ、１１＿ｓの駆動能力は一致される。したがって、当該製造ロットが相違するマスタモードの半導体装置２とスレーブモードの半導体装置３によって一つの液晶パネル１を並列的に駆動しても表示パネル１に不所望な輝度差を生じて画質劣化を招く虞はない。このように、マスタモードの半導体装置２とスレーブモードの半導体装置３の製造ロットの工程管理を行わなくても、夫々良品とされるマスタモードの半導体装置２及びスレーブモードの半導体装置３における駆動アンプ１１＿ｍ、１１＿ｓの駆動特性に許容範囲内の誤差があってもこれを容易に解消することができる。換言すれば、製造上の許容誤差や要求仕様上の許容誤差の範囲内で良品とされる半導体装置相互間で駆動アンプの駆動能力に特性ばらつきがあってもそのばらつきを容易に揃えることができる。

液晶パネル１に対する表示駆動期間中は図３で説明した検出回路１５を用いた検出動作を停止させることにより、ガラスもしくはＦＰＣ上に配線される信号線に検出動作のノイズが入り込んだとしても表示に影響を与えることはない。

＜実施の形態２＞
図５には電子回路の第２の実施の形態が示される。図１とは検出回路１５Ａによるバイアス信号Ｉ１＿ｍに相関する電流Ｉｔｅｓｔ＿ｍ、バイアス信号Ｉ１＿ｓに相関する電流Ｉｔｅｓｔ＿ｓの判別方法と、それを制御する制御回路１３Ａの機能が相違される。即ち、マスタモードの半導体装置２Ａにおいて検出回路１５Ａは自らの電流Ｉｔｅｓｔ＿ｍを参照抵抗Ｒｒｅｆ１で受けて得られる分圧電圧とスレーブモードの半導体装置３Ａから返される電流Ｉｔｅｓｔ＿ｓを参照抵抗Ｒｒｅｆ２で受けて得られる分圧電圧が一致したか否かをコンパレータ１６Ａで判別する。制御回路１３Ａ＿ｍはその判別結果に基づいてレジスタ１４＿ｍの制御データＢＩＡＳ＿ｍと、レジスタ１４＿ｓの制御データＢＩＡＳ＿ｓとを決定する。特に、第２の実施の形態においては参照抵抗Ｒｒｅｆ１、Ｒｒｅｆ２の抵抗値が事前に確定している場合には、マスタモードの半導体装置２Ａにおいてレジスタ１４＿ｍに設定される制御データＢＩＡＳ＿ｍは一意に決まるので、検出回路１５Ａによる検出動作でレジスタ１４＿ｍの値を書き換えることを要しない。典型的な例では参照抵抗Ｒｒｅｆ１とＲｒｅｆ２は等しくされる。その他の構成は図１及び図４と同様であるからその詳細な説明は省略する。

図６には図５の構成においてバイアス電流を調整する処理フローが例示される。先ず、電流Ｉｔｅｓｔ＿ｍを生成する状態及び電流Ｉｔｅｓｔ＿ｍを生成する状態を選択する（Ｓ２１）。そして、生成した電流Ｉｔｅｓｔ＿ｍを受けて分圧電圧を生成する状態、及び生成した電流Ｉｔｅｓｔ＿ｓを受けて分圧電圧を生成する状態を選択し（Ｓ２２）、カウンタｉを初期値０にセットする（Ｓ２３）。この状態で、レジスタ１４＿ｍに第１制御データＢＩＡＳ＿ｍが設定され、レジスタ１４＿ｓに第２制御データＢＩＡＳ＿ｓ（ｉ）が設定され（Ｓ２４）、これによって得られる双方の分圧電圧をコンパレータ１６Ａで比較し（Ｓ２５）、結果が一致か否かの比較結果ＣＭＰをメモリＤ＿ＣＭＰ（ｉ）に格納する（Ｓ２６）。メモリデータＤ＿ＣＭＰ（ｉ）が前回の比較結果のメモリデータＤ＿ＣＭＰ（ｉ−１）に一致したままか（比較結果が不一致のままか）を判別し（Ｓ２７）、判別結果が不一致になるまでカウンタ値ｉを＋１インクリメントする（Ｓ２８）毎に上記処理を繰返す。ステップＳ２７の判別が不一致になったときの第２制御データＢＩＡＳ＿ｓ（ｉ）が調整結果のデータとなる。第１制御データＢＩＡＳ＿ｍは期待値のデータであるからそのまま利用する。スレーブモードの半導体装置３Ａが複数個ある場合には処理１を当該半導体装置３Ａの数分だけ繰返せばよい（Ｓ２９）。

実施の形態２によれば、参照電圧の代わりに２個の参照抵抗Ｒｒｅｆ１，Ｒｒｅｆ２で生成した分圧電圧同士の比較結果に基づいて制御データを決定することができる。その他については実施の形態１と同様の作用効果を奏する。

＜実施の形態３＞
図７には電子回路の第３の実施の形態が示される。図１とは検出回路１５Ｂによるバイアス信号Ｉ１＿ｍに相関する電流Ｉｔｅｓｔ＿ｍとバイアス信号Ｉ１＿ｓに相関する電流Ｉｔｅｓｔ＿ｓの判別方法と、それを制御する制御回路１３Ｂの機能が相違される。即ち、マスタモードの半導体装置２Ｂにおいて検出回路１５Ｂは自らの電流Ｉｔｅｓｔ＿ｍをスイッチＳＷ１でサンプルして容量Ｃｒｅｆにホールドし、これによって得られた電圧をコンパレータ６Ｂで参照電圧Ｖｒｅｆと比較する。更に検出回路１５Ｂはスレーブモードの半導体装置３Ｂから返される電流Ｉｔｅｓｔ＿ｓをスイッチＳＷ２でサンプルして容量Ｃｒｅｆにホールドし、これによって得られた電圧をコンパレータ１６Ｂで参照電圧Ｖｒｅｆと比較する。制御回路１３Ｂ＿ｍは双方の比較結果が一致したときのレジスタ１４＿ｍの制御データＢＩＡＳ＿ｍと、レジスタ１４＿ｓの制御データＢＩＡＳ＿ｓとを調整結果の制御データとして採用する。その他の構成は図１及び図４と同様であるからその詳細な説明は省略する。

図８にはバイアス電流を調整する処理フローが例示される。処理１はマスタモードの半導体装置２Ｂにおけるバイアス電流を決める処理、処理２はスレーブモードの半導体装置３Ｂにおけるバイアス電流を決める処理である。

先ず、電流Ｉｔｅｓｔ＿ｍを生成する状態を選択し（Ｓ３１）、カウンタｉを初期値０にセットし（Ｓ３２）、レジスタ１４＿ｍに第１制御データＢＩＡＳ＿ｍ（ｉ）を設定し（Ｓ３３）、これによって生成された電流Ｉｔｅｓｔ＿ｍをスイッチＳＷ１でサンプリングして参照容量Ｃｒｅｆにホールドして電圧を生成する（Ｓ３４）。これによって生成された電圧と参照電圧Ｖｒｅｆをコンパレータ１６Ｂで比較し（Ｓ３５）、結果が一致か否かの比較結果ＣＭＰをメモリＤ＿ＣＭＰ（ｉ）に格納する（Ｓ３６）。メモリデータＤ＿ＣＭＰ（ｉ）が前回の比較結果のメモリデータＤ＿ＣＭＰ（ｉ−１）に一致したままか（比較結果が不一致のままか）を判別し（Ｓ３７）、判別結果が不一致になるまでカウンタ値ｉを＋１インクリメント（Ｓ３８）する毎に上記処理を繰返す。ステップＳ３７の判別が不一致になったときの第１制御データＢＩＡＳ＿ｍ（ｉ）が調整結果のデータとなる。

ステップＳ３７の後の処理２では、先ず、電流Ｉｔｅｓｔ＿ｓを生成する状態を選択し（Ｓ３９）、カウンタｊを初期値０にセットし（Ｓ４０）、レジスタ１４＿ｓに第２制御データＢＩＡＳ＿ｓ（ｉ）を設定し（Ｓ４１）、これによって生成された電流Ｉｔｅｓｔ＿ｓをスイッチＳＷ２でサンプリングして参照容量Ｃｒｅｆにホールドして電圧を生成する（Ｓ４２）。これによって生成された電圧と参照電圧Ｖｒｅｆをコンパレータ１６Ｂで比較し（Ｓ４３）、結果が一致か否かの比較結果ＣＭＰをメモリＤ＿ＣＭＰ（ｊ）に格納する（Ｓ４４）。メモリデータＤ＿ＣＭＰ（ｊ）が前回の比較結果のメモリデータＤ＿ＣＭＰ（ｊ−１）に一致したままか（比較結果が不一致のままか）を判別し（Ｓ４５）、判別結果が不一致になるまでカウンタ値ｊを＋１インクリメント（Ｓ４６）する毎に上記処理を繰返す。ステップＳ４５の判別が不一致になったときの第２制御データＢＩＡＳ＿ｓ（ｊ）が調整結果のデータとなる。スレーブモードの半導体装置３Ｂが複数個ある場合には処理１を当該半導体装置３Ａの数分だけ繰返せばよい。

実施の形態３によれば、サンプルホールド容量Ｃｒｅｆにホールドした電圧と参照電圧Ｖｒｅｆとの比較結果に基づいて制御データＢＩＡＳ＿ｍ（ｉ）、ＢＩＡＳ＿ｓ（ｊ）を決定することができる。その他については実施の形態１と同様の作用効果を奏する。

＜実施の形態４＞
図９には電子回路の第４の実施の形態が示される。図１とは検出回路１５Ｃによるバイアス信号Ｉ１＿ｍに相関する電流Ｉｔｅｓｔ＿ｍ、バイアス信号Ｉ１＿ｓに相関する電流Ｉｔｅｓｔ＿ｓの判別方法と、それを制御する制御回路１３Ｃの機能が相違される。特に、第３の実施の形態とは電流のサンプルホールド方法が異なる。
即ち、マスタモードの半導体装置２Ｃにおいて検出回路１５Ｃは自らの電流Ｉｔｅｓｔ＿ｍをホールド容量Ｃｒｅｆ１で受けて得られる電圧とスレーブモードの半導体装置３Ｃから返される電流Ｉｔｅｓｔ＿ｓをホールド容量Ｃｒｅｆ２で受けて得られる電圧が一致したか否かをコンパレータ１６Ｃで判別する。制御回路１３Ｃ＿ｍはその判別結果に基づいてレジスタ１４＿ｍの制御データＢＩＡＳ＿ｍと、レジスタ１４＿ｓの制御データＢＩＡＳ＿ｓとを決定する。特に、第４の実施の形態においてはホールド容量Ｃｒｅｆ１、Ｃｒｅｆ２の容量値が事前に確定している場合には、マスタモードの半導体装置２Ｃにおいてレジスタ１４＿ｍに設定される制御データＢＩＡＳ＿ｍは一意に決まるので、検出回路１５Ｃによる検出動作でレジスタ１４＿ｍの値を書き換えることを要しない。典型的な例ではホールド容量Ｃｒｅｆ１とＣｒｅｆ２は等しくされる。その他の構成は図１、図４及び図７と同様であるからその詳細な説明は省略する。

図１０には図９の構成においてバイアス電流を調整する処理フローが例示される。先ず、電流Ｉｔｅｓｔ＿ｍを生成する状態及び電流Ｉｔｅｓｔ＿ｍを生成する状態を選択し（Ｓ５１）、カウンタｉを初期値０にセットする（Ｓ５２）。そして、レジスタ１４＿ｍに第１制御データＢＩＡＳ＿ｍが設定され、レジスタ１４＿ｓに第２制御データＢＩＡＳ＿ｓ（ｉ）が設定され（Ｓ５３）、これによって生成された電流Ｉｔｅｓｔ＿ｍをスイッチＳＷ１でサンプリングして容量Ｃｒｅｆ１にホールドすると共に、生成された電流Ｉｔｅｓｔ＿ｓをスイッチＳＷ２でサンプリングして容量Ｃｒｅｆ２にホールドする（Ｓ５４）。ホールドされて得られた双方の電圧をコンパレータ１６Ｃで比較し（Ｓ５５）、結果が一致か否かの比較結果ＣＭＰをメモリＤ＿ＣＭＰ（ｉ）に格納する（Ｓ５６）。メモリデータＤ＿ＣＭＰ（ｉ）が前回の比較結果のメモリデータＤ＿ＣＭＰ（ｉ−１）に一致したままか（比較結果が不一致のままか）を判別し（Ｓ５７）、判別結果が不一致になるまでカウンタ値ｉを＋１インクリメント（Ｓ５８）する毎に上記処理を繰返す。ステップＳ５７の判別が不一致になったときの第２制御データＢＩＡＳ＿ｓ（ｉ）が調整結果のデータとなる。第１制御データＢＩＡＳ＿ｍは期待値のデータであるからそのまま利用する。スレーブモードの半導体装置３Ｃが複数個ある場合には処理１を当該半導体装置３Ｃの数分だけ繰返せばよい。

実施の形態２によれば、参照電圧の代わりに２個のホールド容量Ｃｒｅｆ１，Ｃｒｅｆ２で生成した電圧同士の比較結果に基づいて制御データを決定することができる。その他については実施の形態１、３と同様の作用効果を奏する。

＜実施の形態５＞
図１１には電子回路の第５の実施の形態が示される。この実施の形態では夫々の半導体装置２Ｄ，３Ｄが保有する駆動アンプ１１（１１＿ｍ、１１＿ｓ）の駆動能力を出力抵抗Ｒｏ（Ｒｏ＿ｍ，Ｒｏ＿ｓ）の抵抗値で調整するものである。即ち、駆動アンプ１１の駆動能力を示す信号は駆動アンプ１１の出力抵抗Ｒｏを介して得られる出力電圧に相関する電圧とする。

駆動アンプ１１の出力段には出力抵抗Ｒｏ（Ｒｏ＿ｍ，Ｒｏ＿ｓ）が配置される。駆動アンプ１１に対する出力抵抗Ｒｏは例えば図１２の構成を採用することができる。駆動アンプ１１を差動入出力アンプで構成するとき、出力抵抗Ｒｏは、電源端子Ｖｄｄにソースを結合して並列接続した複数のｐチャネル型の出力ＭＯＳトランジスタＭＰ１１〜ＭＰｎと、グランド端子にソースを結合して並列接続した複数のｎチャネル型の出力ＭＯＳトランジスタＭＮ１１〜ＭＮｎとを有し、そのコモンドレインを出力端子とする。出力端子Ｖｏｕｔは差動入出力アンプの反転入端子に帰還される。複数のｐチャネル型の出力ＭＯＳトランジスタＭＰ１１〜ＭＰｎのゲートは差動入出力アンプの反転出力端子にスイッチ回路４０Ｐを介して接続される。複数のｎチャネル型の出力ＭＯＳトランジスタＭＮ１１〜ＭＮｎのゲートは差動入出力アンプの非反転出力端子にスイッチ回路４０Ｎを介して接続される。スイッチ回路４０Ｐ，４０Ｎは複数ビットの制御データＲＯＵＴによってスイッチ制御される。制御データはＭＯＳトランジスタＭＮ１１〜ＭＮｎの並列数に応ずるビット数を持ち、ビット対応で対応するｐチャネル型のＭＯＳトランジスタとｎチャネル型のトランジスタのスイッチ状態を決定する。オン状態のｐチャネル型のＭＯＳトランジスタ及びｎチャネル型のトランジスタの数が多いほど駆動アンプ１１及び出力抵抗Ｒｏによる駆動能力が高くなる。

夫々の半導体装置２，３において出力抵抗Ｒｏはレジスタ１４（１４＿ｍ、１４＿ｓ）に設定された制御データＲＯＵＴ（ＲＯＵＴ＿ｍ、ＲＯＵＴ＿ｓ）の値に従って抵抗値が可変に設定される。レジスタ１４への制御データＲＯＵＴの設定はマスタモードの半導体装置２Ｄが行う。即ち、マスタモードに設定された半導体装置２Ｄの制御回路１３＿ｍが自らのレジスタ１４＿ｍに対して第１制御データＲＯＵＴ＿ｍを設定し、外部端子Ｐ４からスレーブモードの半導体装置３Ｄの外部端子Ｐ２＿ｓを経由してそのレジスタ１４＿ｓに第２制御データＲＯＵＴ＿ｓを設定する。

第１制御データＲＯＵＴ＿ｍ、第２制御データＲＯＵＴ＿ｓを介して出力抵抗Ｒｏ＿ｍ，Ｒｏ＿ｓの抵抗値を調整するために半導体装置２Ｄ，３Ｄは検出回路１５Ｄを有する。検出回路１５Ｄの機能はマスタモードが設定された半導体装置２Ｄにおいてのみ有効とされるので、図１１ではマスタモードが設定された半導体装置２Ｄだけに検出回路１５が図示されている。

この実施の形態では、駆動アンプ１１の駆動能力を示す信号は駆動アンプ１１の出力抵抗Ｒｏを介して得られる出力電圧に相関する電圧とする。例えば、駆動アンプ１１＿ｍが出力する電圧ＶｔｅｓｔをスイッチＳＷ１＿ｍ、ＳＷ＿Ｒを介して出力抵抗Ｒｏ＿ｍと参照抵抗Ｒｒｅｆで抵抗分圧して得られる電圧Ｖｄｉｖ＿ｍと、駆動アンプ１１＿ｓが出力する電圧ＶｔｅｓｔをスイッチＳＷ１＿ｓ、ＳＷ＿Ｒを介して出力抵抗Ｒｏ＿ｓと参照抵抗Ｒｒｅｆで抵抗分圧して得られる電圧Ｖｄｉｖ＿ｓとする。具体的には、
Ｖｄｉｖ＿ｍ＝Ｖｔｅｓｔ×Ｒｒｅｆ／（Ｒｏ＿ｍ＋Ｒｒｅｆ）、
Ｖｄｉｖ＿ｓ＝Ｖｔｅｓｔ×Ｒｒｅｆ／（Ｒｏ＿ｓ＋Ｒｒｅｆ）、
とされる。検出回路１５Ｄは、第１制御データＲＯＵＴ＿ｍで設定された抵抗値の出力抵抗Ｒｏ＿ｍを介して得られる出力電圧に相関する分圧電圧Ｖｄｉｖ＿ｍが参照電圧Ｖｒｅｆに一致するか否かの検出と、スレーブモードの半導体装置３Ｄに対して第２制御データＲＯＵＴ＿ｓで設定した抵抗値の出力抵抗Ｒｏ＿ｓを介して得られる出力電圧に相関する分圧電圧Ｖｄｉｖ＿ｓが参照電圧Ｖｒｅｆに一致するか否かの検出とを行う。検出結果は制御回路１３＿ｍに与えられ、双方の検出結果が一致である場合の第１制御データＲＯＵＴ＿ｍと第２制御データＲＯＵＴ＿ｓを調整結果データとして採用する。ここでは駆動アンプ１１のバイアス回路については図示を省略したが、少なくとも図２で説明したようなバイアス回路が設けられていることは言うまでもない。更にはそのバイアス電流に関して図１などで説明した技術を併用することも可能である。その他の構成は図１及び図４と同様であるからその詳細な説明は省略する。

図１３には実施の形態５における出力抵抗の抵抗値を調整する処理フローが例示される。処理１はマスタモードの半導体装置２Ｄにおける駆動アンプの駆動能力を決める処理、処理２はスレーブモードの半導体装置３Ｄにおける駆動アンプの駆動能力を決める処理である。

先ず、夫々の半導体装置２Ｄ，３Ｄにおいて、基準となる１個の駆動アンプ１１に電圧Ｖｔｅｓｔを出力させる（Ｓ６１）。そして、スイッチＳＷ１＿ｍ、ＳＷ＿Ｒをオン状態とし、それによって得られる分圧電圧Ｖｄｉｖ＿ｍをコンパレータ１６Ｄに入力させ（６２）、カウンタｉを初期値０にセットする（Ｓ６３）。この状態で、レジスタ１４＿ｍに第１制御データＲＯＵＴ＿ｍ（ｉ）を設定し（Ｓ６４）、これによって得られる分圧電圧Ｖｄｉｖ＿ｍと参照電圧Ｖｒｅｆをコンパレータ１６Ｄで比較し（Ｓ６５）、結果が一致か否かの比較結果ＣＭＰをメモリＤ＿ＣＭＰ（ｉ）に格納する（Ｓ６６）。メモリデータＤ＿ＣＭＰ（ｉ）が前回の比較結果のメモリデータＤ＿ＣＭＰ（ｉ−１）に一致したままか（比較結果が不一致のままか）を判別し（Ｓ６７）、判別結果が不一致になるまでカウンタ値ｉを＋１インクリメントする（Ｓ６８）毎に上記処理を繰返す。ステップＳ６７の判別が不一致になったときの第１制御データＶＯＵＴ＿ｍ（ｉ）が調整結果のデータとなる。

ステップＳ６７の後の処理２では、先ず、スイッチＳＷ１＿ｓ、ＳＷ＿Ｒをオン状態とし、それによって得られる分圧電圧Ｖｄｉｖ＿ｓをコンパレータ１６Ｄに入力させ（Ｓ６９）、カウンタｊを初期値０にセットする（Ｓ７０）。この状態で、レジスタ１４＿ｓに第２制御データＲＯＵＴ＿ｓ（ｊ）を設定し（Ｓ７１）、これによって得られる分圧電圧Ｖｄｉｖ＿ｓと参照電圧Ｖｒｅｆをコンパレータ１６Ｄで比較し（Ｓ７２）、結果が一致か否かの比較結果ＣＭＰをメモリＤ＿ＣＭＰ（ｊ）に格納する（Ｓ７３）。メモリデータＤ＿ＣＭＰ（ｊ）が前回の比較結果のメモリデータＤ＿ＣＭＰ（ｊ−１）に一致したままか（比較結果が不一致のままか）を判別し（Ｓ７４）、判別結果が不一致になるまでカウンタ値ｊを＋１インクリメントする（Ｓ７５）毎に上記処理を繰返す。ステップＳ７４の判別が不一致になったときの第２制御データＶＯＵＴ＿ｓ（ｊ）が調整結果のデータとなる。スレーブモードの半導体装置３Ｄが複数個ある場合には処理２を当該半導体装置３Ｄの数分だけ繰返せばよい。

これによれば、駆動アンプ１１の出力抵抗Ｒｏに着目して駆動アンプ１１の駆動能力を調整することができる。その他については実施の形態１と同様の作用効果を奏する。

＜実施の形態６＞
図１４には電子回路の第６の実施の形態が示される。図１１とは検出回路１５Ｅによる分圧電圧Ｖｄｉｖ＿ｍ，Ｖｄｉｖ＿ｓの判別方法と、それを制御する制御回路１３Ｅの機能が相違される。即ち、マスタモードの半導体装置２Ｅにおいて検出回路１５Ｅは出力電圧Ｖｔｅｓｔに相関する電圧を参照抵抗Ｒｒｅｆ１で受けて得られる分圧電圧Ｖｄｉｖ＿ｍとスレーブモードの半導体装置３Ｄから外部端子Ｐ１＿ｓ，Ｐ３を介して返される信号を参照抵抗Ｒｒｅｆ２で受けて得られる分圧電圧Ｖｄｉｖ＿ｓが一致したか否かをコンパレータ１６Ｅで判別する。制御回路１３Ｅ＿ｍはその判別結果に基づいてレジスタ１４＿ｍの制御データＲＯＵＴ＿ｍと、レジスタ１４＿ｓの制御データＲＯＵＴ＿ｓとを決定する。特に、第５実施形態に対して第６実施形態においては参照抵抗Ｒｒｅｆ１、Ｒｒｅｆ２の抵抗値が事前に確定している場合、マスタモードの半導体装置２Ｅにおいてレジスタ１４＿ｍに設定される制御データＲＯＵＴ＿ｍは一意に決まるので、検出回路１５Ｅによる検出動作でレジスタ１４＿ｍの値を書き換えることを要しない。その他の構成は図１１及び図１と同様であるからその詳細な説明は省略する。

図１５には図１４の構成において出力抵抗Ｒｏの抵抗値を調整する処理フローが例示される。先ず、夫々の半導体装置２Ｅ，３Ｅにおいて、基準となる１個の駆動アンプ１１に電圧Ｖｔｅｓｔを出力させる（Ｓ８１）。そして、スイッチＳＷ１＿ｍ、ＳＷ＿Ｒをオン状態とし、それによって得られる分圧電圧Ｖｄｉｖ＿ｍをコンパレータ１６Ｅに入力させると共に、スイッチＳＷ１＿ｓ、ＳＷ＿Ｒをオン状態とし、それによって得られる分圧電圧Ｖｄｉｖ＿ｓをコンパレータ１６Ｅに入力させる（Ｓ８２）。次いで、カウンタｉを初期値０にセットする（Ｓ８３）。この状態で、レジスタ１４＿ｍに特定の第１制御データＲＯＵＴ＿ｍが設定され、レジスタ１４＿ｓに第２制御データＲＯＵＴ＿ｓ（ｉ）が設定される（Ｓ８４）。これによって得られる分圧電圧Ｖｄｉｖ＿ｍとＶｄｉｖ＿ｓをコンパレータ１６Ｅで比較し（Ｓ８５）、結果が一致か否かの比較結果ＣＭＰをメモリＤ＿ＣＭＰ（ｉ）に格納する（Ｓ８６）。メモリデータＤ＿ＣＭＰ（ｉ）が前回の比較結果のメモリデータＤ＿ＣＭＰ（ｉ−１）に一致したままか（比較結果が不一致のままか）を判別し（Ｓ８７）、判別結果が不一致になるまでカウンタ値ｉを＋１インクリメントする（Ｓ８８）毎に上記処理を繰返す。ステップＳ８７の判別が不一致になったとき、第２制御データＲＯＵＴ＿ｓ（ｉ）が調整結果のデータとなる。第１制御データＲＯＵＴ＿ｍは期待値のデータであるからそのまま利用する。スレーブモードの半導体装置３Ｅが複数個ある場合には処理１を当該半導体装置３Ｅの数分だけ繰返せばよい。

これによれば、参照抵抗Ｒｒｅｆ１、Ｒｒｅｆ２で生成した分圧電圧Ｖｄｉｖ＿ｍ，Ｖｄｉｖ＿ｓ同士の比較結果に基づいて制御データを決定することができる。その他については実施の形態５１と同様の作用効果を奏する。

＜実施の形態７＞
図１６にはチップ間で駆動回路の駆動能力を同一化する更に別の実施の形態が例示される。この実施の形態ではマスタ半導体装置２Ｆがスレーブ半導体装置３Ｆにバイアス信号Ｉ１＿ｍに相関する信号Ｓｂを直接与えるようにしたものである。即ち、マスタ半導体装置２Ｆに代表的に示されたバイアス回路１３Ｆ＿ｍは、マスタモードにおいてバイアス信号Ｉ１＿ｍと同じバイアス信号Ｓｂを外部端子Ｐａ＿ｍから外部に出力可能とされる。スレーブモードにおいてバイアス回路１３Ｆは外部端子Ｐｂ＿ｍからバイアス信号を入力してこれを駆動アンプ１１のバイアス信号として利用可能とするために、制御回路１３Ｆによって相補的スイッチ制御されるスイッチＳＷ＿Ｔ，ＳＷｂ＿Ｔを有する。マスタモードにおいてスイッチＳＷｂ＿Ｔがオン、ＳＷ＿Ｔがオフにされ、端子Ｐｂ＿ｍからバイアス信号の入力が不可能にされ、自ら生成するバイアス信号Ｉ１＿ｍを利用するようにされる。スレーブモードにおいてスイッチＳＷｂ＿Ｔがオフ、ＳＷ＿Ｔがオンにされ、端子Ｐｂ＿ｍから供給されたバイアス信号を利用するようにされる。図１６のスレーブモードの半導体装置３Ｆにおいて５０で示される回路ブロックはバイアス回路１２中のＭＯＳトランジスタＭＮ１を除く回路部分を意味する。

これによれば、マスタモードの半導体装置２Ｆにおける駆動アンプ１１＿ｍとスレーブモードの半導体装置３Ｆの駆動アンプ１１＿ｓはバイアス電流を共有することができる。製造ロットが異なるなどの理由によりマスタモードの半導体装置２Ｆとスレーブモードの半導体装置３Ｆの双方における駆動アンプ１１＿ｍ、１１＿ｓのバイアス電流に許容範囲内の誤差があっても、双方の半導体装置２Ｆ，３Ｆの駆動アンプの駆動能力は一致される。したがって、マスタモードの半導体装置２Ｆとスレーブモードの半導体装置３Ｆによって一つの液晶パネル１を並列駆動しても液晶パネル１に不所望な輝度差を生じて画質劣化を招く虞はない。このように、マスタモードの半導体装置２Ｆ及びスレーブモードの半導体装置３Ｆの製造ロットの工程管理を行わなくても、マスタモードの半導体装置２Ｆ及びスレーブモードの半導体装置３Ｆにおける駆動アンプ１１のバイアス電流に許容範囲内の誤差があってもこれを容易に解消することができる。

尚、この実施の形態では表示動作中においても端子Ｐａ＿ｍとＰｂ＿ｓとを接続するガラス基板又はＦＰＣ上の信号配線にバイアス信号が供給されていることが必要になる。これに対して実施形態６までは表示動作中に半導体装置間で調整のための信号インタフェースを行うことを要しないので、実施の形態６までの方が実施の形態７に比べて耐ノイズ性に優れている。

＜実施の形態８＞
図１７にはチップ間で駆動回路の駆動能力を同一化する更に別の実施の形態が例示される。この実施の形態は図１６の変形例というだけでなく、マスタモードの半導体装置とスレーブモードの半導体装置間でバイアス信号などに基づいて調整対象とされる駆動回路はソース線駆動部（ソースドライバ）１０の駆動アンプ１１に限定されないことを示すものである。図示の如き、ＬＤＯレギュレータの駆動アンプ、階調回路２６の階調電圧を出力するバッファアンプ、その他の回路６０の駆動アンプであってもよい。特に図示はしないが、実施の形態１乃至実施の形態４におけるバイアス信号の出力先、実施の形態５乃至実施の形態６におけるアンプ出力抵抗の出力先については、ソース線駆動部（ソースドライバ）１０の駆動アンプ１１に限定されず、ＬＤＯレギュレータの駆動アンプ、階調回路の階調電圧を出力するバッファアンプ、その他回路の駆動アンプであってもよい。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、駆動回路はソース線ドライバ、低損失レギュレータ及び階調回路に限定されない。半導体装置も液晶ドライバに限定されず、その他種々の半導体装置に適用可能である。

半導体装置はマスタモードとスレーブモードに可変設定可能であることに限定されず、アルミマスタスライスや電位固定などにより部分的な配線層の変更などによってマスタモードとスレーブモードが固定化された半導体装置を用いる場合であっても良い。

バイアス回路の構成、駆動アンプにおける出力抵抗の構成などについても適宜変更可能である。

１ 液晶パネル（ＰＮＬ）
２〜２Ｇ、３〜３Ｇ 半導体装置（ＬＳＩ）
４ ホスト装置
１０ ソース線駆動部（ソースドライバ）
１１ 駆動アンプ
１２ バイアス回路
１３〜１３Ｅ 制御回路
１４ レジスタ
１５〜１５Ｅ 検出回路
Ｐｍｄ モード端子
Ｉ１ バイアス信号
Ｉｂｉａｓ 可変電流源
ＢＩＡＳ＿ｍ 第１制御データ
ＢＩＡＳ＿ｓ 第２制御データ
Ｉｔｅｓｔ バイアス信号Ｉ１に相関する電流
１６〜１６Ｅ コンパレータ（ＣＭＰ）
Ｖｒｅｆ 参照電圧
２０ 制御インタフェース
２１ 画像インタフェース
２２ 制御部
２３ メモリ
２６ 階調回路
２５ 階調電圧選択回路
２７ ゲート制御ドライバ
２４ データラッチ
Ｒｒｅｆ１、Ｒｆｅｆ２ 参照抵抗
Ｃｒｅｆ ホールド容量
Ｃｒｅｆ１，Ｃｒｅｆ２ ホールド容量
Ｒｏ 出力抵抗

Claims (8)

1. 駆動アンプと制御回路を含み、
   前記制御回路は、マスタモードと、スレーブモードとを切替え可能にされ、
   前記マスタモードにおいて前記制御回路は、第１制御データに基づいて制御される前記駆動アンプの駆動能力を示す信号と、外部に与えた第２制御データに応答して外部から返される信号との一致する状態を判別し、一致する状態に係る第１制御データを用いて前記駆動アンプの駆動能力を制御し、一致する状態に係る第２制御データを外部に出力し、
   前記スレーブモードにおいて前記制御回路は、外部から与えられる第２制御データを用いて前記駆動アンプの駆動能力を制御する、半導体装置。
2. 請求項１において、前記駆動アンプの駆動能力を示す信号は前記駆動アンプの動作電流に相関する信号である、半導体装置。
3. 請求項２において、電流源の電流に応じて前記駆動アンプの前記動作電流を制御すると共に前記動作電流に相関する信号を生成するバイアス回路と、前記動作電流に相関する信号と前記外部から返される信号とが一致する状態に応じて一致信号を前記制御回路に出力する検出回路を有し、
   前記制御回路は、前記マスタモードにおいて前記電流源の電流を第１制御データで設定し、前記スレーブモードにおいて前記電流源の電流を第２制御データで設定する、半導体装置。
4. 請求項１において、前記駆動アンプの駆動能力を示す信号は前記駆動アンプの出力抵抗を介して得られる出力電圧に相関する電圧である、半導体装置。
5. 請求項１において、前記駆動アンプは液晶パネルのソース線を駆動するソース線駆動アンプであり、ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される、半導体装置。
6. 被駆動装置と、前記被駆動装置を駆動する１個のマスタ半導体装置と、前記被駆動装置を前記マスタ半導体装置と共に並列的に駆動する１個又は複数個のスレーブ半導体装置とを有する電子回路であって、
   前記マスタ半導体装置は第１駆動アンプを含み、
   前記スレーブ半導体装置は第２駆動アンプを含み、
   前記マスタ半導体装置は、第１制御データに基づいて制御される前記第１駆動アンプの第１動作電流に相関する信号と、前記スレーブ半導体装置に与えた第２制御データに応答して当該スレーブ半導体装置から返される、前記第２駆動アンプの第２動作電流に相関する信号との一致する状態を判別し、一致する状態に係る第１制御データを用いて前記第１動作電流を制御し、一致する状態に係る第２制御データを対応する前記スレーブ半導体装置に出力し、
   前記スレーブ半導体装置は、前記一致する状態に係る前記第２制御データを用いて前記第２駆動アンプの前記第２動作電流を制御する、電子回路。
7. 請求項６において、
   前記マスタ半導体装置は、第１電流源の電流に応じて前記第１動作電流を制御するように構成され、
   前記スレーブ半導体装置は、第２電流源の電流に応じて前記第２動作電流を制御するように構成され、
   前記マスタ半導体装置は、前記第１電流源の電流を前記一致する状態に係る前記第１制御データで設定し、
   前記スレーブ半導体装置は、前記第２電流源の電流を前記一致する状態に係る前記第２制御データで設定する、電子回路。
8. 請求項６において、前記被駆動装置は液晶パネルであり、
   前記第１駆動アンプ及び前記第２駆動アンプは前記液晶パネルのソース線を駆動するソース線駆動アンプであり、
   ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される、電子回路。
   

Images