JP2016018196A - 半導体装置及び電子回路 - Google Patents
半導体装置及び電子回路 Download PDFInfo
- Publication number
- JP2016018196A JP2016018196A JP2014143185A JP2014143185A JP2016018196A JP 2016018196 A JP2016018196 A JP 2016018196A JP 2014143185 A JP2014143185 A JP 2014143185A JP 2014143185 A JP2014143185 A JP 2014143185A JP 2016018196 A JP2016018196 A JP 2016018196A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- signal
- circuit
- bias
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 279
- 230000002596 correlated effect Effects 0.000 claims description 70
- 238000001514 detection method Methods 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000004973 liquid crystal related substance Substances 0.000 claims description 25
- 230000004044 response Effects 0.000 claims description 10
- 230000001276 controlling effect Effects 0.000 claims description 7
- 230000000875 corresponding effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 44
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 11
- 230000002950 deficient Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 7
- 230000001151 other effect Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 2
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008571 general function Effects 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
半導体装置(2,2A〜2E,3,3A〜3E)は、駆動アンプ(11)と制御回路(13,13A〜13E)を含む。前記制御回路は前記駆動アンプの駆動能力を自ら制御するマスタモードと、前記駆動アンプの駆動能力の制御を外部から受けるスレーブモードとを切替え可能にされる。前記マスタモードにおいて前記制御回路は、第1制御データ(BIAS_m)に基づいて制御される前記駆動アンプの駆動能力を示す信号と、外部に与えた第2制御データ(BIAS_s)に応答して外部から返される信号との一致する状態を判別し、一致する状態に係る第1制御データを用いて自らの駆動アンプの駆動能力を制御し、一致する状態に係る第2制御データを外部に出力する。前記スレーブモードにおいて前記制御回路は、外部から与えられる第2制御データを用いて自らの駆動アンプの駆動能力を制御する。
項1において、前記駆動アンプの駆動能力を示す信号は前記駆動アンプの動作電流を決定するバイアス信号(I1)に相関する信号である(図1、図5、図7、図9)。
項2において、電流源の電流に応じて前記バイアス信号と前記バイアス信号に相関する信号を生成するバイアス回路(12)と、前記バイアス回路で生成される前記バイアス信号に相関する信号と前記外部から返される信号とが一致する状態に応じて一致信号を前記制御回路に出力する検出回路(15,15A〜15C))を有する。前記制御回路は、前記マスタモードにおいて前記電流源の電流を第1制御データで設定し、前記スレーブモードにおいて前記電流源の電流を第2制御データで設定する(図1、図5、図7、図9)。
項3において前記検出回路は、前記バイアス信号に相関する信号を参照抵抗(Rref)で受けて得られる電圧及び前記外部から返される信号を前記参照抵抗で受けて得られる電圧の夫々が参照電圧(Vref)に一致したことを検出する(図1)。
項3において前記検出回路は、前記バイアス信号に相関する信号をサンプルホールド容量(Cref)でホールドして得られる電圧及び前記外部から返される信号を前記サンプルホールド容量でホールドして得られる電圧の夫々が参照電圧(Vref)に一致したことを検出する(図7)。
項3において前記検出回路は、前記バイアス信号に相関する信号を第1参照抵抗(Rref1)で受けて得られる電圧と前記外部から返される信号を第2参照抵抗(Rref2)で受けて得られる電圧が一致したことを検出する(図5)。
項3において前記検出回路は、前記バイアス信号に相関する信号を第1サンプルホールド容量(Cref1)でホールドして得られる電圧と前記外部から返される信号を第2サンプルホールド容量(Cref2)でホールドして得られる電圧が一致したことを検出する(図9)。
項1において、前記駆動アンプの駆動能力を示す信号は前記駆動アンプの出力抵抗(Ro)を介して得られる出力電圧に相関する電圧である(図11、図14)。
項8において、前記駆動アンプの出力抵抗の抵抗値を決める第1制御データ(ROUT_m)が設定されるレジスタと、前記レジスタに設定された第1制御データで設定された抵抗値の出力抵抗を介して得られる出力電圧に相関する電圧と前記外部から返される信号とが一致する状態に応じて一致信号を前記制御回路(13D,13E)に出力する検出回路(15D,15E)を有する。前記制御回路は、前記マスタモードにおいて前記出力抵抗の抵抗値を第1制御データで設定し、前記スレーブモードにおいて前記出力抵抗の抵抗値を第2制御データ(ROUT_s)で設定する(図11、図14)。
項9において前記検出回路は、前記出力電圧に相関する電圧を参照抵抗(Rref)で受けて得られる分圧電圧及び前記外部から返される信号を前記参照抵抗で受けて得られる分圧電圧の夫々が参照電圧(Vref)に一致したことを検出する(図11)。
項9において前記検出回路は、前記出力電圧に相関する電圧を第1参照抵抗(Rref1)で受けて得られる分圧電圧と前記外部から返される信号を第2参照抵抗(Rref2で受けて得られる分圧電圧が一致したことを検出する(図14)。
項1において、前記駆動アンプは液晶パネル(1)のソース線を駆動するソース線駆動アンプであり、ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される。
半導体装置(2F,2G,3F,3G)は、バイアス回路(13F,13G)と、前記バイアス回路で生成されるバイアス信号で駆動能力が決定される駆動回路(12)と、制御回路を含む。前記制御回路は、バイアス回路で生成されたバイアス信号を前記駆動回路に供給してその動作電流を制御すると共に前記バイアス信号を外部に出力するマスタモードと、外から供給されたバイアス信号を前記駆動回路に供給してその動作電流を制御するスレーブモードを切替え可能にされる(図16、図17)。
項13において、前記駆動回路は液晶パネルのソース線を駆動するソース線駆動アンプであり、ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される。
電子回路は、被駆動装置(1)と、前記被駆動装置を駆動する1個のマスタ半導体装置(2,2A〜2E)と、前記被駆動装置を前記マスタ半導体装置と共に並列的に駆動する1個又は複数個のスレーブ半導体装置(3,3A〜3E)とを有する。前記マスタ半導体装置は第1駆動アンプ(11_m)及び第1制御回路(13_m、13A_m〜13C_m)を含む。前記スレーブ半導体装置は第2駆動アンプ(11_s)及び第2制御回路(13_s、13A_s〜13E_s)を含む。前記マスタ半導体装置において前記第1制御回路は、第1制御データ(BIAS_m)に基づいて制御される前記第1駆動アンプの駆動能力を示す信号(I1_m)と、前記スレーブ半導体装置に与えた第2制御データに応答して当該スレーブ半導体装置から返される信号(I1_s)との一致する状態を判別し、一致する状態に係る第1制御データを用いて自らの第1駆動アンプの駆動能力を制御し、一致する状態に係る第2制御データ(BISA_s)を対応するスレーブ半導体装置に出力する。前記スレーブ半導体装置において前記第2制御回路は、前記マスタ半導体装置から与えられる第2制御データを用いて自らの第2駆動アンプの駆動能力を制御する。
項15において、前記第1駆動アンプの駆動能力を示す信号は前記第1駆動アンプの動作電流を決定する第1バイアス信号に相関する信号である。前記第2制御データに応答してスレーブ半導体装置から返される信号は前記第2駆動アンプの動作電流を決定する第2バイアス信号に相関する信号である(図1、図5、図7、図9)。
項16において、前記マスタ半導体装置は電流源の電流に応じて前記第1バイアス信号と前記第1バイアス信号に相関する信号を生成する第1バイアス回路(12_m)と、前記第1バイアス回路で生成される前記第1バイアス信号に相関する信号と前記スレーブ半導体装置から返される信号とが一致する状態に応じて一致信号を前記第1制御回路に出力する第1検出回路(15,15A〜15C)を有する。前記スレーブ半導体装置は電流源の電流に応じて前記第2バイアス信号と前記第2バイアス信号に相関する信号を生成する第2バイアス回路(12_s)をする。前記第1制御回路は、前記第1バイアス回路の電流源の電流を前記第1制御データで設定する。前記第2制御回路は前記第2バイアス回路の電流源の電流を前記第2制御データで設定する(図1、図5、図7、図9)。
項17において前記第1検出回路は、前記第1バイアス回路のバイアス信号に相関する信号を参照抵抗で受けて得られる電圧及び前記スレーブ半導体装置から返される信号を前記参照抵抗で受けて得られる電圧の夫々が参照電圧に一致したことを検出する(図1)。
項17において前記第1検出回路は、前記第1バイアス信号に相関する信号をサンプルホールド容量でホールドして得られる電圧及び前記スレーブ半導体装置から返される信号を前記サンプルホールド容量でホールドして得られる電圧の夫々が参照電圧に一致したことを検出する(図7)。
項17において前記第1検出回路は、前記第1バイアス信号に相関する信号を第1参照抵抗で受けて得られる電圧と前記スレーブ半導体装置から返される信号を第2参照抵抗で受けて得られる電圧が一致したことを検出する(図5)。
項17において前記第1検出回路は、前記第1バイアス信号に相関する信号を第1サンプルホールド容量でホールドして得られる電圧と前記スレーブ半導体装置から返される信号を第2サンプルホールド容量でホールドして得られる電圧が一致したことを検出する(図9)。
項15において、前記第1駆動アンプの駆動能力を示す信号は前記第1駆動アンプの出力抵抗(Ro)を介して得られる第1出力電圧に相関する電圧である。前記第2制御データに応答して当該スレーブ半導体装置から返される信号は前記第2駆動アンプの出力抵抗を介して得られる第2出力電圧に相関する電圧である(図11、図14)。
項22において、マスタ半導体装置は、前記第1駆動アンプの第1出力抵抗の抵抗値を決める第1制御データ(ROUT_m)が設定される第1レジスタ(14_m)と、前記第1レジスタに設定された第1制御データで設定された抵抗値の出力抵抗を介して得られる出力電圧に相関する電圧と前記スレーブ半導体装置から返される信号とが一致する状態に応じて一致信号を前記第1制御回路に出力する第1検出回路を有する。前記スレーブ半導体装置は、前記第2駆動アンプの第2出力抵抗の抵抗値を決める第2制御データ(ROUT_s)が設定される第2レジスタ(14_s)を有する。前記第1制御回路は、前記第1レジスタに設定された第1制御データで前記第1出力抵抗の抵抗値を設定する。前記第2制御回路は、第1制御回路によって前記第2レジスタに設定された第2制御データで前記第2出力抵抗の抵抗値を設定する(図11、図14)。
〔24〕<電流設定データの設定制御>
項23において前記第1検出回路は、前記第1出力電圧に相関する電圧を参照抵抗で受けて得られる分圧電圧及び前記スレーブ半導体装置から返される信号を前記参照抵抗で受けて得られる分圧電圧の夫々が参照電圧に一致したことを検出する(図11)。
項23において前記第1検出回路は、前記第1出力電圧に相関する電圧を第1参照抵抗で受けて得られる分圧電圧と前記スレーブ半導体装置から返される信号を第2参照抵抗で受けて得られる分圧電圧が一致したことを検出する(図14)。
項15において、前記被駆動装置は液晶パネルである。前記第1駆動アンプ及び第2駆動アンプは前記液晶パネルのソース線を駆動するソース線駆動アンプである。ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される。
電子回路は、被駆動装置(1)と、前記被駆動装置を駆動する1個のマスタ半導体装置(2F,2G)と、前記被駆動装置を前記マスタ半導体装置と共に並列的に駆動する1個又は複数個のスレーブ半導体装置(3F,3G)とを有する。前記マスタ半導体装置は、バイアス回路(12_m)と、前記バイアス回路で生成されるバイアス信号で駆動能力が決定される第1駆動回路(11_m、…)と、制御回路(13F_m,13G_m)を含む。前記スレーブ半導体装置は、前記バイアス信号で駆動能力が決定される第2駆動回路(11_s、…)を含む。前記制御回路は、第1バイアス回路で生成されたバイアス信号を前記第1駆動回路に供給してその動作電流を制御すると共に前記バイアス信号を前記スレーブ半導体装置に出力する。前記スレーブ半導体装置は、前記マスタ半導体装置から供給されたバイアス信号を前記第2駆動回路に供給してその動作電流を制御する(図11、図14)。
項27において、前記被駆動装置は液晶パネルである。前記第1駆動回路及び第2駆動回路は前記液晶パネルのソース線を駆動するソース線駆動アンプである。前記ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される。
実施の形態について更に詳述する。
図1には電子回路の一例が示される。ここでは、電子回路として、液晶パネル(PNL)1の複数本のソース線を液晶ドライバとしての複数個の半導体装置(LSI)2、3によって並列駆動するマルチチップドライバの構成を一例とする。特に制限されないが、半導体装置はマスタモードとスレーブモードを切替え可能に持つ同じ半導体装置であって、半導体装置2にはマスタモードが設定され、半導体装置3にはスレーブモードが設定されているものとする。双方の半導体装置を構成する回路ユニットには同じ参照番号を付して説明するが、マスタモードとスレーブモードを区別する必要が有る場合には、便宜上、マスタモードを意味するサフィックスとして「_m」、スレーブモードを意味するサフィックスとして「_s」を付して区別する。
図5には電子回路の第2の実施の形態が示される。図1とは検出回路15Aによるバイアス信号I1_mに相関する電流Itest_m、バイアス信号I1_sに相関する電流Itest_sの判別方法と、それを制御する制御回路13Aの機能が相違される。即ち、マスタモードの半導体装置2Aにおいて検出回路15Aは自らの電流Itest_mを参照抵抗Rref1で受けて得られる分圧電圧とスレーブモードの半導体装置3Aから返される電流Itest_sを参照抵抗Rref2で受けて得られる分圧電圧が一致したか否かをコンパレータ16Aで判別する。制御回路13A_mはその判別結果に基づいてレジスタ14_mの制御データBIAS_mと、レジスタ14_sの制御データBIAS_sとを決定する。特に、第2の実施の形態においては参照抵抗Rref1、Rref2の抵抗値が事前に確定している場合には、マスタモードの半導体装置2Aにおいてレジスタ14_mに設定される制御データBIAS_mは一意に決まるので、検出回路15Aによる検出動作でレジスタ14_mの値を書き換えることを要しない。典型的な例では参照抵抗Rref1とRref2は等しくされる。その他の構成は図1及び図4と同様であるからその詳細な説明は省略する。
図7には電子回路の第3の実施の形態が示される。図1とは検出回路15Bによるバイアス信号I1_mに相関する電流Itest_mとバイアス信号I1_sに相関する電流Itest_sの判別方法と、それを制御する制御回路13Bの機能が相違される。即ち、マスタモードの半導体装置2Bにおいて検出回路15Bは自らの電流Itest_mをスイッチSW1でサンプルして容量Crefにホールドし、これによって得られた電圧をコンパレータ6Bで参照電圧Vrefと比較する。更に検出回路15Bはスレーブモードの半導体装置3Bから返される電流Itest_sをスイッチSW2でサンプルして容量Crefにホールドし、これによって得られた電圧をコンパレータ16Bで参照電圧Vrefと比較する。制御回路13B_mは双方の比較結果が一致したときのレジスタ14_mの制御データBIAS_mと、レジスタ14_sの制御データBIAS_sとを調整結果の制御データとして採用する。その他の構成は図1及び図4と同様であるからその詳細な説明は省略する。
図9には電子回路の第4の実施の形態が示される。図1とは検出回路15Cによるバイアス信号I1_mに相関する電流Itest_m、バイアス信号I1_sに相関する電流Itest_sの判別方法と、それを制御する制御回路13Cの機能が相違される。特に、第3の実施の形態とは電流のサンプルホールド方法が異なる。
即ち、マスタモードの半導体装置2Cにおいて検出回路15Cは自らの電流Itest_mをホールド容量Cref1で受けて得られる電圧とスレーブモードの半導体装置3Cから返される電流Itest_sをホールド容量Cref2で受けて得られる電圧が一致したか否かをコンパレータ16Cで判別する。制御回路13C_mはその判別結果に基づいてレジスタ14_mの制御データBIAS_mと、レジスタ14_sの制御データBIAS_sとを決定する。特に、第4の実施の形態においてはホールド容量Cref1、Cref2の容量値が事前に確定している場合には、マスタモードの半導体装置2Cにおいてレジスタ14_mに設定される制御データBIAS_mは一意に決まるので、検出回路15Cによる検出動作でレジスタ14_mの値を書き換えることを要しない。典型的な例ではホールド容量Cref1とCref2は等しくされる。その他の構成は図1、図4及び図7と同様であるからその詳細な説明は省略する。
図11には電子回路の第5の実施の形態が示される。この実施の形態では夫々の半導体装置2D,3Dが保有する駆動アンプ11(11_m、11_s)の駆動能力を出力抵抗Ro(Ro_m,Ro_s)の抵抗値で調整するものである。即ち、駆動アンプ11の駆動能力を示す信号は駆動アンプ11の出力抵抗Roを介して得られる出力電圧に相関する電圧とする。
Vdiv_m=Vtest×Rref/(Ro_m+Rref)、
Vdiv_s=Vtest×Rref/(Ro_s+Rref)、
とされる。検出回路15Dは、第1制御データROUT_mで設定された抵抗値の出力抵抗Ro_mを介して得られる出力電圧に相関する分圧電圧Vdiv_mが参照電圧Vrefに一致するか否かの検出と、スレーブモードの半導体装置3Dに対して第2制御データROUT_sで設定した抵抗値の出力抵抗Ro_sを介して得られる出力電圧に相関する分圧電圧Vdiv_sが参照電圧Vrefに一致するか否かの検出とを行う。検出結果は制御回路13_mに与えられ、双方の検出結果が一致である場合の第1制御データROUT_mと第2制御データROUT_sを調整結果データとして採用する。ここでは駆動アンプ11のバイアス回路については図示を省略したが、少なくとも図2で説明したようなバイアス回路が設けられていることは言うまでもない。更にはそのバイアス電流に関して図1などで説明した技術を併用することも可能である。その他の構成は図1及び図4と同様であるからその詳細な説明は省略する。
図14には電子回路の第6の実施の形態が示される。図11とは検出回路15Eによる分圧電圧Vdiv_m,Vdiv_sの判別方法と、それを制御する制御回路13Eの機能が相違される。即ち、マスタモードの半導体装置2Eにおいて検出回路15Eは出力電圧Vtestに相関する電圧を参照抵抗Rref1で受けて得られる分圧電圧Vdiv_mとスレーブモードの半導体装置3Dから外部端子P1_s,P3を介して返される信号を参照抵抗Rref2で受けて得られる分圧電圧Vdiv_sが一致したか否かをコンパレータ16Eで判別する。制御回路13E_mはその判別結果に基づいてレジスタ14_mの制御データROUT_mと、レジスタ14_sの制御データROUT_sとを決定する。特に、第5実施形態に対して第6実施形態においては参照抵抗Rref1、Rref2の抵抗値が事前に確定している場合、マスタモードの半導体装置2Eにおいてレジスタ14_mに設定される制御データROUT_mは一意に決まるので、検出回路15Eによる検出動作でレジスタ14_mの値を書き換えることを要しない。その他の構成は図11及び図1と同様であるからその詳細な説明は省略する。
図16にはチップ間で駆動回路の駆動能力を同一化する更に別の実施の形態が例示される。この実施の形態ではマスタ半導体装置2Fがスレーブ半導体装置3Fにバイアス信号I1_mに相関する信号Sbを直接与えるようにしたものである。即ち、マスタ半導体装置2Fに代表的に示されたバイアス回路13F_mは、マスタモードにおいてバイアス信号I1_mと同じバイアス信号Sbを外部端子Pa_mから外部に出力可能とされる。スレーブモードにおいてバイアス回路13Fは外部端子Pb_mからバイアス信号を入力してこれを駆動アンプ11のバイアス信号として利用可能とするために、制御回路13Fによって相補的スイッチ制御されるスイッチSW_T,SWb_Tを有する。マスタモードにおいてスイッチSWb_Tがオン、SW_Tがオフにされ、端子Pb_mからバイアス信号の入力が不可能にされ、自ら生成するバイアス信号I1_mを利用するようにされる。スレーブモードにおいてスイッチSWb_Tがオフ、SW_Tがオンにされ、端子Pb_mから供給されたバイアス信号を利用するようにされる。図16のスレーブモードの半導体装置3Fにおいて50で示される回路ブロックはバイアス回路12中のMOSトランジスタMN1を除く回路部分を意味する。
図17にはチップ間で駆動回路の駆動能力を同一化する更に別の実施の形態が例示される。この実施の形態は図16の変形例というだけでなく、マスタモードの半導体装置とスレーブモードの半導体装置間でバイアス信号などに基づいて調整対象とされる駆動回路はソース線駆動部(ソースドライバ)10の駆動アンプ11に限定されないことを示すものである。図示の如き、LDOレギュレータの駆動アンプ、階調回路26の階調電圧を出力するバッファアンプ、その他の回路60の駆動アンプであってもよい。特に図示はしないが、実施の形態1乃至実施の形態4におけるバイアス信号の出力先、実施の形態5乃至実施の形態6におけるアンプ出力抵抗の出力先については、ソース線駆動部(ソースドライバ)10の駆動アンプ11に限定されず、LDOレギュレータの駆動アンプ、階調回路の階調電圧を出力するバッファアンプ、その他回路の駆動アンプであってもよい。
2〜2G、3〜3G 半導体装置(LSI)
4 ホスト装置
10 ソース線駆動部(ソースドライバ)
11 駆動アンプ
12 バイアス回路
13〜13E 制御回路
14 レジスタ
15〜15E 検出回路
Pmd モード端子
I1 バイアス信号
Ibias 可変電流源
BIAS_m 第1制御データ
BIAS_s 第2制御データ
Itest バイアス信号I1に相関する電流
16〜16E コンパレータ(CMP)
Vref 参照電圧
20 制御インタフェース
21 画像インタフェース
22 制御部
23 メモリ
26 階調回路
25 階調電圧選択回路
27 ゲート制御ドライバ
24 データラッチ
Rref1、Rfef2 参照抵抗
Cref ホールド容量
Cref1,Cref2 ホールド容量
Ro 出力抵抗
Claims (28)
- 駆動アンプと制御回路を含み、
前記制御回路は前記駆動アンプの駆動能力を自ら制御するマスタモードと、前記駆動アンプの駆動能力の制御を外部から受けるスレーブモードとを切替え可能にされ、
前記マスタモードにおいて前記制御回路は、第1制御データに基づいて制御される前記駆動アンプの駆動能力を示す信号と、外部に与えた第2制御データに応答して外部から返される信号との一致する状態を判別し、一致する状態に係る第1制御データを用いて自らの駆動アンプの駆動能力を制御し、一致する状態に係る第2制御データを外部に出力し、
前記スレーブモードにおいて前記制御回路は、外部から与えられる第2制御データを用いて自らの駆動アンプの駆動能力を制御する、半導体装置。 - 請求項1において、前記駆動アンプの駆動能力を示す信号は前記駆動アンプの動作電流を決定するバイアス信号に相関する電流である、半導体装置。
- 請求項2において、電流源の電流に応じて前記バイアス信号と前記バイアス信号に相関する信号を生成するバイアス回路と、前記バイアス回路で生成される前記バイアス信号に相関する信号と前記外部から返される信号とが一致する状態に応じて一致信号を前記制御回路に出力する検出回路を有し、
前記制御回路は、前記マスタモードにおいて前記電流源の電流を第1制御データで設定し、前記スレーブモードにおいて前記電流源の電流を第2制御データで設定する、半導体装置。 - 請求項3において前記検出回路は、前記バイアス信号に相関する信号を参照抵抗で受けて得られる分圧電圧及び前記外部から返される信号を前記参照抵抗で受けて得られる分圧電圧の夫々が参照電圧に一致したことを検出する、半導体装置。
- 請求項3において前記検出回路は、前記バイアス信号に相関する信号をサンプルホールド容量でホールドして得られる電圧及び前記外部から返される信号を前記サンプルホールド容量でホールドして得られる電圧の夫々が参照電圧に一致したことを検出する、半導体装置。
- 請求項3において前記検出回路は、前記バイアス信号に相関する信号を第1参照抵抗で受けて得られる分圧電圧と前記外部から返される信号を第2参照抵抗で受けて得られる分圧電圧が一致したことを検出する、半導体装置。
- 請求項3において前記検出回路は、前記バイアス信号に相関する信号を第1サンプルホールド容量でホールドして得られる電圧と前記外部から返される信号を第2サンプルホールド容量でホールドして得られる電圧が一致したことを検出する、半導体装置。
- 請求項1において、前記駆動アンプの駆動能力を示す信号は前記駆動アンプの出力抵抗を介して得られる出力電圧に相関する電圧である、半導体装置。
- 請求項8において、前記駆動アンプの出力抵抗の抵抗値を決める第1制御データが設定されるレジスタと、
前記レジスタに設定された第1制御データで設定された抵抗値の出力抵抗を介して得られる出力電圧に相関する電圧と前記外部から返される信号とが一致する状態に応じて一致信号を前記制御回路に出力する検出回路を有し、
前記制御回路は、前記マスタモードにおいて前記出力抵抗の抵抗値を第1制御データで設定し、前記スレーブモードにおいて前記出力抵抗の抵抗値を第2制御データで設定する、半導体装置。 - 請求項9において前記検出回路は、前記出力電圧に相関する電圧を参照抵抗で受けて得られる分圧電圧及び前記外部から返される信号を前記参照抵抗で受けて得られる分圧電圧の夫々が参照電圧に一致したことを検出する、半導体装置。
- 請求項9において前記検出回路は、前記出力電圧に相関する電圧を第1参照抵抗で受けて得られる分圧電圧と前記外部から返される信号を第2参照抵抗で受けて得られる分圧電圧が一致したことを検出する、半導体装置。
- 請求項1において、前記駆動アンプは液晶パネルのソース線を駆動するソース線駆動アンプであり、ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される、半導体装置。
- バイアス回路と、前記バイアス回路で生成されるバイアス信号で駆動能力が決定される駆動回路と、制御回路を含み、
前記制御回路は、バイアス回路で生成されたバイアス信号を前記駆動回路に供給してその動作電流を制御すると共に前記バイアス信号を外部に出力するマスタモードと、外から供給されたバイアス信号を前記駆動回路に供給してその動作電流を制御するスレーブモードを切替え可能に含む、半導体装置。 - 請求項13において、前記駆動回路は液晶パネルのソース線を駆動するソース線駆動アンプであり、ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される、半導体装置。
- 被駆動装置と、前記被駆動装置を駆動する1個のマスタ半導体装置と、前記被駆動装置を前記マスタ半導体装置と共に並列的に駆動する1個又は複数個のスレーブ半導体装置とを有する電子回路であって、
前記マスタ半導体装置は第1駆動アンプ及び第1制御回路を含み、
前記スレーブ半導体装置は第2駆動アンプ及び第2制御回路を含み、
前記マスタ半導体装置において前記第1制御回路は、第1制御データに基づいて制御される前記第1駆動アンプの駆動能力を示す信号と、前記スレーブ半導体装置に与えた第2制御データに応答して当該スレーブ半導体装置から返される信号との一致する状態を判別し、一致する状態に係る第1制御データを用いて自らの第1駆動アンプの駆動能力を制御し、一致する状態に係る第2制御データを対応するスレーブ半導体装置に出力し、
前記スレーブ半導体装置において前記第2制御回路は、前記マスタ半導体装置から与えられる第2制御データを用いて自らの第2駆動アンプの駆動能力を制御する、電子回路。 - 請求項15において、前記第1駆動アンプの駆動能力を示す信号は前記第1駆動アンプの動作電流を決定する第1バイアス信号に相関する信号であり、
前記第2制御データに応答してスレーブ半導体装置から返される信号は前記第2駆動アンプの動作電流を決定する第2バイアス電流に相関する電流である、電子回路。 - 請求項16において、前記マスタ半導体装置は電流源の電流に応じて前記第1バイアス信号と前記第1バイアス信号に相関する信号を生成する第1バイアス回路と、前記第1バイアス回路で生成される前記第1バイアス信号に相関する信号と前記スレーブ半導体装置から返される信号とが一致する状態に応じて一致信号を前記第1制御回路に出力する第1検出回路を有し、
前記スレーブ半導体装置は電流源の電流に応じて前記第2バイアス信号と前記第2バイアス信号に相関する信号を生成する第2バイアス回路を有し、
前記第1制御回路は、前記第1バイアス回路の電流源の電流を前記第1制御データで設定し、
前記第2制御回路は前記第2バイアス回路の電流源の電流を前記第2制御データで設定する、電子回路。 - 請求項17において前記第1検出回路は、前記第1バイアス回路のバイアス信号に相関する信号を参照抵抗で受けて得られる分圧電圧及び前記スレーブ半導体装置から返される信号を前記参照抵抗で受けて得られる分圧電圧の夫々が参照電圧に一致したことを検出する、電子回路。
- 請求項17において前記第1検出回路は、前記第1バイアス信号に相関する信号をサンプルホールド容量でホールドして得られる電圧及び前記スレーブ半導体装置から返される信号を前記サンプルホールド容量でホールドして得られる電圧の夫々が参照電圧に一致したことを検出する、電子回路。
- 請求項17において前記第1検出回路は、前記第1バイアス信号に相関する信号を第1参照抵抗で受けて得られる分圧電圧と前記スレーブ半導体装置から返される信号を第2参照抵抗で受けて得られる分圧電圧が一致したことを検出する、電子回路。
- 請求項17において前記第1検出回路は、前記第1バイアス信号に相関する信号を第1サンプルホールド容量でホールドして得られる電圧と前記スレーブ半導体装置から返される信号を第2サンプルホールド容量でホールドして得られる電圧が一致したことを検出する、電子回路。
- 請求項15において、前記第1駆動アンプの駆動能力を示す信号は前記第1駆動アンプの出力抵抗を介して得られる第1出力電圧に相関する電圧であり、
前記第2制御データに応答して当該スレーブ半導体装置から返される信号は前記第2駆動アンプの出力抵抗を介して得られる第2出力電圧に相関する電圧である、電子回路。 - 請求項22において、前記第1駆動アンプの第1出力抵抗の抵抗値を決める第1制御データが設定される第1レジスタと、
前記第1レジスタに設定された第1制御データで設定された抵抗値の出力抵抗を介して得られる出力電圧に相関する電圧と前記スレーブ半導体装置から返される信号とが一致する状態に応じて一致信号を前記第1制御回路に出力する第1検出回路を有し、
前記スレーブ半導体装置は、前記第2駆動アンプの第2出力抵抗の抵抗値を決める第2制御データが設定される第2レジスタを有し、
前記第1制御回路は、前記第1レジスタに設定された第1制御データで前記第1出力抵抗の抵抗値を設定し、
前記第2制御回路は、前記第2レジスタに設定された第2制御データで前記第2出力抵抗の抵抗値を設定する、電子回路。 - 請求項23において前記第1検出回路は、前記第1出力電圧に相関する電圧を参照抵抗で受けて得られる分圧電圧及び前記スレーブ半導体装置から返される信号を前記参照抵抗で受けて得られる分圧電圧の夫々が参照電圧に一致したことを検出する、電子回路。
- 請求項23において前記第1検出回路は、前記第1出力電圧に相関する電圧を第1抵抗で受けて得られる分圧電圧と前記スレーブ半導体装置から返される信号を第2参照抵抗で受けて得られる分圧電圧が一致したことを検出する、電子回路。
- 請求項15において、前記被駆動装置は液晶パネルであり、
前記第1駆動アンプ及び第2駆動アンプは前記液晶パネルのソース線を駆動するソース線駆動アンプであり、
ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される、電子回路。 - 被駆動装置と、前記被駆動装置を駆動する1個のマスタ半導体装置と、前記被駆動装置を前記マスタ半導体装置と共に並列的に駆動する1個又は複数個のスレーブ半導体装置とを有する電子回路であって、
前記マスタ半導体装置は、バイアス回路と、前記バイアス回路で生成されるバイアス信号で駆動能力が決定される第1駆動回路と、制御回路を含み、
前記スレーブ半導体装置は、前記バイアス信号で駆動能力が決定される第2駆動回路を含み、
前記制御回路は、第1バイアス回路で生成されたバイアス信号を前記第1駆動回路に供給してその動作電流を制御すると共に前記バイアス信号を前記スレーブ半導体装置に出力し、
前記スレーブ半導体装置は、前記マスタ半導体装置から供給されたバイアス信号を前記第2駆動回路に供給してその動作電流を制御する、電子回路。 - 請求項27において、前記被駆動装置は液晶パネルであり、
前記第1駆動回路及び第2駆動回路は前記液晶パネルのソース線を駆動するソース線駆動アンプであり、
前記ソース線駆動アンプには画像データに基づいて選択された階調電圧信号が供給される、電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143185A JP6445801B2 (ja) | 2014-07-11 | 2014-07-11 | 半導体装置及び電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143185A JP6445801B2 (ja) | 2014-07-11 | 2014-07-11 | 半導体装置及び電子回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016018196A true JP2016018196A (ja) | 2016-02-01 |
JP2016018196A5 JP2016018196A5 (ja) | 2017-08-24 |
JP6445801B2 JP6445801B2 (ja) | 2018-12-26 |
Family
ID=55233432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014143185A Active JP6445801B2 (ja) | 2014-07-11 | 2014-07-11 | 半導体装置及び電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6445801B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751279A (en) * | 1992-07-16 | 1998-05-12 | Nec Corporation | Active matrix type liquid crystal display and method driving the same |
JP2005062837A (ja) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | 有機el駆動回路およびこれを用いる有機el表示装置 |
JP2013190513A (ja) * | 2012-03-13 | 2013-09-26 | Seiko Epson Corp | 画素駆動回路、表示装置、及び電子機器 |
-
2014
- 2014-07-11 JP JP2014143185A patent/JP6445801B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751279A (en) * | 1992-07-16 | 1998-05-12 | Nec Corporation | Active matrix type liquid crystal display and method driving the same |
JP2005062837A (ja) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | 有機el駆動回路およびこれを用いる有機el表示装置 |
JP2013190513A (ja) * | 2012-03-13 | 2013-09-26 | Seiko Epson Corp | 画素駆動回路、表示装置、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP6445801B2 (ja) | 2018-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100593121C (zh) | 使用参数测量单元作为被测器件的电源 | |
US20190156757A1 (en) | Driving apparatus for driving display panel | |
US20040000926A1 (en) | Impedance control circuit for controlling multiple different impedances with single control circuit | |
US8415979B2 (en) | Differential driver with calibration circuit and related calibration method | |
JP4887607B2 (ja) | 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法,抵抗値補償プログラム及び回路の抵抗値試験プログラム | |
US10997882B2 (en) | Short detection device, a short detection circuit and a display device using the same | |
US20040090408A1 (en) | Method for driving display and drive circuit for display | |
WO2019165575A1 (zh) | 图像传感器和图像传感器的输出补偿电路 | |
JP2002304164A (ja) | ディスプレイ装置駆動デバイス、ディスプレイ装置及びドライバ回路テスト方法 | |
US7543162B2 (en) | CPU frequency regulating circuit | |
CN101521492B (zh) | 阻抗匹配电路及其相关方法 | |
US9607568B2 (en) | Display panel driver and display device | |
US7532028B2 (en) | Impedance matching circuit and related method thereof | |
JP6926716B2 (ja) | 半導体集積装置及びそのゲートスクリーニング試験方法 | |
US20080143429A1 (en) | Current driving device | |
JP6445801B2 (ja) | 半導体装置及び電子回路 | |
JP4966265B2 (ja) | 電流ドライバ回路 | |
JP2008244729A (ja) | 終端抵抗調整方法および終端抵抗調整回路 | |
US20120068988A1 (en) | Data line drive circuit for display devices | |
JP2008250725A (ja) | インターフェース回路 | |
US6825718B2 (en) | Impedance matching circuit | |
JP2018025664A (ja) | 表示ドライバー、電気光学装置及び電子機器 | |
US9824728B2 (en) | Method for performing memory interface calibration in an electronic device, and associated apparatus and associated memory controller | |
US7449871B2 (en) | System for setting an electrical circuit parameter at a predetermined value | |
CN114765000A (zh) | 用于短路检测的显示驱动集成电路及显示设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170420 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170711 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6445801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |