CN101521492B

CN101521492B - 阻抗匹配电路及其相关方法

Info

Publication number: CN101521492B
Application number: CN 200810082310
Authority: CN
Inventors: 周裕彬
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2008-02-29
Filing date: 2008-02-29
Publication date: 2013-09-11
Anticipated expiration: 2028-02-29
Also published as: CN101521492A

Abstract

本发明公开了一种阻抗匹配电路，其包含有：接收端，用来接收输入信号；可变阻抗单元，耦接于该接收端，具有等效阻抗，用来为该接收端提供输入阻抗；信号质量评估单元，耦接于该接收端，用来评估该输入信号的信号质量；以及控制单元，耦接于该可变阻抗单元和该信号质量评估单元，用来依据该信号质量评估单元的评估结果输出目标控制信号以设定该可变阻抗单元的等效阻抗。

Description

阻抗匹配电路及其相关方法

技术领域

本发明涉及一种阻抗匹配电路，尤其是一种不需外部电阻且具有自动调整阻抗功能的阻抗匹配电路，以及一种相应的阻抗匹配方法。

背景技术

阻抗匹配是高速数据传输的重要考虑之一，当接收端与传输介质的阻抗值越接近时反射的功率就越小，因此接收端也可获得较佳的信号质量。一般而言，阻抗匹配技术应用于模拟信号的传输接口上，例如，液晶显示控制器、网络控制芯片，等等，而传输介质的阻抗值为50欧姆或75欧姆，而接收端也会尽量将自身的输入阻抗调整为50欧姆或75欧姆。

一般来说，阻抗匹配电路的概念是在集成电路的外部加装一个精密电阻，以调整集成电路内部的等效阻抗使其与精密电阻的阻抗值十分接近。由于外加精密电阻的阻抗值恰为传输介质的等效阻抗，因此可以在接收端达到阻抗匹配的目的。然而，该方法的缺点在于集成电路必须增加至少一根接脚连接到精密电阻，如此一来，便会提高集成电路的封装大小以及制造成本。

发明内容

因此，本发明要解决的技术问题之一在于提供一种不需增加接脚数的阻抗匹配电路，以解决上述问题。

根据本发明，提出了一种阻抗匹配电路。该阻抗匹配电路包含有：接收端，用来接收输入信号；可变阻抗单元，耦接于该接收端，具有等效阻抗，用来为该接收端提供输入阻抗；信号质量评估单元，耦接于该接收端，用来评估该输入信号的信号质量；以及控制单元，耦接于该可变阻抗单元与该信号质量评估单元，用来依据该信号质量评估单元的评估结果输出目标控制信号以设定该可变阻抗单元的等效阻抗。

本发明要解决的技术问题还在于提出一种阻抗匹配方法。该阻抗匹配方法包含有：利用可变阻抗单元为接收端提供输入阻抗；评估自该接收端所接收的输入信号的信号质量；以及依据该信号质量评估的评估结果产生目标控制信号以设定该可变阻抗单元的等效阻抗。

附图说明

图1示出按照本发明的阻抗匹配电路的第一实施例的示意图；

图2示出图1中可变阻抗单元的实施例的示意图；

图3示出按照本发明的阻抗匹配电路的第二实施例的示意图。

具体实施方式

请参阅图1，图1为本发明阻抗匹配电路100的第一实施例的示意图。如图所示，阻抗匹配电路100中包含接收端102、信号质量评估单元104、控制单元106以及可变阻抗单元108。接收端102用来接收来自芯片外部的输入信号，一般而言，该输入信号为模拟信号；可变阻抗单元108的一端耦接到预定电位，另一端耦接到接收端102，用来提供接收端102的输入阻抗；信号质量评估单元104用来评估输入信号的信号质量；而控制单元106依据信号质量评估单元104的评估结果发出目标控制信号来改变可变阻抗单元108的等效阻抗以达到阻抗匹配的目的，本发明的阻抗匹配电路100，接收端102、信号质量评估单元104、控制单元106以及可变阻抗单元108均设置在同一芯片上。

请参阅图2，图2为图1所示的可变阻抗单元108的实施例的示意图。如图所示，可变阻抗单元108包含有k个开关以及k个电阻，当不同的开关关闭时，可变阻抗单元108的等效阻抗也会随之改变。需注意的是，由于可变阻抗单元108的结构为本领域所公知的因此不以上述实施例为限。另外，可变阻抗单元108中的电阻也可用主动组件取代，例如，MOS晶体管或BJT晶体管等，因此不限于上述被动组件电阻。

请回顾图1，当进行阻抗匹配时，控制单元106会依序发出N个候选控制信号C₁、…、C_N给可变阻抗单元108，使可变阻抗单元108的等效阻抗依序切换成N种不同的阻抗值R₁、…、R_N。接下来，信号质量评估单元104评估接收端对应于不同输入阻抗的输入信号的信号质量。由于阻抗匹配与否会影响输入信号的质量，因此质量评估单元104会分别产生对应的多个候选阻抗值R₁、…、R_N的多个信号质量数值Q₁、…、Q_N。请注意，本发明中质量评估单元104的评估机制有多种实施方式，以一实施例来说，在信号质量评估单元104中，可采用位错误率检测单元，其用来检测输入信号的位错误率来作为信号质量数值Q，以另一实施例来说，在信号质量评估单元104中，亦可采用循环冗余码检测单元，用来依据输入信号执行循环冗余码检测(Cyclic RedundancyCheck，CRC)，结果产生信号质量数值Q，或者当输入信号为影像信号时信号质量评估单元104可依据影像信号中夹带的水平同步信号(Hsync)、垂直同步信号(Vsync)以及数据使能信号(Data enable signal)的变化来产生信号质量数值Q，另外，在信号质量评估单元104中，还可采用电压电平检测单元，用来检测该输入信号的电压电平以评估该输入信号的信号质量Q。当对应每一候选阻抗值R₁、…、R_N的信号质量数值Q₁、…、Q_N都产生后，控制单元106会选择对应的最佳信号质量数值Q_m的候选控制信号C_m来作为目标控制信号。举例来说，如果本实施例中信号质量数值Q对应于位错误率，则控制单元106会选择数值最小的信号质量数值Q_m，并且输出其对应的候选控制信号C_m作为目标控制信号给可变阻抗单元108。如此一来，便可确保输入信号会具有较佳的信号质量。然而，依据本发明的另一实施例，控制单元106也可选择数值小于一预定临界值的信号质量数值Q_m所对应的候选控制信号C_m来作为目标控制信号，而不限于取最小的信号质量数值。

此外，当使用本发明的集成电路组件具有多个接收端时，可于每一接收端设置一阻抗匹配电路100。若每一接收端的环境相似，则可假设每一路输入信号的信号质量十分相近。因此可仅设置一个信号质量评估单元104以及一个控制单元106，并且在每一接收端并联一可变阻抗单元108，最后，利用同一个控制信号来控制所有的可变阻抗单元108以维持每个输入信号的质量。

请参阅图3，图3示出本发明阻抗匹配电路200的第二实施例的示意图。如图所示，阻抗匹配电路200包含有接收端202、信号质量评估单元204、控制单元206以及可变阻抗单元208。本实施例与图1的主要差异在于控制单元206包含有控制组件212、检测单元214、比较单元216以及可变阻抗组件218。由于信号质量评估单元204和可变阻抗单元208的结构与运行与图1中的同名组件相同，故不在此赘述。此外，检测单元214、比较单元216以及可变阻抗组件218的运行和结构可参考台湾专利公告号00538602，“自动调整阻抗匹配的电路与方法”。因此，当控制组件212送出N个候选控制信号C₁、…、C_N给可变阻抗组件218时，可变阻抗组件218会产生不同的阻抗值，而检测单元214与比较单元216会使可变阻抗单元208改变其等效阻抗以与可变阻抗组件218的阻抗值相同。最后，控制组件212会自对应于多个阻抗值的信号质量数值Q₁、…、Q_N中选出一最小值Q_m，并且传送其对应的候选控制信号C_m给可变阻抗单元208以设定可变阻抗单元208的等效阻抗进而完成阻抗匹配。

以上所述仅为本发明的优选实施例，凡在本发明范围内所做的改变均在本发明的保护范围内。

Claims

1.一种阻抗匹配电路，包含：

接收端，用来接收输入信号；

可变阻抗单元，耦接于该接收端，具有等效阻抗，用来为该接收端提供输入阻抗；

信号质量评估单元，耦接于该接收端，用来评估该输入信号的信号质量；以及

控制单元，耦接于该可变阻抗单元和该信号质量评估单元，用来依据该信号质量评估单元的评估结果输出控制信号，以调整该可变阻抗单元的等效阻抗，

其中，所述控制单元包含有：

可变阻抗组件，该可变阻抗组件具有第一端和第二端，该第一端耦接于第一预定电位；

控制组件，耦接于该信号质量评估单元和该可变阻抗组件，用来依据该评估结果，来设定该可变阻抗组件的阻抗值；

检测单元，耦接于该第二端，用来为该第二端提供第二预定电位，以检测该可变阻抗组件上的电流，并且依据该电流产生多个参考电压；以及

比较单元，耦接于该检测单元，用来比较该多个参考电压以产生比较结果，并且依据该比较结果输出控制信号以设定该可变阻抗单元的等效阻抗。

2.根据权利要求1所述的阻抗匹配电路，其中，所述控制组件分别设定该可变阻抗组件对应于多个候选阻抗值，该信号质量评估单元分别评估对应于该多个候选阻抗值的信号质量，以决定多个信号质量结果，以及该控制组件还从该多个信号质量结果中，选择大于一临界值的信号质量结果来决定控制信号。

3.根据权利要求1所述的阻抗匹配电路，

其中，所述信号质量评估单元包含：

位错误率检测单元，用来检测输入信号的位错误率以评估输入信号的信号质量。

4.根据权利要求1所述的阻抗匹配电路，其中，所述控制单元将所述评估结果与一临界值做比较，以调整所述可变阻抗单元的等效阻抗。

5.根据权利要求1所述的阻抗匹配电路，其中，所述控制单元输出多个候选控制信号以调整该可变阻抗单元的等效阻抗，以产生多个候选阻抗值，该信号质量评估单元分别评估对应于该多个候选阻抗值的信号质量，以产生多个信号质量结果，以及该控制单元还从该多个信号质量结果中，选择大于一临界值的信号质量结果来决定该控制信号。

6.根据权利要求1所述的阻抗匹配电路，其中，所述接收端、可变阻抗单元、信号质量评估单元以及控制单元均设置在同一芯片上。

7.根据权利要求1所述的阻抗匹配电路，

其中，所述信号质量评估单元包含：

循环冗余码检测单元，用来对输入信号执行循环冗余码检测以评估输入信号的信号质量。

8.根据权利要求1所述的阻抗匹配电路，其中，所述信号质量评估单元根据水平同步信号、垂直同步信号以及数据使能信号的变化来评估输入信号的信号质量。

9.一种阻抗匹配方法，应用于一阻抗匹配电路，所述阻抗匹配电路包含接收端、可变阻抗单元、信号质量评估单元以及控制单元，所述控制单元包含可变阻抗组件、控制组件、检测单元以及比较单元，所述阻抗匹配方法包含：

利用可变阻抗单元以为接收端提供输入阻抗；

评估在该接收端接收的输入信号的信号质量；以及

依据该信号质量评估的评估结果产生控制信号以调整该可变阻抗单元的等效阻抗，

其中依据该信号质量评估的评估结果产生控制信号以调整该可变阻抗单元的等效阻抗的步骤包含：

依据该评估结果设定该可变阻抗组件的阻抗值；

检测该可变阻抗组件上的电流，并且依据该电流产生多个参考电压；

比较该多个参考电压以产生比较结果；以及依据该比较结果输出该控制信号以调整该可变阻抗单元的等效阻抗。

10.根据权利要求9所述的阻抗匹配方法，其中产生控制信号的步骤包含：

设定该可变阻抗组件，以产生多个候选阻抗值；

分别评估该多个候选阻抗值的信号质量以产生多个信号质量结果；以及

从该多个信号质量结果中，选择大于一临界值的信号质量结果来决定目标控制信号。

11.根据权利要求9所述的阻抗匹配方法，其中评估信号质量的步骤包含：

评估输入信号的位错误率以评估该输入信号的信号质量。

12.根据权利要求9所述的阻抗匹配方法，还包含：

将该评估结果与一临界值做比较，并产生比较结果；以及

依据该比较结果，调整该可变阻抗单元的等效阻抗。

13.根据权利要求9所述的阻抗匹配方法，还包含：

产生多个候选控制信号以调整该可变阻抗单元的等效阻抗，并产生相对应的多个候选阻抗值；

分别评估对应于该多个候选阻抗值的信号质量，以产生多个信号质量结果；以及

从该多个信号质量结果中，选择大于一临界值的信号质量结果来决定该控制信号。

14.根据权利要求9所述的阻抗匹配方法，应用于显示控制器中。

15.根据权利要求9所述的阻抗匹配方法，

其中评估信号质量的步骤包含：

对输入信号执行循环冗余码检测以评估输入信号的信号质量。

16.根据权利要求9所述的阻抗匹配方法，

其中评估信号质量的步骤包含：

依据水平同步信号、垂直同步信号以及数据使能信号的变化来评估输入信号的信号质量。