JP2008515017A - マルチラインアドレッシング方法、及び装置 - Google Patents

マルチラインアドレッシング方法、及び装置 Download PDF

Info

Publication number
JP2008515017A
JP2008515017A JP2007534096A JP2007534096A JP2008515017A JP 2008515017 A JP2008515017 A JP 2008515017A JP 2007534096 A JP2007534096 A JP 2007534096A JP 2007534096 A JP2007534096 A JP 2007534096A JP 2008515017 A JP2008515017 A JP 2008515017A
Authority
JP
Japan
Prior art keywords
current
input terminal
row
drive
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007534096A
Other languages
English (en)
Other versions
JP5107044B2 (ja
Inventor
ユアン・クリストファー・スミス
ポール・リチャード・ロートレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of JP2008515017A publication Critical patent/JP2008515017A/ja
Application granted granted Critical
Publication of JP5107044B2 publication Critical patent/JP5107044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本発明は、マルチラインアドレッシング技術を用いて、電子発光ディスプレイ、特に有機発光ダイオードディスプレイを駆動するための方法及び装置に関すると共に、特にパッシブマトリクスＯＬＥＤディスプレイによる使用に適している。電子発光ディスプレイドライバのための定電流源であって、前記定電流源が、第１の、基準電流を受け取るための基準電流入力端子と、第２の、比例的に増減された電流を受け取るための比例的増減電流入力端子と、第１の制御信号入力を受け取るための第１の比率制御入力端子と、前記第１の比率制御入力端子と接続された制御入力端子、前記基準電流入力端子と接続された電流入力端子、及び前記比例的増減電流入力端子と接続された出力端子を有する制御可能なカレントミラー回路とを備え、前記定電流源は、前記制御入力端子上の信号が、前記基準電流に対する前記比例的増減電流の比率を制御するように構成されることを特徴とする。

Description

本発明は、マルチラインアドレッシング（multi-line addressing：ＭＬＡ）技術を用いて、電子発光ディスプレイ、特に有機発光ダイオード（organic light emitting diode：ＯＬＥＤ）ディスプレイを駆動するための方法、及び装置に関するものである。本発明の実施例は、特に、いわゆるパッシブマトリクス（passive matrix）ＯＬＥＤディスプレイによる使用に適している。この出願は、同じ優先日を共有する３つの関連出願のセットの内の１つである。
液晶表示装置（liquid crystal display：ＬＣＤ）のためのマルチラインアドレッシング技術は、例えば、電力消費を減少させると共に、液晶表示装置の比較的遅い応答速度を増加させるための“US2004/150608”、“US2002/158832”、及び“US2002/083655”において説明された。しかしながら、これらの技術は、前者が放射の技術であるのに対して、後者が変調器の形式であるＯＬＥＤと液晶表示装置との間の基本的な差異から生じる差異のために、ＯＬＥＤディスプレイには適していない。更に、ＯＬＥＤは、印加電流によって実質的に線形の応答を提供するのに対して、液晶表示装置のセルは、印加電圧のＲＭＳ（root-mean-square：二乗平均平方根）値に従って変化する非線形の応答を有する。
ＯＬＥＤを用いて製作されたディスプレイは、液晶表示装置、及び他のフラットパネル技術に対する多くの利点を提供する。それらは、明るく、カラフルで、（液晶表示装置と比べると）速い切替動作を有し、広い視野角を提供すると共に、様々な基材上で製作することが容易で、かつ安価である。有機（ここでは有機金属化合物を含む）発光ダイオード（ＬＥＤ）は、使用される材料によって決まる一連の色において、重合体、小分子（small molecule）、及びデンドリマー（dendrimer）を含む材料を用いて製作されることができる。重合体を基礎とする有機ＬＥＤの例は、“WO90/13148”、“WO95/06400”、及び“WO99/48160”で示され、デンドリマーを基礎とする材料の例は、“WO99/21935”、及び“WO02/067343”で示され、そして、いわゆる小分子を基礎とするデバイスの例は、“US4,539,507”で示される。
一般的なＯＬＥＤデバイスは、有機物質の２つの層を含み、その内の１つは、発光重合体（light emitting polymer：ＬＥＰ）、オリゴマー（oligomer）、または発光低分子材料（light emitting low molecular weight material）のような発光材料の層であり、その内のもう１つは、ポリチオフェン派生物（polythiophene derivative）、またはポリアニリン派生物（polyaniline derivative）のような材料を輸送するホール（hole：空孔）の層である。
有機ＬＥＤは、単一色の画素で構成されたディスプレイ（single-color pixelated display）、または複数色（マルチカラー）の画素で構成されたディスプレイ（multi-color pixelated display）を形成するように、画素のマトリクスにおける基材上に蒸着され得る。複数色のディスプレイは、赤の発光画素、緑の発光画素、及び青の発光画素のグループを用いて組み立てられることができる。いわゆるアクティブマトリクスディスプレイ（active matrix display）は、記憶素子、一般的には各画素と関連づけられたストレージキャパシタ、及びトランジスタを有するが、一方パッシブマトリクスディスプレイ（passive matrix display）は、そのような記憶素子を有しておらず、その代わりに、安定した画像の印象を与えるために反復的に走査される。他のパッシブディスプレイは、複数のセグメントが共通の電極を共有する、分割されたディスプレイを含むと共に、セグメントは、そのもう一方の電極に電圧を加えることによって、点灯され得る。単純な分割されたディスプレイは、走査される必要がないが、しかし、複数の分割された領域を含むディスプレイにおいては、電極は、（それらの数を削減するために）多重化されて、そして走査されることができる。
図１ａは、ＯＬＥＤデバイスの垂直な断面図を示す。アクティブマトリクスディスプレイにおいて、画素の領域の一部分は、関連する駆動回路構成（図１ａには図示せず）に占有される。デバイスの構造は、図解の目的のために、幾分単純化される。
ＯＬＥＤ１００は、一般的に、０．７ミリメートル（mm）、または１．１ミリメートル（mm）のガラス以外に、任意に透明プラスチック、または他の実質的に透過する材料である基材１０２を備える。アノード層１０４は、一般的に、その一面の部分（over part）が金属接触層（metal contact layer）を供給される、約１５０ナノメートル（nm）の厚さのＩＴＯ（indium tin oxide：インジウムスズ酸化物）を備える基材上に蒸着される。一般的に、接触層は、約５００ナノメートル（nm）のアルミニウム、または、クロムの層の間に挟まれるアルミニウムの層を含むと共に、これは時折アノード金属と言われる。ＩＴＯ及び接触金属で覆われるガラス基材は、米国のコーニング社から市販されている。ＩＴＯ上の接触金属は、特にデバイスに対する外部接触のために、アノード接続部が透過的である必要がない、抵抗分が削減された経路を提供するのに役立つ。接触金属は、それが必要とされない場合、特に、それが、さもなければ、続いてエッチングが行われる写真平版術の標準の処理によって、ディスプレイを不透明にするであろう場合には、ＩＴＯから除去される。
実質的に透過的なホール輸送層１０６は、アノード層の上に蒸着されると共に、電子発光層１０８、及びカソード層１１０が、その後に蒸着される。電子発光層１０８は、例えば、ＰＰＶ（poly（p-phenylenevinylene））を含むことができると共に、アノード層１０４と電子発光層１０８のホールエネルギーレベルを適合させるのを助けるホール輸送層１０６は、伝導性の透過重合体、例えばドイツのバイエル社が提供するＰＥＤＯＴ：ＰＳＳ（polystyrene-sulphonate-doped polyethylene-dioxythiophene）を含むことができる。一般的な重合体を基礎とするデバイスにおいて、ホール輸送層１０６は、約２００ナノメートル（nm）のＰＥＤＯＴを含むことができ、発光重合体層１０８は、概して約７０ナノメートル（nm）の厚さである。これらの有機質層は、（プラズマエッチングまたはレーザー除去による、不必要なエリアからの原料削除の後の）スピンコーティング（spin coating）もしくは、インクジェットプリンティング（inkjet printing）によって蒸着されることができる。この後者の場合において、堆積物１１２は、有機質層が蒸着され得るウェル（well）を定義するために、例えばフォトレジストを使用して、基材上に形成されることができる。そのようなウェルは、ディスプレイの発光エリア、または画素を定義する。
カソード層１１０は、一般的に、アルミニウムの更に厚いキャッピング層（capping layer）で覆われている、（例えば物理的蒸着によって析出する）カルシウムまたはバリウムのような低仕事関数金属（low work function metal）を含む。改善された電子エネルギーレベルとマッチするように、任意に、隣接の電子発光層に直に接して、フッ化リチウム（lithium fluoride）の層のような追加の層が供給されることができる。カソードラインの相互の電気的遮蔽（mutual electrical isolation）は、カソードセパレータ（図１ａでは図示せず）の使用を通じて、達成されるか、もしくは強化される。
同じ基本構造が、同様に、小分子デバイス、及びデンドリマーデバイスのために使用されることができる。概して多くのディスプレイは、単一の基材上で製作されて、製造工程の終りで、その基材は刻みをつけられると共に、金属製容器にカプセル化される前に分離されたそれらのディスプレイは、酸化と湿気の進入とを抑制するように金属製容器に各々取り付けられる。
ＯＬＥＤを発光させるための電力は、バッテリ１１８によって、図１ａにおいて表されているアノードとカソードとの間に印加される。図１ａで示された例において、光は透過的なアノード１０４、及び基材１０２を通じて放出されると共に、カソードは一般的に反射的であり、そのような装置は“ボトムエミッタ（bottom emitters）”と言われる。カソードを通じて発光するデバイス（“トップエミッタ（top emitters）”）は、例えば、カソードが実質的に透過的であるように、カソード層１１０の厚さを約５０〜１００ナノメートル（nm）未満に維持することによって、同様に組み立てられ得る。
有機ＬＥＤは、単一色の画素で構成されたディスプレイ、または複数色（マルチカラー）の画素で構成されたディスプレイを形成するように、画素のマトリクスにおける基材上に蒸着されることができる。複数色のディスプレイは、赤の発光画素、緑の発光画素、及び青の発光画素のグループを用いて組み立てられることができる。そのようなディスプレイにおいて、個々の要素は、一般的に、画素を選択するように行（または、列）ラインを活性化することによって、アドレス指定されると共に、表示を生成するように画素の行（または、列）が書き込まれる。いわゆるアクティブマトリクスディスプレイ（active matrix display）は、記憶素子、一般的には各画素と関連づけられたストレージキャパシタ、及びトランジスタを有するが、一方パッシブマトリクスディスプレイ（passive matrix display）は、そのような記憶素子を有しておらず、その代わりに、安定した画像の印象を与えるために、ＴＶ画像と幾分同様に、反復的に走査される。
ここで図１ｂを参照すると、これは、図１ａと同様の構成要素が同様の参照数字で示される、パッシブマトリクスＯＬＥＤ表示デバイス１５０の単純化された断面を表す。図に示されるように、ホール輸送層１０６、及び電子発光層１０８は、それぞれアノード金属１０４、及びカソード層１１０において定義された相互に直交するアノードラインとカソードラインとの交差位置において、複数の画素１５２に細分化される。図において、カソード層１１０内で定義される伝導性ライン１５４は、ページに対して突入すると共に、カソードラインに対して直角に走る複数のアノードライン１５８の内の１つを通る断面が示される。カソードラインとアノードラインとの交差位置における電子発光画素１５２は、関連したライン間に電圧を印加することによってアドレス指定される。アノード金属層１０４は、ディスプレイ１５０に対する外部接触端子を提供すると共に、（カソード層パターンをアノード金属リードアウト（lead-outs）の上に走らせることによって、）ＯＬＥＤに対するアノード接続端子とカソード接続端子の両方のために使用されることができる。上述のＯＬＥＤ材料、特に発光重合体及びカソードは、酸化、及び湿気に影響を受けやすいと共に、そのデバイスは、従って、アノード金属層１０４上に紫外線硬化（UV-curable）エポキシ樹脂接着剤１１３によって接着された金属製容器１１１にカプセル化されると共に、接着剤の中の小さなガラス玉は、金属容器が接続端子と接触してショートすることを防止する。ここで図２を参照すると、これは、概念的に、図１ｂにおいて示されたタイプのパッシブマトリクスＯＬＥＤディスプレイのための駆動装置を示す。それぞれ電源ライン２０２と、そして、明瞭にするためにその内の１つだけが示される複数の列ライン２０４の内の１つとに接続された複数の定電流源２００が提供される。（１つだけが示される）複数の行ライン２０６が、同様に提供されると共に、これらの各々は、切替接続部２１０によって、アースライン２０８に選択的に接続されることができる。図に示されるように、もし電源ライン２０２が負の電圧であった場合、アースライン２０８に関して、それらの接続が逆転するであろうが、電源ライン２０２に正の供給電圧が供給される場合、列ライン２０４はアノード接続端子１５８を備えると共に、行ライン２０６はカソード接続端子１５４を備える。
例証されたように、ディスプレイの画素２１２は、それに対して印加された電力を有しており、従って照らされる。画像を生成するために、全部の行がアドレス指定されるまで列ラインのそれぞれが交互に活性化されるように行に関する接続部２１０が維持され、そして、次の行が選択されてその処理が繰り返される。好ましくは、しかしながら、個々の画素がより長く残存することを可能にし、それによって全体の駆動レベルを減少させるために、行が選択されると共に、全ての列が並列に書き込まれ、すなわち、行における各画素を所望の輝度で照らすために各列ラインに同時に電流が供給される。次の列がアドレス指定される前に、列における各画素が、交互にアドレス指定されるであろうが、しかし、これは、とりわけ列のキャパシタンスの影響のせいで好ましくない。
当業者は、パッシブマトリクスＯＬＥＤディスプレイにおいて、どちらの電極が行電極と表示され、どちらの電極が列電極と表示されるかは任意であると共に、この仕様において、行及び列は交換できるように使用されるということを認識することになる。
ＯＬＥＤの輝度は、ＯＬＥＤが発生する光子の数を決定する、デバイスを流れる電流によって決定されるので、電圧制御駆動部よりむしろ電流制御駆動部をＯＬＥＤに提供することは、通常のことである。電圧制御構成において、輝度は、ディスプレイの領域全体に渡って、特定の電圧によって駆動されるときにどのような明るさの画素が現れるかを予測することを困難にする時間、温度、及び寿命によって異なり得る。カラーディスプレイにおいて、色表現の正確度は、同様に影響を受ける可能性がある。
従来の画素の輝度の変化方法は、パルス幅変調方式（Pulse Width Modulation ：ＰＷＭ）を用いて時間通りに画素を変えることである。従来のＰＷＭ方式において、画素は、完全にオンか、もしくは完全にオフであるが、しかし、画素の見かけ上の輝度は、観測者の目の中の統合によって異なる。代替方法は、列の駆動電流を変化させることである。
図３は、従来技術に基づいたパッシブマトリクスＯＬＥＤディスプレイのための一般的なドライバ回路の構成図３００を示す。ＯＬＥＤディスプレイは、点線３０２によって示されると共に、それぞれ対応する行電極接触端子３０６を備える複数のｎ個の行ライン３０４と、対応する列電極接触端子３１０を備える複数のｍ個の列ライン３０８とを備える。ＯＬＥＤは、例証された装置において、そのアノードが列ラインに接続された、行ラインと列ラインとの各ペアの間に接続される。ｙ−ドライバ３１４は、定電流によって列ライン３０８を駆動すると共に、ｘ−ドライバ３１６は、選択的に行ラインをアースと接続して行ライン３０４を駆動する。ｙ−ドライバ３１４、及びｘ−ドライバ３１６は、概して両方共プロセッサ３１８の制御下にある。電源３２０は、回路構成、特にｙ−ドライバ３１４に対して電力を供給する。
ＯＬＥＤディスプレイドライバのいくつかの例は、“US6,014,119”、“US6,201,520”、“US6,332,661”、“EP1,079,361A”、及び“EP1,091,339A”において説明されると共に、ＰＷＭを使用するＯＬＥＤディスプレイドライバ集積回路は、米国、マサチューセッツ州ベバリーのクレア社の“Clare Micronix”によって販売される。改良されたＯＬＥＤディスプレイドライバのいくつかの例は、出願人の同時係属中の出願“WO03/079322”、及び“WO03/091983”で説明される。特に、参照によってここに組み込まれた“WO03/079322”は、改良された整合性によってデジタル的に制御できるプログラム可能な定電流源を説明する。
ＯＬＥＤディスプレイの寿命を向上させ得る技術に関する継続的な必要性がある。パッシブマトリクスディスプレイは、アクティブマトリックスディスプレイより、製作する上で非常に安いので、パッシブマトリクスディスプレイに適用できる技術に関する特別な必要性がある。ＯＬＥＤの駆動レベル（従って、輝度）を減少させることは、装置の寿命を著しく拡張し得ると共に、例えば、ＯＬＥＤの駆動／輝度を半分にすることは、その寿命を約４倍に増加し得る。本発明者は、特にパッシブマトリクスＯＬＥＤディスプレイにおいて、マルチラインアドレッシング技術は、ピークディスプレイ駆動レベルを削減し、従ってディスプレイ寿命を増加するために使用され得るということを認識した。
「カレントミラー回路」
２００４年９月３０日に出願された本出願人の同時継続中の英国特許出願番号“0421710.5”と“0421712.1”、及びそれに対して優先権を主張する出願において、我々は、ＯＬＥＤディスプレイ、特にパッシブマトリクスＯＬＥＤディスプレイのためのマルチラインアドレッシング方法を説明した。概して、実施例において、これらの方法は、行駆動信号の第１のセットによってディスプレイの２つ以上の行電極を駆動するのと同時に、列駆動信号の第１のセットによってＯＬＥＤディスプレイの複数の列電極を駆動する段階を含み、その場合に、行駆動信号の第２のセットによってディスプレイの２つ以上の行電極が駆動されるのと同時に、列駆動信号の第２のセットによってＯＬＥＤディスプレイの複数の列電極が駆動される。好ましくは、行駆動信号及び列駆動信号は、電流源（電流ソース）、または電流シンク（current sink）のような実質的に一定の定電流源が提供する電流駆動信号を含む。好ましくは、例えば、そのような定電流源は、デジタル／アナログ変換器を使用して、制御可能であるか、もしくはプログラム可能である。
２つ以上の行と同時に列を駆動する効果は、列駆動信号を、行駆動信号によって決定された割合において、２つ以上の行に割り当てることであり、すなわち、電流駆動に関して、列における電流は、行駆動信号の相対値または割合によって決定された割合において、２つ以上の行の間で分割される。概して、これは、行または画素のラインの発光プロファイルが、単一のライン走査期間のみよりむしろ複数のライン走査期間にわたって組み立てられることを可能にし、従ってＯＬＥＤ画素のピーク輝度を効果的に減少させ、従ってディスプレイの画素の寿命を増加させる。電流駆動に関して、画素の所望の発光は、画素に対する駆動信号の連続するセットの実質的に線形の和を用いることによって獲得される。
デジタル値によって増減された入力電流によって決定される出力電流を提供する、いわゆる乗算型デジタル／アナログ変換器（multiplying digital-to-analogue converter）を構成するということが知られている。しかしながら、行駆動信号に従って列電流駆動信号を２つ以上の行の間で分割するための制御可能な電流分割器は、方法の実施例を実現するのに有益であろう。
本発明の第１の特徴によれば、定電流源が、従って電子発光ディスプレイドライバのために提供されると共に、前記定電流源は、第１の、基準電流を受け取るための基準電流入力端子と、第２の、比例的に増減された電流を受け取るための比例的増減電流入力端子と、第１の制御信号入力を受け取るための第１の比率制御入力端子と、前記第１の比率制御入力端子と接続された制御入力端子、前記基準電流入力端子と接続された電流入力端子、及び前記比例的増減電流入力端子と接続された出力端子を有する制御可能なカレントミラー回路とを備え、前記定電流源は、前記制御入力端子上の信号が、前記基準電流に対する前記比例的増減電流の比率を制御するように構成されることを特徴とする。
好ましくは、前記定電流源は、同様に、第２の比率制御入力端子を備えると共に、第１の比率制御入力端子における信号と第２の比率制御入力端子における信号との比率が、第１の電流入力端子に流れ込む電流と第２の電流入力端子に流れ込む電流との比率を決定する。しかしながら、そのような比率を決定するために２つの比率制御入力端子を提供することは不可欠ではないということが認識されることになる。
第１の、基準電流入力端子によって受け取られた電流入力、及び、第２の、比例的増減電流入力端子によって受け取られた電流入力は、正の電流か、もしくは負の電流のどちらでも含むことができ、すなわち、定電流源は、一組の（制御可能な）電流シンクまたは電流源のいずれかを含むことができる。
好ましくは、前記第１の制御信号、及び前記第２の制御信号が、電流信号を含むと共に、前記定電流源は、前記制御信号を供給するための１つ以上のデジタル／アナログ変換器を更に備えることができる。そのようなデジタル／アナログ変換器は、１つ１つが各ビットに対応すると共に、各々が、それぞれの電源を対応する電流設定抵抗器に切り替える（または、トランジスタそれ自身が電流を制限することができる）複数のＭＯＳスイッチを備えることができる。
好ましい実施例において、前記定電流源は、同様に、複数の電極駆動接続部の内の１つを基準電流入力端子に選択的に接続し、電極駆動接続部の内の別の１つを第２の比例的増減電流入力端子に選択的に接続するように、選択器か、またはマルチプレクサを備える。２つより多い（行）電極が一緒に駆動される場合に、定電流源は、それらの各々が選択的に駆動接続部と接続され得る複数の第２の比例的増減電流入力端子を備えることができる。
代りに、対応する第２の比例的増減電流入力端子を提供するために、カレントミラー回路は、各々が電極駆動接続部に配線で接続された複数の出力端子を有することができ、１つ以上の比率制御入力端子は、その場合に、選択的に１つ以上の制御信号または制御可能な定電流源と接続される。この後者の構成において、しかしながら、選択器またはマルチプレクサは、基準電流入力端子を電極駆動接続部に選択的に接続するためにまだ使用されるであろう。最も大きな電流を伝送する電極接続部は、好ましくは（必ずではなく）基準として選択される。
好ましい実施例において、カレントミラー回路は、それぞれが例えばバイポーラトランジスタのようなトランジスタを備えると共に、１つ１つが選択可能な複数の電極駆動接続部のそれぞれに対応する複数のミラーユニットを備え、基準電流入力端子と接続されたミラーユニットは、ベータヘルパー（beta helper）を有するトランジスタを備えることができる。
本発明は、同様に、上記で説明された定電流源を組み込むＯＬＥＤディスプレイドライバを提供する。
更なる特徴において、本発明は、電子発光ディスプレイの複数の電極を駆動するための電流ドライバ回路を提供すると共に、前記電流ドライバ回路は、制御信号を受け取るための制御入力端子と、前記複数のディスプレイ電極に対応する複数の駆動接続部と、前記複数の駆動接続部の内の１つを第１の接続部として選択し、その他の前記駆動接続部の内の少なくとも１つを第２の接続部として選択するように構成される選択器と、前記第１の接続部及び前記第２の接続部にそれぞれ第１の駆動信号及び第２の駆動信号を提供するように構成される駆動部とを備え、前記第１の駆動信号と前記第２の駆動信号との比率は、前記制御信号に従って制御されることを特徴とする。
本発明のこれらの特徴、及び他の特徴は、添付の図面を参照して、ほんの一例としてここで更に説明されることになる。
第１の行“A”及び第２の行“B”を含むパッシブマトリクスＯＬＥＤディスプレイの１組の行を検討する。従来のパッシブマトリクス駆動方式において、行は、以下の表１に示すように、各行に関して、完全にオンの状態“(1.0)”か、または完全にオフの状態“(0.0)”によって駆動されることになる。
比率“A/(A+B)”を検討すると、上記の表１の例では、これは、“0”と“1”のいずれかであるが、しかし、２つの行の同じ列における画素が両方の行において完全にオンであるというわけではなければ、所望の画素の輝度を今もなお提供しながら、この比率は下げられることができる。このように、ピーク駆動レベルは減少し得ると共に、画素の寿命は増加され得る。
第１のライン走査において、それらの輝度は、以下であろう。
以下のことが分かる。
１．２つの行の間の比率は、１つの走査期間において等しい（第１の走査期間“0.96”、第２の走査期間“0.222”）。
２．２つの行の間の輝度は、結局規定値になる。
３．ピークの輝度は、標準の走査の間、それらと等しいか、もしくはそれらより少ない。
上述の例は、単純な２つのラインの場合の技術を実証する。もし輝度のデータにおける比率が２つのラインの間で類似している場合、その場合には、更なる利益が獲得される。画像データに関する計算のタイプに応じて、輝度は、平均３０パーセントか、それ以上減少し得ると共に、それは、画素の寿命に対して著しい有益な影響を与え得る。更に多くの行を同時に考察するために技術を拡張することは、更に大きい利益を提供し得る。
ＳＶＤ画像マトリクス分解（SVD image matrix decomposition）を使用するマルチラインアドレッシングの例は、以下で説明される。
我々は、駆動システムをマトリクス（行列）の乗算として説明すると共に、ここで、“I”は画像マトリクス（ビットマップファイル）、“D”は表示された画像（“I”と同一であるべきである）、“R”は行駆動マトリクス、及び“C”は列駆動マトリクスである。“R”の列は‘ライン期間（line periods）’における行に対する駆動部を表すと共に、“Rows”または“R”は駆動される行を表す。時間のシステムにおける１つの行は、従って、単位行列である。“6x4”表示ためのチェッカーボード（checker board）表示は、以下のようになる。
これは、画像と同じである。
ここで、２つのフレームの駆動方法を使用することを考慮すると、、以下のようになる。
この場合も同様に、これは、画像マトリクスと同じである。
駆動マトリクスは、（“MathCad”の専門用語を使用すると、）以下のとおりに特異値分解（Singular Value Decomposition）を使用することによって計算され得る。
“Y”は、２つの要素、すなわち２つのフレームだけを有することに注意が必要である。
“D”を確認する。
（最後の２つの列が空であることに注意が必要である。）
（我々が“R”を削減したので、従って、“C”は上側の行だけに削減される。）
これは、所望の画像と同じである。
ここで、更に一般的な場合である、文字“A”の画像を考察する。
（“Y”は、３つの要素、すなわち３つのフレームだけを有することに注意が必要である。）
（“D”を確認する。）
（最後の列が空であることに注意が必要である。）
（我々が“R”を削減したので、従って、“C”は上側の行だけに削減される。）
これは、所望の画像と同じである。
この場合、“R”及び“C”に、パッシブマトリクスＯＬＥＤディスプレイを駆動するために好ましくない負の数がある。検査によって、それは、以下のように、正の因数分解が可能であるということが分かる。
非負マトリクス因数分解（Non-negative matrix factorization：ＮＭＦ）は、一般的な場合に、これを達成する方法を提供する。非負マトリクス因数分解において、画像マトリクス“I”は、以下のように因数分解される。
ＮＭＦ技術のいくつかの例は、全てが参照によってここに組み込まれた以下の参考文献で説明されている。
“D. D. Lee”、“H. S. Seung”による“Algorithms for non-negative matrix factorization”、“Chemometr. Intell. Lab. 37 (1997), 23-35”に記載された“P. Paatero”、“U. Tapper”による“Least squares formulation of robust non-negative factor analysis”、“Chemometr. Intell. Lab. 38 (1997), 223-242”に記載された“P. Paatero”による“A weighted non-negative least squares algorithm for three-way 'PARAFAC' factor analysis”、“Chemometr. Intell. Lab. 60 (2002), 253-264”に記載された“P. Paatero”、“P. K. Hopke”等による“Understanding and controlling rotations in factor analytic models”、“Society for Industrial and Applied Mathematics, Philadelphia. 1997”に記載された“J. W. Demmel”による“Applied numerical linear algebra”、“Environmetrics, 5 (1994), 127-144”に記載された“S. Juntto”、“P. Paatero”による“Analysis of daily precipitation data by positive matrix factorization”、“Environmetrics, 5 (1994), 111-126”に記載された“P. Paatero”、“U. Tapper”による“Positive matrix factorization: a non-negative factor model with optimal utilization of error estimates of data values”、“Englewood Cliffs, NJ
, 1974”に記載された“C. L. Lawson”、“R. J. Hanson”による“Solving least squares problems. Prentice-Hall”、“Daniel D. Lee”、“H. Sebastian Seung”による“Algorithms for Non-negative Matrix Factorization”のページ“556-562”、“Neural Information Processing Systems (NIPS) 2000, Denver, CO, USA. MIT Press 2001”が発行する文章に記載された“Advances in Neural Information Processing Systems 13”、そして“Wenguo Liu”と“Jianliang Yi”による“Existing and New Algorithms for Non-negative Matrix Factorization”(http://www.dcfl.gov/DCCI/rdwg/nmf.pdf；その中に論じられたアルゴリズムのためのソースコードは、“http://www.cs.utexas.edu/users/liuwg/383CProject/CS_383C_Project.htm”で発見され得る。）。
ＮＭＦ因数分解手順は、図９ｂにおいて図表で例証される。一度基礎的な上述の方式が実行された場合、他の技術が付加的な利益のために使用され得る。例えば、ウィンドウズ（登録商標）タイプのアプリケーションにおいては珍しくない画素の行の複写は、ライン期間の数を減少させ、従ってフレーム期間を短くすると共に、同一の合成された輝度のために必要とされるピーク輝度を減少させるために、同時に書かれ得る。一度ＳＶＤ分解が獲得されたならば、それらが最終的な画像の品質に対する意味を減少させるので、小さな（駆動）値のみを有する低い方の行は無視され得る。上述のように、上述のマルチラインアドレッシング技術は、１つの表示されたフレームの中で適用されるが、しかし、１つ以上の行の輝度プロファイルは、空間次元に加えて、あるいは空間次元に代えて、時間次元に関して構築され得るということが認識されることになる。これは、フレーム時間の間の補間が利用される動画圧縮技術によって促進され得る。
上述のＭＬＡ技術の実施例は、その技術が、任意に、画素の行の間と同様に、好んで赤（R）、緑（G）、及び青（B）のサブピクセル（副画素）のグループのために利用される場合に、カラーＯＬＥＤディスプレイにおいて特に有益である。これは、画像が同系色のブロックを含む傾向があると共に、“R”、“G”、及び“B”のサブピクセルドライバの間の相関が、多くの場合、個別の画素の間の相関より高いためである。従って、方式の実施例において、マルチラインアドレッシングのための行は、同時に“R”の行、“G”の行、及び“B”の行の組み合わせを選択することによって構築される完全な画素、及び画像を定義する３つの行によって、“R”の行、“G”の行、及び“B”の行に分類される。例えば、もし表示されるべき画像のかなりの領域が白い場合、その画像は、適切な信号を列ドライバに適用する一方、同時に“R”の行、“G”の行、及び“B”の行のグループを最初に選択することによって構築され得る。
カラーディスプレイに対するＭＬＡ方式の応用には、更なる利点がある。従来のカラーＯＬＥＤディスプレイにおいて、画素の行は、その行が使用可能にされるとき、フルカラーで照らされた画素を提供するために、個別の列ドライバが“R”のサブピクセル、“G”のサブピクセル、及び“B”のサブピクセルを同時に駆動することができるように、パターン“RGBRGB....”を有している。しかしながら、３つの列は、単一の列が“R”のサブピクセル、“G”のサブピクセル、及び“B”のサブピクセルをアドレッシングする構成“RRRR....”、“GGGG....”、“BBBB....”を有する。この構成は、例えば赤い画素の行が、各行における３つの異なる色付きの材料に関して領域を定義するのに、必要とされる“ウェル”を分割するよりむしろ、（カソードセパレータによって隣接のトラフから分離されている）単一の長いトラフ（trough）において（インクジェットで）プリントされ得るので、ＯＬＥＤディスプレイのアプリケーションを単純化する。これは、製作ステップの除去を可能にすると共に、同様に、（動作中の画素に占領された表示領域の割合である）画素の開口率（aperture ratio）を増加する。従って、更なる特徴において、本発明は、このタイプのディスプレイを提供する。
図４ａは、そのような方式のためのディスプレイ／ドライバハードウェア構成４００の構成図を示す。図から分かるように、単一の列ドライバ４０２は、赤の画素の行４０４、緑の画素の行４０６、及び青の画素の行４０８をアドレス指定する。赤の行、緑の行、及び青の行の順列は、行選択器／マルチプレクサ４１０を用いてアドレス指定されるか、または、代りに、後の方で説明されるように、各行を制御する電流シンク（current sink）を用いてアドレス指定される。図４ａから分かるように、この構成は、赤のサブピクセル、緑のサブピクセル、及び青のサブピクセルが、（ウェルよりむしろ）それぞれが共通の電極を共有する直線のトラフに印刷されることを可能にする。これは、基材のデザイン、及び印刷の複雑さを減少させると共に、開口率（及び、従って削減された必要な駆動レベルを通じて間接的に寿命)を増加させる。図４ａの物理的なデバイスレイアウトに関して、多数の異なるＭＬＡ駆動方式が実現され得る。
第１の例の駆動方式において、画像は、以下のように、順々に行のグループをアドレッシングすることによって構築される。
１．白い成分の場合：“R”、“G”、及び“B”は、同時に選択されて駆動される。
２．赤と青が同時に駆動される。
３．青と緑が同時に駆動される。
４．赤と緑が同時に駆動される。
５．赤のみ駆動される。
６．青のみ駆動される。
７．緑のみ駆動される。
色の組み合わせの最小値を使用して画像を構築するために、必要な色ステップのみが実行される。それらの組み合わせは、アプリケーションの要求に基づいて、寿命を増加させるか、及び／または、電力消費を減少させるように、最適化され得る。
代替のカラーＭＬＡ方式において、“RGB”の行の駆動は、各ライン期間に主要要素の１つを駆動する３つのライン走査期間に分割される。それらの主要要素は、ディスプレイのラインまたは行に沿って全ての所望の色を含む色域（color gamut）を形成するように選択された“R”、“G”、及び“B”の組み合わせである。
１つの方法において、それらの主要要素は、“R+aG = aB, G+bR+bB, B+cR+cG”であり、ここで“0>=a,b,c>=l”であると共に、“a”、“b”、及び“c”は、それらの色域の中にある全ての所望の色をまだ含んでいる一方、最も大きな可能な値（a+b+c=maximum）になるように選択される。
別の方法において、“a”、“b”、及び“c”は、方式において、ディスプレイの全体の性能を最もよく向上させるように選択される。例えば、もし青の寿命が制限的要因である場合、“a”及び“b”は、“c”を犠牲にして最大限にされ得ると共に、もし赤の電力消費が問題である場合、“b”及び“c”が最大限にされ得る。これは、総計の放出された輝度が一定値に等しいべきであるためである。“b=c=0”の例を考察する。この場合、赤の輝度は、最初の走査期間に十分に獲得されなければならない。しかしながら、もし“b,c>0”の場合、その場合には、赤の輝度は複数の走査期間にわたって更に徐々に増強され、従って、ピーク輝度を減少させると共に、赤のサブピクセルの寿命及び効率を増加させる。
別の変形例において、個々の走査期間の長さは、寿命または電力消費を最適化するために、（例えば、増加された走査時間を提供するように）調整され得る。
更なる変形例において、それらの主要要素は、任意に、しかし、ディスプレイのライン上の全ての色をそれでも含む最小の可能な色域を定義するように選択されることができる。例えば、極端な場合には、再現可能な色域に緑の陰影（shade）だけがある。
図４ｂは、図４ａと同様の構成要素が同様の参照符号によって示される、ディスプレイドライバハードウェア４５０の第２の例を示す。図４ｂにおいて、ディスプレイは、３つの主要要素と組み合わされて駆動される場合に、カラー画像を構築するために同様に使用される白い（W）画素の追加の行４１２を含む。
白いサブピクセルの包含は、概して、青の画素に対する需要を減少させ、従ってディスプレイの寿命を増加させると共に、代りに、駆動方式に応じて、特定の色の表示のための電力消費は減少され得る。サブピクセルを照らす白以外の色、例えばマゼンタ、シアン、及び／または黄色が、例えば、色域を増加するために、含まれることができる。異なる色付きのサブピクセルは、同じ領域を有している必要がない。
図４ｂにおいて例証されたように、各行は、図４ａを参照して説明されたような単一の色のサブピクセルを含むが、しかし、従来の画素のレイアウトが、同様に、個々の行に沿った連続する“R”の画素、“G”の画素、“B”の画素、及び“W”の画素と共に使用され得るということが認識されることになる。この場合、列は、１つ１つが４つの色のそれぞれのためのものである４つの個別の列ドライバによって駆動されることになる。
異なる順列において、及び／または異なる駆動比率によってアドレス指定される“R”の行、“G”の行、“B”の行、及び“W”の行の組み合わせによって、（例証されたような）行マルチプレクサ、または、各ラインのための電流シンクのいずれかを使用して、上述のマルチラインアドレッシング方式が、図４ｂのディスプレイ／ドライバデバイスに関連して使用され得るということが認識されることになる。上述のように、画像は、行の異なる組み合わせを連続して駆動することによって構築される。
上記で概説されると共に、以下で更に詳細に説明されるように、いくつかの好ましい駆動技術は、ＯＬＥＤディスプレイの画素に対する可変電流駆動部を使用する。しかしながら、行のカレントミラー回路の必要性を有していない更に簡単な駆動方式は、単独でディスプレイの行を選択するための１つ以上の行選択器／マルチプレクサを用いると共に、上記で与えられた第１の例のカラーディスプレイ駆動方式に従った組み合わせにおいて実現することができる。
図４ｃは、そのような方式における行選択のタイミングを例証する。第１の期間４６０では、白の行、赤の行、緑の行、及び青の行が選択されると共に、一緒に駆動され、第２の期間４７０では、白の行だけが駆動され、そして第３の期間４８０では、赤の行だけが駆動されるが、これらの全てはパルス幅変調駆動タイミングに従っている。
次に図５ａを参照すると、これは、上述のようなＭＬＡアドレッシング方式を実現するパッシブマトリクスＯＬＥＤドライバ５００の実施例の構成図を示す。
図５ａにおいて、図３を参照して説明されたものと類似したパッシブマトリクスＯＬＥＤディスプレイは、行ドライバ回路５１２によって駆動される行電極３０６と、列ドライバ回路５１０によって駆動される列電極３１０とを備えている。これらの行ドライバ及び列ドライバの詳細は、図５ｂに示される。列ドライバ５１０は、列電極の内の１つ以上に対する電流駆動部を設定するための列データ入力端子５０９を備えると共に、同様に、行ドライバ５１２は、行の内の２つ以上に対する電流駆動部の比率を設定するための行データ入力端子５１１を備える。好ましくは、入力端子５０９及び入力端子５１１は、インターフェイスすることを容易にするためのデジタル入力端子であり、好ましくは、列データ入力端子５０９は、ディスプレイ３０２の全てのｍ個の列に関する電流駆動部を設定する。
表示のためのデータは、シリアルか、またはパラレルであり得るデータ及び制御バス５０２上で提供される。バス５０２は、ディスプレイの各画素に関する輝度データ、もしくは、カラーディスプレイにおいて、（個別のＲＧＢカラー信号として、もしくは輝度（luminance）及び色（chrominance）信号として、もしくは他の方法で符号化され得る）各サブピクセルに関する輝度情報を格納するフレーム格納メモリ５０３に対する入力を提供する。フレームメモリ５０３に格納されるデータは、ディスプレイのための各画素（またはサブピクセル）に関する所望の見かけ上の輝度を決定すると共に、この情報は、ディスプレイ駆動プロセッサ５０６による第２のリードバス５０５を用いて読み取られることができる（実施例において、バス５０５は省略され得ると共に、バス５０２がその代りに使用される）。
ディスプレイ駆動プロセッサ５０６は、ハードウェアにおいて完全に実現され得るか、もしくは例えばデジタル信号処理コアを用いてソフトウェアにおいて完全に実現され得るか、もしくは例えば行列操作を加速するための専用のハードウェアを使用する２つの組み合わせにおいて完全に実現され得る。一般的に、しかしながら、駆動プロセッサ５０６は、プログラムメモリ５０７に格納されると共に、クロック５０８の制御下でワーキングメモリ５０４と連係して動作する格納されたプログラムコード、またはマイクロコードを用いて、少なくとも部分的に実現されることになる。プログラムメモリ５０７内のコードは、データ記憶媒体または取り外し可能な記憶装置５０７ａ上で提供されることができる。
プログラムメモリ５０７内のコードは、従来のプログラミング技術を使用して、上述のマルチラインアドレッシング方法の内の１つ以上を実行するように構成される。
いくつかの実施例において、これらの方法は、あらゆる従来のプログラミング言語で動作する標準のデジタルシグナルプロセッサ及びコードを用いて実現されることができる。そのような場合において、ＤＳＰルーチンの従来のライブラリが、例えば特異値分解を実行するために使用されることができるか、または専用のコードがこの目的のために書かれることができるか、または、カラーディスプレイを駆動することに関する上述の技術のような、ＳＶＤを使用しない他の実施例が実行されることができる。
ここで図５ｂを参照すると、これは、図５ａの列ドライバ５１０及び行ドライバ５１２の詳細を示す。列ドライバ回路構成５１０は、１つ１つが各列ラインに対応すると共に、各々がそれぞれのデジタル／アナログ変換器５１４の制御下にある複数の制御可能な基準電流源５１６を備える。これらの実装例の詳細は、図５ｃで示されると共に、制御可能な電流源５１６は、カレントミラー構成の中の電源ライン５１８に接続される一組のトランジスタ５２２、５２４を備えるということが理解され得る。この例において、列ドライバが電流源を含むので、これらは、正の電源ラインと接続されたＰＮＰバイポーラトランジスタであり、一方、電流シンクを提供するためにはアースと接続されたＮＰＮトランジスタが使用され、また、他の装置においてはＭＯＳトランジスタが使用される。デジタル／アナログ変換器５１４の各々は、各々がそれぞれの電源５３４、５３６、５３８に接続された、複数（この場合には３個）のＦＥＴスイッチ５２８、５３０、５３２を備える。ゲート接続部５２９、５３１、５３３は、それぞれの電源を対応する電流設定抵抗器５４０、５４２、５４４に切り替えるデジタル入力を提供すると共に、各抵抗器は、カレントミラー回路５１６の電流入力端子５２６に接続される。電源は、ＦＥＴゲート接続部上のデジタル値がライン５２６上の対応する電流に変換されるように、２つの電力において増減された電圧を有しており、すなわち各々は“Vgs”ドロップだけ少ない２番目に少ない電源の電圧の２倍である。代りに、電源は、同じ電圧を有し得ると共に、抵抗器５４０、５４２、５４４は、増減され得る。図５ｃは、同様に、代替えのＤ／Ａ制御されたカレントソース／シンク５４６を示すと共に、複数のトランジスタが示されるこの装置において、１つの適切な大きさの、より大きなトランジスタがその代りに使用されることができる。
行ドライバ５１２は、同様に、２つ（または、更に多く）のデジタル制御可能な電流源５１７を組み込むと共に、これらは、電流源ミラーよりむしろ電流シンクを用いて、図５ｃにおいて示されたそれらと同様の装置を用いて実現され得る。このように、制御可能な電流シンク５１７は、行駆動レベルの比率（または、複数の比率）に対応する所望の比率（または、複数の比率）において電流を引き込むようにプログラムされ得る。制御可能な電流シンク５１７は、従って、第１の、基準電流を受け取るための入力端子５５２、及び１つ以上の（負の）出力電流を受け取る（引き込む）ための１つ以上の出力端子５５４を有する比率制御カレントミラー回路５５０に接続されると共に、入力電流に対する出力電流の比率は、ライン５０９上の行データに従って制御可能な定電流源５１７により定義される制御入力の比率によって決定される。２つの行電極マルチプレクサ５５６ａ、５５６ｂは、基準電流を提供するために１つの行電極を選択し、“出力”電流を提供するために別の１つの行電極を選択することを可能にするように提供されると共に、任意に、更に選択器／マルチプレクサ５５６ｂ、及び比率制御カレントミラー回路５５０からのミラー出力が提供され得る。例証されたように、行ドライバ５１２は、４つの行電極のブロックが提供する電流駆動のための２つの行の選択を可能にするが、しかし、実際には、代替の選択装置が使用され得る。例えば、一実施例において、１２個の行（１つの基準と１１個のミラー）は、６４個の行電極の中から、１２個の６４通り選択可能なマルチプレクサによって選択される。別の装置において、６４個の行は、同時駆動のために複数の行を選択することが可能である関連する行ドライバを有するいくつかのブロックに分割され得る。
図５ｄは、図５ｂのプログラム可能な比率制御カレントミラー回路５５０の実装の詳細を示す。この実装例において、いわゆるベータヘルパー（beta helper）（Q5）を有するバイポーラカレントミラー回路が使用されるが、しかし、当業者は、多くの他のタイプのカレントミラー回路が、同様に使用され得るということを認識することになる。図５ｄの回路において、“V1”は一般的に約３Ｖの電源であると共に、“I1”及び“I2”は、“Q1”及び“Q2”のコレクタにおける電流の比率を定義する。２つの行５５２、５５４における電流は、“I2”に対する“I1”の比率であると共に、従って、所定の全体の列電流は、２つの選択された行の間でこの比率において割り当てられる。当業者は、この回路が、点線５５８の中の回路構成を繰り返して実装することによって、ミラーされた行が任意の数まで拡張され得るということを認識することになる。
図５ｅは、図５ｂの行ドライバ５１２に関するプログラム可能なカレントミラー回路の代替実施例を例証する。この代替実施例において、各行は、図５ｄの点線５５８の中の回路構成要素に対応する回路構成要素を提供され、すなわちカレントミラー出力段を備えていると共に、１つ以上の行選択器は、これらのカレントミラー出力段の内の選択された１つを、１つ以上のそれぞれのプログラム可能な基準の電流供給源（ソースまたはシンク）に接続する。別の選択器は、カレントミラー回路に対する基準入力端子として使用されるべき行を選択する。
上述の行ドライバの実施例において、個別のカレントミラー回路出力が、完全なディスプレイの各行、またはディスプレイの行のブロックの各行のいずれかを提供され得るので、行選択は使用される必要がない。行選択が使用される場合に、例えば、行はブロックにグループ化され得ると共に、例えば１２個の行のグループに対する選択的接続と共に、３つの出力を有するカレントミラー回路が使用される場合に、１２個の行に３つの行のＭＬＡを提供するために、３つの連続する行のセットが順番に選択され得る。代りに、行は、表示されるべきライン画像に関する演繹的な知識を用いてグループ化され得ると共に、例えば、画像の特別な小区分は、表示データの性質（行の間の著しい相関）のためにＭＬＡから利益を得るであろうということが知られている。
図５ｆ、及び図５ｇは、それぞれ、入力電流及び出力電流の方向を示すアース基準、及び正の電源基準を有する従来技術に基づくカレントミラー構成を例証する。これらの電流は、両方とも同じ方向であるが、しかし正もしくは負のいずれかであるということが理解され得る。
図６は、図５ａの行ドライバ５１２とディスプレイ駆動プロセッサ５０６を一体化する集積回路ダイ（die）６００のレイアウトを示す。ダイは、寸法例が２０ｍｍ×１ｍｍの細長い長方形の形状を有しており、デバイスの実質的に同じセットの繰り返された実装を含むドライバ回路構成の長いラインのための第１の領域６０２を備えていると共に、隣接領域６０４は、ＭＬＡディスプレイ信号処理回路構成を実現するために使用される。チップがさいの目に切られることができる最小限の物理的な幅があるので、領域６０４は、他の場合には、未使用のスペースであろう。
上記で説明されたＭＬＡディスプレイドライバは、ＯＬＥＤの輝度を制御するために電流可変駆動部を使用するが、しかし、当業者は、ＯＬＥＤ画素に対する駆動を変更するその他の手段、特にＰＷＭが、追加で、または代わりに使用されるということを、認識することになる。
図７は、マルチラインアドレッシングのためのパルス幅変調駆動方式の略図を示す。図７において、所望の輝度のパターンを達成するために、２つ以上の行電極７０２が提供されるのと同時に、パルス幅調節された駆動部を備えた列電極７００が提供される。図７の例において、示されたゼロの値は、第２の行パルスを後方の時刻に徐々に変えることによって、“0.5”まで滑らかに変動すると共に、概して、画素に対する可変駆動は、行パルスと列パルスとのオーバラップの度合いを制御することによって適合され得る。
マトリクス因数分解を使用するいくつかの好ましいＭＬＡ方法が、更にここで詳細に説明されることになる。
図８ａを参照すると、これは、１つの列が同時に駆動される従来の駆動方式に関する、行“R”、列“C”、及び画像“I”のマトリクスを示す。図８ｂは、マルチラインアドレッシング方式に関する、行、列、及び画像のマトリクスを示す。図８ｃ、及び図８ｄは、表示された画像の典型的な画素に関する、フレーム期間にわたる、画素の輝度、または画素に対する駆動を同等に例証すると共に、これは、マルチラインアドレッシングによって達成されるピーク画素の駆動の削減を示している。
図９ａは、図式的に、以下の式２に従った画像マトリクス“I”の特異値分解（singular value decomposition：ＳＶＤ）を例証する。
ディスプレイは、例えば行を“US”で駆動し列を“V”で駆動するか、または行を“U√S”で駆動し列を“√S.V”で駆動するように、“U”、“S”、及び“V”のあらゆる組み合わせによって駆動され得ると共に、“QR”分解及び“LU”分解のような他の関連技術が、同様に使用され得る。適切な数値技術が、例えば“Cambridge University Press 1992”に記載された“Numerical Recipes in C: The Art of Scientific Computing”において説明されると共に、プログラムコードモジュールの多くのライブラリは、同様に適切なルーチンを含んでいる。
図１０は、図５ｂから図５ｅを参照して説明された行ドライバ、及び列ドライバと類似していると共に、因数分解された画像マトリクスによってディスプレイを駆動するのに適している行ドライバ、及び列ドライバを例証する。列ドライバ１０００は、一緒にグループ化されると共に、列電極の各々に電流を設定するために可変の基準電流“Iref”電流が提供される、調節可能な実質的に一定の電流源１００２のセットを備える。この基準電流は、図９ｂのマトリクス“H”の行“pi”のような係数マトリクスの行から得られた各列毎に異なる値によって、パルス幅変調される。行駆動部１０１０は、図５ｅで示されるカレントミラー回路と類似しているが、しかし、好ましくは、ディスプレイの各行のための、もしくは同時に駆動される行のブロックの各行のための１つの出力端子を備えるプログラム可能なカレントミラー回路１０１２を備える。行駆動信号は、図９ｂのマトリクス“W”の列“pi”のような係数マトリクスの列から得られる。
図１１は、ＮＭＦのようなマトリクス因数分解を使用する画像を表示するための手順であると共に、図５ａのディスプレイ駆動プロセッサ５０６のプログラムメモリ５０７に格納されるプログラムコードで実現され得る手順の例のフローチャートを示す。
図１１において、手順は、最初にフレーム画像マトリクス“I”を読み込む（ステップＳ１１００）と共に、次に、この画像マトリクスを、ＮＭＦを用いて、要素マトリクス“W”及び要素マトリクス“H”に因数分解するか、または他の要素マトリクス、例えばＳＶＤを利用する場合には、要素マトリクス“U”、要素マトリクス“S”、そして要素マトリクス“V”に因数分解する（ステップＳ１１０２）。この因数分解は、初期のフレームの表示の間に計算されることができる。手順は、次に、ステップ１１０４において、“p”個のサブフレームによってディスプレイを駆動する。ステップ１１０６は、サブフレームの駆動手順を示す。
サブフレームの手順は、行ベクトル“R”を形成するために、“W”の列“pi”によって“pi→R”を設定する。これは、図１０の行ドライバ装置によって自動的に“1（unity）”に正規化されると共に、倍率“x”による“R←xR”は、従って、要素の和が“1（unity）”になるように“R”を正規化することによって得られる。同様に、列ベクトル“C”を形成するために、“H”の行“pi”によって“pi→C”を設定する。最大の要素値が“1”になるように、倍率“y”を与えられて、これは“C←yC”のように増減される。フレーム倍率“f=p/m”が決定されると共に、基準電流が以下の式によって設定される。
ここで、“I0”は、時間システムにおいて従来通りに走査された線における最大限の輝度のために必要とされる電流に対応し、係数“x”及び係数“y”は、駆動装置によって導入された増減の効果を補償する（他の駆動装置に関しては、これらの１つまたは両方が省略され得る）。
これの後で、ステップＳ１１０８において、図１０で示されたディスプレイドライバは、全体のフレーム期間の“1/p”の間、ディスプレイの列を“C”によって駆動し、ディスプレイの行を“R”によって駆動する。これは、各サブフレームに関して繰り返されると共に、次のフレームに関するサブフレームデータが、その場合に出力される。
図１２は、上記で説明された方法の実施例に従って組み立てられた画像の例を示すと共に、そのフォーマットは、図９ｂのフォーマットと一致する。図１２における画像は、この例において１５個のサブフレーム（p=15）を用いて表示される５０×５０の画像マトリクスによって定義される。サブフレームの数は、前もって決定されるか、もしくは、表示された画像の性質に従って変更されることができる。
実行されるべき画像操作の計算は、それらの一般的な特性において、デジタルカメラのような家電撮像デバイスによって実行される操作と異なっていないと共に、方法の実施例は、そのようなデバイスにおいて都合よく実行されることができる。
他の実施例において、方法は、専用の集積回路上で、もしくは、ゲートアレイによって、もしくは、デジタルシグナルプロセッサ上のソフトウェアにおいて、もしくは、これらのいくつかの組み合わせにおいて実行され得る。
恐らく、多くの他の効果的選択肢が当業者の心に浮かぶことになる。本発明が、説明された実施例に制限されず、そして、これに関して付加された特許請求の範囲の精神、及び範囲の中にあると共に、当業者にとって明白である変更を包含するということが理解されることになる。
ＯＬＥＤデバイスの垂直な断面図を示す図である。 パッシブマトリクスＯＬＥＤディスプレイの単純化された断面を示す図である。 パッシブマトリクスＯＬＥＤディスプレイのための駆動装置を概念的に示す図である。 既知のパッシブマトリクスＯＬＥＤディスプレイドライバの構成図を示す図である。 カラーＯＬＥＤディスプレイに関するＭＬＡアドレッシング方式を実行するためのディスプレイドライバハードウェア回路の第１の例の構成図を示す図である。 カラーＯＬＥＤディスプレイに関するＭＬＡアドレッシング方式を実行するためのディスプレイドライバハードウェア回路の第２の例の構成図を示す図である。 ＭＬＡアドレッシング方式に関するタイミングダイアグラムを示す図である。 本発明の特徴を具現化するディスプレイドライバを示す図である。 列及び行ドライバを示す図である。 図５ａのディスプレイドライバのためのデジタル／アナログ電流変換器の例を示す図である。 本発明の特徴を具現化するプログラム可能なカレントミラー回路を示す図である。 本発明の特徴を具現化するプログラム可能な第２のカレントミラー回路を示す図である。 従来技術によるカレントミラー回路の構成図を示す図である。 従来技術によるカレントミラー回路の構成図を示す図である。 マルチラインアドレッシングディスプレイ信号処理回路構成、及びドライバ回路構成を組み込む集積回路ダイのレイアウトを示す図である。 パルス幅変調ＭＬＡ駆動方式の略図を示す図である。 従来の駆動方式に関する行、列、及び画像マトリクスを示す図である。 マルチラインアドレッシング方式に関する行、列、及び画像マトリクスを示す図である。 従来の駆動方式に対応する、フレーム期間にわたる典型的な画素に関する輝度グラフを示す図である。 マルチラインアドレッシング方式に対応する、フレーム期間にわたる典型的な画素に関する輝度グラフを示す図である。 画像マトリクスのＳＶＤによる因数分解を示す図である。 画像マトリクスのＮＭＦによる因数分解を示す図である。 図９のマトリクスを使用してディスプレイを駆動するための列及び行駆動装置を示す図である。 画像マトリクスの因数分解を使用してディスプレイを駆動する方法に関するフローチャートを示す図である。 画像マトリクスの因数分解を使用して獲得された表示画像の例を示す図である。
符号の説明
１００ ＯＬＥＤ
１０２ 基材
１０４ アノード層
１０６ ホール輸送層
１０８ 電子発光層
１１０ カソード層
１１１ 金属製容器
１１２ 堆積物
１１３ 紫外線硬化エポキシ樹脂接着剤
１１８ バッテリ
１５０ ディスプレイ
１５２ 電子発光画素
１５４ 伝導性ライン（カソード接続端子）
１５８ アノードライン（アノード接続端子）
２００ 定電流源
２０２ 電源ライン
２０４ 列ライン
２０６ 行ライン
２０８ アースライン
２１０ 切替接続部
２１２ ディスプレイの画素
３００ ドライバ回路の構成図
３０２ 点線（ディスプレイ）
３０４ 行ライン
３０６ 行電極接触端子
３０８ 列ライン
３１０ 列電極接触端子
３１４ ｙ−ドライバ
３１６ ｘ−ドライバ
３１８ プロセッサ
３２０ 電源
４００ ディスプレイ／ドライバハードウェア構成
４０２ 列ドライバ
４０４ 赤の画素の行
４０６ 緑の画素の行
４０８ 青の画素の行
４１０ 行選択器／マルチプレクサ
４１２ 白い（W）画素の追加の行
４５０ ディスプレイドライバハードウェア
４７０ 第２の期間
４８０ 第３の期間
５００ パッシブマトリクスＯＬＥＤドライバ
５０２ データ及び制御バス
５０３ フレーム格納メモリ
５０４ ワーキングメモリ
５０５ 第２のリードバス
５０６ ディスプレイ駆動プロセッサ
５０７ プログラムメモリ
５０７ａ データ記憶媒体または取り外し可能な記憶装置
５０８ クロック
５０９ 列データ入力端子
５１０ 列ドライバ回路
５１１ 行データ入力端子
５１２ 行ドライバ回路
５１４ デジタル／アナログ変換器
５１６ 基準電流源（カレントミラー回路）
５１５ デジタル／アナログ変換器
５１７ 電流源（電流シンク）
５１８ 電源ライン
５２２、５２４ トランジスタ
５２６ 電流入力端子
５２８、５３０、５３２ ＦＥＴスイッチ
５２９、５３１、５３３ ゲート接続部
５３４、５３６、５３８ 電源
５４０、５４２、５４４ 電流設定抵抗器
５４６ カレントソース／シンク
５５０ 比率制御カレントミラー回路
５５２ 入力端子
５５４ 出力端子
５５６ａ、５５６ｂ 行電極マルチプレクサ
５５８ 点線
６００ 集積回路ダイ（die）
６０２ 第１の領域
６０４ 隣接領域
７００ 列電極
７０２ 行電極
１０００ 列ドライバ
１００２ 電流源
１０１２ プログラム可能なカレントミラー回路

Claims (10)

  1. 電子発光ディスプレイドライバのための定電流源であって、
    前記定電流源が、
    第１の、基準電流を受け取るための基準電流入力端子と、
    第２の、比例的に増減された電流を受け取るための比例的増減電流入力端子と、
    第１の制御信号入力を受け取るための第１の比率制御入力端子と、
    前記第１の比率制御入力端子と接続された制御入力端子、前記基準電流入力端子と接続された電流入力端子、及び前記比例的増減電流入力端子と接続された出力端子を有する制御可能なカレントミラー回路とを備え、
    前記定電流源は、前記制御入力端子上の信号が、前記基準電流に対する前記比例的増減電流の比率を制御するように構成される
    ことを特徴とする定電流源。
  2. 第２の制御信号入力を受け取るための第２の比率制御入力端子を更に備え、
    前記基準電流に対する前記比例的増減電流の前記比率が、前記第２の制御信号に対する前記第１の制御信号の比率によって決まる
    ことを特徴とする請求項１に記載の定電流源。
  3. 前記第１の制御信号、及び前記第２の制御信号が、電流信号を含む
    ことを特徴とする請求項１または請求項２のいずれか一項に記載の定電流源。
  4. 前記制御信号を供給するための１つ以上のデジタル／アナログ変換器を更に備える
    ことを特徴とする請求項１から請求項３のいずれか一項に記載の定電流源。
  5. １つ１つが前記第２の比率制御入力端子のそれぞれに対応する複数の前記電流比率を設定するための、複数の前記比例的増減電流入力端子及び対応する複数の前記第２の比率制御入力端子を備える
    ことを特徴とする請求項２から請求項４のいずれか一項に記載の定電流源。
  6. 複数の駆動接続部と、
    前記駆動接続部の内の１つを前記基準電流入力端子として選択し、別の１つを前記比例的増減電流入力端子として選択するための選択器とを更に備える
    ことを特徴とする請求項１から請求項４のいずれか一項に記載の定電流源。
  7. 前記選択器が、前記駆動接続部の内の選択された１つを前記基準電流入力端子に選択的に接続し、前記駆動接続部の内の選択された別の１つを前記比例的増減電流入力端子に選択的に接続するように、前記駆動接続部に接続される
    ことを特徴とする請求項６に記載の定電流源。
  8. 前記カレントミラー回路は、１つ１つが前記複数の駆動接続部のそれぞれに対応する複数のミラーユニットを含み、
    前記選択器が、少なくとも前記第１の比率制御入力端子を前記ミラーユニットに選択的に接続するように構成される
    ことを特徴とする請求項６に記載の定電流源。
  9. 請求項１から請求項８のいずれか一項に記載の定電流源を含むことを特徴とするＯＬＥＤディスプレイドライバ。
  10. 電子発光ディスプレイの複数の電極を駆動するための電流ドライバ回路であって、
    前記電流ドライバ回路が、
    制御信号を受け取るための制御入力端子と、
    前記複数のディスプレイ電極に対応する複数の駆動接続部と、
    前記複数の駆動接続部の内の１つを第１の接続部として選択し、その他の前記駆動接続部の内の少なくとも１つを第２の接続部として選択するように構成される選択器と、
    前記第１の接続部及び前記第２の接続部にそれぞれ第１の駆動信号及び第２の駆動信号を提供するように構成される駆動部とを備え、
    前記第１の駆動信号と前記第２の駆動信号との比率は、前記制御信号に従って制御される
    ことを特徴とする電流ドライバ回路。
JP2007534096A 2004-09-30 2005-09-29 マルチラインアドレッシング方法、及び装置 Expired - Fee Related JP5107044B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0421711.3 2004-09-30
GBGB0421711.3A GB0421711D0 (en) 2004-09-30 2004-09-30 Multi-line addressing methods and apparatus
PCT/GB2005/050168 WO2006035247A1 (en) 2004-09-30 2005-09-29 Multi-line addressing methods and apparatus

Publications (2)

Publication Number Publication Date
JP2008515017A true JP2008515017A (ja) 2008-05-08
JP5107044B2 JP5107044B2 (ja) 2012-12-26

Family

ID=33427804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534096A Expired - Fee Related JP5107044B2 (ja) 2004-09-30 2005-09-29 マルチラインアドレッシング方法、及び装置

Country Status (9)

Country Link
US (1) US7944410B2 (ja)
JP (1) JP5107044B2 (ja)
KR (1) KR101253685B1 (ja)
CN (1) CN101065794B (ja)
DE (1) DE112005002415B4 (ja)
GB (2) GB0421711D0 (ja)
HK (1) HK1106859A1 (ja)
TW (1) TWI419600B (ja)
WO (1) WO2006035247A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0428191D0 (en) * 2004-12-23 2005-01-26 Cambridge Display Tech Ltd Digital signal processing methods and apparatus
GB0421711D0 (en) 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0421710D0 (en) 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0421712D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB2433638B (en) 2005-12-22 2011-06-29 Cambridge Display Tech Ltd Passive matrix display drivers
GB2435956B (en) * 2006-03-09 2008-07-23 Cambridge Display Tech Ltd Current drive systems
GB2436390B (en) * 2006-03-23 2011-06-29 Cambridge Display Tech Ltd Image processing systems
TW200830258A (en) * 2007-01-12 2008-07-16 Richtek Techohnology Corp Driving apparatus for organic light-emitting diode panel
GB2453374A (en) 2007-10-05 2009-04-08 Cambridge Display Tech Ltd Matching multiple current sources/sinks
GB2453375A (en) * 2007-10-05 2009-04-08 Cambridge Display Tech Ltd Driving a display using an effective analogue drive signal generated from a modulated digital signal
US7612613B2 (en) * 2008-02-05 2009-11-03 Freescale Semiconductor, Inc. Self regulating biasing circuit
JP2010113050A (ja) * 2008-11-05 2010-05-20 Rohm Co Ltd 有機ｅｌパネルの駆動回路および駆動方法、ならびにそれらを利用したディスプレイ装置
EP2254109A1 (en) * 2009-05-20 2010-11-24 Dialog Semiconductor GmbH Tagged multi line address driving
CN103380414B (zh) 2010-12-28 2016-03-09 印度坎普尔理工学院 基于收敛矩阵分解的整帧图像处理
US9007285B2 (en) 2011-09-22 2015-04-14 Delta Electronics, Inc. Multi-line addressing method and apparatus for bistable display
US10229630B2 (en) * 2014-05-14 2019-03-12 The Hong Kong University Of Science And Technology Passive-matrix light-emitting diodes on silicon micro-display
US9940868B2 (en) 2014-10-24 2018-04-10 Indian Institute Of Technology Kanpur Convergent monotonic matrix factorization based entire frame image processing
US10643519B2 (en) 2017-07-24 2020-05-05 Solomon Systech (Shenzhen) Limited Method and apparatus of grayscale image generation in monochrome display
CN107656717B (zh) * 2017-09-25 2021-03-26 京东方科技集团股份有限公司 一种显示方法及图像处理模块、显示装置
DE112021007199T5 (de) 2021-03-04 2024-03-07 Boe Technology Group Co., Ltd. Lichtemittierendes Substrat, Anzeigevorrichtung und Verfahren zum Ansteuern eines lichtemittierenden Substrats
US11837153B2 (en) 2021-03-04 2023-12-05 Bob Technology Group Co., Ltd. Light emitting substrate, display apparatus, and method of driving light emitting substrate

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144907A (ja) * 1984-12-19 1986-07-02 Toshiba Corp 半導体回路装置
JPH1093436A (ja) * 1996-09-19 1998-04-10 Oki Electric Ind Co Ltd デジタル・アナログ変換回路
JP2002055654A (ja) * 2000-08-10 2002-02-20 Nec Corp エレクトロルミネセンスディスプレイ
JP2002072947A (ja) * 2000-08-29 2002-03-12 Nec Corp ディスプレイの駆動回路及び表示装置
JP2002258805A (ja) * 2001-03-01 2002-09-11 Matsushita Electric Ind Co Ltd 液晶表示装置とそれを用いた情報表示装置および液晶表示装置の駆動方法
JP2002341842A (ja) * 2000-09-26 2002-11-29 Matsushita Electric Ind Co Ltd 表示装置とその駆動方法および情報表示装置
JP2003308043A (ja) * 2002-02-12 2003-10-31 Rohm Co Ltd 有機ｅｌ駆動回路および有機ｅｌ表示装置
JP2003323145A (ja) * 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd 電流出力型駆動装置及びそれを用いた表示装置
JP2004054234A (ja) * 2002-05-28 2004-02-19 Rohm Co Ltd 有機ｅｌ駆動回路の駆動電流値調整回路、有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP2004133138A (ja) * 2002-10-09 2004-04-30 Canon Inc 画像表示装置
JP2005017979A (ja) * 2003-06-30 2005-01-20 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP2008515016A (ja) * 2004-09-30 2008-05-08 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法および装置
JP2008515018A (ja) * 2004-09-30 2008-05-08 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法および装置

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621321A (en) 1969-10-28 1971-11-16 Canadian Patents Dev Electroluminescent device with light emitting aromatic, hydrocarbon material
US4549640A (en) * 1982-01-28 1985-10-29 Hitachi Construction Machinery Co., Ltd. Operation system for hoisting device
US4539507A (en) * 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
IT1195512B (it) * 1983-10-19 1988-10-19 Ezio Bertesi Dispositivo a raccoglitore per tubolati e documenti,ad elementi componibili
US4672265A (en) 1984-07-31 1987-06-09 Canon Kabushiki Kaisha Electroluminescent device
US5172108A (en) 1988-02-15 1992-12-15 Nec Corporation Multilevel image display method and system
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH05241551A (ja) 1991-11-07 1993-09-21 Canon Inc 画像処理装置
US5900856A (en) 1992-03-05 1999-05-04 Seiko Epson Corporation Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus
GB9215929D0 (en) 1992-07-27 1992-09-09 Cambridge Display Tech Ltd Electroluminescent devices
GB9215928D0 (en) 1992-07-27 1992-09-09 Cambridge Display Tech Ltd Manufacture of electroluminescent devices
TW222698B (ja) 1992-07-29 1994-04-21 Asahi Glass Co Ltd
EP0621578B1 (en) 1993-04-22 1999-02-10 Matsushita Electric Industrial Co., Ltd. Driving apparatus for liquid crystal display
AU6702294A (en) 1993-05-10 1994-12-12 Motorola, Inc. Method and apparatus for receiving and processing compressed image data for presentation by an active-addressed display
SE9402666L (sv) 1993-08-09 1995-02-10 Motorola Inc Sätt och apparat för reducering av minnesbehov i ett presentationssystem med aktiv adressering och reducerad linjeadressering
GB9317932D0 (en) * 1993-08-26 1993-10-13 Cambridge Display Tech Ltd Electroluminescent devices
JPH07287552A (ja) 1994-04-18 1995-10-31 Matsushita Electric Ind Co Ltd 液晶パネルの駆動装置
JP3555995B2 (ja) 1994-10-31 2004-08-18 富士通株式会社 プラズマディスプレイ装置
WO1996036959A2 (en) 1995-05-19 1996-11-21 Philips Electronics N.V. Display device
DE19519136C1 (de) * 1995-05-30 1996-08-01 Fichtel & Sachs Ag Stoßdämpferprüfgerät
JP3672317B2 (ja) 1995-09-18 2005-07-20 シチズン時計株式会社 液晶表示装置
JP3724589B2 (ja) 1996-07-29 2005-12-07 ケンブリッジ ディスプレイ テクノロジー リミテッド エレクトロルミネセンス素子
GB9624706D0 (en) 1996-11-28 1997-01-15 Cambridge Display Tech Ltd Light emitting polymer device
JP3791997B2 (ja) 1997-03-19 2006-06-28 旭硝子株式会社 液晶表示装置の駆動法
US6310589B1 (en) * 1997-05-29 2001-10-30 Nec Corporation Driving circuit for organic thin film EL elements
JP2993475B2 (ja) * 1997-09-16 1999-12-20 日本電気株式会社 有機薄膜ｅｌ表示装置の駆動方法
EP1025183B1 (en) 1997-10-21 2005-12-28 Cambridge Display Technology Limited Polymeric materials for electroluminescent devices
WO1999021935A1 (en) * 1997-10-23 1999-05-06 Isis Innovation Limited Light-emitting dendrimers and devices
US6151414A (en) 1998-01-30 2000-11-21 Lucent Technologies Inc. Method for signal encoding and feature extraction
GB9803441D0 (en) 1998-02-18 1998-04-15 Cambridge Display Tech Ltd Electroluminescent devices
JP3410952B2 (ja) 1998-02-27 2003-05-26 シャープ株式会社 液晶表示装置およびその駆動方法
GB9805476D0 (en) 1998-03-13 1998-05-13 Cambridge Display Tech Ltd Electroluminescent devices
DE69911753T2 (de) 1998-03-13 2004-08-12 Cambridge Display Technology Ltd. Elektrolumineszente anordnungen
JP3403635B2 (ja) 1998-03-26 2003-05-06 富士通株式会社 表示装置および該表示装置の駆動方法
JPH11338423A (ja) 1998-05-15 1999-12-10 Internatl Business Mach Corp <Ibm> カラー表示方法、この表示方法に適するマトリックス駆動用液晶表示モジュール、及び、この液晶表示モジュールを含むｐｃシステム、並びに、プロジェクションタイプ表示装置
JP3656805B2 (ja) * 1999-01-22 2005-06-08 パイオニア株式会社 温度補償機能を有する有機ｅｌ素子駆動装置
JP2000259124A (ja) 1999-03-05 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3500322B2 (ja) * 1999-04-09 2004-02-23 シャープ株式会社 定電流駆動装置および定電流駆動半導体集積回路
JP4126909B2 (ja) * 1999-07-14 2008-07-30 ソニー株式会社 電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法
EP1079361A1 (en) * 1999-08-20 2001-02-28 Harness System Technologies Research, Ltd. Driver for electroluminescent elements
US6721029B2 (en) 1999-08-23 2004-04-13 Agilent Technologies, Inc. Electro-optical material-based display device
JP2001110565A (ja) * 1999-10-04 2001-04-20 Auto Network Gijutsu Kenkyusho:Kk 表示素子駆動装置
GB9923591D0 (en) * 1999-10-07 1999-12-08 Koninkl Philips Electronics Nv Current source and display device using the same
US6678319B1 (en) 2000-01-11 2004-01-13 Canon Kabushiki Kaisha Digital signal processing for high-speed communications
TW493153B (en) 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
JP4670183B2 (ja) * 2000-09-18 2011-04-13 株式会社デンソー 発光素子の駆動方法
AU2001292234A1 (en) 2000-09-26 2002-04-08 Matsushita Electric Industrial Co., Ltd. Display unit and drive system thereof and an information display unit
JP2002123208A (ja) 2000-10-13 2002-04-26 Nec Corp 画像表示装置およびその駆動方法
JP2002140037A (ja) 2000-11-01 2002-05-17 Pioneer Electronic Corp 発光パネルの駆動装置及び方法
GB0028875D0 (en) 2000-11-28 2001-01-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
JP2003084732A (ja) 2000-12-27 2003-03-19 Matsushita Electric Ind Co Ltd マトリクス型表示装置とその駆動方法
TW544650B (en) 2000-12-27 2003-08-01 Matsushita Electric Ind Co Ltd Matrix-type display device and driving method thereof
US6516581B2 (en) * 2001-01-03 2003-02-11 William Paul Wall angle for use in suspended ceiling grid structure and including multi-purpose measurement indicia
TW530293B (en) * 2001-01-19 2003-05-01 Solomon Systech Ltd Driving system and method for electroluminescence
GB2371910A (en) 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
GB0104177D0 (en) * 2001-02-20 2001-04-11 Isis Innovation Aryl-aryl dendrimers
US7125952B2 (en) 2001-02-21 2006-10-24 Cambridge Display Technology, Limited (Partially) conjugated polymer process for its preparation and use in electroluminescent devices
US6919872B2 (en) 2001-02-27 2005-07-19 Leadis Technology, Inc. Method and apparatus for driving STN LCD
US6832729B1 (en) 2001-03-23 2004-12-21 Zih Corp. Portable data collection device for reading fluorescent indicia
US6907427B2 (en) 2001-05-22 2005-06-14 International Business Machines Corporation Information retrieval with non-negative matrix factorization
JP3632637B2 (ja) 2001-08-09 2005-03-23 セイコーエプソン株式会社 電気光学装置、その駆動方法、電気光学装置の駆動回路および電子機器
JP4819262B2 (ja) 2001-09-27 2011-11-24 オプトレックス株式会社 液晶表示装置の駆動方法および駆動装置
GB2381643A (en) 2001-10-31 2003-05-07 Cambridge Display Tech Ltd Display drivers
US6963336B2 (en) * 2001-10-31 2005-11-08 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US6952193B2 (en) * 2001-12-12 2005-10-04 Canon Kabushiki Kaisha Image display apparatus and image display methods
JP2003186270A (ja) 2001-12-20 2003-07-03 Seiko Epson Corp 画像形成装置
US7062419B2 (en) 2001-12-21 2006-06-13 Intel Corporation Surface light field decomposition using non-negative factorization
US7492379B2 (en) 2002-01-07 2009-02-17 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with increased modulation transfer function response
GB2386462A (en) * 2002-03-14 2003-09-17 Cambridge Display Tech Ltd Display driver circuits
US20030189579A1 (en) 2002-04-05 2003-10-09 Pope David R. Adaptive enlarging and/or sharpening of a digital image
AU2003222611A1 (en) * 2002-04-25 2003-11-10 Cambridge Display Technology Limited Display driver circuits for organic light emitting diode displays with skipping of blank lines
GB0209502D0 (en) * 2002-04-25 2002-06-05 Cambridge Display Tech Ltd Display driver circuits
GB2388236A (en) 2002-05-01 2003-11-05 Cambridge Display Tech Ltd Display and driver circuits
JP3918642B2 (ja) 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
GB2389952A (en) * 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Driver circuits for electroluminescent displays with reduced power consumption
GB2389951A (en) 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Display driver circuits for active matrix OLED displays
AU2003239252A1 (en) 2002-06-20 2004-01-06 Koninklijke Philips Electronics N.V. Display device with multiple row addressing using orthogonal functions
JP3970110B2 (ja) 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
FR2842641B1 (fr) 2002-07-19 2005-08-05 St Microelectronics Sa Affichage d'image sur un ecran matriciel
US7009603B2 (en) * 2002-09-27 2006-03-07 Tdk Semiconductor, Corp. Method and apparatus for driving light emitting polymer displays
EP1414011A1 (en) 2002-10-22 2004-04-28 STMicroelectronics S.r.l. Method for scanning sequence selection for displays
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR100486295B1 (ko) 2002-12-31 2005-04-29 삼성전자주식회사 소비 전력을 저감하는 에스티엔 액정 표시 장치의 멀티라인 구동 방법
TW589604B (en) * 2003-03-07 2004-06-01 Au Optronics Corp Integrated data driver structure used in a current-driving display device
JP3774706B2 (ja) 2003-03-14 2006-05-17 キヤノン株式会社 画像表示装置及び画像表示装置の変換回路の特性決定方法
GB0315929D0 (en) * 2003-07-08 2003-08-13 Koninkl Philips Electronics Nv Display device
US7672834B2 (en) 2003-07-23 2010-03-02 Mitsubishi Electric Research Laboratories, Inc. Method and system for detecting and temporally relating components in non-stationary signals
TWI287772B (en) * 2003-07-28 2007-10-01 Rohm Co Ltd Organic EL panel drive circuit and organic EL display device
JP4395714B2 (ja) 2003-09-02 2010-01-13 セイコーエプソン株式会社 電気光学装置のクロストーク補正方法、その補正回路、電気光学装置および電子機器
KR100602066B1 (ko) * 2003-09-30 2006-07-14 엘지전자 주식회사 일렉트로 루미네센스 표시소자의 구동방법 및 장치
US6980182B1 (en) * 2003-10-22 2005-12-27 Rockwell Collins Display system
JP4804711B2 (ja) 2003-11-21 2011-11-02 株式会社 日立ディスプレイズ 画像表示装置
US7424150B2 (en) 2003-12-08 2008-09-09 Fuji Xerox Co., Ltd. Systems and methods for media summarization
JP4194567B2 (ja) 2004-02-27 2008-12-10 キヤノン株式会社 画像表示装置
GB0428191D0 (en) 2004-12-23 2005-01-26 Cambridge Display Tech Ltd Digital signal processing methods and apparatus
GB0421711D0 (en) 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
JP2006171040A (ja) * 2004-12-13 2006-06-29 Hitachi Ltd 画像表示装置
GB2429565B (en) 2005-08-23 2007-12-27 Cambridge Display Tech Ltd Display driving methods and apparatus
US20070076869A1 (en) 2005-10-03 2007-04-05 Microsoft Corporation Digital goods representation based upon matrix invariants using non-negative matrix factorizations
GB2436391B (en) 2006-03-23 2011-03-16 Cambridge Display Tech Ltd Image processing systems
GB2436377B (en) 2006-03-23 2011-02-23 Cambridge Display Tech Ltd Data processing hardware

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144907A (ja) * 1984-12-19 1986-07-02 Toshiba Corp 半導体回路装置
JPH1093436A (ja) * 1996-09-19 1998-04-10 Oki Electric Ind Co Ltd デジタル・アナログ変換回路
JP2002055654A (ja) * 2000-08-10 2002-02-20 Nec Corp エレクトロルミネセンスディスプレイ
JP2002072947A (ja) * 2000-08-29 2002-03-12 Nec Corp ディスプレイの駆動回路及び表示装置
JP2002341842A (ja) * 2000-09-26 2002-11-29 Matsushita Electric Ind Co Ltd 表示装置とその駆動方法および情報表示装置
JP2002258805A (ja) * 2001-03-01 2002-09-11 Matsushita Electric Ind Co Ltd 液晶表示装置とそれを用いた情報表示装置および液晶表示装置の駆動方法
JP2003308043A (ja) * 2002-02-12 2003-10-31 Rohm Co Ltd 有機ｅｌ駆動回路および有機ｅｌ表示装置
JP2003323145A (ja) * 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd 電流出力型駆動装置及びそれを用いた表示装置
JP2004054234A (ja) * 2002-05-28 2004-02-19 Rohm Co Ltd 有機ｅｌ駆動回路の駆動電流値調整回路、有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP2004133138A (ja) * 2002-10-09 2004-04-30 Canon Inc 画像表示装置
JP2005017979A (ja) * 2003-06-30 2005-01-20 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP2008515016A (ja) * 2004-09-30 2008-05-08 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法および装置
JP2008515018A (ja) * 2004-09-30 2008-05-08 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法および装置

Also Published As

Publication number Publication date
US20070046603A1 (en) 2007-03-01
CN101065794A (zh) 2007-10-31
WO2006035247A1 (en) 2006-04-06
TWI419600B (zh) 2013-12-11
DE112005002415B4 (de) 2015-05-21
HK1106859A1 (en) 2008-03-20
KR20070083846A (ko) 2007-08-24
GB0708322D0 (en) 2007-06-06
KR101253685B1 (ko) 2013-04-11
GB2433827A (en) 2007-07-04
DE112005002415T5 (de) 2007-08-23
GB0421711D0 (en) 2004-11-03
GB2433827B (en) 2009-07-08
US7944410B2 (en) 2011-05-17
CN101065794B (zh) 2010-09-08
JP5107044B2 (ja) 2012-12-26
TW200618666A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP5107044B2 (ja) マルチラインアドレッシング方法、及び装置
JP5383044B2 (ja) マルチラインアドレッシング方法および装置
JP5133687B2 (ja) マルチラインアドレッシング方法および装置
JP5591472B2 (ja) 電流駆動表示システム
KR101347931B1 (ko) 디스플레이를 구동하는 방법, 기록 매체 및 디스플레이를 구동하기 위한 구동기
US8427402B2 (en) Passive matrix display drivers
JP2009521004A5 (ja)
TWI419120B (zh) 多線定址方法及裝置（一）

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090714

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees