JP2008515018A - マルチラインアドレッシング方法および装置 - Google Patents

マルチラインアドレッシング方法および装置 Download PDF

Info

Publication number
JP2008515018A
JP2008515018A JP2007534097A JP2007534097A JP2008515018A JP 2008515018 A JP2008515018 A JP 2008515018A JP 2007534097 A JP2007534097 A JP 2007534097A JP 2007534097 A JP2007534097 A JP 2007534097A JP 2008515018 A JP2008515018 A JP 2008515018A
Authority
JP
Japan
Prior art keywords
display
row
matrix
column
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007534097A
Other languages
English (en)
Other versions
JP5383044B2 (ja
Inventor
ユアン・クリストファー・スミス
ニコラス・ローレンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of JP2008515018A publication Critical patent/JP2008515018A/ja
Application granted granted Critical
Publication of JP5383044B2 publication Critical patent/JP5383044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/0208—Simultaneous scanning of several lines in flat panels using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本発明は、マルチラインアドレッシング(MLA)技術を使用して電気光学の、具体的には有機発光ダイオード(OLED)のディスプレイを駆動するための方法および装置に関する。発明の実施形態は、いわゆるパッシブマトリクスOLEDディスプレイでの使用に特に適している。それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイを駆動する方法であって、画像行列を定義する、表示用の画像データを受信すること 、少なくとも第1と第2の因子行列の積に前記画像行列を因数分解することであって、前記第1の因子行列が前記ディスプレイの行駆動信号を定義し、前記第2の因子行列が前記ディスプレイの列駆動信号を定義すること、および それぞれ前記第1および第2の因子行列によって定義された前記行および列駆動信号を使用して前記ディスプレイ行および列電極を駆動することを含む方法。

Description

本発明は、マルチラインアドレッシング(MLA: multi-line addressing)技術を使用して電気光学の、具体的には有機発光ダイオード(OLED: organic light emitting diode)のディスプレイを駆動するための方法および装置に関する。本発明の実施形態は、いわゆるパッシブマトリクスOLEDディスプレイでの使用に特に適している。本出願は、同じ優先日を有する、1組の3つの関連出願のうちの1つである。
電力消費の削減およびLCDの比較的遅いレスポンス率の増加のための液晶ディスプレイ(LCD: liquid crystal display)用のマルチラインアドレッシング技術は、たとえばUS2004/150608号、US2002/158832号およびUS2002/083655号に記載されてきた。しかし、これらの技術は、OLEDが放射型の技術であり、LCDが変調器の形であるというOLEDとLCDの基本的な違いから生じる差のために、OLEDディスプレイには適していない。さらに、OLEDは、電流の印加によってほぼ線形の応答を示し、LCDセルは、印加される電圧のRMS(root-mean-square:二乗平均平方根)値に応じて変化する非線形の応答を有する。
OLEDを使用して製造されたディスプレイは、LCDおよび他のフラットパネル技術に勝る複数の利点をもたらす。それらは、(LCDと比較して)明るく、多彩であり、高速に切り換わり、広視野角を提供し、また様々な基板上での作製が容易で安価である。有機(ここでは有機金属を含む)LEDは、ポリマー、小分子およびデンドリマーを含めた材料を用いて、使用された材料によって決まる様々な色で製造され得る。ポリマーベースの有機LEDの例が、WO 90/13148号、WO 95/06400号およびWO 99/48160号に記載されており、デンドリマーベースの材料の例が、WO 99/21935号およびWO 02/067343号に記載されており、いわゆる小分子ベースのデバイスの例が、US 4539507号に記載されている。
一般的なOLED素子は、有機材料の2つの層を含み、これらの層のうちの1つは、発光ポリマー(LEP: light emitting polymer)、オリゴマー、発光低分子量物質など、発光材料の層であり、もう1つの層は、ポリチオフェン誘導体やポリアニリン誘導体など、正孔輸送材料の層である。
有機LEDは、単一色または多色の画素化されたディスプレイを形成するために、基板上で画素の行列に置かれてもよい。多色ディスプレイは、赤、緑および青の発光画素群を使用して構成されてもよい。いわゆるアクティブマトリクスディスプレイは、記憶素子、一般に各画素に関連する記憶コンデンサおよびトランジスタを有し、パッシブマトリクスディスプレイは、こうした記憶素子を有しておらず、その代わりに、安定した画像の印象を与えるため反復して走査される。他のパッシブディスプレイは、セグメント化されたディスプレイを含み、このディスプレイでは、複数のセグメントが共通の電極を共有し、セグメントは、それの他の電極に電圧を印加することによって点灯され得る。セグメント化された単純なディスプレイは走査される必要はないが、セグメント化された複数の領域を含むディスプレイでは、電極が(その数を減らすため)多重化され、次いで走査されることができる。
図1Ａは、OLEDデバイス100の一例の鉛直断面図を示している。アクティブマトリクスディスプレイでは、画素の面積の一部が、関連する駆動回路によって占められる(図1Ａに図示せず)。このデバイスの構造は、例示するため、いくらか簡略化されている。
OLED100は、基板102、一般には0.7mmまたは1.1mmのガラスであるが、任意選択により透明プラスチック、または実質上透明の他の何らかの材料を含む。陽極層104は、一般には約150nmの厚さのITO((indium tin oxide:インジウムスズ酸化物)を含む基板上に置かれ、この基板の一部の上には、金属接触層が設けられる。一般に、接触層は、約500nmのアルミニウム、またはクロムの層の間に挟まれたアルミニウムの層を含み、これは、陽極金属と呼ばれることがある。ITOで覆われたガラス基板、および接触金属は、米国のCorning社から入手可能である。ITOの上の接触金属は、具体的にはデバイスへの外部接触のために陽極接続が透明である必要はない場合に、抵抗が減少した経路を提供するのに役立つ。接触金属は、それが必要とされない場合、具体的には、それがさもなければディスプレイを不明瞭にする場合、エッチングの後に続くフォトリソグラフィの標準のプロセスによって、ITOから取り除かれる。
実質上透明な正孔輸送層106は、エレクトロルミネセンス層108および陰極110が後に続いている陽極層の上に置かれる。エレクトロルミネセンス層108はたとえばPPV(poly(p-phenylenevinylene):ポリ(p-フェニレンビニレン))を含むことができ、陽極層104とエレクトロルミネセンス層108との正孔エネルギーレベルを一致させるのに役立つ正孔輸送層106は、導電性透明ポリマー、たとえばドイツのBayer AG社からのPEDOT:PSS (polystyrene-sulphonatedoped polyethylene-dioxythiophene:ポリエチレンスルホン酸ドープポリエチレンジオキシチオフェン)を含み得る。一般的なポリマーベースの素子では、正孔輸送層106は、約200nmのPEDOTを含むことができ、発光ポリマー層108は一般に、約70nmの厚さである。これらの有機層は、スピンコーティング(後にプラズマエッチングまたはレーザアブレーションによって不所望の部分から材料を取り除く)、またはインクジェット印刷によって置かれてもよい。この後者のケースでは、有機層がその中に置かれ得る窪み(well)を定義するために、バンク112が、たとえばフォトレジストを使用して基板上に形成されてもよい。こうした窪みによって、ディスプレイの発光領域または画素が定義される。
陰極層110は一般に、アルミニウムのより厚いキャッピング層で覆われた、(たとえば物理的な蒸着によって置かれた)カルシウムやバリウムなどの低仕事関数金属を含む。電子エネルギーレベル一致の向上のため、任意選択で追加の層が、フッ化リチウム層などのエレクトロルミネセンス層に直接隣接して設けられてもよい。陰極線の相互の電気的分離は、陰極セパレータ(図1Ａに図示せず)を使用することによって達成されまたは向上されてもよい。
同じ基本構造が、小分子およびデンドリマー素子用にも使用されることができる。一般に、複数のディスプレイが単一の基板上で作製され、製造プロセスの終わりに、基板が刻まれ、封入容器の前に分離されたディスプレイは、酸化および水分の移入を防ぐため、それぞれに取り付けられる。
OLEDを点灯させるために、電力が、図1Ａにバッテリ118によって示された陽極と陰極の間に印加される。図1Ａに示す例において、光は、透明陽極104、および基板102を通って放射され、陰極は一般に反射性であり、こうした装置は、「ボトムエミッタ」と呼ばれる。陰極(「トップエミッタ」)を通過して放射する素子は、陰極が実質上透明となるように、たとえば陰極層110の厚さを50〜100nm未満に保つことによって構成されることもできる。
有機LEDは、単一色または多色の画素化されたディスプレイを形成するために、基板上で画素の行列に置かれてもよい。多色ディスプレイは、赤、緑および青の発光画素群を使用して構成されてもよい。こうしたディスプレイでは、個々の要素は一般に、画素の選択のため行(または列)ラインを駆動することによってアドレッシングされ、画素の行(または列)は、ディスプレイの作成のために書き込まれる。いわゆるアクティブマトリクスディスプレイは、記憶素子、一般に各画素に関連する記憶コンデンサおよびトランジスタを有し、パッシブマトリクスディスプレイは、こうした記憶素子を有しておらず、その代わりに、安定した画像の印象を与えるためTV画像といくらか同様に、反復して走査される。
次に図1Ｂを参照すると、これは、パッシブマトリクスOLEDディスプレイ150の簡略化された横断面を示しており、この図では、図1Ａの要素と同様の要素が、同じ参照番号によって示されている。図示するように、正孔輸送層106および電子発光108層は、それぞれ陽極金属層104および陰極層110内で定義された互いに垂直の陽極線および陰極線の交点で、複数の画素152に細分割されている。この図では、陰極層110内で定義された導電線154がページに達しており、陰極線に対して直角に伸びる複数の陽極線158のうちの1つの断面が示されている。陰極線と陽極線の交点のエレクトロルミネセンス画素152は、関連するライン間に電圧を加えることによりアドレッシングされ得る。陽極金属層104は、ディスプレイ150に外部接触を提供し、(陽極金属のリードアウト上で陰極層パターンを実行することにより)OLEDへの陽極と陰極の両方の接続のために使用されてもよい。上記で言及されたOLED材料、具体的には発光ポリマーおよび陰極は、酸化および水分の影響を受けやすく、したがって素子は、金属缶111内に封入され、紫外線硬化エポキシ系接着剤113によって陽極金属層104に取り付けられ、接着剤内の小さいガラスビードが、金属缶による接触および接触のショートを防止する。
次に図2を参照すると、これは、図1Ｂに示されたタイプの型のパッシブマトリクスOLEDディスプレイ150の駆動構成を概念的に示している。複数の定電流発生器200が設けられており、それぞれが電源線202、および複数の列ライン204のうちの1つに接続されており、明瞭にするため、列ライン204のうちの1つだけが示されている。複数の行ライン206(そのうちの1つだけが示されている)も設けられており、行ラインはそれぞれ、交換接続210によって接地線208に選択的に接続され得る。図示するように、線202に電源電圧がかかる場合には、列ライン204は、陽極接続158を含み、行ライン206は、陰極接続154を含むが、電源線202が負であり、接地線208に対するものであれば、接続は逆にされる。
図示するディスプレイの画素212は、それに印加される電力を有し、したがって点灯される。画像を作成するために、行のための接続210は、完全な行がアドレッシングされるまで列ラインのそれぞれが順に駆動される間維持され、次いで、次の行が選択され、プロセスが繰り返される。しかし、好ましくは、個々の画素がより長くオンのままとどまることを可能にし、したがって全体的な駆動レベルを低減させるために、行が選択され、すべての列が並列に書き込まれ、すなわち電流が、行内の各画素をその所望の輝度で点灯させるため各列ラインに同時に加えられる(drive onto)。列内の各画素は、次の列がアドレッシングされる前に順にアドレッシングされ得るが、これは、とりわけ列のキャパシタンスの影響のため、好ましくない。
パッシブマトリクスOLEDディスプレイでは、どの電極を行電極と呼び、またはどの電極を列電極と呼ぶかは任意であり、本明細書では、「行」と「列」が区別なく用いられることが当業者には理解されよう。
素子を通って流れる電流によってOLEDの輝度が決まるので、OLEDに電圧制御型ではなく電流制御型の駆動を与えることは通常のことであり、これによって、それが生成するフォトンの数が決まる。電圧制御型の構成では、輝度は、ディスプレイの面積にわたって、時、温度および寿命によって変化することがあり、所与の電圧で駆動されるときに画素の輝度がどのよう見えるかを予測することが困難になる。カラーディスプレイでは、色の表現の精度も影響を受け得る。
画素の輝度を変化させる従来の方法は、パルス幅変調(PWM: Pulse Width Modulation)を使用して画素を定時に変化させることである。従来のPWM方式では、画素は完全にオンまたは完全にオフであるが、画素の見かけの輝度は、観察者の目の中での積算(integration)のため変化する。代替の方法は、列駆動電流を変化させることである。
図3は、従来技術によるパッシブマトリクスOLEDディスプレイのための一般的な駆動回路の概要図300を示している。OLEDディスプレイは、破線302によって示されており、対応する行電極接触306をそれぞれが有している複数n個の行ライン304、および対応する複数の列電極接触310をそれぞれが有する複数m個の列ライン308を含む。OLEDは、行と列ラインの各対の間で接続され、図示する構成では、その陽極が列ラインに接続されている。y-ドライバ314は定電流で列ライン308を駆動し、x-ドライバ316は行ライン304を駆動し、行ラインを選択的にアースに接続する。y-ドライバ314およびx-ドライバ316は一般に、両方ともプロセッサ318の管理下にある。電源320は、回路に、具体的にはy-ドライバ314に電力を供給する。
OLEDディスプレイドライバの一部の例は、US 6014119号、US 6201520号、US 6332661号、EP 1079361A号およびEP 1091339A号に記載されており、PWMを使用するOLEDディスプレイドライバ集積回路は、米国、マサチューセッツ州、BeverlyのClare Micronix of Clare, Inc.社によって販売されている。改良型のOLEDディスプレイドライバの一部の例は、本出願人の同時係属出願WO 03/079322号およびWO 03/091983号に記載されている。具体的には、参照により本明細書に組み込まれているWO 03/079322号は、コンプライアンスの向上を伴うデジタル制御可能なプログラマブル電流発生器について記載している。
US 2004/150608号 US 2002/158832号 US 2002/083655号 WO 90/13148号 WO 95/06400号 WO 99/48160号 WO 99/21935号 WO 02/067343号 US 4539507号 US 6014119号 US 6201520号 US 6332661号 EP 1079361A号 EP 1091339A号 WO 03/079322号 WO 03/091983号 英国特許出願第0428191.1号 D. D. Lee、H. S. Seung、「Algorithms for non-negative matrix factorization」 P. Paatero、 U. Tapper、「Least squares formulation of robust non-negative factor analysis」、Chemometr. Intell. Lab、37 (1997)、23〜35頁 P. Paatero、「A weighted non-negative least squares algorithm for three-way 'PARAFAC' factor analysis」、Chemometr. Intell. Lab、38 (1997)、223〜242頁 P. Paatero、P. K. Hoppeなど、「Understanding and controlling rotations in factor analytic models」、Chemometr. Intell. Lab、60 (2002)、253〜264頁 J. W. Demmel、「Applied numerical linear algebra」、Society for Industrial and Applied Mathematics, Philadelphia、1997年 S. Juntto, P. Paatero、「Analysis of daily precipitation data by positive matrix factorization」、Environmetrics, 5 (1994)、127〜144頁 P. Paatero, U. Tapper、「Positive matrix factorization: a non-negative factor model with optimal utilization of error estimates of data values」、Environmetrics, 5 (1994)、111〜126頁 C. L. Lawson、R. J. Hanson、「Solving least squares problems」、Prentice-Hall、Englewood Cliffs、NJ、1974年 「Algorithms for Non-negative Matrix Factorization」、Daniel D. Lee、H. Sebastian Seung、556〜562頁、Advances in Neural Information Processing Systems 13、Neural Information Processing Systems (NIPS) 2000、Denver、CO、USA、MIT Press 2001 「Existing and New Algorithms for Non-negative Matrix Factorization」、Wenguo Liu & Jianliang Yi、www.dcfl.gov/DCCI/rdwg/nmf.pdf http://www.cs.utexas.edu/users/liuwg/383CProject/CS_383C_Project.htm 「Numerical Recipes in C: The Art of Scientific Computing」、Cambridge University Press 1992
OLEDディスプレイの寿命を向上させることができる技術が引き続き求められている。パッシブマトリクスディスプレイはアクティブマトリクスディスプレイより遥かに安価に製造することができるので、パッシブマトリクスディスプレイに適用可能な技術が特に求められている。OLEDの駆動レベル(したがって輝度)を低減すると素子の寿命を著しく向上させることができ、たとえばOLEDの駆動/輝度を半減させると、その寿命は約4倍に増加し得る。本発明者は、具体的にはパッシブマトリクスOLEDディスプレイにおいて最大ディスプレイ駆動レベルを減少させ、したがってディスプレイ寿命を増加させるために、マルチラインアドレッシング技術が使用され得ることを認識している。
行列分解を用いたMLAアドレッシング
したがって、本発明の第1の態様によれば、それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイを駆動する方法が提供され、該方法が、画像行列を定義する、ディスプレイのための画像データを受信すること、前記画像行列を、少なくとも第1と第2の因子行列の積に因数分解することであって、前記第1の因子行列が前記ディスプレイのための行駆動信号を定義し、前記第2の因子行列が前記ディスプレイのための列駆動信号を定義すること、およびそれぞれ前記第1および第2の因子行列によって定義された前記行および列駆動信号を使用して前記ディスプレイ行および列電極を駆動することを含む。
この方法の実施形態では、ディスプレイのための行および列駆動信号(実施形態では、後述するようにスケーリングされ得る)を定義する少なくとも2つの因子行列に画像行列を因子分解することによって、ディスプレイの画素の駆動がより長い時間間隔にわたって広げられ、したがって、所与の見かけの輝度について最大の画素駆動が減少され、見る人の目の中での積算を考慮に入れることが可能になる。したがって、好ましくは、駆動は、複数の行電極を、複数の列電極と組み合わせて駆動することを含む。このように、各ラインまたはディスプレイの行の必要な発光プロファイルを、単一のライン走査周期のインパルスとしてではなく複数のライン走査周期にわたって構築するために、それぞれ異なる行の画素のルミネセンス間の相関が利用され得る。一部の利益は、ライン走査周期の総数が従来のライン単位(line-by-line)走査型ディスプレイのものと同じである場合でも得ることができる。
好ましい実施形態では、第1および第2の因子行列のいずれも事前に定義されず、または予め定められない。そうではなく、それぞれの新しい画像についての第1と第2の両方の因子行列が、すなわち、表示用の画像を定義する受信された画像データの各ブロックについて再計算される。
したがって、好ましくはこの方法は、表示画像を構築するために、連続した行および列信号セットでディスプレイを駆動し、各セットの信号が、表示画面のサブフレームを定義し、サブフレームが、所望の完全な画像を定義するために結合する。ここでは、サブフレームは、時間および/または空間において所望の表示画像の一部を指すことができるが、好ましい実施形態では、サブフレームは、たとえばそれぞれが従来の線走査周期に類似する連続した時間間隔中に表示され、したがって、迅速に連続して表示されるとき、画素の所望の輝度が得られる。
以下で見られるように、この方法の実施形態では、画像行列因数分解は圧縮度を組み込むことができ、それによって、(許容可能な程度に圧縮される)本質的には同じ情報がより短い時間で、すなわち従来のフレーム周期と同じ周期にわたって、しかし各画素へのより少ない駆動によって表示されることができ、各ラインまたは行が、従来のディスプレイより長い周期の間有効に駆動される。カラーチャンネルが別々に処理される(因数分解される)カラーディスプレイでは、それぞれ異なる圧縮度が、それぞれ異なるカラーチャンネルに適用されてもよい。この場合、人間の目は赤または青レベルの差より緑レベルの差(誤差またはノイズ)に対してより敏感なので、(RBGディスプレイ)の緑チャンネルに対して、より小さい圧縮が適用されることが好ましい。
実施形態では、サブフレームの数は、ディスプレイの行数および列数のうちの小さい方の数より大きくなく、好ましくは、サブフレームの数は、行数および列数のうちの小さい方より小さい。一部の適用では、ディスプレイについてどれが行であり、どれが列であるかを任意に定義する柔軟性は、たとえば既存の設計との互換性を望むことによって制限されることがあり、その場合、サブフレームの数は好ましくは、ディスプレイの行数または列数より大きくない(それより小さいのが好ましい)。それぞれの画素(またはカラーディスプレイのサブピクセル)が、対応する行および列電極によってアドレス可能であり、したがって、ディスプレイの行および列への参照が、ディスプレイの行および列電極への参照として理解され得るディスプレイが考えられる。
この方法の実施形態では、第1の因子行列は、行電極の数、および使用される複数のサブフレームの数(ハードウェアおよび/またはソフトウェアによって決まることがあり、またはたとえば表示品質に応じて選択可能であり得る)によって決定される次元を有する。同様に、第2の因子行列は、列電極の数、およびサブフレームの数によって決定される次元を有する。上述したように、第1および第2の因子行列は好ましくは、たとえば、ディスプレイの最大の画素輝度が、(受信されたデータから実質上完全な画像を表示するため同じフレーム周期全体で)同じ画像データを使用した同じディスプレイの行単位の駆動に比べて減少されるように、サブフレームの数または行列の次元を制限することによって構成される。最大の画素輝度を減少させ、すなわち最大の画素駆動を減少させると、全体的なディスプレイ寿命が増加する。繰り返すと、RBGディスプレイでは、(青または赤に対して)緑のレンダリング精度を向上させるために、1つの色、具体的には緑について、別の色より多くのサブフレームが使用され得る。
大まかに述べると、画素駆動/輝度のダイナミックレンジは、より高い画素駆動信号を減少させることによって減少され、これによって、ディスプレイ寿命がほぼ比例して増加する。これは、寿命が画素駆動(輝度)の2乗に対して減少するためであるが、観察者に同じ見かけ輝度を提供するため画素が駆動されなければならない時間の長さは、画素駆動の減少に対して実質上直線的に増加するにすぎない。
この方法の一部の実施形態では、行列の因数分解は、3つの因子行列、すなわち第1および第2の因子行列、ならびに第3の因子行列へ特異値分解(SVD: singular value decomposition)を含み、第3の因子行列は実質上対角である(正またはゼロの要素がいわゆる特異値を定義する)。この場合、行駆動信号は、第1と第3の因子行列の組合せによって定義され、列駆動信号は、第2と第3の因子行列の組合せによって定義される。これらの組合せによって正または負の要素を有する行列が生じるので、この方法の実施形態は、OLEDディスプレイなどのエレクトロルミネセンスディスプレイにではなく、液晶ディスプレイ(LCD: liquid crystal display)に最も適している。しかし、SVDベースの方法は、たとえば、非負(すなわち正またはゼロ)の値の要素を強制する反復方式に組み込まれてもよい。
SVD行列因数分解では、第3行列の対角要素は、第1および第2の因子行列に対応する値について重みを有効に定義し、したがって、これによって、実質上、表示されるサブフレームの数を減らすことによって画像データを圧縮するための単純明快な方法が提供される。したがって、この方法の実施形態では、ディスプレイの選択的駆動が使用され、この選択的駆動では、しきい値未満の第3の因子行列の対角値で定義される行および列駆動信号が無視され、実質上、第3因子行列の対角値のしきい値に依存して、駆動信号が圧縮される。
たとえば赤、緑および青のカラーチャンネルに別々の因子分解が適用されるカラーディスプレイでは、たとえば緑についてより低いしきい値を使用することによって、または因数分解の前にそれぞれのカラーチャンネルの重みを使用してカラーチャンネル情報をスケーリングし、次いで、結果をスケーリングして戻し、または因数分解の後に逆スケーリング操作を使用することによって、緑チャンネルに他のチャンネルより大きい重みを与えることが好ましい。代替の手法は、因数分解手順(組み合わされたカラーチャンネルについての単一の画像データ行列に一般に適用される)の間、赤、緑および青の個々のデータ値をそれぞれ異なるやり方で重み付けすることである。実際には、これは、因数分解時に緑のデータ値に1より大きいスケールファクタをかける(および総重みで割る)ことを含む。これは、因数分解の前にスケールアップし、因数分解の後に戻すことに数学上等価であるが、たとえば、(浮動小数点ではなく)一定数のビット整数型の表現が使用される場合、丸め誤差を減少させることができる。
類似の技術が、後述の非負行列因数分解(NMF: non-negative matrix factorization )など、他の因数分解法と共に使用され得る。
この方法の他の実施形態では、因数分解は、(三角および直交行列への)QR分解または(上および下三角行列への)LU分解を含む。しかし、一部のさらなる好ましい実施形態では、画像行列因数分解は、非負行列因数分解(NMF)を含む。
大まかに言うと、NMFでは画像行列I(非負である)は、IがWとHの積に実質上等しくなるように、行列WとHの対に因数分解され、ただしWおよびHは、それらの要素がすべて0以上であるという制約のもと選択される。一般的なNMFアルゴリズムは、IとWHの間のユークリッド距離の2乗などのコスト関数を最小化することを目的として近似を向上させるため、反復してWとHを更新する。
非負行列因数分解は、単純OLEDが「負」のルミネセンスを生成するように駆動することができないので、エレクトロルミネセンスディスプレイ、具体的にはOLEDディスプレイなど、放射型ディスプレイを駆動するのに特に有用であり、したがって、少なくともパッシブマトリクスOLEDディスプレイを駆動するために、第1および第2因子行列の要素が正または0であることが必要である。
LCDディスプレイを駆動する場合、また画素に関連する回路が正と負の両方の駆動入力を可能にするよう設計されているアクティブマトリクスOLEDディスプレイを駆動する場合、状況は異なり、光出力が一連の駆動入力信号の和または積分となるように、たとえば画素に関連するコンデンサからの負荷が加算または減算される。
非負行列因数分解(NMF)では、行列Iがm×n(行×列)の次元を有する場合、行列Wはm×pの次元を有し、行列Hはp×nの次元を有し、ただしpは一般に、nとmの両方より小さくなるように選択される。したがって、WおよびHがIより小さく、これによって元の画像データの圧縮がもたらされる。大まかに述べると、Wは、画像データIの線形近似のため基礎を定義するものと見なすことができ、多くの場合、Iの良好な表現は、画像が一般に、全くのランダムデータではなく、いくらか固有の相関された構造を含むので、比較的に少数の基底ベクトルで達成され得る。この画像圧縮は、そうでない場合(従来の行単位のラスタ走査)より少数の行/列駆動イベントで画像が表示されることを可能にするので有用である。これは、したがって、同じフレーム周期の間、それぞれの画素がより長い間駆動されることができ、したがって同じ見かけの画素輝度に必要な画素駆動信号が減少され、よってディスプレイ寿命が向上されること意味する。非常に大きい数の画素、たとえば3000×2000画素のアクティブマトリクスディスプレイなどの大きいディスプレイでは、この技術は、表示データのより迅速な更新をも容易にする。場合によっては、たとえば事前に定義されたグラフィックアイコンまたはロゴが表示されている場合、画像の少なくともこの部分についての行列因数分解は、ロゴまたはアイコンを含む画像の処理を迅速化するため、事前に計算されまたは格納されることができる。
走査されたディスプレイの一般的な外観を与えるために、列を行配列に(また対応する行を列配列に)並べることが可能である。これは、第1の因子行列の行および第2の因子行列の列を含む要素セットの対が、数学的結果に影響を及ぼさずに、対応する対と交換され得るからである。走査されたディスプレイの外観を提供するように行列を並べ換えることは、画像行列因数分解の計算によりディスプレイの明るい領域への駆動信号の任意の順序付けがもたらされ得るので有用であり、この明るい領域は、フレーム間で変化することがあり、動きのアーチファクトまたはジッタの外見を生じさせることがある。表示画像の明るい領域が一般に単一の方向に、ディスプレイの上から下へと一般に点灯されるように因子行列内のデータを並べ換えることによって、フリッカを減少させることができる。
上述の方法の実施形態では、画素は赤、緑および青のサブピクセルを含むが、画像データがこれらの各カラーチャンネルのデータを含むにもかかわらず、これらが一緒に単一の「結合された」行列として扱われることが好ましい。しかし、因数分解が、1つのチャンネル、具体的には緑についての行列の因数分解が平均して他のカラーチャンネルの行列の因数分解より正確であるという制約のもとで実施されるのが好ましい。したがって、たとえば、さらなるサブフレームが緑チャンネルのために使用されてもよく、かつ/またはより低い誤差しきい値が緑チャンネル処理に適用されもよく、かつ/または赤/青チャンネルに比べてより大きい重みが緑チャンネルに与えられてもよく、かつ/または比較的により小さい圧縮が緑チャンネルに適用されてもよい。これは、上述したように、人間の目が赤または青レベルの差よりも緑レベルの差(誤差またはノイズ)に対してより敏感なためである。類似の技術が、後述する本発明の他の態様において適用されてもよく、本発明は、上述の緑チャンネル処理技術を、以下で述べる本発明の他の態様のコンテキストで実施するための手段をも企図している。
本発明の第2の態様によれば、それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイを駆動する方法が提供され、該方法が、表示用の画像データを受信すること、前記画像データを複数のサブフレームにフォーマットすることであって、前記サブフレームがそれぞれ、複数の前記行電極を複数の前記列電極と同時に駆動するためのデータを含むこと、および前記行および列電極を前記サブフレームデータで駆動することを含む。
実施形態では、画像データを複数のサブフレームにフォーマットすることによって、同じ画素が2つ(または3つ以上)のサブフレームで駆動され、したがって同じ見かけの輝度について最大駆動が減少されることが可能となり、よってディスプレイ寿命が増加する。好ましくは、フォーマットすることは、画像データを複数のサブフレームに圧縮することを含み、一部の実施形態では、画像またはサブフレームデータの何らかのスケーリングが適用されることもできる。上述するように、圧縮は、特異値分解(SVD)、または非負行列因数分解(NMF)を使用することができる。
上述の方法の好ましい実施形態は、有機発光ダイオードディスプレイを駆動するのに特に有用である。
関連する態様では、本発明は、それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイのためのドライバを提供し、該ドライバが、画像行列を定義する、表示用の画像データを受信する手段と、少なくとも第1と第2の因子行列の積に前記画像行列を因数分解する手段であって、前記第1の因子行列が前記ディスプレイのための行駆動信号を定義し、前記第2の因子行列が前記ディスプレイのための列駆動信号を定義する手段と、それぞれ前記第1および第2の因子行列によって定義される前記行および列駆動信号を出力する手段とを含む。
本発明はさらに、それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイのためのドライバを提供し、該ドライバが、表示用の画像データを受信する手段と、前記画像データを複数のサブフレームにフォーマットする手段であって、前記サブフレームがそれぞれ、複数の前記行電極を複数の前記列電極と同時に駆動するためのデータを含む手段と、前記行および列電極を駆動するための前記サブフレームデータを出力する手段とを含む。
本発明はさらに、それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイのためのドライバを提供し、該ドライバが、画像行列を定義する、表示用の画像データを受信するための入力と、前記ディスプレイの前記行および列電極を駆動するためのデータを供給するための出力と、前記画像データを格納するためのデータメモリと、プロセッサ実施可能命令を格納するプログラムメモリと、前記命令をロードし実施するために前記入力、前記出力、前記データメモリおよび前記プログラムメモリに結合されたプロセッサとを含み、前記命令は、前記画像データを入力し、前記画像行列を少なくとも、前記ディスプレイのための行駆動信号を定義する第1の因子行列と前記ディスプレイのための列駆動信号を定義する第2の因子行列との積に因数分解し、それぞれ前記第1および第2の因子行列によって定義された前記行および列駆動信号を出力するように、前記プロセッサを制御するための命令を含む。
本発明はさらに、それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイのためのドライバを提供し、該ドライバが、画像行列を定義する、表示用の画像データを受信するための入力と、前記ディスプレイの前記行および列電極を駆動するためのデータを供給するための出力と、前記画像データを格納するためのデータメモリと、プロセッサ実施可能命令を格納するプログラムメモリと、前記命令をロードし実施するために前記入力、前記出力、前記データメモリおよび前記プログラムメモリに結合されたプロセッサとを含み、前記命令は、前記画像データを入力し、複数の前記行電極を複数の前記列電極と同時に駆動するためのデータをそれぞれが含む複数のサブフレームに前記画像データをフォーマットし、前記行および列電極を駆動するための前記サブフレームデータを出力するように、前記プロセッサを制御する。
本発明はさらに、プロセッサ制御コードと、上記の方法およびディスプレイドライバを実施するためのコードを搬送するキャリア媒体とを提供する。このコードは、たとえばデジタル信号プロセッサ(DSP: digital signal processor)用の従来のプログラムコードまたはマイクロコード、ASICまたはFPGAを設定しまたは制御するためのコード、またはVerilog(商標)などハードウェア記述言語用のコードを含むことができ、こうしたコードは、複数の結合された構成要素間で分散されてもよい。このキャリア媒体は、ディスクなどの従来の記憶媒体、ファームウェアなどのプログラムされたメモリ、または光や電気の信号搬送波などのデータキャリアを含み得る。
次に、本発明のこれらおよび他の態様について、例示するためだけに、添付の図面を参照してさらに述べる。
第1の行Aと第2の行Bとを含むパッシブマトリクスOLEDディスプレイの1対の行について考慮されたい。従来のパッシブマトリクス駆動方式では、行は以下の表1に示すように駆動され、各行が完全にオンの状態(1.0)または完全にオフの状態(0.0)にある。
Figure 2008515018
比率A/(A÷B)について考慮されたい。上記の表1の例では、これは、ゼロまたは1であるが、しかし、2つの行内の同じ列の画素が両方の行において完全オンでないならば、この比率は、所望の画素輝度を依然として提供しながら減少されることができる。このように、最大駆動レベルは減少され、画素寿命は増加し得る。
第1のライン走査では、輝度は以下であり得る。
第1の周期
0.0 0.361 0.650 0.954 0.0
0.0 0.015 0.027 0.039 0.0
第2の周期
0.2 0.139 0.050 0.046 0.0
0.7 0.485 0.173 0.161 0.0
以下のことが見出される。
1. 2つの行間の比は、単一の走査周期において等しい(第1の走査周期では0.96、第2の走査周期では0.222)。
2. 2つの行間の輝度は、必要な値まで増加する。
3. 最大輝度は、標準の走査時の輝度以下である。
上記の例は、単純な2ラインの場合の技術について実証している。輝度データの比が、2つのライン間で類似する場合、より多くの利益が得られる。画像データに関する計算のタイプによって、輝度は、平均30パーセント以上減少させることができ、それには、画素寿命に対するかなりの有益な効果があり得る。この技術を、より多くの行について同時に考慮するように拡張することによって、より多くの利益がもたらされ得る。
SVD画像行列分解を使用するマルチラインアドレッシングの一例が、以下に示されている。
駆動システムが行列の積として表されており、だたし、Iは画像行列(ビットマップファイル)であり、Dは表示画像であり(Iと同じであるべきである)、Rは行駆動行列であり、Cは列駆動行列である。Rの列は、「ライン周期」内の行への駆動を表しており、行またはRは、駆動される行を表している。したがって、1度に1行のシステムは、単位行列である。6×4ディスプレイの市松模様の表示では、
Figure 2008515018
それは、画像と同じである。
次に、2フレーム駆動方法の使用について考慮されたい。
Figure 2008515018
この場合も、これは、画像行列と同じである。
駆動行列は、以下のように特異値分解を使用することによって(MathCad命名法を使用して)計算することができる。
X:=svd(I T) (UおよびVを与える)
Y:=svds(I T) (対角要素のベクトルとしてSを与える)
Yが2つの要素、すなわち2つのフレームだけを有することに留意されたい。
Figure 2008515018
U:=小行列(X, 0, 5, 0, 3) (すなわち上位6行)
V:=小行列(X, 6, 9, 0, 3)T (すなわち下位4行)
Figure 2008515018
W:= diag(Y) (すなわちYを対角行列としてフォーマットする)
Figure 2008515018
D:=(U・W・V)T
Dのチェック
Figure 2008515018
(最後の2つの空の列に留意されたい)
R:=小行列(R, 0, 3, 0, 1) ) (非空の列を選択)
Figure 2008515018
(Rを縮小するので、したがって、Cは、上位の行だけに縮小される)
Figure 2008515018
それは、所望の画像と同じである。
次に、より一般的なケース、文字「A」の画像について考慮されたい。
Figure 2008515018
(Yが2つの要素、すなわち3つのフレームだけを有することに留意されたい)
Figure 2008515018
(最後の空の列に留意されたい)
Figure 2008515018
(Rを縮小するので、したがってCは上位の行だけに縮小される)
Figure 2008515018
それは、所望の画像と同じである。
この場合、RおよびCに、パッシブマトリクスOLEDディスプレイを駆動するのに望ましくない負の数がある。検査によって、正の因数分解が可能であることが分かり得る。
Figure 2008515018
非負行列因数分解(NMF)は、一般的なケースでこれを達成するための方法を提供する。非負行列因数分解では、画像行列Iは、以下のように因数分解される。
I=W・H (数式3)
NMF技術の一部の例は、参照により本明細書にすべて組み込まれている以下の諸文献に記載されている。
D. D. Lee、H. S. Seung、「Algorithms for non-negative matrix factorization」、P. Paatero、 U. Tapper、「Least squares formulation of robust non-negative factor analysis」、Chemometr. Intell. Lab、37 (1997)、23〜35頁、P. Paatero、「A weighted non-negative least squares algorithm for three-way 'PARAFAC' factor analysis」、Chemometr. Intell. Lab、38 (1997)、223〜242頁、P. Paatero、P. K. Hopkeなど、「Understanding and controlling rotations in factor analytic models」、Chemometr. Intell. Lab、60 (2002)、253〜264頁、J. W. Demmel、「Applied numerical linear algebra」、Society for Industrial and Applied Mathematics, Philadelphia、1997年、S. Juntto, P. Paatero、「Analysis of daily precipitation data by positive matrix factorization」、Environmetrics, 5 (1994)、127〜144頁、P. Paatero, U. Tapper、「Positive matrix factorization: a non-negative factor model with optimal utilization of error estimates of data values」、Environmetrics, 5 (1994)、111〜126頁、C. L. Lawson、R. J. Hanson、「Solving least squares problems」、Prentice-Hall、Englewood Cliffs、NJ、1974年、「Algorithms for Non-negative Matrix Factorization」、Daniel D. Lee、H. Sebastian Seung、556〜562頁、Advances in Neural Information Processing Systems 13、Neural Information Processing Systems (NIPS) 2000、Denver、CO、USA、MIT Press 2001および 「Existing and New Algorithms for Non-negative Matrix Factorization」、Wenguo Liu & Jianliang Yi、(www.dcfl.gov/DCCI/rdwg/nmf.pdf;本明細書で論じるアルゴリズムについてのソースコードは、http://www.cs.utexas.edu/users/liuwg/383CProject/CS_383C_Project.htmで見ることができる)。
図9Ｂに、NMF因数分解の手順が概略的に示されている。
上述の基本的な方式が実施されると、追加の利益のために、他の技術が使用され得る。たとえば、Windows(登録商標)タイプのアプリケーションでは珍しくない重複した画素行は、ライン周期の数を減少させるために同時に書き込まれることができ、したがってフレーム周期が短縮され、同じ積分輝度(integrated brightness)に必要な最大輝度が減少される。SVD分解が得られると、小さい(駆動)値だけを有するさらに下位の行は、最終的な画像の品質への重要性が減少するものなので、無視することができる。上述したように、上記のマルチラインアドレッシング技術は、表示された単一のフレーム内で適用されるが、1つまたは複数の行のルミネセンスプロファイルは、空間次元に加えてまたはその代わりに、時間次元上で構築されてもよいことが認識されよう。これは、フレーム間の時間補間が使用される動画圧縮技術によって容易にされ得る。
上記のMLA技術の実施形態は、カラーOLEDディスプレイにおいて特に有用であり、その場合、この技術は好ましくは、赤(R)、緑の(G)および青(B)のサブピクセル群、また任意選択で画素行間について使用される。これは、画像が類似の色のブロックを含む傾向があり、またR、GおよびBサブピクセル駆動の間の相関がしばしば、別個の画素間より高いからである。したがって、この方式の実施形態では、マルチラインアドレッシングのための行はR、GおよびB行にグループ化され、3つの行が、完全な画素、ならびにR 、GおよびB行の組合せを同時に選択することによって構築される画像を定義する。たとえば、表示される画像のかなりの領域が白である場合、画像は、列ドライバに適切な信号を適用しながら、まずR、GおよびB行のグループを一緒に選択することによって構築され得る。
MLA方式をカラーディスプレイに適用することには、さらなる利点がある。従来のカラーOLEDディスプレイでは、画素の行は、パターン「RGBRGB....」を有しており、したがって、行がイネーブルされるとき、別個の列ドライバが、点灯されたフルカラー画素を提供するためにR、GおよびBサブピクセルを同時に駆動することができる。しかし、3つの行は、構成「RRRR....」、「GGGG....」、「BBBB....」を有することができ、単一の列がR、GおよびBサブピクセルをアドレッシングする。この構成によって、たとえば赤の画素の行が、各行で3つの異なる色の材料のための領域を定義するのに必要な別個の「窪み」ではなく、(カソードセパレータによって隣接する谷間(trough)から分離された)単一の長い谷間で(インクジェット)印刷され得るので、OLEDディスプレイの応用が単純化される。これによって、組立て工程が取り除かれ、画素開口率(即ち、アクティブな画素によって占められた表示領域の割合)も増加する。したがって、さらなる態様では、本発明は、このタイプのディスプレイを提供する。
図4Ａは、こうした方式のためのディスプレイ/ドライバハードウェア構成400のブロック図を示している。見て分かるように、単一の列ドライバ402が、赤404、緑406および青408の画素をアドレッシングしている。赤、緑および青の行の順列は、行セレクタ/マルチプレクサ410を使用して、あるいは、以下でさらに述べるように、各行を制御する電流シンクを用いてアドレッシングされる。図4Ａから、この構成によって、赤、緑および青のサブピクセルが、それぞれが共通の電極を共有している、(窪みではなく)直線の谷間に印刷されることが可能になることが分かる。これによって、基板パターニングおよび印刷の複雑さが減少し、開口率が(したがって、必要な駆動の減少により寿命が間接的に)増加する。図4Ａの物理的素子レイアウトでは、複数のまたは異なるMLA駆動方式が実施され得る。
第1の例示的な駆動方式では、画像が、以下に示すようなシーケンスで行の群をアドレッシングすることにより構築される。
1. 白色成分:R、GおよびBが共に選択され、駆動される。
2. 赤+青が共に駆動される
3. 青+緑が共に駆動される
4. 赤+緑が共に駆動される
5. 赤のみ
6. 青のみ
7. 緑のみ
必要な色工程だけが、最小数の色組合せを使用して画像を構築するために実施される。その組合せは、適用例の要件に応じて、寿命を増加させ、かつ/または消費電力を削減するように最適化されてもよい。
代替の色MLA方式では、RGB行の駆動は3つのライン走査周期に分割され、それぞれのライン周期が1つの原色を駆動する。原色は、ディスプレイのラインまたは行に沿って所望のすべての色を囲む色域を形成するように選択されるR、GおよびBの組合せである。
1つの方法では、原色は、R+aG=aB、G+bR+bB、B+cR+cGであり、ただし、0>=a,b,c>=1であり、a、bおよびcは、それらの色域内の所望のすべての色を依然として囲みながら、最大の可能な値(a+b+c=最大)となるように選択される。
別の方法では、a、bおよびcは、一方式では、ディスプレイの全体的な性能を最も向上させるように選択される。たとえば、青の寿命が制限要因である場合は、aおよびbは、cを犠牲にして最大にされることができ、赤の電力消費が問題である場合は、bおよびcが最大にされることができる。これは、放射された総輝度が固定値に等しくあるべきであるからである。b=c=0とする、一例について考慮されたい。この場合、赤の輝度は、第1の走査周期に完全に達成されなければならない。しかし、b,c>0であれば、赤の輝度は、複数の走査周期にわたって徐々に増加され、したがって、ピーク輝度が減少され、赤のサブピクセル寿命および効率が増加する。
別の変形形態では、個々の走査周期の長さは、(たとえば走査周期の増加をもたらすため)寿命または電力消費を最適化するように調整することができる。
さらなる変形体では、原色は任意に、しかし、ディスプレイのライン上のすべての色を依然として囲む、可能な最小の色域を定義するように選択され得る。たとえば、極端なケースでは、再生可能な色域に緑の色合いしかないことになろう。
図4Ｂは、ディスプレイドライバハードウェア450の第2の例を示しており、この図では、図4Ａの要素と同様の要素は、同じ参照番号で示されている。図4Ｂで、ディスプレイは白(W)画素412の追加の行を含んでおり、この白画素もまた、3つの原色と組み合わせて駆動されるとき、カラー画像を構築するために使用される。
白サブピクセルを含むと、大まかに言って、青画素の需要が減少し、したがってディスプレイ寿命が増加し、あるいは、駆動方式に応じて、所与の色のディスプレイの電力消費が減少され得る。白以外の色は、たとえばマゼンタ、シアンおよび/または黄色を放射するサブピクセルが、たとえば色域の増加のために含まれてもよい。それぞれ異なる色のサブピクセルは、同じ領域を有する必要はない。
図4Ｂに示すように、それぞれの行は、図4Ａを参照して述べたように単一色のサブピクセルを含むが、従来の画素レイアウトが、各行に沿った連続のR、G、BおよびW画素で使用されることもできることが理解されよう。この場合、列は、4つの別個の列ドライバ、4つの各色について1つのドライバによって駆動される。
上述のマルチラインアドレッシング方式は、図4Ｂのディスプレイ/ドライバ構成に関連して、それぞれ異なる順列で、かつ/またはそれぞれ異なる駆動比で、(図示するような)行マルチプレクサまたは各行用の電流シンクを使用してアドレッシングされるR、G、BおよびW行の組合せで使用されてもよいことが理解されよう。上述したように、画像は、異なる行組合せを連続的に駆動することによって構築される。
上記で概説し、以下でより詳細に述べるように、一部の好ましい駆動技術は、OLEDディスプレイ画素への可変の電流駆動を使用する。しかし、行電流ミラーを必要としない、より単純な駆動方式が、ディスプレイの行を単独に選択するための1つまたは複数の行セレクタ/マルチプレクサを使用して、および上記で示した第1の例示的なカラーディスプレイ駆動方式による組合せで、実施されてもよい。
図4Ｃは、こうした方式での行選択のタイミングについて示している。第1の周期460では白、赤、緑および青の行が共に選択され駆動され、第2の周期470では白だけが駆動され、第3の周期480では赤だけが駆動され、すべてが、パルス幅変調駆動タイミングに従う。
次に図5Ａを参照すると、これは、上述したようなMLAアドレッシング方式を実施するパッシブマトリクスOLEDドライバ500の一実施形態の概要図を示している。
図5Ａでは、図3を参照して述べたものに類似のパッシブマトリクスOLEDディスプレイが、行ドライバ回路512によって駆動される行電極306と、列ドライバ510によって駆動される列電極310とを有している。これらの行および列ドライバの詳細が、図5Ｂに示されている。列ドライバ510は、列電極のうちの1つまたは複数への電流駆動を設定するための列データ入力509を有しており、同様に、行ドライバ512は、行のうちの2つ以上への電流駆動比を設定するための行データ入力511を有している。好ましくは、入力509および511は、インターフェースを容易にするためのデジタル入力である。好ましくは、列データ入力509は、ディスプレイ302のm個のすべての列の電流駆動を設定する。
表示用のデータは、シリアルであってもパラレルであってもよい、データおよび制御バス502上で供給される。バス502は、フレームストアメモリ503に入力を供給し、このフレームストアメモリ503は、ディスプレイの各画素の輝度データを、またはカラーディスプレイでは、各サブピクセルに関する輝度情報(別個のRGB色信号として、輝度および色信号として、または他の何らかのやり方で符号化されてもよい)を格納する。フレームメモリ503内に格納されたデータは、ディスプレイの各画素(またはサブピクセル)の所望の見かけ輝度を決定し、この情報は、ディスプレイ駆動プロセッサ506によって第2の読出しバス505を用いて読み出されてもよい(実施形態では、バス505は省略され、代わりにバス502が使用され得る)。
ディスプレイ駆動装置プロセッサ506は、完全にハードウェアで、またはたとえばデジタル信号処理コアを使用してソフトウェアで、あるいはたとえば行列演算を加速するための専用ハードウェアを使用してその2つの組合せで実装されてもよい。しかし、一般に、ディスプレイ駆動装置プロセッサ506は少なくとも部分的には、格納されたマイクロコード、またはプログラムメモリ507内に格納されたマイクロコードを用いて実装され、クロック508の制御下で、および作業メモリ504と連動して動作する。プログラムメモリ507内のコードは、データ搬送波または取出し可能記憶装置507a内に設けられてもよい。
プログラムメモリ507内のコードは、従来のプログラミング技術を使用して、上述のマルチラインアドレッシング方法のうちの1つまたは複数を実施するように構成される。一部の実施形態では、これらの方法は、標準デジタル信号プロセッサ、および従来のプログラミング言語で実行されるコードを使用して実施されてもよい。こうした場合には、DSPルーチンの従来のライブラリが、たとえば特異値分解を実施するために使用されてもよく、または専用のコードがこのために使用されてもよく、あるいはカラーディスプレイの駆動に関して上記で述べた技術など、SVDを使用しない他の実施形態が実施されてもよい。
次に図5Ｂを参照すると、これは、図5Ａの列510および行512ドライバの詳細を示している。列ドライバ回路510は、複数の制御可能基準電流源516を、各列ラインについて1つ含んでおり、それぞれが各々のデジタルアナログ変換器514の制御下にある。これらの例示的な実装の詳細が図5Ｃに示されており、この図では、制御可能電流源516が、電流ミラー構成内の電力線518に接続された1対のトランジスタ522および524を含むことが見て分かる。この例では、列ドライバが電流源を含むので、これらは、正電源線に接続されたPNPバイポーラトランジスタであり、電流シンクを提供するために、アースに接続されたNPNトランジスタが使用され、他の構成では、MOSトランジスタが使用される。デジタルアナログ変換器514はそれぞれ、各々の電源534、536、538にそれぞれが接続された複数(この場合は3つ)のFETスイッチ528、530、532を含む。ゲート接続529、531および533は、各々の電源を対応する電流設定抵抗器540、542、544に切り換えるデジタル入力を提供し、それぞれの抵抗器が電流ミラー516の電流入力526に接続されている。電源は、2のべき乗、すなわち、次に最も低い電源からVgs降下を引いた値の2倍にスケーリングされた電圧を有し、したがって、FETゲート接続上のデジタル値は、ライン526上の対応する電流に変換され、あるいは、電源は同じ電圧を有することがあり、抵抗器540、542、544がスケーリングされ得る。図5Ｃは、代替のD/A制御された電流源/シンク546をも示しており、複数の抵抗器が示されているこの構成では、適切にサイズ調整された単一のより大きいトランジスタが代わりに使用され得る。
行ドライバ512は、2つ(または3つ以上)のデジタル制御可能な電流源515、517をも組み込んでおり、これらは、電流源ミラーではなく電流シンクを使用して、図5Ｃで示されるものに類似の構成を使用して実装されてもよい。このように、制御可能電流シンク517は、行駆動レベル1つの比率(または複数の比率)に対応する1つの所望の比率(または複数の比率)でシンク電流にプログラムされてもよい。したがって、制御可能電流シンク517は比率制御電流ミラー550に接続され、比率制御電流ミラー550は、第1の基準電流を受信するための入力552と、1つまたは複数の(負の)出力電流を受信する(シンクに入れる(sink))ための1つまたは複数の出力554とを有し、入力電力に対する出力電力の比率が、ライン509上の行データに従って、制御可能電流生成器517によって定義された制御入力の比率によって決定される。2つの行電極マルチプレクサ556a、bは、基準電力供給のための1つの行電極、および「出力」電力供給のための別の列電極を選択することを可能にするために設けられ、任意選択で、さらなるセレクタ/マルチプレクサ556b、550からのミラー出力が設けられてもよい。図示するように、行ドライバ512は、4つの行電極のブロックからの同時駆動のため2つの行の選択を可能にするが、実際には、代替の選択構成が使用されてもよく、たとえば一実施形態では、12個の行(1つの基準、および11個のミラー)が、12個の64-wayマルチプレクサによって64個の行電極から選択され、別の構成では、64個の行は、同時駆動のため複数の行を選択することができる関連する行ドライバをそれぞれが有する複数のブロックに分割されてもよい。
図5Ｄは、図5Ｂのプログラマブル比率制御電流ミラー550の実装の詳細について示している。この例示的な実装では、いわゆるベータヘルパー(beta helper)(Q5)を備えたバイポーラ電流ミラーが使用されるが、他の多くのタイプの電流ミラー回路も使用され得ることが、当業者には認識されよう。図5Ｄの回路では、V1は、一般に約3Vの電源であり、I1およびI2は、Q1およびQ2のコレクタ内の電流の比率を定義する。2つのライン552および554内の電流はI1対I2の比率であり、したがって、所与の列電流の合計は、選択された2つの行間でこの比率で分割される。この回路は、破線558内の回路の実装を繰り返すことによって任意の数のミラー行に拡張され得ることが当業者には認識されよう。
図5Ｅは、図5Ｂの行ドライバ512のプログラマブル電流ミラーの代替の実施形態を示している。この代替実施形態では、それぞれの行に、図5Ｄの破線558内の回路に対応する回路、すなわち電力ミラー出力段が設けられており、次いで、1つまたは複数の行セレクタが、これらの電力ミラー出力段のうちの選択された出力段を、1つまたは複数の各プログラマブル基準電源(ソースまたはシンク)に接続する。別のセレクタは、電流ミラーへの基準入力として使用される行を選択する。
上述の行ドライバの実施形態では、行選択は、別個の電流ミラー出力が完全なディスプレイの各行、またはディスプレイの行ブロックの各行ごとに設けられ得るので、使用される必要はない。行選択が使用される場合、行はブロックにグループ化されてもよく、たとえば、3つの出力を備えた電力ミラーが、たとえば12個の行のグループへの選択的接続で使用される場合、連続した3つの行のセットが、12個の行のための3ラインMLAを提供するように順に選択されてもよい。あるいは、行は、たとえば、表示データの性質(行間でかなり相関している)のために画像の特定の小区分がMLAから利益を得ることが知られている場合には、表示される線画像に関する先験的知識を使用してグループ化されてもよい。
図5Ｆおよび5Ｇは従来技術による電流ミラー構成を示しており、それぞれアース基準および正電源基準が、入出力電流の向きを示している。これらの電流は両方とも同じ向きであるが、恐らく正または負であることが見て分かる。
図6は、図5Ａの行ドライバ512とディスプレイ駆動プロセッサ506とを組み合わせた集積回路ダイ600のレイアウトを示している。このダイは、実質上同じ1組の素子の反復された実装を含むドライバ回路の長い列のための第1の領域602と、MLAディスプレイ処理回路の実装のために使用される隣接する領域604とを伴う、例示的な寸法20mmのx lmmの細長い長方形の形状を有する。領域604は、チップをダイス状にし得る物理的な最小幅があるので、さもなければ使用されない空間である。
上述のMLAディスプレイドライバは、OLED輝度を制御するため可変電流駆動を使用するが、OLED画素への駆動を変化させる他の手段、具体的にはPWMが、さらにまたは代わりに使用され得ることが当業者には認識されよう。
図7は、マルチラインアドレッシングのパルス幅変調駆動方式の概略図を示している。図7で、所望の輝度パターンを達成するため、列電極700にパルス幅変調駆動が、2つ以上の行電極702と同時に供給されている。図7の例では、示された0の値は、第2の行パルスを後の時間に徐々にシフトすることによって0.5まで滑らかに変更されることができ、一般に、画素への可変の駆動は、行および列パルスの重複の程度を制御することによって適用され得る。
次に、行列因数分解を使用する一部の好ましいMLA方法について、より詳細に述べる。
図8Ａを参照すると、これは、1度に1つの行が駆動される従来の駆動方式について、行R、列Cおよび画像Iの行列を示している。図8Ｂは、マルチラインアドレッシング方式についての行、列および画像行列を示している。図8Ｃおよび8Ｄは、表示画像の一般的な画素について、フレーム周期にわたる画素の輝度、すなわち画素への駆動を示しており、マルチラインアドレッシングを用いて達成される、最大画素駆動の減少を示している。
図9Ａは、以下の数式2による、画像行列Iの特異値分解(SVD)を概略的に示している。
I = U × S × V
m×n m×p p×p p×n 数式2
ディスプレイは、U、SおよびVの任意の組合せによって駆動されることができ、たとえば、行USおよび列をVで駆動し、または行を
Figure 2008515018
で、および列を
Figure 2008515018
で駆動し、QR分解およびLU分解など、他の関連技術も使用することができる。適切な数値技術が、たとえば「Numerical Recipes in C: The Art of Scientific Computing」、Cambridge University Press 1992に記載されており、プログラムコードモジュールの多くのライブラリもまた、適切なルーチンを含む。
図10は、図5Ｂから図5Ｅを参照して述べたドライバに類似しており、また因数分解された画像行列を用いてディスプレイを駆動するのに適した行および列ドライバを示している。列ドライバ1000は1組の調整可能な実質上一定の電流源1002を含み、この電流源1002は一緒にまとめられ、列電極のそれぞれへの電流を設定するために可変の基準電力Irefが供給される。この基準電流は、図9Ｂの行列Hの行Piなど、因子行列の行から導出された各列の異なる値によって変調されたパルス幅である。行駆動1010は、図5Ｅに示すものに類似するが、好ましくはディスプレイの各行、または同時に駆動される行のブロックの各行ごとに1つの出力を備えた、プログマブル電流ミラー1012を含む。行駆動信号は、図9Ｂの行列Wの列piなどの因子行列の列から導出される。
図11は、NMFなどの行列因数分解を使用して画像を表示するための例示的な手順のフローチャートを示しており、このフローチャートは、図5Ａのディスプレイ駆動プロセッサ506のプログラムメモリ507内に格納されたプログラムコードで実装されてもよい。
図11で、この手順はまず、フレーム画像行列Iを読み出し(工程S1100)、次いでこの画像行列を、NMFを使用して因子行列WおよびHに、またはSVDを使用する場合は他の因子行列、たとえばU、SおよびVに因数分解する(工程S1102)。この因数分解は、より前のフレームの表示の間に計算されてもよい。次いで、この手順は、工程1104で、p個のサブフレームを有するディスプレイを駆動する。工程1106は、サブフレーム駆動手順を示している。
このサブフレーム手順は、行ベクトルRを形成するように、W列をPi→Rに設定する。これは、図10の行ドライバ構成によって自動的に1に正規化され、したがって、スケールファクタx、R←xRが、要素の合計が1になるようにRを正規化することによって導出される。同様に、Hでは、列ベクトルCを形成するように、行p→Cとする。これは、スケールファクタyが与えられ、C←yCとして、最大要素値が1となるようにスケーリングされる。フレームスケールファクタは、
Figure 2008515018
が決定され、基準電流が
Figure 2008515018
によって設定され、ただし、I0は、1度に1行の従来型走査のシステムにおける最大輝度に必要な電流に対応し、xおよびy係数は、駆動構成によって生じるスケーリングの影響を補償する係数である(他の駆動構成では、これらのうちの1つまたは両方が省かれ得る)。
この後に、工程S1108で、図10に示されるディスプレイドライバが、フレーム周期全体の1/pの間に、ディスプレイの列をCで、ディスプレイの行をRで駆動する。これは、各サブフレームについて繰り返され、次いで、次のフレームのサブフレームデータが出力される。
図12は、上述の一実施形態に従って構成された画像の一例を示しており、この形式は、図9Ｂの画面に対応する。図12の画像は、この例では15個のサブフレーム(p=15)を使用した、50×50画像行列で定義されている。サブフレームの数は、事前に決定され、または表示される画像の性質に応じて変更することができる。
上述のシステムおよび方法の一部の好ましい実施形態、具体的にはフルカラーMLAパッシブマトリクスドライバ方式では、方式は、赤および青チャンネルを犠牲にして緑チャンネルの、低い中間調のノイズを保存するように構成される。この技術は、具体的には、上述のNMFおよびSVD因数分解手順を使用するMLAに適用することができる。
MLAへの一手法は、3つのすべてのカラーチャンネルを等しく取り扱う、マルチラインアドレッシングされたサブフレームを導出する。しかし、目は、緑の差を赤よりも、また赤と緑の両方を青よりも遥かに強く知覚し、したがって、知覚される全体的な画像品質は、それぞれの色に対する目の感度に従って、赤または青チャンネルの重みより大きい重みが緑チャンネルの中間調の誤差に与えられるならば、向上され得る。実施形態では、これは、同じサブフレーム圧縮では画像品質の向上、または同じ画像品質ではサブフレーム圧縮の向上(したがって寿命の向上)をもたらす。
図13Ａ〜Ｄは、この効果を示すのに役立つものであり、図13Ａは元の画像を示しており、13Ｂは赤チャンネルに50%のノイズを含む画像を示しており、13Ｃは緑チャンネルに50%のノイズを含む画像を示しており、13Ｄは青チャンネルに50%のノイズを含む画像を示している。画像品質に対して、緑の中のノイズが、青または赤の中のノイズより遥かに大きな影響を及ぼすことが見て分かる。すべての場合において、50%の平均ノイズ(すなわち画像全体に一様に分散された、最大50%中間調の誤差)が、単一のカラーチャンネルに適用されている。
効果の別の例が、図14に示されている。これはRBGノイズサンプラーを示しており、このサンプラーでは、第1の行が、赤チャンネルの増加するノイズの、第2の行が緑チャンネルの増加するノイズの、第3の行が青チャンネルの増加するノイズの視覚効果を示している。図14でノイズのレベルは、左から右に0%、10%、20%、30%、40%である。したがって、上述のMLAアルゴリズムを、赤および青よりも緑チャンネルの低ノイズを優先的に保存するように修正することによって、画像品質の向上がもたらされる。
これがどのように実施されるかは、最適化された解決策を得るためにMLAアルゴリズムが使用するメリット関数に依存する。たとえば、ユークリッド距離最小化のケースでは、それぞれの反復が、目標の画像と現在のMLA解決策との差を最小限に抑えようとしている。
赤、緑および青画素が常に専用のライン沿って駆動されるケース、すなわちRGBサブピクセルが列のストライプに沿って整列する一般的なディスプレイでは、1つの列信号が常に、単一のサブピクセル色だけを駆動している。この場合、この概念の単純な実施は、目標の画素中間(すなわち色輝度)レベルを、サブピクセル相対輝度、すなわち赤、緑および青について、第1、第2および第3の重みによってスケーリングすることである。たとえば、PAL原色では、緑信号に0.6、赤に0.3、青に0.1を掛けてもよい。次いで、この手順は、たとえば、この修正済の画像にユークリッド距離最小化MLAアルゴリズムを適用することができる(複数の例が、(参照によりその内容が本明細書に組み込まれている)英国特許出願第0428191.1号、およびこれから派生した出願に記載されている)。解が得られると、次いでRGB列データは、これらの駆動レベルを列ドライバに与える前に、先に適用された乗数の逆数(すなわち、緑については1/0.6、赤については1/0.3、および青については1/0.1)で割ることができる。
実施される上述の様々な画像操作計算はその一般的な特徴が、デジタルカメラなどの家電画像装置によって実施される操作と異なるものではなく、この方法の実施形態は、こうした装置で都合よく実施され得る。
他の実施形態では、この方法は、専用の集積回路で、ゲートアレイを用いて、またはデジタル信号プロセッサ(DSP)内のソフトウェアで、またはこれらの何らかの組合せで実施することができる。
上述したように、上記で述べた技術の実施形態は、LEDベースディスプレイなどの放射型ディスプレイと、LCDベースディスプレイなどの非放射型ディスプレイとの両方に適用することができる。
LEDベースディスプレイの特定のコンテキストでは、上述のTMA方式は、1つの軸上にパルス幅変調された列駆動(時間制御)を、およびもう一方の軸上に電流分割比率(電流制御)を有する。無機LEDでは、電圧は、対数電流に比例する(したがって、電圧の積が、対数電力の和によって与えられる)が、しかし、OLEDでは、二次の電流-電圧依存がある。したがって、上述の技術がOLEDを駆動するために使用される場合、PWMが使用されることが重要である。これは、電流制御を用いる場合でも、所与の電流に必要な画素の電圧を定義する特性があり、電流制御だけでは、サブフレームの各画素の正確な電圧が必ずしも印加され得ないからである。しかし、上述のTMA方式は、行が所望の電流を達成するために駆動され、および列がPWM時間で駆動され、実質上列駆動と行駆動を分離し、したがって2つの別個の制御変数を提供することによって、電圧と電流との変数が分離されるので、OLEDで正確に機能する。
画像行列のNMF因数分解に再び言及すると、特に好ましい一部の高速NMF行列因数分解技術は、参照によりその内容全体が本明細書に組み込まれている、2004年12月23日に出願した、本出願人の同時係属出願、英国特許出願第0428191.1号に記載されている。
一部のさらなる最適化は、以下のとおりである。
電流が行間で共有されるので、1つの行の電流が増加すると、残りの行の電流が減少し、したがって、好ましくは(これは必須ではないが)、基準電流およびサブフレーム時間が補償するようにスケーリングされる。たとえば、サブフレーム時間は、各サブフレームのピーク画素輝度を等しくする(また最悪のケース/最大輝度エージングを減少させる)ために調整することができる。実際には、これは、最短の選択可能なサブフレーム時間によって、また最大の列駆動電流によっても制限されるが、しかし、調整は二次最適化にすぎないので、これは問題ではない。
後のサブフレームは次第により小さい補正を適用し、したがってそれらは、全体的により薄暗くなる傾向があるが、それより前のサブフレームは、より明るくなる傾向がある。PWM駆動では、PWMサイクルの開始、サイクルの「オン」部分を常に有するのではなく、ピーク電流は、PWMサイクルの開始をランダムにディザリングすることによって減少され得る。単純明快で実用的な実装形態では、類似の利益は、オフタイムが50%以上である場合、半分のPWMサイクルの間の「オン」部分のタイミングを使用可能周期の終わりで開始することによって、より少ない複雑さを伴って達成されることができる。これは、最大行駆動電流を50%だけ潜在的に減少させることができる。
赤(R)、緑(G)および青(B)の(サブ)ピクセル(すなわちRGB、RGB、RGB行パターン)を含む行では、各(サブ)画素ピクセルがそれぞれ異なる特性を有するので、行に印加される所与の電圧は、異なる色の各OLED(サブ)画素について正確な所望の駆動電流を達成しないことがある。したがって、赤、緑および青(サブ)ピクセル(すなわち各々のRRRR…、GGGG…およびBBBB…パターンを有する3つの行のグループ)の別個に駆動可能な行を備えたOLEDディスプレイを使用することが好ましい。製造の容易さに関するこうした構成の利点は、上記で既に言及されている。
本発明の実施形態について、OLEDベースのディスプレイを具体的に参照して述べた。しかし、本明細書で述べた技術は、それだけに限らないが、真空蛍光ディスプレイ(VFD: Vacuum fluorescent display)およびプラズマディスプレイパネル(PDP: plasma display panel)、および厚/薄膜エレクトロルミネセンス(TFEL: thick and thin film electroluminescent)ディスプレイ、たとえばiFire(RTM)ディスプレイ、大規模無機ディスプレイおよびパッシブマトリクス駆動ディスプレイ全般など、他のタイプのエレクトロルミネセンスディスプレイを含めて他のタイプの放射型ディスプレイ、ならびに(実施形態では)LCDディスプレイおよび他の非放射型技術に適用することもできる。
確かに、他の多くの有効な代替物が、当業者には考えられよう。本発明は、上述の諸実施形態に限定されるものではなく、また本明細書に添付された特許請求の精神および範囲内の当業者には明らかな修正を包含することが理解されよう。
OLEDデバイスの鉛直断面図である。 パッシブマトリクスOLEDディスプレイの簡略化された断面図である。 パッシブマトリクスOLEDディスプレイの駆動構成を概念的に示す図である。 既知のパッシブマトリクスOLEDディスプレイドライバのブロック図である。 カラーOLEDディスプレイ用のMLAアドレッシング方式を実施するためのディスプレイドライバハードウェアの第1の例を示すブロック図である。 カラーOLEDディスプレイ用のMLAアドレッシング方式を実施するためのディスプレイドライバハードウェアの第2の例を示すブロック図である。 カラーOLEDディスプレイ用のMLAアドレッシング方式に関するタイミング図である。 本発明の一態様を実施するディスプレイドライバを示す図である。 列および行ドライバを示す図である。 図5Ａのディスプレイドライバ用の例示的なデジタルアナログ電流変換器を示す図である。 本発明の一態様を実施するプログラマブル電流ミラーを示す図である。 本発明の一態様を実施する第2のプログラマブル電流ミラーを示す図である。 従来技術による電流ミラーを示すブロック図である。 従来技術による電流ミラーを示すブロック図である。 マルチラインアドレッシングディスプレイ信号処理回路およびドライバ回路を組み込む集積回路ダイのレイアウト図である。 パルス幅変調MLA駆動方式の概略図である。 従来の駆動方式のための行、列および画像行列を示す図である。 マルチラインアドレッシング駆動方式のための行、列および画像行列を示す図である。 フレーム周期の間の一般的な画素の対応する輝度の曲線を示す図である。 フレーム周期の間の一般的な画素の対応する輝度の曲線を示す図である。 画像行列のSVD因数分解を示す図である。 画像行列のNMF因数分解を示す図である。 図9の行列を使用してディスプレイを駆動するための例示的な列および行駆動構成を示す図である。 画像行列因数分解を使用してディスプレイを駆動する方法のフローチャートである。 画像行列因数分解を使用して取得された表示画像の一例を示す図である。 元のカラー画像(単色)を示す図である。 赤チャンネルに50%ノイズを含む画像を示す図である。 緑チャンネルに50%ノイズを含む画像を示す図である。 青チャンネルに50%ノイズを含む画像を示す図である。 赤、緑および青のカラーチャンネルのノイズ増加の影響、第1、第2および第3の行をそれぞれ示す赤緑青ノイズサンプラーの図である。
符号の説明
100 OLEDデバイス
102 基板
104 陽極層
106 正孔輸送層
108 エレクトロルミネセンス層
110 陰極層
111 金属缶
112 バンク
113 紫外線硬化エポキシ系接着剤
118 バッテリ
150 パッシブマトリクスOLEDディスプレイ
152 画素
154 陰極接続
158 陽極接続
200 定電流発生器
202 電源線
204 列ライン
206 行ライン
208 接地線
210 交換接続
212 画素
300 概要図
302 破線/ディスプレイ
304 行ライン
306 行電極接触
308 列ライン
310 列電極接触
314 y-ドライバ
316 x-ドライバ
318 プロセッサ
320 電源
400 ディスプレイ/ドライバハードウェア構成
402 列ドライバ
404 赤画素
406 緑画素
408 青画素
410 行セレクタ/マルチプレクサ
412 白画素
450 ディスプレイ/ドライバハードウェア
460 第1の周期
470 第2の周期
480 第3の周期
500 パッシブマトリクスOLEDドライバ
502 データおよび制御バス
503 フレームストアメモリ
504 作業メモリ
505 第2の読出しバス
506 ディスプレイ駆動プロセッサ
507 プログラムメモリ
507a 取出し可能記憶装置
508 クロック
509 列データ入力
510 列ドライバ
511 行データ入力
512 行ドライバ
510 列ドライバ
512 行ドライバ
514 デジタルアナログ変換器
515 電流源、
517 電流源、電流シンク、電流生成器
516 電流源、電流ミラー
518 電力線
526 電流入力
534 電源
536 電源
538 電源
522 トランジスタ
524 トランジスタ
528 FETスイッチ
529 ゲート接続
530 FETスイッチ
532 FETスイッチ
531 ゲート接続
533 ゲート接続
540 抵抗器
542 抵抗器
544 抵抗器
546 電流源/シンク
550 比率制御電流ミラー
552 入力
554 出力
556a 電極マルチプレクサ
556b 電極マルチプレクサ、セレクタ/マルチプレクサ
558 破線
600 集積回路ダイ
602 領域
604 領域
700 列電極
702 行電極
1000 列ドライバ
1002 電流源
1010 列駆動
1012 電流ミラー

Claims (36)

  1. それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイを駆動する方法であって、
    画像行列を定義する、表示用の画像データを受信すること、
    前記画像行列を、少なくとも第1と第2の因子行列の積に因数分解することであって、前記第1の因子行列が前記ディスプレイための行駆動信号を定義し、前記第2の因子行列が前記ディスプレイのための列駆動信号を定義すること、および
    それぞれ前記第1および第2の因子行列によって定義された前記行および列駆動信号を使用して前記ディスプレイ行および列電極を駆動することを含むことを特徴とする方法。
  2. 前記駆動が、複数の前記行電極を複数の前記列電極と組み合わせて駆動することを含むことを特徴とする請求項1に記載の方法。
  3. 前記駆動が、表示画像の構築のため前記行および列信号の連続したセットを有する前記ディスプレイを駆動することを含み、前記信号セットがそれぞれ、前記表示画像のサブフレームを定義し、前記サブフレームが前記表示画面を定義するために結合することを特徴とする請求項1または2に記載の方法。
  4. 前記サブフレームの数が、前記行電極の数および前記列電極の数のうちの小さい方より大きくないことを特徴とする請求項3に記載の方法。
  5. 前記サブフレーム数が、前記行電極の数および前記列電極の数のうちの小さい方より小さいことを特徴とする請求項4に記載の方法。
  6. 前記第1の因子行列が、前記行電極の数、および前記サブフレームの数によって決まる次元を有し、前記第2の因子行列が、前記列電極の数、および前記サブフレーム数によって決まる次元を有することを特徴とする請求項3から5のいずれか一項に記載の方法。
  7. 前記第1および第2の因子行列は、前記ディスプレイの最大画素輝度が、前記画像データを使用した前記ディスプレイの行単位駆動に比べて減少されるように構成されることを特徴とする請求項1から6のいずれかに記載の方法。
  8. 前記因数分解が、3つの因子行列、すなわち前記第1および第2の因子行列、ならびに第3の因子行列への特異値分解(SVD)を含み、前記第3の因子行列が実質上対角であり、前記行駆動信号が前記第1と第3の因子行列の組合せによって定義され、列駆動信号が前記第2と第3の因子行列の組合せによって定義されることを特徴とする請求項1から7のいずれか一項に記載の方法。
  9. 前記第3の因子行列の対角値に応じて前記ディスプレイを選択的に駆動することをさらに含むことを特徴とする請求項8に記載の方法。
  10. 前記選択的駆動が、しきい値より小さい前記第3の因子行列の対角値によって定義された行および列駆動信号で前記ディスプレイを駆動することを省くことを特徴とする請求項9に記載の方法。
  11. 走査されたディスプレイの全体的な外観を与えるように前記連続サブフレームが配列されるように前記因子行列を並べ換えることをさらに含むことを特徴とする請求項3に従属する場合の請求項8、9または10に記載の方法。
  12. 前記因数分解がQR分解を含むことを特徴とする請求項1から7のいずれか一項に記載の方法。
  13. 前記因数分解がLU分解を含むことを特徴とする請求項1から7のいずれか一項に記載の方法。
  14. 前記因数分解が非負行列因数分解(NMF)を含むことを特徴とする請求項1から7のいずれか一項に記載の方法。
  15. 前記画像行列がm×n行列Iを含み、前記第1および第2の因子行列がそれぞれm×p行列Wおよびp×n行列Hを有し、ただしpはn×mの最小値以下であり、またI≒W・Hであることを特徴とする請求項14に記載の方法。
  16. 前記ディスプレイが、前記画素がそれぞれ少なくとも緑色および第2の色のサブピクセルを含む多色ディスプレイを含み、前記画像データが、前記緑および第2の色のサブピクセルを駆動するための緑および第2の色のチャンネルを定義する色データを含み、前記画像行列因数分解は、前記緑チャンネルが平均して前記第2の色のチャンネルより正確に表示されるように、前記緑色チャンネルを前記第2の色のチャンネルより大きい重みで重み付けすることを特徴とする請求項1から15のいずれかに記載の方法。
  17. 前記因数分解の前に前記緑および第2の色のチャンネルの前記色データを、それぞれ第1および第2の重みでスケーリングすることをさらに含み、前記第2の重みは第1の重みよりも小さいことを特徴とする請求項16に記載の方法。
  18. 前記第2の色が赤であり、前記画素がそれぞれ青サブピクセルをさらに含み、前記色データが青色チャンネルのデータを含み、前記因数分解が、前記緑色チャンネルを、前記赤および青色チャンネルより大きい重みで重み付けすることを特徴とする請求項16または17に記載の方法。
  19. 前記ディスプレイがLCDディスプレイを含むことを特徴とする請求項1から18のいずれか一項に記載の方法。
  20. 前記ディスプレイが有機発光ダイオードディスプレイを含むことを特徴とする請求項1から18のいずれか一項に記載の方法。
  21. 実行時に、請求項1から20のいずれかに記載の方法を実施することを特徴とするプロセッサ制御コード。
  22. 請求項21に記載のプロセッサ制御コードを搬送することを特徴とするキャリア。
  23. それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイのためのドライバであって、
    画像行列を定義する、表示用の画像データを受信するための入力と、
    前記画像行列を、少なくとも第1と第2の因子行列の積に因数分解するためのシステムであって、前記第1の因子行列が前記ディスプレイための行駆動信号を定義し、前記第2の因子行列が前記ディスプレイのための列駆動信号を定義するシステムと、
    それぞれ前記第1および第2の因子行列によって定義された前記行および列駆動信号を出力するための出力手段とを含むことを含むことを特徴とするドライバ。
  24. それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイを駆動する方法であって、
    表示用の画像データを受信すること、
    前記画像データを複数のサブフレームにフォーマットすることであって、前記サブフレームがそれぞれ、複数の前記行電極を複数の前記列電極と同時に駆動するためのデータを含むこと、および
    前記行および列電極を前記サブフレームデータで駆動することを含むことを特徴とする方法。
  25. 前記フォーマットが、前記画像データを前記複数のサブフレームに圧縮することを含むことを特徴とする請求項24に記載の方法。
  26. 前記ディスプレイが多色ディスプレイを含み、前記画像データが色画像データを含み、前記圧縮が、前記ディスプレイの緑色チャンネルのデータを、前記ディスプレイの赤および青色チャンネルのうちの少なくとも1つのチャンネルのデータより少なく圧縮することを含むことを特徴とする請求項25に記載の方法。
  27. 前記フォーマットは、2つ以上の前記サブフレームからのデータが前記ディスプレイの前記画素を駆動するようにサブフレームデータを生成するように構成され、それによって2つ以上の前記サブフレームが前記ディスプレイの画素の見かけの輝度に寄与することを特徴とする請求項24、25または26のいずれか一項に記載の方法。
  28. 前記圧縮が特異値分解(SVD)を含むことを特徴とする請求項24、25、26または27に記載の方法。
  29. 前記圧縮が非負行列因数分解(NMF)を含むことを特徴とする請求項24、25、26または27に記載の方法。
  30. 前記画像データが、nを前記ディスプレイの行数、mを前記ディスプレイの列数としてm×n画像行列Iを含み、前記MNFが第1のm×p行列W、および第2のp×n行列Hを決定し、ただしpがn×mの最小値以下であり、またI≒W・Hであることを特徴とする請求項29に記載の方法。
  31. 前記ディスプレイが有機発光ダイオードディスプレイを含むことを特徴とする請求項24から30のいずれか一項に記載の方法。
  32. 実行時に、請求項24から31のいずれか一項に記載の方法を実施することを特徴とするプロセッサ制御コード。
  33. 請求項32に記載のプロセッサ制御コードを搬送することを特徴とするキャリア。
  34. それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイのためのドライバであって、
    表示用の画像データを受信するための入力と、
    前記画像データを複数のサブフレームにフォーマットするためのシステムであって、前記サブフレームがそれぞれ、複数の前記行電極を複数の前記列電極と同時に駆動するためのデータを含むシステムと、
    前記行および列電極を駆動するための前記サブフレームデータを出力するための出力とを含むことを特徴とするドライバ。
  35. それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイのためのドライバであって、
    画像行列を定義する、表示用の画像データを受信するための入力と、
    前記ディスプレイの前記行および列電極を駆動するためのデータを供給するための出力と、
    前記画像データを格納するためのデータメモリと、
    プロセッサ実行可能命令を格納するプログラムメモリと、
    前記命令をロードし実施するために前記入力、前記出力、前記データメモリおよび前記プログラムメモリに結合されたプロセッサとを含み、
    前記命令は、
    前記画像データを入力し、
    前記画像行列を少なくとも、前記ディスプレイのための行駆動信号を定義する第1の因子行列と、前記ディスプレイのための列駆動信号を定義する第2の因子行列との積に因数分解し、
    それぞれ前記第1および第2因子行列によって定義された前記行および列駆動信号を出力するように、前記プロセッサを制御するための命令を含むことを特徴とするドライバ。
  36. それぞれが行電極および列電極によってアドレス可能な複数の画素を有する電気光学ディスプレイのためのドライバであって、
    画像行列を定義する、表示用の画像データを受信するための入力と、
    前記ディスプレイの前記行および列電極を駆動するためのデータを供給するための出力と、
    前記画像データを格納するためのデータメモリと、
    プロセッサ実行可能命令を格納するプログラムメモリと、
    前記命令をロードし実施するために前記入力、前記出力、前記データメモリおよび前記プログラムメモリに結合されたプロセッサとを含み、
    前記命令は、
    前記画像データを入力し、
    複数の前記行電極を複数の前記列電極と同時に駆動するためのデータをそれぞれが含む複数のサブフレームに前記画像データをフォーマットし
    前記行および列電極を駆動するための前記サブフレームデータを出力するように、前記プロセッサを制御するための命令を含むことを特徴とするドライバ。
JP2007534097A 2004-09-30 2005-09-29 マルチラインアドレッシング方法および装置 Expired - Fee Related JP5383044B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0421712.1A GB0421712D0 (en) 2004-09-30 2004-09-30 Multi-line addressing methods and apparatus
GB0421712.1 2004-09-30
PCT/GB2005/050169 WO2006035248A1 (en) 2004-09-30 2005-09-29 Multi-line addressing methods and apparatus

Publications (2)

Publication Number Publication Date
JP2008515018A true JP2008515018A (ja) 2008-05-08
JP5383044B2 JP5383044B2 (ja) 2014-01-08

Family

ID=33427805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534097A Expired - Fee Related JP5383044B2 (ja) 2004-09-30 2005-09-29 マルチラインアドレッシング方法および装置

Country Status (7)

Country Link
US (1) US8237638B2 (ja)
JP (1) JP5383044B2 (ja)
KR (1) KR101194225B1 (ja)
CN (1) CN101069227B (ja)
GB (2) GB0421712D0 (ja)
TW (1) TWI407412B (ja)
WO (1) WO2006035248A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515017A (ja) * 2004-09-30 2008-05-08 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法、及び装置
JP2014502736A (ja) * 2010-12-28 2014-02-03 インディアン インスティテュート オブ テクノロジー カーンプル 収斂行列因子分解ベースの全体フレーム画像処理

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0421712D0 (en) 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0421710D0 (en) 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0428191D0 (en) * 2004-12-23 2005-01-26 Cambridge Display Tech Ltd Digital signal processing methods and apparatus
GB2429565B (en) * 2005-08-23 2007-12-27 Cambridge Display Tech Ltd Display driving methods and apparatus
GB2433638B (en) 2005-12-22 2011-06-29 Cambridge Display Tech Ltd Passive matrix display drivers
DE102005063159B4 (de) 2005-12-30 2009-05-07 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Ansteuerung von Matrixanzeigen
GB2436390B (en) * 2006-03-23 2011-06-29 Cambridge Display Tech Ltd Image processing systems
GB2436391B (en) * 2006-03-23 2011-03-16 Cambridge Display Tech Ltd Image processing systems
US8049685B2 (en) 2006-11-09 2011-11-01 Global Oled Technology Llc Passive matrix thin-film electro-luminescent display
US7940236B2 (en) 2007-04-20 2011-05-10 Global Oled Technology Llc Passive matrix electro-luminescent display system
US8269798B2 (en) 2007-07-18 2012-09-18 Global Oled Technology Llc Reduced power consumption in OLED display system
GB2453374A (en) 2007-10-05 2009-04-08 Cambridge Display Tech Ltd Matching multiple current sources/sinks
GB2453375A (en) 2007-10-05 2009-04-08 Cambridge Display Tech Ltd Driving a display using an effective analogue drive signal generated from a modulated digital signal
US7612613B2 (en) * 2008-02-05 2009-11-03 Freescale Semiconductor, Inc. Self regulating biasing circuit
US20100149163A1 (en) * 2008-08-08 2010-06-17 Oqo, Inc. Use of spatial high-pass filtering of images to increase perceived brightness of emissive display
JP2013544009A (ja) * 2010-10-21 2013-12-09 コーニンクレッカ フィリップス エヌ ヴェ 輝度分布制御手段を持つｏｌｅｄ装置
US20120154021A1 (en) * 2010-12-20 2012-06-21 Amita Chandrakant Patil Integrated circuit and method of fabricating same
KR102072216B1 (ko) * 2013-03-26 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US9799277B1 (en) * 2014-02-06 2017-10-24 Amazon Technologies, Inc. Driving of pixels in electrowetting displays
US10229630B2 (en) * 2014-05-14 2019-03-12 The Hong Kong University Of Science And Technology Passive-matrix light-emitting diodes on silicon micro-display
CN106486052B (zh) * 2015-08-26 2023-08-04 佛山市顺德区美的电热电器制造有限公司 一种显示控制电路以及采用显示控制电路进行显示控制的方法和家用电器
US10635909B2 (en) * 2015-12-30 2020-04-28 Texas Instruments Incorporated Vehicle control with efficient iterative triangulation
US10515606B2 (en) 2016-09-28 2019-12-24 Samsung Electronics Co., Ltd. Parallelizing display update
US10770023B2 (en) * 2018-05-29 2020-09-08 Synaptics Incorporated Dynamic overdrive for liquid crystal displays
CN109036272B (zh) * 2018-08-29 2020-07-24 芯颖科技有限公司 多线寻址驱动系统及方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621578A2 (en) * 1993-04-22 1994-10-26 Matsushita Electric Industrial Co., Ltd. Driving apparatus for liquid crystal display
US5646652A (en) * 1993-08-09 1997-07-08 Motorola, Inc. Method and apparatus for reducing memory requirements in a reduced line active addressing display system
US5654734A (en) * 1993-05-10 1997-08-05 Motorola, Inc. Method and apparatus for receiving and processing compressed image data for presentation by an active addressed display
JPH1020809A (ja) * 1996-06-28 1998-01-23 Fujitsu Ltd 画像表示方法及び装置
JPH10260659A (ja) * 1997-03-19 1998-09-29 Asahi Glass Co Ltd 液晶表示装置の駆動法
JPH11338423A (ja) * 1998-05-15 1999-12-10 Internatl Business Mach Corp <Ibm> カラー表示方法、この表示方法に適するマトリックス駆動用液晶表示モジュール、及び、この液晶表示モジュールを含むｐｃシステム、並びに、プロジェクションタイプ表示装置
JP2000267624A (ja) * 1999-03-18 2000-09-29 Victor Co Of Japan Ltd マトリクス型表示装置の駆動回路
JP2002258805A (ja) * 2001-03-01 2002-09-11 Matsushita Electric Ind Co Ltd 液晶表示装置とそれを用いた情報表示装置および液晶表示装置の駆動方法
JP2002341842A (ja) * 2000-09-26 2002-11-29 Matsushita Electric Ind Co Ltd 表示装置とその駆動方法および情報表示装置
JP2003084732A (ja) * 2000-12-27 2003-03-19 Matsushita Electric Ind Co Ltd マトリクス型表示装置とその駆動方法
JP2003108082A (ja) * 2001-09-27 2003-04-11 Optrex Corp 液晶表示装置の駆動方法および駆動装置
WO2003060870A1 (en) * 2002-01-07 2003-07-24 Clairvoyante Laboratories, Inc. Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with increased modulation transfer function
WO2004001707A2 (en) * 2002-06-20 2003-12-31 Koninklijke Philips Electronics N.V. Display device with multiple row addressing using orthogonal functions
JP2004133138A (ja) * 2002-10-09 2004-04-30 Canon Inc 画像表示装置
JP2004271701A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 表示ドライバ、電気光学装置、及び駆動方法
JP2006523328A (ja) * 2003-04-04 2006-10-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 表示装置
JP5107044B2 (ja) * 2004-09-30 2012-12-26 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法、及び装置
JP5133687B2 (ja) * 2004-09-30 2013-01-30 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法および装置

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621321A (en) * 1969-10-28 1971-11-16 Canadian Patents Dev Electroluminescent device with light emitting aromatic, hydrocarbon material
US4539507A (en) * 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
US4672265A (en) * 1984-07-31 1987-06-09 Canon Kabushiki Kaisha Electroluminescent device
US5172108A (en) * 1988-02-15 1992-12-15 Nec Corporation Multilevel image display method and system
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH05241551A (ja) 1991-11-07 1993-09-21 Canon Inc 画像処理装置
US5900856A (en) * 1992-03-05 1999-05-04 Seiko Epson Corporation Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus
GB9215929D0 (en) * 1992-07-27 1992-09-09 Cambridge Display Tech Ltd Electroluminescent devices
GB9215928D0 (en) * 1992-07-27 1992-09-09 Cambridge Display Tech Ltd Manufacture of electroluminescent devices
TW222698B (ja) 1992-07-29 1994-04-21 Asahi Glass Co Ltd
GB9317932D0 (en) * 1993-08-26 1993-10-13 Cambridge Display Tech Ltd Electroluminescent devices
JPH07287552A (ja) 1994-04-18 1995-10-31 Matsushita Electric Ind Co Ltd 液晶パネルの駆動装置
JP3555995B2 (ja) * 1994-10-31 2004-08-18 富士通株式会社 プラズマディスプレイ装置
US5645652A (en) * 1994-12-13 1997-07-08 Toda Kogyo Corporation Spindle-shaped magnetic iron-based alloy particles containing cobalt and iron as the main ingredients and process for producing the same
EP0771459A2 (en) * 1995-05-19 1997-05-07 Koninklijke Philips Electronics N.V. Display device
EP0793131A4 (en) * 1995-09-18 1998-08-19 Citizen Watch Co Ltd LIQUID CRYSTAL DISPLAY DEVICE
EP0947123B1 (en) * 1996-07-29 2002-02-27 Cambridge Display Technology Limited Electroluminescent devices with electrode protection
GB9624706D0 (en) * 1996-11-28 1997-01-15 Cambridge Display Tech Ltd Light emitting polymer device
JP2993475B2 (ja) * 1997-09-16 1999-12-20 日本電気株式会社 有機薄膜ｅｌ表示装置の駆動方法
JP3243247B2 (ja) * 1997-10-21 2002-01-07 ケンブリッジ ディスプレイ テクノロジー リミテッド エレクトロルミネセントデバイスのための重合体材料
CN1208366C (zh) 1997-10-23 2005-06-29 Isis创新有限公司 发光树枝状分子及装置
US6151414A (en) * 1998-01-30 2000-11-21 Lucent Technologies Inc. Method for signal encoding and feature extraction
GB9803441D0 (en) * 1998-02-18 1998-04-15 Cambridge Display Tech Ltd Electroluminescent devices
JP3410952B2 (ja) * 1998-02-27 2003-05-26 シャープ株式会社 液晶表示装置およびその駆動方法
GB9805476D0 (en) * 1998-03-13 1998-05-13 Cambridge Display Tech Ltd Electroluminescent devices
JP3479642B2 (ja) * 1998-03-13 2003-12-15 ケンブリッジ ディスプレイ テクノロジー リミテッド エレクトロルミネッセントデバイス
JP3403635B2 (ja) * 1998-03-26 2003-05-06 富士通株式会社 表示装置および該表示装置の駆動方法
JP2000259124A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3500322B2 (ja) * 1999-04-09 2004-02-23 シャープ株式会社 定電流駆動装置および定電流駆動半導体集積回路
EP1079361A1 (en) 1999-08-20 2001-02-28 Harness System Technologies Research, Ltd. Driver for electroluminescent elements
US6721029B2 (en) * 1999-08-23 2004-04-13 Agilent Technologies, Inc. Electro-optical material-based display device
JP2001110565A (ja) * 1999-10-04 2001-04-20 Auto Network Gijutsu Kenkyusho:Kk 表示素子駆動装置
US6678319B1 (en) * 2000-01-11 2004-01-13 Canon Kabushiki Kaisha Digital signal processing for high-speed communications
TW493153B (en) * 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
JP3875470B2 (ja) * 2000-08-29 2007-01-31 三星エスディアイ株式会社 ディスプレイの駆動回路及び表示装置
JP4670183B2 (ja) * 2000-09-18 2011-04-13 株式会社デンソー 発光素子の駆動方法
AU2001292234A1 (en) * 2000-09-26 2002-04-08 Matsushita Electric Industrial Co., Ltd. Display unit and drive system thereof and an information display unit
JP2002123208A (ja) * 2000-10-13 2002-04-26 Nec Corp 画像表示装置およびその駆動方法
JP2002140037A (ja) * 2000-11-01 2002-05-17 Pioneer Electronic Corp 発光パネルの駆動装置及び方法
GB0028875D0 (en) * 2000-11-28 2001-01-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
TW544650B (en) * 2000-12-27 2003-08-01 Matsushita Electric Ind Co Ltd Matrix-type display device and driving method thereof
JP2002196728A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 単純マトリクス型液晶表示パネルの駆動方法及び液晶表示装置
US6516581B2 (en) * 2001-01-03 2003-02-11 William Paul Wall angle for use in suspended ceiling grid structure and including multi-purpose measurement indicia
TW530293B (en) * 2001-01-19 2003-05-01 Solomon Systech Ltd Driving system and method for electroluminescence
GB2371910A (en) 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
GB0104177D0 (en) 2001-02-20 2001-04-11 Isis Innovation Aryl-aryl dendrimers
EP1370599B1 (en) * 2001-02-21 2007-08-29 Cambridge Display Technology Limited (partially) conjugated polymer, process for its preparation and use in electroluminescent devices
US6919872B2 (en) * 2001-02-27 2005-07-19 Leadis Technology, Inc. Method and apparatus for driving STN LCD
JP2002342842A (ja) 2001-03-15 2002-11-29 Toshiba Corp ポイントサービス用ｉｄの管理システムおよびポイントサービス用ｉｄの管理方法
US6832729B1 (en) * 2001-03-23 2004-12-21 Zih Corp. Portable data collection device for reading fluorescent indicia
US6907427B2 (en) * 2001-05-22 2005-06-14 International Business Machines Corporation Information retrieval with non-negative matrix factorization
JP3632637B2 (ja) * 2001-08-09 2005-03-23 セイコーエプソン株式会社 電気光学装置、その駆動方法、電気光学装置の駆動回路および電子機器
GB2381643A (en) 2001-10-31 2003-05-07 Cambridge Display Tech Ltd Display drivers
US7062419B2 (en) * 2001-12-21 2006-06-13 Intel Corporation Surface light field decomposition using non-negative factorization
US7492379B2 (en) * 2002-01-07 2009-02-17 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with increased modulation transfer function response
GB2386462A (en) 2002-03-14 2003-09-17 Cambridge Display Tech Ltd Display driver circuits
US20030189579A1 (en) * 2002-04-05 2003-10-09 Pope David R. Adaptive enlarging and/or sharpening of a digital image
AU2003222611A1 (en) 2002-04-25 2003-11-10 Cambridge Display Technology Limited Display driver circuits for organic light emitting diode displays with skipping of blank lines
GB2388236A (en) 2002-05-01 2003-11-05 Cambridge Display Tech Ltd Display and driver circuits
CN1457032A (zh) * 2002-05-08 2003-11-19 中颖电子(上海)有限公司 显示器多线寻址驱动方式
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
GB2389952A (en) 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Driver circuits for electroluminescent displays with reduced power consumption
GB2389951A (en) 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Display driver circuits for active matrix OLED displays
JP3970110B2 (ja) 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
FR2842641B1 (fr) * 2002-07-19 2005-08-05 St Microelectronics Sa Affichage d'image sur un ecran matriciel
EP1414011A1 (en) * 2002-10-22 2004-04-28 STMicroelectronics S.r.l. Method for scanning sequence selection for displays
KR100486295B1 (ko) * 2002-12-31 2005-04-29 삼성전자주식회사 소비 전력을 저감하는 에스티엔 액정 표시 장치의 멀티라인 구동 방법
JP3774706B2 (ja) 2003-03-14 2006-05-17 キヤノン株式会社 画像表示装置及び画像表示装置の変換回路の特性決定方法
US7672834B2 (en) * 2003-07-23 2010-03-02 Mitsubishi Electric Research Laboratories, Inc. Method and system for detecting and temporally relating components in non-stationary signals
JP4395714B2 (ja) * 2003-09-02 2010-01-13 セイコーエプソン株式会社 電気光学装置のクロストーク補正方法、その補正回路、電気光学装置および電子機器
JP4804711B2 (ja) * 2003-11-21 2011-11-02 株式会社 日立ディスプレイズ 画像表示装置
US7424150B2 (en) * 2003-12-08 2008-09-09 Fuji Xerox Co., Ltd. Systems and methods for media summarization
JP4194567B2 (ja) * 2004-02-27 2008-12-10 キヤノン株式会社 画像表示装置
GB0421712D0 (en) 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0428191D0 (en) * 2004-12-23 2005-01-26 Cambridge Display Tech Ltd Digital signal processing methods and apparatus
GB2429565B (en) * 2005-08-23 2007-12-27 Cambridge Display Tech Ltd Display driving methods and apparatus
US20070076869A1 (en) * 2005-10-03 2007-04-05 Microsoft Corporation Digital goods representation based upon matrix invariants using non-negative matrix factorizations
GB2436377B (en) * 2006-03-23 2011-02-23 Cambridge Display Tech Ltd Data processing hardware
GB2436391B (en) * 2006-03-23 2011-03-16 Cambridge Display Tech Ltd Image processing systems

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621578A2 (en) * 1993-04-22 1994-10-26 Matsushita Electric Industrial Co., Ltd. Driving apparatus for liquid crystal display
US5654734A (en) * 1993-05-10 1997-08-05 Motorola, Inc. Method and apparatus for receiving and processing compressed image data for presentation by an active addressed display
US5646652A (en) * 1993-08-09 1997-07-08 Motorola, Inc. Method and apparatus for reducing memory requirements in a reduced line active addressing display system
JPH1020809A (ja) * 1996-06-28 1998-01-23 Fujitsu Ltd 画像表示方法及び装置
JPH10260659A (ja) * 1997-03-19 1998-09-29 Asahi Glass Co Ltd 液晶表示装置の駆動法
JPH11338423A (ja) * 1998-05-15 1999-12-10 Internatl Business Mach Corp <Ibm> カラー表示方法、この表示方法に適するマトリックス駆動用液晶表示モジュール、及び、この液晶表示モジュールを含むｐｃシステム、並びに、プロジェクションタイプ表示装置
JP2000267624A (ja) * 1999-03-18 2000-09-29 Victor Co Of Japan Ltd マトリクス型表示装置の駆動回路
JP2002341842A (ja) * 2000-09-26 2002-11-29 Matsushita Electric Ind Co Ltd 表示装置とその駆動方法および情報表示装置
JP2003084732A (ja) * 2000-12-27 2003-03-19 Matsushita Electric Ind Co Ltd マトリクス型表示装置とその駆動方法
JP2002258805A (ja) * 2001-03-01 2002-09-11 Matsushita Electric Ind Co Ltd 液晶表示装置とそれを用いた情報表示装置および液晶表示装置の駆動方法
JP2003108082A (ja) * 2001-09-27 2003-04-11 Optrex Corp 液晶表示装置の駆動方法および駆動装置
WO2003060870A1 (en) * 2002-01-07 2003-07-24 Clairvoyante Laboratories, Inc. Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with increased modulation transfer function
WO2004001707A2 (en) * 2002-06-20 2003-12-31 Koninklijke Philips Electronics N.V. Display device with multiple row addressing using orthogonal functions
JP2004133138A (ja) * 2002-10-09 2004-04-30 Canon Inc 画像表示装置
JP2004271701A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 表示ドライバ、電気光学装置、及び駆動方法
JP2006523328A (ja) * 2003-04-04 2006-10-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 表示装置
JP5107044B2 (ja) * 2004-09-30 2012-12-26 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法、及び装置
JP5133687B2 (ja) * 2004-09-30 2013-01-30 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法および装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6010070931; Ｅｕａｎ　Ｃ．　Ｓｍｉｔｈ: '"８．３：Ｔｏｔａｌ　Ｍａｔｒｉｘ　Ａｄｄｒｅｓｓｉｎｇ　（ＴＭＡ）"' ＳＩＤ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ Ｖｏｌｕｍｅ　３８，　Ｉｓｓｕｅ　１, 200705, ｐ．９３-９６ *
JPN6011026292; 山口桂吾ほか: '「非負行列因子分解の初期値設定法とその応用」' 電子情報通信学会論文誌　Ｄ-ＩＩ Ｖｏｌ．　Ｊ８７-Ｄ-ＩＩ，　Ｎｏ．３, 200403, ９２３頁〜９２８頁 *
JPN7010004067; Ｅｕａｎ　Ｃ．　Ｓｍｉｔｈ: '"Ｔｏｔａｌ　ｍａｔｒｉｘ　ａｄｄｒｅｓｓｉｎｇ"' Ｊｏｕｒｎａｌ　ｏｆ　ｔｈｅ　Ｓｏｃｉｅｔｙ　ｆｏｒ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｄｉｓｐｌａｙ Ｖｏｌｕｍｅ　１６，　Ｉｓｓｕｅ　２, 200802, ｐ．２０１-２０９ *
JPN7011001809; Ｄａｎｉｅｌ　Ｄ．　ＬＥＥ，　Ｈ．　Ｓｅｂａｓｔｉａｎ　ＳＥＵＮＧ: '"Ｌｅａｒｎｉｎｇ　ｔｈｅ　ｐａｒｔｓ　ｏｆ　ｏｂｊｅｃｔｓ　ｂｙ　ｎｏｎ-ｎｅｇａｔｉｖｅ　ｍａｔｒｉｘ　ｆａｃｔｏｒｉｚａｔｉｏｎ"' Ｎａｔｕｒｅ Ｖｏｌ．　４０１, 19991021, ｐｐ．　７８８-７９１ *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515017A (ja) * 2004-09-30 2008-05-08 ケンブリッジ ディスプレイ テクノロジー リミテッド マルチラインアドレッシング方法、及び装置
JP2014502736A (ja) * 2010-12-28 2014-02-03 インディアン インスティテュート オブ テクノロジー カーンプル 収斂行列因子分解ベースの全体フレーム画像処理
US9311897B2 (en) 2010-12-28 2016-04-12 Indian Institute Of Technology Kanpur Convergent matrix factorization based entire frame image processing

Also Published As

Publication number Publication date
GB2435574A (en) 2007-08-29
TW200620212A (en) 2006-06-16
TWI407412B (zh) 2013-09-01
GB2435574A8 (ja) 2007-10-17
CN101069227B (zh) 2010-09-29
KR20070090883A (ko) 2007-09-06
KR101194225B1 (ko) 2012-10-29
GB0421712D0 (en) 2004-11-03
US20070069992A1 (en) 2007-03-29
WO2006035248A1 (en) 2006-04-06
US8237638B2 (en) 2012-08-07
JP5383044B2 (ja) 2014-01-08
GB0708321D0 (en) 2007-06-06
GB2435574B (en) 2009-06-10
CN101069227A (zh) 2007-11-07

Similar Documents

Publication Publication Date Title
JP5383044B2 (ja) マルチラインアドレッシング方法および装置
JP5133687B2 (ja) マルチラインアドレッシング方法および装置
KR101253685B1 (ko) 멀티-라인 어드레싱 방법 및 장치
JP5591472B2 (ja) 電流駆動表示システム
KR101347931B1 (ko) 디스플레이를 구동하는 방법, 기록 매체 및 디스플레이를 구동하기 위한 구동기
JP5313687B2 (ja) マトリクスディスプレイの駆動方法、自己発光型ディスプレイ、非自己発光型ディスプレイ、および、表示制御システム
JP5361706B2 (ja) 画像処理システム
TWI419120B (zh) 多線定址方法及裝置（一）
DE112005002406B4 (de) Mehrleiteradressierverfahren und Vorrichtung

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090714

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110824

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees