JP2000267624A - マトリクス型表示装置の駆動回路 - Google Patents
マトリクス型表示装置の駆動回路Info
- Publication number
- JP2000267624A JP2000267624A JP7326799A JP7326799A JP2000267624A JP 2000267624 A JP2000267624 A JP 2000267624A JP 7326799 A JP7326799 A JP 7326799A JP 7326799 A JP7326799 A JP 7326799A JP 2000267624 A JP2000267624 A JP 2000267624A
- Authority
- JP
- Japan
- Prior art keywords
- row
- circuit
- data
- correlation
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Cold Cathode And The Manufacture (AREA)
- Control Of El Displays (AREA)
Abstract
マトリクス型表示装置の駆動回路を提供する。 【解決手段】 相関検出回路5は、表示パネル10に供
給するデータの行方向の相関を検出する。白ピーク検出
回路11は、表示パネル10に供給するデータの輝度レ
ベルを検出する。スキャン多相化回路6は、相関検出回
路5によって相関があると検出され、かつ、白ピーク検
出回路11によってデータの輝度レベルが所定レベル以
上(白ピーク)であると検出されたときのみ、相関があ
ると検出された他の行を併せて走査する。
Description
子等の電子放出源を用いた表示装置(いわゆるフィール
ドエミッション表示装置)やエレクトロルミネセンス
(以下、ELと略記する)表示装置等のマトリクス型表
示装置の駆動回路に関する。
電子放出素子を用いたフィールドエミッション表示装置
やEL表示装置等の1行同時表示型の表示装置が知られ
ている。1行同時表示型の表示装置では、1行単位で同
時に表示が行われ、一般的には上から下へ線順次走査さ
れ、各行の表示は走査期間中において全列同時に行われ
る。
る任意の行の表示が行われている際には、他行の表示が
行われない表示装置のことである。例えば、プラズマデ
ィスプレイパネルやTFT液晶表示装置等は線順次駆動
を行っているが、セル毎にメモリ機能を有し、複数行の
表示が同時に行われるので、この範疇ではない。但し、
表示装置が複数の配線ブロックに完全に分割されている
場合は、各ブロック内で複数行の同時表示期間がなけれ
ば1行同時表示型の表示装置である。
クス型表示装置の駆動回路を示すブロック図である。図
4において、表示パネル10は例えば冷陰極電子放出素
子を用いた表示パネルであり、一例として図5に示すよ
うに、走査電極L1〜LMに接続された複数の行配線
と、データ電極D1〜DNに接続された複数の列配線と
によって、画素を構成するセル10sがマトリクス状に
配置されている。なお、セル10sは、電子放出源であ
る電子放出素子と、この電子放出素子からの電子照射を
受ける蛍光体とで構成される。
ジスタ2に書き込まれる。シフトレジスタ2において1
行分のデータが書き込まれた後、ラッチ回路3によって
ラッチされ、変調回路4にデータが入力される。変調回
路4は、データの大小に応じたパルスを表示パネル10
のデータ電極D1〜DNに入力する。
イミング制御回路8に入力される。タイミング制御回路
8はシフトレジスタ2にシフトクロックを供給し、ラッ
チ回路3にラッチクロックを供給する。タイミング制御
回路8は、また、シフトレジスタ9に1ライン幅のパル
スを供給する。シフトレジスタ9はそのパルスを表示パ
ネル10の走査電極L1〜LMにスキャンパルスとして
1行目から順次入力する。
を駆動する場合の動作について詳細に説明する。上記の
ように、表示パネル10の走査電極L1〜LMには、順
次、シフトレジスタ9によってスキャンパルスが印加さ
れる。また、表示パネル10のデータ電極D1〜DNに
は、変調回路4によって、選択されたラインに対応した
データに応じて一例としてパルス幅(PWM)変調され
たパルスが印加される。
電極Liが選択されている期間にデータ電極Djに電圧
を印加する。変調回路4がPWM変調の場合、階調は、
データ電極D1〜DNに印加するパルスの印加時間(パ
ルス幅)で表現される。変調回路4の変調方法はPWM
方式に限らず、電圧変調等のように発光の強弱が表現で
きる方法であればよい。
作を示す波形図であり、走査電極に印加するスキャンパ
ルスと、データ電極に印加するパルスとを示している。
ここでは、映像信号が、i行j列は黒、i+1行j列は
グレー、i+2行j列は白である場合について示してい
る。図6に示すように、i行の水平走査期間H0におい
て、i行の走査電極Liには電圧−Vsがかかってお
り、その他の走査電極には電圧がかかっていない。この
とき、i行j列での表示が黒であるため、j列のデータ
電極Djは常に0電位である。
ては、i+1行の走査電極L(i+1)には電圧−Vs
がかかっており、その他の走査電極には電圧がかかって
いない。このとき、i+1行j列での表示がグレーであ
るため、j列のデータ電極Djには水平走査期間H1の
約半分の期間だけ電圧+Vdがかかり、その後の約半分
の期間は0電位となる。さらに、i+2行の水平走査期
間H2においては、i+2行の走査電極L(i+2)は
電圧−Vsがかかっており、その他の走査電極には電圧
がかかっていない。このとき、i+2行j列での表示が
白であるため、j列のデータ電極Djには水平走査期間
H2の全期間において電圧+Vdがかかっている。
示パネル10の場合は、電子放出素子が電子放出するた
めのしきい値を有している。そして、走査電極L1〜L
Mにかかる電圧とデータ電極D1〜DNにかかる電圧と
の差がしきい値以上で表示状態となり、それ以下では非
表示状態となる。この例では、電圧Vdと電圧Vsはい
ずれもしきい値Vthより小さく、電圧(Vd+Vs)
はしきい値Vthより大きく設定する。即ち、データ電
極D1〜DNと走査電極L1〜LMの内の一方のみの電
圧印加だけでは発光は起こらず、両方に印加された場合
にのみ発光する。
過程についてのみ説明したが、実際には、表示パネル1
0の走査電極L1〜LMには、1行からM行まで順次、
スキャンパルスが印加され、この走査タイミングに合わ
せて、データ電極D1〜DNにPWM変調されたパルス
が印加される。なお、有効画素が480行×640列の
表示の場合には、走査電極が480本、データ電極が6
40本存在し、RGBストライプ構造のカラー表示の場
合には1920本のデータ電極が存在する。
ールド内での各行の表示タイミングは、図7に示すよう
になる。なお、ここでは、走査電極が480行の場合で
あり、太実線の部分が表示期間となっている。図7に示
すように、1フィールド内で1行目から480行目まで
順次に表示が行われる。
型のマトリクス型表示装置においては、各行において1
フィールド中で1水平走査期間だけに表示が集中する。
このため、連続電子放出に起因して電子放出素子や蛍光
体(即ち、セル10s)に経時変化(焼き付き)が起き
る。また、蛍光体の飽和現象によって、パルス幅(発光
時間)と輝度(発光強度)とが比例関係にならず、図8
に示すように、緩やかなガンマ特性を有することによ
り、輝度の効率低下を生じる。なお、パルス幅をx、発
光強度をyとすると、図11に示す特性はy=xrと表
すことができ、0<r<1で、通常、0.7<r<0.
9程度である。
が、電子ビームの照射によってより高い準位に励起した
後、元の準位に戻る際に差のエネルギーが可視光として
放出するものである。蛍光体の励起状態が回復する前に
次々と電子が照射してくると、照射される電子量に対す
る可視光の放出する割合が減少する。これを蛍光体の飽
和と言う。蛍光体の飽和現象によって図8に示すような
ガンマ特性を有するということは、パルス幅が2倍にな
っても輝度が2倍にはならないということであり、従来
のマトリクス型表示装置では、この輝度低下が問題であ
った。
示時間が1水平走査期間であるため、高精細度化による
画素数の増加によって行が増加すると表示時間が短くな
り、輝度の低下が起こる。このように、従来のマトリク
ス型表示装置は、表示時間によって最大輝度が限定され
るため、陰極線管表示装置と同等以上の輝度(ピーク輝
度)を得ることができないという問題点があった。
ものであり、ピーク輝度を大幅に向上させることができ
るマトリクス型表示装置の駆動回路を提供することを目
的とする。
の技術の課題を解決するため、複数の行及び複数の列に
よってセルがマトリクス状に配置された表示パネルを行
単位で走査して表示するマトリクス型表示装置の駆動回
路において、前記表示パネルに供給するデータの行方向
の相関を検出する相関検出回路(5)と、前記表示パネ
ルに供給するデータの輝度レベルを検出する輝度検出回
路(11)と、前記相関検出回路によって相関があると
検出され、かつ、前記輝度検出回路によって前記データ
の輝度レベルが所定レベル以上であると検出されたとき
のみ、相関があると検出された他の行を併せて走査する
手段(6)とを備えて構成したことを特徴とするマトリ
クス型表示装置の駆動回路を提供するものである。
装置の駆動回路について、添付図面を参照して説明す
る。図1は本発明のマトリクス型表示装置の駆動回路の
一実施例を示すブロック図、図2は本発明のマトリクス
型表示装置の駆動回路の動作を説明するための波形図、
図3は本発明のマトリクス型表示装置の駆動回路の動作
を説明するための図である。なお、図1において、図4
と同一部分には同一符号が付してある。
陰極電子放出素子を用いた表示パネルであり、その具体
的構成は図5を用いて説明した通りである。端子1に入
力された映像信号は、シフトレジスタ2に書き込まれ
る。シフトレジスタ2において1行分のデータが書き込
まれた後、ラッチ回路3によってラッチされる。ラッチ
回路3より出力されたデータは、本発明により新たに加
えられた相関検出回路5及び白ピーク検出回路11に入
力される。
メモリと、比較回路とを備えて構成され、ラッチ回路3
より出力されたデータのそれぞれの列において行方向の
相関を検出する。ラインメモリを1つ設け、比較回路に
よって2行分のデータを比較すれば、2行のデータの相
関を検出することができ、ラインメモリを2つ以上設け
れば、3行分以上のデータの相関を検出することができ
る。相関検出回路5による相関検出信号はAND回路1
2の一方の端子に入力される。
り出力されたデータによって、所定の輝度レベル以上の
部分が検出される。本実施例では、一例として、白ピー
クを検出する。白ピーク検出回路11による白ピーク検
出信号はAND回路12のもう一方の端子に入力され
る。AND回路12は、相関検出回路5より相関検出信
号が入力され、かつ、白ピーク検出回路11より白ピー
ク検出信号が入力されたときのみ、本発明により新たに
加えられたスキャン多相化回路6に白ピーク相関検出信
号を入力する。
関検出回路5を経て変調回路4に入力される。変調回路
4は、データの大小に応じて例えばPWM変調されたパ
ルスを表示パネル10のデータ電極D1〜DNに入力す
る。
イミング制御回路8に入力される。タイミング制御回路
8はシフトレジスタ2にシフトクロックを供給し、ラッ
チ回路3にラッチクロックを供給する。タイミング制御
回路8は、また、シフトレジスタ9に1ライン幅のパル
スを供給する。シフトレジスタ9はそのパルスをスキャ
ン多相化回路6に入力する。タイミング制御回路8は、
相関検出回路5や白ピーク検出回路11のタイミングも
制御する。スキャン多相化回路6は後述するように入力
されたパルスを多相化し、そのパルスをスキャンパルス
として表示パネル10の走査電極L1〜LMに入力す
る。
を用いて詳細に説明する。図2の動作例は、映像信号が
図3に示すような状態の場合の動作について示してい
る。図3の例は、X列とX+1列のi行〜i+2行で
は、白ピークで相関があり、X+2列〜X+n列のi行
〜i+2行では、相関があるもののグレーであり、X列
〜X+n列のi+3行では、黒である場合を示してい
る。
て、相関検出回路5によって相関があることが検出さ
れ、また、白ピーク検出回路11によって白ピークであ
ることが検出されるので、AND回路12からは、i行
〜i+2行の期間のみスキャン多相化回路6に白ピーク
相関検出信号を供給する。スキャン多相化回路6は、A
ND回路12から白ピーク相関検出信号が供給された期
間において、走査する行を多相化する。
0において、シフトレジスタ9がi番目の端子からスキ
ャンパルスを出力しているとき、ラッチ回路3からはi
行目の全データが同時に出力されている。i行の走査電
極Liには電圧−Vsがかかっている。このとき、X列
とX+1列では白であるので、X列とX+1列のデータ
電極DX,D(X+1)には水平走査期間H0の全期間
において電圧+Vdがかかっている。X+2列〜X+n
列ではグレーであるので、X+2列〜X+n列のデータ
電極D(X+2)〜D(X+n)には水平走査期間H0
の約半分の期間だけ電圧+Vdがかかり、その後の約半
分の期間は0電位となる。
来では、他の行は走査しないが、本発明では、i行〜i
+2行においては白ピークで相関があることが検出され
ているので、スキャン多相化回路6によって、i+1行
の走査電極L(i+1)とi+2行の走査電極L(i+
2)にも併せて、例えば、水平走査期間H0後半の約半
分の期間H0bだけ電圧−Vsをかけている。従って、
i+1行〜i+2行では、期間H0bにおいて白く発光
する。
いて、シフトレジスタ9がi+1番目の端子からスキャ
ンパルスを出力しているとき、ラッチ回路3からはi+
1行目の全データが同時に出力されている。i+1行の
走査電極L(i+1)には電圧−Vsがかかっている。
このとき、X列とX+1列では白であるので、X列とX
+1列のデータ電極DX,D(X+1)には水平走査期
間H1の全期間において電圧+Vdがかかっている。X
+2列〜X+n列ではグレーであるので、X+2列〜X
+n列のデータ電極D(X+2)〜D(X+n)には水
平走査期間H1の約半分の期間だけ電圧+Vdがかか
り、その後の約半分の期間は0電位となる。
も、i行〜i+2行においては白ピークで相関があるこ
とが検出されているので、スキャン多相化回路6によっ
て、i行の走査電極Liとi+2行の走査電極L(i+
2)にも併せて、水平走査期間H1後半の約半分の期間
H1bだけ電圧−Vsをかけている。従って、i行とi
+2行では、期間H1bにおいて白く発光する。
も同様に、スキャン多相化回路6によって、i行の走査
電極Liとi+1行の走査電極L(i+1)にも併せ
て、水平走査期間H1後半の約半分の期間H2bだけ電
圧−Vsをかけている。従って、i行とi+1行では、
期間H2bにおいて白く発光する。なお、本実施例で
は、ある行を走査しているとき、白ピークで相関のある
他の行も同時に発光させる際に、水平走査期間の約半分
の期間だけ発光させるようにしたが、半分より長くした
り、短くしてもよい。
れば、表示パネル10は、白ピークで相関のある複数行
が同じ1水平走査期間内で併せて表示されることとな
る。複数行を併せて発光させるので、100%白を表示
する(8ビット表現では255のデータ)場合、1画素
分のデータに対して印加するスキャンパルスの幅は、大
幅に増加する。図2の例では、i行目ではH0+H1b
+H2b、i+1行目ではH0b+H1+H2b、i+
2行目ではH0b+H1b+H2となり、従来の約2倍
である約2水平走査期間、セル10sに電流を流すこと
が可能となる。白ピークではないグレーや黒において
は、従来と同じ走査であり、従来と全く同じ輝度とな
る。
行に対して、水平走査期間における後半の約半分の期間
だけ発光させるようにしているので、概ね、1つのセル
10sにおいて水平走査期間の全ての期間が連続して発
光しないようにし、1つの水平走査期間における発光と
次の水平走査期間における発光との間に、水平走査期間
の約半分の休止期間(非表示期間)を設けることができ
る。従って、非表示期間における休止によって蛍光体の
励起状態が収まり、初期状態に回復するので、蛍光体の
飽和による輝度低下を防止することができる。また、水
平走査期間の約半分の休止期間を設けることにより、ガ
ンマ補正効果も併せ持つことができる。
トリクス型表示装置の駆動回路は、表示パネルに供給す
るデータの行方向の相関を検出する相関検出回路と、表
示パネルに供給するデータの輝度レベルを検出する輝度
検出回路と、相関検出回路によって相関があると検出さ
れ、かつ、輝度検出回路によってデータの輝度レベルが
所定レベル以上であると検出されたときのみ、相関があ
ると検出された他の行を併せて走査する手段とを備えて
構成したので、蛍光体の飽和による輝度低下があっても
輝度を補うことができ、ピーク輝度を大幅に向上させる
ことができる。
す図である。
図である。
す図である。
Claims (2)
- 【請求項1】複数の行及び複数の列によってセルがマト
リクス状に配置された表示パネルを行単位で走査して表
示するマトリクス型表示装置の駆動回路において、 前記表示パネルに供給するデータの行方向の相関を検出
する相関検出回路と、 前記表示パネルに供給するデータの輝度レベルを検出す
る輝度検出回路と、 前記相関検出回路によって相関があると検出され、か
つ、前記輝度検出回路によって前記データの輝度レベル
が所定レベル以上であると検出されたときのみ、相関が
あると検出された他の行を併せて走査する手段とを備え
て構成したことを特徴とするマトリクス型表示装置の駆
動回路。 - 【請求項2】前記マトリクス型表示装置は、フィールド
エミッション表示装置もしくはエレクトロルミネセンス
表示装置であることを特徴とする請求項1記載のマトリ
クス型表示装置の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07326799A JP4096441B2 (ja) | 1999-03-18 | 1999-03-18 | マトリクス型表示装置の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07326799A JP4096441B2 (ja) | 1999-03-18 | 1999-03-18 | マトリクス型表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000267624A true JP2000267624A (ja) | 2000-09-29 |
JP4096441B2 JP4096441B2 (ja) | 2008-06-04 |
Family
ID=13513236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07326799A Expired - Lifetime JP4096441B2 (ja) | 1999-03-18 | 1999-03-18 | マトリクス型表示装置の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4096441B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7227521B2 (en) | 2002-10-09 | 2007-06-05 | Canon Kabushiki Kaisha | Image display apparatus |
JP2008515018A (ja) * | 2004-09-30 | 2008-05-08 | ケンブリッジ ディスプレイ テクノロジー リミテッド | マルチラインアドレッシング方法および装置 |
CN100388768C (zh) * | 2003-08-25 | 2008-05-14 | 精工爱普生株式会社 | 电光学装置、电光学装置的驱动方法以及电子机器 |
US7808461B2 (en) | 2004-02-27 | 2010-10-05 | Canon Kabushiki Kaisha | Image display apparatus |
-
1999
- 1999-03-18 JP JP07326799A patent/JP4096441B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7227521B2 (en) | 2002-10-09 | 2007-06-05 | Canon Kabushiki Kaisha | Image display apparatus |
US7889168B2 (en) | 2002-10-09 | 2011-02-15 | Canon Kabushiki Kaisha | Image display apparatus |
CN100388768C (zh) * | 2003-08-25 | 2008-05-14 | 精工爱普生株式会社 | 电光学装置、电光学装置的驱动方法以及电子机器 |
US7808461B2 (en) | 2004-02-27 | 2010-10-05 | Canon Kabushiki Kaisha | Image display apparatus |
JP2008515018A (ja) * | 2004-09-30 | 2008-05-08 | ケンブリッジ ディスプレイ テクノロジー リミテッド | マルチラインアドレッシング方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4096441B2 (ja) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070211011A1 (en) | Flat panel display device and data signal generating method thereof | |
JP2004287118A (ja) | 表示装置 | |
US6329759B1 (en) | Field emission image display | |
JP2000221945A (ja) | マトリクス型表示装置 | |
US7277105B2 (en) | Drive control apparatus and method for matrix panel | |
JP4560445B2 (ja) | 表示装置及び駆動方法 | |
KR20090021740A (ko) | 전자방출표시장치의 영상신호 보정방법 | |
US6166490A (en) | Field emission display of uniform brightness independent of column trace-induced signal deterioration | |
JP2000020019A (ja) | 電界放出型表示装置 | |
JP2001306018A (ja) | マトリクス型表示装置 | |
JP4096441B2 (ja) | マトリクス型表示装置の駆動回路 | |
KR20060104222A (ko) | 전자방출표시장치의 구동장치 및 그의 구동방법 | |
JP2002149132A (ja) | 液晶表示装置 | |
JP4075423B2 (ja) | マトリクス型有機el表示装置の駆動方法及び駆動装置 | |
US20060066523A1 (en) | Display device and display method | |
US20060238528A1 (en) | Driving apparatus and driving method for electron emission device | |
JPH11249614A (ja) | マトリクス型表示装置の駆動回路 | |
KR101016675B1 (ko) | 전계방출 표시장치 | |
JP4595177B2 (ja) | マトリクス型表示装置 | |
JP3642452B2 (ja) | マトリクス型表示装置の駆動回路 | |
JP2000148074A (ja) | マトリクス型表示装置 | |
JP2000172217A (ja) | マトリクス型表示装置 | |
JP4453136B2 (ja) | マトリクス型画像表示装置 | |
JP2000276095A (ja) | マトリクス型表示装置 | |
KR100965577B1 (ko) | 액정표시장치 및 이의 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |