JP5797134B2 - 表示装置およびその駆動方法 - Google Patents
表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP5797134B2 JP5797134B2 JP2012055611A JP2012055611A JP5797134B2 JP 5797134 B2 JP5797134 B2 JP 5797134B2 JP 2012055611 A JP2012055611 A JP 2012055611A JP 2012055611 A JP2012055611 A JP 2012055611A JP 5797134 B2 JP5797134 B2 JP 5797134B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- scanning
- transistor
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は表示装置に関し、より詳しくは、有機ＥＬ表示装置などの電流で駆動される電気光学素子を備えた表示装置およびその駆動方法に関する。
薄型、高画質、低消費電力の表示装置として、有機ＥＬ（Electro Luminescence）表示装置が知られている。有機ＥＬ表示装置には、電流で駆動される自発光型表示素子である有機ＥＬ素子および駆動用トランジスタ等を含む複数の画素回路がマトリクス状に配置されている。
ところで、有機ＥＬ表示装置など各種表示装置の駆動方式の１つとして、ＳＳＤ（Source Shared Driving）と呼ばれる駆動方式（以下「ＳＳＤ方式」という）が知られている。図１２は、特許文献１に開示された、ＳＳＤ方式を採用した有機ＥＬ表示装置における画素回路と各種配線との接続関係を示す回路図である。このＳＳＤ方式を採用した有機ＥＬ表示装置では、ＲＧＢ３原色によるカラー表示が行われる。ｍ×ｋ（ｍ，ｋは２以上の整数）本のデータ線とｎ（ｎは２以上の整数）本の走査線との交差点に対応して、ｍ×ｋ×ｎ個の画素回路１１が設けられている。本明細書では、Ｒ（赤）に対応する画素回路のことを「Ｒ画素回路」といい、符号「１１ｒ」で表す。また、Ｇ（緑）に対応する画素回路のことを「Ｇ画素回路」といい、符号「１１ｇ」で表す。また、Ｂ（青）に対応する画素回路のことを「Ｂ画素回路」といい、符号「１１ｂ」で表す。
図示しないデータドライバの出力端子に接続されたｍ本の出力線Ｄｉ（ｉ＝１〜ｍ）は、ｍ個のデマルチプレクサ４１にそれぞれ対応している。各デマルチプレクサ４１に対応する出力線Ｄｉは、当該デマルチプレクサ４１に含まれる３個の選択トランジスタＭｒ，Ｍｇ，Ｍｂを介して、３本のデータ線Ｄｒｉ，Ｄｇｉ，Ｄｂｉにそれぞれ接続されている。選択トランジスタＭｒ，Ｍｇ，ＭｂはすべてＰチャネル型である。選択トランジスタＭｒ，Ｍｇ，ＭｂはそれぞれＲ，Ｇ，Ｂに対応している。選択トランジスタＭｒは、Ｒに対応するデータ信号（以下「Ｒデータ信号」という。）をデータ線Ｄｒｉに供給すべきときにデータ制御信号ＳＳＤｒに応じてオン状態になる。選択トランジスタＭｇは、Ｇに対応するデータ信号（以下「Ｇデータ信号」という。）をデータ線Ｄｇｉに供給すべきときにデータ制御信号ＳＳＤｇに応じてオン状態になる。選択トランジスタＭｂは、Ｂに対応するデータ信号（以下「Ｂデータ信号」という。）をデータ線Ｄｂｉに供給すべきときにデータ制御信号ＳＳＤｂに応じてオン状態になる。以下では、選択トランジスタＭｒ，Ｍｇ，Ｍｂのことをそれぞれ「Ｒ選択トランジスタ」、「Ｇ選択トランジスタ」、および「Ｂ選択トランジスタ」という。また、データ制御信号ＳＳＤｒ，ＳＳＤｇ，ＳＳＤｂのことをそれぞれ「Ｒデータ制御信号」、「Ｇデータ制御信号」、および「Ｂデータ制御信号」という。また、データ線Ｄｒｉ，Ｄｇｉ，Ｄｂｉのことをそれぞれ「Ｒデータ線」、「Ｇデータ線」、および「Ｂデータ線」という。データドライバから出力されるデータ信号は、各デマルチプレクサ４１により時分割されて当該デマルチプレクサ４１に接続されたＲデータ線Ｄｒｉ、Ｇデータ線Ｄｇｉ、およびＢデータ線Ｄｂｉに順に与えられる。このようなＳＳＤ方式を採用することにより、データドライバの回路規模を縮小することができる。
特許文献１に開示された有機ＥＬ表示装置では、図１２に示すように、Ｒデータ線Ｄｒｉ、Ｇデータ線Ｄｇｉ、およびＢデータ線Ｄｂｉに、データ信号の電圧（以下「データ電圧」という。）を保持するためのデータコンデンサＣｄｒｉ，Ｃｄｇｉ，Ｃｄｂｉがそれぞれ接続されている。以下では、データコンデンサＣｄｒｉ，Ｃｄｇｉ，Ｃｄｂｉのことをそれぞれ「Ｒデータコンデンサ」、「Ｇデータコンデンサ」、および「Ｂデータコンデンサ」という。各画素回路１１は、１個の有機ＥＬ素子ＯＬＥＤ、６個のトランジスタＭ１〜Ｍ６、２個のコンデンサＣ１，Ｃ２を含んでいる。トランジスタＭ１〜Ｍ６はすべてＰチャネル型である。トランジスタＭ１は、有機ＥＬ素子ＯＬＥＤに供給すべき電流を制御するための駆動用トランジスタである。トランジスタＭ２は、データ信号の電圧（以下「データ電圧」ということがある。）を画素回路に書き込むための書き込み用トランジスタである。トランジスタＭ３は、輝度ムラの原因となる駆動用トランジスタＭ１のしきい値電圧のばらつきを補償するための補償用トランジスタである。トランジスタＭ４は、駆動用トランジスタＭ１のゲート電位Ｖｇを初期化するための初期化用トランジスタである。トランジスタＭ５は、画素回路１１へのハイレベル電源電位ＥＬＶＤＤの供給を制御するための電源供給用トランジスタである。トランジスタＭ６は、有機ＥＬ素子ＯＬＥＤの発光期間を制御するための発光制御用トランジスタである。コンデンサＣ１，Ｃ２は、駆動用トランジスタＭ１のソース−ゲート間電圧Ｖｇｓを保持するためのコンデンサである。Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂのそれぞれで、書き込みトランジスタＭ２のゲート端子は、これらのＲ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂに沿った走査線Ｓｊに接続されている。
図１３は、図１２に示す画素回路の駆動方法を示すタイミングチャートである。時刻ｔ１〜ｔ２では、初期化用トランジスタＭ４がオン状態になることにより駆動用トランジスタＭ１のゲート電位Ｖｇが初期化される。時刻ｔ２〜ｔ３では、Ｒデータ線ＤｒｉにＲデータ信号が供給され、ＲデータコンデンサＣｄｒｉに当該Ｒデータ信号の電圧が保持される。時刻ｔ３〜ｔ４では、Ｇデータ線ＤｇｉにＧデータ信号が供給され、ＧデータコンデンサＣｄｇｉに当該Ｇデータ信号の電圧が保持される。時刻ｔ４〜ｔ５では、Ｂデータ線ＤｂｉにＢデータ信号が供給され、ＢデータコンデンサＣｄｂｉに当該Ｂデータ信号の電圧が保持される。時刻ｔ５になると、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂのそれぞれで書き込み用トランジスタＭ２がオン状態になることにより、書き込み用トランジスタＭ２、駆動用トランジスタＭ１、および補償用トランジスタＭ３を介して、データ電圧が駆動用トランジスタＭ１のゲート端子に与えられる。このため、駆動用トランジスタＭ１はダイオード接続となる。このときの駆動用トランジスタＭ１のゲート電位Ｖｇは、次式（１）で与えられる。
Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ …（１）
ここで、Ｖｄａｔａはデータ電圧であり、Ｖｔｈは駆動用トランジスタＭ１のしきい値電圧である。
Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ …（１）
ここで、Ｖｄａｔａはデータ電圧であり、Ｖｔｈは駆動用トランジスタＭ１のしきい値電圧である。
時刻ｔ６になると、書き込み用トランジスタＭ２および補償用トランジスタＭ３がオフ状態になり、電源供給用トランジスタＭ５および発光制御用トランジスタＭ６がオン状態になる。このため、次式（２）で与えられる駆動電流Ｉが有機ＥＬ素子ＯＬＥＤに供給され、駆動電流Ｉの電流値に応じて有機ＥＬ素子ＯＬＥＤが発光する。
Ｉ＝（β／２）・（Ｖｇｓ−Ｖｔｈ）2 …（２）
ここで、βは定数、Ｖｇｓは駆動用トランジスタＭ１のソース−ゲート間電圧を表す。駆動用トランジスタＭ１のソース−ゲート間電圧Ｖｇｓは、次式（３）で与えられる。
Ｖｇｓ＝ＥＬＶＤＤ−Ｖｇ
＝ＥＬＶＤＤ−Ｖｄａｔａ＋Ｖｔｈ …（３）
Ｉ＝（β／２）・（Ｖｇｓ−Ｖｔｈ）2 …（２）
ここで、βは定数、Ｖｇｓは駆動用トランジスタＭ１のソース−ゲート間電圧を表す。駆動用トランジスタＭ１のソース−ゲート間電圧Ｖｇｓは、次式（３）で与えられる。
Ｖｇｓ＝ＥＬＶＤＤ−Ｖｇ
＝ＥＬＶＤＤ−Ｖｄａｔａ＋Ｖｔｈ …（３）
式（２）および式（３）から、次式（４）が導かれる。
Ｉ＝β／２・（ＥＬＶＤＤ−Ｖｄａｔａ）2 …（４）
式（４）では、しきい値電圧Ｖｔｈの項がなくなっている。このため、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきが補償される。なお、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきを補償するための構成は、例えば特許文献２などにも開示されている。このような駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきは、駆動用トランジスタＭ１をダイオード接続とすることによりしきい値電圧Ｖｔｈの補償を行う期間（本明細書では「しきい値電圧補償期間」といい、符号「Ｔｃｏｍｐ」で示す。）を長く設けるほど抑制されることが従来から知られている。
Ｉ＝β／２・（ＥＬＶＤＤ−Ｖｄａｔａ）2 …（４）
式（４）では、しきい値電圧Ｖｔｈの項がなくなっている。このため、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきが補償される。なお、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきを補償するための構成は、例えば特許文献２などにも開示されている。このような駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきは、駆動用トランジスタＭ１をダイオード接続とすることによりしきい値電圧Ｖｔｈの補償を行う期間（本明細書では「しきい値電圧補償期間」といい、符号「Ｔｃｏｍｐ」で示す。）を長く設けるほど抑制されることが従来から知られている。
ところで、特許文献１に開示された有機ＥＬ表示装置では、Ｒデータ信号、Ｇデータ信号、およびＢデータ信号を順にそれぞれＲデータ線Ｄｒｉ、Ｇデータ線Ｄｇｉ、およびＢデータ線Ｄｂｉに供給している。また、図１２に示すように、書き込みトランジスタＭ２のゲート端子の接続先は、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂのいずれにおいても走査線Ｓｊとなっている。このため、Ｂデータ線ＤｂｉへのＢデータ信号の供給終了後に走査線Ｓｊが選択状態となり、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂのそれぞれでデータ電圧の書き込みが開始される。仮にＲデータ線ＤｒｉへのＲデータ信号の供給終了後などに、走査線Ｓｊを選択状態にすると、Ｇ画素回路１１ｇおよびＢ画素回路１１ｂには所望のデータ電圧が書き込まれない。このようにして、特許文献１に開示された有機ＥＬ表示装置では、図１３に示すように、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂのそれぞれで、同じ長さのしきい値補償期間Ｔｃｏｍｐ（時刻ｔ５〜ｔ６）が設けられる。
このように、特許文献１に開示された有機ＥＬ表示装置では、Ｂ画素回路１１ｂへのデータ電圧の書き込みに合わせて、各画素回路におけるしきい値電圧補償期間Ｔｃｏｍｐを設定する必要がある。このため、しきい値電圧補償期間を十分に確保できない。その結果、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきに起因する輝度ムラを十分に抑制できない。
そこで、本発明は、輝度ムラを従来よりも抑制可能な、ＳＳＤ方式を採用した表示装置、およびその駆動方法を提供することを目的とする。
本発明の第１の局面は、複数の原色のいずれかに対応するデータ信号を時分割に画素回路に供給することにより当該複数の原色に基づくカラー表示を行うアクティブマトリクス型の表示装置であって、
前記データ信号が供給される複数のデータ線と、
それぞれが前記複数の原色のいずれかに対応する複数の走査線と、
前記複数のデータ線および前記複数の走査線に対応して設けられ、それぞれが前記複数の原色のいずれかに対応する複数の画素回路と、
各原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択を開始する走査線駆動回路とを備え、
各原色に対応する画素回路は、
電気光学素子と、
前記電気光学素子に流れる電流を制御すると共に、対応する走査線が選択状態のときに制御端子と第１導通端子とが互いに電気的に接続される駆動用トランジスタと、
対応する走査線が非選択状態のときに前記駆動用トランジスタの前記制御端子と前記第１導通端子との間の電圧を保持するための第１容量素子とを含み、
前記走査線駆動回路は、前記複数の原色のうち少なくとも１つの原色につき、当該原色に対応するデータ信号の前記データ線への供給が停止している期間であって当該原色以外の別の原色に対応するデータ信号が別の前記データ線に供給される期間において、当該原色に対応する走査線が選択状態となるように、前記複数の走査線を駆動することを特徴とする。
本発明の第２の局面は、本発明の第１の局面において、
前記複数のデータ線に、複数の原色のいずれかに対応するデータ信号を順次に供給するための複数の選択出力回路と、
前記複数の選択出力回路のそれぞれに前記データ信号を供給するためのデータ線駆動回路と、
前記データ信号を保持するために各データ線に設けられたデータ容量素子とをさらに備え、
前記複数の選択出力回路は、前記複数の原色のうち少なくとも１つの原色につき、当該原色に対応する走査線が選択状態のときに、当該原色に対応するデータ信号の前記データ線への供給を停止すると共に当該原色以外の別の原色に対応するデータ信号を別の前記データ線に供給することを特徴とする。
前記データ信号が供給される複数のデータ線と、
それぞれが前記複数の原色のいずれかに対応する複数の走査線と、
前記複数のデータ線および前記複数の走査線に対応して設けられ、それぞれが前記複数の原色のいずれかに対応する複数の画素回路と、
各原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択を開始する走査線駆動回路とを備え、
各原色に対応する画素回路は、
電気光学素子と、
前記電気光学素子に流れる電流を制御すると共に、対応する走査線が選択状態のときに制御端子と第１導通端子とが互いに電気的に接続される駆動用トランジスタと、
対応する走査線が非選択状態のときに前記駆動用トランジスタの前記制御端子と前記第１導通端子との間の電圧を保持するための第１容量素子とを含み、
前記走査線駆動回路は、前記複数の原色のうち少なくとも１つの原色につき、当該原色に対応するデータ信号の前記データ線への供給が停止している期間であって当該原色以外の別の原色に対応するデータ信号が別の前記データ線に供給される期間において、当該原色に対応する走査線が選択状態となるように、前記複数の走査線を駆動することを特徴とする。
本発明の第２の局面は、本発明の第１の局面において、
前記複数のデータ線に、複数の原色のいずれかに対応するデータ信号を順次に供給するための複数の選択出力回路と、
前記複数の選択出力回路のそれぞれに前記データ信号を供給するためのデータ線駆動回路と、
前記データ信号を保持するために各データ線に設けられたデータ容量素子とをさらに備え、
前記複数の選択出力回路は、前記複数の原色のうち少なくとも１つの原色につき、当該原色に対応する走査線が選択状態のときに、当該原色に対応するデータ信号の前記データ線への供給を停止すると共に当該原色以外の別の原色に対応するデータ信号を別の前記データ線に供給することを特徴とする。
本発明の第３の局面は、本発明の第１または第２の局面において、
前記複数の画素回路に共通して電源電位を供給する第１電源線および第２電源線をさらに備え、
前記電気光学素子は、前記第１電源線と前記第２電源線との間に設けられ、
前記駆動用トランジスタは、前記第１電源線と前記第２電源線との間に前記電気光学素子と直列に設けられ、
各原色に対応する画素回路は、
当該原色に対応する走査線に制御端子が接続され、前記駆動用トランジスタの第２導通端子と前記データ線との間に設けられた書き込み用トランジスタと、
当該原色に対応する走査線に制御端子が接続され、前記駆動用トランジスタの前記制御端子と前記第１導通端子との間に設けられた補償用トランジスタとをさらに含むことを特徴とする。
前記複数の画素回路に共通して電源電位を供給する第１電源線および第２電源線をさらに備え、
前記電気光学素子は、前記第１電源線と前記第２電源線との間に設けられ、
前記駆動用トランジスタは、前記第１電源線と前記第２電源線との間に前記電気光学素子と直列に設けられ、
各原色に対応する画素回路は、
当該原色に対応する走査線に制御端子が接続され、前記駆動用トランジスタの第２導通端子と前記データ線との間に設けられた書き込み用トランジスタと、
当該原色に対応する走査線に制御端子が接続され、前記駆動用トランジスタの前記制御端子と前記第１導通端子との間に設けられた補償用トランジスタとをさらに含むことを特徴とする。
本発明の第４の局面は、本発明の第３の局面において、
前記走査線駆動回路は、前記走査線を選択状態とする選択期間の長さを、前記複数の原色で互いに同じにすることを特徴とする。
前記走査線駆動回路は、前記走査線を選択状態とする選択期間の長さを、前記複数の原色で互いに同じにすることを特徴とする。
本発明の第５の局面は、本発明の第３の局面において、
前記走査線駆動回路は、前記走査線を選択状態とする選択期間の終了タイミングを、前記複数の原色で互いに同じにすることを特徴とする。
前記走査線駆動回路は、前記走査線を選択状態とする選択期間の終了タイミングを、前記複数の原色で互いに同じにすることを特徴とする。
本発明の第６の局面は、本発明の第３、第４、または第５の局面において、
前記複数の走査線に沿って設けられた複数の制御線と、
前記走査線の前記選択期間の終了タイミングに応じて、当該走査線に対応する画素回路における電気光学素子を発光させる制御線駆動回路とをさらに備えることを特徴とする。
前記複数の走査線に沿って設けられた複数の制御線と、
前記走査線の前記選択期間の終了タイミングに応じて、当該走査線に対応する画素回路における電気光学素子を発光させる制御線駆動回路とをさらに備えることを特徴とする。
本発明の第７の局面は、本発明の第６の局面において、
前記画素回路は、
前記制御線に制御端子が接続され、前記駆動用トランジスタの前記第１導通端子と前記第１電源線との間に設けられた電源供給用トランジスタと、
前記制御線に制御端子が接続され、前記駆動用トランジスタの前記第２導通端子と前記電気光学素子の一端との間に設けられた発光制御用トランジスタとをさらに含み、
前記制御線駆動回路は、前記走査線の前記選択期間の終了タイミングに応じて、当該走査線に対応する画素回路における前記電源供給用トランジスタおよび前記発光制御用トランジスタのそれぞれを導通状態にする電位を前記制御線に供給することを特徴とする。
前記画素回路は、
前記制御線に制御端子が接続され、前記駆動用トランジスタの前記第１導通端子と前記第１電源線との間に設けられた電源供給用トランジスタと、
前記制御線に制御端子が接続され、前記駆動用トランジスタの前記第２導通端子と前記電気光学素子の一端との間に設けられた発光制御用トランジスタとをさらに含み、
前記制御線駆動回路は、前記走査線の前記選択期間の終了タイミングに応じて、当該走査線に対応する画素回路における前記電源供給用トランジスタおよび前記発光制御用トランジスタのそれぞれを導通状態にする電位を前記制御線に供給することを特徴とする。
本発明の第８の局面は、本発明の第３の局面において、
前記走査線の延伸する方向において並んだ複数の画素回路のそれぞれは、当該複数の画素回路のいずれかが対応する走査線の直前の走査線に制御端子が接続され、前記駆動用トランジスタの前記制御端子および前記第１容量素子の一端と、初期化用の電位を供給する初期化線との間に設けられた初期化用トランジスタをさらに含むことを特徴とする。
前記走査線の延伸する方向において並んだ複数の画素回路のそれぞれは、当該複数の画素回路のいずれかが対応する走査線の直前の走査線に制御端子が接続され、前記駆動用トランジスタの前記制御端子および前記第１容量素子の一端と、初期化用の電位を供給する初期化線との間に設けられた初期化用トランジスタをさらに含むことを特徴とする。
本発明の第９の局面は、本発明の第３の局面において、
各原色に対応する画素回路は、当該原色に対応する走査線と前記駆動用トランジスタの前記制御端子との間に設けられた第２容量素子をさらに含むことを特徴とする。
各原色に対応する画素回路は、当該原色に対応する走査線と前記駆動用トランジスタの前記制御端子との間に設けられた第２容量素子をさらに含むことを特徴とする。
本発明の第１０の局面は、本発明の第３の局面において、
前記複数のデータ線に、複数の原色のいずれかに対応するデータ信号を順次に供給するための複数の選択出力回路と、
前記複数の選択出力回路のそれぞれに前記データ信号を供給するためのデータ線駆動回路とをさらに備えることを特徴とする。
前記複数のデータ線に、複数の原色のいずれかに対応するデータ信号を順次に供給するための複数の選択出力回路と、
前記複数の選択出力回路のそれぞれに前記データ信号を供給するためのデータ線駆動回路とをさらに備えることを特徴とする。
本発明の第１１の局面は、本発明の第３の局面において、
前記データ信号を保持するために各データ線に設けられたデータ容量素子とをさらに備えることを特徴とする。
前記データ信号を保持するために各データ線に設けられたデータ容量素子とをさらに備えることを特徴とする。
本発明の第１２の局面は、本発明の第１の局面から第１１の局面までのいずれかにおいて、
前記走査線駆動回路は、前記複数の原色にそれぞれ対応する複数の走査線駆動回路からなり、
各原色に対応する走査線駆動回路は、
当該原色に対応する複数の走査線を選択的に駆動し、
当該原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択を開始することを特徴とする。
前記走査線駆動回路は、前記複数の原色にそれぞれ対応する複数の走査線駆動回路からなり、
各原色に対応する走査線駆動回路は、
当該原色に対応する複数の走査線を選択的に駆動し、
当該原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択を開始することを特徴とする。
本発明の第１３の局面は、複数の原色のいずれかに対応するデータ信号を時分割に画素回路に供給することにより、当該複数の原色に基づくカラー表示を行い、前記データ信号が供給される複数のデータ線と、それぞれが前記複数の原色のいずれかに対応する複数の走査線と、前記複数のデータ線および前記複数の走査線に対応して設けられ、それぞれが前記複数の原色のいずれかに対応する複数の画素回路とを備える、アクティブマトリクス型の表示装置の駆動方法であって、
各原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択を開始する走査ステップを備え、
各原色に対応する画素回路は、
電気光学素子と、
前記電気光学素子に流れる電流を制御すると共に、対応する走査線が選択状態のときに制御端子と第１導通端子とが互いに電気的に接続される駆動用トランジスタと、
対応する走査線が非選択状態のときに前記駆動用トランジスタの前記制御端子と前記第１導通端子との間の電圧を保持するための第１容量素子とを含み、
前記走査ステップでは、前記複数の原色のうち少なくとも１つの原色につき、当該原色に対応するデータ信号の前記データ線への供給が停止している期間であって当該原色以外の別の原色に対応するデータ信号が別の前記データ線に供給される期間において、当該原色に対応する走査線が選択状態となるように、前記複数の走査線が駆動されることを特徴とする。
各原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択を開始する走査ステップを備え、
各原色に対応する画素回路は、
電気光学素子と、
前記電気光学素子に流れる電流を制御すると共に、対応する走査線が選択状態のときに制御端子と第１導通端子とが互いに電気的に接続される駆動用トランジスタと、
対応する走査線が非選択状態のときに前記駆動用トランジスタの前記制御端子と前記第１導通端子との間の電圧を保持するための第１容量素子とを含み、
前記走査ステップでは、前記複数の原色のうち少なくとも１つの原色につき、当該原色に対応するデータ信号の前記データ線への供給が停止している期間であって当該原色以外の別の原色に対応するデータ信号が別の前記データ線に供給される期間において、当該原色に対応する走査線が選択状態となるように、前記複数の走査線が駆動されることを特徴とする。
本発明の第１４の局面は、本発明の第１３の局面において、
前記走査ステップでは、前記走査線を選択状態とする選択期間の長さが前記複数の原色で互いに同じにされることを特徴とする。
前記走査ステップでは、前記走査線を選択状態とする選択期間の長さが前記複数の原色で互いに同じにされることを特徴とする。
本発明の第１５の局面は、本発明の第１３の局面において、
前記走査ステップでは、前記走査線を選択状態とする選択期間の終了タイミングが前記複数の原色で互いに同じにされることを特徴とする。
前記走査ステップでは、前記走査線を選択状態とする選択期間の終了タイミングが前記複数の原色で互いに同じにされることを特徴とする。
本発明の第１の局面によれば、ＳＳＤ方式を採用した表示装置において、複数の原色のいずれかに対応する複数の走査線が設けられる。また、駆動用トランジスタは、走査線が選択状態のときに制御端子と第１導通端子とが互いに電気的に接続されることにより、そのしきい値電圧が補償される。さらに、原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択が開始される。このため、少なくとも上記複数の原色のうちの１原色以外に対応する画素回路については、しきい値電圧補償期間が従来よりも長くなる。これにより、駆動用トランジスタのしきい値電圧のばらつきが従来よりも抑制される。したがって、駆動用トランジスタのしきい値電圧のばらつきに起因する輝度ムラを従来よりも抑制できる。
本発明の第２の局面は、本発明の第１の局面と同様の効果を奏する。
本発明の第２の局面は、本発明の第１の局面と同様の効果を奏する。
本発明の第３の局面によれば、書き込み用トランジスタにより画素回路にデータ電圧を書き込み、補償用トランジスタを用いて駆動用トランジスタのしきい値電圧を補償する場合に、本発明の第１の局面と同様の効果を奏することができる。
本発明の第４の局面によれば、各原色に対応する走査線の選択期間の長さの同じになる。このため、各原色に対応する画素回路において、しきい値電圧補償期間が従来よりも長くなる。これにより、各原色に対応する画素回路において、駆動用トランジスタのしきい値電圧のばらつきが従来よりも抑制される。したがって、駆動用トランジスタのしきい値電圧のばらつきに起因する輝度ムラをさらに抑制できる。
本発明の第５の局面によれば、各原色に対応する走査線で選択期間の終了タイミングを同じにすることにより、各原色に対応する走査線で選択期間の長さが異なることとなる。このような態様において、本発明の第１の局面と同様の効果を奏することができる。
本発明の第６の局面によれば、電気光学素子の発光期間を制御することができる。
本発明の第７の局面によれば、電源供給用トランジスタおよび発光制御用トランジスタを用いて、本発明の第６の局面と同様の効果を奏することができる。
本発明の第８の局面によれば、初期化用トランジスタにより、駆動用トランジスタの制御端子の電位が初期化される。このため、画素回路へのデータ電圧の書き込みを確実に行うことができる。
本発明の第９の局面によれば、第２容量素子を用いて、走査線が非選択状態であるときの駆動用トランジスタの制御端子の電位を確実に保持することができる。
本発明の第１０の局面によれば、選択出力回路を用いて、ＳＳＤ方式を実現することができる。
本発明の第１１の局面によれば、データ容量素子を用いて、データ信号に供給されたデータ信号を保持することができる。
本発明の第１２の局面によれば、複数の原色にそれぞれ対応する複数の走査線駆動回路を用いて、本発明の第１の局面から第１１の局面までのいずれかと同様の効果を奏することができる。
本発明の第１３の局面によれば、表示装置の駆動方法において、本発明の第１の局面と同様の効果を奏することができる。
本発明の第１４の局面によれば、表示装置の駆動方法において、本発明の第４の局面と同様の効果を奏することができる。
本発明の第１５の局面によれば、表示装置の駆動方法において、本発明の第５の局面と同様の効果を奏することができる。
以下、添付図面を参照しながら、本発明の第１〜第３の実施形態について説明する。なお、各実施形態におけるトランジスタはすべてＰチャネル型であるものとして説明するが、本発明はこれに限定されるものではない。また、各実施形態におけるトランジスタは例えば薄膜トランジスタであるが、本発明はこれに限定されるものではない。
＜１．第１の実施形態＞
＜１．１ 全体構成＞
図１は、本発明の第１の実施形態に係る表示装置１の全体構成を示すブロック図である。表示装置１は、ＲＧＢ３原色によるカラー表示を行う有機ＥＬ表示装置である。表示装置１は、図１に示すように、表示部１０、表示制御回路２０、データドライバ３０、デマルチプレクサ部４０、Ｒに対応する走査ドライバ５０ｒ（以下「Ｒ走査ドライバ」という。）、Ｇに対応する走査ドライバ５０ｇ（以下「Ｇ走査ドライバ」という。）、Ｂに対応する走査ドライバ５０ｂ（以下「Ｂ走査ドライバ」という。）、およびエミッションドライバ６０を備えている。表示装置１は、デマルチプレクサ部４０を介して、データドライバ３０からデータ線にデータ信号を供給するＳＳＤ方式を採用した表示装置である。本実施形態では、データドライバ３０によりデータ線駆動回路が実現され、走査ドライバにより走査線駆動回路が実現され、エミッションドライバ６０により制御線駆動回路が実現されている。Ｒ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、Ｂ走査ドライバ５０ｂ、およびエミッションドライバ６０は、例えば表示部１０と一体的に形成されている。ただし、本発明はこれに限定されるものではない。
＜１．１ 全体構成＞
図１は、本発明の第１の実施形態に係る表示装置１の全体構成を示すブロック図である。表示装置１は、ＲＧＢ３原色によるカラー表示を行う有機ＥＬ表示装置である。表示装置１は、図１に示すように、表示部１０、表示制御回路２０、データドライバ３０、デマルチプレクサ部４０、Ｒに対応する走査ドライバ５０ｒ（以下「Ｒ走査ドライバ」という。）、Ｇに対応する走査ドライバ５０ｇ（以下「Ｇ走査ドライバ」という。）、Ｂに対応する走査ドライバ５０ｂ（以下「Ｂ走査ドライバ」という。）、およびエミッションドライバ６０を備えている。表示装置１は、デマルチプレクサ部４０を介して、データドライバ３０からデータ線にデータ信号を供給するＳＳＤ方式を採用した表示装置である。本実施形態では、データドライバ３０によりデータ線駆動回路が実現され、走査ドライバにより走査線駆動回路が実現され、エミッションドライバ６０により制御線駆動回路が実現されている。Ｒ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、Ｂ走査ドライバ５０ｂ、およびエミッションドライバ６０は、例えば表示部１０と一体的に形成されている。ただし、本発明はこれに限定されるものではない。
表示部１０には、ｍ×ｋ（ｍ，ｋは２以上の整数であり、本実施形態ではｋ＝３である。）本のデータ線Ｄｒ１〜Ｄｒｍ，Ｄｇ１〜Ｄｇｍ，Ｄｂ１〜Ｄｂｍと、これらに直交する、Ｒに対応するｎ本の走査線Ｓｒ１〜Ｓｒｎ（以下「Ｒ走査線」という。）、Ｇに対応するｎ本の走査線Ｓｇ１〜Ｓｇｎ（以下「Ｇ走査線」という。）、およびＢに対応するｎ本の走査線Ｓｂ１〜Ｓｂｎ（以下「Ｂ走査線」という。）とが配設されている。また、表示部１０は、データ線と、Ｒ走査線、Ｇ走査線、およびＢ走査線との交差点に対応して、ｍ×３×ｎ個の画素回路１１が設けられている。より詳細には、ｍ本のＲデータ線Ｄｒ１〜Ｄｒｍとｎ本のＲ走査線Ｓｒ１〜Ｓｒｎとの交差点に対応してｍ×ｎ個のＲ画素回路１１ｒが設けられ、ｍ本のＧデータ線Ｄｇ１〜Ｄｇｍとｎ本のＧ走査線Ｓｇ１〜Ｓｇｎとの交差点に対応してｍ×ｎ個のＧ画素回路１１ｇが設けられ、ｍ本のＢデータ線Ｄｂ１〜Ｄｂｍとｎ本のＢ走査線Ｓｂ１〜Ｓｂｎとの交差点に対応してｍ×ｎ個のＢ画素回路１１ｂが設けられることにより、合計ｍ×３×ｎ個の画素回路１１が設けられている。また、表示部１０には、ｎ本のＲ走査線Ｓｒ１〜Ｓｒｎ、ｎ本のＧ走査線Ｓｇ１〜Ｓｇｎ、およびｎ本のＢ走査線Ｓｂ１〜Ｓｂｎと平行にｎ本の制御線としてのエミッション線Ｅ１〜Ｅｎが配設されている。ｍ×ｋ本のデータ線Ｄｒ１〜Ｄｒｍ，Ｄｇ１〜Ｄｇｍ，Ｄｂ１〜Ｄｂｍはデマルチプレクサ部４０に接続されている。ｎ本のＲ走査線Ｓｒ１〜ＳｒｎはＲ走査ドライバ５０ｒに接続されている。ｎ本のＢ走査線Ｓｂ１〜ＳｂｎはＧ走査ドライバ５０ｇに接続されている。ｎ本のＢ走査線Ｓｂ１〜ＳｂｎはＢ走査ドライバ５０ｂに接続されている。ｎ本のエミッション線Ｅ１〜Ｅｎはエミッションドライバ６０に接続されている。
また、表示部１０には、各画素回路１１に共通の図示しない電源線が配設されている。より詳細には、後述の有機ＥＬ素子を駆動するためのハイレベル電位ＥＬＶＤＤを供給する電源線（以下「ハイレベル電源線」といい、ハイレベル電源電位と同じく符号ＥＬＶＤＤで表す。）および有機ＥＬ素子を駆動するためのローレベル電位ＥＬＶＳＳを供給する電源線（以下「ローレベル電源線」といい、ローレベル電位と同じく符号ＥＬＶＳＳで表す。）が配設されている。さらに、後述の初期化動作のための初期化電位Ｖｉｎｉを供給する初期化線（初期化電位と同じく符号Ｖｉｎｉで表す。）が配設されている。これらの電位は、図示しない電源回路から供給される。本実施形態では、ハイレベル電源線ＥＬＶＤＤにより第１電源線が実現され、ローレベル電源線ＥＬＶＳＳにより第２電源線が実現されている。
ｍ本のＲデータ線Ｄｒ１〜Ｄｒｍにはそれぞれ、ｍ個のＲデータコンデンサＣｄｒ１〜Ｃｄｒｍが接続されている。ｍ本のＧデータ線Ｄｇ１〜Ｄｇｍにはそれぞれ、ｍ個のＧデータコンデンサＣｄｇ１〜Ｃｄｇｍが接続されている。ｍ本のＢデータ線Ｄｂ１〜Ｄｂｍにはそれぞれ、ｍ個のＢデータコンデンサＣｄｂ１〜Ｃｄｂｍが接続されている。各データコンデンサの一端（データ線が接続されていない側）には例えば接地電位が与えられるが、本発明はこれに限定されるものではない。
表示制御回路２０は、データドライバ３０、デマルチプレクサ部４０、Ｒ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、Ｂ走査ドライバ５０ｂ、およびエミッションドライバ６０に各種制御信号を出力する。より詳細には、表示制御回路２０は、データドライバ３０にデータスタートパルスＤＳＰ、データクロックＤＣＫ、表示データＤＡ、およびラッチパルスＬＳを出力する。表示データＤＡには、Ｒデータ、Ｇデータ、およびＢデータが含まれる。表示制御回路２０はまた、デマルチプレクサ部４０にＲデータ制御信号ＳＳＤｒ、Ｇデータ制御信号ＳＳＤｇ、およびＢデータ制御信号ＳＳＤｂを出力する。表示制御回路２０はまた、Ｒ走査ドライバ５０ｒにＲ走査スタートパルスＳＳＰｒおよびＲ走査クロックＳＣＫｒを出力し、Ｇ走査ドライバ５０ｇにＧ走査スタートパルスＳＳＰｇおよびＧ走査クロックＳＣＫｇを出力し、Ｂ走査ドライバ５０ｂにＢ走査スタートパルスＳＳＰｂおよびＢ走査クロックＳＣＫｂを出力する。表示制御回路２０はまた、エミッションドライバ６０にエミッションスタートパルスＥＳＰおよびエミッションクロックＥＣＫを出力する。
データドライバ３０は、図示しないｍビットのシフトレジスタ、サンプリング回路、ラッチ回路、およびｍ個のＤ／Ａコンバータなどを含んでいる。シフトレジスタは、互いに縦続接続されたｍ個の双安定回路を有し、初段に供給されたデータスタートパルスＤＳＰをデータクロックＤＣＫに同期して転送し、各段からサンプリングパルスを出力する。サンプリングパルスの出力タイミングに合わせて、サンプリング回路には表示データＤＡが供給される。サンプリング回路は、サンプリングパルスに従って表示データＤＡを記憶する。サンプリング回路に１行分の表示データＤＡが記憶されると、表示制御回路２０はラッチ回路に対してラッチパルスＬＰを出力する。ラッチ回路は、ラッチパルスＬＰを受け取ると、サンプリング回路に記憶された表示データＤＡを保持する。Ｄ／Ａコンバータは、データドライバ３０のｍ個の出力端子（図示しない）にそれぞれ接続されたｍ本の出力線Ｄ１〜Ｄｍに対応して設けられており、ラッチ回路に保持された表示データＤＡをアナログ信号であるデータ信号に変換し、得られたデータ信号を出力線Ｄ１〜Ｄｍに供給する。本実施形態に係る表示装置１はＲＧＢ３原色によるカラー表示を行い、かつＳＳＤ方式を採用しているので、各出力線にはＲデータ信号、Ｇデータ信号、およびＢデータ信号が順次に供給される。
デマルチプレクサ部４０は、ｍ個のデマルチプレクサ４１を含んでいる。ｍ個のデマルチプレクサ４１の入力端はそれぞれ、ｍ本の出力線Ｄ１〜Ｄｍに接続されている。第ｉデマルチプレクサ４１（ｉ＝１〜ｍ）のｋ個（ｋ＝３）の出力端はそれぞれ、Ｒデータ線Ｄｒｉ、Ｇデータ線Ｄｇｉ、およびＢデータ線Ｄｂｉに接続されている。デマルチプレクサ４１は、順次供給されるＲデータ信号、Ｇデータ信号、およびＢデータ信号を、Ｒデータ線Ｄｒｉ、Ｇデータ線Ｄｇｉ、およびＢデータ線Ｄｂｉにそれぞれ供給する。デマルチプレクサ４１の動作は、Ｒデータ制御信号ＳＳＤｒ、Ｇデータ制御信号ＳＳＤｇ、およびＢデータ制御信号ＳＳＤｂにより制御される。このようにして、ＳＳＤ方式を採用しない場合に比べて、データドライバ３０に接続される出力線の数を例えば１／３にすることができる。これにより、データドライバ３０の回路規模が縮小されるので、データドライバ３０の製造コストを削減できる。
Ｒ走査ドライバ５０ｒは、ｎ本のＲ走査線Ｓｒ１〜Ｓｒｎを駆動する。より詳細には、Ｒ走査ドライバ５０ｒは、図示しないシフトレジスタおよびバッファなどを含んでいる。シフトレジスタは、Ｒ走査クロックＳＣＫｒに同期してＲ走査スタートパルスＳＳＰｒを順次転送する。シフトレジスタの各段からの出力である走査信号は、バッファと経由して対応するＲ走査線Ｓｒｊ（ｊ＝１〜ｎ）に供給される。アクティブな（本実施形態ではローレベルの）走査信号により、Ｒ走査線Ｓｒｊに接続されたｍ個のＲ画素回路１１ｒが一括して選択される。
Ｇ走査ドライバ５０ｇは、ｎ本のＧ走査線Ｓｇ１〜Ｓｇｎを駆動する。より詳細には、Ｇ走査ドライバ５０ｇはＲ走査ドライバ５０ｒと同様に、図示しないシフトレジスタおよびバッファなどを含んでいる。シフトレジスタは、Ｇ走査クロックＳＣＫｇに同期してＧ走査スタートパルスＳＳＰｇを順次転送する。シフトレジスタの各段からの出力である走査信号は、バッファと経由して対応するＧ走査線Ｓｇｊに供給される。アクティブな走査信号により、Ｇ走査線Ｓｇｊに接続されたｍ個のＧ画素回路１１ｇが一括して選択される。
Ｂ走査ドライバ５０ｂは、ｎ本のＢ走査線Ｓｂ１〜Ｓｂｎを駆動する。より詳細には、Ｂ走査ドライバ５０ｂにはＲ走査ドライバ５０ｒと同様に、図示しないシフトレジスタおよびバッファなどを含んでいる。シフトレジスタは、Ｂ走査クロックＳＣＫｂに同期してＢ走査スタートパルスＳＳＰｂを順次転送する。シフトレジスタの各段からの出力である走査信号は、バッファと経由して対応するＢ走査線Ｓｂｊに供給される。アクティブな走査信号により、Ｂ走査線Ｓｂｊに接続されたｍ個のＢ画素回路１１ｂが一括されて選択される。
本実施形態では、例えば、Ｒ走査スタートパルスＳＳＰｒ、Ｇ走査スタートパルスＳＳＰｇ、およびＢ走査スタートパルスＳＳＰｂのパルス幅は互いに異なっている。すなわち、Ｒ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊに与えられる走査信号のパルス幅が互いに異なっている。このため、後述のようにＲ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊの選択期間の長さが互いに異なることになる。
エミッションドライバ６０は、ｎ本のエミッション線Ｅ１〜Ｅｎを駆動する。より詳細には、エミッションドライバ６０は、図示しないシフトレジスタおよびバッファなどを含んでいる。シフトレジスタは、エミッションクロックＥＣＫに同期してエミッションスタートパルスＥＳＰを順次転送する。シフトレジスタの各段からの出力であるエミッション信号は、バッファを経由して対応するエミッション線Ｅｊに供給される。
図１に示すように、Ｒ走査ドライバ５０ｒおよびＧ走査ドライバ５０ｇは表示部１０の一端側（図１における、表示部１０に対する左側）に配置され、Ｂ走査ドライバ５０ｂは表示部１０の他端側（図１における、表示部１０に対する右側）に配置されている。また、エミッションドライバ６０は表示部１０の他端側に配置されている。このように、各種ドライバが表示部１０の両側に均等に配置されている。
＜１．２ 画素回路と各種配線との接続関係＞
図２は、本実施形態における一部のＲ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂと各種配線との接続関係を示す回路図である。まず、デマルチプレクサ４１の構成について説明する。デマルチプレクサ４１は、図２に示すように、Ｒ選択トランジスタＭｒ、Ｇ選択トランジスタＭｇ、およびＢ選択トランジスタＭｂを含んでいる。Ｒ選択トランジスタＭｒのゲート端子にはＲデータ制御信号ＳＳＤｒが与えられる。Ｇ選択トランジスタＭｇのゲート端子にはＧデータ制御信号ＳＳＤｇが与えられる。Ｂ選択トランジスタＭｂのゲート端子にはＢデータ制御信号ＳＳＤｂが与えられる。Ｒ選択トランジスタＭｒを介して出力線ＤｉとＲデータ線Ｄｒｉとが互いに接続されている。Ｇ選択トランジスタＭｇを介して出力線ＤｉとＧデータ線Ｄｇｉとが互いに接続されている。Ｂ選択トランジスタＭｂを介して出力線ＤｉとＢデータ線Ｄｂｉとが互いに接続されている。
図２は、本実施形態における一部のＲ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂと各種配線との接続関係を示す回路図である。まず、デマルチプレクサ４１の構成について説明する。デマルチプレクサ４１は、図２に示すように、Ｒ選択トランジスタＭｒ、Ｇ選択トランジスタＭｇ、およびＢ選択トランジスタＭｂを含んでいる。Ｒ選択トランジスタＭｒのゲート端子にはＲデータ制御信号ＳＳＤｒが与えられる。Ｇ選択トランジスタＭｇのゲート端子にはＧデータ制御信号ＳＳＤｇが与えられる。Ｂ選択トランジスタＭｂのゲート端子にはＢデータ制御信号ＳＳＤｂが与えられる。Ｒ選択トランジスタＭｒを介して出力線ＤｉとＲデータ線Ｄｒｉとが互いに接続されている。Ｇ選択トランジスタＭｇを介して出力線ＤｉとＧデータ線Ｄｇｉとが互いに接続されている。Ｂ選択トランジスタＭｂを介して出力線ＤｉとＢデータ線Ｄｂｉとが互いに接続されている。
次に、画素回路の構成について説明する。図２に示すように、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂは、走査線の延伸する方向において順に並べて配置されている。なお、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂの構成は基本的に同様であるので、以下では、これらの画素回路で互いに共通する部分についてはＲ画素回路１１ｒの構成を例に挙げて説明し、これらの画素回路で互いに異なる部分については、適宜個別に説明する。
Ｒ画素回路１１ｒは、１個の有機ＥＬ素子ＯＬＥＤ、６個のトランジスタＭ１〜Ｍ６、２個のコンデンサＣ１，Ｃ２を含んでいる。より詳細には、Ｒ画素回路１１ｒは、有機ＥＬ素子ＯＬＥＤ、駆動用トランジスタＭ１、書き込み用トランジスタＭ２、補償用トランジスタＭ３、初期化用トランジスタＭ４、電源供給用トランジスタＭ５、発光制御用トランジスタＭ６、第１容量素子としての第１コンデンサＣ１、第２容量素子としての第２コンデンサを含んでいる。駆動用トランジスタＭ１は、ゲート端子、第１導通端子、および第２導通端子を有している。駆動用トランジスタＭ１では、キャリアの流れに応じて、第１導通端子および第２導通端子がそれぞれソース端子およびドレイン端子となる場合、または第１導通端子および第２導通端子がそれぞれドレイン端子およびソース端子となる場合がある。なお、Ｇ画素回路１１ｇおよびＢ画素回路１１ｂのそれぞれも、Ｒ画素回路１１ｒと同様の素子を含んでいる。
Ｒ画素回路１１ｒには、Ｒ走査線Ｓｒｊ（画素回路に注目した説明において便宜上「現Ｒ走査線」という。）、現Ｒ走査線Ｓｒｊの直前のＲ走査線Ｓｒｊ−１（画素回路に注目した説明において便宜上「前Ｒ走査線」という。）、エミッション線Ｅｊ、Ｒデータ線Ｄｒｉ、ハイレベル電源線ＥＬＶＤＤ、ローレベル電源線ＥＬＶＳＳ、および初期化線Ｖｉｎｉが接続されている。Ｇ画素回路１１ｇには、現Ｒ走査線Ｓｒｊに代えてＧ走査線Ｓｇｊ（画素回路に注目した説明において便宜上「現Ｇ走査線」という。）が接続されている。その他の接続はＲ画素回路１１ｒと同様である。Ｂ画素回路１１ｂには、現Ｒ走査線Ｓｒｊに代えてＢ走査線Ｓｂｊ（画素回路に注目した説明において便宜上「現Ｂ走査線」という。）が接続されている。その他の接続はＲ画素回路１１ｒと同様である。なお、上述のように、Ｒデータ線ＤｒｉにはＲデータコンデンサＣｄｒｉが接続され、Ｇデータ線ＤｇｉにはＧデータコンデンサＣｄｇｉが接続され、Ｂデータ線ＤｂｉにはＢデータコンデンサＣｄｂｉが接続されている。
Ｒ画素回路１１ｒでは、書き込み用トランジスタＭ２は、現Ｒ走査線Ｓｒｊにゲート端子が接続され、Ｒデータ線Ｄｒｉにソース端子が接続されている。Ｇ画素回路１１ｇでは、書き込み用トランジスタＭ２は、現Ｇ走査線Ｓｇｊにゲート端子が接続され、Ｇデータ線Ｄｇｉにソース端子が接続されている。Ｂ画素回路１１ｂでは、書き込み用トランジスタＭ２は、現Ｂ走査線Ｓｇｊにゲート端子が接続され、Ｂデータ線Ｄｂｉにソース端子が接続されている。書き込み用トランジスタＭ２は、走査線の選択に応じてデータコンデンサに保持されたデータ電圧を供給する。
駆動用トランジスタＭ１の第２導通端子は、書き込み用トランジスタＭ２のドレイン端子に接続されている。駆動用トランジスタＭ１は、ソース−ゲート間電圧Ｖｇｓに応じた駆動電流Ｉを有機ＥＬ素子ＯＬＥＤに供給する。
補償用トランジスタＭ３は、駆動用トランジスタＭ１のゲート端子と第１導通端子との間に設けられている。Ｒ画素回路１１ｒでは、補償用トランジスタＭ３のゲート端子はＲ走査線Ｓｒｊに接続されている。Ｇ画素回路１１ｇでは、補償用トランジスタＭ３のゲート端子はＧ走査線Ｓｇｊに接続されている。Ｂ画素回路１１ｂでは、補償用トランジスタＭ３のゲート端子はＢ走査線Ｓｂｊに接続されている。補償用トランジスタＭ３は、走査線の選択に応じて、駆動用トランジスタＭ１をダイオード接続にする。
初期化用トランジスタＭ４は、前Ｒ走査線Ｓｒｊ−１にゲート端子が接続され、駆動用トランジスタＭ１のゲート端子と初期線Ｖｉｎｉとの間に設けられている。初期化用トランジスタＭ４は、前Ｒ走査線Ｓｒｊ−１の選択に応じて駆動用トランジスタＭ１のゲート電位Ｖｇを初期化する。なお、初期化用トランジスタＭ４のゲート端子の接続先は現Ｇ走査線Ｓｇｊの直前のＧ走査線Ｓｇｊ−１（画素回路に注目した説明において便宜上「前Ｇ走査線Ｓｇｊ−１」という。）でも良く、現Ｂ走査線Ｓｂｊの直前のＢ走査線Ｓｂｊ−１（画素回路に注目した説明において便宜上「前Ｂ走査線Ｓｂｊ−１」という。）でも良い。
電源供給用トランジスタＭ５は、エミッション線Ｅｊにゲート端子が接続され、ハイレベル電源線ＥＬＶＤＤと駆動用トランジスタの第１導通端子との間に設けられている。電源供給用トランジスタＭ５は、エミッション線Ｅｊの選択に応じてハイレベル電源電位ＥＬＶＤＤを駆動用トランジスタＭ１のドレイン端子に供給する。
発光制御用トランジスタＭ６は、エミッション線Ｅｊにゲート端子が接続され、駆動用トランジスタＭ１の第２導通端子と有機ＥＬ素子ＯＬＥＤとの間に設けられている。発光制御用トランジスタＭ６は、エミッション線Ｅｊの選択に応じて駆動電流Ｉを有機ＥＬ素子ＯＬＥＤに伝達する。
第１コンデンサＣ１の第２端子はハイレベル電源線ＥＬＶＤＤに接続されている。第１コンデンサＣ１は、当該第１コンデンサＣ１を含む画素回路に接続された現走査線が非選択状態であるときの駆動用トランジスタＭ１のゲート電位Ｖｇを保持する。
Ｒ画素回路１１ｒでは、第２コンデンサＣ２の第２端子はＲデータ線Ｄｒｉに接続されている。Ｇ画素回路１１ｇでは、第２コンデンサＣ２の第２端子はＧデータ線Ｄｇｉに接続されている。Ｂ画素回路１１ｂでは、第２コンデンサＣ２の第２端子はＢデータ線Ｄｂｉに接続されている。第２コンデンサＣ２は、当該第２コンデンサＣ２を含む画素回路に接続された現走査線が非選択状態であるときの駆動用トランジスタＭ１のゲート電位Ｖｇを保持する。
有機ＥＬ素子ＯＬＥＤは、駆動用トランジスタＭ１の第２導通端子にアノード（有機ＥＬ素子ＯＬＥＤの一端）が接続され、ローレベル電源線ＥＬＶＳＳにカソード（有機ＥＬ素子ＯＬＥＤの他端）が接続されている。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉに応じた輝度で発光する。
＜１．３ 駆動方法＞
図３は、図２に示す画素回路の駆動方法を示すタイミングチャートである。時刻ｔ１の直前において、エミッション線Ｅｊの電位がローレベルからハイレベルに変化する。このため、電源供給用トランジスタＭ５および発光制御用トランジスタＭ６がオフ状態に変化する。これにより、有機ＥＬ素子ＯＬＥＤが非発光状態になる。なお、例えば、時刻ｔ１においてエミッション線Ｅｊの電位がローレベルからハイレベルに変化するようにしても良い。
図３は、図２に示す画素回路の駆動方法を示すタイミングチャートである。時刻ｔ１の直前において、エミッション線Ｅｊの電位がローレベルからハイレベルに変化する。このため、電源供給用トランジスタＭ５および発光制御用トランジスタＭ６がオフ状態に変化する。これにより、有機ＥＬ素子ＯＬＥＤが非発光状態になる。なお、例えば、時刻ｔ１においてエミッション線Ｅｊの電位がローレベルからハイレベルに変化するようにしても良い。
時刻ｔ１において、前Ｒ走査線Ｓｒｊ−１の電位がハイレベルからローレベルに変化する。このため、初期化用トランジスタＭ４がオン状態に変化する。これにより、駆動用トランジスタのゲート電位Ｖｇが初期化電位Ｖｉｎｉに初期化される。以下では、駆動用トランジスタのゲート電位Ｖｇを初期化電位Ｖｉｎｉに初期化する動作のことを「初期化動作」ということがある。初期化電位Ｖｉｎｉは、画素回路へのデータ電圧の書き込み時に、駆動用トランジスタＭ１をオン状態に維持できる程度の電位である。より詳細には、初期化電位Ｖｉｎｉは、次式（５）を満たす。
Ｖｉｎｉ−Ｖｄａｔａ＜−Ｖｔｈ …（５）
このような初期化動作を行うことにより、画素回路へのデータ電圧の書き込みを確実に行うことができる。
Ｖｉｎｉ−Ｖｄａｔａ＜−Ｖｔｈ …（５）
このような初期化動作を行うことにより、画素回路へのデータ電圧の書き込みを確実に行うことができる。
時刻ｔ２において、前Ｒ走査線Ｓｒｊ−１の電位がローレベルからハイレベルに変化する。このため、初期化用トランジスタＭ４がオフ状態に変化する。駆動用トランジスタＭ１のゲート電位Ｖｇは、第１コンデンサＣ１および第２コンデンサＣ２により保持される。また、時刻ｔ２において、Ｒデータ制御信号ＳＳＤｒの電位がハイレベルからローレベルに変化する。これにより、Ｒ選択トランジスタＭｒがオン状態に変化し、Ｒデータ信号のＲデータ線Ｄｒｉへの供給が開始される。Ｒデータ信号のＲデータ線Ｄｒｉへの供給が時刻ｔ３まで行われることにより、ＲデータコンデンサＣｄｒｉにＲデータ信号の電圧（データ電圧Ｖｄａｔａ）が書き込まれる。
時刻ｔ３において、Ｒデータ制御信号ＳＳＤｒの電位がローレベルからハイレベルに変化する。このため、Ｒデータ信号のＲデータ線Ｄｒｉへの供給が停止する。また、時刻ｔ３において、現Ｒ走査線Ｓｒｊの電位がハイレベルからローレベルに変化する。このため、Ｒ画素回路１１ｒにおいて、書き込み用トランジスタＭ２および補償用トランジスタＭ３がオン状態に変化する。これにより、ＲデータコンデンサＣｄｒｉに保持されたデータ電圧Ｖｄａｔａが、書き込み用トランジスタＭ２、駆動用トランジスタＭ１、および補償用トランジスタＭ３を介して、駆動用トランジスタＭ１のゲート端子に供給される。このとき、駆動用トランジスタＭ１の第１導通端子および第２導通端子はそれぞれドレイン端子およびソース端子となっている。また、このとき、駆動用トランジスタＭ１の第１導通端子とゲート端子とが互いに電気的に接続されることにより、駆動用トランジスタＭ１はダイオード接続になる。駆動用トランジスタＭ１がダイオード接続となっている間、駆動用トランジスタのゲート電位Ｖｇは上記式（１）で与えられる値に向かって変化する。なお、厳密には、ＲデータコンデンサＣｄｒｉに保持された電荷が、ＲデータコンデンサＣｄｒｉ、第１コンデンサＣ１、および第２コンデンサに再分配されるので、駆動用トランジスタＭ１のゲート端子に実際に供給される電圧はデータ電圧Ｖｄａｔａよりも低いものになる可能性がある。ただし、このような影響は、後述の時刻ｔ６においてゲート電位Ｖｇが第２コンデンサＣ２を介してブーストされることにより軽減される。なお、Ｇ画素回路１１ｇおよびＢ画素回路１１ｂにおいても同様である。また、時刻ｔ３において、Ｇデータ制御信号ＳＳＤｇの電位がハイレベルからローレベルに変化する。このため、Ｇ選択トランジスタＭｇがオン状態に変化し、Ｇデータ信号のＧデータ線Ｄｇｉへの供給が開始される。Ｇデータ信号のＧデータ線Ｄｇｉへの供給が時刻ｔ４まで行われることにより、ＧデータコンデンサＣｄｇｉにＧデータ信号のデータ電圧が書き込まれる。
時刻ｔ４において、Ｇデータ制御信号ＳＳＤｇの電位がローレベルからハイレベルに変化する。このため、Ｇデータ信号のＧデータ線Ｄｇｉへの供給が停止する。また、時刻ｔ４において、現Ｇ走査線Ｓｇｊの電位がハイレベルからローレベルに変化する。このため、Ｇ画素回路１１ｇにおいて、書き込み用トランジスタＭ２および補償用トランジスタＭ３がオン状態に変化する。これにより、Ｒ画素回路１１ｒの場合と同様に、駆動用トランジスタＭ１がダイオード接続となっている間、駆動用トランジスタのゲート電位Ｖｇは上記式（１）で与えられる値に向かって変化する。また、時刻ｔ４において、Ｂデータ制御信号ＳＳＤｂの電位がハイレベルからローレベルに変化する。このため、Ｂ選択トランジスタＭｂがオン状態に変化し、Ｂデータ信号のＢデータ線Ｄｂｉへの供給が開始される。Ｂデータ信号のＢデータ線Ｄｂｉへの供給が時刻ｔ５まで行われることにより、ＢデータコンデンサＣｄｂｉにＢデータ信号のデータ電圧が書き込まれる。
時刻ｔ５において、Ｂデータ制御信号ＳＳＤｂの電位がローレベルからハイレベルに変化する。このため、Ｂデータ信号のＢデータ線Ｄｂｉへの供給が停止する。また、時刻ｔ５において、現Ｂ走査線Ｓｂｊの電位がハイレベルからローレベルに変化する。このため、Ｂ画素回路１１ｂにおいて、書き込み用トランジスタＭ２および補償用トランジスタＭ３がオン状態に変化する。これにより、Ｒ画素回路１１ｒの場合と同様に、駆動用トランジスタＭ１がダイオード接続となっている間、駆動用トランジスタのゲート電位Ｖｇは上記式（１）で与えられる値に向かって変化する。
なお、現Ｒ走査線Ｓｒｊの電位をハイレベルからローレベルに変化させるタイミングは、時刻ｔ３に限らず、時刻ｔ２〜ｔ３の間であっても良い。同様に、現Ｇ走査線Ｓｇｊの電位をハイレベルからローレベルに変化させるタイミングは、時刻ｔ４に限らず、時刻ｔ３〜ｔ４の間であっても良い。同様に、現Ｂ走査線Ｓｂｊの電位をハイレベルからローレベルに変化させるタイミングは、時刻ｔ５に限らず、時刻ｔ４〜ｔ５の間であっても良い。
時刻ｔ６において、現Ｒ走査線Ｓｒｊ、現Ｇ走査線Ｓｇｊ、および現Ｂ走査線Ｓｂｊの電位がローレベルからハイレベルに変化する。このため、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂのそれぞれにおいて、書き込み用トランジスタＭ２および補償用トランジスタＭ３がオフ状態に変化する。図３に示すように、現Ｒ走査線Ｓｒｊ、現Ｇ走査線Ｓｇｊ、および現Ｂ走査線Ｓｂｊの選択期間が互いに異なっている。現Ｒ走査線Ｓｒｊの選択期間は時刻ｔ３〜ｔ６であり、現Ｇ走査線Ｓｇｊの選択期間は時刻ｔ４〜ｔ６であり、現Ｂ走査線Ｓｂｊの選択期間は時刻ｔ５〜ｔ６である。選択期間は、しきい値電圧補償期間Ｔｃｏｍｐに相当する。すなわち、Ｒ画素回路１１ｒにおけるしきい値電圧補償期間Ｔｃｏｍｐ（「Ｒしきい値電圧補償期間Ｔｃｏｍｐｒ」という。）は時刻ｔ３〜ｔ６で設けられ、Ｇ画素回路１１ｒにおけるしきい値電圧補償期間Ｔｃｏｍｐ（「Ｇしきい値電圧補償期間Ｔｃｏｍｐｇ」という。）は時刻ｔ４〜ｔ６で設けられ、Ｂ画素回路１１ｂにおけるしきい値電圧補償期間Ｔｃｏｍｐ（「Ｇしきい値電圧補償期間Ｔｃｏｍｐｂ」という。）は時刻ｔ５〜ｔ６で設けられる。Ｇしきい値電圧補償期間Ｔｃｏｍｂについては従来と同じ長さであるが、Ｒしきい値電圧補償期間ＴｃｏｍｒおよびＢしきい値電圧補償期間Ｔｃｏｍｂは従来よりも長い（図１３を参照）。なお、時刻ｔ６において、現Ｒ走査線Ｓｒｊ、現Ｇ走査線Ｓｇｊ、および現Ｂ走査線Ｓｂｊの電位がローレベルからハイレベルに変化することにより、上述のように、ゲート電位Ｖｇが第２コンデンサＣ２を介してブーストされる。このため、ＲデータコンデンサＣｄｒｉに保持された電荷の再分配に起因する駆動用トランジスタＭ１のゲート端子に実際に供給される電圧の低下は軽減される。
また、時刻ｔ６において、エミッション線Ｅｊの電位がハイレベルからローレベルに変化する。このため、電源供給用トランジスタＭ５および発光制御用トランジスタＭ６がオン状態に変化する。これにより、駆動用トランジスタＭ１のゲート電位Ｖｇおよびハイレベル電源線ＥＬＶＤＤに応じた駆動電流Ｉが有機ＥＬ素子ＯＬＥＤに供給され、駆動電流Ｉの電流値に応じて有機ＥＬ素子ＯＬＥＤが発光する。このとき、駆動用トランジスタＭ１の第１導通端子および第２導通端子はそれぞれソース端子およびドレイン端子となっている。駆動電流Ｉは上記式（４）により与えられる。以上のような動作が、１フレーム期間においてｎ回繰り返されることにより、１フレーム分の画像が表示される。
＜１．４ 考察＞
図４は、しきい値電圧補償期間Ｔｃｏｍｐの長さ［ａ．ｕ．］に対するしきい値電圧ばらつき補償率Ｒｃｏｍｐ［％］を示す図である。しきい値電圧ばらつき補償率Ｒｃｏｍｐは次式（６）で与えられる。
Ｒｃｏｍｐ＝（Ｖｃｏｍｐ／Ｖｄｉｆ）×１００ …（６）
ここで、Ｖｃｏｍｐはしきい値電圧補償期間Ｔｃｏｍｐにおいて補償される電圧を表し、Ｖｄｉｆは想定されるしきい値電圧Ｖｔｈの最大値と最小値との差を表す。図４に示すように、しきい値電圧補償期間Ｔｃｏｍｐが長いほど、しきい値ばらつき補償率Ｒｃｏｍｐが高くなる。すなわち、しきい値電圧補償期間Ｔｃｏｍｐが長いほど、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきを抑制できる。
図４は、しきい値電圧補償期間Ｔｃｏｍｐの長さ［ａ．ｕ．］に対するしきい値電圧ばらつき補償率Ｒｃｏｍｐ［％］を示す図である。しきい値電圧ばらつき補償率Ｒｃｏｍｐは次式（６）で与えられる。
Ｒｃｏｍｐ＝（Ｖｃｏｍｐ／Ｖｄｉｆ）×１００ …（６）
ここで、Ｖｃｏｍｐはしきい値電圧補償期間Ｔｃｏｍｐにおいて補償される電圧を表し、Ｖｄｉｆは想定されるしきい値電圧Ｖｔｈの最大値と最小値との差を表す。図４に示すように、しきい値電圧補償期間Ｔｃｏｍｐが長いほど、しきい値ばらつき補償率Ｒｃｏｍｐが高くなる。すなわち、しきい値電圧補償期間Ｔｃｏｍｐが長いほど、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきを抑制できる。
従来は、Ｒしきい値電圧補償期間Ｔｃｏｍｐｒ、Ｇしきい値電圧補償期間Ｔｃｏｍｐｇ、およびＢしきい値電圧補償期間Ｔｃｏｍｐｂは互いに同じ長さであり、時刻ｔ５〜ｔ６においてのみ設けられていた（図１３を参照）。これに対して、本実施形態では、Ｒしきい値電圧補償期間Ｔｃｏｍｐｒについては時刻ｔ３〜ｔ５だけ従来のものよりも長く、Ｇしきい値電圧補償期間Ｔｃｏｍｐｇについては時刻ｔ４〜ｔ５だけ従来のものよりも長い。このため、Ｒ画素回路１１ｒおよびＧ画素回路１１ｇにおいて、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきが従来よりも抑制される。
＜１．５ 効果＞
本実施形態によれば、ＳＳＤ方式を採用し、画素回路内の駆動用トランジスタＭ１のしきい値電圧Ｖｔｈを補償する有機ＥＬ表示装置において、ＲＧＢ３原色にそれぞれ対応したＲ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊが設けられ、これらをそれぞれ駆動するＲ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、およびＢ走査ドライバ５０ｂが設けられる。Ｒ走査線Ｓｒｊの選択期間はＲデータ線ＤｒｉへのＲデータ信号の供給後（時刻ｔ３）に開始し、Ｇ走査線Ｓｇｊの選択期間はＧデータ線ＤｇｉへのＧデータ信号の供給後（時刻ｔ４）に開始し、Ｂ走査線Ｓｂｊの選択期間はＢデータ線ＤｂｉへのＢデータ信号の供給後（時刻ｔ５）に開始する。そして、Ｒ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊのそれぞれの選択期間は、Ｂ画素回路１１ｂへのデータ電圧の書き込み後（時刻ｔ６）に終了する。このため、Ｒしきい値電圧補償期間Ｔｃｏｍｐｒは時刻ｔ３〜ｔ６で設けられ、Ｇしきい値電圧補償期間Ｔｃｏｍｐｇは時刻ｔ４〜ｔ６で設けられ、Ｂしきい値電圧補償期間Ｔｃｏｍｐｂは時刻ｔ５〜ｔ６で設けられる。これにより、Ｒしきい値電圧補償期間Ｔｃｏｍｐｒについては時刻ｔ３〜ｔ５だけ従来のものよりも長く、Ｇしきい値電圧補償期間Ｔｃｏｍｐｇについては時刻ｔ４〜ｔ５だけ従来のものよりも長くなる。したがって、Ｒ画素回路１１ｒおよびＧ画素回路１１ｇにおいて、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきが従来よりも抑制される。その結果、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきに起因する輝度ムラを従来よりも抑制できる。
本実施形態によれば、ＳＳＤ方式を採用し、画素回路内の駆動用トランジスタＭ１のしきい値電圧Ｖｔｈを補償する有機ＥＬ表示装置において、ＲＧＢ３原色にそれぞれ対応したＲ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊが設けられ、これらをそれぞれ駆動するＲ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、およびＢ走査ドライバ５０ｂが設けられる。Ｒ走査線Ｓｒｊの選択期間はＲデータ線ＤｒｉへのＲデータ信号の供給後（時刻ｔ３）に開始し、Ｇ走査線Ｓｇｊの選択期間はＧデータ線ＤｇｉへのＧデータ信号の供給後（時刻ｔ４）に開始し、Ｂ走査線Ｓｂｊの選択期間はＢデータ線ＤｂｉへのＢデータ信号の供給後（時刻ｔ５）に開始する。そして、Ｒ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊのそれぞれの選択期間は、Ｂ画素回路１１ｂへのデータ電圧の書き込み後（時刻ｔ６）に終了する。このため、Ｒしきい値電圧補償期間Ｔｃｏｍｐｒは時刻ｔ３〜ｔ６で設けられ、Ｇしきい値電圧補償期間Ｔｃｏｍｐｇは時刻ｔ４〜ｔ６で設けられ、Ｂしきい値電圧補償期間Ｔｃｏｍｐｂは時刻ｔ５〜ｔ６で設けられる。これにより、Ｒしきい値電圧補償期間Ｔｃｏｍｐｒについては時刻ｔ３〜ｔ５だけ従来のものよりも長く、Ｇしきい値電圧補償期間Ｔｃｏｍｐｇについては時刻ｔ４〜ｔ５だけ従来のものよりも長くなる。したがって、Ｒ画素回路１１ｒおよびＧ画素回路１１ｇにおいて、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきが従来よりも抑制される。その結果、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきに起因する輝度ムラを従来よりも抑制できる。
本実施形態では、Ｒ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊを個別に駆動するために、Ｒ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、およびＢ走査ドライバ５０ｂを設けているが、本発明はこれに限定されるものではない。例えば、Ｒ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、およびＢ走査ドライバ５０ｂのそれぞれの機能を包括的に有する１個の走査ドライバを設けるようにしても良い。
＜１．６ 第１の変形例＞
図５は、上記第１の実施形態の第１の変形例における、一部のＲ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂと各種配線との接続関係を示す回路図である。上記第１の実施形態では、図２に示すように、初期化用トランジスタＭ４のゲート端子の接続先が、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおいて互いに同じである。すなわち、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおける初期化用トランジスタＭ４はいずれも、そのゲート端子が前Ｒ走査線Ｓｒｊ−１に接続されている。これに対して本変形例では、図５に示すように、初期化用トランジスタＭ４のゲート端子の接続先が、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおいて互いに異なっている。すなわち、Ｒ画素回路１１ｒにおける初期化用トランジスタＭ４のゲート端子は前Ｒ走査線Ｓｒｊ−１に接続され、Ｇ画素回路１１ｇにおける初期化用トランジスタＭ４のゲート端子は前Ｇ走査線Ｓｇｊ−１に接続され、Ｂ画素回路１１ｂにおける初期化用トランジスタＭ４のゲート端子は前Ｂ走査線Ｓｂｊ−１に接続されている。なお、本変形例における画素回路のその他の構成は図２に示す画素回路のものと同様であるので、その説明を省略する。
図５は、上記第１の実施形態の第１の変形例における、一部のＲ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂと各種配線との接続関係を示す回路図である。上記第１の実施形態では、図２に示すように、初期化用トランジスタＭ４のゲート端子の接続先が、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおいて互いに同じである。すなわち、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおける初期化用トランジスタＭ４はいずれも、そのゲート端子が前Ｒ走査線Ｓｒｊ−１に接続されている。これに対して本変形例では、図５に示すように、初期化用トランジスタＭ４のゲート端子の接続先が、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおいて互いに異なっている。すなわち、Ｒ画素回路１１ｒにおける初期化用トランジスタＭ４のゲート端子は前Ｒ走査線Ｓｒｊ−１に接続され、Ｇ画素回路１１ｇにおける初期化用トランジスタＭ４のゲート端子は前Ｇ走査線Ｓｇｊ−１に接続され、Ｂ画素回路１１ｂにおける初期化用トランジスタＭ４のゲート端子は前Ｂ走査線Ｓｂｊ−１に接続されている。なお、本変形例における画素回路のその他の構成は図２に示す画素回路のものと同様であるので、その説明を省略する。
図６は、図５に示す画素回路の駆動方法を示すタイミングチャートである。時刻ｔ１において、図３に示す例と同様に、前Ｒ走査線Ｓｒｊ−１の電位がハイレベルからローレベルに変化する。このため、Ｒ画素回路１１ｒにおいて、初期化用トランジスタＭ４がオン状態に変化し、駆動用トランジスタのゲート電位Ｖｇが初期化電位Ｖｉｎｉに初期化される。次に、時刻ｔ１ａにおいて、前Ｇ走査線Ｓｇｊ−１の電位がハイレベルからローレベルに変化する。このため、Ｇ画素回路１１ｇにおいて、初期化用トランジスタＭ４がオン状態に変化し、駆動用トランジスタのゲート電位Ｖｇが初期化電位Ｖｉｎｉに初期化される。次に、時刻ｔ１ｂにおいて、前Ｂ走査線Ｓｂｊ−１の電位がハイレベルからローレベルに変化する。このため、Ｂ画素回路１１ｂにおいて、初期化用トランジスタＭ４がオン状態に変化し、駆動用トランジスタのゲート電位Ｖｇが初期化電位Ｖｉｎｉに初期化される。そして、時刻ｔ２において、前Ｒ走査線Ｓｒｊ−１、前記Ｇ走査線Ｓｇｊ−１、および前Ｂ走査線Ｓｂｊ−１の電位がローレベルからハイレベルに変化することにより、それぞれ前Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおける初期化用トランジスタＭ４がオフ状態に変化する。
本変形例のように、初期化用トランジスタＭ４のゲート端子の接続先を、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおいて互いに異ならせても、上記第１の実施形態と同様に初期化動作を行うことができる。なお、初期化用トランジスタＭ４の接続先の前走査線が対応する原色と、当該初期化用トランジスタＭ４を含む画素回路が対応する原色とを互いに一致させることは必須でない。
＜１．７ 第２の変形例＞
図７は、上記第１の実施形態の第２の変形例に係る表示装置１の全体構成を示すブロック図である。上記第１の実施形態では、図１に示すように、Ｒ走査ドライバ５０ｒおよびＧ走査ドライバ５０ｇは表示部１０の一端側（図１における、表示部１０に対する左側）に配置され、Ｂ走査ドライバ５０ｂは表示部１０の他端側（図１における、表示部１０に対する右側）に配置されている。また、エミッションドライバ６０は表示部１０の他端側に配置されている。すなわち、各種ドライバが表示部１０の両側に均等に配置されている。しかし、このように各種ドライバを表示部１０の両側に均等に配置することは本発明にとって必須ではない。例えば本変形例のように、Ｒ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、およびＢ走査ドライバ５０ｂが表示部１０の一端側（図２における、表示部１０に対する左側）に配置され、エミッションドライバ６０が表示部１０の他端側（図２における、表示部１０に対する右側）に配置されていても良い。すなわち、各種ドライバが表示部１０の両側に不均等に配置されていても良い。
図７は、上記第１の実施形態の第２の変形例に係る表示装置１の全体構成を示すブロック図である。上記第１の実施形態では、図１に示すように、Ｒ走査ドライバ５０ｒおよびＧ走査ドライバ５０ｇは表示部１０の一端側（図１における、表示部１０に対する左側）に配置され、Ｂ走査ドライバ５０ｂは表示部１０の他端側（図１における、表示部１０に対する右側）に配置されている。また、エミッションドライバ６０は表示部１０の他端側に配置されている。すなわち、各種ドライバが表示部１０の両側に均等に配置されている。しかし、このように各種ドライバを表示部１０の両側に均等に配置することは本発明にとって必須ではない。例えば本変形例のように、Ｒ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、およびＢ走査ドライバ５０ｂが表示部１０の一端側（図２における、表示部１０に対する左側）に配置され、エミッションドライバ６０が表示部１０の他端側（図２における、表示部１０に対する右側）に配置されていても良い。すなわち、各種ドライバが表示部１０の両側に不均等に配置されていても良い。
＜２．第２の実施形態＞
＜２．１ 動作＞
図８は、本発明の第２の実施形態における画素回路の駆動方法を示すタイミングチャートである。なお、本実施形態の構成要素は上記第１の実施形態と同様であるので、説明を省略する。図８に示すように、時刻ｔ２〜ｔ５の動作は、上記第１の実施形態におけるものと同様であるので、その説明を省略する。本実施形態では、例えば、Ｒ走査スタートパルスＳＳＰｒ、Ｇ走査スタートパルスＳＳＰｇ、およびＢ走査スタートパルスＳＳＰｂのパルス幅は互いに同じである。すなわち、Ｒ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊに与えられる走査信号のパルス幅が互いに同じである。このため、Ｒ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊの選択期間の長さが互いに同じになる。
＜２．１ 動作＞
図８は、本発明の第２の実施形態における画素回路の駆動方法を示すタイミングチャートである。なお、本実施形態の構成要素は上記第１の実施形態と同様であるので、説明を省略する。図８に示すように、時刻ｔ２〜ｔ５の動作は、上記第１の実施形態におけるものと同様であるので、その説明を省略する。本実施形態では、例えば、Ｒ走査スタートパルスＳＳＰｒ、Ｇ走査スタートパルスＳＳＰｇ、およびＢ走査スタートパルスＳＳＰｂのパルス幅は互いに同じである。すなわち、Ｒ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊに与えられる走査信号のパルス幅が互いに同じである。このため、Ｒ走査線Ｓｒｊ、Ｇ走査線Ｓｇｊ、およびＢ走査線Ｓｂｊの選択期間の長さが互いに同じになる。
時刻ｔ６において、現Ｒ走査線Ｓｒｊの電位がローレベルからハイレベルに変化する。このため、Ｒ画素回路１１ｒにおいて、書き込み用トランジスタＭ２および補償用トランジスタＭ３がオフ状態に変化する。本実施形態では、上記第１の実施形態と同様に、現Ｒ走査線Ｓｒｊの選択期間は時刻ｔ３〜ｔ６である。すなわち、Ｒしきい値電圧補償期間Ｔｃｏｍｐｒは時刻ｔ３〜ｔ６で設けられる。本変形例では、時刻ｔ６において、エミッション線Ｅｊの電位はハイレベルからローレベルに変化しない。
時刻ｔ６ａにおいて、現Ｇ走査線Ｓｇｊの電位がローレベルからハイレベルに変化する。このため、Ｇ画素回路１１ｇにおいて、書き込み用トランジスタＭ２および補償用トランジスタＭ３がオフ状態に変化する。本実施形態では、上記第１の実施形態と異なり、現Ｇ走査線Ｓｇｊの選択期間は時刻ｔ４〜ｔ６ａである。すなわち、Ｇしきい値電圧補償期間Ｔｃｏｍｇは時刻ｔ４〜ｔ６ａで設けられる。時刻ｔ３〜ｔ４、ｔ４〜ｔ５、ｔ６〜ｔ６ａ、ｔ６ａ〜ｔ６ｂが互いに同じ長さであるとすると、Ｇしきい値電圧補償期間ＴｃｏｍｇはＲしきい値補償期間と同じ長さになる。
時刻ｔ６ｂにおいて、現Ｂ走査線Ｓｂｊの電位がローレベルからハイレベルに変化する。このため、Ｂ画素回路１１ｂにおいて、書き込み用トランジスタＭ２および補償用トランジスタＭ３がオフ状態に変化する。本実施形態では、上記第１の実施形態と異なり、現Ｂ走査線Ｓｂｊの選択期間は時刻ｔ５〜ｔ６ｂである。すなわち、Ｂしきい値電圧補償期間Ｔｃｏｍｂは時刻ｔ５〜ｔ６ｂで設けられる。時刻ｔ３〜ｔ４、ｔ４〜ｔ５、ｔ６〜ｔ６ａ、ｔ６ａ〜ｔ６ｂが互いに同じ長さであるとすると、Ｂしきい値電圧補償期間ＴｃｏｍｂはＲしきい値補償期間と同じ長さになる。また、時刻ｔ６ｂにおいて、エミッション線Ｅｊの電位がハイレベルからローレベルに変化する。このため、電源供給用トランジスタＭ５および発光制御用トランジスタＭ６がオン状態に変化する。これにより、駆動用トランジスタＭ１のゲート電位Ｖｇおよびハイレベル電源線ＥＬＶＤＤに応じた駆動電流Ｉが有機ＥＬ素子ＯＬＥＤに供給され、駆動電流Ｉの電流値に応じて有機ＥＬ素子ＯＬＥＤが発光する。この駆動電流Ｉは上記式（４）により与えられる。
＜２．２ 効果＞
本実施形態によれば、Ｇ走査線ＳｇｊおよびＢ走査線Ｓｂｊのそれぞれの選択期間の長さが、Ｒ走査線Ｓｒｊの選択期間の長さと同じになる。このため、Ｇしきい値電圧補償期間ＴｃｏｍｐｇおよびＢしきい値電圧補償期間Ｔｃｏｍｐｂが、上記第１の実施形態におけるしきい値電圧補償期間Ｔｃｏｍｐの中で最長のＲしきい値電圧補償期間Ｔｃｏｍｐｒと同じ長さになる。したがって、Ｇ画素回路１１ｇおよびＢ画素回路１１ｂにおいて、上記第１の実施形態よりも駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきが抑制される。特に、Ｂ画素回路１１ｂについては、上記第１の実施形態では駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきを抑制する程度は従来のものと変わりなかったが、本実施形態では駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきが従来よりも抑制される。その結果、上記第１の実施形態に比べて、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきに起因する輝度ムラをさらに抑制できる。
本実施形態によれば、Ｇ走査線ＳｇｊおよびＢ走査線Ｓｂｊのそれぞれの選択期間の長さが、Ｒ走査線Ｓｒｊの選択期間の長さと同じになる。このため、Ｇしきい値電圧補償期間ＴｃｏｍｐｇおよびＢしきい値電圧補償期間Ｔｃｏｍｐｂが、上記第１の実施形態におけるしきい値電圧補償期間Ｔｃｏｍｐの中で最長のＲしきい値電圧補償期間Ｔｃｏｍｐｒと同じ長さになる。したがって、Ｇ画素回路１１ｇおよびＢ画素回路１１ｂにおいて、上記第１の実施形態よりも駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきが抑制される。特に、Ｂ画素回路１１ｂについては、上記第１の実施形態では駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきを抑制する程度は従来のものと変わりなかったが、本実施形態では駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきが従来よりも抑制される。その結果、上記第１の実施形態に比べて、駆動用トランジスタＭ１のしきい値電圧Ｖｔｈのばらつきに起因する輝度ムラをさらに抑制できる。
＜２．３ 変形例＞
図９は、本発明の第２の実施形態の変形例に係る表示装置１の全体構成を示すブロック図である。なお、本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。上記第１の実施形態に係る表示装置１は、図１に示すように、１個のエミッションドライバ６０を備えている。これに対して本変形例に係る表示装置１は、図９に示すように、３個のエミッションドライバを備えている。より詳細には、Ｒに対応するエミッションドライバ６０ｒ（以下「Ｒエミッションドライバ」という。）、Ｇに対応するエミッションドライバ６０ｇ（以下「Ｇエミッションドライバ」という。）、およびＢに対応するエミッションドライバ６０ｂ（以下「Ｂエミッションドライバ」という。）を備えている。
図９は、本発明の第２の実施形態の変形例に係る表示装置１の全体構成を示すブロック図である。なお、本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。上記第１の実施形態に係る表示装置１は、図１に示すように、１個のエミッションドライバ６０を備えている。これに対して本変形例に係る表示装置１は、図９に示すように、３個のエミッションドライバを備えている。より詳細には、Ｒに対応するエミッションドライバ６０ｒ（以下「Ｒエミッションドライバ」という。）、Ｇに対応するエミッションドライバ６０ｇ（以下「Ｇエミッションドライバ」という。）、およびＢに対応するエミッションドライバ６０ｂ（以下「Ｂエミッションドライバ」という。）を備えている。
表示部１０には、Ｒに対応するｎ本のエミッション線Ｅｒ１〜Ｅｒｎ（以下「Ｒエミッション線」という。）、Ｇに対応するｎ本のエミッション線Ｅｇ１〜Ｅｇｎ（以下「Ｇエミッション線」という。）、およびＢに対応するｎ本のエミッション線Ｅｂ１〜Ｅｂｎ（以下「Ｂエミッション線」という。）が配設されている。ｎ本のＲエミッション線Ｅｒ１〜ＥｒｎはＲエミッションドライバ６０ｒに接続され、ｎ本のＧエミッション線Ｅｇ１〜ＥｇｎはＧエミッションドライバ６０ｇに接続され、ｎ本のＢエミッション線Ｅｂ１〜ＥｂｎはＢエミッションドライバ６０ｂに接続されている。
表示制御回路２０は、ＲエミッションスタートパルスＥＳＰｒおよびＲエミッションクロックＥＣＫｒをＲエミッションドライバ６０ｒに出力し、ＧエミッションスタートパルスＥＳＰｇおよびＧエミッションクロックＥＣＫｇをＧエミッションドライバ６０ｇに出力し、ＢエミッションスタートパルスＥＳＰｂおよびＢエミッションクロックＥＣＫｂをＢエミッションドライバ６０ｂに出力する。
Ｒエミッションドライバ６０ｒは、ｎ本のＲエミッション線Ｅｒ１〜Ｅｒｎを駆動する。より詳細には、Ｒエミッションドライバ６０ｒは、図示しないシフトレジスタおよびバッファなどを含んでいる。シフトレジスタは、ＲエミッションクロックＥＣＫｒに同期してＲスタートパルスＥＳＰｒを順次転送する。シフトレジスタの各段からの出力であるエミッション信号は、バッファを経由して対応するＲエミッション線Ｅｒｊ（ｊ＝１〜ｎ）に供給される。
Ｇエミッションドライバ６０ｇは、ｎ本のＧエミッション線Ｅｇ１〜Ｅｇｎを駆動する。より詳細には、Ｇエミッションドライバ６０ｇは図示しないシフトレジスタおよびバッファなどを含んでいる。シフトレジスタは、ＧエミッションクロックＥＣＫｇに同期してＧスタートパルスＥＳＰｇを順次転送する。シフトレジスタの各段からの出力であるエミッション信号は、バッファを経由して対応するＧエミッション線Ｅｇｊに供給される。
Ｂエミッションドライバ６０ｂは、ｎ本のＢエミッション線Ｅｂ１〜Ｅｂｎを駆動する。より詳細には、Ｂエミッションドライバ６０ｂは図示しないシフトレジスタおよびバッファなどを含んでいる。シフトレジスタは、ＢエミッションクロックＥＣＫｂに同期してＢスタートパルスＥＳＰｂを順次転送する。シフトレジスタの各段からの出力であるエミッション信号は、バッファを経由して対応するＢエミッション線Ｅｂｊに供給される。
図９に示すように、Ｒ走査ドライバ５０ｒ、Ｇ走査ドライバ５０ｇ、およびＢ走査ドライバ５０ｂは表示部１０の一端側（図９における、表示部１０に対する左側）に配置されている。Ｒエミッションドライバ６０ｒ、Ｇエミッションドライバ６０ｇ、およびＢエミッションドライバ６０ｂは表示部１０の他端側（図９における、表示部１０に対する右側）に配置されている。このように、各種ドライバが表示部１０の両側に均等に配置されている。ただし、各種ドライバが表示部１０の両側に均等に配置されることは本発明にとって必須ではなく、上記第１の実施形態の第２の変形例のように、各種ドライバが表示部１０の両側に不均等に配置されていても良い。
＜２．２ 画素回路と各種配線との接続関係＞
図１０は、本変形例における、一部のＲ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂと各種配線との接続関係を示す回路図である。本変形例では、図１０に示すように、書き込み用トランジスタＭ２のゲート端子、補償用トランジスタＭ３のゲート端子、および第２コンデンサの第２端子のそれぞれの接続先が、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおいて異なっている。すなわち、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおける書き込み用トランジスタＭ２のゲート端子、補償用トランジスタＭ３のゲート端子、および第２コンデンサの第２端子のそれぞれの接続先が、Ｒ画素回路１１ｒではＲエミッション線Ｅｒｊであり、Ｇ画素回路１１ｇではＧエミッション線Ｅｇｊであり、Ｂ画素回路１１ｂではＢエミッション線Ｅｂｊである。
図１０は、本変形例における、一部のＲ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂと各種配線との接続関係を示す回路図である。本変形例では、図１０に示すように、書き込み用トランジスタＭ２のゲート端子、補償用トランジスタＭ３のゲート端子、および第２コンデンサの第２端子のそれぞれの接続先が、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおいて異なっている。すなわち、Ｒ画素回路１１ｒ、Ｇ画素回路１１ｇ、およびＢ画素回路１１ｂにおける書き込み用トランジスタＭ２のゲート端子、補償用トランジスタＭ３のゲート端子、および第２コンデンサの第２端子のそれぞれの接続先が、Ｒ画素回路１１ｒではＲエミッション線Ｅｒｊであり、Ｇ画素回路１１ｇではＧエミッション線Ｅｇｊであり、Ｂ画素回路１１ｂではＢエミッション線Ｅｂｊである。
＜２．３ 動作＞
図１１は、図１０に示す画素回路の駆動方法を示すタイミングチャートである。各走査線に着目した動作は、上記第２の実施形態におけるものと同様であるので、その説明を省略する。時刻ｔ６において、Ｒエミッション線Ｅｒｊの電位がハイレベルからローレベルに変化する。このため、Ｒ画素回路１１ｒにおいて、電源供給用トランジスタＭ５および発光制御用トランジスタＭ６がオン状態に変化する。これにより、駆動用トランジスタＭ１のゲート電位Ｖｇおよびハイレベル電源線ＥＬＶＤＤに応じた駆動電流Ｉが有機ＥＬ素子ＯＬＥＤに供給され、駆動電流Ｉの電流値に応じて有機ＥＬ素子ＯＬＥＤが発光する。この駆動電流Ｉは上記式（４）により与えられる。
図１１は、図１０に示す画素回路の駆動方法を示すタイミングチャートである。各走査線に着目した動作は、上記第２の実施形態におけるものと同様であるので、その説明を省略する。時刻ｔ６において、Ｒエミッション線Ｅｒｊの電位がハイレベルからローレベルに変化する。このため、Ｒ画素回路１１ｒにおいて、電源供給用トランジスタＭ５および発光制御用トランジスタＭ６がオン状態に変化する。これにより、駆動用トランジスタＭ１のゲート電位Ｖｇおよびハイレベル電源線ＥＬＶＤＤに応じた駆動電流Ｉが有機ＥＬ素子ＯＬＥＤに供給され、駆動電流Ｉの電流値に応じて有機ＥＬ素子ＯＬＥＤが発光する。この駆動電流Ｉは上記式（４）により与えられる。
時刻ｔ６ａにおいて、Ｇエミッション線Ｅｇｊの電位がハイレベルからローレベルに変化する。このため、Ｇ画素回路１１ｇにおいて、電源供給用トランジスタＭ５および発光制御用トランジスタＭ６がオン状態に変化する。これにより、駆動用トランジスタＭ１のゲート電位Ｖｇおよびハイレベル電源線ＥＬＶＤＤに応じた駆動電流Ｉが有機ＥＬ素子ＯＬＥＤに供給され、駆動電流Ｉの電流値に応じて有機ＥＬ素子ＯＬＥＤが発光する。この駆動電流Ｉは上記式（４）により与えられる。
時刻ｔ６ｂにおいて、Ｂエミッション線Ｅｂｊの電位がハイレベルからローレベルに変化する。このため、Ｂ画素回路１１ｂにおいて、電源供給用トランジスタＭ５および発光制御用トランジスタＭ６がオン状態に変化する。これにより、駆動用トランジスタＭ１のゲート電位Ｖｇおよびハイレベル電源線ＥＬＶＤＤに応じた駆動電流Ｉが有機ＥＬ素子ＯＬＥＤに供給され、駆動電流Ｉの電流値に応じて有機ＥＬ素子ＯＬＥＤが発光する。この駆動電流Ｉは上記式（４）により与えられる。
本変形例のように、原色毎にエミッションドライバを設けた態様においても、上記第２の実施形態と同様の効果を奏することができる。なお、本変形例では、Ｒエミッション線Ｅｒｊ、Ｇエミッション線Ｅｇｊ、およびＢエミッション線Ｅｂｊを個別に駆動するために、Ｒエミッションドライバ６０ｒ、Ｇエミッションドライバ６０ｇ、およびＢエミッションドライバ６０ｂを設けているが、本発明はこれに限定されるものではない。例えば、Ｒエミッションドライバ６０ｒ、Ｇエミッションドライバ６０ｇ、およびＢエミッションドライバ６０ｂのそれぞれの機能を包括的に有する１個のエミッションドライバを設けるようにしても良い。
＜３．その他＞
上記各実施形態では、ＳＳＤ方式を用いてＲＧＢ３原色によるカラー表示を行うものとして説明したが、本発明はこれに限定されるものではない。例えば、ＲＧＢＹ４原色（Ｙは黄色）によるカラー表示などを行う態様にも、本発明を適用することができる。その他、本発明の趣旨を逸脱しない範囲で上記各実施形態を種々変形して実施することができる。
上記各実施形態では、ＳＳＤ方式を用いてＲＧＢ３原色によるカラー表示を行うものとして説明したが、本発明はこれに限定されるものではない。例えば、ＲＧＢＹ４原色（Ｙは黄色）によるカラー表示などを行う態様にも、本発明を適用することができる。その他、本発明の趣旨を逸脱しない範囲で上記各実施形態を種々変形して実施することができる。
以上により、本発明によれば、輝度ムラを従来よりも抑制可能な、ＳＳＤ方式を採用した表示装置、およびその駆動方法を提供することができる。
１…表示装置
１０…表示部
１１…画素回路
２０…表示制御回路
３０…データドライバ（データ線駆動回路）
４０…デマルチプレクサ部
４１…デマルチプレクサ（選択出力回路）
５０ｒ，５０ｇ，５０ｂ…走査ドライバ（走査線駆動回路）
６０ｒ，６０ｇ，６０ｂ…エミッションドライバ（制御線駆動回路）
Ｄｉ…出力線
Ｄｒｉ，Ｄｇｉ，Ｄｂｉ…データ線
Ｓｊ，Ｓｒｊ，Ｓｇｊ，Ｓｂｊ…走査線
Ｅｊ，Ｅｒｊ，Ｅｇｊ，Ｅｂｊ…エミッション線（制御線）
Ｍ１〜Ｍ６，Ｍｒ，Ｍｇ，Ｍｂ…トランジスタ
Ｃ１，Ｃ２，Ｃｄｒｉ，Ｃｄｇｉ，Ｃｄｂｉ…コンデンサ（容量素子）
ＥＬＶＤＤ…ハイレベル電源線（第１電源線）
ＥＬＶＳＳ…ローレベル電源線（第２電源線）
Ｖｉｎｉ…初期化線
１０…表示部
１１…画素回路
２０…表示制御回路
３０…データドライバ（データ線駆動回路）
４０…デマルチプレクサ部
４１…デマルチプレクサ（選択出力回路）
５０ｒ，５０ｇ，５０ｂ…走査ドライバ（走査線駆動回路）
６０ｒ，６０ｇ，６０ｂ…エミッションドライバ（制御線駆動回路）
Ｄｉ…出力線
Ｄｒｉ，Ｄｇｉ，Ｄｂｉ…データ線
Ｓｊ，Ｓｒｊ，Ｓｇｊ，Ｓｂｊ…走査線
Ｅｊ，Ｅｒｊ，Ｅｇｊ，Ｅｂｊ…エミッション線（制御線）
Ｍ１〜Ｍ６，Ｍｒ，Ｍｇ，Ｍｂ…トランジスタ
Ｃ１，Ｃ２，Ｃｄｒｉ，Ｃｄｇｉ，Ｃｄｂｉ…コンデンサ（容量素子）
ＥＬＶＤＤ…ハイレベル電源線（第１電源線）
ＥＬＶＳＳ…ローレベル電源線（第２電源線）
Ｖｉｎｉ…初期化線
Claims (15)
- 複数の原色のいずれかに対応するデータ信号を時分割に画素回路に供給することにより当該複数の原色に基づくカラー表示を行うアクティブマトリクス型の表示装置であって、
前記データ信号が供給される複数のデータ線と、
それぞれが前記複数の原色のいずれかに対応する複数の走査線と、
前記複数のデータ線および前記複数の走査線に対応して設けられ、それぞれが前記複数の原色のいずれかに対応する複数の画素回路と、
各原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択を開始する走査線駆動回路とを備え、
各原色に対応する画素回路は、
電気光学素子と、
前記電気光学素子に流れる電流を制御すると共に、対応する走査線が選択状態のときに制御端子と第１導通端子とが互いに電気的に接続される駆動用トランジスタと、
対応する走査線が非選択状態のときに前記駆動用トランジスタの前記制御端子と前記第１導通端子との間の電圧を保持するための第１容量素子とを含み、
前記走査線駆動回路は、前記複数の原色のうち少なくとも１つの原色につき、当該原色に対応するデータ信号の前記データ線への供給が停止している期間であって当該原色以外の別の原色に対応するデータ信号が別の前記データ線に供給される期間において、当該原色に対応する走査線が選択状態となるように、前記複数の走査線を駆動することを特徴とする、表示装置。 - 前記複数のデータ線に、複数の原色のいずれかに対応するデータ信号を順次に供給するための複数の選択出力回路と、
前記複数の選択出力回路のそれぞれに前記データ信号を供給するためのデータ線駆動回路と、
前記データ信号を保持するために各データ線に設けられたデータ容量素子とをさらに備え、
前記複数の選択出力回路は、前記複数の原色のうち少なくとも１つの原色につき、当該原色に対応する走査線が選択状態のときに、当該原色に対応するデータ信号の前記データ線への供給を停止すると共に当該原色以外の別の原色に対応するデータ信号を別の前記データ線に供給することを特徴とする、請求項１に記載の表示装置。 - 前記複数の画素回路に共通して電源電位を供給する第１電源線および第２電源線をさらに備え、
前記電気光学素子は、前記第１電源線と前記第２電源線との間に設けられ、
前記駆動用トランジスタは、前記第１電源線と前記第２電源線との間に前記電気光学素子と直列に設けられ、
各原色に対応する画素回路は、
当該原色に対応する走査線に制御端子が接続され、前記駆動用トランジスタの第２導通端子と前記データ線との間に設けられた書き込み用トランジスタと、
当該原色に対応する走査線に制御端子が接続され、前記駆動用トランジスタの前記制御端子と前記第１導通端子との間に設けられた補償用トランジスタとをさらに含むことを特徴とする、請求項１または２に記載の表示装置。 - 前記走査線駆動回路は、前記走査線を選択状態とする選択期間の長さを、前記複数の原色で互いに同じにすることを特徴とする、請求項３に記載の表示装置。
- 前記走査線駆動回路は、前記走査線を選択状態とする選択期間の終了タイミングを、前記複数の原色で互いに同じにすることを特徴とする、請求項３に記載の表示装置。
- 前記複数の走査線に沿って設けられた複数の制御線と、
前記走査線の前記選択期間の終了タイミングに応じて、当該走査線に対応する画素回路における電気光学素子を発光させる制御線駆動回路とをさらに備えることを特徴とする、請求項３、４、または５に記載の表示装置。 - 前記画素回路は、
前記制御線に制御端子が接続され、前記駆動用トランジスタの前記第１導通端子と前記第１電源線との間に設けられた電源供給用トランジスタと、
前記制御線に制御端子が接続され、前記駆動用トランジスタの前記第２導通端子と前記電気光学素子の一端との間に設けられた発光制御用トランジスタとをさらに含み、
前記制御線駆動回路は、前記走査線の前記選択期間の終了タイミングに応じて、当該走査線に対応する画素回路における前記電源供給用トランジスタおよび前記発光制御用トランジスタのそれぞれを導通状態にする電位を前記制御線に供給することを特徴とする、請求項６に記載の表示装置。 - 前記走査線の延伸する方向において並んだ複数の画素回路のそれぞれは、当該複数の画素回路のいずれかが対応する走査線の直前の走査線に制御端子が接続され、前記駆動用トランジスタの前記制御端子および前記第１容量素子の一端と、初期化用の電位を供給する初期化線との間に設けられた初期化用トランジスタをさらに含むことを特徴とする、請求項３に記載の表示装置。
- 各原色に対応する画素回路は、当該原色に対応する走査線と前記駆動用トランジスタの前記制御端子との間に設けられた第２容量素子をさらに含むことを特徴とする、請求項３に記載の表示装置。
- 前記複数のデータ線に、複数の原色のいずれかに対応するデータ信号を順次に供給するための複数の選択出力回路と、
前記複数の選択出力回路のそれぞれに前記データ信号を供給するためのデータ線駆動回路とをさらに備えることを特徴とする、請求項１に記載の表示装置。 - 前記データ信号を保持するために各データ線に設けられたデータ容量素子とをさらに備えることを特徴とする、請求項１に記載の表示装置。
- 前記走査線駆動回路は、前記複数の原色にそれぞれ対応する複数の走査線駆動回路からなり、
各原色に対応する走査線駆動回路は、
当該原色に対応する複数の走査線を選択的に駆動し、
当該原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択を開始することを特徴とする、請求項１から１１までのいずれか１項に記載の表示装置。 - 複数の原色のいずれかに対応するデータ信号を時分割に画素回路に供給することにより、当該複数の原色に基づくカラー表示を行い、前記データ信号が供給される複数のデータ線と、それぞれが前記複数の原色のいずれかに対応する複数の走査線と、前記複数のデータ線および前記複数の走査線に対応して設けられ、それぞれが前記複数の原色のいずれかに対応する複数の画素回路とを備える、アクティブマトリクス型の表示装置の駆動方法であって、
各原色に対応するデータ信号の前記データ線への供給に応じたタイミングで、当該原色に対応する走査線の選択を開始する走査ステップを備え、
各原色に対応する画素回路は、
電気光学素子と、
前記電気光学素子に流れる電流を制御すると共に、対応する走査線が選択状態のときに制御端子と第１導通端子とが互いに電気的に接続される駆動用トランジスタと、
対応する走査線が非選択状態のときに前記駆動用トランジスタの前記制御端子と前記第１導通端子との間の電圧を保持するための第１容量素子とを含み、
前記走査ステップでは、前記複数の原色のうち少なくとも１つの原色につき、当該原色に対応するデータ信号の前記データ線への供給が停止している期間であって当該原色以外の別の原色に対応するデータ信号が別の前記データ線に供給される期間において、当該原色に対応する走査線が選択状態となるように、前記複数の走査線が駆動されることを特徴とする、表示装置の駆動方法。 - 前記走査ステップでは、前記走査線を選択状態とする選択期間の長さが前記複数の原色で互いに同じにされることを特徴とする、請求項１３に記載の駆動方法。
- 前記走査ステップでは、前記走査線を選択状態とする選択期間の終了タイミングが前記複数の原色で互いに同じにされることを特徴とする、請求項１３に記載の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012055611A JP5797134B2 (ja) | 2012-03-13 | 2012-03-13 | 表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012055611A JP5797134B2 (ja) | 2012-03-13 | 2012-03-13 | 表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013190526A JP2013190526A (ja) | 2013-09-26 |
| JP5797134B2 true JP5797134B2 (ja) | 2015-10-21 |
Family
ID=49390868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012055611A Active JP5797134B2 (ja) | 2012-03-13 | 2012-03-13 | 表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5797134B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6427863B2 (ja) * | 2013-10-31 | 2018-11-28 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
| US10950183B2 (en) | 2017-03-24 | 2021-03-16 | Sharp Kabushiki Kaisha | Display device and driving method thereof |
| US20200035169A1 (en) * | 2017-03-28 | 2020-01-30 | Sharp Kabushiki Kaisha | Display device and driving method thereof |
| US20200013331A1 (en) * | 2017-09-14 | 2020-01-09 | Sharp Kabushiki Kaisha | Display device and driving method of display device |
| KR102458249B1 (ko) * | 2017-11-14 | 2022-10-26 | 삼성디스플레이 주식회사 | 표시 장치 |
| US11930680B2 (en) | 2018-09-13 | 2024-03-12 | Sharp Kabushiki Kaisha | Display device and method for providing efficient display quality when a cover glass is attached to display surface |
| CN114097022B (zh) * | 2019-06-25 | 2024-03-26 | 夏普株式会社 | 显示装置及其驱动方法 |
| CN114467134B (zh) * | 2019-10-02 | 2024-04-09 | 夏普株式会社 | 显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3659246B2 (ja) * | 2002-11-21 | 2005-06-15 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び駆動方法 |
| KR100666640B1 (ko) * | 2005-09-15 | 2007-01-09 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 |
| JP2009204882A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法 |
| JP5439913B2 (ja) * | 2009-04-01 | 2014-03-12 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
-
2012
- 2012-03-13 JP JP2012055611A patent/JP5797134B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013190526A (ja) | 2013-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5797134B2 (ja) | 表示装置およびその駆動方法 | |
| EP3451321B1 (en) | Electroluminescent display device and driving method thereof | |
| KR102609494B1 (ko) | 외부 보상용 표시장치와 그 구동방법 | |
| KR102307500B1 (ko) | 표시 장치의 화소회로 및 이를 포함하는 표시 장치 | |
| KR102609509B1 (ko) | 외부 보상용 표시장치와 그 구동방법 | |
| US20190012948A1 (en) | Pixel circuit, and display device and driving method therefor | |
| US8994621B2 (en) | Display device and method for driving same | |
| US20200135110A1 (en) | Display device and driving method therefor | |
| CN111326100B (zh) | 电致发光显示装置 | |
| CN109493807B (zh) | 有机发光显示器 | |
| WO2014021158A1 (ja) | 表示装置およびその駆動方法 | |
| US10657893B2 (en) | Display device | |
| WO2019026170A1 (ja) | 表示装置 | |
| JP5726325B2 (ja) | 表示装置およびその駆動方法 | |
| KR102663402B1 (ko) | 표시 장치 | |
| US10950183B2 (en) | Display device and driving method thereof | |
| US20200035169A1 (en) | Display device and driving method thereof | |
| KR20140030455A (ko) | 유기 발광 표시 장치 및 그 구동 방법 | |
| US9361826B2 (en) | Display device and drive method therefor | |
| KR102604731B1 (ko) | 표시 장치 | |
| KR20200069701A (ko) | 발광표시장치 | |
| KR102656845B1 (ko) | 표시 장치 | |
| KR102498990B1 (ko) | 표시 장치 | |
| KR102692419B1 (ko) | 표시 장치 | |
| KR102473218B1 (ko) | 유기 발광 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150818 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5797134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |