CN203376957U

CN203376957U - 像素驱动电路和显示装置

Info

Publication number: CN203376957U
Application number: CN201320459932.3U
Authority: CN
Inventors: 谭文; 祁小敬
Original assignee: BOE Technology Group Co Ltd; Chengdu BOE Optoelectronics Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Chengdu BOE Optoelectronics Technology Co Ltd
Priority date: 2013-07-30
Filing date: 2013-07-30
Publication date: 2014-01-01
Anticipated expiration: 2023-07-30

Abstract

本实用新型公开了一种像素驱动电路和显示装置，在该像素驱动电路中，控制单元与数据线、第一控制线、第二控制线、第一栅线和第二栅线连接，第一充电单元和第二充电单元均与控制单元连接，驱动管的栅极与第一充电单元连接，驱动管的漏极与第一电源端连接，驱动管的源极与控制单元连接，发光器件的第一极与控制单元和第二充电单元连接，发光器件的第二极与第二电源端连接，本实用新型的技术方案通过设置两个存储电容，改进预充电方式，使驱动管的栅极固定设置为低于工作电压的数据电压，在利用驱动管进行放电过程中，在源漏电压为零之前使得驱动管进入亚阈值导通状态，将阈值电压存入第一电容中，最终可实现阈值电压补偿功能。

Description

像素驱动电路和显示装置

技术领域

本实用新型涉及显示技术领域，特别涉及一种像素驱动电路和显示装置。

背景技术

有源矩阵有机发光二极体面板（Active Matrix Organic LightEmitting Diode,简称：AMOLED）的应用越来越广泛。AMOLED的像素显示器件为有机发光二极管（Organic Light-Emitting Diode,简称OLED），AMOLED能够发光是通过驱动薄膜晶体管在饱和状态下产生驱动电流，该驱动电流驱动OLED发光。图1为现有技术中基本的像素驱动电路的结构示意图，现有的基本的像素驱动电路采用2T1C电路，该2T1C电路包括两个薄膜晶体管和1个存储电容，具体的结构可参见图1所示。

但是，由于在现有的低温多晶硅工艺制程中驱动管DTFT的阈值电压Vth均匀性较差，而且在使用过程中还会发生漂移，这样当向驱动管DTFT输入相同数据电压Vdata时，由于驱动管DTFT的阈值电压不同产生不同的驱动电流，从而导致AMOLED亮度的均匀性较差。

为解决上述问题，本领域中的技术人员设计出具有阈值电压补偿功能的AMOLED像素驱动电路。图2为现有技术中的具有阈值电压补偿功能的像素驱动电路的结构示意图，图3为图2中所示电路的放电阶段的等效电路的结构示意图，如图2和图3所示，该电路为6T1C电路，在充电阶段，通过控制开关管切断驱动管DTFT与高电平VDD和低电平VDD的连接，同时储存电容C的一端与电压输入端子连接，储存电容C的另一端与数据线连接。电压输入端子提供了一个初始电压Vini，数据线提供数据电压Vdata电压输入端子与数据线共同对储存电容C进行充电，使得储存电容两端有电压Vini-Vdata。在放电阶段，参见图3，通过开关控制管切断驱动管DTFT与高电平VDD、低电平VDD、数据电压以及初始电压Vini的连接，而连接驱动管DTFT的栅极和驱动管DTFT的漏极的开关管S1继续保存导通，储存电容C与驱动管DTFT两端连接通过驱动管DTFT来进行放电，当驱动管的栅极电压Vg=Vdata+Vth时，驱动管DTFT处于亚阈值导通状态，则放电结束，此时存储电容两端电压为Vth。其中Vdata为数据信号电压，VTH为驱动管DTFT的阈值电压。在发光显示阶段时，驱动管DTFT的栅极电压Vg=Vdata+Vth，驱动晶体管的源极电压Vs=VSS，驱动管DTFT的栅源电压Vgs=Vdata+Vth，又因为驱动回路中的驱动电流为I=K*(Vgs-Vth）²，因此驱动电流I=K*Vdata²，使得驱动电流与阈值电压无关，最终实现了阈值补偿功能。

但是，上述电路仅仅在驱动管DTFT为增强型晶体管时才能实现阈值补偿功能。当驱动管DTFT为耗尽型晶体管时，耗尽型晶体管的阈值电压Vth为负值，在放电阶段时，当驱动管DTFT的栅极电压Vg=Vdata时驱动管便停止放电，因为此时驱动管DTFT栅极、源极和漏极的电压均为VDATA，即源漏电压Vgs=0，而使得放电结束，此时电容的两端电压为0，而不会为Vth，因此，该AMOLED像素驱动电路失去了阈值补偿功能。

实用新型内容

本实用新型提供一种像素驱动电路和显示装置，其可以在驱动管为任意类型时都能实现阈值补偿功能。

为实现上述目的，本实用新型提供一种像素驱动电路，包括：发光器件、驱动管、控制单元、第一充电单元、第二充电单元、第一电源端和第二电源端，所述控制单元与数据线、第一控制线、第二控制线、第一栅线和第二栅线连接，所述第一充电单元和所述第二充电单元均与所述控制单元连接，所述驱动管的栅极与所述第一充电单元连接，所述驱动管的漏极与所述第一电源端连接，所述驱动管的源极与所述控制单元连接，所述发光器件的第一极与所述控制单元和所述第二充电单元连接，所述发光器件的第二极与所述第二电源端连接；其中，

所述控制单元用于根据所述第一控制线、第二控制线、第一栅线和第二栅线的信号而依次对所述第一充电单元和所述第二充电单元进行充电，分别使得所述第一充电单元两端的电压等于驱动管的阈值电压且所述第二充电单元两端的电压等于数据线提供的数据电压；

所述第一充电单元和第二充电单元用于根据所述控制单元的控制而为所述驱动管提供驱动电压，该驱动电压等于所述驱动管的阈值电压与所述数据电压之和；

所述驱动管用于驱动所述发光器件发光。

可选地，所述控制单元包括：第一开关管、第二开关管、第三开关管和第四开关管；

所述第一开关管的控制极与所述第一控制线连接，所述第一开关管的第一极与所述第一充电单元的第二端以及所述第二充电单元的第一端连接，所述第一开关管的第二极与所述驱动管的源极以及所述第四开关管的第一极连接；

所述第二开关管的控制极与第一栅线连接，所述第二开关管的第一极与所述数据线连接，所述第二开关管的第二极与所述第一充电单元的第一端以及所述驱动管的栅极连接；

所述第三开关管的控制极与第二栅线连接，所述第三开关管的第一极与所述数据线连接，所述第三开关管的第二极与所述第一充电单元的第二端、所述第二充电单元的第一端以及所述第一开关管的第一极连接；

所述第四开关管的控制极与所述第二控制线连接，所述第四开关管的第一极与所述驱动管的源极连接，所述第四开关管的第二极与所述第二充电单元的第二端以及所述发光器件的第一极连接。

可选地，所述像素驱动电路还包括：第五开关管，所述第五开关管的控制极与所述第一控制线连接，所述第五开关管的第一极与所述第四开关管的第二极以及所述发光器件的第一极连接，所述第五开关管的第二极与所述发光器件的第二极以及所述第二电源端连接。

可选地，所述第一电源端为提供的电压为工作电压，所述第二电源端为提供的电压为参考电压，所述发光器件的第一极为正极，所述发光器件的第二极为负极。

可选地，所述驱动管、所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管和所述第五开关管为N型薄膜晶体管。

可选地，所述第一电源端为提供的电压为参考电压，所述第二电源端为提供的电压为工作电压，所述发光器件的第一极为负极，所述发光器件的第二极为正极。

可选地，所述驱动管、所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管为P型薄膜晶体管。

可选地，所述第一栅线与所述第二栅线为选通时序相邻的两条栅线，且所述第一栅线先于所述第二栅线选通。

可选地，所述第一控制线与所述第一栅线同时开始选通，且所述第一控制线一直保持选通直到与所述第二栅线同时结束选通；所述第二控制线在所述第一栅线选通的期间内结束选通，且所述第二控制线在所述第一控制线结束选通的时刻开始选通。

为实现上述目的，本实用新型提供一种显示装置，包括：调控单元、数据线驱动单元、栅线驱动单元、数据线、多条栅线、第一控制线、第二控制线和多个像素驱动电路，所述调控单元用于调控所述第一控制线和所述第二控制线，所述数据线驱动单元用于驱动所述数据线，所述栅线驱动单元用于依次驱动所述多条栅线；

所述像素驱动电路采用上述任一所述的像素驱动电路，每个所述像素驱动电路与所述多条栅线中的两条栅线相连。

驱动管驱动发光器件发光。

本实用新型具有以下有益效果：

本实用新型通过设置两个的存储电容，改进预充电方式，使驱动管的栅极固定设置为介于工作电压（高电平）与参考电压（低电平）之间的数据电压，在利用驱动管放电的过程中，在驱动管的源漏电压为零之前使得驱动管由导通状态进入亚阈值截止状态，将阈值电压存入存储电容，最终实现了阈值电压补偿功能，同时该电路中驱动管可为任意类型。

附图说明

图1为现有技术中基本的像素驱动电路的结构示意图；

图2为现有技术中的具有阈值电压补偿功能的像素驱动电路的结构示意图；

图3为图2中所示电路的放电阶段的等效电路的结构示意图；

图4为本实用新型实施例一提供的像素驱动电路的结构示意图；

图5为本实用新型实施例二提供的像素驱动电路的结构示意图；

图6为图5的工作时序图；

图7为图5中所示电路的初始阶段的等效电路图；

图8为图5中所示电路的读取阶段的等效电路图；

图9为图5中所示电路的写入阶段的等效电路图；

图10为图5中所示电路的显示阶段的等效电路图；

图11为本实用新型实施例三提供的像素驱动电路的结构示意图；

具体实施方式

为使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图对本实用新型提供的像素驱动电路、显示装置进行详细描述。

实施例一

图4为本实用新型实施例一提供的像素驱动电路的结构示意图，如图4所示，该像素驱动电路包括：发光器件、驱动管、控制单元、第一充电单元、第二充电单元、第一电源端和第二电源端，控制单元与数据线、第一控制线、第二控制线、第一栅线和第二栅线连接，第一充电单元和第二充电单元均与控制单元连接，驱动管的栅极与第一充电单元连接，驱动管的漏极与第一电源端连接，驱动管的源极与控制单元连接，发光器件的第一极与控制单元和第二充电单元连接，发光器件的第二极与第二电源端连接；其中，

控制单元用于根据第一控制线、第二控制线、第一栅线和第二栅线的信号而依次对第一充电单元和第二充电单元进行充电，分别使得第一充电单元两端的电压等于驱动管的阈值电压且第二充电单元两端的电压等于数据线提供的数据电压；

第一充电单元和第二充电单元用于根据控制单元的控制而为驱动管提供驱动电压，该驱动电压等于驱动管的阈值电压与数据电压之和；

驱动管用于驱动发光器件发光。

其中，数据线提供数据电压Vdata，第一电源端和第二电源端中的一个提供工作电压VDD，另一个提供参考电压VSS。具体地，若第一电源端提供的电压为参考电压VSS时，则相应地，第二电源端提供的电压为高于参考电压VSS的工作电压VDD的；若第二电源端提供的电压为参考电压VSS时，则相应地，第一电源端提供的电压为高于参考电压VSS的工作电压VDD。其中，VDD可以为高电平，则相应地，作为参考电压的VSS可以为低电平。且数据电压Vdata、工作电压VDD、参考电压VSS满足VSS<Vdata<VDD。

本实用新型实施例一的工作原理如下，通过控制单元为第一充电单元和第二充电单元分别充电，使得第一充电单元的两端电压为Vth，第二充电单元的两端电压为Vdata，第一充电单元和第二充电单元的两端电压之和为Vdata+Vth，其中Vth为驱动管的阈值电压。在第一充电单元和第二充电单元为驱动管提供电压时，由于驱动管的栅源电压Vgs为第一充电单元和第二充电单元的电压之和，则Vgs=Vdata+Vth。由于驱动管能够提供正比于该驱动管的栅源电压同其阈值电压之差的平方的驱动电流，即，驱动回路中的驱动电流I=K*(Vgs-Vth）²，且Vgs=Vdata+Vth，则I=K*Vdata²，使得驱动管在饱和状态下的驱动电流I与其阈值电压Vth无关，因此驱动管的阈值电压Vth不会对流经发光器件的电流产生影响，从而更好地保证了驱动电流I的一致性，使AMOLED亮度的均匀性较好。

可选地，在利用实施例一提供的像素驱动电路中，第一栅线与第二栅线为选通时序相邻的两条栅线，且第一栅线先于第二栅线选通。

进一步地，第一控制线与第一栅线同时开始选通，且第一控制线一直保持选通直到与第二栅线同时结束选通；第二控制线在第一栅线选通的期间内结束选通，且第二控制线在第一控制线结束选通的时刻开始选通。

需要注意的是，本实用新型中的驱动管可以为增强型驱动管或是耗尽型驱动管。因为驱动管的漏极连接有第一电源端，而且第一电源端可以提供工作电压VDD或者是参考电压VSS，从而使得在第一充电单元放电过程中驱动管的源漏电压Vgs不为0，进而使得无论驱动管的取值电压Vth为正或为负，第一充电单元都可通过驱动管放电直至驱动管由导通状态进入亚阈值截止状态，从而使得第一充电单元两端电压为Vth。

优选地，驱动管为耗尽型晶体管。更优选地，驱动管为以氧化物半导体层作为有源层的氧化物薄膜晶体管。

本实用新型实施例一提供的像素驱动电路中，通过设置两个存储电容，改进预充电方式，使驱动管的栅极固定设置为低于工作电压的数据电压，在读取阶段中，在源漏电压为零之前其使得驱动管由导通状态进入亚阈值截止状态，将阈值电压存入存储电容，最终实现了阈值电压补偿功能，同时，在本实用新型实施例一提供像素驱动电路中驱动管可为任意类型。

实施例二

图5为本实用新型实施例二提供的像素驱动电路的结构示意图，如图5所示，第一开关管T1的控制极与第一控制线连接，第一开关管T1的第一极与第一控制线连接，第一开关管T1的第一极与第一充电单元的第二端以及第二充电单元的第一端连接，第一开关管T1的第二极与驱动管DTFT的源极以及第四开关管T4的第一极连接。

第二开关管T2的控制极与第一栅线连接，第二开关管T2的第一极与数据线连接，第二开关管T2的第二极与第一充电单元的第一端以及驱动管DTFT的栅极连接。

第三开关管T3的控制极与第二栅线连接，第三开关管T3的第一极与数据线连接，第三开关管T3的第二极与第一充电单元的第二端、第二充电单元的第一端以及第一开关管T1的第一极连接。

第四开关管T4的控制极与第二控制线连接，第四开关管T4的第一极与驱动管DTFT的源极连接，第四开关管T4的第二极与第二充电单元的第二端以及OLED连接。

本实施例与实施例一的区别在于，本实用新型实施例二的电路为6T2C型电路，发光器件为OLED，第一充电单元为第一电容C1，第二充电单元为第二电容C2，控制单元包括：第一开关管T1、第二开关管T2、第三开关管T3和第四开关管T4。数据线提供数据电压Vdata，第一控制线提供第一控制信号CR1，第二控制线提供第二控制信号CR2，第一栅线和第二栅线中可以加载扫描信号，其中第一栅线指的是第N-1条栅线Gn-1，第二栅线指的是第N条栅线Gn，栅线Gn-1与栅线Gn为两条相邻的栅线，即栅线Gn-1上完成信号扫描后，栅线Gn开始加载扫描信号，进行信号扫描，其中N大于等于2。

可选地，像素驱动电路还包括：第五开关管T5，第五开关管T5的控制极与第一控制线连接，第五开关管T5的第一极与第四开关管T4的第二极以及OLED的第一极连接，第五开关管T5的第二极与OLED的第二极以及第二电源端连接。第五晶体管T5的第一极和第二极连接在OLED的两端，用于在驱动管DTFT产生不正确的驱动电流时将OLED短路，以免OLED在不正确的驱动电流作用下发光，从而产生不正确的发光强度以造成显示错误，并在驱动管DTFT产生正确的驱动电流时使OLED与驱动管DTFT连通，使OLED在正确的驱动电流作用下发光，保证显示正常。

本实施例中，第一电源端为提供的电压为工作电压VDD，第二电源端为提供的电压为参考电压VSS，发光器件的第一极为正极，发光器件的第二极为负极。

进一步地，驱动管DTFT、第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4、第五开关管T5为N型薄膜晶体管,N型薄膜晶体管可在高电平信号下导通，并在低电平信号下截止。

上述第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4、第五开关管T5均包含控制极、第一极和第二极，第一极和第二极的结构是相同的。在开关管为薄膜晶体管（TFT）的情况下，所述控制极为栅极，并且在第一极和第二极中，发送载流子的一极作为源极，接收载流子的一极作为漏极。实际应用时，对于一个开关管，根据该开关管在电路中的位置和作用以及开关管的沟道类型，可以以源极作为开关管的第一极，相应地，以漏极作为开关管的第二极；或者，可以以漏极作为开关管的第一极，相应地，以源极作为开关管的第二极。

本实用新型实施例二提供的像素电路的工作过程可分为：初始阶段、读取阶段、写入阶段和显示阶段。图6为图5的工作时序图；图7为图5中所示电路的初始阶段的等效电路图；图8为图5中所示电路的读取阶段的等效电路图；图9为图5中所示电路的写入阶段的等效电路图；图10为图5中所示电路的显示阶段的等效电路图，下面结合图6至图9描述本实用新型实施例二提供的像素驱动电路的工作过程。

在初始阶段，栅线Gn-1为高电平，栅线Gn为低电平，第一控制信号CR1为高电平，第二控制信号CR2为高电平。

如图7所示，第一开关管T1、第二开关管T2、第四开关管T4和第五开关管T5导通，第三开关管T3截止。此时数据电压Vdata通过第二开关管T2写到第一电容C1，使得节点A的电压Va=Vdata，节点B的电压为Vb=VSS，驱动管DTFT的栅极电压Vg=Vdata，驱动管DTFT的源极电压Vs=VSS。

在读取阶段，栅线Gn-1为高电平，栅线Gn为低电平，第一控制信号CR1为高电平，第二控制信号CR2为低电平。

如图8所示，第一开关管T1、第二开关管T2和第五开关管T5导通，第三开关管T3和第四开关管T4截止。第一电容C1可以通过驱动管DTFT进行放电至亚阈值饱和截止状态，即驱动管DTFT的栅源电压Vgs=Vth，又因为驱动管DTFT的栅极一直与数据线连接，所以Vg=Vdata，则Vs=Vdata-Vth。此时节点A的电压Va=Vdata，节点B的电压为Vb=Vdata-Vth，第一电容C1的两端电压为Vth。

读取阶段完成了对第一电容C1的充电，使第一电容C1的两端电压为Vth。

在写入阶段，栅线Gn-1为低电平，栅线Gn为高电平，第一控制信号CR1为高电平，第二控制信号CR2为低电平。

如图9所示，第一开关管T1、第三开关管T3和第五开关管T5导通，第二开关管T2和第四开关管T4截止。第一电容C1的两端电压保持为Vth，节点B与数据线连接，则使得节点B的电压突变为Vb=Vdata，节点A的电压突变为Va=Vdata+Vth，所以Vg=Vdata+Vth，Vs=Vdata。同时，数据电压Vdata通过第三开关管T3写入到第二电容C2，第二电容C2的两端电压为Vdata。

写入阶段完成了对第二电容C2的充电，使第二电容C2的两端电压为Vdata。

在显示阶段，栅线Gn-1为低电平，栅线Gn为低电平，第一控制信号CR1为低电平，第二控制信号CR2为高电平。

如图10所示，第四开关管T4导通，第一开关管T1、第二开关管T2、第三开关管T3和第五开关管T5截止，此时第一电容C1的两端电压为Vth，第二电容C2的两端电压为Vdata，第一电容C1和第二电容C2为驱动管DTFT提供电压，则第一电容C1与第二电容C2的串联电压为驱动管DTFT的栅源电压，即驱动管DTFT的栅源电压Vgs=Vdata+Vth。驱动管DTFT驱动OLED进行发光，又由于驱动电流I=K*(Vgs-Vth）²，且Vgs=Vdata+Vth，则I=K*(Vdata+Vth-Vth）²=K*Vdata²，本实用新型实施二提供的像素驱动电路使得驱动管DTFT在饱和状态下的驱动电流I与其阈值电压Vth无关，因此驱动管DTFT的阈值电压Vth不会对流经发光器件的电流产生影响，从而更好地保证了驱动电流I的一致性，使AMOLED亮度的均匀性较好。

需要注意的是，本实用新型中的驱动管DTFT可以为增强型驱动管或是耗尽型驱动管，因为驱动管DTFT的漏极连接有第一电源端，而且第一电源端提供工作电压VDD，从而使得在第一电容C1放电过程中驱动管DTFT的源漏电压Vgs不为0，进而使得无论驱动管DTFT的取值电压Vth为正或为负，第一电容C1都可通过驱动管DTFT放电直至驱动管DTFT处于亚阈值导通状态，此时第一电容C1的两端电压为Vth。

同时，本实用新型实施例所提供的像素驱动电路，在实际应用中，不仅适用于多晶硅薄膜晶体管，对其他晶体管也适用。

本实用新型实施例二提供的像素驱动电路中，通过设置两个存储电容，改进预充电方式，使驱动管的栅极固定设置为低于工作电压的数据电压，在利用驱动管进行放电过程中，在源漏电压为零之前使得驱动管由导通状态进入亚阈值截止状态，将阈值电压存入第一电容中，最终实现了阈值电压补偿功能，同时，在本实用新型实施例二提供像素驱动电路中驱动管可为任意类型。

实施例三

图11为本实用新型实施例三提供的像素驱动电路的结构示意图，如图11所示，本实施例提供的像素驱动电路与上述实施例二的区别在于：第一电源端提供的电压为参考电压，发光器件的负极与第四开关管的第二极连接，发光器件的正极与第二电源端连接。而且第五开关管T5的控制极与第一控制线连接，第五开关管T5的第一极与第四开关管T4的第二极连接，第五开关管T5的第一极与发光器件的负极连接，第五开关管T5的第二极与发光器件的正极连接，第五开关管T5的第二极与第二电源端连接，同时驱动管、第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4、第五开关管T5为P型薄膜晶体管，而P型薄膜晶体管可在低电平下导通，并在高电平信号下截止。

本实用新型实施例三提供的像素电路的各个开关管的开关顺序和整个电路的工作过程具体类似于上述实施例二，此处不再赘述。

本实用新型实施例三提供的像素驱动电路中，通过设置两个存储电容，改进预充电方式，使驱动管的栅极固定设置为低于工作电压的数据电压，在利用驱动管进行放电过程中，在源漏电压为零之前使得驱动管由导通状态进入亚阈值截止状态，将阈值电压存入第一电容中，最终实现了阈值电压补偿功能，同时在本实用新型实施例三提供像素驱动电路中驱动管可为任意类型。

实施例四

本实用新型实施例四提供一种显示装置，该显示装置包括：调控单元、数据线驱动单元、栅线驱动单元、数据线、多条栅线、第一调控线、第二调控线和像素驱动电路，调控单元用于调控第一控制线和第二控制线，数据线驱动单元用于驱动数据线，栅线驱动单元用于依次驱动多条栅线，像素驱动电路采用上述实施一、实施例二或实施例三提供的像素驱动电路，具体可参见上述实施例一、实施例二或实施例三中所述，此处不再赘述，每个像素驱动电路与所述多条栅线中的两条栅线相连。

本实用新型实施例四提供的显示装置包括像素驱动电路，在该像素驱动电路中，通过设置两个存储电容，改进预充电方式，使驱动管的栅极固定设置为低于工作电压的数据电压，在利用驱动管进行放电过程中，在源漏电压为零之前使得驱动管由导通状态进入亚阈值截止状态，将阈值电压存入第一电容中，最终实现了阈值电压补偿功能，同时在本实用新型实施例四提供的显示装置中驱动管可为任意类型。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims

1.一种像素驱动电路，其特征在于，包括：发光器件、驱动管、控制单元、第一充电单元、第二充电单元、第一电源端和第二电源端，所述控制单元与数据线、第一控制线、第二控制线、第一栅线和第二栅线连接，所述第一充电单元和所述第二充电单元均与所述控制单元连接，所述驱动管的栅极与所述第一充电单元连接，所述驱动管的漏极与所述第一电源端连接，所述驱动管的源极与所述控制单元连接，所述发光器件的第一极与所述控制单元和所述第二充电单元连接，所述发光器件的第二极与所述第二电源端连接；其中，

所述驱动管用于驱动所述发光器件发光。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述控制单元包括：第一开关管、第二开关管、第三开关管和第四开关管；

3.根据权利要求2所述的像素驱动电路，其特征在于，还包括：第五开关管，所述第五开关管的控制极与所述第一控制线连接，所述第五开关管的第一极与所述第四开关管的第二极以及所述发光器件的第一极连接，所述第五开关管的第二极与所述发光器件的第二极以及所述第二电源端连接。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述第一电源端为提供的电压为工作电压，所述第二电源端为提供的电压为参考电压，所述发光器件的第一极为正极，所述发光器件的第二极为负极。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述驱动管、所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管和所述第五开关管为N型薄膜晶体管。

6.根据权利要求3所述的像素驱动电路，其特征在于，所述第一电源端为提供的电压为参考电压，所述第二电源端为提供的电压为工作电压，所述发光器件的第一极为负极，所述发光器件的第二极为正极。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述驱动管、所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管为P型薄膜晶体管。

8.根据权利要求2所述的像素驱动电路，其特征在于，所述第一栅线与所述第二栅线为选通时序相邻的两条栅线，且所述第一栅线先于所述第二栅线选通。

9.根据权利要求8所述的像素驱动电路，其特征在于，所述第一控制线与所述第一栅线同时开始选通，且所述第一控制线一直保持选通直到与所述第二栅线同时结束选通；所述第二控制线在所述第一栅线选通的期间内结束选通，且所述第二控制线在所述第一控制线结束选通的时刻开始选通。

10.一种显示装置，其特征在于，包括：调控单元、数据线驱动单元、栅线驱动单元、数据线、多条栅线、第一控制线、第二控制线和多个像素驱动电路，所述调控单元用于调控所述第一控制线和所述第二控制线，所述数据线驱动单元用于驱动所述数据线，所述栅线驱动单元用于依次驱动所述多条栅线；

所述像素驱动电路采用权利要求1至9中任一所述的像素驱动电路，每个所述像素驱动电路与所述多条栅线中的两条栅线相连。