CN105118418A - 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 - Google Patents

一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN105118418A
CN105118418A CN201510624977.5A CN201510624977A CN105118418A CN 105118418 A CN105118418 A CN 105118418A CN 201510624977 A CN201510624977 A CN 201510624977A CN 105118418 A CN105118418 A CN 105118418A
Authority
CN
China
Prior art keywords
node
signal
switching transistor
signal end
direct current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510624977.5A
Other languages
English (en)
Other versions
CN105118418B (zh
Inventor
王继国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510624977.5A priority Critical patent/CN105118418B/zh
Publication of CN105118418A publication Critical patent/CN105118418A/zh
Priority to US15/147,239 priority patent/US9972262B2/en
Application granted granted Critical
Publication of CN105118418B publication Critical patent/CN105118418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、复位模块、第一控制模块、第二控制模块、第一输出模块和第二输出模块。该移位寄存器通过上述六个模块的相互配合，通过第一控制模块的作用使用于控制第一输出模块的第三节点的电位处于稳定状态，以及通过第二控制模块的作用使用于控制第二输出模块的第四节点的电位处于稳定状态，实现移位寄存器驱动信号输出端输出的扫描信号的稳定，进而降低驱动信号输出端输出的扫描信号的噪声，以及提高移位寄存器的输出稳定性。

Description

一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种移位寄存器、其驱动方法、栅极驱动电路及显示装置。
背景技术
随着显示技术的飞速发展，显示器呈现出了高集成度和低成本的发展趋势。其中，GOA(GateDriveronArray，阵列基板行驱动)技术将TFT(ThinFilmTransistor，薄膜晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IC，IntegratedCircuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制作工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
一般地，现有的GOA电路通常由多个级联的移位寄存器构成，各级移位寄存器的驱动信号输出端分别对应一条栅线，用于沿扫描方向依次设置各栅线。但是目前大部分GOA电路中采用的移位寄存器在时钟信号控制下，控制用于输出的开关晶体管的节点会一直处于浮接状态，该节点的电位会受周围开关晶体管漏电影响，造成用于输出的开关晶体管的栅极电位不稳定，从而造成驱动信号输出端输出的扫描信号有较大噪声，进而影响移位寄存器的稳定输出。
发明内容
本发明实施例提供了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，用以降低移位寄存器驱动信号输出端输出的扫描信号的噪声，以及提高移位寄存器的输出稳定性。
因此，本发明实施例提供一种移位寄存器，包括：输入模块、复位模块、第一控制模块、第二控制模块、第一输出模块和第二输出模块；其中，
所述输入模块，其第一端与输入信号端相连，第二端与第一参考信号端相连，第三端与第一时钟信号端相连，第四端与第一节点相连，第五端与第二节点相连；所述输入模块用于在所述输入信号端控制下将所述第一参考信号端的信号提供给所述第一节点，在所述第一参考信号端控制下将所述第一时钟信号端的信号提供给所述第二节点；
所述复位模块，其第一端与复位信号端相连，第二端与第二参考信号端相连，第三端与第二时钟信号端相连，第四端与所述第一节点相连，第五端与所述第二节点相连；所述复位模块用于在所述复位信号端控制下将所述第二参考信号端的信号提供给所述第一节点，在所述第二参考信号端控制下将所述第二时钟信号端的信号提供给所述第二节点；
所述第一控制模块，其第一端与第一直流信号端相连，第二端与第二直流信号端相连，第三端与所述第一节点相连，第四端与第三节点相连，第五端与第四节点相连；所述第一控制模块用于在所述第一节点控制下将所述第一直流信号端的信号提供给所述第三节点，在所述第四节点控制下将所述第二直流信号端的信号提供给所述第三节点，以及在所述第一节点处于浮接状态时，保持所述第一节点的电位处于稳定状态；
所述第二控制模块，其第一端与所述第一直流信号端相连，第二端与所述第二直流信号端相连，第三端与所述第一节点相连，第四端与所述第二节点相连，第五端与所述第四节点相连；所述第二控制模块用于在所述第二节点控制下将所述第一直流信号端的信号提供给所述第四节点，在所述第一节点控制下将所述第二直流信号端的信号提供给所述第四节点，以及在所述第四节点处于浮接状态时，保持所述第四节点的电位处于稳定状态；
所述第一输出模块，其第一端与第三时钟信号端相连，第二端与所述第三节点相连，第三端与移位寄存器的驱动信号输出端相连；所述第一输出模块用于在所述第三节点控制下将所述第三时钟信号端的信号提供给所述驱动信号输出端；
所述第二输出模块，其第一端与所述第二直流信号端相连，第二端与所述第四节点相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第四节点控制下将所述第二直流信号端的信号提供给所述驱动信号输出端。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，还包括：降噪模块；其中，
所述降噪模块，其第一端与所述第二直流信号端相连，第二端与所述驱动信号输出端相连，第三端与所述第四节点相连；所述降噪模块用于在所述驱动信号输出端控制下将所述第二直流信号端的信号提供给所述第四节点。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输入模块具体包括：第一开关晶体管和第二开关晶体管；其中，
所述第一开关晶体管的栅极与所述输入信号端相连，源极与所述第一参考信号端相连，漏极与所述第一节点相连；
所述第二开关晶体管的栅极与所述第一参考信号端相连，源极与所述第一时钟信号端相连，漏极与所述第二节点相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述复位模块具体包括：第三开关晶体管和第四开关晶体管；其中，
所述第三开关晶体管的栅极与所述复位信号端相连，源极与所述第一节点相连，漏极与所述第二参考信号端相连；
所述第四开关晶体管的栅极与所述第二参考信号端相连，源极与所述第二节点相连，漏极与所述第二时钟信号端相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一控制模块具体包括：第五开关晶体管、第六开关晶体管和第一电容；其中，
所述第五开关晶体管的栅极与所述第一节点相连，源极与所述第一直流信号端相连，漏极与所述第三节点相连；
所述第六开关晶体管的栅极与所述第四节点相连，源极与所述第三节点相连，漏极与所述第二直流信号端相连；
所述第一电容的一端与所述第一节点相连，另一端与所述第二直流信号端相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一控制模块还包括：连接在所述第五开关晶体管的源极与所述第一直流信号端之间的第七开关晶体管；其中，
所述第七开关晶体管的栅极与源极均与所述第一直流信号端相连，漏极与所述第五开关晶体管的源极相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二控制模块具体包括：第八开关晶体管、第九开关晶体管和第二电容；其中，
所述第八开关晶体管的栅极与所述第二节点相连，源极与所述第一直流信号端相连，漏极与所述第四节点相连；
所述第九开关晶体管的栅极与所述第一节点相连，源极与所述第四节点相连，漏极与所述第二直流信号端相连；
所述第二电容的一端与所述第四节点相连，另一端与所述第二直流信号端相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出模块具体包括：第十开关晶体管；其中，
所述第十开关晶体管的栅极与所述第三节点相连，源极与所述第三时钟信号端相连，漏极与所述驱动信号输出端相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出模块还包括：连接在所述第十开关晶体管的栅极与所述第三节点之间的第十一开关晶体管；其中，
所述第十一开关晶体管的栅极与所述第一直流信号端相连，源极与所述第十开关晶体管的栅极相连，漏极与所述第三节点相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二输出模块具体包括：第十二开关晶体管；其中，
所述第十二开关晶体管的栅极与所述第四节点相连，源极与所述驱动信号输出端相连，漏极与所述第二直流信号端相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述降噪模块具体包括：第十三开关晶体管；其中，
所述第十三开关晶体管的栅极与所述驱动信号输出端相连，源极与所述第四节点相连，漏极与所述第二直流信号端相连。
进一步地，在本发明实施例提供的上述移位寄存器中，当所述输入信号端的信号的有效脉冲信号为高电位时，所有开关晶体管均为N型开关晶体管；
当所述输入信号端的信号的有效脉冲信号为低电位时，所有开关晶体管均为P型开关晶体管。
相应地，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括：输入阶段、输出阶段、复位阶段和复位保持阶段；其中，
在所述输入阶段，所述输入模块在所述输入信号端的控制下将所述第一参考信号端的信号提供给所述第一节点，以及在所述第一参考信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述第一控制模块在所述第一节点的控制下将所述第一直流信号端的信号提供给所述第三节点；所述第二控制模块在所述第一节点的控制下将所述第二直流信号端的信号提供给所述第四节点；所述第一输出信号端在所述第三节点的控制下将所述第三时钟信号端的信号提供给所述驱动信号输出端；
在所述输出阶段，所述输入模块在所述第一参考信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述第一控制模块保持所述第一节点的电位处于稳定状态；所述第二控制模块在所述第一节点的控制下将所述第二直流信号端的信号提供给所述第四节点；所述第一输出模块在所述第三节点的控制下将所述第三时钟信号端的信号提供给所述驱动信号输出端；
在所述复位阶段，所述输入模块在所述第一参考信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述复位模块在所述复位信号端的控制下将所述第二参考信号提供给所述第一节点；所述第一控制模块在所述第四节点的控制下将所述第二直流信号端的信号提供给所述第三节点；所述第二控制模块在所述第二节点的控制下将所述第一直流信号端的信号提供给所述第四节点；所述第二输出模块在所述第四节点的控制下将所述第二直流信号端的信号提供给所述驱动信号输出端；
在所述复位保持阶段，所述输入模块在所述第一参考信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述第一控制模块在所述第四节点的控制下将所述第二直流信号端的信号提供给所述第三节点；所述第二控制模块保持所述第四节点的电位处于稳定状态；所述第二输出模块在所述第四节点的控制下将所述第二直流信号端的信号提供给所述驱动信号输出端。
在一种可能的实施方式中，在本发明实施例提供的上述驱动方法中，还包括：在所述输出阶段，所述降噪模块在所述驱动信号输出端的控制下将所述第二直流信号端的信号提供给所述第四节点。
相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器；其中，第一级移位寄存器的输入信号端与帧触发信号端相连；除第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与上一级移位寄存器的驱动信号输出端相连；除最后一级移位寄存器之外，其余各级移位寄存器的复位信号端分别与下一级移位寄存器的驱动信号输出端相连。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种栅极驱动电路。
本发明实施例提供的上述移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、复位模块、第一控制模块、第二控制模块、第一输出模块和第二输出模块；其中，输入模块通过输入信号端、第一参考信号端和第一时钟信号端来控制第一节点和第二节点的电位，复位模块通过复位信号端、第二参考信号端和第二时钟信号端来控制第一节点和第二节点的电位，第一控制模块通过第一直流信号端、第二直流信号端、第一节点和第四节点来控制第一节点和第三节点的电位，第二控制模块通过第一直流信号端、第二直流信号端、第一节点和第二节点来控制第四节点的电位，第一输出模块通过第三时钟信号端和第三节点来控制驱动信号输出端的电位，第二输出模块通过第二直流信号端和第四节点来控制驱动信号输出端的电位。该移位寄存器通过上述六个模块的相互配合，通过第一控制模块的作用使用于控制第一输出模块的第三节点的电位处于稳定状态，以及通过第二控制模块的作用使用于控制第二输出模块的第四节点的电位处于稳定状态，实现移位寄存器驱动信号输出端输出的扫描信号的稳定，进而降低驱动信号输出端输出的扫描信号的噪声，以及提高移位寄存器的输出稳定性。
附图说明
图1a为本发明实施例提供的移位寄存器的结构示意图之一；
图1b为本发明实施例提供的移位寄存器的结构示意图之二；
图2a为图1a提供的移位寄存器的具体结构示意图之一；
图2b为图1a提供的移位寄存器的具体结构示意图之二；
图3a为图1b提供的移位寄存器的具体结构示意图之一；
图3b为图1b提供的移位寄存器的具体结构示意图之二；
图4a为图2a所示的移位寄存器的电路时序图；
图4b为图2b所示的移位寄存器的电路时序图；
图4c为图3a所示的移位寄存器的电路时序图；
图4d为图3b所示的移位寄存器的电路时序图；
图5为本发明实施例提供的栅极驱动电路的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置的具体实施方式进行详细的说明。
本实施例提供的一种移位寄存器，如图1a所示，包括：输入模块1、复位模块2、第一控制模块3、第二控制模块4、第一输出模块5和第二输出模块6；其中，
输入模块1，其第一端与输入信号端Input相连，第二端与第一参考信号端CN1相连，第三端与第一时钟信号端CK1相连，第四端与第一节点A相连，第五端与第二节点B相连；输入模块1用于在输入信号端Input控制下将第一参考信号端CN1的信号提供给第一节点A，在第一参考信号端CN1控制下将第一时钟信号端CK1的信号提供给第二节点B；
复位模块2，其第一端与复位信号端Reset相连，第二端与第二参考信号端CN2相连，第三端与第二时钟信号端CK2相连，第四端与第一节点A相连，第五端与第二节点B相连；复位模块2用于在复位信号端Reset控制下将第二参考信号端CN2的信号提供给第一节点A，在第二参考信号端CN2控制下将第二时钟信号端CK2的信号提供给第二节点B；
第一控制模块3，其第一端与第一直流信号端VN1相连，第二端与第二直流信号端VN2相连，第三端与第一节点A相连，第四端与第三节点C相连，第五端与第四节点D相连；第一控制模块3用于在第一节点A控制下将第一直流信号端VN1的信号提供给第三节点C，在第四节点D控制下将第二直流信号端VN2的信号提供给第三节点C，以及在第一节点A处于浮接状态时，保持第一节点A的电位处于稳定状态；
第二控制模块4，其第一端与第一直流信号端VN1相连，第二端与第二直流信号端VN2相连，第三端与第一节点A相连，第四端与第二节点B相连，第五端与第四节点D相连；第二控制模块4用于在第二节点B控制下将第一直流信号端VN1的信号提供给第四节点D，在第一节点A控制下将第二直流信号端VN2的信号提供给第四节点D，以及在第四节点D处于浮接状态时，保持第四节点D的电位处于稳定状态；
第一输出模块5，其第一端与第三时钟信号端CK3相连，第二端与第三节点C相连，第三端与移位寄存器的驱动信号输出端Output相连；第一输出模块5用于在第三节点C控制下将第三时钟信号端CK3的信号提供给驱动信号输出端Output；
第二输出模块6，其第一端与第二直流信号端VN2相连，第二端与第四节点D相连，第三端与驱动信号输出端Output相连；第二输出模块6用于在第四节点D控制下将第二直流信号端VN2的信号提供给驱动信号输出端Output。
本发明实施例提供的上述移位寄存器，包括：输入模块、复位模块、第一控制模块、第二控制模块、第一输出模块和第二输出模块；其中，输入模块通过输入信号端、第一参考信号端和第一时钟信号端来控制第一节点和第二节点的电位，复位模块通过复位信号端、第二参考信号端和第二时钟信号端来控制第一节点和第二节点的电位，第一控制模块通过第一直流信号端、第二直流信号端、第一节点和第四节点来控制第一节点和第三节点的电位，第二控制模块通过第一直流信号端、第二直流信号端、第一节点和第二节点来控制第四节点的电位，第一输出模块通过第三时钟信号端和第三节点来控制驱动信号输出端的电位，第二输出模块通过第二直流信号端和第四节点来控制驱动信号输出端的电位。该移位寄存器通过上述六个模块的相互配合，通过第一控制模块的作用使用于控制第一输出模块的第三节点的电位处于稳定状态，以及通过第二控制模块的作用使用于控制第二输出模块的第四节点的电位处于稳定状态，实现移位寄存器驱动信号输出端输出的扫描信号的稳定，进而降低驱动信号输出端输出的扫描信号的噪声，以及提高移位寄存器的输出稳定性。
需要说明的是，在本发明实施例提供的上述移位寄存器中，输入信号端输出输入信号，第一时钟信号端输出第一时钟信号，第二时钟信号端输出第二时钟信号，第三时钟信号端输出第三时钟信号，第一直流信号端输出第一直流信号，第二直流信号端输出第二直流信号，第一参考信号端输出第一参考信号，第二参考信号端输出第二参考信号，驱动信号输出端输出扫描信号。当输入信号的有效脉冲信号为高电位时，第一直流信号为高电位，第二直流信号为低电位；或者，当输入信号的有效脉冲信号为低电位时，第一直流信号为低电位，第二直流信号为高电位。
需要说明的是，在本发明实施例提供的上述移位寄存器中，第一时钟信号、第二时钟信号和第三时钟信号的周期相同，占空比相同；当输入信号的有效脉冲信号为高电位时，输入信号的上升沿与第二时钟信号的上升沿对齐，输入信号的下降沿与第二时钟信号的下降沿以及第三时钟信号的上升沿对齐，第一时钟信号的上升沿与第三时钟信号的下降沿对齐；或者，当输入信号的有效脉冲信号为低电位时，输入信号的下降沿与第二时钟信号的下降沿对齐，输入信号的上升沿与第二时钟信号的上升沿以及第三时钟信号的下降沿对齐，第一时钟信号的下降沿与第三时钟信号的上升沿对齐。
进一步地，为了保证本发明实施例提供的上述移位寄存器用于控制第二输出模块的第四节点的电位处于稳定状态，在本发明实施例提供的上述移位寄存器中，如图1b所示，还可以包括：降噪模块7；其中，
降噪模块7，其第一端与第二直流信号端VN2相连，第二端与驱动信号输出端Output相连，第三端与第四节点D相连；降噪模块7用于在驱动信号输出端Output控制下将第二直流信号端VN2的信号提供给第四节点D。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。
较佳地，在本发明实施例提供的上述移位寄存器中，如图2a至图3b所示，输入模块1具体可以包括：第一开关晶体管M1和第二开关晶体管M2；其中，
第一开关晶体管M1的栅极与输入信号端Input相连，源极与第一参考信号端CN1相连，漏极与第一节点A相连；
第二开关晶体管M2的栅极与第一参考信号端CN1相连，源极与第一时钟信号端CK1相连，漏极与第二节点B相连。
较佳地，在具体实施时，当输入信号端Input的信号为高电位时，如图2a和图3a所示，第一开关晶体管M1和第二开关晶体管M2可以为N型开关晶体管；或者，当输入信号端Input的信号为低电位时，如图2b和图3b所示，第一开关晶体管M1和第二开关晶体管M2可以为P型开关晶体管，在此不作限定。
进一步地，在具体实施时，当第一开关晶体管M1在输入信号端Input控制下处于导通状态时，将第一参考信号端CN1的信号提供给第一节点A，当第二开关晶体管M2在第一参考信号端CN1控制下处于导通状态时，将第一时钟信号端CK1的信号提供给第二节点B。
以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，如图2a至图3b所示，复位模块2具体可以包括：第三开关晶体管M3和第四开关晶体管M4；其中，
第三开关晶体管M3的栅极与复位信号端Reset相连，源极与第一节点A相连，漏极与第二参考信号端CN2相连；
第四开关晶体管M4的栅极与第二参考信号端CN2相连，源极与第二节点B相连，漏极与第二时钟信号端CK2相连。
较佳地，在具体实施时，当输入信号端Input的信号为高电位时，如图2a和图3a所示，第三开关晶体管M3和第四开关晶体管M4可以为N型开关晶体管；或者，当输入信号端Input的信号为低电位时，如图2b和图3b所示，第三开关晶体管M3和第四开关晶体管M4可以为P型开关晶体管，在此不作限定。
进一步地，在具体实施时，当第三开关晶体管M3在复位信号端Reset控制下处于导通状态时，将第二参考信号端CN2的信号提供给第一节点A，当第四开关晶体管M4在第二参考信号端CN2控制下处于导通状态时，将第二时钟信号端CK2的信号提供给第二节点B。
以上仅是举例说明移位寄存器中复位模块的具体结构，在具体实施时，复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，如图2a和图2b所示，第一控制模块3具体可以包括：第五开关晶体管M5、第六开关晶体管M6和第一电容C1；其中，
第五开关晶体管M5的栅极与第一节点A相连，源极与第一直流信号端VN1相连，漏极与第三节点C相连；
第六开关晶体管M6的栅极与第四节点D相连，源极与第三节点C相连，漏极与第二直流信号端VN2相连；
第一电容C1的一端与第一节点A相连，另一端与第二直流信号端VN2相连。
较佳地，在具体实施时，当输入信号端Input的信号为高电位时，如图2a和图3a所示，第五开关晶体管M5和第六开关晶体管M6可以为N型开关晶体管；或者，当输入信号端Input的信号为低电位时，如图2b和图3b所示，第五开关晶体管M5和第六开关晶体管M6可以为P型开关晶体管，在此不作限定。
进一步地，在具体实施时，当第五开关晶体管M5在第一节点A控制下处于导通状态时，将第一直流信号端VN1的信号提供给第三节点C，当第六开关晶体管M6在第四节点D控制下处于导通状态时，将第二直流信号端VN2的信号提供给第三节点C，以及当第一节点A处于浮接状态时，由于第一电容C1的作用保持第一节点A的电位处于稳定状态。
进一步地，在本发明实施例提供的上述移位寄存器中，如图3a和3b所示，第一控制模块3还可以包括：连接在第五开关晶体管M5的源极与第一直流信号端VN1之间的第七开关晶体管M7；其中，第七开关晶体管M7的栅极与源极均与第一直流信号端VN1相连，漏极与第五开关晶体管M5的源极相连。
由于GOA电路是由多个移位寄存器组成的，各级移位寄存器均与同一第一直流信号端相连，当某一级移位寄存器由于外界因素引起第一节点与第三节点的电位突变，使得第五开关晶体管的栅极与源极的电压变化较大时，若不设置第七开关晶体管，则会使第一直流信号端的电压不稳定，从而导致其余各级移位寄存器接收到的第一直流信号端的信号也不稳定，从而导致整个GOA电路的输入输出异常。因此当将第七开关晶体管的栅极和源极均与第一直流信号端相连时，相当于第七开关晶体管具有二极管单向导通的作用，即只允许第一直流信号端的信号通过第七开关晶体管提供给第五开关晶体管的源极，而不允许来自于第五开关晶体管的栅极与源极的电压对第一直流信号端的信号产生干扰，因此保证了第一直流信号端输出的信号处于稳定状态，进而保证其余各级移位寄存器接收到的第一直流信号端输出的信号处于稳定状态，提高了驱动信号输出端的输出稳定性。
较佳地，在具体实施时，当输入信号端Input的信号为高电位时，如图3a所示，第七开关晶体管M7可以为N型开关晶体管；或者，当输入信号端Input的信号为低电位时，如图3b所示，第七开关晶体管M7可以为P型开关晶体管，在此不作限定。
进一步地，在具体实施时，当第七开关晶体管M7在第一直流信号端VN1控制下处于导通状态时，将第一直流信号端VN1的信号提供给第五开关晶体管M5的源极。
以上仅是举例说明移位寄存器中第一控制模块的具体结构，在具体实施时，第一控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，如图2a至图3b所示，第二控制模块4具体可以包括：第八开关晶体管M8、第九开关晶体管M9和第二电容C2；其中，
第八开关晶体管M8的栅极与第二节点B相连，源极与第一直流信号端VN1相连，漏极与第四节点D相连；
第九开关晶体管M9的栅极与第一节点A相连，源极与第四节点D相连，漏极与第二直流信号端VN2相连；
第二电容C2的一端与第四节点D相连，另一端与第二直流信号端VN2相连。
较佳地，在具体实施时，当输入信号端Input的信号为高电位时，如图2a和图3a所示，第八开关晶体管M8和第九开关晶体管M9可以为N型开关晶体管；或者，当输入信号端Input的信号为低电位时，如图2b和图3b所示，第八开关晶体管M8和第九开关晶体管M9可以为P型开关晶体管，在此不作限定。
进一步地，在具体实施时，当第八开关晶体管M8在第二节点B控制下处于导通状态时，将第一直流信号端VN1的信号提供给第四节点D，当第九开关晶体管M9在第一节点A控制下处于导通状态时，将第二直流信号端VN2的信号提供给第四节点D，以及在第四节点D处于浮接状态时，由于第二电容C2的作用保持第四节点D的电位处于稳定状态。
以上仅是举例说明移位寄存器中第二控制模块的具体结构，在具体实施时，第二控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，如图2a和图2b所示，第一输出模块5具体可以包括：第十开关晶体管M10；其中，第十开关晶体管M10的栅极与第三节点C相连，源极与第三时钟信号端CK3相连，漏极与驱动信号输出端Output相连。
较佳地，在具体实施时，当输入信号端Input的信号为高电位时，如图2a所示，第十开关晶体管M10可以为N型开关晶体管；或者，当输入信号端Input的信号为低电位时，如图2b所示，第十开关晶体管M10可以为P型开关晶体管，在此不作限定。
进一步地，在具体实施时，当第十开关晶体管M10在第三节点C控制下处于导通状态时，将第三时钟信号端CK3的信号提供给驱动信号输出端Output。
进一步地，在具体实施时，一般与其它开关晶体管相比，第十开关晶体管的制作尺寸较大，即第十开关晶体管自身的寄生电容较大，这样当第三节点处于浮接状态时，可以利用第十开关晶体管自身的寄生电容控制第三节点的电位。
进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，第一控制模块3还可以包括：连接在第十开关晶体管M10的栅极与第三节点C之间的第十一开关晶体管M11；其中，第十一开关晶体管M11的栅极与第一直流信号端VN1相连，源极与第十开关晶体管M10的栅极E相连，漏极与第三节点C相连。由于第十开关晶体管M10的尺寸较大导致寄生电容也较大，当第三节点C处于浮接状态时，由于第十开关晶体管M10的自举作用，使得第十开关晶体管M10的栅极E与第十一开关晶体管M11的源极的电位进一步被拉高；由于第十一开关晶体管M11的栅极和源极的电压差不足以使其导通，使得第十一开关晶体管M11将自身关闭，因此有效的保证了第十开关晶体管M10的栅极E的电位不会通过第十一开关晶体管M11提供给第三节点C，以保证第三节点C的电位处于稳定状态；以及有效的保证了第十开关晶体管M10的栅极E的电位保持为拉高状态，以保证第十开关晶体管M10导通并将第三时钟信号端CK3的信号提供给驱动信号输出端Output，因此降低了驱动信号输出端Output的扫描信号output的噪声，提高了驱动信号输出端Output的输出稳定性。
较佳地，在具体实施时，当输入信号端Input的信号为高电位时，如图3a所示，第十一开关晶体管M11可以为N型开关晶体管；或者，当输入信号端Input的信号为低电位时，如图3b所示，第十一开关晶体管M11可以为P型开关晶体管，在此不作限定。
进一步地，在具体实施时，当第十一开关晶体管M11在第一直流信号端VN1控制下处于导通状态时，将第三节点C的电位提供给第十开关晶体管M10的栅极。
以上仅是举例说明移位寄存器中第一输出模块的具体结构，在具体实施时，第一输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，如图2a至图3b所示，第二输出模块6具体可以包括：第十二开关晶体管M12；其中，第十二开关晶体管M12的栅极与第四节点D相连，源极与驱动信号输出端Output相连，漏极与第二直流信号端VN2相连。
较佳地，在具体实施时，当输入信号端Input的信号为高电位时，如图2a和图3a所示，第十二开关晶体管M12可以为N型开关晶体管；或者，当输入信号端Input的信号为低电位时，如图2b和图3b所示，第十二开关晶体管M12可以为P型开关晶体管，在此不作限定。
进一步地，在具体实施时，当第十二开关晶体管M12在第四节点D控制下处于导通状态时，将第二直流信号端VN2的信号提供给驱动信号输出端Output。
以上仅是举例说明移位寄存器中第二输出模块的具体结构，在具体实施时，第二输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，降噪模块7具体可以包括：第十三开关晶体管M13；其中，第十三开关晶体管M13的栅极与驱动信号输出端Output相连，源极与第四节点D相连，漏极与第二直流信号端VN2相连。
较佳地，在具体实施时，当输入信号端Input的信号为高电位时，如图3a所示，第十三开关晶体管M13可以为N型开关晶体管；或者，当输入信号端Input的信号为低电位时，如图3b所示，第十三开关晶体管M13可以为P型开关晶体管，在此不作限定。
进一步地，在具体实施时，当第十三开关晶体管M13在驱动信号输出端Output控制下处于导通状态时，将第二直流信号端VN2的信号提供给第四节点D。这样，当第一输出模块5在第三节点C的控制下使得驱动信号输出端Output输出的扫描信号output为有效信号时，第十三开关晶体管M13导通并将第二直流信号端VN2的信号提供给第四节点D，进一步保证第十二开关晶体管M12处于关闭状态，因此保证第四节点D的电位处于稳定状态，进而降低了驱动信号输出端Output的扫描信号output的噪声，提高了驱动信号输出端Output的输出稳定性。
以上仅是举例说明移位寄存器中降噪模块的具体结构，在具体实施时，降噪模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，开关晶体管一般均采用相同材质的晶体管，在具体实施时，当输入信号的有效脉冲信号为高电位时，所有开关晶体管均为N型晶体管；当输入信号的有效脉冲信号为低电位时，所有开关晶体管均为P型晶体管。
进一步的，在具体实施时，N型开关晶体管在高电位作用下导通，在低电位作用下截止；P型开关晶体管在高电位作用下截止，在低电位作用下导通。
需要说明的是本发明上述实施例中提到的开关晶体管均为金属氧化物半导体场效应管(MOS，MetalOxideScmiconductor)。在具体实施中，这些晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。
进一步地，由于在本发明实施例提供的上述移位寄存器中，输入模块与复位模块为对称设计，可以实现功能互换，因此本发明实施例提供的上述移位寄存器可以实现双向扫描。在反向扫描时，将移位寄存器的输入模块与复位模块的功能进行互换，即相对于正向扫描，复位模块作为输入模块，复位信号端作为输入信号端，输入模块作为复位模块，输入信号端作为复位信号端。当复位信号端输出的复位信号的有效脉冲信号为高电位时，第一直流信号端输出的第一直流信号的电位为高电位，第二直流信号端输出的第二直流信号的电位为低电位，第一参考信号端输出的第一参考信号的电位为低电位，第二参考信号端输出的第二参考信号的电位为高电位；或者，当复位信号的有效脉冲信号为低电位时，第一直流信号为低电位，第二直流信号为高电位，第一参考信号的电位为高电位，第二参考信号端的电位为低电位。且当复位信号的有效脉冲信号为高电位时，复位信号的上升沿与第一时钟信号的上升沿以及第三时钟信号的下降沿对齐，复位信号的下降沿与第一时钟信号的下降沿对齐，第二时钟信号的下降沿与第三时钟信号的上升沿对齐；或者，当复位信号的有效脉冲信号为低电位时，复位信号的下降沿与第一时钟信号的下降沿以及第三时钟信号的上升沿对齐，复位信号的上升沿与第一时钟信号的上升沿对齐，第二时钟信号的上升沿与第三时钟信号的下降沿对齐。
下面分别结合电路时序图，以正向扫描为例对本发明实施例提供的上述移位寄存器的工作过程作以描述，其中，由于在正向扫描时，第二参考信号为低电位，第四开关晶体管一直处于截止状态，因此第四开关晶体管不能将第二时钟信号提供给第二节点，即第二时钟信号在上述移位寄存器实现工作过程中不起作用，在以下的具体工作过程的描述中不再赘述。下述描述中以1表示高电位信号，0表示低电位信号，input表示输入信号，reset表示复位信号，output表示扫描信号，ck1表示第一时钟信号，ck3表示第三时钟信号，cn1表示第一参考信号，cn2表示第二参考信号，vn1表示第一直流信号，vn2表示第二参考信号。
实例一
以图2a所示的移位寄存器的结构为例对其工作过程作以描述，其中在图2a所示的移位寄存器中，所有开关晶体管均为N型开关晶体管，各N型开关晶体管在高电位作用下导通，在低电位作用下截止；第一直流信号vn1的电位为高电位，第二直流信号vn2的电位为低电位；第一参考信号cn1的电位为高电位，第二参考信号cn2的电位为低电位；对应的输入输出时序图如图4a所示。具体地，选取如图4a所示的输入输出时序图中的输入阶段S1、输出阶段S2、复位阶段S3和复位保持阶段S4四个阶段。
在输入阶段S1，ck1＝0，ck3＝0，input＝1，reset＝0。
由于reset＝0，因此第三开关晶体管M3截止；由于第一参考信号cn1的电位为高电位，因此第二开关晶体管M2导通；由于ck1＝0且第二开关晶体管M2导通并将第一时钟信号ck1提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第八开关晶体管M8截止；由于input＝1，因此第一开关晶体管M1导通并将高电位的第一参考信号cn1提供给第一节点A，因此第一节点A的电位为高电位，第一电容C1开始充电以保持第一节点A的电位处于稳定状态；由于第一节点A的电位为高电位，因此第五开关晶体管M5和第九开关晶体管M9均导通；由于第九开关晶体管M9导通并将低电位的第二直流信号vn2提供给第四节点D，因此第四节点D的电位为低电位；由于第四节点D的电位为低电位，因此第六开关晶体管M6和第十二开关晶体管M12均截止；由于第五开关晶体管M5导通并将高电位的第一直流信号vn1提供给第三节点C，因此第三节点C的电位为高电位；由于第三节点C的电位为高电位，因此第十开关晶体管M10导通；由于ck3＝0且第十开关晶体管M10导通并将第三时钟信号ck3提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位扫描信号output。
在输出阶段S2，ck1＝0，ck3＝1，input＝0，reset＝0。
由于reset＝0，因此第三开关晶体管M3截止；由于第一参考信号cn1的电位为高电位，因此第二开关晶体管M2导通；由于ck1＝0且第二开关晶体管M2导通并将第一时钟信号ck1提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第八开关晶体管M8截止；由于input＝0，因此第一开关晶体管M1截止；由于第一开关晶体管M1和第三开关晶体管M3均截止，因此第一节点A处于浮接状态；由于第一节点A处于浮接状态，由于第一电容C1的作用，第一节点A的电位保持为S1阶段时的高电位，以保证在此阶段第五开关晶体管M5和第九开关晶体管均导通；由于第九开关晶体管M9导通并将低电位的第二直流信号vn2提供给第四节点D，因此第四节点D的电位为低电位；由于第四节点D的电位为低电位，因此第六开关晶体管M6和第十二开关晶体管M12均截止；由于第五开关晶体管M5导通并将高电位的第一直流信号vn1提供给第三节点C，因此第三节点C的电位为高电位；由于第三节点C的电位为高电位，因此第十开关晶体管M10导通；由于ck3＝1且第十开关晶体管M10导通并将第三时钟信号ck3提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位扫描信号output。
在复位阶段S3，ck1＝1，ck3＝0，input＝0，reset＝1。
由于input＝0，因此第一开关晶体管M1截止；由于reset＝1，因此第三开关晶体管M3导通；由于第三开关晶体管M3导通并将低电位的第二参考信号cn2提供给第一节点A，因此第一节点A的电位为低电位；由于第一节点A的电位为低电位，因此第五开关晶体管M5和第九开关晶体管M9均截止；由于第一参考信号cn1的电位为高电位，因此第二开关晶体管M2导通；由于ck1＝1且第二开关晶体管M2导通并将第一时钟信号ck1提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，因此第八开关晶体管M8导通；由于第八开关晶体管M8导通并将高电位的第一直流信号vn1提供给第四节点D，因此第四节点D的电位为高电位，第二电容C2开始充电以保持第四节点D的电位处于稳定状态；由于第四节点D的电位为高电位，因此第六开关晶体管M6和第十二开关晶体管M12均导通；由于第六开关晶体管M6导通并将低电位的第二直流信号vn2提供给第三节点C，因此第三节点C的电位为低电位；由于第三节点C的电位为低电位，因此第十开关晶体管M10截止；由于第十二开关晶体管M12导通并将低电位的第二直流信号vn2提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位扫描信号output。
在复位保持阶段S4，ck1＝0，ck3＝0，input＝0，reset＝0。
由于input＝0，因此第一开关晶体管M1截止；由于reset＝0，因此第三开关晶体管M3截止；由于第一开关晶体管M1和第三开关晶体管M3均截止，因此第一节点A处于浮接状态；由于第一节点A处于浮接状态，由于第五开关晶体管M5的自举作用使得第一节点A的电位保持为低电位，以保证在此阶段第五开关晶体管M5和第九开关晶体管M9均截止；由于第一参考信号cn1的电位为高电位，因此第二开关晶体管M2导通；由于ck1＝0且第二开关晶体管M2导通并将第一时钟信号ck1提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第八开关晶体管M8截止，第四节点D处于浮接状态；由于第四节点D处于浮接状态，由于第二电容C2的作用，第四节点D的电位保持为S3阶段时的高电位，以保证在此阶段第六开关晶体管M6和第十二开关晶体管M12均导通；由于第六开关晶体管M6导通并将低电位的第二直流信号vn2提供给第三节点C，因此第三节点C的电位为低电位；由于第三节点C的电位为低电位，因此第十开关晶体管M10截止；由于第十二开关晶体管M12导通并将低电位的第二直流信号vn2提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位扫描信号output。
本发明实施例提供的上述移位寄存器，在复位保持阶段之后，每当ck1＝1时，第二电容开始充电，用以使第二电容在ck1＝0时保持第四节点的电位处于高电位的稳定状态，保证第六开关晶体管导通并将低电位的第二直流信号提供给第三节点，使得第三节点的电位为低电位，因此第十开关晶体管截止；以及保证第十二开关晶体管导通并将低电位的第二直流信号提供给驱动信号输出端，因此驱动信号输出端稳定输出低电位扫描信号，直至下一帧开始。
本发明实施例提供的上述移位寄存器，在输入阶段通过第一电容的作用保持第一节点的电位处于稳定状态，从而使第三节点的电位处于稳定状态，在输出阶段通过第一节点和第九开关晶体管的作用使第四节点的电位处于稳定状态，从而不影响第三节点的电位，在复位保持阶段通过第二电容的作用保持第四节点的电位处于稳定状态，从而不影响第三节点的电位，以保证移位寄存器的驱动信号输出端的扫描信号的稳定输出，进而降低扫描信号的噪声，提高移位寄存器的输出稳定性。
实例二
以图3a所示的移位寄存器的结构为例对其工作过程作以描述，其中在图3a所示的移位寄存器中，所有开关晶体管均为N型开关晶体管，各N型开关晶体管在高电位作用下导通，在低电位作用下截止；第一直流信号vn1的电位为高电位，第二直流信号vn2的电位为低电位；第一参考信号cn1的电位为高电位，第二参考信号cn2的电位为高电位；对应的输入输出时序图如图4b所示。具体地，选取如图4b所示的输入输出时序图中的输入阶段S1、输出阶段S2、复位阶段S3和复位保持阶段S4四个阶段。
在输入阶段S1、输出阶段S2、复位阶段S3和复位保持阶段S4四个阶段中，由于第一直流信号vn1的电位为高电位，因此第七开关晶体管M7和第十一开关晶体管M11均导通。
在输入阶段S1，ck1＝0，ck3＝0，input＝1，reset＝0。
由于reset＝0，因此第三开关晶体管M3截止；由于第一参考信号cn1的电位为高电位，因此第二开关晶体管M2导通；由于ck1＝0且第二开关晶体管M2导通并将第一时钟信号ck1提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第八开关晶体管M8截止；由于input＝1，因此第一开关晶体管M1导通并将高电位的第一参考信号cn1提供给第一节点A，因此第一节点A的电位为高电位，第一电容C1开始充电以保持第一节点A的电位处于稳定状态；由于第一节点A的电位为高电位，因此第五开关晶体管M5和第九开关晶体管M9均导通；由于第九开关晶体管M9导通并将低电位的第二直流信号vn2提供给第四节点D，因此第四节点D的电位为低电位；由于第四节点D的电位为低电位，因此第六开关晶体管M6和第十二开关晶体管M12均截止；由于第七开关晶体管M7导通并将高电位的第一直流信号vn1提供给第五开关晶体管M5的源极，以及第五开关晶体管M5导通并将高电位的第一直流信号vn1提供给第三节点C，因此第三节点C的电位为高电位；由于第三节点C的电位为高电位，因此第九开关晶体管M9和第十开关晶体管M10导通；由于第十一开关晶体管M11导通并将第三节点C的电位提供给第十开关晶体管M10的栅极E，因此第十开关晶体管M10的栅极E的电位为高电位，因此第十开关晶体管M10导通；由于ck3＝0且第十开关晶体管M10导通并将第三时钟信号ck3提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位扫描信号output；由于扫描信号output的电位为低电位，因此第十三开关晶体管M13截止。
在输出阶段S2，ck1＝0，ck3＝1，input＝0，reset＝0。
由于reset＝0，因此第三开关晶体管M3截止；由于第一参考信号cn1的电位为高电位，因此第二开关晶体管M2导通；由于ck1＝0且第二开关晶体管M2导通并将第一时钟信号ck1提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第八开关晶体管M8截止；由于input＝0，因此第一开关晶体管M1截止；由于第一开关晶体管M1和第三开关晶体管M3均截止，因此第一节点A处于浮接状态；由于第一节点A处于浮接状态，由于第一电容C1的作用，第一节点A的电位保持为S1阶段时的高电位，以保证在此阶段第五开关晶体管M5和第九开关晶体管M9均导通；由于第九开关晶体管M9导通并将低电位的第二直流信号vn2提供给第四节点D，因此第四节点D的电位为低电位；由于第四节点D的电位为低电位，因此第六开关晶体管M6和第十二开关晶体管M12均截止；由于第七开关晶体管M7导通并将高电位的第一直流信号vn1提供给第五开关晶体管M5的源极，以及第五开关晶体管M5导通并将高电位的第一直流信号vn1提供给第三节点C，因此第三节点C的电位为高电位；由于第十开关晶体管M10的尺寸较大导致寄生电容也较大，由于第十开关晶体管M10的寄生电容的自举作用，使得第十开关晶体管M10的栅极E的电位被进一步拉高，以保证在此阶段第十开关晶体管M10导通；由于第十一开关晶体管M11的栅极与源极的电压差不足以使第十一开关晶体管M11导通，因此第十一开关晶体管M11将自身关闭，有效的保证了第十开关晶体管M10的栅极E的电位不会通过第十一开关晶体管M11提供给第三节点C，以保证第三节点C的电位处于高电位稳定状态；并且，避免了第六开关晶体管M6源极与漏极两端的电压差较大影响其使用寿命；由于ck3＝1且第十开关晶体管M10导通并将第三时钟信号ck3提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位扫描信号output；由于扫描信号output的电位为高电位，因此第十三开关晶体管M13导通；由于第十三开关晶体管M13导通并将低电位的第二直流信号vn2提供给第四节点D，因此有效的保证了第四节点D的电位为低电位的稳定状态，进而降低了驱动信号输出端Output的扫描信号output的噪声，提高了驱动信号输出端Output的输出稳定性。
在复位阶段S3，ck1＝1，ck3＝0，input＝0，reset＝1。
由于input＝0，因此第一开关晶体管M1截止；由于reset＝1，因此第三开关晶体管M3导通；由于第三开关晶体管M3导通并将低电位的第二参考信号cn2提供给第一节点A，因此第一节点A的电位为低电位；由于第一节点A的电位为低电位，因此第五开关晶体管M5和第九开关晶体管M9均截止；由于第一参考信号cn1的电位为高电位，因此第二开关晶体管M2导通；由于ck1＝1且第二开关晶体管M2导通并将第一时钟信号ck1提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，因此第八开关晶体管M8导通；由于第八开关晶体管M8导通并将高电位的第一直流信号vn1提供给第四节点D，因此第四节点D的电位为高电位，第二电容C2开始充电以保持第四节点D的电位处于稳定状态；由于第四节点D的电位为高电位，因此第六开关晶体管M6和第十二开关晶体管M12均导通；由于第六开关晶体管M6导通并将低电位的第二直流信号vn2提供给第三节点C，因此第三节点C的电位为低电位；由于第三节点C的电位为低电位且第十一开关晶体管M11导通并将第三节点C的电位提供给第十开关晶体管M10的栅极E，因此第十开关晶体管M10的栅极E的电位为低电位，因此第十开关晶体管M10截止；由于第十二开关晶体管M12导通并将低电位的第二直流信号vn2提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位扫描信号output；由于扫描信号output的电位为低电位，因此第十三开关晶体管M13截止。
在复位保持阶段S4，ck1＝0，ck3＝0，input＝0，reset＝0。
由于input＝0，因此第一开关晶体管M1截止；由于reset＝0，因此第三开关晶体管M3截止；由于第一开关晶体管M1和第三开关晶体管M3均截止，因此第一节点A处于浮接状态；由于第一节点A处于浮接状态，由于第五开关晶体管M5的自举作用使得第一节点A的电位保持为低电位，以保证在此阶段第五开关晶体管M5和第九开关晶体管M9截止；由于第一参考信号cn1的电位为高电位，因此第二开关晶体管M2导通；由于ck1＝0且第二开关晶体管M2导通并将第一时钟信号ck1提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第八开关晶体管M8截止，第四节点D处于浮接状态；由于第四节点D处于浮接状态，由于第二电容C2的作用，第四节点D的电位保持为S3阶段时的高电位；由于第四节点D的电位为高电位，因此第六开关晶体管M6和第十二开关晶体管M12均导通；由于第六开关晶体管M6导通并将低电位的第二直流信号vn2提供给第三节点C，因此第三节点C的电位为低电位；由于第三节点C的电位为低电位且第十一开关晶体管M11导通并将第三节点C的电位提供给第十开关晶体管M10的栅极E，因此第十开关晶体管M10的栅极E的电位为低电位，因此第十开关晶体管M10截止；由于第十二开关晶体管M12导通并将低电位的第二直流信号vn2提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位扫描信号output；由于扫描信号output的电位为低电位，因此第十三开关晶体管M13截止。
本发明实施例提供的上述移位寄存器，在复位保持阶段之后，每当ck1＝1时，第二电容开始充电，用以在ck1＝0时使第二电容保持第四节点的电位处于高电位的稳定状态，保证第六开关晶体管导通并将低电位的第二直流信号提供给第三节点，使得第十开关晶体管的栅极的电位为低电位，因此第十开关晶体管截止；以及保证第十二开关晶体管导通并将低电位的第二直流信号提供给驱动信号输出端，因此驱动信号输出端输出低电位扫描信号，直至下一帧开始。
本发明实施例提供的上述移位寄存器，通过第七开关晶体管的作用进一步保证了第一直流信号端输出的信号处于稳定状态，在输入阶段通过第一电容的作用保持第一节点的电位处于稳定状态，从而使第三节点的电位处于稳定状态，在输出阶段通过第十一开关晶体管的作用使第十开关晶体管的栅极的电位处于拉高的稳定状态，以及第九开关晶体管和第十三开关晶体管的作用使第四节点的电位处于稳定状态，从而不影响第三节点的电位，在复位保持阶段通过第二电容的作用保持第四节点的电位处于稳定状态，从而不影响第三节点的电位，以保证移位寄存器的驱动信号输出端的扫描信号的稳定输出，进而降低扫描信号的噪声，提高移位寄存器的输出稳定性。
需要说明的是，在本发明实施例提供的上述移位寄存器中，如图2b和图3b所示，所有开关晶体管均为P型开关晶体管，各P型开关晶体管在高电位作用下截止，在低电位作用下导通；以图2b和图3b所示的移位寄存器的结构结合对应的输入输出时序图4c和图4d的具体工作原理与实例一和实例二相同，在此不作赘述。
基于同一发明构思，本发明实施例还提供了上述任一种移位寄存器的驱动方法，包括：输入阶段、输出阶段、复位阶段和复位保持阶段；其中，
在输入阶段，输入模块在输入信号端的控制下将第一参考信号端的信号提供给第一节点，以及在第一参考信号端的控制下将第一时钟信号端的信号提供给第二节点；第一控制模块在第一节点的控制下将第一直流信号端的信号提供给第三节点；第二控制模块在第一节点的控制下将第二直流信号端的信号提供给第四节点；第一输出信号端在第三节点的控制下将第三时钟信号端的信号提供给驱动信号输出端；
在输出阶段，输入模块在第一参考信号端的控制下将第一时钟信号端的信号提供给第二节点；第一控制模块保持第一节点的电位处于稳定状态；第二控制模块在第一节点的控制下将第二直流信号端的信号提供给第四节点；第一输出模块在第三节点的控制下将第三时钟信号端的信号提供给驱动信号输出端；
在复位阶段，输入模块在第一参考信号端的控制下将第一时钟信号端的信号提供给第二节点；复位模块在复位信号端的控制下将第二参考信号提供给第一节点；第一控制模块在第四节点的控制下将第二直流信号端的信号提供给第三节点；第二控制模块在第二节点的控制下将第一直流信号端的信号提供给第四节点；第二输出模块在第四节点的控制下将第二直流信号端的信号提供给驱动信号输出端；
在复位保持阶段，输入模块在第一参考信号端的控制下将第一时钟信号端的信号提供给第二节点；第一控制模块在第四节点的控制下将第二直流信号端的信号提供给第三节点；第二控制模块保持第四节点的电位处于稳定状态；第二输出模块在第四节点的控制下将第二直流信号端的信号提供给驱动信号输出端。
进一步地，在具体实施时，在本发明实施例提供的上述驱动方法中，在输出阶段，降噪模块在驱动信号输出端的控制下将第二直流信号端的信号提供给第四节点。
需要说明的是，在本发明实施例提供的上述驱动方法中，由于在输入阶段，第一电容有效的保证了第一节点的电位处于稳定状态，在输出阶段，第九开关晶体管和第十三开关晶体管有效的保证了第四节点的电位处于稳定状态，在复位阶段，第二电容有效的保证了第四节点的电位处于稳定状态，以保证移位寄存器的驱动信号输出端的扫描信号的稳定输出，进而降低扫描信号的噪声，提高移位寄存器的输出稳定性。
基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图5所示，包括级联的多个移位寄存器：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)，第一级移位寄存器SR(1)的输入信号端Input与帧触发信号端STV相连，除第一级移位寄存器SR(1)之外，其余各级移位寄存器SR(n)的输入信号端Input分别与上一级移位寄存器SR(n-1)的驱动信号输出端Output_n-1相连；除最后一级移位寄存器之外，其余各级移位寄存器SR(n)的复位信号端Reset分别与下一级移位寄存器SR(n+1)的驱动信号输出端Output_n+1相连。
具体地，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同，重复之处不再赘述。
进一步地，在本发明提供的上述栅极驱动电路中，各级移位寄存器均包括：输入信号端、复位信号端、驱动信号输出端、第一时钟信号端，第二时钟信号端，第三时钟信号端，第一参考信号端，第二参考信号端，第一直流信号端和第二直流信号端。
具体地，在本发明提供的上述栅极驱动电路中，如图5所示，第4n+1级移位寄存器的第一时钟信号端CK1、第4n+2级移位寄存器的第三时钟信号端CK3以及第4n+3级移位寄存器的第二时钟信号端CK2与同一个时钟信号端Ck1相连；第4n+1级移位寄存器的第二时钟信号端CK2、第4n+3级移位寄存器的第一时钟信号端CK1以及第4n+4级移位寄存器的第三时钟信号端CK3与同一个时钟信号端Ck2相连；第4n+1级移位寄存器的第三时钟信号端CK3、第4n+2级移位寄存器的第二时钟信号端CK2以及第4n+4级移位寄存器的第一时钟信号端CK1与同一个时钟信号端Ck3相连；第4n+2级移位寄存器的第一时钟信号端CK1、第4n+3级移位寄存器的第三时钟信号端CK3以及第4n+4级移位寄存器的第二时钟信号端CK2与同一个时钟信号端Ck4相连。
上述栅极驱动电路，在实现栅线反向扫描时，使每个移位寄存器的输入模块与复位模块的功能进行互换，即相对于正向扫描，在反向扫描时每个移位寄存器的复位模块作为输入模块，复位信号端作为输入信号端，每个移位寄存器的输入模块作为复位模块，输入信号端作为复位信号端，此时电路的连接关系不发生改变，只是电路功能发生了转变。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的栅极驱动电路。通过该栅极驱动电路为显示装置中阵列基板上的各栅线提供扫描信号，其具体实施可参见上述栅极驱动电路的描述，相同之处不再赘述。
本发明实施例提供的上述移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、复位模块、第一控制模块、第二控制模块、第一输出模块和第二输出模块；其中，输入模块通过输入信号端、第一参考信号端和第一时钟信号端来控制第一节点和第二节点的电位，复位模块通过复位信号端、第二参考信号端和第二时钟信号端来控制第一节点和第二节点的电位，第一控制模块通过第一直流信号端、第二直流信号端、第一节点和第四节点来控制第一节点和第三节点的电位，第二控制模块通过第一直流信号端、第二直流信号端、第一节点和第二节点来控制第四节点的电位，第一输出模块通过第三时钟信号端和第三节点来控制驱动信号输出端的电位，第二输出模块通过第二直流信号端和第四节点来控制驱动信号输出端的电位。该移位寄存器通过上述六个模块的相互配合，通过第一控制模块的作用使用于控制第一输出模块的第三节点的电位处于稳定状态，以及通过第二控制模块的作用使用于控制第二输出模块的第四节点的电位处于稳定状态，实现移位寄存器驱动信号输出端输出的扫描信号的稳定，进而降低驱动信号输出端输出的扫描信号的噪声，以及提高移位寄存器的输出稳定性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种移位寄存器，其特征在于，包括：输入模块、复位模块、第一控制模块、第二控制模块、第一输出模块和第二输出模块；其中，
所述输入模块，其第一端与输入信号端相连，第二端与第一参考信号端相连，第三端与第一时钟信号端相连，第四端与第一节点相连，第五端与第二节点相连；所述输入模块用于在所述输入信号端控制下将所述第一参考信号端的信号提供给所述第一节点，在所述第一参考信号端控制下将所述第一时钟信号端的信号提供给所述第二节点；
所述复位模块，其第一端与复位信号端相连，第二端与第二参考信号端相连，第三端与第二时钟信号端相连，第四端与所述第一节点相连，第五端与所述第二节点相连；所述复位模块用于在所述复位信号端控制下将所述第二参考信号端的信号提供给所述第一节点，在所述第二参考信号端控制下将所述第二时钟信号端的信号提供给所述第二节点；
所述第一控制模块，其第一端与第一直流信号端相连，第二端与第二直流信号端相连，第三端与所述第一节点相连，第四端与第三节点相连，第五端与第四节点相连；所述第一控制模块用于在所述第一节点控制下将所述第一直流信号端的信号提供给所述第三节点，在所述第四节点控制下将所述第二直流信号端的信号提供给所述第三节点，以及在所述第一节点处于浮接状态时，保持所述第一节点的电位处于稳定状态；
所述第二控制模块，其第一端与所述第一直流信号端相连，第二端与所述第二直流信号端相连，第三端与所述第一节点相连，第四端与所述第二节点相连，第五端与所述第四节点相连；所述第二控制模块用于在所述第二节点控制下将所述第一直流信号端的信号提供给所述第四节点，在所述第一节点控制下将所述第二直流信号端的信号提供给所述第四节点，以及在所述第四节点处于浮接状态时，保持所述第四节点的电位处于稳定状态；
所述第一输出模块，其第一端与第三时钟信号端相连，第二端与所述第三节点相连，第三端与移位寄存器的驱动信号输出端相连；所述第一输出模块用于在所述第三节点控制下将所述第三时钟信号端的信号提供给所述驱动信号输出端；
所述第二输出模块，其第一端与所述第二直流信号端相连，第二端与所述第四节点相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第四节点控制下将所述第二直流信号端的信号提供给所述驱动信号输出端。
2.如权利要求1所述的移位寄存器，其特征在于，还包括：降噪模块；其中，
所述降噪模块，其第一端与所述第二直流信号端相连，第二端与所述驱动信号输出端相连，第三端与所述第四节点相连；所述降噪模块用于在所述驱动信号输出端控制下将所述第二直流信号端的信号提供给所述第四节点。
3.如权利要求1所述的移位寄存器，其特征在于，所述输入模块具体包括：第一开关晶体管和第二开关晶体管；其中，
所述第一开关晶体管的栅极与所述输入信号端相连，源极与所述第一参考信号端相连，漏极与所述第一节点相连；
所述第二开关晶体管的栅极与所述第一参考信号端相连，源极与所述第一时钟信号端相连，漏极与所述第二节点相连。
4.如权利要求1所述的移位寄存器，其特征在于，所述复位模块具体包括：第三开关晶体管和第四开关晶体管；其中，
所述第三开关晶体管的栅极与所述复位信号端相连，源极与所述第一节点相连，漏极与所述第二参考信号端相连；
所述第四开关晶体管的栅极与所述第二参考信号端相连，源极与所述第二节点相连，漏极与所述第二时钟信号端相连。
5.如权利要求1所述的移位寄存器，其特征在于，所述第一控制模块具体包括：第五开关晶体管、第六开关晶体管和第一电容；其中，
所述第五开关晶体管的栅极与所述第一节点相连，源极与所述第一直流信号端相连，漏极与所述第三节点相连；
所述第六开关晶体管的栅极与所述第四节点相连，源极与所述第三节点相连，漏极与所述第二直流信号端相连；
所述第一电容的一端与所述第一节点相连，另一端与所述第二直流信号端相连。
6.如权利要求5所述的移位寄存器，其特征在于，所述第一控制模块还包括：连接在所述第五开关晶体管的源极与所述第一直流信号端之间的第七开关晶体管；其中，
所述第七开关晶体管的栅极与源极均与所述第一直流信号端相连，漏极与所述第五开关晶体管的源极相连。
7.如权利要求1所述的移位寄存器，其特征在于，所述第二控制模块具体包括：第八开关晶体管、第九开关晶体管和第二电容；其中，
所述第八开关晶体管的栅极与所述第二节点相连，源极与所述第一直流信号端相连，漏极与所述第四节点相连；
所述第九开关晶体管的栅极与所述第一节点相连，源极与所述第四节点相连，漏极与所述第二直流信号端相连；
所述第二电容的一端与所述第四节点相连，另一端与所述第二直流信号端相连。
8.如权利要求1所述的移位寄存器，其特征在于，所述第一输出模块具体包括：第十开关晶体管；其中，
所述第十开关晶体管的栅极与所述第三节点相连，源极与所述第三时钟信号端相连，漏极与所述驱动信号输出端相连。
9.如权利要求8所述的移位寄存器，其特征在于，所述第一输出模块还包括：连接在所述第十开关晶体管的栅极与所述第三节点之间的第十一开关晶体管；其中，
所述第十一开关晶体管的栅极与所述第一直流信号端相连，源极与所述第十开关晶体管的栅极相连，漏极与所述第三节点相连。
10.如权利要求1所述的移位寄存器，其特征在于，所述第二输出模块具体包括：第十二开关晶体管；其中，
所述第十二开关晶体管的栅极与所述第四节点相连，源极与所述驱动信号输出端相连，漏极与所述第二直流信号端相连。
11.如权利要求2所述的移位寄存器，其特征在于，所述降噪模块具体包括：第十三开关晶体管；其中，
所述第十三开关晶体管的栅极与所述驱动信号输出端相连，源极与所述第四节点相连，漏极与所述第二直流信号端相连。
12.如权利要求1-11任一项所述的移位寄存器，其特征在于，当所述输入信号端的信号的有效脉冲信号为高电位时，所有开关晶体管均为N型开关晶体管；
当所述输入信号端的信号的有效脉冲信号为低电位时，所有开关晶体管均为P型开关晶体管。
13.一种如权利要求1-12任一项所述的移位寄存器的驱动方法，其特征在于，包括：输入阶段、输出阶段、复位阶段和复位保持阶段；其中，
在所述输入阶段，所述输入模块在所述输入信号端的控制下将所述第一参考信号端的信号提供给所述第一节点，以及在所述第一参考信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述第一控制模块在所述第一节点的控制下将所述第一直流信号端的信号提供给所述第三节点；所述第二控制模块在所述第一节点的控制下将所述第二直流信号端的信号提供给所述第四节点；所述第一输出信号端在所述第三节点的控制下将所述第三时钟信号端的信号提供给所述驱动信号输出端；
在所述输出阶段，所述输入模块在所述第一参考信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述第一控制模块保持所述第一节点的电位处于稳定状态；所述第二控制模块在所述第一节点的控制下将所述第二直流信号端的信号提供给所述第四节点；所述第一输出模块在所述第三节点的控制下将所述第三时钟信号端的信号提供给所述驱动信号输出端；
在所述复位阶段，所述输入模块在所述第一参考信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述复位模块在所述复位信号端的控制下将所述第二参考信号提供给所述第一节点；所述第一控制模块在所述第四节点的控制下将所述第二直流信号端的信号提供给所述第三节点；所述第二控制模块在所述第二节点的控制下将所述第一直流信号端的信号提供给所述第四节点；所述第二输出模块在所述第四节点的控制下将所述第二直流信号端的信号提供给所述驱动信号输出端；
在所述复位保持阶段，所述输入模块在所述第一参考信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述第一控制模块在所述第四节点的控制下将所述第二直流信号端的信号提供给所述第三节点；所述第二控制模块保持所述第四节点的电位处于稳定状态；所述第二输出模块在所述第四节点的控制下将所述第二直流信号端的信号提供给所述驱动信号输出端。
14.如权利要求13所述的驱动方法，其特征在于，还包括：在所述输出阶段，所述降噪模块在所述驱动信号输出端的控制下将所述第二直流信号端的信号提供给所述第四节点。
15.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-12任一项所述的移位寄存器；其中，
第一级移位寄存器的输入信号端与帧触发信号端相连；
除第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与上一级移位寄存器的驱动信号输出端相连；
除最后一级移位寄存器之外，其余各级移位寄存器的复位信号端分别与下一级移位寄存器的驱动信号输出端相连。
16.一种显示装置，其特征在于，包括如权利要求15所述的栅极驱动电路。
CN201510624977.5A 2015-09-25 2015-09-25 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 Active CN105118418B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510624977.5A CN105118418B (zh) 2015-09-25 2015-09-25 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US15/147,239 US9972262B2 (en) 2015-09-25 2016-05-05 Shift register and its driving method, gate driving circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510624977.5A CN105118418B (zh) 2015-09-25 2015-09-25 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN105118418A true CN105118418A (zh) 2015-12-02
CN105118418B CN105118418B (zh) 2017-08-11

Family

ID=54666382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510624977.5A Active CN105118418B (zh) 2015-09-25 2015-09-25 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Country Status (2)

Country Link
US (1) US9972262B2 (zh)
CN (1) CN105118418B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025872A (zh) * 2016-01-29 2017-08-08 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
WO2017156909A1 (zh) * 2016-03-16 2017-09-21 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN107633834A (zh) * 2017-10-27 2018-01-26 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
WO2018040768A1 (zh) * 2016-09-05 2018-03-08 京东方科技集团股份有限公司 移位寄存器单元、栅极扫描电路
CN108269539A (zh) * 2017-01-03 2018-07-10 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路以及异常情况处理方法
CN111081183A (zh) * 2019-12-19 2020-04-28 武汉华星光电技术有限公司 Goa器件及显示面板
CN112447141A (zh) * 2019-08-30 2021-03-05 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105096803B (zh) * 2015-08-26 2017-11-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105118417B (zh) * 2015-09-25 2017-07-25 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN108346395B (zh) * 2017-01-24 2020-04-21 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US10436626B2 (en) * 2017-07-27 2019-10-08 Pratt & Whitney Canada Corp. Multi-channel fluid level sensor
CN108777128A (zh) * 2018-05-31 2018-11-09 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956213A (zh) * 2012-10-16 2013-03-06 北京京东方光电科技有限公司 一种移位寄存器单元及阵列基板栅极驱动装置
KR20140076851A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 쉬프트 레지스터
CN104299590A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104715710A (zh) * 2015-04-10 2015-06-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
CN104766586A (zh) * 2015-04-29 2015-07-08 合肥京东方光电科技有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104318886B (zh) * 2014-10-31 2017-04-05 京东方科技集团股份有限公司 一种goa单元及驱动方法，goa电路和显示装置
CN104732951B (zh) * 2015-04-21 2017-03-01 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置、显示面板
CN105185287B (zh) * 2015-08-27 2017-10-31 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和相关显示装置
CN105609137B (zh) * 2016-01-05 2019-06-07 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956213A (zh) * 2012-10-16 2013-03-06 北京京东方光电科技有限公司 一种移位寄存器单元及阵列基板栅极驱动装置
KR20140076851A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 쉬프트 레지스터
CN104299590A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104715710A (zh) * 2015-04-10 2015-06-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
CN104766586A (zh) * 2015-04-29 2015-07-08 合肥京东方光电科技有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025872B (zh) * 2016-01-29 2020-06-02 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN107025872A (zh) * 2016-01-29 2017-08-08 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
US10127862B2 (en) 2016-03-16 2018-11-13 Boe Technology Group Co., Ltd. Shift register unit, gate drive circuit and display panel
WO2017156909A1 (zh) * 2016-03-16 2017-09-21 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
WO2018040768A1 (zh) * 2016-09-05 2018-03-08 京东方科技集团股份有限公司 移位寄存器单元、栅极扫描电路
US10586503B2 (en) 2017-01-03 2020-03-10 Boe Technology Group Co., Ltd. Shift register unit, gate driving circuit, display apparatus and abnormal situation processing method
WO2018126666A1 (zh) * 2017-01-03 2018-07-12 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及异常情况处理方法
CN108269539A (zh) * 2017-01-03 2018-07-10 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路以及异常情况处理方法
WO2019080572A1 (zh) * 2017-10-27 2019-05-02 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN107633834B (zh) * 2017-10-27 2020-03-31 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN107633834A (zh) * 2017-10-27 2018-01-26 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
US11282470B2 (en) 2017-10-27 2022-03-22 Ordos Yuansheng Optoelectronics Co., Ltd. Shift register element, method for driving the same, gate driver circuit, and display device
CN112447141A (zh) * 2019-08-30 2021-03-05 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
CN112447141B (zh) * 2019-08-30 2022-04-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
US11645968B2 (en) 2019-08-30 2023-05-09 Hefei Boe Joint Technology Co., Ltd. Shift register and driving method therefor, gate driving circuit, and display panel
US11929009B2 (en) 2019-08-30 2024-03-12 Hefei Boe Joint Technology Co., Ltd. Shift register and driving method therefor, gate driving circuit, and display panel
CN111081183A (zh) * 2019-12-19 2020-04-28 武汉华星光电技术有限公司 Goa器件及显示面板

Also Published As

Publication number Publication date
US9972262B2 (en) 2018-05-15
US20170092212A1 (en) 2017-03-30
CN105118418B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN105118417A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105118418A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105185287A (zh) 一种移位寄存器、栅极驱动电路和相关显示装置
CN107039014B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN105047124A (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN105096902A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104269145B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN105469738A (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN106098101B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN105741744A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
US11282470B2 (en) Shift register element, method for driving the same, gate driver circuit, and display device
CN108122529B (zh) 栅极驱动单元及其驱动方法和栅极驱动电路
CN105427825A (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
WO2016155052A1 (zh) Cmos栅极驱动电路
WO2016145691A1 (zh) 栅极驱动电路及显示装置
CN104299590A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN103093825B (zh) 一种移位寄存器及阵列基板栅极驱动装置
CN105047172A (zh) 移位寄存器、栅极驱动电路、显示屏及其驱动方法
CN105632562A (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105632563A (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN103208251A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN104978943A (zh) 一种移位寄存器、显示面板的驱动方法及相关装置
CN105096889A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104766586A (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN103915074B (zh) 一种移位寄存器单元、栅极驱动装置和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant