CN112447141A - 移位寄存器及其驱动方法、栅极驱动电路、显示面板 - Google Patents

移位寄存器及其驱动方法、栅极驱动电路、显示面板 Download PDF

Info

Publication number
CN112447141A
CN112447141A CN201910815443.9A CN201910815443A CN112447141A CN 112447141 A CN112447141 A CN 112447141A CN 201910815443 A CN201910815443 A CN 201910815443A CN 112447141 A CN112447141 A CN 112447141A
Authority
CN
China
Prior art keywords
pull
node
transistor
shift register
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910815443.9A
Other languages
English (en)
Other versions
CN112447141B (zh
Inventor
冯雪欢
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Joint Technology Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910815443.9A priority Critical patent/CN112447141B/zh
Priority to PCT/CN2020/110806 priority patent/WO2021036984A1/zh
Priority to US17/424,483 priority patent/US11645968B2/en
Publication of CN112447141A publication Critical patent/CN112447141A/zh
Application granted granted Critical
Publication of CN112447141B publication Critical patent/CN112447141B/zh
Priority to US18/119,787 priority patent/US11929009B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

本发明提出一种移位寄存器及其驱动方法、栅极驱动电路、显示面板，第一移位寄存单元和第二移位寄存单元，第一移位寄存单元与第二移位寄存单元共用第一下拉电路，其中，第一移位寄存单元还包括第一输出电路，第一输出电路与第一上拉节点、第一输出端和第一时钟端相连，第一输出端通过单向隔离电路连接第一下拉电路；第二移位寄存单元还包括第二输出电路，第二输出电路与第二上拉节点、第二输出端和第二时钟端相连，第二输出端连接第一下拉电路，第二输出电路用于在第一输出端输出第一输出信号时通过第二输出端同时输出第一输出信号，从而，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。

Description

移位寄存器及其驱动方法、栅极驱动电路、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种本发明提出一种移位寄存器及其驱动方法、栅极驱动电路、显示面板。
背景技术
相关技术中的OLED栅极驱动电路通常要用三个子电路组合而成，即检测单元、显示单元和输出两者复合脉冲的连接单元(或门电路或Hiz电路)，但是，其存在的问题在于，电路结构非常复杂，无法满足高分辨率窄边框的要求。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本发明的第一个目的在于提出一种移位寄存器，通过共用下拉电路，简化了电路的结构，节省了空间。
本发明的第二个目的在于提出一种栅极驱动电路。
本发明的第三个目的在于提出一种显示面板。
本发明的第四个目的在于提出一种移位寄存器的驱动方法。
为达上述目的，本发明第一方面实施例提出了一种移位寄存器，包括第一移位寄存单元和第二移位寄存单元，所述第一移位寄存单元与所述第二移位寄存单元共用第一下拉电路，其中，所述第一移位寄存单元还包括第一输出电路，所述第一输出电路与第一上拉节点、第一输出端和第一时钟端相连，所述第一输出端通过单向隔离电路连接所述第一下拉电路，所述第一输出电路用于根据所述第一上拉节点的电位和所述第一时钟端的第一时钟信号控制所述第一输出端输出第一输出信号；所述第二移位寄存单元还包括第二输出电路，所述第二输出电路与第二上拉节点、第二输出端和第二时钟端相连，所述第二输出端连接所述第一下拉电路，所述第二输出电路用于在所述第一输出端输出第一输出信号时通过所述第二输出端同时输出所述第一输出信号，并根据所述第二上拉节点的电位和所述第二时钟端的第二时钟信号控制所述第二输出端保持输出所述第一输出信号。
根据本发明实施例提出的移位寄存器，两个移位寄存单元共用第一下拉电路，从而，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
根据本发明的一个实施例，所述第一移位寄存单元还包括第一控制电路，所述第一控制电路分别与第一上拉节点、第一下拉节点、第一电源和第三电源相连，所述第一控制电路用于将所述第一电源的电位写入所述第一下拉节点，或者在所述第一上拉节点的控制下，将所述第一下拉节点的电位下拉至所述第三电源的电位；所述第二移位寄存单元还包括第二控制电路，所述第二控制电路分别与第二上拉节点、第二下拉节点、第二电源和所述第三电源相连，所述第二控制电路用于将所述第二电源的电位写入所述第二下拉节点，或者在所述第二上拉节点的控制下，将所述第二下拉节点的电位下拉至所述第三电源的电位；其中，所述第一下拉电路的第一控制端与所述第一下拉节点相连，所述第一下拉电路的第二控制端与所述第二下拉节点相连。
根据本发明的一个实施例，所述第一移位寄存单元还包括第三下拉电路，所述第三下拉电路与第一上拉节点、第一下拉节点和第二下拉节点相连，所述第三下拉电路用于在所述第一下拉节点或所述第二下拉节点的控制下，对所述第一上拉节点进行初始化；所述第二移位寄存单元还包括第四下拉电路，所述第四下拉电路与第二上拉节点、所述第一下拉节点和所述第二下拉节点相连，所述第四下拉电路用于在所述第一下拉节点或所述第二下拉节点的控制下，对所述第二上拉节点进行初始化。
根据本发明的一个实施例，所述第一电源与所述第二电源交替工作。
根据本发明的一个实施例，所述第一移位寄存单元还包括级联输出电路和第二下拉电路，所述级联输出电路与第三时钟端、第一上拉节点和级联输出端相连，所述级联输出电路用于根据所述第一上拉节点的电位和所述第三时钟端的第三时钟信号控制所述级联输出端输出级联输出信号，所述第二下拉电路与所述级联输出端相连，所述第二下拉电路的第一控制端与第一下拉节点相连，所述第二下拉电路的第二控制端与第二下拉节点相连，所述第二下拉电路用于在所述第一下拉节点或所述第二下拉节点的控制下，下拉所述级联输出端的电位。
根据本发明的一个实施例，所述第一移位寄存单元还包括第一输入单元和第一复位单元，所述第一输入单元分别与第一上拉节点、第四电源和第一控制端相连，所述第一输入单元用于在所述第一控制端的控制下，将所述第四电源提供的电位写入所述第一上拉节点，所述第一复位单元与所述第一上拉节点、第三电源和第二控制端相连，所述第一复位单元用于在所述第二控制端的控制下，通过所述第三电源对所述第一上拉节点进行复位；所述第二移位寄存单元还包括第二输入单元和第二复位单元，所述第二输入单元分别与所述第二上拉节点、所述第四电源和所述第一控制端相连，所述第二输入单元用于在所述第一控制端的控制下，将所述第四电源提供的电位写入所述第二上拉节点，所述第二复位单元与所述第二上拉节点、所述第三电源和所述第二控制端相连，所述第二复位单元用于在所述第二控制端的控制下，通过所述第三电源对所述第二上拉节点进行复位。
根据本发明的一个实施例，所述第一下拉电路包括第一晶体管和第二晶体管，所述第一晶体管的第一极与所述第二晶体管的第一极相连，并与所述单向隔离电路和所述第二输出端相连，所述第一晶体管的第二极与所述第二晶体管的第二极相连，并与第五电源相连，所述第一晶体管的控制极与所述第一下拉节点相连，所述第二晶体管的控制极与所述第二下拉节点相连。
根据本发明的一个实施例，所述单向隔离电路包括第三晶体管，所述第三晶体管的第一极与控制极相连，并与相应的移位寄存单元的第一输出端相连，所述第三晶体管的第二极与所述第一下拉电路和所述第二输出端相连。
根据本发明的一个实施例，所述第三下拉电路包括第七晶体管和第八晶体管，所述第七晶体管的第一极与所述第八晶体管的第一极相连，并与所述第一上拉节点相连，所述第七晶体管的第二极与所述第八晶体管的第二极相连，并与所述第三电源相连，所述第七晶体管的控制极与所述第一下拉节点相连，所述第八晶体管的控制极与所述第二下拉节点相连；所述第四下拉电路包括第九晶体管和第十晶体管，所述第九晶体管的第一极与所述第十晶体管的第一极相连，并与所述第二上拉节点相连，所述第九晶体管的第二极与所述第十晶体管的第二极相连，并与所述第三电源相连，所述第九晶体管的控制极与所述第一下拉节点相连，所述第十晶体管的控制极与所述第二下拉节点相连。
根据本发明的一个实施例，所述第二下拉电路包括第十一晶体管和第十二晶体管，所述第十一晶体管的第一极与所述第十二晶体管的第一极相连，并与所述级联输出端相连，所述第十一晶体管的第二极与所述第十二晶体管的第二极相连，并与所述第三电源相连，所述第十一晶体管的控制极与所述第一下拉节点相连，所述第十二晶体管的控制极与所述第二下拉节点相连。
为达到上述目的，本发明第二方面提出了一种栅极驱动电路，包括多个如前述实施例所述的移位寄存器。
根据本发明实施例提出的栅极驱动电路，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
为达到上述目的，本发明第三方面提出了一种显示面板，其特征在于，包括如前面实施例所述的栅极驱动电路。
根据本发明实施例提出的显示面板，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
为达到上述目的，本发明第四方面提出了一种移位寄存器的驱动方法，所述移位寄存器包括第一移位寄存单元和第二移位寄存单元，所述第一移位寄存单元与所述第二移位寄存单元共用第一下拉电路，所述方法包括以下步骤：根据第一上拉节点的电位和第一时钟端的第一时钟信号控制所述第一移位寄存单元的第一输出端输出第一输出信号；在所述第一输出端输出第一输出信号时通过所述第二输出端同时输出所述第一输出信号，并根据所述第二上拉节点的电位和所述第二时钟端的第二时钟信号控制所述第二输出端保持输出所述第一输出信号；在第二控制端的控制下对所述第一上拉节点和所述第二上拉节点进行复位，以将所述第一电源的电位写入所述第一下拉节点，并将第二电源的电位写入所述第二下拉节点；在所述第一下拉节点或所述第二下拉节点的控制下，通过所述第一下拉电路同时对所述第一输出端和所述第二输出端进行下拉。
根据本发明实施例提出的移位寄存器的驱动方法，两个移位寄存单元共用第一下拉电路，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1根据本发明实施例的移位寄存器的方框示意图；
图2根据本发明一个实施例的移位寄存器的方框示意图；
图3根据本发明一个实施例的移位寄存器的电路原理图；
图4为图3实施例的时序图；
图5为根据本发明实施例的栅极驱动电路的方框示意图；
图6为根据本发明实施例的显示面板的方框示意图；以及
图7为根据本发明实施例的移位寄存器的驱动方法的流程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参考附图描述本发明实施例的移位寄存器及其驱动方法、栅极驱动电路、显示面板。
图1根据本发明实施例的移位寄存器的方框示意图。如图1所示，移位寄存器包括第一移位寄存单元101A和第二移位寄存单元101B，第一移位寄存单元101A与第二移位寄存单元101B共用第一下拉电路11。
其中，第一移位寄存单元101A还包括第一输出电路12A，第一输出电路12A与第一上拉节点Q1、第一输出端OUT1和第一时钟端CLKEA相连，第一输出端OUT1通过单向隔离电路14连接第一下拉电路11，第一输出电路12A用于根据第一上拉节点Q1的电位和第一时钟端CLKE的第一时钟信号控制第一输出端OUT1输出第一输出信号；第二移位寄存单元101B还包括第二输出电路12B，第二输出电路12B与第二上拉节点Q2、第二输出端OUT2和第二时钟端CLKEB相连，第二输出端OUT2连接第一下拉电路11，第二输出电路12B用于在第一输出端OUT1输出第一输出信号时通过第二输出端OUT2同时输出第一输出信号，并根据第二上拉节点Q2的电位和第二时钟端CLKEB的第二时钟信号控制第二输出端OUT2保持输出第一输出信号。
需要说明的是，单向隔离电路14可以实现单向导通，具体地，两个移位寄存单元与第一下拉电路11之间具有节点M，当第一输出端OUT1的电位高于节点M的电位时，单向隔离电路14导通，而当第一输出端OUT1的电位低于节点M的电位时，单向隔离电路14截止。
还需说明的是，多个移位寄存器100用于构造栅极驱动电路GOA，移位寄存器100中的两个移位寄存单元可分别位于不同级(或行)，即分别对应驱动像素电路中的多行像素。作为一个示例，移位寄存器100中的两个移位寄存单元可分别位于奇数级和偶数级，即分别对应驱动像素电路中的奇数行像素和偶数行像素。
可理解，在本发明实施例中，可以根据第一上拉节点Q1的电位和第一时钟端CLKEA的第一时钟信号控制第一移位寄存单元101A的第一输出端OUT1输出第一输出信号；在第一输出端OUT1输出第一输出信号时通过第二移位寄存单元101B的第二输出端OUT2同时输出第一输出信号，并根据第二上拉节点Q2的电位和第二时钟端CLKEB的第二时钟信号控制第二输出端OUT2保持输出第一输出信号。另外，在两个移位寄存单元输出完成之后，可以控制第一下拉电路11同时对第一输出端OUT1和第二输出端OUT2进行下拉，即通过第一下拉电路11将第一输出端OUT1和第二输出端OUT2同时下拉为低电位。
具体地，当第一上拉节点Q1为高电位且第一时钟端CLKEA提供的第一时钟信号为高电位时，第一移位寄存单元101A的第一输出电路12A导通，且第一时钟端CLKEA提供的高电位使得第一移位寄存单元101A的第一输出端OUT1输出高电位。在第一输出端OUT1输出第一输出信号时，由于第一输出端OUT1与第二输出端OUT2之间未隔离，因此，第二输出端OUT2与第一输出端OUT1同时输出高电位，接下来，当第二上拉节点Q2为高电位且第二时钟端CLKEB提供的第三时钟信号为高电位时，第二移位寄存单元101B的第二输出电路12B导通，且第二时钟端CLKEB提供的高电位使得第二移位寄存单元101B的第二输出端OUT2输出高电位。
由此，本发明实施例的移位寄存器，通过共用第一下拉电路11，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
需要说明的是，本文中的“高电位”和“低电位”分别指的是某一电路节点位置处由电位高度范围代表的两种逻辑状态。举例来说，第一上拉节点Q1处的高电位可以具体指代高于公共端电压的电位，第一上拉节点Q1处的低电位可以具体指代低于公共端电压的电位。可以理解的是，具体的电位高度范围可以在具体应用场景下根据需要进行设置，本发明对此不做限制。
与之对应的，本文中的“上拉”指的是使相应的电路节点处的电位上升至高电位，本文中的“下拉”指的是使相应的电路节点处的电位下降至低电位。可以理解的是，上述“上拉”与“下拉”均可以通过电荷的定向移动实现，因此可以具体藉由具有相应功能的电子元器件或其组合实现，本发明对此不做限制。
进一步地，如图2所示，第一移位寄存单元101A还包括第一控制电路16A，第一控制电路16A分别与第一上拉节点Q1、第一下拉节点QB1、第一电源VDDA和第三电源VGL1相连，第一控制电路16A用于将第一电源VDDA的电位写入第一下拉节点QB1，或者在第一上拉节点Q1的控制下，将第一下拉节点QB1的电位下拉至第三电源VGL1的电位；第二移位寄存单元101B还包括第二控制电路16B，第二控制电路101B分别与第二上拉节点Q2、第二下拉节点QB2、第二电源VDDB和第三电源VGL1相连，第二控制电路16B用于将第二电源VDDB的电位写入第二下拉节点QB2，或者在第二上拉节点Q2的控制下，将第二下拉节点Q2的电位下拉至第三电源VGL1的电位；其中，第一下拉电路11的第一控制端与第一下拉节点QB1相连，第一下拉电路11的第二控制端与第二下拉节点QB2相连。
需要说明的是，第一电源VDDA与第二电源VDDB可以交替工作。即，在同一时刻，第一电源VDDA与第二电源VDDB中有且只有一个进行工作，例如，第一电源VDDA提供高电位时，第二电源VDDB提供低电位，第一电源VDDA提供低电位时，第二电源VDDB提供高电位。另外，第三电源VGL1可以提供低电位。
可理解，以第一电源VDDA提供高电位为例，将第一电源VDDA的电位写入第一下拉节点QB1，当第一上拉节点Q1为高电位时，第一控制电路16A可以通过第三电源VGL1下拉第一下拉节点QB1的电位，即将第一下拉节点QB1的电位下拉至第三电源VGL1的电位(低电位)，当第一上拉节点Q1为低电位时，第一控制电路16A停止下拉第一下拉节点QB1的电位，即第一下拉节点QB1的电位保持为第一电源VDDA的电位(高电位)。此时由于第二电源VDDB提供低电位，因此第二下拉节点QB2的电位始终为低电位。
同理，以第二电源VDDB提供高电位为例，将第二电源VDDB的电位写入第二下拉节点QB2，当第二上拉节点Q2为高电位时，第二控制电路16B可以通过第三电源VGL1下拉第二下拉节点QB2的电位，即将第二下拉节点QB2的电位下拉至第三电源VGL1的电位(低电位)，当第二上拉节点Q2为低电位时，第二控制电路16B停止下拉第二下拉节点QB2的电位，即第二下拉节点QB2的电位保持为第二电源VDDB的电位(高电位)。此时由于第一电源VDDA提供低电位，因此第一下拉节点QB1的电位始终为低电位。
进一步地，如图2所示，第一移位寄存单元101A还包括第三下拉电路17A，第三下拉电路17A与第一上拉节点Q1、第一下拉节点QB1和第二下拉节点QB2相连，第三下拉电路17A用于在第一下拉节点QB1或第二下拉节点QB2的控制下，对第一上拉节点Q1进行初始化；第二移位寄存单元101B还包括第四下拉电路17B，第四下拉电路17B与第二上拉节点Q2、第一下拉节点QB1和第二下拉节点QB2相连，第四下拉电路17B用于在第一下拉节点QB1或第二下拉节点QB2的控制下，对第二上拉节点Q2进行初始化。
可理解，当第一下拉节点QB1或第二下拉节点QB2为高电位时，第一移位寄存单元101A的第三下拉电路17A导通，对第一上拉节点Q1进行初始化，即将第一上拉节点Q1的电位下拉为第三电源VGL1的电位(低电位)。同理，当第一下拉节点QB1或第二下拉节点QB2为高电位时，第二移位寄存单元101B的第四下拉电路17B导通，对第二上拉节点Q2进行初始化，即将第二上拉节点Q2的电位下拉为第三电源VGL1的电位(低电位)。
进一步地，如图2所示，第一移位寄存单元101A还包括级联输出电路18和第二下拉电路19，级联输出电路18与第三时钟端CLKD、第一上拉节点Q1和级联输出端CR相连，级联输出电路18用于根据第一上拉节点Q1的电位和第三时钟端CLKD的第三时钟信号控制级联输出端CR输出级联输出信号，第二下拉电路19与级联输出端CR相连，第二下拉电路19的第一控制端与第一下拉节点QB1相连，第二下拉电路19的第二控制端与第二下拉节点QB2相连，第二下拉电路19用于在第一下拉节点QB1或第二下拉节点QB2的控制下，下拉级联输出端CR的电位。
可理解，当第一上拉节点Q1为高电位且第三时钟端CLKD提供的第三时钟信号为高电位时，第一移位寄存单元101A的级联输出电路18导通，且第三时钟端CLKD提供的高电位使得第一移位寄存单元101A的级联输出端CR输出高电位。另外，当第一下拉节点QB1或第二下拉节点QB2为高电位时，第一移位寄存单元101A的第二下拉电路19导通，对级联输出端CR进行下拉，即将级联输出端CR的电位下拉为第三电源VGL1的电位(低电位)。
进一步地，如图2所示，第一移位寄存单元101A还包括第一输入单元20A和第一复位单元21A，第一输入单元20A分别与第一上拉节点Q1、第四电源VDD和第一控制端STU相连，第一输入单元20A用于在第一控制端STU的控制下，将第四电源VDD提供的电位写入第一上拉节点Q1，第一复位单元21A与第一上拉节点Q1、第三电源VGL1和第二控制端STD相连，第一复位单元21A用于在第二控制端STD的控制下，通过第三电源VGL1对第一上拉节点Q1进行复位；第二移位寄存单元101B还包括第二输入单元20B和第二复位单元21B，第二输入单元20B分别与第二上拉节点Q2、第四电源VDD和第一控制端STU相连，第二输入单元20B用于在第一控制端STU的控制下，将第四电源VDD提供的电位写入第二上拉节点Q2，第二复位单元21B与第二上拉节点Q2、第三电源VGL1和第二控制端STD相连，第二复位单元21B用于在第二控制端STD的控制下，通过第三电源VGL1对第二上拉节点Q2进行复位。
可理解，当第一控制端STU为高电位时，第一移位寄存单元101A的第一输入单元20A导通，将第四电源VDD提供的高电位写入第一上拉节点Q1，并且，第二移位寄存单元101B的第二输入单元20B导通，将第四电源VDD提供的高电位写入第二上拉节点Q2。另外，当第二控制端STD为高电位时，第一移位寄存单元101A的第一复位单元21A导通，通过第三电源VGL1对第一上拉节点Q1进行复位，即将第一上拉节点Q1的电位下拉为第三电源VGL1的电位(低电位)，并且，第二移位寄存单元101B的第二复位单元21B导通，通过第三电源VGL1对第二上拉节点Q2进行复位，即将第二上拉节点Q2的电位下拉为第三电源VGL1的电位(低电位)。
进一步地，如图2所示，第一移位寄存单元101A还包括第一重置电路23A，第一重置电路23A与第一上拉节点Q1、第三电源VGL1和第四控制端TRST相连，第一重置电路23A用于在第四控制端TRST的控制下，通过第三电源VGL1对第一上拉节点Q1进行重置；第二移位寄存单元101B还包括第二重置电路23B，第二重置电路23B与第二上拉节点Q2、第三电源VGL1和第四控制端TRST相连，第二重置电路23B用于在第四控制端TRST的控制下，通过第三电源VGL1对第二上拉节点Q2进行重置。
可理解，当第四控制端TRST为高电位时，第一移位寄存单元101A的第一重置电路23A导通，通过第三电源VGL1对第一上拉节点Q1进行重置，即将第一上拉节点Q1的电位下拉为第三电源VGL1的电位(低电位)，并且，第二移位寄存单元101B的第二重置电路23B导通，通过第三电源VGL1对第二上拉节点Q2进行重置，即将第二上拉节点Q2的电位下拉为第三电源VGL1的电位(低电位)。
下面结合图3和图4对第一移位寄存单元101A和第二移位寄存单元101B的具体电路及工作原理进行描述。其中，在下面的实施例中，晶体管的控制极可为栅极，晶体管的第一极可为集电极，晶体管的第二极可为发射极。晶体管可为N型晶体管或P型晶体管，本申请以N型晶体管为例进行说明。本领域的普通技术人员在阅读了本申请的说明书之后，在知悉本申请的技术构思的情况下，显然可以将本申请应用于P型晶体管的情况。作为一个示例，晶体管可为薄膜晶体管TFT。
根据图3的实施例，第一下拉电路11包括第一晶体管M1和第二晶体管M2，第一晶体管M1的第一极与第二晶体管M2的第一极相连，并与单向隔离电路14和第二输出端OUT2相连，第一晶体管M1的第二极与第二晶体管M2的第二极相连，并与第五电源VGL2相连，第一晶体管M1的控制极与第一下拉节点QB1相连，第二晶体管M2的控制极与第二下拉节点QB2相连。
需要说明的是，第五电源VGL2和第三电源VGL1可以为直流低电位信号，其值可以相同也可以不同，可选的，第五电源VGL2的电位高于第三电源VGL1的电位。其中，第五电源VGL2的电位和第三电源VGL1的电位可以都为负电位。而第三电源VDD为直流高电位信号。
可理解，当第一下拉节点QB1为高电平时，第一晶体管M1导通，由于本申请中的单向隔离电路14能够从与第一输出端OUT1相连的一端向与第一下拉电路11相连的一端单向导通，因此，第一晶体管M1导通可以使得第一输出端OUT1通过单向隔离电路14下拉，同时使得第二输出端OUT2下拉，将第一输出端OUT1和第二输出端OUT2的电位下拉为第三电源VGL1提供的低电位。
由此，本发明实施例的移位寄存器，通过共用第一下拉电路，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
根据本发明的一个实施例，如图3所示，单向隔离电路14包括第三晶体管M3，第三晶体管M3的第一极与控制极相连，并与相应的移位寄存单元101的第一输出端OUT1相连，第三晶体管M3的第二极与第一下拉电路11和第二输出端OUT2相连。
可理解，第三晶体管M3的第一极与控制极相连，从而将第三晶体管M3连接成二极管形式，第三晶体管M3的第二极连接公共节点M，公共节点M与第一下拉电路11和第二输出端OUT2相连。具体地，当第二输出端OUT2为高电平时，由于单向隔离电路14反向截止，第一输出端OUT1的输出信号不会受第二输出端OUT2的影响，但是，当第一输出端OUT1为高电平时，由于单向隔离电路14单向导通，第二输出端OUT2的输出信号受第一输出端OUT1的影响。
根据本发明的一个实施例，如图3所示，第三下拉电路17A包括第七晶体管Q7和第八晶体管Q8，第七晶体管Q7的第一极与第八晶体管Q8的第一极相连，并与第一上拉节点Q1相连，第七晶体管Q7的第二极与第八晶体管Q8的第二极相连，并与第三电源VGL1相连，第七晶体管Q7的控制极与第一下拉节点QB1相连，第八晶体管Q8的控制极与第二下拉节点QB2相连；第四下拉电路17B包括第九晶体管Q9和第十晶体管Q10，第九晶体管Q9的第一极与第十晶体管Q10的第一极相连，并与第二上拉节点Q2相连，第九晶体管Q9的第二极与第十晶体管Q10的第二极相连，并与第三电源VGL1相连，第九晶体管Q9的控制极与第一下拉节点QB1相连，第十晶体管Q10的控制极与第二下拉节点QB2相连。
可理解，当第一下拉节点QB1为高电位时，第七晶体管Q7导通，第一上拉节点Q1的电位可以通过第七晶体管Q7下拉为第三电源VGL1提供的低电位，并且，第九晶体管Q9导通，第二上拉节点Q2的电位可以通过第九晶体管Q9下拉为第三电源VGL1提供的低电位。而当第二下拉节点QB2为高电位时，第八晶体管Q8导通，第一上拉节点Q1的电位可以通过第八晶体管Q8下拉为第三电源VGL1提供的低电位，并且，第十晶体管Q10导通，第二上拉节点Q2的电位可以通过第十晶体管Q10下拉为第三电源VGL1提供的低电位。
根据图3的实施例，第二下拉电路19包括第十一晶体管M11和第十二晶体管M12，第十一晶体管M11的第一极与第十二晶体管M12的第一极相连，并与级联输出端CR相连，第十一晶体管M11的第二极与第十二晶体管M12的第二极相连，并与第三电源VGL1相连，第十一晶体管M11的控制极与第一下拉节点QB1相连，第十二晶体管M12的控制极与第二下拉节点QB2相连。
可理解，当第一下拉节点QB1为高电位时，第十一晶体管M11导通，级联输出端CR的电位可以通过第十一晶体管M11下拉为第三电源VGL1提供的低电位。而当第二下拉节点QB2为高电位时，第十二晶体管M12导通，级联输出端CR的电位可以通过第十二晶体管M12下拉为第三电源VGL1提供的低电位。
根据图3的实施例，第一移位寄存单元101A的第一输出电路12A包括第四晶体管Q4和第一电容C1，第四晶体管Q4的第一极与第一时钟端CLKEA相连，第四晶体管Q4的第二极与第一移位寄存单元101A的第一输出端OUT1相连，第四晶体管Q4的控制极与第一上拉节点Q1相连；第一电容C1的一端与第四晶体管Q4的控制极相连，第一电容C1的另一端与第四晶体管Q4的第二极相连。第二移位寄存单元101B的第二输出电路12B包括第五晶体管Q5和第二电容C2，第五晶体管Q5的第一极与第二时钟端CLKEB相连，第五晶体管Q5的第二极与第二移位寄存单元101B的第二输出端OUT2相连，第五晶体管Q5的控制极与第二上拉节点Q2相连；第二电容C2的一端与第五晶体管Q5的控制极相连，第二电容C2的另一端与第五晶体管Q5的第二极相连。
可理解，当第一上拉节点Q1为高电位时，第四晶体管Q4的栅极为高电位，如果第一时钟端CLKEA提供高电位，则第一移位寄存单元101A的第一输出端OUT1输出高电位。同理，当第二上拉节点Q2为高电位时，第五晶体管Q5的栅极为高电位，如果第二时钟端CLKEB提供高电位，则第二移位寄存单元101B的第二输出端OUT2输出高电位。
根据图3的实施例，第一移位寄存单元101A的第一控制电路16A包括第十五晶体管M15和第十六晶体管M16。其中，第十五晶体管M15的第一极与控制极相连，并与第一电源VDDA相连，第十五晶体管M15的第二极与第一上拉节点Q1相连，第十六晶体管M16的第一极与第一上拉节点Q1相连，第十六晶体管M16的第二极与第三电源VGL1相连，第十六晶体管M16的控制极与第一下拉节点QB1相连。第二移位寄存单元101B的第二控制电路16B包括第十七晶体管M17和第十八晶体管M18。其中，第十七晶体管M17的第一极与控制极相连，并与第二电源VDDB相连，第十七晶体管M17的第二极与第二上拉节点Q2相连，第十八晶体管M18的第一极与第二上拉节点Q2相连，第十八晶体管M18的第二极与第三电源VGL1相连，第十八晶体管M18的控制极与第二下拉节点QB2相连。
可理解，当第二电源VDDB进行工作时，第二电源VDDB提供高电位，第一电源VDDA提供低电位，此时，第十五晶体管M15关闭，第十七晶体管M17导通，此时如果第二上拉节点Q2为高电位，则第十八晶体管M18导通，将第二下拉节点QB2的电位下拉至第三电源VGL1的低电位，如果第二上拉节点Q2为低电位，第二控制电路16B停止下拉第二下拉节点QB2的电位，即第二下拉节点QB2的电位保持为第二电源VDDB的高电位。
具体地，根据图3的实施例，级联输出电路18包括第六晶体管M6，其中，第六晶体管M6的第一极与第三时钟端CLKD相连，第六晶体管M6的第二极与级联输出端CR相连，第六晶体管M6的控制极与第一上拉节点Q1相连。
可理解，当第一上拉节点Q1为高电位时，第六晶体管M6的栅极为高电位，进而第三时钟端CLKD提供的高电位时，可以使得第一移位寄存单元101A的级联输出端CR输出高电位。
具体地，根据图3的实施例，第一移位寄存单元101A的第一输入单元20A包括第二十一晶体管M21，第二十一晶体管M21的第一极与第四电源VDD相连，第二十一晶体管M21的第二极与第一上拉节点Q1相连，第二十一晶体管M21的控制极与第一控制端STU相连。第一移位寄存单元101A的第一复位单元21A包括第十九晶体管M19，第十九晶体管M19的第一极与第一上拉节点Q1相连，第十九晶体管M19的第二极与第三电源VGL1相连，第十九晶体管M19的控制极与第二控制端STD相连。
第二移位寄存单元101B的第二输入单元20B包括第二十二晶体管M22，第二十二晶体管M22的第一极与第四电源VDD相连，第二十二晶体管M22的第二极与第二上拉节点Q2相连，第二十二晶体管M22的控制极与第一控制端STU相连。第二移位寄存单元101B的第二复位单元21B包括第二十晶体管M20，第二十晶体管M20的第一极与第二上拉节点Q2相连，第二十晶体管M20的第二极与第三电源VGL1相连，第二十晶体管M20的控制极与第二控制端STD相连。
可理解，当第一控制端STU为高电位时，第二十一晶体管M21和第二十二晶体管M22导通，第四电源VDD提供的高电位写入第一上拉节点Q1，且第四电源VDD提供的高电位写入第二上拉节点Q2。另外，当第二控制端STD为高电位时，第十九晶体管M19和第二十晶体管M20导通，第一上拉节点Q1和第二上拉节点Q2的电位下拉为第三电源VGL1的低电位。
需要说明的是，以第一移位寄存单元的级数为准，第一控制端STU可以为第一移位寄存单元的前两级移位寄存单元的级联输出端，也就是说，假设第一移位寄存单元的级数为第N级，那么第一控制端STU可以为第(N-2)级移位寄存单元的级联输出端。以第一移位寄存单元的级数为准，第二控制端STD可以为第一移位寄存单元的后四级移位寄存单元的级联输出端，也就是说，假设第一移位寄存单元的级数为第N级，那么第二控制端STD可以为第(N+4)级移位寄存单元的级联输出端。
具体地，根据图3的实施例，第一移位寄存单元101A的第一重置电路23A包括第十三晶体管M13，第十三晶体管M13的第一极与第一上拉节点Q1相连第十三晶体管M13的第二极与第三电源VGL1相连，第十三晶体管M13的控制极与第四控制端TRST相连。第二移位寄存单元101B的第二重置电路23B包括第十四晶体管M14，第十四晶体管M14的第一极与第二上拉节点Q2相连，第十四晶体管M14的第二极与第三电源VGL1相连，第十四晶体管M14的控制极与第四控制端TRST相连。
可理解，当第四控制端TRST为高电位时，第十三晶体管M13和第十四晶体管M14导通，通过第三电源VGL1对第一上拉节点Q1和第二上拉节点Q2进行重置，即将第一上拉节点Q1和第二上拉节点Q2的电位下拉为第三电源VGL1的低电位。
接下来，结合图3和图4，说明本发明实施例的移位寄存器的工作过程：
需要说明的是，第三时钟端CLKD的第三时钟信号、第一时钟端CLKEA的第一时钟信号、第二时钟端CLKEB的第二时钟信号和第四控制端TRST的第四控制信号均为外部控制电路产生的时钟信号。VDDA和VDDB为低频时钟信号(也可以用直流信号代替)。其中，前面提供的时钟信号之前的脉宽关系可调。
首先，对整个栅极驱动电路中全部移位寄存器的第一上拉节点Q1和第二上拉节点Q2进行重置，具体地，第四控制端TRST为高电位，第二十一晶体管M21和第二十二晶体管M22导通，通过第三电源VGL1将第一上拉节点Q1和第二上拉节点Q2的电位下拉为第三电源VGL1提供的低电位。
针对于第5级移位寄存单元和第6级移位寄存单元，具体的工作过程如下：
初始时，VDDA和VDDB始终保持一个为高电位且另一个为低电位，例如，VDDB保持为高电位且VDDA保持为低电位。此时，第十七晶体管M17和第十晶体管M10导通，使得第二下拉节点QB2为高电位，第一上拉节点Q1和第二上拉节点Q2为低电位。
T1：第一移位寄存单元的前两级移位寄存单元的级联输出端CR<N-2>为高电位，即图4中CR<3>为高电位，进而第一控制端STU为高电位，第一移位寄存单元的后四级移位寄存单元的级联输出端CR<N+4>为低电位，即图4中CR<9>为低电位，进而第二控制端STD为低电位，第四控制端TRST、第三时钟端CLKD、第一时钟端CLKEA、第二时钟端CLKEB(均为低电位，VDDA和VDDB始终保持一个为高电位且另一个为低电位。
CR<3>为高电位(即第一控制端STU为高电位)，使得第二十一晶体管M21和第二十二晶体管M22导通，第一上拉节点Q1(即Q<5>)和第二上拉节点Q2(即Q<6>)写入高电压并保持为高电位，进而第四晶体管M4、第五晶体管M5和第六晶体管M6的栅极被置高电位。第一上拉节点Q1和第二上拉节点Q2为高电位，将第十六晶体管M16和第十八晶体管M18导通，进而把第一下拉节点QB1和第二下拉节点QB2下拉为低电位。第三时钟端CLKD、第一时钟端CLKEA和第二时钟端CLKEB为低电位，使得级联输出端CR(即CR<5>)、第一输出端的OUT1(即OUT<5>)和OUT2(即OUT<6>)都为低电位。
T2：第三时钟端CLKD和第一时钟端CLKEA均为高电位，第一移位寄存单元的前两级移位寄存单元的级联输出端CR<N-2>为低电位，即图4中CR<3>为低电位，进而第一控制端STU为低电位，第一移位寄存单元的后四级移位寄存单元的级联输出端CR<N+4>为低电位，即图4中CR<9>为低电位，进而第二控制端STD为低电位，第四控制端TRST为低电位，VDDA和VDDB始终保持一个为高电位且另一个为低电位。
第一上拉节点Q1因为第一电容C1的存在而保持为高电位，第四晶体管M4和第六晶体管M6导通，第五时钟端CLKD和第一时钟端CLKEA为高电位，使得第二上拉节点Q2点进行自举进一步提高电位，级联输出端CR<5>和第一输出端的OUT<5>输出高电位。此时，第三晶体管M3导通，使得第二输出端OUT<6>变为高电位。
接着，第二时钟端CLKEB即CLKE_2变为高电平，使得第二输出端OUT<6>变为高电位。
T3：在阶段T2的基础上，第三时钟端CLKD和第一时钟端CLKEA变为低电位，第二时钟端CLKEB保持为高电位。
第二上拉节点Q2因为第二电容2的存在而保持为高电位，第五晶体管M5导通，第二时钟端CLKEB为高电位，使得第二输出端OUT<6>被第二时钟端CLKEB的高电位拉住并保持高电位。
此时，第一上拉节点Q1因为第一电容C1的存在仍保持高电位，第三时钟端CLKD和第一时钟端CLKEA为低电位，使得级联输出端CR<5>和第一输出端的OUT1<5>输出低电位。
T4：在阶段T3的基础上，第二时钟端CLKEB变为低电位。
此时，第二上拉节点Q2因为第二电容C2的存在仍保持高电位，第二时钟端CLKEB为低电位，使得第二输出端OUT<6>输出低电位。
T5：在阶段T4的基础上，CR<N+4>(CR<9>)为高电位，即第二控制端STD为高电位，
此时，CR<9>为高电位，使得第十九晶体管M19和第二十晶体管M20导通，第一上拉节点Q1和第二上拉节点Q2点被拉低，复位完成。另外，第一上拉节点Q1和第二上拉节点Q2点被拉低，使得第十六晶体管M16和第十八晶体管M18关闭，第二下拉节点QB2变为高电位，进而使得第二晶体管M2、第八晶体管M8、第十晶体管M10和第十二晶体管M12导通，第一上拉节点Q1、第二上拉节点Q2、级联输出端CR<5>、第一输出端的OUT1<5>和第二输出端OUT<6>被第三电源VGL1的低电位拉住并保持低电位。
如此依次移位完成所有行的显示。
由此，在图3实施例中，通过共用结构后两行可以节省两个下拉管，因为下拉管的尺寸比较大，也就节省了较大的空间。
综上，根据本发明实施例提出的移位寄存器，两个移位寄存单元共用第一下拉电路，从而，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
基于上述实施例的移位寄存器，本发明还提出了一种栅极驱动电路。
图5为根据本发明实施例的栅极驱动电路的方框示意图。如图5所示，栅极驱动电路200包括多个如前述实施例的移位寄存器100。
具体地，每个移位寄存器100包括第一移位寄存单元和第二移位寄存单元，第一移位寄存单元位于奇数级，第二移位寄存单元位于偶数级。
根据本发明实施例提出的栅极驱动电路，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
基于上述实施例的栅极驱动电路，本发明还提出了一种显示面板。
图6为根据本发明实施例的显示面板的方框示意图。如图6所示，本发明实施例的显示面板300包括如前面实施例的栅极驱动电路200。
根据本发明实施例提出的显示面板，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
与前述实施例的移位寄存器相对应的，本发明还提出了一种移位寄存器的驱动方法。
图6为根据本发明实施例的移位寄存器的驱动方法的流程示意图。移位寄存器包括第一移位寄存单元和第二移位寄存单元，第一移位寄存单元与第二移位寄存单元共用第一下拉电路。如图7所示，移位寄存器的驱动方法包括以下步骤：
S1：根据第一上拉节点的电位和第一时钟端的第一时钟信号控制第一移位寄存单元的第一输出端输出第一输出信号。
S2：在第一输出端输出第一输出信号时通过第二输出端同时输出第一输出信号，并根据第二上拉节点的电位和第二时钟端的第二时钟信号控制第二输出端保持输出第一输出信号。
S3：在第二控制端的控制下对第一上拉节点和第二上拉节点进行复位，以将第一电源的电位写入第一下拉节点，并将第二电源的电位写入第二下拉节点。
S4：在第一下拉节点或第二下拉节点的控制下，通过第一下拉电路同时对第一输出端和第二输出端进行下拉。
需要说明的是，前述对移位寄存器实施例的解释说明也适用于该实施例的移位寄存器的驱动方法，此处不再赘述。
根据本发明实施例提出的移位寄存器的驱动方法，两个移位寄存单元共用第一下拉电路，能够简化电路的结构，节省占用的空间，可以满足高分辨率窄边框的要求。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (13)

1.一种移位寄存器，其特征在于，包括第一移位寄存单元和第二移位寄存单元，所述第一移位寄存单元与所述第二移位寄存单元共用第一下拉电路，其中，
所述第一移位寄存单元还包括第一输出电路，所述第一输出电路与第一上拉节点、第一输出端和第一时钟端相连，所述第一输出端通过单向隔离电路连接所述第一下拉电路，所述第一输出电路用于根据所述第一上拉节点的电位和所述第一时钟端的第一时钟信号控制所述第一输出端输出第一输出信号；
所述第二移位寄存单元还包括第二输出电路，所述第二输出电路与第二上拉节点、第二输出端和第二时钟端相连，所述第二输出端连接所述第一下拉电路，所述第二输出电路用于在所述第一输出端输出第一输出信号时通过所述第二输出端同时输出所述第一输出信号，并根据所述第二上拉节点的电位和所述第二时钟端的第二时钟信号控制所述第二输出端保持输出所述第一输出信号。
2.根据权利要求1所述的移位寄存器，其特征在于，
所述第一移位寄存单元还包括第一控制电路，所述第一控制电路分别与第一上拉节点、第一下拉节点、第一电源和第三电源相连，所述第一控制电路用于将所述第一电源的电位写入所述第一下拉节点，或者在所述第一上拉节点的控制下，将所述第一下拉节点的电位下拉至所述第三电源的电位；
所述第二移位寄存单元还包括第二控制电路，所述第二控制电路分别与第二上拉节点、第二下拉节点、第二电源和所述第三电源相连，所述第二控制电路用于将所述第二电源的电位写入所述第二下拉节点，或者在所述第二上拉节点的控制下，将所述第二下拉节点的电位下拉至所述第三电源的电位；
其中，所述第一下拉电路的第一控制端与所述第一下拉节点相连，所述第一下拉电路的第二控制端与所述第二下拉节点相连。
3.根据权利要求2所述的移位寄存器，其特征在于，
所述第一移位寄存单元还包括第三下拉电路，所述第三下拉电路与第一上拉节点、第一下拉节点和第二下拉节点相连，所述第三下拉电路用于在所述第一下拉节点或所述第二下拉节点的控制下，对所述第一上拉节点进行初始化；
所述第二移位寄存单元还包括第四下拉电路，所述第四下拉电路与第二上拉节点、所述第一下拉节点和所述第二下拉节点相连，所述第四下拉电路用于在所述第一下拉节点或所述第二下拉节点的控制下，对所述第二上拉节点进行初始化。
4.根据权利要求2或3所述的移位寄存器，其特征在于，其中，所述第一电源与所述第二电源交替工作。
5.根据权利要求2所述的移位寄存器，其特征在于，所述第一移位寄存单元还包括级联输出电路和第二下拉电路，所述级联输出电路与第三时钟端、第一上拉节点和级联输出端相连，所述级联输出电路用于根据所述第一上拉节点的电位和所述第三时钟端的第三时钟信号控制所述级联输出端输出级联输出信号，所述第二下拉电路与所述级联输出端相连，所述第二下拉电路的第一控制端与第一下拉节点相连，所述第二下拉电路的第二控制端与第二下拉节点相连，所述第二下拉电路用于在所述第一下拉节点或所述第二下拉节点的控制下，下拉所述级联输出端的电位。
6.根据权利要求2所述的移位寄存器，其特征在于，
所述第一移位寄存单元还包括第一输入单元和第一复位单元，所述第一输入单元分别与第一上拉节点、第四电源和第一控制端相连，所述第一输入单元用于在所述第一控制端的控制下，将所述第四电源提供的电位写入所述第一上拉节点，所述第一复位单元与所述第一上拉节点、第三电源和第二控制端相连，所述第一复位单元用于在所述第二控制端的控制下，通过所述第三电源对所述第一上拉节点进行复位；
所述第二移位寄存单元还包括第二输入单元和第二复位单元，所述第二输入单元分别与所述第二上拉节点、所述第四电源和所述第一控制端相连，所述第二输入单元用于在所述第一控制端的控制下，将所述第四电源提供的电位写入所述第二上拉节点，所述第二复位单元与所述第二上拉节点、所述第三电源和所述第二控制端相连，所述第二复位单元用于在所述第二控制端的控制下，通过所述第三电源对所述第二上拉节点进行复位。
7.根据权利要求3所述的移位寄存器，其特征在于，所述第一下拉电路包括第一晶体管和第二晶体管，所述第一晶体管的第一极与所述第二晶体管的第一极相连，并与所述单向隔离电路和所述第二输出端相连，所述第一晶体管的第二极与所述第二晶体管的第二极相连，并与第五电源相连，所述第一晶体管的控制极与所述第一下拉节点相连，所述第二晶体管的控制极与所述第二下拉节点相连。
8.根据权利要求1所述的移位寄存器，其特征在于，
所述单向隔离电路包括第三晶体管，所述第三晶体管的第一极与控制极相连，并与相应的移位寄存单元的第一输出端相连，所述第三晶体管的第二极与所述第一下拉电路和所述第二输出端相连。
9.根据权利要求3所述的移位寄存器，其特征在于，
所述第三下拉电路包括第七晶体管和第八晶体管，所述第七晶体管的第一极与所述第八晶体管的第一极相连，并与所述第一上拉节点相连，所述第七晶体管的第二极与所述第八晶体管的第二极相连，并与所述第三电源相连，所述第七晶体管的控制极与所述第一下拉节点相连，所述第八晶体管的控制极与所述第二下拉节点相连；
所述第四下拉电路包括第九晶体管和第十晶体管，所述第九晶体管的第一极与所述第十晶体管的第一极相连，并与所述第二上拉节点相连，所述第九晶体管的第二极与所述第十晶体管的第二极相连，并与所述第三电源相连，所述第九晶体管的控制极与所述第一下拉节点相连，所述第十晶体管的控制极与所述第二下拉节点相连。
10.根据权利要求5所述的移位寄存器，其特征在于，所述第二下拉电路包括第十一晶体管和第十二晶体管，所述第十一晶体管的第一极与所述第十二晶体管的第一极相连，并与所述级联输出端相连，所述第十一晶体管的第二极与所述第十二晶体管的第二极相连，并与所述第三电源相连，所述第十一晶体管的控制极与所述第一下拉节点相连，所述第十二晶体管的控制极与所述第二下拉节点相连。
11.一种栅极驱动电路，其特征在于，包括多个如权利要求1-10中任一项所述的移位寄存器。
12.一种显示面板，其特征在于，包括如权利要求11所述的栅极驱动电路。
13.一种移位寄存器的驱动方法，其特征在于，所述移位寄存器包括第一移位寄存单元和第二移位寄存单元，所述第一移位寄存单元与所述第二移位寄存单元共用第一下拉电路，所述方法包括以下步骤：
根据第一上拉节点的电位和第一时钟端的第一时钟信号控制所述第一移位寄存单元的第一输出端输出第一输出信号；
在所述第一输出端输出第一输出信号时通过所述第二移位寄存单元的第二输出端同时输出所述第一输出信号，并根据第二上拉节点的电位和第二时钟端的第二时钟信号控制所述第二输出端保持输出所述第一输出信号；
在第二控制端的控制下对所述第一上拉节点和所述第二上拉节点进行复位，以将第一电源的电位写入所述第一下拉节点，并将第二电源的电位写入所述第二下拉节点；
在所述第一下拉节点或所述第二下拉节点的控制下，通过所述第一下拉电路同时对所述第一输出端和所述第二输出端进行下拉。
CN201910815443.9A 2019-08-30 2019-08-30 移位寄存器及其驱动方法、栅极驱动电路、显示面板 Active CN112447141B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910815443.9A CN112447141B (zh) 2019-08-30 2019-08-30 移位寄存器及其驱动方法、栅极驱动电路、显示面板
PCT/CN2020/110806 WO2021036984A1 (zh) 2019-08-30 2020-08-24 移位寄存器及其驱动方法、栅极驱动电路、显示面板
US17/424,483 US11645968B2 (en) 2019-08-30 2020-08-24 Shift register and driving method therefor, gate driving circuit, and display panel
US18/119,787 US11929009B2 (en) 2019-08-30 2023-03-09 Shift register and driving method therefor, gate driving circuit, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910815443.9A CN112447141B (zh) 2019-08-30 2019-08-30 移位寄存器及其驱动方法、栅极驱动电路、显示面板

Publications (2)

Publication Number Publication Date
CN112447141A true CN112447141A (zh) 2021-03-05
CN112447141B CN112447141B (zh) 2022-04-08

Family

ID=74684119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910815443.9A Active CN112447141B (zh) 2019-08-30 2019-08-30 移位寄存器及其驱动方法、栅极驱动电路、显示面板

Country Status (3)

Country Link
US (2) US11645968B2 (zh)
CN (1) CN112447141B (zh)
WO (1) WO2021036984A1 (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767070A (zh) * 2005-09-07 2006-05-03 友达光电股份有限公司 移位寄存器电路
US20110007863A1 (en) * 2008-12-15 2011-01-13 Au Optronics Corporation Shift register
US20110069806A1 (en) * 2009-09-23 2011-03-24 Au Optronics Pull-down control circuit and shift register of using same
CN102682689A (zh) * 2012-04-13 2012-09-19 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
US20140061612A1 (en) * 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104299583A (zh) * 2014-09-26 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104700789A (zh) * 2013-12-09 2015-06-10 北京大学深圳研究生院 移位寄存器、栅极驱动电路单元、栅极驱动电路及显示器
CN105118418A (zh) * 2015-09-25 2015-12-02 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105931595A (zh) * 2016-07-13 2016-09-07 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106297698A (zh) * 2016-08-30 2017-01-04 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示面板
CN107452350A (zh) * 2017-08-17 2017-12-08 京东方科技集团股份有限公司 栅极驱动装置和显示面板
US20180151241A1 (en) * 2016-02-02 2018-05-31 Boe Technology Group Co., Ltd. Shift register unit, shift register, gate driving circuit and display device
CN109064986A (zh) * 2018-08-29 2018-12-21 京东方科技集团股份有限公司 一种显示面板及其制作方法、驱动方法、显示装置
CN109935209A (zh) * 2018-07-18 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143004B1 (ko) * 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
WO2011065045A1 (ja) * 2009-11-30 2011-06-03 シャープ株式会社 走査信号線駆動回路およびこれを備えた表示装置
KR101752360B1 (ko) * 2010-10-28 2017-07-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
TWI437823B (zh) * 2010-12-16 2014-05-11 Au Optronics Corp 移位暫存器電路
US8515001B2 (en) * 2010-12-24 2013-08-20 Lg Display Co., Ltd. Shift register
KR101791577B1 (ko) * 2011-01-17 2017-10-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN102651207B (zh) * 2011-02-22 2014-09-24 乐金显示有限公司 栅极驱动电路
KR101768485B1 (ko) * 2011-04-21 2017-08-31 엘지디스플레이 주식회사 쉬프트 레지스터
KR101920752B1 (ko) * 2011-07-05 2018-11-23 엘지디스플레이 주식회사 게이트 구동회로
KR101863332B1 (ko) * 2011-08-08 2018-06-01 삼성디스플레이 주식회사 주사 구동부, 이를 포함하는 표시 장치 및 그 구동 방법
KR101960846B1 (ko) * 2011-12-13 2019-07-16 엘지디스플레이 주식회사 게이트 쉬프트 레지스터
KR102102902B1 (ko) * 2013-05-30 2020-04-21 엘지디스플레이 주식회사 쉬프트 레지스터
CN103426414B (zh) * 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103500551B (zh) * 2013-10-23 2015-12-30 合肥京东方光电科技有限公司 移位寄存器单元、goa电路、阵列基板以及显示装置
JP5752216B2 (ja) 2013-11-29 2015-07-22 株式会社ジャパンディスプレイ 表示装置
CN103927960B (zh) * 2013-12-30 2016-04-20 上海中航光电子有限公司 一种栅极驱动装置和显示装置
CN104078015B (zh) * 2014-06-18 2016-04-06 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示装置及驱动方法
US9934749B2 (en) 2014-07-18 2018-04-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Complementary gate driver on array circuit employed for panel display
CN104240766A (zh) * 2014-09-26 2014-12-24 合肥京东方光电科技有限公司 移位寄存器单元及栅极驱动装置
CN104361869A (zh) * 2014-10-31 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、驱动方法及显示装置
KR102238640B1 (ko) * 2014-11-10 2021-04-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN104318903B (zh) * 2014-11-19 2018-05-18 京东方科技集团股份有限公司 驱动电源、像素单元驱动电路和有机发光显示器
CN104505046B (zh) * 2014-12-29 2017-04-19 上海天马微电子有限公司 一种栅极驱动电路、阵列基板、显示面板和显示装置
US9477345B2 (en) * 2015-01-30 2016-10-25 Lg Display Co., Ltd. Display device, and device and method for driving the same
CN104700769B (zh) * 2015-04-09 2017-03-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN104700814B (zh) * 2015-04-09 2017-03-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN104900211B (zh) * 2015-06-30 2017-04-05 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104934011B (zh) * 2015-07-20 2018-03-23 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN105047174B (zh) * 2015-09-16 2017-10-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN106653089B (zh) * 2015-10-22 2020-06-09 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN105679248B (zh) * 2016-01-04 2017-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105679262B (zh) * 2016-01-12 2017-08-29 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105427830A (zh) * 2016-01-12 2016-03-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105702295B (zh) * 2016-01-15 2019-06-14 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN105528985B (zh) * 2016-02-03 2019-08-30 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和显示装置
CN106297636B (zh) 2016-09-12 2018-05-11 武汉华星光电技术有限公司 平面显示装置及其扫描驱动电路
CN108319385B (zh) * 2016-12-23 2021-06-25 鸿富锦精密工业（深圳）有限公司 移位寄存器及具有移位寄存器的触控显示装置
CN106531051B (zh) * 2017-01-03 2019-05-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106652964B (zh) * 2017-03-10 2019-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2018188020A1 (en) * 2017-04-13 2018-10-18 Boe Technology Group Co., Ltd. Shift register circuit and driving method thereof, gate driver on array circuit, and touch sensing display panel
KR102381885B1 (ko) * 2017-11-22 2022-03-31 엘지디스플레이 주식회사 디스플레이 장치
CN107799088B (zh) 2017-11-24 2020-09-04 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR102471321B1 (ko) * 2018-01-04 2022-11-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN108364618B (zh) * 2018-03-14 2021-01-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109935269B (zh) 2018-05-31 2023-05-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
KR20190140121A (ko) * 2018-06-08 2019-12-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN108831392A (zh) * 2018-06-25 2018-11-16 武汉天马微电子有限公司 显示面板和显示装置
CN111223459B (zh) * 2018-11-27 2022-03-08 元太科技工业股份有限公司 移位寄存器以及栅极驱动电路
CN109935204B (zh) * 2019-01-18 2022-06-03 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767070A (zh) * 2005-09-07 2006-05-03 友达光电股份有限公司 移位寄存器电路
US20110007863A1 (en) * 2008-12-15 2011-01-13 Au Optronics Corporation Shift register
CN103208311A (zh) * 2008-12-15 2013-07-17 友达光电股份有限公司 移位寄存器
US20110069806A1 (en) * 2009-09-23 2011-03-24 Au Optronics Pull-down control circuit and shift register of using same
CN102682689A (zh) * 2012-04-13 2012-09-19 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
US20140061612A1 (en) * 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104700789A (zh) * 2013-12-09 2015-06-10 北京大学深圳研究生院 移位寄存器、栅极驱动电路单元、栅极驱动电路及显示器
CN104299583A (zh) * 2014-09-26 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN105118418A (zh) * 2015-09-25 2015-12-02 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US20180151241A1 (en) * 2016-02-02 2018-05-31 Boe Technology Group Co., Ltd. Shift register unit, shift register, gate driving circuit and display device
CN105931595A (zh) * 2016-07-13 2016-09-07 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106297698A (zh) * 2016-08-30 2017-01-04 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示面板
CN107452350A (zh) * 2017-08-17 2017-12-08 京东方科技集团股份有限公司 栅极驱动装置和显示面板
CN109935209A (zh) * 2018-07-18 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109064986A (zh) * 2018-08-29 2018-12-21 京东方科技集团股份有限公司 一种显示面板及其制作方法、驱动方法、显示装置

Also Published As

Publication number Publication date
US20230103281A9 (en) 2023-03-30
CN112447141B (zh) 2022-04-08
WO2021036984A1 (zh) 2021-03-04
US11929009B2 (en) 2024-03-12
US11645968B2 (en) 2023-05-09
US20230215331A1 (en) 2023-07-06
US20220084457A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
EP3832635B1 (en) Shift register, gate driving circuit, display device, and gate driving method
US10095058B2 (en) Shift register and driving method thereof, gate driving device
CN110517637B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示面板
CN108735162B (zh) 显示装置、栅极驱动电路、移位寄存器及其控制方法
TWI514365B (zh) 閘極驅動電路及移位暫存器
TWI625710B (zh) 閘極驅動電路與採用其之顯示裝置
JP6868504B2 (ja) 双方向シフトレジスタ及び双方向シフトレジスタを備える表示駆動システム
JP5127986B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
US10593279B2 (en) Display device, gate driving circuit and gate driving unit
US20190013083A1 (en) Shift register unit and gate scanning circuit
CN106297624B (zh) 移位寄存器和显示装置
US11100834B2 (en) Gate driving sub-circuit, driving method and gate driving circuit
TWI571842B (zh) 閘極掃描器驅動電路及其移位暫存器
CN105047119A (zh) 移位寄存器及使用该移位寄存器的显示装置
CN110428772B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示面板
CN110582805A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US10490156B2 (en) Shift register, gate driving circuit and display panel
JP2009015286A (ja) 画像表示装置及び駆動回路
WO2018145448A1 (en) Shift register and driving method thereof
TWI552137B (zh) 閘極驅動電路及其移位暫存器
CN109817144B (zh) 栅极驱动电路和显示装置
CN108877659B (zh) 栅极驱动电路、显示装置及其驱动方法
CN112447133B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示面板
CN111210789B (zh) 移位寄存器及驱动方法、栅极驱动电路、显示面板
WO2013002229A1 (ja) シフトレジスタ、走査信号線駆動回路、表示パネル、及び表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant