CN105632563A - 一种移位寄存器、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器、栅极驱动电路及显示装置，包括：输入模块、第一复位模块、节点控制模块、第一输出模块、第二输出模块以及削角控制模块；其中，通过设置削角控制模块，并且通过上述六个模块的相互配合，可以使输出的扫描信号的电位逐渐发生改变，以形成具有削角波形的扫描信号，当通过各级移位寄存器将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以降低各像素单元的电阻抗影响，可以维持提供给每行中各像素单元的扫描信号的波形稳定，从而改善显示面板的闪屏影响。

Description

一种移位寄存器、栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器、栅极驱动电路及显示装置。

背景技术

随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(GateDriveronArray，GOA)技术将薄膜晶体管(ThinFilmTransistor，TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IntegratedCircuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。

一般的栅极驱动电路均是由多个级联的移位寄存器组成，各级移位寄存器的驱动信号输出端分别对应连接一条栅线，通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。其中，各行栅线与显示面板中用于控制显示的显示晶体管的栅极相连，并控制是否导通这些显示晶体管，以控制是否写入显示信号。然而，由于每行栅线连接的显示晶体管数量逐增而受其电阻抗影响，以导致扫描信号的波形逐渐变形，造成不同位置上与显示晶体管对应的像素单元接收到的扫描信号不同，从而导致显示面板出现闪烁的问题。

发明内容

本发明实施例提供一种移位寄存器、栅极驱动电路及显示装置，用以输出具有削角波形的扫描信号，可以改善显示面板的闪屏影响。

因此，本发明实施例提供了一种移位寄存器，包括：输入模块、第一复位模块、节点控制模块、第一输出模块、第二输出模块以及削角控制模块；其中，

所述输入模块的第一端与输入信号端相连，第二端与第一节点相连；所述输入模块用于在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一节点；

所述第一复位模块的第一端与复位信号端相连，第二端与所述第一节点相连，第三端与参考信号端相连；所述第一复位模块用于在所述复位信号端的控制下将所述参考信号端的信号提供给所述第一节点；

所述节点控制模块的第一端与所述第一节点相连，第二端与第二节点相连；所述节点控制模块用于控制所述第一节点的电位与所述第二节点的电位相反；

所述第一输出模块的第一端与第一时钟信号端相连，第二端与所述第一节点相连，第三端与所述移位寄存器的驱动信号输出端相连；所述第一输出模块用于，在所述第一节点的控制下将所述第一时钟信号端的信号提供给所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一节点与所述驱动信号输出端之间的电压差稳定；

所述第二输出模块的第一端与所述参考信号端相连，第二端与所述第二节点相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第二节点的控制下将所述参考信号端的信号提供给所述驱动信号输出端；

所述削角控制模块的第一端与削角控制信号端相连，第二端与所述第一节点相连，第三端与所述驱动信号输出端相连；所述削角控制模块用于在所述第一节点处于浮接状态时，在所述第一节点和所述削角控制信号端的控制下使所述驱动信号输出端输出的电位逐渐改变。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述节点控制模块包括：第一节点控制子模块和第二节点控制子模块；其中，

所述第一节点控制子模块的第一端与所述参考信号端相连，第二端与所述第一节点相连，第三端与所述第二节点相连；所述第一节点控制子模块用于在所述第二节点的控制下将所述参考信号端的信号提供给所述第一节点；

所述第二节点控制子模块的第一端与第二时钟信号端相连，第二端与所述参考信号端相连，第三端与所述第一节点相连，第四端与所述第二节点相连；所述第二节点控制子模块用于仅在所述第二时钟信号端的控制下将所述第二时钟信号端的信号提供给所述第二节点，在所述第二时钟信号端和所述第一节点的同时控制下使所述第二时钟信号端与所述第二节点之间断路，以及在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一节点控制子模块具体包括：第一开关晶体管；其中，

所述第一开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述第一节点相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二节点控制子模块具体包括：第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管；其中，

所述第二开关晶体管的栅极和源极均与所述第二时钟信号端相连，漏极分别与所述第三开关晶体管的栅极、以及所述第四开关晶体管的漏极相连；

所述第三开关晶体管的源极与所述第二时钟信号端相连，漏极与所述第二节点相连；

所述第四开关晶体管的栅极与所述第一节点相连，源极与所述参考信号端相连；

所述第五开关晶体管的栅极与所述第一节点相连，源极与所述参考信号端相连，漏极与所述第二节点相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输入模块具体包括：第六开关晶体管；其中，

所述第六开关晶体管的栅极和源极均与所述输入信号端相连，漏极与所述第一节点相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一复位模块具体包括：第七开关晶体管；其中，

所述第七开关晶体管的栅极与所述复位信号端相连，源极与所述参考信号端相连，漏极与所述第一节点相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出模块具体包括：第八开关晶体管和电容；其中，

所述第八开关晶体管的栅极与所述第一节点相连，源极与所述第一时钟信号端相连，漏极与所述驱动信号输出端相连；

所述电容连接于所述第一节点与所述驱动信号输出端之间。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二输出模块具体包括：第九开关晶体管；其中，

所述第九开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述驱动信号输出端相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述削角控制模块具体包括：第十开关晶体管和电阻；其中，

所述第十开关晶体管的栅极与所述第一节点相连，源极与所述削角控制信号端相连，漏极与所述电阻的第一端相连；

所述电阻的第二端与所述驱动信号输出端相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，还包括：第二复位模块；其中，

所述第二复位模块的第一端与所述复位信号端相连，第二端与所述参考信号端相连，第三端与所述驱动信号输出端相连；所述第二复位模块用于在所述复位信号端的控制下将所述参考信号端的信号提供给所述驱动信号输出端。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二复位模块具体包括：第十一开关晶体管；其中，

所述第十一开关晶体管的栅极与所述复位信号端相连，源极与所述参考信号端相连，漏极与所述驱动信号输出端相连。

相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器；其中，

第一级移位寄存器的输入信号端与帧触发信号端相连；

除第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与上一级移位寄存器的驱动信号输出端相连；

除最后一级移位寄存器之外，其余各级移位寄存器的复位信号端分别与下一级移位寄存器的驱动信号输出端相连。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述栅极驱动电路。

本发明实施例提供的上述移位寄存器、栅极驱动电路及显示装置，包括：输入模块、第一复位模块、节点控制模块、第一输出模块、第二输出模块以及削角控制模块；其中，输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；第一复位模块用于在复位信号端的控制下将参考信号端的信号提供给第一节点；节点控制模块用于控制第一节点的电位与第二节点的电位相反；第一输出模块用于在第一节点的控制下将第一时钟信号端的信号提供给驱动信号输出端，以及在第一节点处于浮接状态时，保持第一节点与驱动信号输出端之间的电压差稳定；第二输出模块用于在第二节点的控制下将参考信号端的信号提供给驱动信号输出端；削角控制模块用于在第一节点处于浮接状态时，在第一节点和削角控制信号端的削角控制信号的控制下使驱动信号输出端输出的电位逐渐改变。该移位寄存器通过设置削角控制模块，并且通过上述六个模块的相互配合，可以使输出的扫描信号的电位逐渐发生改变，以形成具有削角波形的扫描信号，当通过各级移位寄存器将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以降低各像素单元的电阻抗影响，可以维持提供给每行中各像素单元的扫描信号的波形稳定，从而改善显示面板的闪屏影响。

附图说明

图1a为本发明实施例提供的移位寄存器的结构示意图之一；

图1b为本发明实施例提供的移位寄存器的结构示意图之二；

图2a为本发明实施例提供的移位寄存器的结构示意图之三；

图2b为本发明实施例提供的移位寄存器的结构示意图之四；

图3a为本发明实施例提供的移位寄存器的具体结构示意图之一；

图3b为本发明实施例提供的移位寄存器的具体结构示意图之二；

图4a为本发明实施例提供的移位寄存器的具体结构示意图之三；

图4b为本发明实施例提供的移位寄存器的具体结构示意图之四；

图5a为图3b提供的移位寄存器的电路时序图；

图5b为图4b提供的移位寄存器的电路时序图；

图6为本发明实施例提供的栅极驱动电路的结构示意图。

具体实施方式

下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路及显示面板的具体实施方式进行详细地说明。

本发明实施例提供的一种移位寄存器，如图1a所示，包括：输入模块1、第一复位模块2、节点控制模块3、第一输出模块4、第二输出模块5以及削角控制模块6；其中，

输入模块1的第一端与输入信号端Input相连，第二端与第一节点A相连；输入模块1用于在输入信号端Input的控制下将输入信号端Input的信号提供给第一节点A；

第一复位模块2的第一端与复位信号端Reset相连，第二端与第一节点A相连，第三端与参考信号端VSS相连；第一复位模块2用于在复位信号端Reset的控制下将参考信号端VSS的信号提供给第一节点A；

节点控制模块3的第一端与第一节点A相连，第二端与第二节点B相连；节点控制模块3用于控制第一节点A的电位与第二节点B的电位相反；

第一输出模块4的第一端与第一时钟信号端CK1相连，第二端与第一节点A相连，第三端与移位寄存器的驱动信号输出端Output相连；第一输出模块4用于，在第一节点A的控制下将第一时钟信号端CK1的信号提供给驱动信号输出端Output，以及在第一节点A处于浮接状态时，保持第一节点A与驱动信号输出端Output之间的电压差稳定；

第二输出模块5的第一端与参考信号端VSS相连，第二端与第二节点B相连，第三端与驱动信号输出端Output相连；第二输出模块5用于在第二节点B的控制下将参考信号端VSS的信号提供给驱动信号输出端Output；

削角控制模块6的第一端与削角控制信号端CKC相连，第二端与第一节点A相连，第三端与驱动信号输出端Output相连；削角控制模块6用于在第一节点A处于浮接状态时，在第一节点A和削角控制信号端CKC的削角控制信号的控制下使驱动信号输出端Output输出的电位逐渐改变。

本发明实施例提供的上述移位寄存器，包括：输入模块、第一复位模块、节点控制模块、第一输出模块、第二输出模块以及削角控制模块；其中，输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；第一复位模块用于在复位信号端的控制下将参考信号端的信号提供给第一节点；节点控制模块用于控制第一节点的电位与第二节点的电位相反；第一输出模块用于在第一节点的控制下将第一时钟信号端的信号提供给驱动信号输出端，以及在第一节点处于浮接状态时，保持第一节点与驱动信号输出端之间的电压差稳定；第二输出模块用于在第二节点的控制下将参考信号端的信号提供给驱动信号输出端；削角控制模块用于在第一节点处于浮接状态时，在第一节点和削角控制信号端的削角控制信号的控制下使驱动信号输出端输出的电位逐渐改变。该移位寄存器通过设置削角控制模块，并且通过上述六个模块的相互配合，可以使输出的扫描信号的电位逐渐发生改变，以形成具有削角波形的扫描信号，当通过各级移位寄存器将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以降低各像素单元的电阻抗影响，可以维持提供给每行中各像素单元的扫描信号的波形稳定，从而改善显示面板的闪屏影响。

具体地，在本发明实施例提供的上述移位寄存器中，如图2a和图2b所示，节点控制模块3具体包括：第一节点控制子模块31和第二节点控制子模块32；其中，

第一节点控制子模块31的第一端与参考信号端VSS相连，第二端与第一节点A相连，第三端与第二节点B相连；第一节点控制子模块31用于在第二节点B的控制下将参考信号端VSS的信号提供给第一节点A；

第二节点控制子模块32的第一端与第二时钟信号端CK2相连，第二端与参考信号端VSS相连，第三端与第一节点A相连，第四端与第二节点B相连；第二节点控制子模块32用于仅在第二时钟信号端CK2的控制下将第二时钟信号端CK2的信号提供给第二节点B，在第二时钟信号端CK2和第一节点A的同时控制下使第二时钟信号端CK2与第二节点B之间断路，以及在第一节点A的控制下将参考信号端VSS的信号提供给第二节点B。

需要说明的是，在本发明实施例提供的上述移位寄存器中，第一时钟信号端的第一时钟信号与第二时钟信号端的第二时钟信号周期相同，相位相反。当输入信号端的有效脉冲信号为高电位时，参考信号端的电压为低电位，削角控制信号端的削角控制信号的高电位的电压与第一时钟信号的低电位的电压相同；在第一时钟信号的一个周期内，前半周期，输入信号端的输入信号的上升沿与第一时钟信号的下降沿对齐，输入信号的下降沿与第一时钟信号的上升沿对齐；后半周期，削角控制信号的上升沿与第一时钟信号的下降沿对齐，削角控制信号的下降沿处于第一时钟信号的上升沿和下降沿之间；或者，

当输入信号端的有效脉冲信号为低电位时，参考信号端的电压为高电位，削角控制信号端的削角控制信号的低电位的电压与第一时钟信号的高电位的电压相同；在第一时钟信号的一个周期内，前半周期，输入信号端的输入信号的下降沿与第一时钟信号的上升沿对齐，输入信号的上升沿与第一时钟信号的下降沿对齐；后半周期，削角控制信号的下降沿与第一时钟信号的上升沿对齐，削角控制信号的上升沿处于第一时钟信号的下降沿和上升沿之间。

较佳地，在本发明实施例提供的上述移位寄存器中，削角控制信号为与第一时钟信号的周期相同的时钟信号。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。

具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第一节点控制子模块31具体可以包括：第一开关晶体管M1；其中，

第一开关晶体管M1的栅极与第二节点B相连，源极与参考信号端VSS相连，漏极与第一节点A相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第一开关晶体管M1可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第一开关晶体管M1也可以为P型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当第一开关晶体管在输入信号端的控制下处于导通状态时，将输入信号端的信号提供给第一节点。

以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第二节点控制子模块32具体可以包括：第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5；其中，

第二开关晶体管M2的栅极和源极均与第二时钟信号端CK2相连，漏极分别与第三开关晶体管M3的栅极、以及第四开关晶体管M4的漏极相连；

第三开关晶体管M3的源极与第二时钟信号端CK2相连，漏极与第二节点B相连；

第四开关晶体管M4的栅极与第一节点A相连，源极与参考信号端VSS相连；

第五开关晶体管M5的栅极与第一节点A相连，源极与参考信号端VSS相连，漏极与第二节点B相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5可以为P型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当第二开关晶体管在第二时钟信号端的控制下处于导通状态时，将第二时钟信号端的信号提供给第三开关晶体管的栅极；当第三开关晶体管在第二时钟信号端的信号的控制下处于导通状态时，将第二时钟信号端的信号提供给第二节点；当第四开关晶体管在第一节点的控制下处于导通状态时，将参考信号端的信号提供给第三开关晶体管的栅极；当第五开关晶体管在第一节点的控制下处于导通状态时，将参考信号端的信号提供给第二节点。

在具体实施时，在本发明实施例提供的上述移位寄存器中，在工艺制备时一般将第四开关晶体管的尺寸设置的比第二开关晶体管的尺寸大，这样设置使得当输入信号端为有效脉冲信号时，第四开关晶体管在第一节点的控制下将参考信号端的信号提供给第三开关晶体管的栅极的速率大于第二开关晶体管在第二时钟信号端的控制下将第二时钟信号端的信号提供给第三开关晶体管的栅极的速率，从而保证第三开关晶体管的栅极上的电位使其处于截止状态。较佳地，在本发明实施例提供的上述移位寄存器中，第四开关晶体管的尺寸与第二开关晶体管的尺寸的比例为2:1或4:1；当然，第四开关晶体管的尺寸与第二开关晶体管的尺寸需要根据实际情况进行设置，在此不作限定。

以上仅是举例说明移位寄存器中第二节点控制子模块的具体结构，在具体实施时，第二节点控制子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，输入模块1具体可以包括：第六开关晶体管M6；其中，

第六开关晶体管M6的栅极和源极均与输入信号端Input相连，漏极与第一节点A相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第六开关晶体管M6可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第六开关晶体管M6可以为P型开关晶体管；，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当第一开关晶体管在输入信号端的控制下处于导通状态时，将输入信号端的信号提供给第一节点。

以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第一复位模块2具体可以包括：第七开关晶体管M7；其中，

第七开关晶体管M7的栅极与复位信号端Reset相连，源极与参考信号端VSS相连，漏极与第一节点A相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第七开关晶体管M7可以为N型开关晶体管，也可以为P型开关晶体管，在此不作限定。如图3a和图3b所示，当第七开关晶体管M7为N型开关晶体管时，复位信号端Reset为高电位时，第七开关晶体管M7处于导通状态，并将参考信号端VSS的信号提供给第一节点A；如图4a和图4b所示，当第七开关晶体管M7为P型开关晶体管时，复位信号端Reset为低电位时，第七开关晶体管M7处于导通状态，并将参考信号端VSS的信号提供给第一节点A。

以上仅是举例说明移位寄存器中第一复位模块的具体结构，在具体实施时，第一复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第一输出模块4具体可以包括：第八开关晶体管M8和电容C；其中，

第八开关晶体管M8的栅极与第一节点A相连，源极与第一时钟信号端CK1相连，漏极与驱动信号输出端Output相连；

电容C连接于第一节点A与驱动信号输出端Output之间。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第八开关晶体管M8可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第八开关晶体管M8可以为P型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当第八开关晶体管在第一节点的控制下处于导通状态时，将第一时钟信号端的信号提供给驱动信号输出端；当第一节点处于浮接状态时，由于电容的自举作用可以保持电容两端的电压差稳定，即保持第一节点与驱动信号输出端之间的电压差稳定。

以上仅是举例说明移位寄存器中第一输出模块的具体结构，在具体实施时，第一输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第二输出模块5具体可以包括：第九开关晶体管M9；其中，

第九开关晶体管M9的栅极与第二节点B相连，源极与参考信号端VSS相连，漏极与驱动信号输出端Output相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第九开关晶体管M9可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第九开关晶体管M9可以为P型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当第九开关晶体管在第二节点的控制下处于导通状态时，将参考信号端的信号提供给驱动信号输出端。

以上仅是举例说明移位寄存器中第二输出模块的具体结构，在具体实施时，第二输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，削角控制模块6具体可以包括：第十开关晶体管M10和电阻R；其中，

第十开关晶体管M10的栅极与第一节点A相连，源极与削角控制信号端CKC相连，漏极与电阻R的第一端相连；

电阻R的第二端与驱动信号输出端Output相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当输入信号端Input的有效脉冲信号为高电位时，如图3a和图3b所示，第十开关晶体管M10可以为N型开关晶体管；或者，当输入信号端Input的有效脉冲信号为低电位时，如图4a和图4b所示，第十开关晶体管M10可以为P型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当第十开关晶体管在第一节点的控制下处于导通状态时，将削角控制信号端的削角控制信号通过电阻提供给驱动信号输出端，由于电阻和电容的共同作用使输出扫描信号的电位逐渐改变以形成具有斜率的削角波形。

在具体实施时，在本发明实施例提供的上述移位寄存器中，当选择的电阻的阻值较小时，得到的扫描信号的削角波形的斜率较大；当选择的电阻的阻值较大时，得到的扫描信号的削角波形的斜率会较小。

在具体实施时，在本发明实施例提供的上述移位寄存器中，在第一时钟信号的一个周期内，当输入信号端的有效脉冲信号为高电位时，在削角控制信号的下降沿越靠近第一时钟信号的上升沿时，得到的扫描信号中削角的宽度越大；当输入信号端的有效脉冲信号为低电位时，在削角控制信号的上升沿越靠近第一时钟信号的下降沿时，得到的扫描信号中削角的宽度越小。

以上仅是举例说明移位寄存器中削角控制模块的具体结构，在具体实施时，削角控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步地，在具体实施时，当扫描信号输出完成后，为了进一步保证驱动信号输出端Output的电位能够及时的输出与输入信号端Input的有效脉冲信号电位相反的扫描信号，在本发明实施例提供的上述移位寄存器中，如图1b和图2b所示，还包括：第二复位模块7；其中，

第二复位模块7的第一端与复位信号端Reset相连，第二端与参考信号端VSS相连，第三端与驱动信号输出端Output相连；第二复位模块7用于在复位信号端Reset的控制下将参考信号端VSS的信号提供给驱动信号输出端Output。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3b和图4b所示，第二复位模块具体包括：第十一开关晶体管M11；其中，

第十一开关晶体管M11的栅极与复位信号端Reset相连，源极与参考信号端VSS相连，漏极与驱动信号输出端Output相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3b所示，第十一开关晶体管M11可以为N型开关晶体管；或者，如图4b所示，第十一开关晶体管M11也可以为P型开关晶体管，在此不作限定。当第十一开关晶体管M11为N型开关晶体管时，复位信号端Reset为高电位时，第十一开关晶体管M11处于导通状态，并将参考信号端VSS的信号提供给驱动信号输出端Output；当第十一开关晶体管M11为P型开关晶体管时，复位信号端Reset为低电位时，第十一开关晶体管M11处于导通状态，并将参考信号端VSS的信号提供给驱动信号输出端Output。

以上仅是举例说明移位寄存器中第二复位模块的具体结构，在具体实施时，第二复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

较佳地，为了降低制备工艺，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，所有开关晶体管均可以为N型开关晶体管；或者，如图4a和图4b所示，所有开关晶体管均可以为P型开关晶体管，在此不作限定。

进一步的，在具体实施时，在本发明实施例提供的上述移位寄存器中，N型开关晶体管在高电位作用下导通，在低电位作用下截止；P型开关晶体管在高电位作用下截止，在低电位作用下导通。

需要说明的是，本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，ThinFilmTransistor)，也可以是金属氧化物半导体场效应管(MOS，MetalOxideScmiconductor)，在此不作限定。在具体实施中，这些晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。

下面结合电路时序图对本发明实施例提供的上述移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号，其中，1和0代表其逻辑电位，仅是为了更好的解释本发明实施例提供的上述移位寄存器的工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电位。

实施例一、

以图3b所示的移位寄存器的结构为例对其工作过程作以描述，其中，在图3b所示的移位寄存器中，所有开关晶体管均为N型开关晶体管，各N型开关晶体管在高电位作用下导通，在低电位作用下截止；参考信号端VSS的电位为低电位，对应的输入输出时序图如图5a所示，具体地，选取如图5a所示的输入输出时序图中的第一阶段T1、第二阶段T2、第三阶段T3、第四阶段T4和第五阶段T5五个阶段。

在第一阶段T1，Input＝1，Reset＝0，CK1＝0，CK2＝1，CKC＝1。

由于Reset＝0，因此第七开关晶体管M7和第十一开关晶体管M11均截止；由于Input＝1，因此第六开关晶体管M6导通；由于第六开关晶体管M6导通并将输入信号端Input的高电位的信号提供给第一节点A，因此第一节点A的电位为高电位，电容C开始充电；由于第一节点A的电位为高电位，因此第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均导通；由于第五开关晶体管M5导通并将参考信号端VSS的低电位的信号提供给第三开关晶体管M3的栅极，保证第三开关晶体管M3处于截止状态，以不影响第二节点B的电位；由于第四开关晶体管M4导通并将参考信号端VSS的低电位的信号提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第一开关晶体管M1和第九开关晶体管M9均截止；由于第八开关晶体管M8导通并将第一时钟信号端CK1的低电位的第一时钟信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位的扫描信号；由于第十开关晶体管M10导通并将削角控制信号端CKC的高电位的信号通过电阻R提供给驱动信号输出端Output，由于削角控制信号端CKC的信号处于高电位时的电压与第一时钟信号端CK1的第一时钟信号处于低电位时的电压相等，因此在此时间段削角控制信号端CKC的信号对驱动信号输出端Output输出的扫描信号没有影响。

在第二阶段T2，Input＝0，Reset＝0，CK1＝1，CK2＝0，CKC＝1。

由于Input＝0，因此第六开关晶体管M6截止；Reset＝0，因此第七开关晶体管M7和第十一开关晶体管M11均截止；由于CK2＝0，因此第二开关晶体管M2截止；由于第二开关晶体管M2、第六开关晶体管M6和第七开关晶体管M7均截止，因此第一节点A处于浮接状态；由于第一节点A处于浮接状态，由于电容C的自举作用，为了维持电容C两端的电压差稳定，因此第一节点A的电位保持为高电位，以保证第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均导通；由于第五开关晶体管M5导通并将参考信号端VSS的低电位的信号提供给第三开关晶体管M3的栅极，因此第三开关晶体管M3截止；由于第四开关晶体管M4导通并将参考信号端VSS的低电位的信号提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第一开关晶体管M1和第九开关晶体管M9均截止；由于第八开关晶体管M8导通并将第一时钟信号端CK1的高电位的第一时钟信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位的扫描信号；由于电容C的自举作用，为了维持电容C两端的电压差稳定，因此第一节点A的电位被进一步拉高，以保证第八开关晶体管M8完全导通；由于第八开关晶体管M8完全导通并将第一时钟信号端CK1的高电位的第一时钟信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位的扫描信号。

之后，Input＝0，Reset＝0，CK1＝1，CK2＝0，CKC＝0。

由于第二开关晶体管M2、第六开关晶体管M6和第七开关晶体管M7均截止，因此第一节点A仍处于浮接状态；并且由于电容C的自举作用，为了维持电容C两端的电压差稳定，因此第一节点A的电位仍被进一步拉高，以保证第八开关晶体管M8和第十开关晶体管M10完全导通；由于第八开关晶体管M8导通并将第一时钟信号端CK1的高电位的第一时钟信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位的扫描信号；由于第十开关晶体管M10完全导通并将削角控制信号端CKC的低电位的削角控制信号通过电阻R提供给驱动信号输出端Output，由于削角控制信号端CKC的削角控制信号由高电位变为低电位，在电阻R和电容C的共同作用下，使驱动信号输出端Output输出的扫描信号的电位逐渐变小，直至该阶段结束。

在第三阶段T3，Input＝0，Reset＝1，CK1＝0，CK2＝1，CKC＝1。

由于Input＝0，因此第六开关晶体管M6截止；Reset＝1，因此第七开关晶体管M7和第十一开关晶体管M11均导通；由于第十一开关晶体管M11导通并将参考信号端VSS的低电位的信号提供给第一节点A，因此第一节点A的电位保持为低电位；由于第一节点A的电位保持为低电位，因此第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均截止；由于CK2＝1，因此第二开关晶体管M2导通并将第二时钟信号端CK2的高电位的第二时钟信号提供给第三开关晶体管M3的栅极，以保证第三开关晶体管M3导通；由于第三开关晶体管M3导通并将第二时钟信号端CK2的高电位的第二时钟信号提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，因此第一开关晶体管M1和第九开关晶体管M9均导通；由于第一开关晶体管M1导通并将参考信号端VSS的低电位的信号提供给第一节点A，以进一步保证第一节点A的电位处于低电位；由于第九开关晶体管M9导通并将参考信号端VSS的低电位的信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位的扫描信号；并且由于第十一开关晶体管M11导通并将参考信号端VSS的低电位的信号提供给驱动信号输出端Output，进一步保证驱动信号输出端Output输出低电位的扫描信号。

在第四阶段T4，Input＝0，Reset＝0，CK1＝1，CK2＝0，CKC＝1。

由于Input＝0，因此第六开关晶体管M6截止；Reset＝0，因此第七开关晶体管M7和第十一开关晶体管M11均截止；因此第一节点A不会被充电，第一节点的电位保持为低电位；由于第一节点的电位为低电位，因此第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均截止；由于CK2＝0，因此第二开关晶体管M2截止；因此第二节点B不会被放电，第二节点B的电位保持为高电位，以保证第一开关晶体管M1和第九开关晶体管M9均导通；由于第一开关晶体管M1导通并将参考信号端VSS的低电位的信号提供给第一节点A，以进一步保证第一节点A的电位处于低电位；由于第九开关晶体管M9导通并将参考信号端VSS的低电位的信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位的扫描信号。

之后，Input＝0，Reset＝0，CK1＝1，CK2＝0，CKC＝0。

虽然CKC＝0，但是由于Input＝0使第六开关晶体管M6截止，Reset＝0使第七开关晶体管M7和第十一开关晶体管M11均截止，CK2＝0使第二开关晶体管M2截止，因此第一节点A的电位仍为低电位，因此第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均截止；第二节点B的电位仍为高电位，以保证第一开关晶体管M1和第九开关晶体管M9均导通；由于第一开关晶体管M1导通并将参考信号端VSS的低电位的信号提供给第一节点A，以进一步保证第一节点A的电位处于低电位；由于第九开关晶体管M9导通并将参考信号端VSS的低电位的信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位的扫描信号。

在第五阶段T5，Input＝0，Reset＝0，CK1＝0，CK2＝1，CKC＝1。

由于Input＝0，因此第六开关晶体管M6截止；Reset＝0，因此第七开关晶体管M7和第十一开关晶体管M11均截止；由于CK2＝1，因此第二开关晶体管M2导通并将第二时钟信号端CK2的高电位的第二时钟信号提供给第三开关晶体管M3的栅极，以保证第三开关晶体管M3导通；由于第三开关晶体管M3导通并将第二时钟信号端CK2的高电位的第二时钟信号提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，因此第一开关晶体管M1和第九开关晶体管M9均导通；由于第一开关晶体管M1导通并将参考信号端VSS的低电位的信号提供给第一节点A，以进一步保证第一节点A的电位处于低电位；由于第九开关晶体管M9导通并将参考信号端VSS的低电位的信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位的扫描信号。

在本发明实施例提供的上述移位寄存器中，在第五阶段之后，一直重复执行第四阶段和第五阶段的工作过程，直至下一帧开始。

实施例二、

以图4b所示的移位寄存器的结构为例对其工作过程作以描述，其中，在图4b所示的移位寄存器中，所有开关晶体管均为P型开关晶体管，各P型开关晶体管在低电位作用下导通，在高电位作用下截止；参考信号端VSS的电位为高电位，对应的输入输出时序图如图5b所示，具体地，选取如图5b所示的输入输出时序图中的第一阶段T1、第二阶段T2、第三阶段T3、第四阶段T4和第五阶段T5五个阶段。

在第一阶段T1，Input＝0，Reset＝1，CK1＝1，CK2＝0，CKC＝0。

由于Reset＝1，因此第七开关晶体管M7和第十一开关晶体管M11均截止；由于Input＝0，因此第六开关晶体管M6导通；由于第六开关晶体管M6导通并将输入信号端Input的低电位的信号提供给第一节点A，因此第一节点A的电位为低电位，电容C开始充电；由于第一节点A的电位为低电位，因此第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均导通；由于第五开关晶体管M5导通并将参考信号端VSS的高电位的信号提供给第三开关晶体管M3的栅极，保证第三开关晶体管M3处于截止状态，以不影响第二节点B的电位；由于第四开关晶体管M4导通并将参考信号端VSS的高电位的信号提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，因此第一开关晶体管M1和第九开关晶体管M9均截止；由于第八开关晶体管M8导通并将第一时钟信号端CK1的高电位的第一时钟信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位的扫描信号；由于第十开关晶体管M10导通并将削角控制信号端CKC的低电位的信号通过电阻R提供给驱动信号输出端Output，由于削角控制信号端CKC的信号处于低电位时的电压与第一时钟信号端CK1的第一时钟信号处于高电位时的电压相等，因此在此时间段削角控制信号端CKC的信号对驱动信号输出端Output输出的扫描信号没有影响。

在第二阶段T2，Input＝1，Reset＝1，CK1＝0，CK2＝1，CKC＝0。

由于Input＝1，因此第六开关晶体管M6截止；Reset＝1，因此第七开关晶体管M7和第十一开关晶体管M11均截止；由于CK2＝1，因此第二开关晶体管M2截止；由于第二开关晶体管M2、第六开关晶体管M6和第七开关晶体管M7均截止，因此第一节点A处于浮接状态；由于第一节点A处于浮接状态，由于电容C的自举作用，为了维持电容C两端的电压差稳定，因此第一节点A的电位保持为低电位，以保证第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均导通；由于第五开关晶体管M5导通并将参考信号端VSS的高电位的信号提供给第三开关晶体管M3的栅极，因此第三开关晶体管M3截止；由于第四开关晶体管M4导通并将参考信号端VSS的高电位的信号提供给第二节点B，因此第二节点B的电位为高电位；由于第二节点B的电位为高电位，因此第一开关晶体管M1和第九开关晶体管M9均截止；由于第八开关晶体管M8导通并将第一时钟信号端CK1的低电位的第一时钟信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位的扫描信号；由于电容C的自举作用，为了维持电容C两端的电压差稳定，因此第一节点A的电位被进一步拉低，以保证第八开关晶体管M8完全导通；由于第八开关晶体管M8完全导通并将第一时钟信号端CK1的低电位的第一时钟信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位的扫描信号。

之后，Input＝1，Reset＝1，CK1＝0，CK2＝1，CKC＝1。

由于第二开关晶体管M2、第六开关晶体管M6和第七开关晶体管M7均截止，因此第一节点A仍处于浮接状态；并且由于电容C的自举作用，为了维持电容C两端的电压差稳定，因此第一节点A的电位仍被进一步拉低，以保证第八开关晶体管M8和第十开关晶体管M10完全导通；由于第八开关晶体管M8导通并将第一时钟信号端CK1的低电位的第一时钟信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出低电位的扫描信号；由于第十开关晶体管M10完全导通并将削角控制信号端CKC的高电位的削角控制信号通过电阻R提供给驱动信号输出端Output，由于削角控制信号端CKC的削角控制信号由低电位变为高电位，在电阻R和电容C的共同作用下，使驱动信号输出端Output输出的扫描信号的电位逐渐变大，直至该阶段结束。

在第三阶段T3，Input＝1，Reset＝0，CK1＝1，CK2＝0，CKC＝0。

由于Input＝1，因此第六开关晶体管M6截止；Reset＝0，因此第七开关晶体管M7和第十一开关晶体管M11均导通；由于第十一开关晶体管M11导通并将参考信号端VSS的高电位的信号提供给第一节点A，因此第一节点A的电位保持为高电位；由于第一节点A的电位保持为高电位，因此第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均截止；由于CK2＝0，因此第二开关晶体管M2导通并将第二时钟信号端CK2的低电位的第二时钟信号提供给第三开关晶体管M3的栅极，以保证第三开关晶体管M3导通；由于第三开关晶体管M3导通并将第二时钟信号端CK2的低电位的第二时钟信号提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第一开关晶体管M1和第九开关晶体管M9均导通；由于第一开关晶体管M1导通并将参考信号端VSS的高电位的信号提供给第一节点A，以进一步保证第一节点A的电位处于高电位；由于第九开关晶体管M9导通并将参考信号端VSS的高电位的信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位的扫描信号；并且由于第十一开关晶体管M11导通并将参考信号端VSS的高电位的信号提供给驱动信号输出端Output，进一步保证驱动信号输出端Output输出高电位的扫描信号。

在第四阶段T4，Input＝1，Reset＝1，CK1＝0，CK2＝1，CKC＝0。

由于Input＝1，因此第六开关晶体管M6截止；Reset＝1，因此第七开关晶体管M7和第十一开关晶体管M11均截止；因此第一节点A不会被充电，第一节点的电位保持为高电位；由于第一节点的电位为高电位，因此第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均截止；由于CK2＝1，因此第二开关晶体管M2截止；因此第二节点B不会被放电，第二节点B的电位保持为低电位，以保证第一开关晶体管M1和第九开关晶体管M9均导通；由于第一开关晶体管M1导通并将参考信号端VSS的高电位的信号提供给第一节点A，以进一步保证第一节点A的电位处于高电位；由于第九开关晶体管M9导通并将参考信号端VSS的高电位的信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位的扫描信号。

之后，Input＝1，Reset＝1，CK1＝0，CK2＝1，CKC＝1。

虽然CKC＝1，但是由于Input＝1使第六开关晶体管M6截止，Reset＝1使第七开关晶体管M7和第十一开关晶体管M11均截止，CK2＝1使第二开关晶体管M2截止，因此第一节点A的电位仍为高电位，因此第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8和第十开关晶体管M10均截止；第二节点B的电位仍为低电位，以保证第一开关晶体管M1和第九开关晶体管M9均导通；由于第一开关晶体管M1导通并将参考信号端VSS的高电位的信号提供给第一节点A，以进一步保证第一节点A的电位处于高电位；由于第九开关晶体管M9导通并将参考信号端VSS的高电位的信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位的扫描信号。

在第五阶段T5，Input＝1，Reset＝1，CK1＝1，CK2＝0，CKC＝0。

由于Input＝1，因此第六开关晶体管M6截止；Reset＝1，因此第七开关晶体管M7和第十一开关晶体管M11均截止；由于CK2＝0，因此第二开关晶体管M2导通并将第二时钟信号端CK2的低电位的第二时钟信号提供给第三开关晶体管M3的栅极，以保证第三开关晶体管M3导通；由于第三开关晶体管M3导通并将第二时钟信号端CK2的低电位的第二时钟信号提供给第二节点B，因此第二节点B的电位为低电位；由于第二节点B的电位为低电位，因此第一开关晶体管M1和第九开关晶体管M9均导通；由于第一开关晶体管M1导通并将参考信号端VSS的高电位的信号提供给第一节点A，以进一步保证第一节点A的电位处于高电位；由于第九开关晶体管M9导通并将参考信号端VSS的高电位的信号提供给驱动信号输出端Output，因此驱动信号输出端Output输出高电位的扫描信号。

在本发明实施例提供的上述移位寄存器中，在第五阶段之后，一直重复执行第四阶段和第五阶段的工作过程，直至下一帧开始。

基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图6所示，包括级联的多个移位寄存器：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)，第一级移位寄存器SR(1)的输入信号端Input与帧触发信号端STV相连，除第一级移位寄存器SR(1)之外，其余各级移位寄存器SR(n)的输入信号端Input分别与上一级移位寄存器SR(n-1)的驱动信号输出端Output_n-1相连；除最后一级移位寄存器SR(N)之外，其余各级移位寄存器SR(n)的复位信号端Reset分别与下一级移位寄存器SR(n+1)的驱动信号输出端Output_n+1相连。

具体地，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同，重复之处不再赘述。

在具体实施时，在本发明提供的上述栅极驱动电路中，如图6所示，各级移位寄存器的参考信号端VSS均与同一参考信号控制端vss相连；第2k-1级移位寄存器的第一时钟信号端CK1和第2k级移位寄存器的第二时钟信号端CK2均与同一时钟端即第一时钟端ck1相连；第2k-1级移位寄存器的第二时钟信号端CK2和第2k级移位寄存器的第一时钟信号端CK1均与同一时钟端即第二时钟端ck2相连；其中，k为大于0的正整数。

在具体实施时，在本发明提供的上述栅极驱动电路中，通过削角控制信号控制端分别向各级移位寄存器的削角控制信号端提供对应的削角控制信号，以实现各级移位寄存器输出具有削角波形的扫描信号。

较佳地，当削角控制信号为与第一时钟信号的周期相同的时钟信号时，在本发明提供的上述栅极驱动电路中，如图6所示，第2k-1级移位寄存器的削角控制信号端CKC的削角控制信号均由同一削角信号端即第一削角信号端ckc1输入；第2k级移位寄存器的削角控制信号端CKC的削角控制信号均由同一削角信号端即第二削角信号端ckc2输入；其中，第一削角信号端ckc1输出的信号与第二削角信号端ckc2输出的信号周期相同，占空比相同。这样可以仅需设置两根用于提供削角控制信号的信号线，即可满足该栅极驱动电路中各级移位寄存器的削角控制信号的需求，可以简化电路设计。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述栅极驱动电路。通过该栅极驱动电路为显示装置中阵列基板上的各栅线提供扫描信号，其具体实施可参见上述栅极驱动电路的描述，相同之处不再赘述。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的移位寄存器、栅极驱动电路及显示装置，包括：输入模块、第一复位模块、节点控制模块、第一输出模块、第二输出模块以及削角控制模块；其中，输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；第一复位模块用于在复位信号端的控制下将参考信号端的信号提供给第一节点；节点控制模块用于控制第一节点的电位与第二节点的电位相反；第一输出模块用于在第一节点的控制下将第一时钟信号端的信号提供给驱动信号输出端，以及在第一节点处于浮接状态时，保持第一节点与驱动信号输出端之间的电压差稳定；第二输出模块用于在第二节点的控制下将参考信号端的信号提供给驱动信号输出端；削角控制模块用于在第一节点处于浮接状态时，在第一节点和削角控制信号端的削角控制信号的控制下使驱动信号输出端输出的电位逐渐改变。该移位寄存器通过设置削角控制模块，并且通过上述六个模块的相互配合，可以使输出的扫描信号的电位逐渐发生改变，以形成具有削角波形的扫描信号，当通过各级移位寄存器将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以降低各像素单元的电阻抗影响，可以维持提供给每行中各像素单元的扫描信号的波形稳定，从而改善显示面板的闪屏影响。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种移位寄存器，其特征在于，包括：输入模块、第一复位模块、节点控制模块、第一输出模块、第二输出模块以及削角控制模块；其中，

所述输入模块的第一端与输入信号端相连，第二端与第一节点相连；所述输入模块用于在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一节点；

所述第一复位模块的第一端与复位信号端相连，第二端与所述第一节点相连，第三端与参考信号端相连；所述第一复位模块用于在所述复位信号端的控制下将所述参考信号端的信号提供给所述第一节点；

所述节点控制模块的第一端与所述第一节点相连，第二端与第二节点相连；所述节点控制模块用于控制所述第一节点的电位与所述第二节点的电位相反；

所述第一输出模块的第一端与第一时钟信号端相连，第二端与所述第一节点相连，第三端与所述移位寄存器的驱动信号输出端相连；所述第一输出模块用于，在所述第一节点的控制下将所述第一时钟信号端的信号提供给所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一节点与所述驱动信号输出端之间的电压差稳定；

所述第二输出模块的第一端与所述参考信号端相连，第二端与所述第二节点相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第二节点的控制下将所述参考信号端的信号提供给所述驱动信号输出端；

所述削角控制模块的第一端与削角控制信号端相连，第二端与所述第一节点相连，第三端与所述驱动信号输出端相连；所述削角控制模块用于在所述第一节点处于浮接状态时，在所述第一节点和所述削角控制信号端的控制下使所述驱动信号输出端输出的电位逐渐改变。

2.如权利要求1所述的移位寄存器，其特征在于，所述节点控制模块包括：第一节点控制子模块和第二节点控制子模块；其中，

所述第一节点控制子模块的第一端与所述参考信号端相连，第二端与所述第一节点相连，第三端与所述第二节点相连；所述第一节点控制子模块用于在所述第二节点的控制下将所述参考信号端的信号提供给所述第一节点；

所述第二节点控制子模块的第一端与第二时钟信号端相连，第二端与所述参考信号端相连，第三端与所述第一节点相连，第四端与所述第二节点相连；所述第二节点控制子模块用于仅在所述第二时钟信号端的控制下将所述第二时钟信号端的信号提供给所述第二节点，在所述第二时钟信号端和所述第一节点的同时控制下使所述第二时钟信号端与所述第二节点之间断路，以及在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点。

3.如权利要求2所述的移位寄存器，其特征在于，所述第一节点控制子模块具体包括：第一开关晶体管；其中，

所述第一开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述第一节点相连。

4.如权利要求2所述的移位寄存器，其特征在于，所述第二节点控制子模块具体包括：第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管；其中，

所述第二开关晶体管的栅极和源极均与所述第二时钟信号端相连，漏极分别与所述第三开关晶体管的栅极、以及所述第四开关晶体管的漏极相连；

所述第三开关晶体管的源极与所述第二时钟信号端相连，漏极与所述第二节点相连；

所述第四开关晶体管的栅极与所述第一节点相连，源极与所述参考信号端相连；

所述第五开关晶体管的栅极与所述第一节点相连，源极与所述参考信号端相连，漏极与所述第二节点相连。

5.如权利要求1或2任一项所述的移位寄存器，其特征在于，所述输入模块具体包括：第六开关晶体管；其中，

所述第六开关晶体管的栅极和源极均与所述输入信号端相连，漏极与所述第一节点相连。

6.如权利要求1或2所述的移位寄存器，其特征在于，所述第一复位模块具体包括：第七开关晶体管；其中，

所述第七开关晶体管的栅极与所述复位信号端相连，源极与所述参考信号端相连，漏极与所述第一节点相连。

7.如权利要求1或2所述的移位寄存器，其特征在于，所述第一输出模块具体包括：第八开关晶体管和电容；其中，

所述第八开关晶体管的栅极与所述第一节点相连，源极与所述第一时钟信号端相连，漏极与所述驱动信号输出端相连；

所述电容连接于所述第一节点与所述驱动信号输出端之间。

8.如权利要求1或2所述的移位寄存器，其特征在于，所述第二输出模块具体包括：第九开关晶体管；其中，

所述第九开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述驱动信号输出端相连。

9.如权利要求1或2所述的移位寄存器，其特征在于，所述削角控制模块具体包括：第十开关晶体管和电阻；其中，

所述第十开关晶体管的栅极与所述第一节点相连，源极与所述削角控制信号端相连，漏极与所述电阻的第一端相连；

所述电阻的第二端与所述驱动信号输出端相连。

10.如权利要求1或2所述的移位寄存器，其特征在于，还包括：第二复位模块；其中，

所述第二复位模块的第一端与所述复位信号端相连，第二端与所述参考信号端相连，第三端与所述驱动信号输出端相连；所述第二复位模块用于在所述复位信号端的控制下将所述参考信号端的信号提供给所述驱动信号输出端。

11.如权利要求10所述的移位寄存器，其特征在于，所述第二复位模块具体包括：第十一开关晶体管；其中，

所述第十一开关晶体管的栅极与所述复位信号端相连，源极与所述参考信号端相连，漏极与所述驱动信号输出端相连。

12.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-11任一项所述的移位寄存器；其中，

第一级移位寄存器的输入信号端与帧触发信号端相连；

除第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与上一级移位寄存器的驱动信号输出端相连；

除最后一级移位寄存器之外，其余各级移位寄存器的复位信号端分别与下一级移位寄存器的驱动信号输出端相连。

13.一种显示装置，其特征在于，包括如权利要求12所述的栅极驱动电路。