CN107342038A - 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 - Google Patents

一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN107342038A
CN107342038A CN201710821713.8A CN201710821713A CN107342038A CN 107342038 A CN107342038 A CN 107342038A CN 201710821713 A CN201710821713 A CN 201710821713A CN 107342038 A CN107342038 A CN 107342038A
Authority
CN
China
Prior art keywords
signal
switching transistor
control
node
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710821713.8A
Other languages
English (en)
Other versions
CN107342038B (zh
Inventor
赵剑
李环宇
司秀丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710821713.8A priority Critical patent/CN107342038B/zh
Publication of CN107342038A publication Critical patent/CN107342038A/zh
Priority to US15/979,701 priority patent/US10685615B2/en
Application granted granted Critical
Publication of CN107342038B publication Critical patent/CN107342038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Abstract

本发明公开了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、复位模块、节点控制模块、削角控制模块以及输出模块；通过设置削角控制模块且通过上述五个模块的相互配合，可以使驱动信号输出端输出的扫描信号的幅值发生改变，以形成具有削角波形的扫描信号，当将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以使跳变电压△Vp减小，从而改善显示面板的闪烁、残像等现象，提高显示面板的显示品质。

Description

一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种移位寄存器、其驱动方法、栅极驱动电路及显示装置。
背景技术
随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(Gate Driver on Array，GOA)技术将薄膜晶体管(Thin FilmTransistor，TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(Integrated Circuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
一般的栅极驱动电路均是由多个级联的移位寄存器组成，各级移位寄存器的驱动信号输出端分别对应连接一条栅线，通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。其中，各行栅线与显示面板中用于控制像素电极充电的显示晶体管的栅极相连，并控制是否导通这些显示晶体管，以控制是否对像素电极进行充电。然而，现有的栅极驱动电路不能轻易实现输出具有削角波形的扫描信号，使得显示晶体管从导通到关闭的瞬间，由于显示晶体管中栅极和漏极之间产生的耦合电容较大，造成像素电极上的电压产生的跳变电压ΔVp较大，从而导致显示面板在显示画面时出现闪烁、残像等问题。
发明内容
本发明实施例提供一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，用以输出具有削角波形的扫描信号，可以降低显示面板的闪烁、残像等问题。
因此，本发明实施例提供了一种移位寄存器，包括：输入模块、复位模块、节点控制模块、削角控制模块以及输出模块；
所述输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；
所述复位模块用于在复位信号端的控制下将参考电压信号端的信号提供给所述第一节点；
所述节点控制模块用于使所述第一节点的信号的电位与第二节点的信号的电位相反；
所述削角控制模块用于在第一时钟信号端的控制下将所述第一时钟信号端的信号提供给第三节点，在削角控制信号端的控制下将第二时钟信号端的信号提供给所述第三节点；其中，所述第二时钟信号端的信号的幅值小于所述第一时钟信号端的信号的幅值；
所述输出模块用于在所述第一节点的信号的控制下将所述第三节点的信号提供给所述移位寄存器的驱动信号输出端，以及分别在第三时钟信号端与所述第二节点的信号的控制下将所述参考电压信号端的信号提供给所述驱动信号输出端。
可选地，在本发明实施例提供的上述移位寄存器中，所述削角控制模块包括：第一开关晶体管与第二开关晶体管；
所述第一开关晶体管的控制极与所述削角控制信号端相连，所述第一开关晶体管的第一极与所述第二时钟信号端相连，所述第一开关晶体管的第二极与所述第三节点相连；
所述第二开关晶体管的控制极与其第一极均与所述第一时钟信号端相连，所述第二开关晶体管的第二极与所述第三节点相连。
可选地，在本发明实施例提供的上述移位寄存器中，所述输出模块包括：第三开关晶体管、第四开关晶体管、第五开关晶体管以及存储电容；
所述第三开关晶体管的控制极与所述第一节点相连，所述第三开关晶体管的第一极与所述第三节点相连，所述第三开关晶体管的第二极与所述驱动信号输出端相连；
所述第四开关晶体管的控制极与所述第二节点相连，所述第四开关晶体管的第一极与所述参考电压信号端相连，所述第四开关晶体管的第二极与所述驱动信号输出端相连；
所述第五开关晶体管的控制极与所述第三时钟信号端相连，所述第五开关晶体管的第一极与所述参考电压信号端相连，所述第五开关晶体管的第二极与所述驱动信号输出端相连；
所述存储电容的第一端与所述第一节点相连，所述存储电容的另一端与所述驱动信号输出端相连。
可选地，在本发明实施例提供的上述移位寄存器中，所述节点控制模块包括：第一节点控制子模块与第二节点控制子模块；
所述第一节点控制子模块分别与所述参考电压信号端、所述第一节点以及所述第二节点相连，用于在所述第二节点的信号的控制下将所述参考电压信号端的信号提供给所述第一节点；
所述第二节点控制子模块分别与所述第三时钟信号端、所述参考电压信号端、所述第一节点以及所述第二节点相连，用于仅在所述第三时钟信号端的控制下将所述第三时钟信号端的信号提供给所述第二节点，在所述第一节点的信号的控制下将所述参考电压信号端的信号提供给所述第二节点。
可选地，在本发明实施例提供的上述移位寄存器中，所述第一节点控制子模块包括：第六开关晶体管；
所述第六开关晶体管的控制极与所述第二节点相连，所述第六开关晶体管的第一极与所述参考电压信号端相连，所述第六开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的上述移位寄存器中，所述第二节点控制子模块包括：第七开关晶体管、第八开关晶体管、第九开关晶体管以及第十开关晶体管；
所述第七开关晶体管的控制极与其第一极均与所述第三时钟信号端相连，所述第七开关晶体管的第二极分别与所述第八开关晶体管的控制极以及所述第九开关晶体管的第二极相连；
所述第八开关晶体管的第一极与所述第三时钟信号端相连，所述第八开关晶体管的第二极与所述第二节点相连；
所述第九开关晶体管的控制极与所述第一节点相连，所述第九开关晶体管的第一极与所述参考电压信号端相连；
所述第十开关晶体管的控制极与所述第一节点相连，所述第十开关晶体管的第一极与所述参考电压信号端相连，所述第十开关晶体管的第二极与所述第二节点相连。
可选地，在本发明实施例提供的上述移位寄存器中，所述输入模块包括：第十一开关晶体管；
所述第十一开关晶体管的控制极与其第一极均与所述输入信号端相连，所述第十一开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的上述移位寄存器中，所述复位模块包括：第十二开关晶体管；
所述第十二开关晶体管的控制极与所述复位信号端相连，所述第十二开关晶体管的第一极与所述参考电压信号端相连，所述第十二开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的上述移位寄存器中，所述移位寄存器还包括：节点稳定模块；
所述节点稳定模块用于在所述第三时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点。
可选地，在本发明实施例提供的上述移位寄存器中，所述节点稳定模块包括：第十三开关晶体管；
所述第十三开关晶体管的控制极与所述第三时钟信号端相连，所述第十二开关晶体管的第一极与所述输入信号端相连，所述第十二开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的上述移位寄存器中，所述移位寄存器还包括：输出稳定模块；
所述输出稳定模块用于在所述复位信号端的控制下将所述参考电压信号端的信号提供给所述驱动信号输出端。
可选地，在本发明实施例提供的上述移位寄存器中，所述输出稳定模块包括：第十四开关晶体管；
所述第十四开关晶体管的控制极与所述复位信号端相连，所述第十四开关晶体管的第一极与所述参考电压信号端相连，所述第十四开关晶体管的第二极与所述驱动信号输出端相连。
相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器；
第一级移位寄存器的输入信号端与帧触发信号端相连；
除所述第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与其相邻的上一级移位寄存器的驱动信号输出端相连；
除最后一级移位寄存器之外，其余各级移位寄存器的复位信号端分别与其相邻的下一级移位寄存器的驱动信号输出端相连。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述栅极驱动电路。
相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种移位寄存器的驱动方法，包括：输入阶段、输入保持阶段、输出阶段、输出削角阶段以及复位阶段；
在所述输入阶段，向所述输入信号端与所述第三时钟信号端分别提供第一电位信号，向所述复位信号端、所述第一时钟信号端、所述第二时钟信号端以及所述削角控制信号端分别提供第二电位信号，所述驱动信号输出端输出第二电位信号；
在所述输入保持阶段，向所述输入信号端、所述第三时钟信号端以及所述削角控制信号端分别提供第一电位信号，向所述复位信号端、所述第一时钟信号端以及所述第二时钟信号端分别提供第二电位信号，所述驱动信号输出端输出第二电位信号；
在所述输出阶段，向所述第一时钟信号端与所述第二时钟信号端分别提供第一电位信号，向所述输入信号端、所述复位信号端、所述第三时钟信号端以及所述削角控制信号端分别提供第二电位信号，所述驱动信号输出端输出第一电位信号；
在所述输出削角阶段，向所述第一时钟信号端、所述第二时钟信号端以及所述削角控制信号端分别提供第一电位信号，向所述输入信号端、所述复位信号端以及所述第三时钟信号端分别提供第二电位信号，所述驱动信号输出端输出第一电位信号；
在所述复位阶段，向所述复位信号端与所述第三时钟信号端分别提供第一电位信号，向所述输入信号端、所述第一时钟信号端、所述第二时钟信号端以及所述削角控制信号端分别提供第二电位信号，所述驱动信号输出端输出第二电位信号。
本发明有益效果如下：
本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、复位模块、节点控制模块、削角控制模块以及输出模块；输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；复位模块用于在复位信号端的控制下将参考电压信号端的信号提供给第一节点；节点控制模块用于使第一节点的信号的电位与第二节点的信号的电位相反；削角控制模块用于在第一时钟信号端的控制下将第一时钟信号端的信号提供给第三节点，在削角控制信号端的控制下将第二时钟信号端的信号提供给第三节点；其中，第二时钟信号端的信号的幅值小于第一时钟信号端的信号的幅值；输出模块用于在第一节点的信号的控制下将第三节点的信号提供给移位寄存器的驱动信号输出端，以及分别在第三时钟信号端与第二节点的信号的控制下将参考电压信号端的信号提供给驱动信号输出端。因此，可以通过设置削角控制模块且通过上述五个模块的相互配合，可以使驱动信号输出端输出的扫描信号的幅值发生改变，以形成具有削角波形的扫描信号，当将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以使跳变电压△Vp减小，从而改善显示面板的闪烁、残像等现象，提高显示面板的显示品质。
附图说明
图1为本发明实施例提供的移位寄存器的结构示意图之一；
图2a为本发明实施例提供的移位寄存器的结构示意图之二；
图2b为本发明实施例提供的移位寄存器的结构示意图之三；
图3为图2a所示的移位寄存器的具体结构示意图；
图4为图2b所示的移位寄存器的具体结构示意图；
图5为本发明实施例提供的输入输出时序图；
图6为本发明实施例提供的驱动方法的流程图；
图7为本发明实施例提供的栅极驱动电路的结构示意图；
图8为本发明实施例提供的栅极驱动电路输出的扫描信号的示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种移位寄存器，如图1所示，包括：输入模块10、复位模块20、节点控制模块30、削角控制模块40以及输出模块50；
输入模块10用于在输入信号端Input的控制下将输入信号端Input的信号提供给第一节点N1；
复位模块20用于在复位信号端Reset的控制下将参考电压信号端Vref的信号提供给第一节点N1；
节点控制模块30用于使第一节点N1的信号的电位与第二节点N2的信号的电位相反；
削角控制模块40用于在第一时钟信号端CK1的控制下将第一时钟信号端CK1的信号提供给第三节点N3，在削角控制信号端CS的控制下将第二时钟信号端CK2的信号提供给第三节点N3；其中，第二时钟信号端CK2的信号的幅值小于第一时钟信号端CK1的信号的幅值；
输出模块50用于在第一节点N1的信号的控制下将第三节点N3的信号提供给移位寄存器的驱动信号输出端Output，以及分别在第三时钟信号端CK3与第二节点N2的信号的控制下将参考电压信号端Vref的信号提供给驱动信号输出端Output。
本发明实施例提供的移位寄存器，包括：输入模块、复位模块、节点控制模块、削角控制模块以及输出模块；输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；复位模块用于在复位信号端的控制下将参考电压信号端的信号提供给第一节点；节点控制模块用于使第一节点的信号的电位与第二节点的信号的电位相反；削角控制模块用于在第一时钟信号端的控制下将第一时钟信号端的信号提供给第三节点，在削角控制信号端的控制下将第二时钟信号端的信号提供给第三节点；其中，第二时钟信号端的信号的幅值小于第一时钟信号端的信号的幅值；输出模块用于在第一节点的信号的控制下将第三节点的信号提供给移位寄存器的驱动信号输出端，以及分别在第三时钟信号端与第二节点的信号的控制下将参考电压信号端的信号提供给驱动信号输出端。本发明实施例提供的上述移位寄存器，通过设置削角控制模块且通过上述五个模块的相互配合，可以使驱动信号输出端输出的扫描信号的幅值发生改变，以形成具有削角波形的扫描信号，当将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以使跳变电压△Vp减小，从而改善显示面板的闪烁、残像等现象，提高显示面板的显示品质。
在具体实施时，在本发明实施例提供的移位寄存器中，第一时钟信号端的信号与第三时钟信号端的信号的周期相同，相位相反并且幅值相同。并且，第一时钟信号端的信号与第二时钟信号端的信号的周期相同，相位相同。
在具体实施时，在本发明实施例提供的移位寄存器中，削角控制信号端的信号可以为时钟信号，并且该时钟信号的周期是第一时钟信号端的信号的周期的n为正整数。具体地，可以使n＝1。在具体实施时，在本发明实施例提供的上述移位寄存器中，在n＝1时，在削角控制信号端的信号的一个周期内，当削角控制信号端的信号的占空比越接近第一时钟信号端的信号的占空比时，驱动信号输出端输出的扫描信号中削角的宽度越大。
在具体实施时，在本发明实施例提供的移位寄存器中，输入信号端的有效脉冲信号为高电位信号，参考电压信号端的信号为低电位信号。或者，输入信号端的有效脉冲信号为低电位信号，参考电压信号端的信号为高电位信号。
在具体实施时，在本发明实施例提供的移位寄存器中，如图2a与图2b所示，节点控制模块30可以包括：第一节点控制子模块31与第二节点控制子模块32；
第一节点控制子模块31分别与参考电压信号端Vref、第一节点N1以及第二节点N2相连，用于在第二节点N2的信号的控制下将参考电压信号端Vref的信号提供给第一节点N1；
第二节点控制子模块32分别与第三时钟信号端CK3、参考电压信号端Vref、第一节点N1以及第二节点N2相连，用于仅在第三时钟信号端CK3的控制下将第三时钟信号端CK3的信号提供给第二节点N2，在第一节点N1的信号的控制下将参考电压信号端Vref的信号提供给第二节点N2。
进一步地，当驱动信号输出端Output输出完成后，为了进一步保证驱动信号输出端Output的电位能够及时与输入信号端Input的有效脉冲信号的电位相反，在具体实施时，在本发明实施例提供的移位寄存器中，如图2b所示，移位寄存器还可以包括：输出稳定模块60；
输出稳定模块60用于在复位信号端Reset的控制下将参考电压信号端Vref的信号提供给驱动信号输出端Output。
进一步地，为了使第一节点N1的电位处于稳定状态，在具体实施时，在本发明实施例提供的移位寄存器中，如图2b所示，移位寄存器还可以包括：节点稳定模块70；
节点稳定模块70用于在第三时钟信号端CK3的控制下将输入信号端Input的信号提供给第一节点N1。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。
具体地，在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，输入模块10可以包括：第十一开关晶体管M11；
第十一开关晶体管M11的控制极与其第一极均与输入信号端Input相连，第十一开关晶体管M11的第二极与第一节点N1相连。
在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，第十一开关晶体管M11可以为N型晶体管。或者，第十一开关晶体管也可以为P型晶体管。在实际应用中，第十一开关晶体管的具体类型需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的移位寄存器中，第十开关晶体管在输入信号端的信号的控制下处于导通状态时，可以将输入信号端的信号提供给第一节点。
具体地，在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，复位模块20可以包括：第十二开关晶体管M12；
第十二开关晶体管M12的控制极与复位信号端Reset相连，第十二开关晶体管M12的第一极与参考电压信号端Vref相连，第十二开关晶体管M12的第二极与第一节点N1相连。
在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，第十二开关晶体管M12可以为N型晶体管。或者，第十二开关晶体管也可以为P型晶体管。在实际应用中，第十二开关晶体管的具体类型需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的移位寄存器中，第十二开关晶体管在复位信号端的信号的控制下处于导通状态时，可以将参考电压信号端的信号提供给第一节点。
具体地，在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，削角控制模块40可以包括：第一开关晶体管M1与第二开关晶体管M2；
第一开关晶体管M1的控制极与削角控制信号端CS相连，第一开关晶体管M1的第一极与第二时钟信号端CK2相连，第一开关晶体管M1的第二极与第三节点N3相连；
第二开关晶体管M2的控制极与其第一极均与第一时钟信号端CK1相连，第二开关晶体管M2的第二极与第三节点N3相连。
在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，第一开关晶体管M1与第二开关晶体管M2可以为N型晶体管。或者，第一开关晶体管与第二开关晶体管也可以为P型晶体管。在实际应用中，第一开关晶体管与第二开关晶体管的具体类型需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的移位寄存器中，第一开关晶体管在削角控制信号端的信号的控制下处于导通状态时，可以将第二时钟信号端的信号提供给第三节点。第二开关晶体管在第一时钟信号端的控制下处于导通状态时，可以将第一时钟信号端的信号提供给第三节点。
具体地，在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，第一节点控制子模块31可以包括：第六开关晶体管M6；
第六开关晶体管M6的控制极与第二节点N2相连，第六开关晶体管M6的第一极与参考电压信号端Vref相连，第六开关晶体管M6的第二极与第一节点N1相连。
在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，第六开关晶体管M6可以为N型晶体管。或者，第六开关晶体管也可以为P型晶体管。在实际应用中，第六开关晶体管的具体类型需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的移位寄存器中，第六开关晶体管在第二节点的信号的控制下处于导通状态时，可以将参考电压信号端的信号提供给第一节点。
具体地，在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，第二节点控制子模块32可以包括：第七开关晶体管M7、第八开关晶体管M8、第九开关晶体管M9以及第十开关晶体管M10；
第七开关晶体管M7的控制极与其第一极均与第三时钟信号端CK3相连，第七开关晶体管M7的第二极分别与第八开关晶体管M8的控制极以及第九开关晶体管M9的第二极相连；
第八开关晶体管M8的第一极与第三时钟信号端CK3相连，第八开关晶体管M8的第二极与第二节点N2相连；
第九开关晶体管M9的控制极与第一节点N1相连，第九开关晶体管M9的第一极与参考电压信号端Vref相连；
第十开关晶体管M10的控制极与第一节点N1相连，第十开关晶体管M10的第一极与参考电压信号端Vref相连，第十开关晶体管M10的第二极与第二节点N2相连。
在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，第七开关晶体管M7、第八开关晶体管M8、第九开关晶体管M9以及第十开关晶体管M10可以为N型晶体管。或者，第七开关晶体管、第八开关晶体管、第九开关晶体管以及第十开关晶体管也可以为P型晶体管。在实际应用中，第七开关晶体管、第八开关晶体管、第九开关晶体管以及第十开关晶体管的具体类型需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的移位寄存器中，第七开关晶体管在第三时钟信号端的信号的控制下处于导通状态时，可以将第三时钟信号端的信号分别提供给第八开关晶体管的控制极以及第九开关晶体管的第二极。第八开关晶体管在其控制极的信号的控制下处于导通状态时，可以将第三时钟信号端的信号提供给第二节点。第九开关晶体管在第一节点的信号的控制下处于导通状态时，可以将参考电压信号端的信号提供给第八开关晶体管的控制极。第十开关晶体管在第一节点的信号的控制下处于导通状态时，可以将参考电压信号端的信号提供给第二节点。
在具体实施时，在本发明实施例提供的移位寄存器中，在工艺制备时一般将第九开关晶体管的尺寸设置的比第七开关晶体管的尺寸大，这样设置使得当输入信号端的信号为有效脉冲信号时，第一节点的电位为输入信号端的有效脉冲信号的电位，可以使第九开关晶体管在第一节点的控制下将参考电压信号端的信号提供给第二节点的速率大于第七开关晶体管在第三时钟信号端的信号的控制下将第三时钟信号端的信号提供给第二节点的速率，从而保证在此阶段第二节点的电位与第一节点的电位相反。
在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，输出模块50可以包括：第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5以及存储电容Cst；
第三开关晶体管M3的控制极与第一节点N1相连，第三开关晶体管M3的第一极与第三节点N3相连，第三开关晶体管M3的第二极与驱动信号输出端Output相连；
第四开关晶体管M4的控制极与第二节点N2相连，第四开关晶体管M4的第一极与参考电压信号端Vref相连，第四开关晶体管M4的第二极与驱动信号输出端Output相连；
第五开关晶体管M5的控制极与第三时钟信号端CK3相连，第五开关晶体管M5的第一极与参考电压信号端Vref相连，第五开关晶体管M5的第二极与驱动信号输出端Output相连；
存储电容Cst的第一端与第一节点N1相连，存储电容Cst的另一端与驱动信号输出端Output相连。
在具体实施时，在本发明实施例提供的移位寄存器中，如图3与图4所示，第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5可以为N型晶体管。或者，第三开关晶体管、第四开关晶体管、第五开关晶体管也可以为P型晶体管。在实际应用中，第三开关晶体管、第四开关晶体管、第五开关晶体管的具体类型需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的移位寄存器中，第三开关晶体管在第一节点的信号的控制下处于导通状态时，可以将第三节点的信号提供给驱动信号输出端。第四开关晶体管在第二节点的信号的控制下处于导通状态时，可以将参考电压信号端的信号提供给驱动信号输出端。第五开关晶体管在第三时钟信号端的信号的控制下处于导通状态时，可以将参考电压信号端的信号提供给驱动信号输出端。存储电容可以在第一节点的信号与驱动信号输出端的信号的控制下进行充电或放电，以及当第一节点处于浮接状态时，由于存储电容的自举作用，可以保持其两端的电压差稳定，即保持第一节点与驱动信号输出端之间的电压差稳定。
在具体实施时，在本发明实施例提供的移位寄存器中，如图4所示，节点稳定模块70可以包括：第十三开关晶体管M13；
第十三开关晶体管M13的控制极与第三时钟信号端CK3相连，第十三开关晶体管M13的第一极与输入信号端Input相连，第十三开关晶体管M13的第二极与第一节点N1相连。
在具体实施时，在本发明实施例提供的移位寄存器中，如图4所示，第十三开关晶体管M13可以为N型晶体管。或者，第十三开关晶体管也可以为P型晶体管。在实际应用中，第十三开关晶体管的具体类型需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的移位寄存器中，第十三开关晶体管在第三时钟信号端的信号的控制下处于导通状态时，可以将输入信号端的信号提供给第一节点。
在具体实施时，在本发明实施例提供的移位寄存器中，如图4所示，输出稳定模块60可以包括：第十四开关晶体管M14；
第十四开关晶体管M14的控制极与复位信号端Reset相连，第十四开关晶体管M14的第一极与参考电压信号端Vref相连，第十四开关晶体管M14的第二极与驱动信号输出端Output相连。
在具体实施时，在本发明实施例提供的移位寄存器中，如图4所示，第十四开关晶体管M14可以为N型晶体管。或者，第十四开关晶体管也可以为P型晶体管。在实际应用中，第十四开关晶体管的具体类型需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的移位寄存器中，第十四开关晶体管在复位信号端的信号的控制下处于导通状态时，可以将参考电压信号端的信号提供给驱动信号输出端。
以上仅是举例说明本发明实施例提供的移位寄存器中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，为了降低制备工艺，在具体实施时，在本发明实施例提供的移位寄存器中，当输入信号端Input的有效脉冲电位为高电位时，如图3和图4所示，所有开关晶体管均可以为N型开关晶体管。
或者，在具体实施时，当输入信号端的有效脉冲电位为低电位时，所有开关晶体管均可以为P型开关晶体管，在此不作限定。
进一步的，在具体实施时，在本发明实施例提供的上述移位寄存器中，N型的开关晶体管在高电位信号作用下导通，在低电位信号作用下截止；P型的开关晶体管在高电位信号作用下截止，在低电位信号作用下导通。
需要说明的是，本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。在具体实施中，上述开关晶体管的控制极为其栅极，根据开关晶体管的类型以及信号的不同，可以将其第一极作为源极，第二极作为漏极；或者，将第一极作为漏极，第二极作为源极，在此不具体区分。
下面结合电路时序图对本发明实施例提供的上述移位寄存器的工作过程作以描述。其中，以n＝1为例进行说明。下述描述中以1表示高电位信号，0表示低电位信号，其中，1和0代表其逻辑电位，仅是为了更好的解释本发明实施例提供的上述移位寄存器的工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电位。
实施例一、
以图4所示的移位寄存器的结构为例对其工作过程作以描述，其中，参考电压信号端Vref的信号为低电位信号，对应的输入输出时序图如图5所示。具体地，选取如图5所示的输入输出时序图中的输入阶段T1、输入保持阶段T2、输出阶段T3、输出削角阶段T4和复位阶段T5五个阶段。其中，Va代表第一时钟信号端CK1的信号的幅值，Vb代表第三时钟信号端CK3的幅值，Vc代表在输出削角阶段T4中第三节点N3的信号的幅值；其中，Va>Vb。
在输入阶段T1，Input＝1，Reset＝0，CK1＝0，CK2＝0，CK3＝1，CS＝0。
由于Input＝1，因此第十一开关晶体管M11导通以将输入信号端Input的高电位信号提供给第一节点N1，使第一节点N1的信号为高电位信号，以控制第三开关晶体管M3、第九开关晶体管M9以及第十开关晶体管M10均导通。导通的第九开关晶体管M9可以将参考电压信号端Vref的低电位信号提供给第八开关晶体管M8的控制极，以控制第八开关晶体管M8截止。导通的第十开关晶体管M10可以将参考电压信号端Vref的低电位信号提供给第二节点N2，以使第二节点N2的信号为低电位信号，以控制第四开关晶体管M4与第六开关晶体管M6均截止。由于CK1＝0，因此第二开关晶体管M2截止。由于CS＝0，因此第一开关晶体管M1截止。由于CK3＝1，因此第五开关晶体管M5导通以将参考电压信号端Vref的低电位信号提供给驱动信号输出端Output，使存储电容Cst充电，驱动信号输出端Output输出低电位的扫描信号。并且由于CK3＝1，因此第十三开关晶体管M13导通以将输入信号端Input的高电位信号提供给第一节点N1，进一步使第一节点N1的信号为高电位信号。由于Reset＝0，因此第十二开关晶体管M12与第十四开关晶体管M14均截止。
在输入保持阶段T2，Input＝1，Reset＝0，CK1＝0，CK2＝0，CK3＝1，CS＝1。
由于Input＝1，因此第十一开关晶体管M11导通以将输入信号端Input的高电位信号提供给第一节点N1，使第一节点N1的信号为高电位信号，以控制第三开关晶体管M3、第九开关晶体管M9以及第十开关晶体管M10均导通。导通的第九开关晶体管M9可以将参考电压信号端Vref的低电位信号提供给第八开关晶体管M8的控制极，以控制第八开关晶体管M8截止。导通的第十开关晶体管M10可以将参考电压信号端Vref的低电位信号提供给第二节点N2，以使第二节点N2的信号为低电位信号，以控制第四开关晶体管M4与第六开关晶体管M6均截止。由于CK1＝0，因此第二开关晶体管M2截止。由于CS＝1，因此第一开关晶体管M1导通且第三开关晶体管M3导通可以将第二时钟信号端CK2的低电位信号提供给驱动信号输出端Output。由于CK3＝1，因此第五开关晶体管M5导通以将参考电压信号端Vref的低电位信号提供给驱动信号输出端Output，使存储电容Cst充电，驱动信号输出端Output输出低电位的扫描信号。并且由于CK3＝1，因此第十三开关晶体管M13导通以将输入信号端Input的高电位信号提供给第一节点N1，进一步使第一节点N1的信号为高电位信号。由于Reset＝0，因此第十二开关晶体管M12与第十四开关晶体管M14均截止。
在输出阶段T3，Input＝0，Reset＝0，CK1＝1，CK2＝1，CK3＝0，CS＝0。
由于Input＝0，因此第十一开关晶体管M11截止，使第一节点N1处于浮接状态。由于第一节点N1处于浮接状态，由于存储电容Cst的自举作用，可以保持第一节点N1的信号为高电位信号，以控制第三开关晶体管M3、第九开关晶体管M9以及第十开关晶体管M10均导通。由于CK1＝1，因此第二开关晶体管M2导通以及第一时钟信号端CK1的高电位信号提供给第三节点N3。由于第三开关晶体管M3导通，可以将第一时钟信号端CK1的高电位信号提供给驱动信号输出端Output，使驱动信号输出端Output输出高电位的扫描信号。由于存储电容Cst的自举作用可以保持其两端的电压差稳定，使得第一节点N1的信号的电位进一步被拉高，以使第三开关晶体管M3、第九开关晶体管M9以将第十开关晶体管M10均完全导通。完全导通的第三开关晶体管M3可以使第一时钟信号端CK1的高电位信号无电压损失的提供给驱动信号输出端Output，使得扫描信号的幅值为Va。完全导通的第九开关晶体管M9可以将参考电压信号端Vref的低电位信号提供给第八开关晶体管M8的控制极，以控制第八开关晶体管M8截止。完全导通的第十开关晶体管M10可以将参考电压信号端Vref的低电位信号提供给第二节点N2，以使第二节点N2的信号为低电位信号，以控制第四开关晶体管M4与第六开关晶体管M6均截止。由于CS＝0，因此第一开关晶体管M1截止。由于CK3＝0，因此第五开关晶体管M5与第十三开关晶体管M13均截止。由于Reset＝0，因此第十二开关晶体管M12与第十四开关晶体管M14均截止。
在输出削角阶段T4，Input＝0，Reset＝0，CK1＝1，CK2＝1，CK3＝0，CS＝1。
由于Input＝0，因此第十一开关晶体管M11截止，使第一节点N1处于浮接状态。由于第一节点N1处于浮接状态，由于存储电容Cst的自举作用，可以保持第一节点N1的信号为高电位信号，以控制第三开关晶体管M3、第九开关晶体管M9以及第十开关晶体管M10均导通。由于CK1＝1，因此第二开关晶体管M2导通以将第一时钟信号端CK1的高电位信号提供给第三节点N3。由于CS＝1，因此第一开关晶体管M1导通以将第二时钟信号端CK2的高电位信号提供给第三节点N3。由于第三开关晶体管M3导通，可以将第三节点N3的信号提供给驱动信号输出端Output，使驱动信号输出端Output输出削角后的高电位的扫描信号。由于存储电容Cst的自举作用可以保持其两端的电压差稳定，使得第一节点N1的信号的电位进一步被拉高，以使第三开关晶体管M3、第九开关晶体管M9以及第十开关晶体管M10均完全导通。完全导通的第三开关晶体管M3可以使第三节点N3的信号无电压损失的提供给驱动信号输出端Output。其中，由于Va>Vb，因此可以将第一时钟信号端CK1的信号与第二时钟信号端CK2的信号之间的关系，看作电流由第一时钟信号端CK1经由第二开关晶体管M2、第三节点N3、以及第一开关晶体管M1流向第二时钟信号端CK2的电流通路，根据电流守恒定律，可以的得到：即其中，R1代表第一开关晶体管M1导通时的电阻，R2代表第二开关晶体管M2导通时的电阻。使得Va>Vc>Vb。因此，第三开关晶体管M3将第三节点N3的信号无电压损失的提供给驱动信号输出端Output后使得扫描信号的幅值为Vc，从而可以实现具有削角波形的扫描信号的输出。完全导通的第九开关晶体管M9可以将参考电压信号端Vref的低电位信号提供给第八开关晶体管M8的控制极，以控制第八开关晶体管M8截止。完全导通的第十开关晶体管M10可以将参考电压信号端Vref的低电位信号提供给第二节点N2，以使第二节点N2的信号为低电位信号，以控制第四开关晶体管M4与第六开关晶体管M6均截止。由于CK3＝0，因此第五开关晶体管M5与第十三开关晶体管M13均截止。由于Reset＝0，因此第十二开关晶体管M12与第十四开关晶体管M14均截止。
在复位阶段T5，Input＝0，Reset＝1，CK1＝0，CK2＝0，CK3＝1，CS＝0。
由于Input＝0，因此第十一开关晶体管M11截止。由于Reset＝1，因此第十二开关晶体管M12导通以将参考电压信号端Vref的低电位信号提供给第一节点N1，使第一节点N1的信号为低电位信号，以控制第三开关晶体管M3、第九开关晶体管M9以及第十开关晶体管M10均截止。由于CK3＝1，因此第七开关晶体管M7导通并将第三时钟信号端CK3的高电位信号提供给第八开关晶体管M8的控制极以控制第八开关晶体管M8导通。导通的第八开关晶体管M8将第三时钟信号端CK3的高电位信号提供给第二节点N2，使第二节点N2的信号为高电位信号，以控制第四开关晶体管M4与第六开关晶体管M6均导通。导通的第六开关晶体管M6将参考电压信号端Vref的低电位信号提供给第一节点N1，进一步使第一节点N1的信号为低电位信号。导通的第四开关晶体管M4将参考电压信号端Vref的低电位信号提供给驱动信号输出端Output，使驱动信号输出端Output输出低电位的扫描信号。由于CK3＝1，因此第五开关晶体管M5导通以将参考电压信号端Vref的低电位信号提供给驱动信号输出端Output，进一步使驱动信号输出端Output输出低电位的扫描信号。并且由于CK3＝1，因此第十三开关晶体管M13导通以将输入信号端Input的低电位信号提供给第一节点N1，进一步使第一节点N1的信号为高电位信号。由于Reset＝1，因此第十四开关晶体管M14导通以将参考电压信号端Vref的低电位信号提供给驱动信号输出端Output，进一步使驱动信号输出端Output输出低电位的扫描信号。
在复位阶段T5之后，还可以包括复位保持阶段T6。在复位保持阶段T6中，Input＝0，Reset＝1，CK1＝0，CK2＝0，CK3＝1，CS＝1，可以看出除削角控制信号端CS的信号变为高电位之外，其余信号均与复位阶段T5中的相同。由于第三开关晶体管M3截止，因此第二时钟信号端CK2的信号也不会传输到驱动信号输出端Output，因此驱动信号输出端Output保持输出低电位的扫描信号。复位保持阶段T6其余工作过程与复位阶段T5的工作过程基本相同，在此不作赘述。
在复位保持阶段T6之后，还可以包括：第一输出保持阶段T7和第二输出保持阶段T8。在第一输出保持阶段T7中，Input＝0，Reset＝0，CK1＝1，CK2＝1，CK3＝0。由于Input＝0，因此第十一开关晶体管M11截止。由于Reset＝0，因此第十二开关晶体管M12截止。由于CK3＝0，因此第七开关晶体管M7截止。因此第二节点N2处于浮接状态。由于未有低电位信号传输到第二节点N2，因此第二节点N2仍保持为高电位信号，以控制第四开关晶体管M4与第六开关晶体管M6均导通。导通的第六开关晶体管M6将参考电压信号端Vref的低电位信号提供给第一节点N1，使第一节点N1的信号为低电位信号。以控制第三开关晶体管M3、第九开关晶体管M9以及第十开关晶体管M10均截止。导通的第四开关晶体管M4将参考电压信号端Vref的低电位信号提供给驱动信号输出端Output，使驱动信号输出端Output输出低电位的扫描信号。
在第二输出保持阶段T8中，Input＝0，Reset＝0，CK1＝0，CK2＝0，CK3＝1。由于Input＝0，因此第十一开关晶体管M11截止。由于Reset＝0，因此第十二开关晶体管M12截止。由于CK3＝1，因此第七开关晶体管M7导通以将第三时钟信号端CK3的高电位信号提供给第八开关晶体管M8的控制极，以控制第八开关晶体管M8导通。导通的第八开关晶体管M8将第三时钟信号端CK3的高电位信号提供给第二节点N2，使第二节点N2的信号为高电位信号，以控制第四开关晶体管M4与第六开关晶体管M6均导通。导通的第六开关晶体管M6将参考电压信号端Vref的低电位信号提供给第一节点N1，使第一节点N1的信号为低电位信号，以控制第三开关晶体管M3、第九开关晶体管M9以及第十开关晶体管M10均截止。导通的第四开关晶体管M4将参考电压信号端Vref的低电位信号提供给驱动信号输出端Output，使驱动信号输出端Output输出低电位的扫描信号。由于CK3＝1，因此第五开关晶体管M5导通以将参考电压信号端Vref的低电位信号提供给驱动信号输出端Output，进一步使驱动信号输出端Output输出低电位的扫描信号。
在本发明实施例提供的上述移位寄存器中，在第二输出保持阶段T8之后，一直重复执行第一输出保持阶段T7和第二输出保持阶段T8的工作过程，直至下一帧开始。
在实施例一中，由于输出阶段T3与输出削角阶段T4可以分别将不同幅值的第一时钟信号端的信号和第二时钟信号端的信号提供给驱动信号输出端，因此可以使驱动信号输出端输出高电位的具有削角波形的扫描信号，以形成具有削角波形的扫描信号。并且，第一开关晶体管的电阻R1与第二开关晶体管的电阻R2分别由开关晶体管的长宽比决定，在开关晶体管的长宽比越大时，其对应的电阻越小。因此也可以通过调整第一开关晶体管的电阻R1与第二开关晶体管的电阻R2，来调整Vc的大小。当然，也可以通过调整第一时钟信号端的信号的幅值与第二时钟信号端的信号的幅值，来调整Vc的大小。在第一时钟信号端的信号的幅值与第二时钟信号端的信号的幅值的差异越大时，得到的扫描信号的削角后的幅值差异越大。
一般在液晶显示面板中，像素电极上的电压产生的跳变电压ΔVp满足公式：其中，Cgs代表显示晶体管中栅极和漏极之间的耦合电容的电容值，Clc代表液晶层的电容值，C0为其余相关耦合电容的电容值，Vgh代表扫描信号的高电位信号的电压值，Vgl代表扫描信号的低电位信号的电压值。实施例一中的输出削角阶段输出的扫描信号的幅值相比输出阶段的幅值减小，即使扫描信号的Vgh减小，根据ΔVp满足公式可知，可以使ΔVp的值减小，从而改善显示面板的闪烁、残像等现象，提高显示面板的显示品质。
基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种移位寄存器的驱动方法，如图6所示，包括：输入阶段、输入保持阶段、输出阶段、输出削角阶段以及复位阶段；
S601、在输入阶段，向输入信号端与第三时钟信号端分别提供第一电位信号，向复位信号端、第一时钟信号端、第二时钟信号端以及削角控制信号端分别提供第二电位信号，驱动信号输出端输出第二电位信号；
S602、在输入保持阶段，向输入信号端、第三时钟信号端以及削角控制信号端分别提供第一电位信号，向复位信号端、第一时钟信号端以及第二时钟信号端分别提供第二电位信号，驱动信号输出端输出第二电位信号；
S603、在输出阶段，向第一时钟信号端与第二时钟信号端分别提供第一电位信号，向输入信号端、复位信号端、第三时钟信号端以及削角控制信号端分别提供第二电位信号，驱动信号输出端输出第一电位信号；
S604、在输出削角阶段，向第一时钟信号端、第二时钟信号端以及削角控制信号端分别提供第一电位信号，向输入信号端、复位信号端以及第三时钟信号端分别提供第二电位信号，驱动信号输出端输出第一电位信号；
S605、在复位阶段，向复位信号端与第三时钟信号端分别提供第一电位信号，向输入信号端、第一时钟信号端、第二时钟信号端以及削角控制信号端分别提供第二电位信号，驱动信号输出端输出第二电位信号。
本发明实施例提供的驱动方法，可以使驱动信号输出端输出的扫描信号的幅值发生改变，以形成具有削角波形的扫描信号，当将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以使跳变电压△Vp减小，从而改善显示面板的闪烁、残像等现象，提高显示面板的显示品质。
在具体实施时，在本发明实施例提供的驱动方法中，第一电位信号为高电位信号，第二电位信号为低电位信号。或者，第一电位信号为低电位信号，第二电位信号为高电位信号。
在具体实施时，在本发明实施例提供的驱动方法中，在复位阶段之后，还可以包括：复位保持阶段，向输入信号端、第一时钟信号端、第二时钟信号端分别提供第二电位信号，向复位信号端、第三时钟信号端以及削角控制信号端分别提供第一电位信号。
在具体实施时，在本发明实施例提供的驱动方法中，在复位保持阶段之后，还可以包括：第一输出保持阶段与第二输出保持阶段；
在第一输出保持阶段，向输入信号端、复位信号端、第三时钟信号端分别提供第二电位信号，向第一时钟信号端与第二时钟信号端分别提供第一电位信号；其中先向削角控制信号端提供第二电位信号，之后再向削角控制信号端提供第一电位信号。
在第二输出保持阶段，向输入信号端、复位信号端、第一时钟信号端以及第二时钟信号端分别提供第二电位信号，向第三时钟信号端向分别提供第一电位信号；其中先向削角控制信号端提供第二电位信号，之后再向削角控制信号端提供第一电位信号。
基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图7所示，包括级联的多个本发明实施例提供的任一种移位寄存器：SR(1)、SR(2)…SR(n-1)、SR(n)、SR(n+1)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)，其中，
第一级移位寄存器SR(1)的输入信号端Input与帧触发信号端STV相连；
除第一级移位寄存器SR(1)之外，其余各级移位寄存器SR(n)的输入信号端Input分别与其相邻的上一级移位寄存器SR(n-1)的驱动信号输出端Output_n-1相连；
除最后一级移位寄存器SR(N)之外，其余各级移位寄存器SR(n)的复位信号端Reset分别与其相邻的下一级移位寄存器SR(n+1)的驱动信号输出端Output_n+1相连。
具体地，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明实施例提供的上述任一种移位寄存器在功能和结构上均相同，重复之处不再赘述。在具体实施时，本发明提供的上述栅极驱动电路中各级移位寄存器SR(n)输出的扫描信号Gate_n如图8所示。
在具体实施时，在本发明提供的上述栅极驱动电路中，各级移位寄存器的参考电压信号端均与同一参考信号控制端相连。
在具体实施时，在本发明提供的上述栅极驱动电路中，如图7所示，第2k-1级移位寄存器的第一时钟信号端CK1和第2k级移位寄存器的第三时钟信号端CK3均与同一时钟端即第一时钟端ck1相连；第2k-1级移位寄存器的第三时钟信号端CK3和第2k级移位寄存器的第一时钟信号端CK1均与同一时钟端即第三时钟端ck3相连。并且，第2k-1级移位寄存器的第二时钟信号端CK2均与同一时钟端即第二时钟端ck2相连；第2k级移位寄存器的第二时钟信号端CK2均与同一时钟端即第四时钟端ck4相连；其中，k为正整数。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明提供的上述栅极驱动电路。通过该栅极驱动电路为显示装置中显示面板的各栅线提供具有削角波形的扫描信号，其具体实施可参见上述移位寄存器的实施过程，相同之处不再赘述。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、复位模块、节点控制模块、削角控制模块以及输出模块；输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；复位模块用于在复位信号端的控制下将参考电压信号端的信号提供给第一节点；节点控制模块用于使第一节点的信号的电位与第二节点的信号的电位相反；削角控制模块用于在第一时钟信号端的控制下将第一时钟信号端的信号提供给第三节点，在削角控制信号端的控制下将第二时钟信号端的信号提供给第三节点；其中，第二时钟信号端的信号的幅值小于第一时钟信号端的信号的幅值；输出模块用于在第一节点的信号的控制下将第三节点的信号提供给移位寄存器的驱动信号输出端，以及分别在第三时钟信号端与第二节点的信号的控制下将参考电压信号端的信号提供给驱动信号输出端。因此，可以通过设置削角控制模块且通过上述五个模块的相互配合，可以使驱动信号输出端输出的扫描信号的幅值发生改变，以形成具有削角波形的扫描信号，当将该具有削角波形的扫描信号依次通过各行栅线输入到对应行中的各像素单元时，可以使跳变电压△Vp减小，从而改善显示面板的闪烁、残像等现象，提高显示面板的显示品质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种移位寄存器，其特征在于，包括：输入模块、复位模块、节点控制模块、削角控制模块以及输出模块；
所述输入模块用于在输入信号端的控制下将输入信号端的信号提供给第一节点；
所述复位模块用于在复位信号端的控制下将参考电压信号端的信号提供给所述第一节点；
所述节点控制模块用于使所述第一节点的信号的电位与第二节点的信号的电位相反；
所述削角控制模块用于在第一时钟信号端的控制下将所述第一时钟信号端的信号提供给第三节点，在削角控制信号端的控制下将第二时钟信号端的信号提供给所述第三节点；其中，所述第二时钟信号端的信号的幅值小于所述第一时钟信号端的信号的幅值；
所述输出模块用于在所述第一节点的信号的控制下将所述第三节点的信号提供给所述移位寄存器的驱动信号输出端，以及分别在第三时钟信号端与所述第二节点的信号的控制下将所述参考电压信号端的信号提供给所述驱动信号输出端。
2.如权利要求1所述的移位寄存器，其特征在于，所述削角控制模块包括：第一开关晶体管与第二开关晶体管；
所述第一开关晶体管的控制极与所述削角控制信号端相连，所述第一开关晶体管的第一极与所述第二时钟信号端相连，所述第一开关晶体管的第二极与所述第三节点相连；
所述第二开关晶体管的控制极与其第一极均与所述第一时钟信号端相连，所述第二开关晶体管的第二极与所述第三节点相连。
3.如权利要求1所述的移位寄存器，其特征在于，所述输出模块包括：第三开关晶体管、第四开关晶体管、第五开关晶体管以及存储电容；
所述第三开关晶体管的控制极与所述第一节点相连，所述第三开关晶体管的第一极与所述第三节点相连，所述第三开关晶体管的第二极与所述驱动信号输出端相连；
所述第四开关晶体管的控制极与所述第二节点相连，所述第四开关晶体管的第一极与所述参考电压信号端相连，所述第四开关晶体管的第二极与所述驱动信号输出端相连；
所述第五开关晶体管的控制极与所述第三时钟信号端相连，所述第五开关晶体管的第一极与所述参考电压信号端相连，所述第五开关晶体管的第二极与所述驱动信号输出端相连；
所述存储电容的第一端与所述第一节点相连，所述存储电容的另一端与所述驱动信号输出端相连。
4.如权利要求1所述的移位寄存器，其特征在于，所述节点控制模块包括：第一节点控制子模块与第二节点控制子模块；
所述第一节点控制子模块分别与所述参考电压信号端、所述第一节点以及所述第二节点相连，用于在所述第二节点的信号的控制下将所述参考电压信号端的信号提供给所述第一节点；
所述第二节点控制子模块分别与所述第三时钟信号端、所述参考电压信号端、所述第一节点以及所述第二节点相连，用于仅在所述第三时钟信号端的控制下将所述第三时钟信号端的信号提供给所述第二节点，在所述第一节点的信号的控制下将所述参考电压信号端的信号提供给所述第二节点。
5.如权利要求4所述的移位寄存器，其特征在于，所述第一节点控制子模块包括：第六开关晶体管；
所述第六开关晶体管的控制极与所述第二节点相连，所述第六开关晶体管的第一极与所述参考电压信号端相连，所述第六开关晶体管的第二极与所述第一节点相连。
6.如权利要求4所述的移位寄存器，其特征在于，所述第二节点控制子模块包括：第七开关晶体管、第八开关晶体管、第九开关晶体管以及第十开关晶体管；
所述第七开关晶体管的控制极与其第一极均与所述第三时钟信号端相连，所述第七开关晶体管的第二极分别与所述第八开关晶体管的控制极以及所述第九开关晶体管的第二极相连；
所述第八开关晶体管的第一极与所述第三时钟信号端相连，所述第八开关晶体管的第二极与所述第二节点相连；
所述第九开关晶体管的控制极与所述第一节点相连，所述第九开关晶体管的第一极与所述参考电压信号端相连；
所述第十开关晶体管的控制极与所述第一节点相连，所述第十开关晶体管的第一极与所述参考电压信号端相连，所述第十开关晶体管的第二极与所述第二节点相连。
7.如权利要求1所述的移位寄存器，其特征在于，所述输入模块包括：第十一开关晶体管；
所述第十一开关晶体管的控制极与其第一极均与所述输入信号端相连，所述第十一开关晶体管的第二极与所述第一节点相连。
8.如权利要求1所述的移位寄存器，其特征在于，所述复位模块包括：第十二开关晶体管；
所述第十二开关晶体管的控制极与所述复位信号端相连，所述第十二开关晶体管的第一极与所述参考电压信号端相连，所述第十二开关晶体管的第二极与所述第一节点相连。
9.如权利要求1-8任一项所述的移位寄存器，其特征在于，所述移位寄存器还包括：节点稳定模块；
所述节点稳定模块用于在所述第三时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点。
10.如权利要求9所述的移位寄存器，其特征在于，所述节点稳定模块包括：第十三开关晶体管；
所述第十三开关晶体管的控制极与所述第三时钟信号端相连，所述第十二开关晶体管的第一极与所述输入信号端相连，所述第十二开关晶体管的第二极与所述第一节点相连。
11.如权利要求1-8任一项所述的移位寄存器，其特征在于，所述移位寄存器还包括：输出稳定模块；
所述输出稳定模块用于在所述复位信号端的控制下将所述参考电压信号端的信号提供给所述驱动信号输出端。
12.如权利要求11所述的移位寄存器，其特征在于，所述输出稳定模块包括：第十四开关晶体管；
所述第十四开关晶体管的控制极与所述复位信号端相连，所述第十四开关晶体管的第一极与所述参考电压信号端相连，所述第十四开关晶体管的第二极与所述驱动信号输出端相连。
13.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-12任一项所述的移位寄存器；
第一级移位寄存器的输入信号端与帧触发信号端相连；
除所述第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与其相邻的上一级移位寄存器的驱动信号输出端相连；
除最后一级移位寄存器之外，其余各级移位寄存器的复位信号端分别与其相邻的下一级移位寄存器的驱动信号输出端相连。
14.一种显示装置，其特征在于，包括如权利要求13所述的栅极驱动电路。
15.一种如权利要求1-12任一项所述的移位寄存器的驱动方法，其特征在于，包括：输入阶段、输入保持阶段、输出阶段、输出削角阶段以及复位阶段；
在所述输入阶段，向所述输入信号端与所述第三时钟信号端分别提供第一电位信号，向所述复位信号端、所述第一时钟信号端、所述第二时钟信号端以及所述削角控制信号端分别提供第二电位信号，所述驱动信号输出端输出第二电位信号；
在所述输入保持阶段，向所述输入信号端、所述第三时钟信号端以及所述削角控制信号端分别提供第一电位信号，向所述复位信号端、所述第一时钟信号端以及所述第二时钟信号端分别提供第二电位信号，所述驱动信号输出端输出第二电位信号；
在所述输出阶段，向所述第一时钟信号端与所述第二时钟信号端分别提供第一电位信号，向所述输入信号端、所述复位信号端、所述第三时钟信号端以及所述削角控制信号端分别提供第二电位信号，所述驱动信号输出端输出第一电位信号；
在所述输出削角阶段，向所述第一时钟信号端、所述第二时钟信号端以及所述削角控制信号端分别提供第一电位信号，向所述输入信号端、所述复位信号端以及所述第三时钟信号端分别提供第二电位信号，所述驱动信号输出端输出第一电位信号；
在所述复位阶段，向所述复位信号端与所述第三时钟信号端分别提供第一电位信号，向所述输入信号端、所述第一时钟信号端、所述第二时钟信号端以及所述削角控制信号端分别提供第二电位信号，所述驱动信号输出端输出第二电位信号。
CN201710821713.8A 2017-09-13 2017-09-13 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 Active CN107342038B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710821713.8A CN107342038B (zh) 2017-09-13 2017-09-13 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US15/979,701 US10685615B2 (en) 2017-09-13 2018-05-15 Shift register and driving method thereof, gate driving circuit, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710821713.8A CN107342038B (zh) 2017-09-13 2017-09-13 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN107342038A true CN107342038A (zh) 2017-11-10
CN107342038B CN107342038B (zh) 2021-04-02

Family

ID=60214864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710821713.8A Active CN107342038B (zh) 2017-09-13 2017-09-13 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Country Status (2)

Country Link
US (1) US10685615B2 (zh)
CN (1) CN107342038B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109575A (zh) * 2017-12-21 2018-06-01 昆山龙腾光电有限公司 栅极驱动电路和显示装置
CN110660444A (zh) * 2019-09-30 2020-01-07 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
CN112863449A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 一种发光控制电路及其驱动方法、显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257578A (zh) * 2018-04-16 2018-07-06 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
CN111369927B (zh) * 2020-03-23 2022-04-08 武汉天马微电子有限公司 移位寄存器及其控制方法、显示面板和显示装置
CN114026633B (zh) * 2020-04-07 2023-04-21 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692398A (zh) * 2002-12-27 2005-11-02 三洋电机株式会社 有源矩阵型液晶显示设备
CN101763900A (zh) * 2010-01-18 2010-06-30 友达光电股份有限公司 移位寄存器电路
US20120105405A1 (en) * 2010-10-29 2012-05-03 Chung-Chih Hsiao Display clip system and timing clip control method thereof
CN102968969A (zh) * 2012-10-31 2013-03-13 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和显示装置
CN103177682A (zh) * 2013-03-26 2013-06-26 京东方科技集团股份有限公司 一种显示驱动电路及其驱动方法、显示装置
CN103258514A (zh) * 2013-05-06 2013-08-21 深圳市华星光电技术有限公司 Goa驱动电路及驱动方法
CN103680427A (zh) * 2012-09-07 2014-03-26 瀚宇彩晶股份有限公司 液晶显示器及其移位寄存装置
US20140218346A1 (en) * 2013-02-01 2014-08-07 Chunghwa Picture Tubes, Ltd. Liquid Crystal Panel, Scanning Circuit and Method for Generating Angle Waves
CN105632563A (zh) * 2016-01-05 2016-06-01 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN106057116A (zh) * 2016-06-20 2016-10-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106098101A (zh) * 2016-06-06 2016-11-09 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN206370275U (zh) * 2017-01-04 2017-08-01 合肥鑫晟光电科技有限公司 时钟控制电路、栅极驱动电路及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106875911B (zh) * 2017-04-12 2019-04-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法
CN107633831B (zh) * 2017-10-18 2020-02-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692398A (zh) * 2002-12-27 2005-11-02 三洋电机株式会社 有源矩阵型液晶显示设备
CN101763900A (zh) * 2010-01-18 2010-06-30 友达光电股份有限公司 移位寄存器电路
US20120105405A1 (en) * 2010-10-29 2012-05-03 Chung-Chih Hsiao Display clip system and timing clip control method thereof
CN103680427A (zh) * 2012-09-07 2014-03-26 瀚宇彩晶股份有限公司 液晶显示器及其移位寄存装置
CN102968969A (zh) * 2012-10-31 2013-03-13 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和显示装置
US20140218346A1 (en) * 2013-02-01 2014-08-07 Chunghwa Picture Tubes, Ltd. Liquid Crystal Panel, Scanning Circuit and Method for Generating Angle Waves
CN103177682A (zh) * 2013-03-26 2013-06-26 京东方科技集团股份有限公司 一种显示驱动电路及其驱动方法、显示装置
CN103258514A (zh) * 2013-05-06 2013-08-21 深圳市华星光电技术有限公司 Goa驱动电路及驱动方法
CN105632563A (zh) * 2016-01-05 2016-06-01 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN106098101A (zh) * 2016-06-06 2016-11-09 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN106057116A (zh) * 2016-06-20 2016-10-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN206370275U (zh) * 2017-01-04 2017-08-01 合肥鑫晟光电科技有限公司 时钟控制电路、栅极驱动电路及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109575A (zh) * 2017-12-21 2018-06-01 昆山龙腾光电有限公司 栅极驱动电路和显示装置
CN110660444A (zh) * 2019-09-30 2020-01-07 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
CN110660444B (zh) * 2019-09-30 2022-01-07 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
US11763726B2 (en) 2019-09-30 2023-09-19 Hefei Boe Joint Technology Co., Ltd. Display apparatus, gate electrode driver circuit, shift register circuit and drive method thereof
CN112863449A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 一种发光控制电路及其驱动方法、显示面板及显示装置
CN112863449B (zh) * 2021-01-12 2022-06-07 京东方科技集团股份有限公司 一种发光控制电路及其驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN107342038B (zh) 2021-04-02
US10685615B2 (en) 2020-06-16
US20190080661A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
CN105469738B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN106098101B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN107342038A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106205461B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105632562B (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN107039014A (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN105096902B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106251804B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN205282054U (zh) 一种移位寄存器单元、栅极驱动电路及显示面板
CN105427825B (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
CN105118417B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106448536B (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN105741744B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN105632563B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN105118418B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104952406B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105551422B (zh) 一种移位寄存器、栅极驱动电路及显示面板
CN104900210B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN107093414B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106504721B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106910452B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN106157874A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107610736A (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN106782267A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示面板
CN106601181B (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant