CN106205461B - 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 - Google Patents

移位寄存器单元、驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN106205461B
CN106205461B CN201610875608.8A CN201610875608A CN106205461B CN 106205461 B CN106205461 B CN 106205461B CN 201610875608 A CN201610875608 A CN 201610875608A CN 106205461 B CN106205461 B CN 106205461B
Authority
CN
China
Prior art keywords
transistor
clock signal
control
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610875608.8A
Other languages
English (en)
Other versions
CN106205461A (zh
Inventor
李艳
时凌云
孙伟
谢晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610875608.8A priority Critical patent/CN106205461B/zh
Publication of CN106205461A publication Critical patent/CN106205461A/zh
Priority to US15/744,554 priority patent/US10210791B2/en
Priority to PCT/CN2017/092712 priority patent/WO2018059075A1/zh
Application granted granted Critical
Publication of CN106205461B publication Critical patent/CN106205461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Abstract

本发明公开了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，属于显示技术领域。该移位寄存器单元中除了包括输出控制模块和输出模块，还包括两个时钟控制模块，通过该两个时钟控制模块，可以分别向输出控制模块和输出模块输出不同频率或者不同占空比的时钟信号，从而使得该输出模块可以通过输出端向像素单元输出不同频率或者不同占空比的驱动信号，进而可以调整对每行像素单元的充电时间，因此丰富了栅极驱动电路对显示装置的驱动方式，提高了驱动的灵活性。本发明用于显示图像。

Description

移位寄存器单元、驱动方法、栅极驱动电路及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
背景技术
显示装置在显示图像时，需要利用栅极驱动电路(英文：Gate Driver on Array；简称：GOA)对像素单元进行驱动，栅极驱动电路(也称移位寄存器)包括多个级联的移位寄存器单元，其中每个移位寄存器单元用于驱动一行像素单元，由多个移位寄存器单元实现对显示装置的像素单元的逐行扫描驱动，以显示图像。
相关技术中，栅极驱动电路能够在一帧的时间内对显示装置中各行像素单元扫描一遍，其中，对每行像素单元的扫描时间是由时钟信号的频率决定的。
由于移位寄存器单元中所连接的时钟信号端输出的时钟信号的频率是固定的，因此该栅极驱动电路对像素单元进行驱动时，对每行像素单元的扫描时间也是固定的，驱动方式较为单一。
发明内容
为了解决相关技术中栅极驱动电路驱动方式较为单一的问题，本发明提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。所述技术方案如下：
第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：
第一时钟控制模块、第二时钟控制模块、输出控制模块和输出模块；
所述第一时钟控制模块分别与第一控制信号端、第二控制信号端、第一电源信号端、第二电源信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、第四时钟信号端和所述输出控制模块连接；
所述第二时钟控制模块分别与第一控制信号端、第二控制信号端、第一电源信号端、第二电源信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、第四时钟信号端和所述输出模块连接；
所述输出控制模块分别与所述第一时钟控制模块、输入信号端、复位信号端、所述第二电源信号端、第三电源信号端、第四电源信号端、上拉节点和所述输出端连接，用于控制所述上拉节点和所述输出端的电位；
所述输出模块分别与所述第二时钟控制模块、所述上拉节点和所述输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第二时钟控制模块的信号；
所述第一时钟控制模块用于在来自所述第一控制信号端的第一控制信号的控制下，向所述输出控制模块输出来自所述第二时钟信号端的第二时钟信号，相应的，所述第二时钟控制模块用于在所述第一控制信号的控制下，向所述输出模块输出来自所述第一时钟信号端的第一时钟信号；
或者，所述第一时钟控制模块用于在来自所述第二控制信号端的第二控制信号、来自所述第三时钟信号端的第三时钟信号和来自所述第四时钟信号端的第四时钟信号的控制下，向所述输出控制模块交替输出所述第二时钟信号和所述第一时钟信号，相应的，所述第二时钟控制模块用于在所述第二控制信号、所述第三时钟信号和所述第四时钟信号的控制下，向所述输出模块交替输出所述第一时钟信号和所述第二时钟信号；
其中，所述第一时钟信号、所述第二时钟信号所述第三时钟信号和所述第四时钟信号的频率相同，相位互不相同。
第二方面，提供一种移位寄存器单元的驱动方法，所述移位寄存器单元包括：第一时钟控制模块、第二时钟控制模块、输出控制模块和输出模块，所述方法包括：
第一驱动模式，第一控制信号端输出的第一控制信号为第一电位，第二控制信号端输出的第二控制信号为第二电位，所述第一时钟控制模块向所述输出控制模块输出来自第二时钟信号端的第二时钟信号，所述第二时钟控制模块向所述输出模块输出来自第一时钟信号端的第一时钟信号；
第二驱动模式，第一控制信号端输出的第一控制信号为第二电位，第二控制信号端输出的第二控制信号为第一电位，第三时钟信号端输出第三时钟信号，第四时钟信号端输出第四时钟信号，所述第一时钟控制模块向所述输出控制模块交替输出所述第二时钟信号和所述第一时钟信号，所述第二时钟控制模块向所述输出模块交替输出所述第一时钟信号和所述第二时钟信号；
其中，所述第一时钟信号、所述第二时钟信号所述第三时钟信号和所述第四时钟信号的频率相同，相位互不相同。
第三方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如第一方面所述的移位寄存器单元。
第四方面，提供了一种显示装置，所述显示装置包括：如第三方面所述的栅极驱动电路。
本发明实施例提供的技术方案带来的有益效果是：
本发明提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，该移位寄存器单元中除了包括输出控制模块和输出模块，还包括两个时钟控制模块，通过该两个时钟控制模块，可以分别向输出控制模块和输出模块输出不同频率或者不同占空比的时钟信号，从而使得该输出模块可以通过输出端向像素单元输出不同频率或者不同占空比的驱动信号，进而可以调整移位寄存器单元对每行像素单元的充电时间，因此丰富了栅极驱动电路对显示装置的驱动方式，提高了驱动的灵活性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种移位寄存器单元的结构示意图；
图2是本发明实施例提供的另一种移位寄存器单元的结构示意图；
图3是本发明实施例提供的又一种移位寄存器单元的结构示意图；
图4是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图；
图5是本发明实施例提供的一种移位寄存器单元中各信号的时序图；
图6是本发明实施例提供的另一种移位寄存器单元中各信号的时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将其中源极称为第一极，漏极称为第二极，栅极称为第三极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外，本发明实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管中的任一种。其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值，即各个信号的第一电位(或第二电位)的电位值可以相同也可以不同。进一步的，本发明实施例中的第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号的频率相同，相位互不相同；优选的，该第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号的占空比可以均为二分之一；且该第一时钟信号与第二时钟信号的相位差为180度，第三时钟信号与第四时钟信号的相位差为180度，且第一时钟信号与第三时钟信号的相位差为90度。
图1是本发明实施例提供的一种移位寄存器单元的结构示意图，如图1所示，该移位寄存器单元包括：第一时钟控制模块10、第二时钟控制模块20、输出控制模块30和输出模块40。
该第一时钟控制模块10分别与第一控制信号端EN1、第二控制信号端EN2、第一电源信号端VGH、第二电源信号端VGL、第一时钟信号端CK1、第二时钟信号端CK2、第三时钟信号端CK3、第四时钟信号端CK4和该输出控制模块30连接；该第二时钟控制模块20分别与第一控制信号端EN1、第二控制信号端EN2、第一电源信号端VGH、第二电源信号端VGL、第一时钟信号端CK1、第二时钟信号端CK2、第三时钟信号端CK3、第四时钟信号端CK4和该输出模块40连接。
该输出控制模块30分别与该第一时钟控制模块10、输入信号端STV、复位信号端RST、该第二电源信号端VGL、第三电源信号端CN、第四电源信号端CNB、上拉节点PU和该输出端OUT连接，用于控制该上拉节点PU和该输出端OUT的电位；该输出模块40分别与该第二时钟控制模块20、该上拉节点PU和该输出端OUT连接，用于在该上拉节点PU的控制下，向该输出端OUT输出来自该第二时钟控制模块20的信号。
该第一时钟控制模块10用于在来自该第一控制信号端EN1的第一控制信号的控制下，向该输出控制模块30输出来自该第二时钟信号端CK2的第二时钟信号，相应的，该第二时钟控制模块20用于在该第一控制信号的控制下，向该输出模块40输出来自该第一时钟信号端CK1的第一时钟信号。
或者，该第一时钟控制模块10用于在来自该第二控制信号端EN2的第二控制信号、来自该第三时钟信号端CK3的第三时钟信号和来自该第四时钟信号端CK4的第四时钟信号的控制下，向该输出控制模块30交替输出该第二时钟信号和该第一时钟信号，相应的，该第二时钟控制模块20用于在该第二控制信号、该第三时钟信号和该第四时钟信号的控制下，向该输出模块40交替输出该第一时钟信号和该第二时钟信号。
其中，该第一时钟信号、该第二时钟信号该第三时钟信号和该第四时钟信号的频率相同，相位互不相同。
综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元中除了包括输出控制模块和输出模块，还包括时钟控制模块，通过该时钟控制模块，可以向输出模块输出第一时钟信号，或者向输出模块交替输出第一时钟信号和第二时钟信号，从而使得该输出模块可以在该时钟控制模块输出的信号的控制下，向像素单元输出不同频率或者不同占空比的驱动信号，进而可以调整对每行像素单元的充电时间，因此丰富了栅极驱动电路对显示装置的驱动方式，提高了驱动的灵活性。
图2是本发明实施例提供的另一种移位寄存器单元的结构示意图，如图2所示，该第一时钟控制模块10包括：第一控制子模块101、第二控制子模块102和第一输出子模块103。
该第一控制子模块101分别与该第一控制信号端EN1、该第一电源信号端VGH、该第二电源信号端VGL和该第一输出子模块103连接，用于在该第一控制信号的控制下，向该第一输出子模块103输出来自该第一电源信号端VGH的第一电源信号和来自该第二电源信号端VGL的第二电源信号。
该第二控制子模块102分别与该第二控制信号端EN2、该第三时钟信号端CK3、该第四时钟信号端CK4和该第一输出子模块103连接，用于在该第二控制信号的控制下，向该第一输出子模块103输出来自该第三时钟信号端CK3的第三时钟信号和来自该第四时钟信号端CK4的第四时钟信号。
该第一输出子模块103分别与该第一控制子模块101、该第二控制子模块102、该第一时钟信号端CK1、该第二时钟信号端CK2和该输出控制模块30连接，用于在该第一电源信号和该第二电源信号的控制下，向该输出控制模块30输出该第二时钟信号；或者，用于在该第三时钟信号和该第四时钟信号的控制下，向该输出控制模块30交替输出该第二时钟信号和该第一时钟信号。
可选的，如图2所示，该第二时钟控制模块20可以包括：第三控制子模块201、第四控制子模块202和第二输出子模块203。
该第三控制子模块201分别与该第一控制信号端EN1、该第一电源信号端VGH、该第二电源信号端VGL和该第二输出子模块203连接，用于在该第一控制信号的控制下，向该第二输出子模块203输出来自该第一电源信号端VGH的第一电源信号和来自该第二电源信号端VGL的第二电源信号。
该第四控制子模块202分别与该第二控制信号端EN2、该第三时钟信号端CK3、该第四时钟信号端CK4和该第二输出子模块203连接，用于在该第二控制信号的控制下，向该第二输出子模块203输出来自该第三时钟信号端CK3的第三时钟信号和来自该第四时钟信号端CK4的第四时钟信号。
该第二输出子模块203分别与该第三控制子模块201、该第四控制子模块202、该第一时钟信号端CK1、该第二时钟信号端CK2和该输出模块40连接，用于在该第一电源信号和该第二电源信号的控制下，向该输出模块40输出该第一时钟信号；或者，用于在该第三时钟信号和该第四时钟信号的控制下，向该输出模块40交替输出该第一时钟信号和该第二时钟信号。
图3是本发明实施例提供的又一种移位寄存器单元的结构示意图，如图3所示，该第一控制子模块101，包括：第一晶体管M1和第二晶体管M2；该第二控制子模块102包括第三晶体管M3和第四晶体管M4；该第一输出子模块103包括：第五晶体管M5和第六晶体管M6。
该第一晶体管M1的栅极与该第一控制信号端EN1连接，该第一晶体管M1的第一极与该第一电源信号端VGH连接，该第一晶体管M1的第二极与该第五晶体管M5的栅极连接。
该第二晶体管M2的栅极与该第一控制信号端EN1连接，该第二晶体管M2的第一极与该第二电源信号端VGL连接，该第二晶体管M2的第二极与该第六晶体管M6的栅极连接。
该第三晶体管M3的栅极与该第二控制信号端EN2连接，该第三晶体管M3的第一极与该第三时钟信号端CK3连接，该第三晶体管M3的第二极与该第五晶体管M5的栅极连接。
该第四晶体管M4的栅极与该第二控制信号端EN2连接，该第四晶体管M4的第一极与该第四时钟信号端CK4连接，该第四晶体管M4的第二极与该第六晶体管M6的栅极连接。
该第五晶体管M5的第一极与该第二时钟信号端CK2连接，该第五晶体管M5的第二极与该输出控制模块30连接。
该第六晶体管M6的第一极与该第一时钟信号端CK1连接，该第六晶体管M6的第二极与该输出控制模块30连接。
可选的，参考图3，该第三控制子模块201包括：第七晶体管M7和第八晶体管M8；该第四控制子模块202包括：第九晶体管M9和第十晶体管M10；该第二输出子模块203包括：第十一晶体管M11和第十二晶体管M12。
该第七晶体管M7的栅极与该第一控制信号端EN1连接，该第七晶体管M7的第一极与该第一电源信号端VGH连接，该第七晶体管M7的第二极与该第十一晶体管M11的栅极连接。
该第八晶体管M8的栅极与该第一控制信号端EN1连接，该第八晶体管M8的第一极与该第二电源信号端VGL连接，该第八晶体管M8的第二极与该第十二晶体管M12的栅极连接。
该第九晶体管M9的栅极与该第二控制信号端EN2连接，该第九晶体管M9的第一极与该第三时钟信号端CK3连接，该第九晶体管M9的第二极与该第十一晶体管M11的栅极连接。
该第十晶体管M10的栅极与该第二控制信号端EN2连接，该第十晶体管M10的第一极与该第四时钟信号端CK4连接，该第十晶体管M10的第二极与该第十二晶体管M12的栅极连接。
该第十一晶体管M11的第一极与该第一时钟信号端CK1连接，该第十一晶体管M11的第二极与该输出模块40连接。
该第十二晶体管M12的第一极与该第二时钟信号端CK2连接，该第十二晶体管M12的第二极与该输出模块40连接。
在本发明实施例一种优选的实现方式中，该第一时钟信号、该第二时钟信号、该第三时钟信号和该第四时钟信号的占空比均为二分之一；该第一时钟信号与该第二时钟信号的相位差为180度，该第三时钟信号与该第四时钟信号的相位差为180度，且该第一时钟信号与该第三时钟信号的相位差为90度。
作为一种可选的实现方式，参考图3，该输出控制模块30可以包括：第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18和第十九晶体管M19；该输出模块40包括：第二十晶体管M20和电容器C。
其中，该第十三晶体管M13的栅极与该输入信号端STV连接，该第十三晶体管M13的第一极与该第三电源信号端CN连接，该第十三晶体管M13的第二极与该上拉节点PU连接。
该第十四晶体管M14的栅极与该复位信号端RST连接，该第十四晶体管M14的第一极与该第四电源信号端CNB连接，该第十四晶体管M14的第二极与该上拉节点PU连接。
该第十五晶体管M15的栅极与该上拉节点PU连接，该第十五晶体管M15的第一极与该第二电源信号端VGL连接，该第十五晶体管M15的第二极与下拉节点PD连接。
该第十六晶体管M16的栅极与该输出端OUT连接，该第十六晶体管M16的第一极与该第二电源信号端VGL连接，该第十六晶体管M16的第二极与该下拉节点PD连接。
该第十七晶体管M17的栅极和第一极与该第一时钟控制模块10连接，该第十七晶体管M17的第二极与该下拉节点PD连接。
该第十八晶体管M18的栅极与该下拉节点PD连接，该第十八晶体管M18的第一极与该第二电源信号端VGL连接，该第十八晶体管M18的第二极与该上拉节点PU连接。
该第十九晶体管M19的栅极与该下拉节点PD连接，该第十九晶体管M19的第一极与该第二电源信号端VGL连接，该第十九晶体管M19的第二极与该输出端OUT连接。
该第二十晶体管M20的栅极与该上拉节点PU连接，该第二十晶体管M20的第一极与该第二时钟控制模块20连接，该第二十晶体管M20的第二极与该输出端OUT连接；该电容器C的一端与该上拉节点PU连接，另一端与该输出端OUT连接。
综上所述，本发明实施例提供了一种移位寄存器单元，该移位寄存器单元中除了包括输出控制模块和输出模块，还包括第一时钟控制模块和第二时钟控制模块，通过该两个时钟控制模块，可以分别向输出控制模块和输出模块输出不同频率或者不同占空比的时钟信号，使得该输出模块可以在该第二时钟控制模块输出的信号的控制下，向像素单元输出不同频率或者不同占空比的驱动信号，进而可以调整移位寄存器单元对每行像素单元的充电时间，当输出模块输出的驱动信号的频率较高或者占空比较小时，对每行像素单元的充电时间较短，此时显示装置的显示分辨率较高，可以实现显示装置的高清显示；当输出模块输出的驱动信号的频率较低或者占空比较高时，对每行像素单元的充电时间较长，此时显示装置的分辨率较低，可以实现显示装置的低功耗显示，因此丰富了栅极驱动电路对显示装置的驱动方式，提高了驱动的灵活性。
需要说明的是，在本发明各个实施例中，均是以第一至第二十晶体管为N型晶体管，且第一电位为相对于该第二电位高电位为例进行的说明。该N型晶体管可以为非晶硅薄膜晶体管，其制程比较稳定，成本较低。
当然，该第一至第二十晶体管还可以采用P型晶体管，当该第一至第十晶体管采用P型晶体管时，该第一电位相对于该第二电位可以为低电位，且该各个信号端的电位变化可以与下述附图5或附图6所示的电位变化相反(即二者的相位差为180度)。
图4是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图，该方法可以用于驱动如图1至图3任一所示的移位寄存器单元，参考图1，该移位寄存器单元可以包括：第一时钟控制模块10、第二时钟控制模块20、输出控制模块30和输出模块40，参考图4，该方法可以包括：
步骤301、第一驱动模式，第一控制信号端EN1输出的第一控制信号为第一电位，第二控制信号端EN2输出的第二控制信号为第二电位，该第一时钟控制模块10向该输出控制模块30输出来自第二时钟信号端CK2的第二时钟信号，该第二时钟控制模块20向该输出模块40输出来自第一时钟信号端CK1的第一时钟信号。
步骤302、第二驱动模式，第一控制信号端EN1输出的第一控制信号为第二电位，第二控制信号端EN2输出的第二控制信号为第一电位，第三时钟信号端CK3输出第三时钟信号，第四时钟信号端CK4输出第四时钟信号，该第一时钟控制模块10向该输出控制模块30交替输出该第二时钟信号和该第一时钟信号，该第二时钟控制模块20向该输出模块40交替输出该第一时钟信号和该第二时钟信号。
其中，该第一时钟信号、该第二时钟信号该第三时钟信号和该第四时钟信号的频率相同，相位互不相同。此外，该第二电位相对于该第一电位可以为低电位。
综上所述，本发明实施例提供了一种移位寄存器单元的驱动方法，该驱动方法包括两种驱动模式，不同的驱动模式下第二时钟控制模块向输出模块输出的信号的频率不同，从而使得该输出模块可以向像素单元输出不同频率或者不同占空比的驱动信号，进而可以调整移位寄存器单元对每行像素单元的充电时间，因此丰富了栅极驱动电路对显示装置的驱动方式，提高了驱动的灵活性。
可选的，参考图2，该第一时钟控制模块10包括：第一控制子模块101、第二控制子模块102和第一输出子模块103。
该第一驱动模式中，该第一控制信号为第一电位，该第一控制子模块101向该第一输出子模块103输出来自第一电源信号端VGH的第一电源信号和来自第二电源信号端VGL的第二电源信号，该第一输出子模块103在该第一电源信号和该第二电源信号的控制下，向该输出控制模块30输出该第二时钟信号。
该第二驱动模式中，该第二控制信号为第一电位，该第二控制子模块102向该第一输出子模块103输出该第三时钟信号和该第四时钟信号，当该第三时钟信号处于第一电位时，该第一输出子模块103向该输出控制模块30输出该第二时钟信号；当第四时钟信号处于第一电位时，该第一输出子模块103向该输出控制模块30输出第一时钟信号。
可选的，参考图2，该第二时钟控制模块20包括：第三控制子模块201、第四控制子模块202和第二输出子模块203。
该第一驱动模式中，该第一控制信号为第一电位，该第三控制子模块201向该第二输出子模块203输出来自第一电源信号端VGH的第一电源信号和来自第二电源信号端VGL的第二电源信号，该第二输出子模块203在该第一电源信号和该第二电源信号的控制下，向该输出模块40输出该第一时钟信号；
该第二驱动模式中，该第二控制信号为第一电位，该第四控制子模块202向该第二输出子模块203输出该第三时钟信号和该第四时钟信号，当该第三时钟信号处于第一电位时，该第二输出子模块203向该输出模块40输出该第一时钟信号；当第四时钟信号处于第一电位时，该第二输出子模块203向该输出模块40输出该第二时钟信号。
进一步的，如图3所示，该第一时钟控制模块10中的第一控制子模块包括：第一晶体管M1和第二晶体管M2；第二控制子模块102包括第三晶体管M3和第四晶体管M4；第一输出子模块103包括：第五晶体管M5和第六晶体管M6。
图5是本发明实施例提供的一种驱动方法的时序图，图5中信号CK_N为第二时钟控制模块20向该输出模块40输出的信号，信号CKB_N为该第一时钟控制模块10向该输出控制模块30输出的信号。从图5中可以看出，该第一驱动模式T1中，该第一控制信号端EN1输出的第一控制信号为第一电位，该第一晶体管M1和该第二晶体管M2开启，第一电源信号端VGH向该第五晶体管M5的栅极输出第一电源信号，该第一电源信号为第一电位，此时该第五晶体管M5开启，该第二时钟信号端CK2通过该第五晶体管M5向该输出控制模块30输出该第二时钟信号，该第二电源信号端VGL通过该第二晶体管M2向该第六晶体管M6的栅极输出第二电源信号，该第二电源信号为第二电位，该第六晶体管M6关断。参考图5可知，该第一驱动模式T1中，该第一时钟控制模块10向输出控制模块30输出的信号CKB_N的波形与该第二时钟信号的波形相同。
参考图5，该第二驱动模式T2中，该第二控制信号端EN2输出的第二控制信号为第一电位，此时第三晶体管M3和第四晶体管M4开启，该第三时钟信号端CK3通过该第三晶体管M3向该第五晶体管M5的栅极输出该第三时钟信号，该第四时钟信号端CK4通过该第四晶体管M4向该第六晶体管M6的栅极输出该第四时钟信号，当该第三时钟信号处于第一电位时，该第五晶体管M5开启，该第二时钟信号端CK2向该输出控制模块30输出该第二时钟信号。示例的，如图6所示，在第二驱动模式T2中的t1和t3阶段，该第三时钟信号端CK3输出的第三时钟信号处于第一电位，此时该第一时钟控制模块输出的信号CKB_N的波形与该第二时钟信号的波形相同。
当该第四时钟信号处于第一电位时，该第六晶体管M6开启，该第一时钟信号端CK1向该输出控制模块30输出该第一时钟信号。示例的，参考图6，在第二驱动模式T2的t2阶段中，该第四时钟信号端CK4输出的第四时钟信号处于第一电位时，该第三时钟信号处于第二电位，此时第一时钟控制模块10向输出控制模块30输出的信号CKB_N的波形与该第一时钟信号的波形相同。从图6中可以看出，由于该第三时钟信号和第四时钟信号同频反相，因此该第五晶体管M5和该第六晶体管M6可以交替开启，从而使得该第一时钟控制模块10可以向该输出控制模块30交替输出第二时钟信号和第一时钟信号。
进一步的，如图3所示，该第二时钟控制模块20中的第三控制子模块201包括：第七晶体管M7和第八晶体管M8；第四控制子模块202包括：第九晶体管M9和第十晶体管M10；第二输出子模块203包括：第十一晶体管M11和第十二晶体管M12。
参考图5，该第一驱动模式T1中，该第一控制信号为第一电位，该第七晶体管M7、该第八晶体管M8开启，该第一电源信号端VGH向第十一晶体管M11的栅极输出第一电源信号，该第一电源信号为第一电位，此时该第十一晶体管M11开启，该第一时钟信号端CK1通过该第十一晶体管M11向该输出模块40输出该第一时钟信号，该第二电源信号端VGL通过该第八晶体管M8向该第十二晶体管M12的栅极输出第二电源信号，该第二电源信号为第二电位，使得该第十二晶体管M12关断。参考图5可知，该第一驱动模式T1中，该第二时钟控制模块20向输出模块40输出的信号CK_N的波形与该第一时钟信号的波形相同。
该第二驱动模式T2中，该第二控制信号为第一电位，该第九晶体管M9和该第十晶体管M10开启，该第三时钟信号端CK3通过该第九晶体管M9向该第十一晶体管M11的栅极输出该第三时钟信号，该第四时钟信号端CK4通过该第十晶体管M10向该第十二晶体管M12的栅极输出该第四时钟信号，当该第三时钟信号处于第一电位时，该第十一晶体管M11开启，该第一时钟信号端CK1向该输出模块40输出该第一时钟信号。示例的，如图6所示，在第二驱动模式T2中的t1和t3阶段，该第三时钟信号端CK3输出的第三时钟信号处于第一电位，此时该第二时钟控制模块20向输出模块40输出的信号CK_N的波形与该第一时钟信号的波形相同。
当该第四时钟信号处于第一电位时，该第十二晶体管M12开启，该第二时钟信号端CK2向该输出模块40输出该第二时钟信号。示例的，参考图6，在第二驱动模式T2中的t2阶段，该第四时钟信号端CK4输出的第四时钟信号处于第一电位时，该第三时钟信号处于第二电位，此时第二时钟控制模块20向输出模块40输出的信号CK_N的波形与该第二时钟信号的波形相同。从图6中还可以看出，由于该第三时钟信号和第四时钟信号同频反相，因此该第十一晶体管M11和该第十二晶体管M12可以交替开启，从而使得该第二时钟控制模块20可以向该输出模块20交替输出第一时钟信号和第二时钟信号。
综上可知，在本发明实施例中，可以通过调整该控制信号端EN输出的控制信号的电位，实现对第二时钟控制模块向输出模块输出的信号CK_N的频率的调整。参考图5，当控制信号为第二电位时，该移位寄存器单元处于第一驱动模式T1，在该第一驱动模式下，信号CK_N的频率与该第一时钟信号的频率相等，从图5中可以看出，第一驱动模式中信号CK_N的频率为第二驱动模式中的一半，此时移位寄存器单元对每行像素单元的充电时间较长，该栅极驱动电路对显示装置中各行像素单元扫描一遍所需的时间为第二驱动模式的两倍，此时显示装置的显示分辨率较低，可以实现显示装置的低功耗显示。
当控制信号端EN输出的控制信号为第一电位时，该移位寄存器单元处于第二驱动模式T2中，信号CK_N的频率为第一驱动模式T1中的两倍，由于移位寄存器单元对像素单元进行驱动时输出的驱动信号即为该信号CK_N，因此，在该第二驱动模式T2中，移位寄存器单元对每行像素单元的充电时间较短，此时该栅极驱动电路对显示装置中各行像素单元扫描一遍所需的时间为第一驱动模式的一半，也即是，在栅极驱动电路以第一驱动模式扫描一遍显示装置中各像素单元所需的时间内，栅极驱动电路在第二驱动模式下能够对显示装置中各行像素单元扫描两遍，因此可以实现显示装置的高清显示。
在本发明一种优选的实施例中，参考图5，该第一时钟信号、该第二时钟信号、该第三时钟信号和该第四时钟信号的占空比可以均为二分之一；并且，该第一时钟信号与该第二时钟信号的相位差为180度，该第三时钟信号与该第四时钟信号的相位差为180度，且该第一时钟信号与该第三时钟信号的相位差为90度。
需要说明的是，该第一至第四时钟信号的占空比，以及各个时钟信号之间的相位差还可以根据实际情况进行调整，本发明实施例对此不做限定。示例的，该第一至第四时钟信号、信号CK_N以及信号CKB_N的时序图还可以如图6所示(图6中仅绘制了第二驱动模式T2中各信号的时序)，其中，该第一时钟信号端CK1输出的第一时钟信号的占空比可以为四分之一，该第二时钟信号端CK2输出的第二时钟信号的占空比也为四分之一，该第三时钟信号端CK3和第四时钟信号端CK4输出的时钟信号的占空比均为二分之一，且该第三时钟信号和第四时钟信号等幅反相。对于图6所示的各个时钟信号的频率和占空比，在第一驱动模式和第二驱动模式下，信号CK_N的频率未发生改变，但该信号CK_N的占空比在第一驱动模式下为四分之一，在第二驱动模式下为二分之一。在频率相等的情况下，信号CK_N的占空比越高，对每行像素单元的充电时间越长，因此也可以通过改变该移位寄存器单元的驱动信号的占空比来实现对每行像素单元的充电时间的调整。
进一步的，以图3所示的移位寄存器单元以及图5所示的时序为例，对该移位寄存器单元在任一驱动模式下的工作原理进行介绍。该移位寄存器单元在任一驱动模式下的具体驱动过程可以包括输入阶段、输出阶段和复位阶段。
在输入阶段中，输入信号端STV输出的输入信号为第一电位，第十三晶体管M13开启，第三电源信号端CN向上拉节点PU输出第三电源信号，参考图5，该第三电源信号为第一电位，使该上拉节点PU的电位被拉高，此时第十五晶体管M15和第二十晶体管M20开启，第二电源信号端VGL向下拉节点PD输出第二电源信号，第十八晶体管M18关断。此时输出模块40向输出端OUT输出来自该第二时钟控制模块20的信号CK_N，在该输入阶段，该信号CK_N可以为第二电位。
在输出阶段中，该上拉节点保持第一电位，当第二时钟控制模块20向该输出模块40输出的信号CK_N跳变至第一电位时，上拉节点PU由于自举效应，其电位被进一步拉高，此时第二十晶体管M20完全开启，输出模块40向输出端OUT输出来自该第二时钟控制模块的信号CK_N，从而实现对一行像素单元的开启(即对该行像素单元进行驱动)，使得显示装置中的源极驱动电路能够通过数据线对该行像素单元进行充电，该充电时间即为该信号CK_N处于第一电位的时长。参考图5可知，信号CK_N在第一驱动模式T1中每个周期处于第一电位的时长较长，在第二驱动模式中每个周期处于第一电位的时长较短，因此移位寄存器单元在不同的驱动模式下，对每行像素单元的充电时间不同，由此可以实现显示装置的高清显示或者低功耗显示。
在复位阶段中，复位信号端RST输出的复位信号也为第一电位，使得第十四晶体管M14开启，第四电源信号端CNB向上拉节点PU输出第四电源信号，该第四电源信号为第二电位，从而将该上拉节点PU的电位下拉为第二电位，并且当第二时钟控制模块20向输出模块40输出的信号CK_N再次跳变至第二电位，且该第一时钟控制模块10向输出控制模块30输出的信号CKB_N处于第一电位时，第十七晶体管M17开启，下拉节点PD的电位被拉高，第十八晶体管M18和第十九晶体管M19开启，第二电源信号端VGL向上拉节点PU和输出端OUT分别输出第二电源信号，该第二电源信号为第二电位，此时该移位寄存器单元处于关闭状态，以避免移位寄存器单元的非正常输出对其他行的移位寄存器单元造成影响。
综上所述，本发明实施例提供了一种移位寄存器单元的驱动方法，该驱动方法包括两种驱动模式，在不同的驱动模式下，移位寄存器单元能够向像素单元输出不同频率或者不同占空比的驱动信号，进而可以调整移位寄存器单元对每行像素单元的充电时间，其中在第一驱动模式下，移位寄存器单元输出的驱动信号的频率较低时，对每行像素单元的充电时间较长，此时显示装置的分辨率较低，可以实现显示装置的低功耗显示，在第二驱动模式下，移位寄存器单元输出的驱动信号的频率较高时，对每行像素单元的充电时间较短，此时显示装置的显示分辨率较高，可以实现显示装置的高清显示，因此丰富了栅极驱动电路对显示装置的驱动方式，提高了驱动的灵活性。
本发明实施例提供了一种栅极驱动电路，该栅极驱动电路可以包括至少两个级联的移位寄存器单元，其中每个移位寄存器单元可以为如图1至图3任一所示的移位寄存器单元。
本发明实施例提供一种显示装置，该显示装置可以包括栅极驱动电路，该栅极驱动电路可以包括至少两个级联的如图1至图3任一所示的移位寄存器单元。该显示装置可以为：液晶面板、电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：
第一时钟控制模块、第二时钟控制模块、输出控制模块和输出模块；
所述第一时钟控制模块分别与第一控制信号端、第二控制信号端、第一电源信号端、第二电源信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、第四时钟信号端和所述输出控制模块连接；
所述第二时钟控制模块分别与第一控制信号端、第二控制信号端、第一电源信号端、第二电源信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、第四时钟信号端和所述输出模块连接；
所述输出控制模块分别与所述第一时钟控制模块、输入信号端、复位信号端、所述第二电源信号端、第三电源信号端、第四电源信号端、上拉节点和输出端连接，用于控制所述上拉节点和所述输出端的电位；
所述输出模块分别与所述第二时钟控制模块、所述上拉节点和所述输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第二时钟控制模块的信号；
所述第一时钟控制模块用于在来自所述第一控制信号端的第一控制信号的控制下，向所述输出控制模块输出来自所述第二时钟信号端的第二时钟信号，相应的，所述第二时钟控制模块用于在所述第一控制信号的控制下，向所述输出模块输出来自所述第一时钟信号端的第一时钟信号；
或者，所述第一时钟控制模块用于在来自所述第二控制信号端的第二控制信号、来自所述第三时钟信号端的第三时钟信号和来自所述第四时钟信号端的第四时钟信号的控制下，向所述输出控制模块交替输出所述第二时钟信号和所述第一时钟信号，相应的，所述第二时钟控制模块用于在所述第二控制信号、所述第三时钟信号和所述第四时钟信号的控制下，向所述输出模块交替输出所述第一时钟信号和所述第二时钟信号；
其中，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的频率相同，相位互不相同。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一时钟控制模块包括：第一控制子模块、第二控制子模块和第一输出子模块；
所述第一控制子模块分别与所述第一控制信号端、所述第一电源信号端、所述第二电源信号端和所述第一输出子模块连接，用于在所述第一控制信号的控制下，向所述第一输出子模块输出来自所述第一电源信号端的第一电源信号和来自所述第二电源信号端的第二电源信号；
所述第二控制子模块分别与所述第二控制信号端、所述第三时钟信号端、所述第四时钟信号端和所述第一输出子模块连接，用于在所述第二控制信号的控制下，向所述第一输出子模块输出所述第三时钟信号和所述第四时钟信号；
所述第一输出子模块分别与所述第一控制子模块、所述第二控制子模块、所述第一时钟信号端、所述第二时钟信号端和所述输出控制模块连接，用于在所述第一电源信号和所述第二电源信号的控制下，向所述输出控制模块输出所述第二时钟信号；或者，用于在所述第三时钟信号和所述第四时钟信号的控制下，向所述输出控制模块交替输出所述第二时钟信号和所述第一时钟信号。
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二时钟控制模块，包括：第三控制子模块、第四控制子模块和第二输出子模块；
所述第三控制子模块分别与所述第一控制信号端、所述第一电源信号端、所述第二电源信号端和所述第二输出子模块连接，用于在所述第一控制信号的控制下，向所述第二输出子模块输出来自所述第一电源信号端的第一电源信号和来自所述第二电源信号端的第二电源信号；
所述第四控制子模块分别与所述第二控制信号端、所述第三时钟信号端、所述第四时钟信号端和所述第二输出子模块连接，用于在所述第二控制信号的控制下，向所述第二输出子模块输出所述第三时钟信号和所述第四时钟信号；
所述第二输出子模块分别与所述第三控制子模块、所述第四控制子模块、所述第一时钟信号端、所述第二时钟信号端和所述输出模块连接，用于在所述第一电源信号和所述第二电源信号的控制下，向所述输出模块输出所述第一时钟信号；或者，用于在所述第三时钟信号和所述第四时钟信号的控制下，向所述输出模块交替输出所述第一时钟信号和所述第二时钟信号。
4.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一控制子模块，包括：第一晶体管和第二晶体管；所述第二控制子模块包括第三晶体管和第四晶体管；所述第一输出子模块包括：第五晶体管和第六晶体管；
所述第一晶体管的栅极与所述第一控制信号端连接，所述第一晶体管的第一极与所述第一电源信号端连接，所述第一晶体管的第二极与所述第五晶体管的栅极连接；
所述第二晶体管的栅极与所述第一控制信号端连接，所述第二晶体管的第一极与所述第二电源信号端连接，所述第二晶体管的第二极与所述第六晶体管的栅极连接；
所述第三晶体管的栅极与所述第二控制信号端连接，所述第三晶体管的第一极与所述第三时钟信号端连接，所述第三晶体管的第二极与所述第五晶体管的栅极连接；
所述第四晶体管的栅极与所述第二控制信号端连接，所述第四晶体管的第一极与所述第四时钟信号端连接，所述第四晶体管的第二极与所述第六晶体管的栅极连接；
所述第五晶体管的第一极与所述第二时钟信号端连接，所述第五晶体管的第二极与所述输出控制模块连接；
所述第六晶体管的第一极与所述第一时钟信号端连接，所述第六晶体管的第二极与所述输出控制模块连接。
5.根据权利要求3所述的移位寄存器单元，其特征在于，所述第三控制子模块包括：第七晶体管和第八晶体管；所述第四控制子模块包括：第九晶体管和第十晶体管；所述第二输出子模块包括：第十一晶体管和第十二晶体管；
所述第七晶体管的栅极与所述第一控制信号端连接，所述第七晶体管的第一极与所述第一电源信号端连接，所述第七晶体管的第二极与所述第十一晶体管的栅极连接；
所述第八晶体管的栅极与所述第一控制信号端连接，所述第八晶体管的第一极与所述第二电源信号端连接，所述第八晶体管的第二极与所述第十二晶体管的栅极连接；
所述第九晶体管的栅极与所述第二控制信号端连接，所述第九晶体管的第一极与所述第三时钟信号端连接，所述第九晶体管的第二极与所述第十一晶体管的栅极连接；
所述第十晶体管的栅极与所述第二控制信号端连接，所述第十晶体管的第一极与所述第四时钟信号端连接，所述第十晶体管的第二极与所述第十二晶体管的栅极连接；
所述第十一晶体管的第一极与所述第一时钟信号端连接，所述第十一晶体管的第二极与所述输出模块连接；
所述第十二晶体管的第一极与所述第二时钟信号端连接，所述第十二晶体管的第二极与所述输出模块连接。
6.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出控制模块包括：第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管和第十九晶体管；
所述第十三晶体管的栅极与所述输入信号端连接，所述第十三晶体管的第一极与所述第三电源信号端连接，所述第十三晶体管的第二极与所述上拉节点连接；
所述第十四晶体管的栅极与所述复位信号端连接，所述第十四晶体管的第一极与所述第四电源信号端连接，所述第十四晶体管的第二极与所述上拉节点连接；
所述第十五晶体管的栅极与所述上拉节点连接，所述第十五晶体管的第一极与所述第二电源信号端连接，所述第十五晶体管的第二极与下拉节点连接；
所述第十六晶体管的栅极与所述输出端连接，所述第十六晶体管的第一极与所述第二电源信号端连接，所述第十六晶体管的第二极与所述下拉节点连接；
所述第十七晶体管的栅极和第一极与所述第一时钟控制模块连接，所述第十七晶体管的第二极与所述下拉节点连接；
所述第十八晶体管的栅极与所述下拉节点连接，所述第十八晶体管的第一极与所述第二电源信号端连接，所述第十八晶体管的第二极与所述上拉节点连接；
所述第十九晶体管的栅极与所述下拉节点连接，所述第十九晶体管的第一极与所述第二电源信号端连接，所述第十九晶体管的第二极与所述输出端连接。
7.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括：第二十晶体管和电容器；
所述第二十晶体管的栅极与所述上拉节点连接，所述第二十晶体管的第一极与所述第二时钟控制模块连接，所述第二十晶体管的第二极与所述输出端连接；
所述电容器的一端与所述上拉节点连接，另一端与所述输出端连接。
8.根据权利要求1至7任一所述的移位寄存器单元，其特征在于，
所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的占空比均为二分之一；
所述第一时钟信号与所述第二时钟信号的相位差为180度，所述第三时钟信号与所述第四时钟信号的相位差为180度，且所述第一时钟信号与所述第三时钟信号的相位差为90度。
9.根据权利要求4至7任一所述的移位寄存器单元，其特征在于，
所述晶体管均为N型晶体管。
10.一种移位寄存器单元的驱动方法，其特征在于，所述移位寄存器单元包括：第一时钟控制模块、第二时钟控制模块、输出控制模块和输出模块，所述方法包括：
第一驱动模式，第一控制信号端输出的第一控制信号为第一电位，第二控制信号端输出的第二控制信号为第二电位，所述第一时钟控制模块向所述输出控制模块输出来自第二时钟信号端的第二时钟信号，所述第二时钟控制模块向所述输出模块输出来自第一时钟信号端的第一时钟信号；
第二驱动模式，第一控制信号端输出的第一控制信号为第二电位，第二控制信号端输出的第二控制信号为第一电位，第三时钟信号端输出第三时钟信号，第四时钟信号端输出第四时钟信号，所述第一时钟控制模块向所述输出控制模块交替输出所述第二时钟信号和所述第一时钟信号，所述第二时钟控制模块向所述输出模块交替输出所述第一时钟信号和所述第二时钟信号；
其中，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的频率相同，相位互不相同。
11.根据权利要求10所述的方法，其特征在于，所述第一驱动模式和所述第二驱动模式中的任一驱动模式包括：
输入阶段，输入信号端输出的输入信号为第一电位，所述输出控制模块将上拉节点的电位上拉为第一电位；
输出阶段，所述上拉节点保持第一电位，所述输出模块接收并输出来自所述第二时钟控制模块的信号；
复位阶段，复位信号端输出的复位信号为第一电位，所述输出控制模块控制所述上拉节点的电位为第二电位。
12.根据权利要求10或11所述的方法，其特征在于，
所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的占空比均为二分之一；
所述第一时钟信号与所述第二时钟信号的相位差为180度，所述第三时钟信号与所述第四时钟信号的相位差为180度，且所述第一时钟信号与所述第三时钟信号的相位差为90度。
13.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括：
至少两个级联的如权利要求1至9任一所述的移位寄存器单元。
14.一种显示装置，其特征在于，所述显示装置包括：如权利要求13所述的栅极驱动电路。
CN201610875608.8A 2016-09-30 2016-09-30 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 Active CN106205461B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610875608.8A CN106205461B (zh) 2016-09-30 2016-09-30 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US15/744,554 US10210791B2 (en) 2016-09-30 2017-07-13 Shift register unit, driving method, gate driver on array and display device
PCT/CN2017/092712 WO2018059075A1 (zh) 2016-09-30 2017-07-13 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610875608.8A CN106205461B (zh) 2016-09-30 2016-09-30 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN106205461A CN106205461A (zh) 2016-12-07
CN106205461B true CN106205461B (zh) 2019-04-02

Family

ID=57521052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610875608.8A Active CN106205461B (zh) 2016-09-30 2016-09-30 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Country Status (3)

Country Link
US (1) US10210791B2 (zh)
CN (1) CN106205461B (zh)
WO (1) WO2018059075A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336291B (zh) * 2015-12-04 2018-11-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法与显示装置
CN106251804B (zh) * 2016-09-30 2018-12-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106205461B (zh) 2016-09-30 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106710547B (zh) 2016-12-27 2019-03-12 武汉华星光电技术有限公司 Goa电路
CN106710561B (zh) * 2017-03-08 2019-09-17 京东方科技集团股份有限公司 一种移位寄存器、栅线集成驱动电路及显示装置
CN106875911B (zh) * 2017-04-12 2019-04-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法
CN106960652B (zh) 2017-04-21 2018-10-30 京东方科技集团股份有限公司 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
CN107564473B (zh) * 2017-09-12 2019-12-13 北京大学深圳研究生院 栅极驱动电路
CN107731147B (zh) * 2017-10-25 2020-03-31 深圳市华星光电半导体显示技术有限公司 扫描驱动器及扫描驱动器的驱动方法
CN108172192B (zh) * 2018-03-20 2020-11-03 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示设备
CN108806603B (zh) * 2018-06-29 2020-03-17 上海天马有机发光显示技术有限公司 一种有机发光显示面板及其驱动方法、有机发光显示装置
CN109036282B (zh) * 2018-08-24 2020-05-22 合肥鑫晟光电科技有限公司 栅极驱动输出级电路、栅极驱动单元及驱动方法
CN109473055A (zh) * 2018-12-11 2019-03-15 深圳市华星光电半导体显示技术有限公司 显示装置及其驱动方法
CN109410881B (zh) * 2018-12-20 2020-06-02 深圳市华星光电技术有限公司 信号传输系统及信号传输方法
CN112150974B (zh) * 2019-06-26 2021-08-27 京东方科技集团股份有限公司 显示方法、时序控制器和显示装置
CN111508433B (zh) 2020-05-28 2021-08-31 京东方科技集团股份有限公司 信号生成电路、信号生成方法、信号生成模组和显示装置
KR20220016350A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN112700745B (zh) * 2021-01-19 2023-05-05 Tcl华星光电技术有限公司 显示面板的驱动方法及显示面板
CN113570996B (zh) 2021-07-30 2022-05-10 惠科股份有限公司 显示面板的驱动电路和显示装置
KR20230101611A (ko) * 2021-12-29 2023-07-06 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
TWI384756B (zh) 2009-12-22 2013-02-01 Au Optronics Corp 移位暫存器
US20150301415A1 (en) * 2012-11-05 2015-10-22 Sharp Kabushiki Kaisha Liquid crystal display device
CN102982777B (zh) * 2012-12-07 2015-10-07 京东方科技集团股份有限公司 显示装置的栅极驱动电路
JP2014142457A (ja) * 2013-01-23 2014-08-07 Japan Display Inc 表示装置
CN103198781B (zh) 2013-03-01 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动装置及显示装置
CN103413514A (zh) * 2013-07-27 2013-11-27 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN103730089B (zh) 2013-12-26 2015-11-25 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN104269145B (zh) * 2014-09-05 2016-07-06 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
KR102268520B1 (ko) * 2014-12-10 2021-06-24 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN104485086A (zh) * 2015-01-04 2015-04-01 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN104867438B (zh) * 2015-06-24 2018-02-13 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106205461B (zh) * 2016-09-30 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
US10210791B2 (en) 2019-02-19
WO2018059075A1 (zh) 2018-04-05
US20190005866A1 (en) 2019-01-03
CN106205461A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106205461B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106251804B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106098003B (zh) Goa电路
CN105869566B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108389539B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
US10490133B2 (en) Shift register module and display driving circuit thereof
WO2017107285A1 (zh) 用于窄边框液晶显示面板的goa电路
EP1923859A2 (en) Liquid crystal display and method of driving the same
CN105609072B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN104952406B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN107564458A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106157874A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107358931B (zh) Goa电路
CN109410810B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106531112B (zh) 移位寄存器单元及其驱动方法、移位寄存器以及显示装置
CN105390086B (zh) 栅极驱动电路和使用栅极驱动电路的显示器
WO2016161694A1 (zh) 基于p型薄膜晶体管的goa电路
CN108597430A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN110930942B (zh) 移位寄存器及其控制方法、显示面板
JP2008040499A (ja) ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107342038A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107248390A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant