CN103730089B - 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 - Google Patents

栅极驱动电路、方法、阵列基板行驱动电路和显示装置 Download PDF

Info

Publication number
CN103730089B
CN103730089B CN201310738811.7A CN201310738811A CN103730089B CN 103730089 B CN103730089 B CN 103730089B CN 201310738811 A CN201310738811 A CN 201310738811A CN 103730089 B CN103730089 B CN 103730089B
Authority
CN
China
Prior art keywords
pull
node
level
pole
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310738811.7A
Other languages
English (en)
Other versions
CN103730089A (zh
Inventor
曹昆
吴仲远
段立业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310738811.7A priority Critical patent/CN103730089B/zh
Publication of CN103730089A publication Critical patent/CN103730089A/zh
Priority to PCT/CN2014/078725 priority patent/WO2015096387A1/zh
Priority to US14/415,082 priority patent/US9514683B2/en
Application granted granted Critical
Publication of CN103730089B publication Critical patent/CN103730089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

本发明提供了一种栅极驱动电路、方法、阵列基板行驱动电路和显示装置。所述栅极驱动电路，与一行像素单元连接，该行像素单元包括相互连接的行像素驱动模块和发光元件；所述行像素驱动模块包括驱动晶体管、驱动模块和补偿模块；所述补偿模块接入栅极扫描信号；所述驱动模块接入驱动电平；所述栅极驱动电路还包括行像素控制单元，其用于为所述补偿模块提供所述栅极扫描信号，为所述驱动模块提供所述驱动电平，以控制该补偿模块补偿该驱动晶体管的阈值电压并控制所述驱动模块驱动所述发光元件。本发明可以同时补偿像素阈值电压和驱动像素，提高集成度。

Description

栅极驱动电路、方法、阵列基板行驱动电路和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极驱动电路、方法、阵列基板行驱动电路和显示装置。
背景技术
现有技术中没有提供能够为OLED（有机发光二极管，OrganicLight-EmittingDiode）显示面板像素提供Vth（阈值电压）补偿的GOA（Gateonarray，阵列基板行驱动，直接将栅极驱动电路制作在阵列基板上）电路，而仅提供了以单纯具有Vth补偿功能的像素设计或单脉冲的GOA电路。
由于OLED像素设计多采用电流控制型，因此整个OLED显示面板内的Vth不均一和长期工作后产生的VthShift（漂移）会降低OLED显示面板显示的均匀性。为了提高OLED显示面板的工艺集成度，同时降低成本，采用集成栅极驱动技术是未来的发展趋势。但是OLED的Vth补偿像素设计需要外围驱动电路与之相配合，因此对GOA提出了更高的要求。
发明内容
本发明的主要目的在于提供一种栅极驱动电路、方法、阵列基板行驱动电路和显示装置，以同时补偿像素阈值电压和驱动像素，提高集成度。
为了达到上述目的，本发明提供了一种栅极驱动电路，与一行像素单元连接，该行像素单元包括相互连接的行像素驱动模块和发光元件；所述行像素驱动模块包括驱动晶体管、驱动模块和补偿模块；所述补偿模块接入栅极扫描信号；所述驱动模块接入驱动电平；
所述栅极驱动电路包括行像素控制单元，其用于为所述补偿模块提供所述栅极扫描信号，为所述驱动模块提供所述驱动电平，以控制该补偿模块补偿该驱动晶体管的阈值电压并控制所述驱动模块驱动所述发光元件。
实施时，所述行像素控制单元包括起始信号输入端、第一控制时钟输入端、第二控制时钟输入端、复位信号输入端、输入时钟端、进位信号输出端、切断控制信号输出端、输出电平端、输出电平下拉控制端和栅极扫描信号输出端；
所述行像素控制单元还包括：
上拉节点电位拉升模块，用于当第一控制时钟信号和起始信号为高电平时，将上拉节点的电位拉升为高电平；
存储电容，连接于所述上拉节点和所述进位信号输出端之间；
上拉节点电位拉低模块，用于当第一下拉节点的电位或第二下拉节点的电位为高电平时，将上拉节点的电位拉低为第一低电平；
第一控制时钟开关，用于在第一控制时钟信号为高电平时导通所述第一控制时钟输入端与第一下拉节点的连接；
第二控制时钟开关，用于在第二控制时钟信号为高电平时导通所述第二控制时钟输入端与第二下拉节点的连接；
第一下拉节点电位拉低模块，用于当所述上拉节点的电位或所述第二下拉节点的电位为高电平时，将所述第一下拉节点的电位拉低为第一低电平；
第二下拉节点电位拉低模块，与所述复位信号输入端连接，用于当所述上拉节点的电位或所述第一下拉节点的电位为高电平时，将所述第二下拉节点的电位拉低为第一低电平；
进位控制模块，用于当所述上拉节点的电位为高电平时，导通所述进位信号输出端与所述第二控制时钟输入端之间的连接；
进位信号下拉模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将进位信号的电位拉低为第一低电平；
切断控制模块，用于当所述上拉节点的电位为高电平时，导通所述第二控制时钟输入端与所述切断控制信号输出端之间的连接，当所述第一下拉节点的电位或第二下拉节点的电位为高电平时，导通所述切断控制信号输出端与第二低电平输出端之间的连接；
反馈模块，用于当所述进位信号为高电平时，将切断控制信号传送至上拉节点电位拉升模块和所述上拉节点电位拉低模块；
栅极扫描信号控制模块，用于当所述上拉节点的电位为高电平时，导通所述第二控制时钟输入端与所述栅极扫描信号输出端之间的连接；
输入时钟开关，用于当所述上拉节点的电位为高电平时，导通所述输入时钟端与所述输出电平下拉控制端之间的连接；
栅极扫描信号下拉模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将栅极扫描信号的电位拉低为第二低电平；
输出电平下拉控制模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将所述输出电平下拉控制端的电位拉低为第二低电平；
输出电平上拉模块，用于当所述输出电平下拉控制端输出第二低电平时，将输出电平上拉为高电平；
输出电平下拉模块，用于当所述输出电平下拉控制端输出高电平时，将所述输出电平下拉为第二低电平。
实施时，所述上拉节点电位拉升模块包括：
第一上拉节点电位拉升晶体管，栅极与第一极和所述起始信号输入端连接，第二极与所述反馈模块连接；
以及，第二上拉节点电位拉升晶体管，栅极与所述第一控制时钟输入端连接，第一极与所述第一上拉节点电位拉升晶体管的第二极连接，第二极与所述上拉节点连接；
所述上拉节点电位拉低模块包括：
第一上拉节点电位拉低晶体管，栅极与所述第一下拉节点连接，第一极与所述上拉节点连接，第二极与所述反馈模块连接；
第二上拉节点电位拉低晶体管，栅极与所述第一下拉节点连接，第一极与所述第一上拉节点电位拉低晶体管的第二极连接，第二极接入第一低电平；
第三上拉节点电位拉低晶体管，栅极与所述第二下拉节点连接，第一极与所述上拉节点连接，第二极与所述反馈模块连接；
以及，第四上拉节点电位拉低晶体管，栅极与所述第二下拉节点连接，第一极与所述第三上拉节点电位拉低晶体管的第二极连接，第二极接入第一低电平；
所述第一下拉节点电位拉低模块包括：
第一下拉晶体管，栅极与所述上拉节点连接，第一极与所述第一下拉节点连接，第二极与所述复位信号输入端连接；
第二下拉晶体管，栅极与所述上拉节点连接，第一极与所述第一下拉晶体管的第二极连接，第二极接入第一低电平；
以及，第三下拉晶体管，栅极与所述第二下拉节点连接，第一极与所述第一下拉节点连接，第二极接入第一低电平；
所述第二下拉节点电位拉低模块包括：
第四下拉晶体管，栅极与所述上拉节点连接，第一极与所述第二下拉节点连接，第二极与所述复位信号输入端连接；
第五下拉晶体管，栅极与所述上拉节点连接，第一极与所述第四下拉晶体管的第二极连接，第二极接入第一低电平；
以及，第六下拉晶体管，栅极与所述第一下拉节点连接，第一极与所述第二下拉节点连接，第二极接入第一低电平。
实施时，所述进位控制模块包括：
进位控制晶体管，栅极与所述上拉节点连接，第一极与所述第二控制时钟输入端连接，第二端与所述进位信号输出端连接；
所述进位信号下拉模块包括：
第一进位信号下拉晶体管，栅极与所述第一下拉节点连接，第一极与所述进位信号输出端连接，第二极接入第一低电平；
以及，第二进位信号下拉晶体管，栅极与所述第二下拉节点连接，第一极与所述进位信号输出端连接，第二极接入第一低电平；
所述切断控制模块包括：
第一切断控制晶体管，栅极与所述上拉节点连接，第一极与所述第二控制时钟输入端连接，第二极与所述切断控制信号输出端连接；
第二切断控制晶体管，栅极与所述第一下拉节点连接，第一极与所述切断控制信号输出端连接，第二极接入第一低电平；
以及，第三切断控制晶体管，栅极与所述第二下拉节点连接，第一极与所述切断控制信号输出端连接，第二极接入第一低电平；
所述反馈模块包括：
反馈晶体管，栅极与所述进位信号输出端连接，第一极与所述第一上拉节点电位拉升晶体管的第二极连接，第二极与所述切断控制信号输出端连接。
实施时，所述栅极扫描信号控制模块包括：
栅极扫描控制晶体管，栅极与所述上拉节点连接，第一极接入所述第二控制时钟信号，第二极与所述栅极扫描信号输出端连接；
所述栅极扫描信号下拉模块包括：
第一输出下拉晶体管，栅极与所述第一下拉节点连接，第一极与所述栅极扫描信号输出端连接，第二极接入第二低电平；
以及，第二输出下拉晶体管，栅极与所述第二下拉节点连接，第一极与所述栅极扫描信号输出端连接，第二极接入第二低电平；
所述输出电平上拉模块包括：
输出电平上拉晶体管，栅极和第一极接入高电平，第二极与所述输出电平端连接；
所述输出电平下拉控制模块包括：
第一下拉控制晶体管，栅极与所述第一下拉节点连接，第一极与所述输出电平下拉控制端连接，第二极接入第二低电平；
以及，第二下拉控制晶体管，栅极与所述第二下拉节点连接，第一极与所述输出电平下拉控制端连接，第二极接入第二低电平；
所述输出电平下拉模块包括：
输出电平下拉晶体管，栅极与所述输出电平下拉控制端连接，第一极与所述输出电平端连接，第二极接入第二低电平。
实施时，第一控制时钟信号和第二控制时钟信号互补。
本发明还提供了一种栅极驱动方法，应用于上述的栅极驱动电路，包括：
在第一阶段，起始信号为低电平，第一控制时钟信号为低电平，第二控制时钟信号为高电平，第二控制时钟开关将第二下拉节点的电位上拉为高电平，上拉节点电位拉低模块将上拉节点电位拉低为第一低电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，输出电平上拉模块控制使得输出电平端输出高电平，栅极扫描信号下拉模块控制使得栅极扫描信号输出端输出第二低电平；
在第二阶段，起始信号为高电平，第一控制时钟信号为高电平，第二控制时钟信号为低电平，上拉节点电位拉升模块将上拉节点电位拉升为高电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，第二下拉节点电位拉低模块将第二下拉节点电位拉低为第一低电平，输入时钟开关导通，输入时钟信号为低电平，输出电平端和栅极扫描信号输出端输出的信号不变；
在第三阶段，起始信号为低电平，第一控制时钟信号为低电平，第二控制时钟信号为高电平，上拉节点电位维持高电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，第二下拉节点电位拉低模块将第二下拉节点电位拉低为第一低电平，输入时钟开关导通，输入时钟信号为高电平，栅极扫描信号输出端输出高电平，输出电平下拉控制端输出高电平，输出电平下拉模块控制使得输出电平端输出第二低电平；
在第四阶段，起始信号为低电平，第一控制时钟信号为高电平，第二控制时钟信号为低电平，上拉节点电位拉低模块将上拉节点电位拉低为第一低电平，第二控制时钟开关导通从而将所述第二下拉节点的电位拉升为高电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，输入时钟开关断开，栅极扫描信号下拉模块将栅极扫描信号的电位拉低为第二低电平，输出电平下拉控制模块控制使得输出电平下拉控制端输出第二低电平，输出电平上拉模块控制使得输出电平端输出高电平。
本发明还提供了一种阵列基板行驱动电路，其特征在于，包括多级上述的栅极驱动电路；
每一级所述栅极驱动电路还包括驱动控制信号输出端；
第一级栅极驱动电路的起始信号输入端和第二级栅极驱动电路的起始信号输入端接入起始信号；
第N级栅极驱动电路的起始信号输入端与第N-2级栅极驱动电路的进位信号输出端连接，N为大于等于3而小于等于M的整数，M为所述阵列基板行驱动电路包括的栅极驱动电路的级数；
除了最后一级栅极驱动电路之外，每一级栅极驱动电路的驱动控制信号输出端与下一级栅极驱动电路的输出电平端连接；
第K级栅极驱动电路的复位信号输入端与第K+2级栅极驱动电路的切断控制信号输出端连接，K为大于等于1而小于M-1的整数；
奇数级栅极驱动电路的第一控制信号输入端接入第一外部控制信号，奇数级栅极驱动电路的第二控制信号输入端接入第二外部控制信号；
偶数级栅极驱动电路的第一控制信号输入端接入第三外部控制信号，奇数级栅极驱动电路的第二控制信号输入端接入第四外部控制信号。
实施时，所述第三外部控制信号比所述第一外部控制信号推迟一时钟周期；
所述第四外部控制信号比所述第二外部控制信号推迟一时钟周期。
实施时，输入第2n级栅极驱动电路的输入时钟信号与输入第2n+2级栅极驱动电路的输入时钟信号互补；
输入第2n-1级栅极驱动电路的输入时钟信号与输入第2n+1级栅极驱动电路的输入时钟信号互补；
输入第2n级栅极驱动电路的输入时钟信号比输入第2n-1级栅极驱动电路的输入时钟信号推迟一时钟周期；
输入第2n+2级栅极驱动电路的的输入时钟信号比输入第2n+1级栅极驱动电路的输入时钟信号推迟一时钟周期；
n是大于等于1的整数，2n+2小于或等于M。
本发明还提供了一种显示装置，包括上述的栅极驱动电路。
实施时，所述显示装置为有机发光二极管OLED显示装置或低温多晶硅LTPS显示装置。
与现有技术相比，本发明所述的栅极驱动电路、方法、阵列基板行驱动电路和显示装置，设置将控制补偿模块补偿驱动晶体管的阈值电压并控制驱动模块驱动发光元件的行像素控制单元，能同时补偿像素阈值电压和驱动像素；本发明所述的栅极驱动电路和阵列基板行驱动电路应用于OLED显示面板中，可以提高OLED显示面板的工艺集成度，降低成本；并且在本发明所述的阵列基板行驱动电路中，下一级栅极驱动电路的输出电平与相邻上一级栅极驱动电路的开关信号共用，可以简化电路。
附图说明
图1A是与本发明所述的栅极驱动电路连接的行像素单元包括的行像素驱动模块的一实施例的电路图；
图1B是如图1A所示的行像素驱动模块的工作时序图；
图1是是本发明实施例所述的栅极驱动电路的结构框图；
图2是本发明实施例所述的栅极驱动电路的电路图；
图3是本发明实施例所述的阵列基板行驱动电路的结构图；
图4A是第n行像素驱动模块输出的GO_ELVDD（n）、GO_S1（n）和GO_S2（n），以及接入该第n行像素驱动模块的DATA的时序图；
图4B是第n+1行像素驱动模块输出的GO_ELVDD（n+1）、GO_S1（n+1）和GO_S2（n+1），以及接入该第n+1行像素驱动模块的DATA的时序图；
图5A是本发明该实施例所述的阵列基板行驱动电路在工作时STV1、STV2、CLK1、CLK2、CLK3、CLK4、CLKIN1、CLKIN2、CLKIN3和CLKIN4的波形图；
图5B是本发明该实施例所述的阵列基板行驱动电路输出的GO_S1（n）、GO_S1（n+1）、GO_S1（n+2、GO_S1（n+3）、GO_ELVDD（n）、GO_ELVDD（n+1）、GO_ELVDD（n+2）和GO_ELVDD（n+3）的波形图。
具体实施方式
本发明实施例所述的栅极驱动电路，与一行像素单元连接，该行像素单元包括相互连接的行像素驱动模块和发光元件；所述行像素驱动模块包括驱动晶体管、驱动模块和补偿模块；所述补偿模块接入栅极扫描信号；所述驱动模块接入驱动电平；
所述栅极驱动电路包括行像素控制单元，其用于为所述补偿模块提供所述栅极扫描信号，为所述驱动模块提供所述驱动电平，以控制该补偿模块补偿该驱动晶体管的阈值电压并控制所述驱动模块驱动所述发光元件。
本发明实施例所述的栅极驱动电路，设置将控制补偿模块补偿驱动晶体管的阈值电压并控制驱动模块驱动发光元件的行像素控制单元，提供了能补偿像素阈值电压的栅极驱动电路。
本发明实施例所述的栅极驱动电路，应用于OLED显示面板中，可以提高OLED显示面板的工艺集成度，降低成本。
如图1A所示，所述行像素驱动模块的一实施例包括驱动晶体管T1、补偿晶体管T2、驱动控制晶体管T3、第一电容C1和第二电容C2；
T2包括于补偿模块，T3包括于驱动控制模块；
T2的栅极接入栅极扫描信号S1，T2的第二极接入数据信号DATA，T3的栅极接入驱动控制信号S2，T3的第一极接入输出电平ELVDD；
有机发光二极管OLED的阴极接入电平ELVSS。
图1B是如图1A所示的行像素驱动模块的实施例的工作时序图。
本发明提供了一种能够与Vth（阈值）补偿像素设计相配合的GOA单元，该GOA单元能够输出两个信号，一个输出信号为脉冲的高电平信号，可以作为栅极扫描信号（如图1A中的S1），另一个输出信号为脉冲的低电平信号，可以作为ELVDD（如图1A中所示），以目前常用的3T2C的阈值补偿的OLED像素为例，驱动像素还需要一个低电平脉冲信号S2控制对ELVDD信号起开关作用，该低电平脉冲信号S2可以作为驱动控制信号。在一个GOA电路中，第n行的该低电平脉冲信号S2可以与第n+1行的ELVDD信号共用，可以简化电路，并且通过调整起始信号和时钟信号的时序即可实现像素的阈值补偿并驱动像素。
如图1所示，在本发明实施例所述的栅极驱动电路中，
所述行像素控制单元包括起始信号输入端STV、第一控制时钟输入端CLKA、第二控制时钟输入端CLKB、复位信号输入端RESET（n）、输入时钟端CLKIN、进位信号输出端COUT（n）、切断控制信号输出端IOFF（n）、输出电平端GO_ELVDD（n）、输出电平下拉控制端GVDD和栅极扫描信号输出端GO_S1（n）；
所述行像素控制单元还包括：
上拉节点电位拉升模块101，用于当第一控制时钟信号和起始信号为高电平时，将上拉节点的电位拉升为高电平；
存储电容C，连接于上拉节点Q和所述进位信号输出端COUT（n）之间；
上拉节点电位拉低模块102，用于当第一下拉节点QB1的电位或第二下拉节点QB2的电位为高电平时，将上拉节点Q的电位拉低为第一低电平VGL1；
第一控制时钟开关141，用于在第一控制时钟信号为高电平时导通所述第一控制时钟输入端CLKA与第一下拉节点QB1的连接；
第二控制时钟开关142，用于在第二控制时钟信号为高电平时导通所述第二控制时钟输入端CLKB与第二下拉节点QB2的连接；
第一下拉节点电位拉低模块12，用于当所述上拉节点Q的电位或所述第二下拉节点QB2的电位为高电平时，将所述第一下拉节点QB1的电位拉低为第一低电平VGL1；
第二下拉节点电位拉低模块13，与所述复位信号输入端RESET（n）连接，用于当所述上拉节点Q的电位或所述第一下拉节点QB1的电位为高电平时，将所述第二下拉节点QB2的电位拉低为第一低电平VGL1；
进位控制模块151，用于当所述上拉节点Q的电位为高电平时，导通所述进位信号输出端COUT（n）与所述第二控制时钟输入端CLKB之间的连接；
进位信号下拉模块152，用于当所述第一下拉节点QB1的电位或所述第二下拉节点QB2的电位为高电平时，将进位信号的电位拉低为第一低电平VGL1；
切断控制模块161，用于当所述上拉节点Q的电位为高电平时，导通所述第二控制时钟输入端CLKB与所述切断控制信号输出端IOFF（n）之间的连接，当所述第一下拉节点QB1的电位或第二下拉节点QB2的电位为高电平时，导通所述切断控制信号输出端IOFF（n）与第二低电平输出端VGL2之间的连接；
反馈模块162，用于当所述进位信号为高电平时，将切断控制信号传送至上拉节点电位拉升模块101和所述上拉节点电位拉低模块102；
栅极扫描信号控制模块171，用于当所述上拉节点Q的电位为高电平时，导通所述第二控制时钟输入端CLKB与所述栅极扫描信号输出端GO_S1（n）之间的连接；
输入时钟开关181，用于当所述上拉节点Q的电位为高电平时，导通所述输入时钟端CLKIN（n）与所述输出电平下拉控制端G_VDD之间的连接；
栅极扫描信号下拉模块172，用于当所述第一下拉节点QB1的电位或所述第二下拉节点QB2的电位为高电平时，将栅极扫描信号的电位拉低为第二低电平VGL2；
输出电平上拉模块182，用于当所述输出电平下拉控制端G_VDD输出第二低电平VGL2时，将输出电平上拉为高电平；
输出电平下拉控制模块183，用于当所述第一下拉节点QB1的电位或所述第二下拉节点QB2的电位为高电平时，将所述输出电平下拉控制端G_VDD的电位拉低为第二低电平VGL2；
输出电平下拉模块184，用于当所述输出电平下拉控制端G_VDD输出高电平时，将所述输出电平下拉为第二低电平VGL2。
本发明该实施例所述的栅极驱动电路采用两个下拉节点：第一下拉节点QB1和第二下拉节点QB2，以将输出拉低，第一下拉节点QB1和第二下拉节点QB2在非输出时间均为交流且互补，因此可以减少阈值漂移，且对输出拉低不存在间隙，因此可提高稳定性和信赖性。
本发明该实施例所述的栅极驱动电路在工作时，通过调整起始信号、第一控制时钟信号、第二控制时钟信号和输入时钟信号，即可实现对像素的阈值补偿并驱动像素。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。此外，按照晶体管的特性区分可以将晶体管分为N型晶体管或P型晶体管。在本发明实施例提供的驱动电路中，具体采用N型晶体管或P型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本发明的实施例保护范围内的。
在本发明实施例提供的驱动电路中，N型晶体管的第一极可以是源极，N型晶体管的第二极可以是漏极；P型晶体管的第一极可以是漏极，P型晶体管的第二极可以是源极。
具体的，如图2所示，在本发明实施例所述的栅极驱动电路中，
所述上拉节点电位拉升模块101包括：
第一上拉节点电位拉升晶体管T101，栅极与第一极和所述起始信号输入端STV连接，第二极与所述反馈模块162连接；
以及，第二上拉节点电位拉升晶体管T102，栅极与所述第一控制时钟输入端CLKA连接，第一极与所述第一上拉节点电位拉升晶体管T101的第二极连接，第二极与所述上拉节点Q连接；
所述上拉节点电位拉低模块102包括：
第一上拉节点电位拉低晶体管T201，栅极与所述第一下拉节点QB1连接，第一极与所述上拉节点Q连接，第二极与所述反馈模块162连接；
第二上拉节点电位拉低晶体管T202，栅极与所述第一下拉节点QB1连接，第一极与所述第一上拉节点电位拉低晶体管T201的第二极连接，第二极接入第一低电平VGL1；
第三上拉节点电位拉低晶体管T203，栅极与所述第二下拉节点QB2连接，第一极与所述上拉节点Q连接，第二极与所述反馈模块162连接；
以及，第四上拉节点电位拉低晶体管T204，栅极与所述第二下拉节点QB2连接，第一极与所述第三上拉节点电位拉低晶体管T203的第二极连接，第二极接入第一低电平VGL1；
所述第一下拉节点电位拉低模块12包括：
第一下拉晶体管T21，栅极与所述上拉节点Q连接，第一极与所述第一下拉节点QB1连接，第二极与所述复位信号输入端RESET（n）连接；
第二下拉晶体管T22，栅极与所述上拉节点Q连接，第一极与所述第一下拉晶体管T21的第二极连接，第二极接入第一低电平VGL1；
以及，第三下拉晶体管T23，栅极与所述第二下拉节点QB2连接，第一极与所述第一下拉节点QB1连接，第二极接入第一低电平VGL1；所述第二下拉节点电位拉低模块13包括：
第四下拉晶体管T31，栅极与所述上拉节点Q连接，第一极与所述第二下拉节点QB2连接，第二极与所述复位信号输入端RESET（n）连接；
第五下拉晶体管T32，栅极与所述上拉节点Q连接，第一极与所述第三下拉晶体管T31的第二极连接，第二极接入第一低电平VGL1；
以及，第六下拉晶体管T33，栅极与所述第一下拉节点QB1连接，第一极与所述第二下拉节点QB2连接，第二极接入第一低电平VGL1。
如图2所示，所述进位控制模块151包括：
进位控制晶体管T51，栅极与所述上拉节点Q连接，第一极与所述第二控制时钟输入端CLKB连接，第二端与所述进位信号输出端COUT（n）连接；
所述进位信号下拉模块152包括：
第一进位信号下拉晶体管T521，栅极与所述第一下拉节点QB1连接，第一极与所述进位信号输出端COUT（n）连接，第二极接入第一低电平VGL1；
以及，第二进位信号下拉晶体管T522，栅极与所述第二下拉节点QB2连接，第一极与所述进位信号输出端COUT（n）连接，第二极接入第一低电平VGL1；
所述切断控制模块161包括：
第一切断控制晶体管T611，栅极与所述上拉节点Q连接，第一极与所述第二控制时钟输入端CLKB连接，第二极与所述切断控制信号输出端IOFF（n）连接；
第二切断控制晶体管T612，栅极与所述第一下拉节点QB1连接，第一极与所述切断控制信号输出端IOFF（n）连接，第二极接入第一低电平VGL1；
以及，第三切断控制晶体管T613，栅极与所述第二下拉节点QB2连接，第一极与所述切断控制信号输出端IOFF（n）连接，第二极接入第一低电平VGL1；
所述反馈模块162包括：
反馈晶体管T62，栅极与所述进位信号输出端COUT（n）连接，第一极与所述第一上拉节点电位拉升晶体管T101的第二极连接，第二极与所述切断控制信号输出端IOFF（n）连接。
如图2所示，所述栅极扫描信号控制模块171包括：
栅极扫描控制晶体管T71，栅极与所述上拉节点Q连接，第一极接入所述第二控制时钟信号CLKB，第二极与所述栅极扫描信号输出端GO_S1（n）连接；
所述栅极扫描信号下拉模块172包括：
第一输出下拉晶体管T721，栅极与所述第一下拉节点QB1连接，第一极与所述栅极扫描信号输出端GO_S1（n）连接，第二极接入第二低电平VGL2；
以及，第二输出下拉晶体管T722，栅极与所述第二下拉节点QB2连接，第一极与所述栅极扫描信号输出端GO_S1（n）连接，第二极接入第二低电平VGL2；
所述输入时钟开关181包括输入晶体管T81；
所述输入晶体管T81，栅极与所述上拉节点Q连接，第一极与CLKIN连接，第二极与G_VDD连接；
所述输出电平上拉模块182包括：
输出电平上拉晶体管T82，栅极和第一极接入高电平VDD，第二极与所述输出电平端GO_ELVDD（n）连接；
所述输出电平下拉控制模块183包括：
第一下拉控制晶体管T831，栅极与所述第一下拉节点QB1连接，第一极与所述输出电平下拉控制端G_VDD连接，第二极接入第二低电平VGL2；
以及，第二下拉控制晶体管T832，栅极与所述第二下拉节点QB2连接，第一极与所述输出电平下拉控制端G_VDD连接，第二极接入第二低电平VGL2；
所述输出电平下拉模块184包括：
输出电平下拉晶体管T84，栅极与所述输出电平下拉控制端G_VDD连接，第一极与所述输出电平端GO_ELVDD（n）连接，第二极接入第二低电平VGL2。
在具体实施时，第一控制时钟信号和第二控制时钟信号互补。
如图2所示，第一控制时钟开关141包括：
第一控制晶体管T41，栅极和第一极与CLKA连接，第二极与QB1连接；
第二控制时钟开关142包括：
第二控制晶体管T42，栅极和第一极与CLKB连接，第二极与QB2连接；
存储电容C连接于Q与COUT（n）之间。
在图2所示的实施例中，T101、T102、T42、T201、T202、T203和T204为P型晶体管，T21、T22、T31、T32、T41、T51、T521、T522、T611、T612、T613、T62、T71、T721、T722、T81、T82、T831、T832和T84为N型晶体管，在其他实施例中，晶体管的类型也可以变化，只需能达到相同的导通与关断的控制效果即可。
本发明实施例所述的栅极驱动方法，应用于上述的栅极驱动电路，包括：
在第一阶段，起始信号为低电平，第一控制时钟信号为低电平，第二控制时钟信号为高电平，第二控制时钟开关将第二下拉节点的电位上拉为高电平，上拉节点电位拉低模块将上拉节点电位拉低为第一低电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，输出电平上拉模块控制使得输出电平端输出高电平，栅极扫描信号下拉模块控制使得栅极扫描信号输出端输出第二低电平；
在第二阶段，起始信号为高电平，第一控制时钟信号为高电平，第二控制时钟信号为低电平，上拉节点电位拉升模块将上拉节点电位拉升为高电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，第二下拉节点电位拉低模块将第二下拉节点电位拉低为第一低电平，输入时钟开关导通，输入时钟信号为低电平，输出电平端和栅极扫描信号输出端输出的信号不变；
在第三阶段，起始信号为低电平，第一控制时钟信号为低电平，第二控制时钟信号为高电平，上拉节点电位维持高电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，第二下拉节点电位拉低模块将第二下拉节点电位拉低为第一低电平，输入时钟开关导通，输入时钟信号为高电平，栅极扫描信号输出端输出高电平，输出电平下拉控制端输出高电平，输出电平下拉模块控制使得输出电平端输出第二低电平；
在第四阶段，起始信号为低电平，第一控制时钟信号为高电平，第二控制时钟信号为低电平，上拉节点电位拉低模块将上拉节点电位拉低为第一低电平，第二控制时钟开关导通从而将所述第二下拉节点的电位拉升为高电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，输入时钟开关断开，栅极扫描信号下拉模块将栅极扫描信号的电位拉低为第二低电平，输出电平下拉控制模块控制使得输出电平下拉控制端输出第二低电平，输出电平上拉模块控制使得输出电平端输出高电平。
本发明实施例所述的阵列基板行驱动电路，包括多级上述的栅极驱动电路；
每一级所述栅极驱动电路还包括驱动控制信号输出端；
第一级栅极驱动电路的起始信号输入端和第二级栅极驱动电路的起始信号输入端接入起始信号；
第N级栅极驱动电路的起始信号输入端与第N-2级栅极驱动电路的进位信号输出端连接，N为大于等于3而小于等于M的整数，M为所述阵列基板行驱动电路包括的栅极驱动电路的级数；
除了最后一级栅极驱动电路之外，每一级栅极驱动电路的驱动控制信号输出端与下一级栅极驱动电路的输出电平端连接；
第K级栅极驱动电路的复位信号输入端与第K+2级栅极驱动电路的切断控制信号输出端连接，K为大于等于1而小于M-1的整数；
奇数级栅极驱动电路的第一控制信号输入端接入第一外部控制信号，奇数级栅极驱动电路的第二控制信号输入端接入第二外部控制信号；
偶数级栅极驱动电路的第一控制信号输入端接入第三外部控制信号，奇数级栅极驱动电路的第二控制信号输入端接入第四外部控制信号。
并且，所述第三外部控制信号比所述第一外部控制信号推迟一时钟周期；
所述第四外部控制信号比所述第二外部控制信号推迟一时钟周期。
输入2n级栅极驱动电路的输入时钟信号与输入第2n+2级栅极驱动电路的输入时钟信号互补；
输入2n-1级栅极驱动电路的输入时钟信号与输入第2n+1级栅极驱动电路的输入时钟信号互补；
输入2n级栅极驱动电路的输入时钟信号比输入2n-1级栅极驱动电路的输入时钟信号推迟一时钟周期；
n是大于等于1的整数，2n+2小于或等于M。
在本发明实施例所述的阵列基板行驱动电路中，每一级栅极驱动电路的驱动控制信号与下一级栅极驱动电路的输出电平共用，可以起到简化电路的作用。
如图3所示，根据一种具体实施方式，本发明所述的阵列基板行驱动电路包括（N+1）级栅极驱动电路，N为大于或等于7的整数；
第一级栅极驱动电路的起始信号输入端STV接入第一起始信号STV1；
第二级栅极驱动电路的起始信号输入端STV接入第二起始信号STV2；
第M级栅极驱动电路的起始信号输入端STV与第（M-1）级栅极驱动电路的进位信号输出端COUT（M-1）连接，M大于2而小于（N+1）；
除了第（N+1）级栅极驱动电路之外，第J级栅极驱动电路的驱动控制信号输出端IOFF（J）与第（J+1）级栅极驱动电路的输出电平端GO_ELVDD（J+1）连接，J是小于（N+1）的正整数；
第K级栅极驱动电路的复位信号输入端RESET（K）与第K+2级栅极驱动电路的切断控制信号输出端IOFF（K+2）连接，K为大于等于1而小于N的整数；
奇数级栅极驱动电路的第一控制时钟输入端CLKA接入第一控制时钟信号CLK1，奇数级栅极驱动电路的第二控制时钟输入端CLKB接入第二控制时钟信号CLK2；CLK1和CLK2互补；
偶数级栅极驱动电路的第一控制时钟输入端CLKA接入第三控制时钟信号CLK3，偶数级栅极驱动电路的第二控制时钟输入端CLKB接入第四控制时钟信号CLK4；CLK3和CLK4互补；
所述第三外部控制信号CLK3比所述第一外部控制信号CLK1推迟一时钟周期；
所述第四外部控制信号CLK4比所述第二外部控制信号CLK2推迟一时钟周期；
输入第2n-1级栅极驱动电路的输入时钟端CLKIN的为第一输入时钟信号CLKIN1；
输入第2n+1级栅极驱动电路的输入时钟信号端CLKIN的为第二输入时钟信号CLKIN2；
输入第2n级栅极驱动电路的输入时钟端CLKIN的为第三输入时钟信号CLKIN3；
输入第2n+2级栅极驱动电路的输入时钟端CLKIN的为第四输入时钟信号CLKIN4；
CLKIN1与CLKIN2互补；
CLKIN3与CLKIN4互补；
CLKIN3比CLKIN1推迟一时钟周期；
CLKIN4比CLKIN2推迟一时钟周期；
n是大于等于1的整数，2n+2小于或等于N+1。
图4A是第n行像素驱动模块输出的GO_ELVDD（n、GO_S1（n）和GO_S2（n），以及接入该第n行像素驱动模块的DATA的时序图；图4B是第n+1行像素驱动模块输出的GO_ELVDD（n+1）、GO_S1（n+1）和GO_S2（n+1），以及接入该第n+1行像素驱动模块的DATA的时序图。
以上实施例将CLKIN3设计为比CLKIN1推迟一时钟周期，将CLKIN4设计为比CLKIN2推迟一时钟周期，目的是为了设计使得GO_ELVDD（n+1）的波形与GO_S2（n）的波形相同（如图4A、图4B所示），因此可以将第n+1行像素驱动模块的GO_ELVDD（n+1）与第n行像素驱动模块的GO_S2（n）共用，其中n+1小于或等于阵列基板行驱动电路包括的栅极驱动电路的级数。
图5A是本发明该实施例所述的阵列基板行驱动电路在工作时STV1、STV2、CLK1、CLK2、CLK3、CLK4、CLKIN1、CLKIN2、CLKIN3和CLKIN4的波形图。
图5B是本发明该实施例所述的阵列基板行驱动电路输出的GO_S1（n）、GO_S1（n+1）、GO_S1（n+2、GO_S1（n+3）、GO_ELVDD（n）、GO_ELVDD（n+1）、GO_ELVDD（n+2）和GO_ELVDD（n+3）的波形图，其中n+3小于或等于阵列基板行驱动电路包括的栅极驱动电路的级数。
如图5A、图5B所示，如图2所示的栅极驱动电路在工作时，
在第一阶段P1，起始信号为低电平，第一控制时钟信号为低电平，第二控制时钟信号为高电平，第二控制时钟开关142将第二下拉节点QB2的电位上拉为高电平，上拉节点电位拉低模块12将上拉节点Q电位拉低为第一低电平VGL1，第一下拉节点电位拉低模块12将第一下拉节点QB1电位拉低为第一低电平VGL1，输出电平上拉模块182控制使得输出电平端GO_ELVDD（n）输出高电平，栅极扫描信号下拉模块172控制使得栅极扫描信号输出端GO_S1（n）输出第二低电平VGL2；
在第二阶段P2，起始信号为高电平，第一控制时钟信号为高电平，第二控制时钟信号为低电平，上拉节点电位拉升模块101将上拉节点Q电位拉升为高电平，第一下拉节点电位拉低模块12将第一下拉节点QB1电位拉低为第一低电平VGL1，第二下拉节点电位拉低模块13将第二下拉节点QB2电位拉低为第一低电平VGL1，输入时钟开关181导通，输入时钟信号为低电平，输出电平端GO_ELVDD（n）和栅极扫描信号输出端GO_S1（n）输出的信号不变；
在第三阶段，起始信号为低电平，第一控制时钟信号为低电平，第二控制时钟信号为高电平，上拉节点电位维持高电平，第一下拉节点电位拉低模块12将第一下拉节点QB1电位拉低为第一低电平VGL1，第二下拉节点电位拉低模块13将第二下拉节点QB2电位拉低为第一低电平VGL1，输入时钟开关181导通，输入时钟信号为高电平，栅极扫描信号输出端GO_S1（n）输出高电平，输出电平下拉控制端G_VDD输出高电平，输出电平下拉模块184控制使得输出电平端GO_ELVDD（n）输出第二低电平VGL2；
在第四阶段，起始信号为低电平，第一控制时钟信号为高电平，第二控制时钟信号为低电平，上拉节点电位拉低模块102将上拉节点Q电位拉低为第一低电平VGL1，第二控制时钟开关142导通从而将所述第二下拉节点QB2的电位拉升为高电平，第一下拉节点电位拉低模块12将第一下拉节点QB1电位拉低为第一低电平VGL1，输入时钟开关181断开，栅极扫描信号下拉模块172将栅极扫描信号的电位拉低为第二低电平VGL2，输出电平下拉控制模块183控制使得输出电平下拉控制端G_VDD输出第二低电平VGL2，输出电平上拉模块182控制使得输出电平端GO_ELVDD（n）输出高电平。
如图5A、图5B所示，第五阶段P5、第六阶段P6、第七阶段P7、第八阶段P8的工作时序分别与第五阶段P1、第六阶段P2、第七阶段P3、第八阶段P4的工作时序相同。
本发明实施例所述的栅极驱动电路可以应用于OLED(OrganicLight-EmittingDiode，有机发光二极管）显示装置和LTPS（LowTemperaturePoly-silicon，低温多晶硅技术）显示装置中。
本发明还提供了一种显示装置，包括上述的栅极驱动电路。
所述显示装置可以为OLED显示装置或LTPS显示装置。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种栅极驱动电路，与一行像素单元连接，该行像素单元包括相互连接的行像素驱动模块和发光元件；所述行像素驱动模块包括驱动晶体管、驱动模块和补偿模块；所述补偿模块接入栅极扫描信号；所述驱动模块接入驱动电平；其特征在于：
所述栅极驱动电路包括行像素控制单元，其用于为所述补偿模块提供所述栅极扫描信号，为所述驱动模块提供所述驱动电平，以控制该补偿模块补偿该驱动晶体管的阈值电压并控制所述驱动模块驱动所述发光元件；
所述行像素控制单元包括起始信号输入端、第一控制时钟输入端、第二控制时钟输入端、复位信号输入端、输入时钟端、进位信号输出端、切断控制信号输出端、输出电平端、输出电平下拉控制端和栅极扫描信号输出端；
所述行像素控制单元还包括：
上拉节点电位拉升模块，用于当第一控制时钟信号和起始信号为高电平时，将上拉节点的电位拉升为高电平；
存储电容，连接于所述上拉节点和所述进位信号输出端之间；
上拉节点电位拉低模块，用于当第一下拉节点的电位或第二下拉节点的电位为高电平时，将上拉节点的电位拉低为第一低电平；
第一控制时钟开关，用于在第一控制时钟信号为高电平时导通所述第一控制时钟输入端与第一下拉节点的连接；
第二控制时钟开关，用于在第二控制时钟信号为高电平时导通所述第二控制时钟输入端与第二下拉节点的连接；
第一下拉节点电位拉低模块，用于当所述上拉节点的电位或所述第二下拉节点的电位为高电平时，将所述第一下拉节点的电位拉低为第一低电平；
第二下拉节点电位拉低模块，与所述复位信号输入端连接，用于当所述上拉节点的电位或所述第一下拉节点的电位为高电平时，将所述第二下拉节点的电位拉低为第一低电平；
进位控制模块，用于当所述上拉节点的电位为高电平时，导通所述进位信号输出端与所述第二控制时钟输入端之间的连接；
进位信号下拉模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将进位信号的电位拉低为第一低电平；
切断控制模块，用于当所述上拉节点的电位为高电平时，导通所述第二控制时钟输入端与所述切断控制信号输出端之间的连接，当所述第一下拉节点的电位或第二下拉节点的电位为高电平时，导通所述切断控制信号输出端与第二低电平输出端之间的连接；
反馈模块，用于当所述进位信号为高电平时，将切断控制信号传送至上拉节点电位拉升模块和所述上拉节点电位拉低模块；
栅极扫描信号控制模块，用于当所述上拉节点的电位为高电平时，导通所述第二控制时钟输入端与所述栅极扫描信号输出端之间的连接；
输入时钟开关，用于当所述上拉节点的电位为高电平时，导通所述输入时钟端与所述输出电平下拉控制端之间的连接；
栅极扫描信号下拉模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将栅极扫描信号的电位拉低为第二低电平；
输出电平下拉控制模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将所述输出电平下拉控制端的电位拉低为第二低电平；
输出电平上拉模块，用于当所述输出电平下拉控制端输出第二低电平时，将输出电平上拉为高电平；
输出电平下拉模块，用于当所述输出电平下拉控制端输出高电平时，将所述输出电平下拉为第二低电平。
2.如权利要求1所述的栅极驱动电路，其特征在于，
所述上拉节点电位拉升模块包括：
第一上拉节点电位拉升晶体管，栅极与第一极和所述起始信号输入端连接，第二极与所述反馈模块连接；
以及，第二上拉节点电位拉升晶体管，栅极与所述第一控制时钟输入端连接，第一极与所述第一上拉节点电位拉升晶体管的第二极连接，第二极与所述上拉节点连接；
所述上拉节点电位拉低模块包括：
第一上拉节点电位拉低晶体管，栅极与所述第一下拉节点连接，第一极与所述上拉节点连接，第二极与所述反馈模块连接；
第二上拉节点电位拉低晶体管，栅极与所述第一下拉节点连接，第一极与所述第一上拉节点电位拉低晶体管的第二极连接，第二极接入第一低电平；
第三上拉节点电位拉低晶体管，栅极与所述第二下拉节点连接，第一极与所述上拉节点连接，第二极与所述反馈模块连接；
以及，第四上拉节点电位拉低晶体管，栅极与所述第二下拉节点连接，第一极与所述第三上拉节点电位拉低晶体管的第二极连接，第二极接入第一低电平；
所述第一下拉节点电位拉低模块包括：
第一下拉晶体管，栅极与所述上拉节点连接，第一极与所述第一下拉节点连接，第二极与所述复位信号输入端连接；
第二下拉晶体管，栅极与所述上拉节点连接，第一极与所述第一下拉晶体管的第二极连接，第二极接入第一低电平；
以及，第三下拉晶体管，栅极与所述第二下拉节点连接，第一极与所述第一下拉节点连接，第二极接入第一低电平；
所述第二下拉节点电位拉低模块包括：
第四下拉晶体管，栅极与所述上拉节点连接，第一极与所述第二下拉节点连接，第二极与所述复位信号输入端连接；
第五下拉晶体管，栅极与所述上拉节点连接，第一极与所述第四下拉晶体管的第二极连接，第二极接入第一低电平；
以及，第六下拉晶体管，栅极与所述第一下拉节点连接，第一极与所述第二下拉节点连接，第二极接入第一低电平。
3.如权利要求2所述的栅极驱动电路，其特征在于，
所述进位控制模块包括：
进位控制晶体管，栅极与所述上拉节点连接，第一极与所述第二控制时钟输入端连接，第二端与所述进位信号输出端连接；
所述进位信号下拉模块包括：
第一进位信号下拉晶体管，栅极与所述第一下拉节点连接，第一极与所述进位信号输出端连接，第二极接入第一低电平；
以及，第二进位信号下拉晶体管，栅极与所述第二下拉节点连接，第一极与所述进位信号输出端连接，第二极接入第一低电平；
所述切断控制模块包括：
第一切断控制晶体管，栅极与所述上拉节点连接，第一极与所述第二控制时钟输入端连接，第二极与所述切断控制信号输出端连接；
第二切断控制晶体管，栅极与所述第一下拉节点连接，第一极与所述切断控制信号输出端连接，第二极接入第一低电平；
以及，第三切断控制晶体管，栅极与所述第二下拉节点连接，第一极与所述切断控制信号输出端连接，第二极接入第一低电平；
所述反馈模块包括：
反馈晶体管，栅极与所述进位信号输出端连接，第一极与所述第一上拉节点电位拉升晶体管的第二极连接，第二极与所述切断控制信号输出端连接。
4.如权利要求3所述的栅极驱动电路，其特征在于，
所述栅极扫描信号控制模块包括：
栅极扫描控制晶体管，栅极与所述上拉节点连接，第一极接入所述第二控制时钟信号，第二极与所述栅极扫描信号输出端连接；
所述栅极扫描信号下拉模块包括：
第一输出下拉晶体管，栅极与所述第一下拉节点连接，第一极与所述栅极扫描信号输出端连接，第二极接入第二低电平；
以及，第二输出下拉晶体管，栅极与所述第二下拉节点连接，第一极与所述栅极扫描信号输出端连接，第二极接入第二低电平；
所述输出电平上拉模块包括：
输出电平上拉晶体管，栅极和第一极接入高电平，第二极与所述输出电平端连接；
所述输出电平下拉控制模块包括：
第一下拉控制晶体管，栅极与所述第一下拉节点连接，第一极与所述输出电平下拉控制端连接，第二极接入第二低电平；
以及，第二下拉控制晶体管，栅极与所述第二下拉节点连接，第一极与所述输出电平下拉控制端连接，第二极接入第二低电平；
所述输出电平下拉模块包括：
输出电平下拉晶体管，栅极与所述输出电平下拉控制端连接，第一极与所述输出电平端连接，第二极接入第二低电平。
5.如权利要求1至4中任一权利要求所述的栅极驱动电路，其特征在于，第一控制时钟信号和第二控制时钟信号互补。
6.一种栅极驱动方法，应用于如权利要求1至5中任一权利要求所述的栅极驱动电路，其特征在于，包括：
在第一阶段，起始信号为低电平，第一控制时钟信号为低电平，第二控制时钟信号为高电平，第二控制时钟开关将第二下拉节点的电位上拉为高电平，上拉节点电位拉低模块将上拉节点电位拉低为第一低电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，输出电平上拉模块控制使得输出电平端输出高电平，栅极扫描信号下拉模块控制使得栅极扫描信号输出端输出第二低电平；
在第二阶段，起始信号为高电平，第一控制时钟信号为高电平，第二控制时钟信号为低电平，上拉节点电位拉升模块将上拉节点电位拉升为高电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，第二下拉节点电位拉低模块将第二下拉节点电位拉低为第一低电平，输入时钟开关导通，输入时钟信号为低电平，输出电平端和栅极扫描信号输出端输出的信号不变；
在第三阶段，起始信号为低电平，第一控制时钟信号为低电平，第二控制时钟信号为高电平，上拉节点电位维持高电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，第二下拉节点电位拉低模块将第二下拉节点电位拉低为第一低电平，输入时钟开关导通，输入时钟信号为高电平，栅极扫描信号输出端输出高电平，输出电平下拉控制端输出高电平，输出电平下拉模块控制使得输出电平端输出第二低电平；
在第四阶段，起始信号为低电平，第一控制时钟信号为高电平，第二控制时钟信号为低电平，上拉节点电位拉低模块将上拉节点电位拉低为第一低电平，第二控制时钟开关导通从而将所述第二下拉节点的电位拉升为高电平，第一下拉节点电位拉低模块将第一下拉节点电位拉低为第一低电平，输入时钟开关断开，栅极扫描信号下拉模块将栅极扫描信号的电位拉低为第二低电平，输出电平下拉控制模块控制使得输出电平下拉控制端输出第二低电平，输出电平上拉模块控制使得输出电平端输出高电平。
7.一种阵列基板行驱动电路，其特征在于，包括多级如权利要求1至5中任一权利要求所述的栅极驱动电路；
每一级所述栅极驱动电路还包括驱动控制信号输出端；
第一级栅极驱动电路的起始信号输入端和第二级栅极驱动电路的起始信号输入端接入起始信号；
第N级栅极驱动电路的起始信号输入端与第N-2级栅极驱动电路的进位信号输出端连接，N为大于等于3而小于等于M的整数，M为所述阵列基板行驱动电路包括的栅极驱动电路的级数；
除了最后一级栅极驱动电路之外，每一级栅极驱动电路的驱动控制信号输出端与下一级栅极驱动电路的输出电平端连接；
第K级栅极驱动电路的复位信号输入端与第K+2级栅极驱动电路的切断控制信号输出端连接，K为大于等于1而小于M-1的整数；
奇数级栅极驱动电路的第一控制信号输入端接入第一外部控制信号，奇数级栅极驱动电路的第二控制信号输入端接入第二外部控制信号；
偶数级栅极驱动电路的第一控制信号输入端接入第三外部控制信号，奇数级栅极驱动电路的第二控制信号输入端接入第四外部控制信号。
8.如权利要求7所述的阵列基板行驱动电路，其特征在于，
所述第三外部控制信号比所述第一外部控制信号推迟一时钟周期；
所述第四外部控制信号比所述第二外部控制信号推迟一时钟周期。
9.如权利要求7或8所述的阵列基板行驱动电路，其特征在于，
输入第2n级栅极驱动电路的输入时钟信号与输入第2n+2级栅极驱动电路的输入时钟信号互补；
输入第2n-1级栅极驱动电路的输入时钟信号与输入第2n+1级栅极驱动电路的输入时钟信号互补；
输入第2n级栅极驱动电路的输入时钟信号比输入第2n-1级栅极驱动电路的输入时钟信号推迟一时钟周期；
输入第2n+2级栅极驱动电路的的输入时钟信号比输入第2n+1级栅极驱动电路的输入时钟信号推迟一时钟周期；
n是大于等于1的整数，2n+2小于或等于M。
10.一种显示装置，其特征在于，包括如权利要求1至5中任一权利要求所述的栅极驱动电路。
11.如权利要求10所述的显示装置，其特征在于，所述显示装置为有机发光二极管OLED显示装置或低温多晶硅LTPS显示装置。
CN201310738811.7A 2013-12-26 2013-12-26 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 Active CN103730089B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310738811.7A CN103730089B (zh) 2013-12-26 2013-12-26 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
PCT/CN2014/078725 WO2015096387A1 (zh) 2013-12-26 2014-05-29 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
US14/415,082 US9514683B2 (en) 2013-12-26 2014-05-29 Gate driving circuit, gate driving method, gate on array (GOA) circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310738811.7A CN103730089B (zh) 2013-12-26 2013-12-26 栅极驱动电路、方法、阵列基板行驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN103730089A CN103730089A (zh) 2014-04-16
CN103730089B true CN103730089B (zh) 2015-11-25

Family

ID=50454139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310738811.7A Active CN103730089B (zh) 2013-12-26 2013-12-26 栅极驱动电路、方法、阵列基板行驱动电路和显示装置

Country Status (3)

Country Link
US (1) US9514683B2 (zh)
CN (1) CN103730089B (zh)
WO (1) WO2015096387A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103714780B (zh) 2013-12-24 2015-07-15 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103730089B (zh) 2013-12-26 2015-11-25 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103714781B (zh) 2013-12-30 2016-03-30 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN104157236B (zh) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 一种移位寄存器及栅极驱动电路
CN104409038B (zh) * 2014-11-25 2017-05-24 北京大学深圳研究生院 栅极驱动电路及其单元和一种amoled显示器
CN104616616B (zh) * 2015-02-12 2017-12-15 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示装置
CN105139825B (zh) * 2015-10-20 2017-08-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置、显示装置、控制方法
KR102555084B1 (ko) * 2015-12-30 2023-07-13 엘지디스플레이 주식회사 게이트 구동 모듈 및 게이트 인 패널
CN105609135B (zh) 2015-12-31 2019-06-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106205461B (zh) * 2016-09-30 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106448595B (zh) * 2016-10-24 2018-11-09 南京华东电子信息科技股份有限公司 一种高可靠性的栅极驱动电路
CN106710550B (zh) * 2016-12-30 2019-03-19 深圳市华星光电技术有限公司 一种用于大尺寸面板的goa级联电路
CN107507556B (zh) * 2017-09-30 2020-06-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路以及显示装置
KR102445577B1 (ko) * 2017-10-27 2022-09-20 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
CN108877713B (zh) * 2018-07-17 2020-06-12 惠科股份有限公司 显示装置及移位暂存电路
CN109712581B (zh) * 2019-01-02 2021-01-29 京东方科技集团股份有限公司 公共电压补偿电路、显示驱动器和显示装置
CN109817153B (zh) * 2019-04-15 2022-04-29 合肥鑫晟光电科技有限公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
CN110675828A (zh) * 2019-09-10 2020-01-10 深圳市华星光电半导体显示技术有限公司 Goa电路
CN111210759B (zh) * 2020-02-28 2023-06-20 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示设备
CN111223452B (zh) 2020-03-18 2021-07-23 深圳市华星光电半导体显示技术有限公司 Goa电路
CN112365851A (zh) * 2020-11-13 2021-02-12 深圳市华星光电半导体显示技术有限公司 一种goa电路及显示面板
CN113689824B (zh) * 2021-09-06 2022-12-23 深圳市华星光电半导体显示技术有限公司 发射控制驱动器和显示装置
CN115171610B (zh) * 2022-07-28 2023-05-26 惠科股份有限公司 驱动电路及显示面板
CN116543691B (zh) * 2023-05-19 2024-04-02 华南理工大学 一种栅极驱动电路、有源电致发光显示器及驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060091465A (ko) * 2005-02-15 2006-08-21 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP2007140318A (ja) * 2005-11-22 2007-06-07 Sony Corp 画素回路
CN101364392A (zh) * 2007-08-06 2009-02-11 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的显示装置
CN102592561A (zh) * 2011-12-29 2012-07-18 友达光电股份有限公司 栅极驱动电路
CN103440840A (zh) * 2013-07-15 2013-12-11 北京大学深圳研究生院 一种显示装置及其像素电路

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761643B2 (ja) 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP4147410B2 (ja) * 2003-12-02 2008-09-10 ソニー株式会社 トランジスタ回路、画素回路、表示装置及びこれらの駆動方法
TW200540774A (en) 2004-04-12 2005-12-16 Sanyo Electric Co Organic EL pixel circuit
KR101061846B1 (ko) 2004-08-19 2011-09-02 삼성전자주식회사 표시 장치용 구동 장치
KR101348406B1 (ko) 2005-03-14 2014-01-07 엘지디스플레이 주식회사 구동회로 및 이를 포함하는 유기 이엘 디스플레이 장치
US7203264B2 (en) 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
US7936332B2 (en) 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
JP4240068B2 (ja) 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
KR101300038B1 (ko) * 2006-08-08 2013-08-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
JP4415983B2 (ja) 2006-11-13 2010-02-17 ソニー株式会社 表示装置及びその駆動方法
JP4306753B2 (ja) 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4508205B2 (ja) 2007-03-26 2010-07-21 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2010534380A (ja) * 2007-07-24 2010-11-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ しきい値電圧補償を持つシフトレジスタ回路
JP5407138B2 (ja) 2007-11-28 2014-02-05 ソニー株式会社 表示装置とその製造方法および製造装置
JP4780134B2 (ja) 2008-04-09 2011-09-28 ソニー株式会社 画像表示装置及び画像表示装置の駆動方法
JP4826598B2 (ja) 2008-04-09 2011-11-30 ソニー株式会社 画像表示装置及び画像表示装置の駆動方法
CN100578593C (zh) 2008-08-11 2010-01-06 上海广电光电子有限公司 主动式有机发光器件的像素电路
KR101471553B1 (ko) 2008-08-14 2014-12-10 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치
JP5012776B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 発光装置、及び発光装置の駆動制御方法
KR101509113B1 (ko) * 2008-12-05 2015-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2010145578A (ja) 2008-12-17 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
TWI402814B (zh) 2009-01-16 2013-07-21 Chunghwa Picture Tubes Ltd 可抑制臨界電壓漂移之閘極驅動電路
US8330702B2 (en) 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
KR101544051B1 (ko) 2009-02-17 2015-08-13 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하는 게이트 라인 구동회로 및 이를 포함하는 표시장치
EP2237253B1 (en) * 2009-04-01 2015-08-12 ARISTOTLE UNIVERSITY OF THESSALONIKI- Research Committee Pixel circuit, display using the same and driving method for the same
JP5356208B2 (ja) 2009-12-25 2013-12-04 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
KR101127582B1 (ko) 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
KR101707935B1 (ko) 2010-05-12 2017-02-20 삼성디스플레이 주식회사 표시 장치
KR101182238B1 (ko) 2010-06-28 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 구동방법
CN102646386B (zh) * 2011-05-13 2014-08-06 京东方科技集团股份有限公司 一种像素单元电路、像素阵列、面板及面板驱动方法
CN102654972B (zh) 2011-06-21 2015-08-12 京东方科技集团股份有限公司 有源矩阵有机发光二极体面板及其驱动电路与方法
CN202443728U (zh) 2012-03-05 2012-09-19 京东方科技集团股份有限公司 移位寄存器、栅极驱动器及显示装置
CN102708824B (zh) 2012-05-31 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器
TWI493872B (zh) 2012-07-05 2015-07-21 Au Optronics Corp 移位暫存器
KR101951940B1 (ko) * 2012-09-27 2019-02-25 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 표시장치
CN102930822B (zh) * 2012-11-12 2014-12-24 京东方科技集团股份有限公司 像素电路、显示装置和像素电路的驱动方法
CN202917146U (zh) * 2012-11-12 2013-05-01 京东方科技集团股份有限公司 像素电路和显示装置
CN103065578B (zh) 2012-12-13 2015-05-13 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
CN103050106B (zh) 2012-12-26 2015-02-11 京东方科技集团股份有限公司 栅极驱动电路、显示模组和显示器
CN103218970B (zh) 2013-03-25 2015-03-25 京东方科技集团股份有限公司 Amoled像素单元及其驱动方法、显示装置
CN203179475U (zh) * 2013-03-25 2013-09-04 京东方科技集团股份有限公司 Amoled像素单元及显示装置
CN103236236A (zh) 2013-04-24 2013-08-07 京东方科技集团股份有限公司 像素驱动电路、阵列基板以及显示装置
CN203179476U (zh) * 2013-04-24 2013-09-04 京东方科技集团股份有限公司 像素驱动电路、阵列基板以及显示装置
CN103345941B (zh) 2013-07-03 2016-12-28 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
CN103413514A (zh) 2013-07-27 2013-11-27 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
KR102014852B1 (ko) * 2013-08-30 2019-08-27 엘지디스플레이 주식회사 유기발광 표시장치의 화질 보상장치 및 보상방법
CN103714780B (zh) * 2013-12-24 2015-07-15 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103730089B (zh) * 2013-12-26 2015-11-25 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103714781B (zh) * 2013-12-30 2016-03-30 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN104282283B (zh) 2014-10-21 2016-09-28 重庆京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060091465A (ko) * 2005-02-15 2006-08-21 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP2007140318A (ja) * 2005-11-22 2007-06-07 Sony Corp 画素回路
CN101364392A (zh) * 2007-08-06 2009-02-11 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的显示装置
CN102592561A (zh) * 2011-12-29 2012-07-18 友达光电股份有限公司 栅极驱动电路
CN103440840A (zh) * 2013-07-15 2013-12-11 北京大学深圳研究生院 一种显示装置及其像素电路

Also Published As

Publication number Publication date
US9514683B2 (en) 2016-12-06
WO2015096387A1 (zh) 2015-07-02
CN103730089A (zh) 2014-04-16
US20160019840A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
CN103730089B (zh) 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103714780B (zh) 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103714781B (zh) 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
US9620241B2 (en) Shift register unit, method for driving the same, shift register and display device
EP2672479B1 (en) Gate on array driver unit, gate on array driver circuit, and display device
EP2838079B1 (en) Shift register unit and driving method for the same, shift register, and display device
CN103440840B (zh) 一种显示装置及其像素电路
CN104318888B (zh) 阵列基板栅极驱动单元、方法、电路和显示装置
KR101718272B1 (ko) 게이트 구동기, 디스플레이 장치 및 게이트 구동 방법
EP2750123A1 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
CN104157239A (zh) 像素电路、像素电路的驱动方法和显示装置
CN104766580A (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
CN106652901B (zh) 驱动电路及使用其的显示装置
CN110176217A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104392704A (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
KR102023641B1 (ko) 쉬프트 레지스터와 이의 구동방법
CN103489423A (zh) 移位寄存器单元、移位寄存器、阵列基板及显示装置
CN104409045A (zh) 移位寄存器及其驱动方法、移位扫描电路和显示装置
KR101749755B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN110503927A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2021115458A1 (zh) 扫描与发光驱动电路、扫描与发光驱动系统、显示面板
WO2013127193A1 (zh) 阵列基板行驱动单元、阵列基板行驱动电路以及显示装置
CN113096606B (zh) Goa电路、显示面板及电子装置
CN103956137A (zh) 栅极驱动电路及方法、阵列基板行驱动电路和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant