CN103440840A - 一种显示装置及其像素电路 - Google Patents

Abstract

一种显示装置及其像素电路中，通过第一开关晶体管，在阈值补偿阶段，响应电源控制线和发光控制线提供的信号，第一开关晶体管导通，将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点。通过第二开关晶体管，在数据写入阶段，第一开关晶体管断开，第二开关晶体管响应扫描线提供的信号导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点。实现对TFT器件及发光元件的阈值电压漂移的补偿，解决驱动晶体管和发光元件本身阈值电压漂移带来的显示不均匀的问题。

Description

一种显示装置及其像素电路

技术领域

本申请涉及一种显示装置，尤其涉及用于该显示装置的像素电路。

背景技术

有机发光二极管（Organic Light-Emitting Diode，OLED）显示因具有高亮度、高发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并迅速应用到新一代的显示当中。OLED显示的驱动方式可以为无源矩阵驱动（Passive MatrixOLED，PMOLED）和有源矩阵驱动（Active Matrix OLED，AMOLED）两种。无源矩阵驱动虽然成本低廉，但是存在交叉串扰现象不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了OLED的使用寿命。相比之下，有源矩阵驱动方式在每个像素上设置数目不同的晶体管作为电流源，避免了交叉串扰，所需的驱动电流较小，功耗较低，使OLED的寿命增加，可以实现高分辨的显示。

请参考图1，传统AMOLED的像素电路是简单的两薄膜场效应晶体管（ThinFilm Transistor，TFT）结构，该像素电路包括开关晶体管02、存储电容03、驱动晶体管01和发光元件04。发光元件04为有机发光二极管，开关晶体管02响应来自扫描线SCAN[n]的扫描信号，并采样来自数据线Data的数据信号。存储电容03在开关晶体管02关断后以电压的形式保存从数据线Data采样的数据信号。驱动晶体管01在给定的发光期间内根据存储电容03所保存的数据信号作为输入电压来供应输出电流。发光元件04通过来自驱动晶体管01的输出电流来发出亮度与数据信号相对应的光。根据晶体管的电压电流公式，驱动晶体管01流过的电流可以表示为：

$\mathrm{IDS}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}{(\mathrm{VG}-\mathrm{VOLED}-\mathrm{VTH})}^2......\left(1\right)$

其中，IDS为驱动晶体管01的漏极流向源极的漏极电流，μ_n为TFT器件的有效迁移率，C_ox为TFT器件单位面积的栅电容，W、L分别为TFT器件的有效沟道宽度和沟道长度，VG为驱动晶体管01的栅极电压，VOLED为发光元件04上的偏置电压，VTH为驱动晶体管01的阈值电压，VOLED与发光元件04的阈值电压相关。

上述电路虽然结构简单，但是在工作过程中不能补偿驱动晶体管01和发光元件04的阈值电压漂移或因TFT器件采用多晶材料制成而导致面板各处TFT器件的阈值电压的不均匀性。当驱动晶体管01的阈值电压、发光元件04的阈值电压发生漂移或在面板上各处的值不一致时，根据公式（1）驱动电流IDS就会改变，并且面板上不同的像素因偏置电压的不同漂移情况也不一样，这样就会造成面板显示的不均匀性。

目前，为了解决TFT器件的阈值电压漂移带来的问题，不管AMOLED的像素电路采用的工艺是多晶硅（poly-Si）技术、非晶硅（a-Si）技术还是氧化物半导体技术，其在构成像素电路时都需要提供阈值电压补偿机制。这些具有阈值电压补偿机制的像素电路大致可以分为两类：电压驱动型像素电路和电流驱动型像素电路。电流驱动型像素电路在实际应用时，由于数据线上的寄生电容效应，数据电流的建立需要较长的时间，这个问题在小电流的情况下更加突出，严重影响了电路的驱动速度。电压驱动型像素电路相对于电流驱动型像素电路有更快的充放电速度，可以满足大面积、高分辨显示的需要。但是，许多电压驱动型像素电路在补偿阈值电压的漂移时，需要复杂的电路结构且引入了多个栅极驱动电路模块，使得像素电路过于复杂，并且增加了线路成本。

此外，像素电路通常包括逐行扫描式和同时发光式两种，对于逐行扫描式的像素电路，在用于3D显示时，为了避免左右眼图像的串扰，需要将扫描频率提高到480Hz，这样高的扫描频率使得数据写入和阈值补偿受到影响。

此外，传统的逐行扫描式的像素电路在用于3D显示时，为了避免左右眼图像的串扰，需要将扫描频率提高到480Hz，这样高的扫描频率会对数据写入和阈值补偿造成一定的影响。

发明内容

本申请提供了一种显示装置及其像素电路，该像素电路能够补偿TFT器件及发光元件的阈值电压漂移，提高显示装置的显示性能。

根据本申请的第一方面，本申请提供一种像素电路，包括发光元件、驱动晶体管、存储电容、第一开关晶体管和第二开关晶体管。

所述驱动晶体管包括一控制极、一第一电极和一第二电极，驱动晶体管的第二电极耦合到发光元件，用于为所述发光元件提供驱动电流；所述存储电容的第一端连接到所述驱动晶体管的控制极，第二端连接到所述驱动晶体管的第二电极；所述第一开关晶体管耦合在一电源控制线和驱动晶体管第一电极之间，其控制极耦合到一发光控制线；在每帧扫描的阈值补偿阶段，响应于电源控制线和发光控制线所提供的信号，所述第一开关晶体管导通，导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点；所述第二开关晶体管耦合在用于提供数据电压的数据线和所述驱动晶体管的控制极之间，其控制极耦合到一扫描线；在每帧扫描的数据写入阶段，第一开关晶体管响应于发光控制线所提供的信号而断开，第二开关晶体管响应于扫描线所提供的信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点。

根据本申请的第二方面，本申请提供了另一种像素电路，包括发光元件、驱动晶体管、存储电容、第五晶体管、第六晶体管、第一开关晶体管和第二开关晶体管。

所述驱动晶体管包括一控制极、一第一电极和一第二电极，驱动晶体管的第二电极耦合到发光元件，用于为所述发光元件提供驱动电流；所述存储电容的第一端连接到所述驱动晶体管的控制极，第二端连接到所述驱动晶体管的第二电极；所述第五晶体管耦合在一第一电位和驱动晶体管第二电极之间，其控制极耦合到一第一扫描线，用于在每帧扫描的初始化阶段给驱动晶体管的第二电极提供一个初始化电位；所述第六晶体管耦合在一第二电位和驱动晶体管的控制极之间，其控制极耦合到一第二扫描线，用于在阈值补偿阶段给驱动晶体管控制极提供一参考电位；所述第一开关晶体管耦合在一电源控制线和驱动晶体管第一电极之间，其控制极耦合到一发光控制线；在每帧扫描的阈值补偿阶段，响应于电源控制线和发光控制线所提供的信号，所述第一开关晶体管导通，导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点；所述第二开关晶体管耦合在用于提供数据电压的数据线和所述驱动晶体管的控制极之间，其控制极耦合到一第三扫描线；在每帧扫描的数据写入阶段，第一开关晶体管响应于发光控制线所提供的信号而断开，第二开关晶体管响应于第三扫描线所提供的信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点；所述第一扫描线、第二扫描线和第三扫描线为相邻的扫描线，并依次在初始化阶段、阈值补偿阶段和数据写入阶段输出扫描脉冲信号。

根据本申请的第三方面，本申请提供了另一种显示装置，包括像素矩阵、栅极驱动电路、数据驱动电路和控制器。

所述像素矩阵包括排列成矩阵的若干像素电路；所述栅极驱动电路用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描脉冲信号；所述数据驱动电路用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据电压信号；所述控制器用于向栅极驱动电路和数据驱动电路提供控制时序和全局线的控制时序；所述像素电路包括发光元件、驱动晶体管、存储电容、第一开关晶体管和第二开关晶体管。所述驱动晶体管包括一控制极、一第一电极和一第二电极，驱动晶体管的第二电极耦合到发光元件，用于为所述发光元件提供驱动电流；所述存储电容的第一端连接到所述驱动晶体管的控制极，第二端连接到所述驱动晶体管的第二电极；所述第一开关晶体管耦合在一电源控制线和驱动晶体管第一电极之间，其控制极耦合到一发光控制线，所述电源控制线和发光控制线为全局线；所述第二开关晶体管耦合在用于提供数据电压的数据线和所述驱动晶体管的控制极之间，其控制极耦合到一扫描线；在每帧扫描的阈值补偿阶段，控制器通过电源控制线和发光控制线提供相应的电平信号，控制所述第一开关晶体管导通，并通过导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点；在每帧扫描的数据写入阶段，控制器通过发光控制线提供相应的电平信号，控制第一开关晶体管断开，第二开关晶体管响应于第三扫描线所提供的扫描脉冲信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点。

根据本申请的第四方面，本申请提供了另一种显示装置，包括像素矩阵、栅极驱动电路、数据驱动电路和控制器。

所述像素矩阵包括排列成矩阵的若干像素电路；所述栅极驱动电路用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描脉冲信号；所述数据驱动电路用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据电压信号；所述控制器用于向栅极驱动电路和数据驱动电路提供控制时序和全局线的控制时序；所述像素电路包括发光元件、驱动晶体管、存储电容、第五晶体管、第六晶体管、第一开关晶体管和第二开关晶体管；所述驱动晶体管包括一控制极、一第一电极和一第二电极，驱动晶体管的第二电极耦合到发光元件，用于为所述发光元件提供驱动电流；所述存储电容的第一端连接到所述驱动晶体管的控制极，第二端连接到所述驱动晶体管的第二电极；所述第五晶体管耦合在一第一电位和驱动晶体管第二电极之间，其控制极耦合到一第一扫描线，用于在每帧扫描的初始化阶段给驱动晶体管的第二电极提供一个初始化电位；所述第六晶体管耦合在一第二电位和驱动晶体管的控制极之间，其控制极耦合到一第二扫描线，用于在阈值补偿阶段给驱动晶体管控制极提供一参考电位；所述第一开关晶体管耦合在一电源控制线和驱动晶体管第一电极之间，其控制极耦合到一发光控制线；在每帧扫描的阈值补偿阶段，响应于电源控制线和发光控制线所提供的信号，所述第一开关晶体管导通，导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点；所述第二开关晶体管耦合在用于提供数据电压的数据线和所述驱动晶体管的控制极之间，其控制极耦合到一第三扫描线；在每帧扫描的数据写入阶段，第一开关晶体管响应于发光控制线所提供的信号而断开，第二开关晶体管响应于第三扫描线所提供的信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点；所述第一扫描线、第二扫描线和第三扫描线为相邻的扫描线，并依次在初始化阶段、阈值补偿阶段和数据写入阶段输出扫描脉冲信号。

本申请提供的显示装置及其像素电路中，通过耦合在一电源控制线和驱动晶体管第一电极之间、控制极耦合到一发光控制线的第一开关晶体管，在每帧扫描的阈值补偿阶段，响应于电源控制线和发光控制线所提供的信号，第一开关晶体管导通，导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点。之后，通过耦合在用于提供数据电压的数据线和所述驱动晶体管的控制极之间、控制极耦合到一扫描线的第二开关晶体管，在每帧扫描的数据写入阶段，第一开关晶体管响应于发光控制线所提供的信号而断开，第二开关晶体管响应于扫描线所提供的信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点。从而实现对TFT器件及发光元件的阈值电压漂移的补偿，有效解决驱动晶体管和发光元件本身阈值电压漂移带来的显示不均匀的问题。

附图说明

图1为现有技术的像素电路图；

图2为本申请实施例中显示装置的结构图；

图3为本申请一种实施例中的像素电路图；

图4为本申请一种实施例的像素电路中的时序图；

图5为本申请一种实施例中的像素电路图；

图6为本申请一种实施例的像素电路中的时序图；。

图7为本申请一种实施例中的像素电路图；

图8为本申请一种实施例的像素电路中的时序图；

图9为本申请一种实施例中的像素电路图；

图10为本申请一种实施例的像素电路中的时序图；

图11为本申请一种实施例中的像素电路图；

图12为本申请一种实施例的像素电路中的时序图；

图13为本申请一种实施例中的像素电路图；

图14为本申请一种实施例的像素电路中的时序图；

图15为本申请一种实施例中的像素电路图；

图16为本申请一种实施例的像素电路中的时序图；

图17为本申请一种实施例中的像素电路图；

图18为本申请一种实施例的像素电路中的时序图；

图19为本申请一种实施例中逐行扫描式显示装置的像素电路图；

图20为本申请一种实施例中逐行扫描式显示装置像素电路的时序图；

图21为本申请一种实施例中逐行扫描式显示装置的像素电路图；

图22为本申请一种实施例中逐行扫描式显示装置像素电路的时序图。

具体实施方式

请参考图2，为本申请实施例中显示装置的结构图，图中示出了一个具有多个像素电路105（pixel[1][1],pixel[1][2],pixel[2][1],pixel[2][2]）的显示装置的结构。显示装置主要包括像素阵列104、栅极驱动电路102、数据驱动电路101以及控制器103。其中，像素阵列104是由N行M列像素电路105按矩阵方式排列而成，即该像素阵列104为N行、M列，其中N、M均为正整数。一般地，像素阵列中的同一行像素电路105均连接到同一条扫描线Scan[n]上，像素阵列104中的同一列像素电路105则连接到同一条数据线Data[m]上。栅极驱动电路102用于通过扫描线向像素阵列104提供扫描信号。数据驱动电路101用于通过数据线向像素阵列104提供数据信号，数据信号反应了用于像素阵列104显示的灰度信息，即将灰度信息通过数据线传输到对应的像素电路内以实现图像灰度。控制器103用于为数据驱动电路101和栅极驱动电路102提供时序控制，并为显示装置中的全局线提供信号输出。应当理解，尽管像素阵列104是以N×M矩阵形式布置，但是为了图示简化，图2所示的像素阵列104只以2×2矩阵形式布置。

本申请实施例中所描述的晶体管可以是任何形式的晶体管，比如场效应晶体管（Field Effect Transistor，FET）或者双极型晶体管（Bipolar Junction Transistor，BJT）。当晶体管为BJT时，其控制极是指BJT的基极，当晶体管为FET时，其控制极是指FET的栅极。

为了便于对本申请的理解，本申请实施例中，以显示装置中的晶体管采用TFT器件为例，此时，晶体管的控制极是TFT器件的栅极，第一电极、第二电极可以分别为漏极、源极，或者第一电极、第二电极分别为源极、漏极。本申请实施例中以发光元件采用有机发光二极管（OLED）为例对本申请进行阐述，应当理解，本申请实施例中也可以采用其他发光元件。

下面通过具体实施方式结合附图对本申请作进一步详细说明。

实施例一

请参考图3，本实施例提供了一种像素电路，包括OLED15、驱动晶体管10、存储电容13、第一开关晶体管12和第二开关晶体管11。

驱动晶体管10包括栅极、源极和漏极，驱动晶体管10的漏极耦合到OLED15，用于为OLED15提供驱动电流。

存储电容13的第一端连接到驱动晶体管10的栅极，第二端连接到驱动晶体管10的漏极。

第一开关晶体管11耦合在一电源控制线VDD和驱动晶体管10的源极之间，第一开关晶体管11的栅极耦合到一发光控制线EM；在每帧扫描的阈值补偿阶段，响应于电源控制线VDD和发光控制线EM所提供的信号，第一开关晶体管11导通，导通的第一开关晶体管11和驱动晶体管10将驱动晶体管10的阈值电压信息存储在驱动晶体管10的漏极和OLED15的连接节点P2。

第二开关晶体管12耦合在用于提供数据电压的数据线Data和驱动晶体管10的栅极之间，第二开关晶体管12的栅极耦合到一扫描线Scan；在每帧扫描的数据写入阶段，第一开关晶体管11响应于发光控制线EM所提供的信号而断开，第二开关晶体管12响应于扫描线Scan所提供的信号而导通，将数据线Data提供的数据电压存储到存储电容13的第一端和驱动晶体管10栅极的连接节点P1。

本实施例中，像素电路的晶体管采用N型晶体管。在初始化阶段第一开关晶体管11响应发光控制线EM的高电平将电源控制线VDD的初始化电平输出到连接节点P2，初始化电平为低电平；在初始化阶段之后的阈值补偿阶段，第二开关晶体管12响应扫描线Scan的高电平将数据线Data的参考电平输出到连接节点P1，第一开关晶体管11响应发光控制线EM的高电平而开启，对连接节点P2进行充电，将驱动晶体管10的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管12响应扫描线Scan的高电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管10响应电源控制线VDD输入的高电平和连接节点P1的数据信号为OLED15提供驱动电流。

本实施例中，像素电路的发光控制线EM和电源控制线VDD可以是由控制器控制的全局线。

由于OLED15的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED15的本征电容等效为一个与OLED15并联的本征电容16，如图3所示，本征电容16的大小与OLED15的面积材料等因素相关。

请参考图4，为本实施例的像素电路的信号时序图，因为多个像素电路按矩阵方式排列后组成显示装置的像素阵列，因此该图中表示出了N级像素电路（N为正整数）的扫描信号时序。其中Scan[1]为第一级像素电路的扫描信号，以此类推，第N级像素电路的扫描信号即为Scan[N]。发光控制线和电源控制线作为控制器控制的全局线，控制着各级像素电路。

本实施例提供的像素电路的具体显示驱动过程如下。

如图4所示，像素电路显示驱动过程中，整个一帧的时间被分为初始化阶段、阈值补偿阶段、数据写入阶段和发光阶段四个阶段。其中在初始化阶段和阈值补偿阶段，像素阵列上的各级像素电路在扫描线Scan[1]～Scan[N]、发光控制线EM和电源控制线VDD的控制下同时进行初始化和阈值补偿。在数据写入阶段，扫描线Scan[1]～Scan[N]则会依次输出高电平脉冲，脉冲宽度为一个行时间。数据线Data将代表灰度信息的数据信号在相应的扫描线的高电平脉冲控制下通过各级的第二开关晶体管12输入到连接节点P1。

初始化阶段：各级像素电路的扫描线Scan[1]～Scan[N]为高电平，控制第一开关晶体管开启。发光控制线EM为高电平，控制第一开关晶体管11开启，电源控制线VDD输出低电平VL，该低电平通过第一开关晶体管11和驱动晶体管10输入到连接节点P2，使得连接节点P2的电平变为低电平。数据线Data输出参考电平VREF，参考电平通过第二开关晶体管12输入到连接节点P1，使得连接节点P1的电平为VREF。

阈值补偿阶段：扫描线Scan[1]～Scan[N]和发光控制线EM维持高电平，数据线Data维持参考电平VREF。电源控制线VDD由低电平VL变为高电平VH，并通过第一开关晶体管11和驱动晶体管10给连接节点P2充电，直到连接节点P2的电平升高到VREF-VTH时（VTH为驱动晶体管10的阈值电压），驱动晶体管10便进入截止状态，连接节点P2的电位维持为VREF-VTH。此时，驱动晶体管10的阈值电压信息就被存储到连接节点P2上。应当理解，VREF-VTH小于OLED15的阈值电压。

数据写入阶段：发光控制线EM变为低电平，控制第一开关晶体管11处于截止状态。扫描线Scan[1]～Scan[N]开始依次输出高电平，当第n级的扫描线Scan[n]为高电平时，相应的第二开关晶体管12处于导通状态，数据线Data上的数据信号通过数据电压VDATA的形式写入到连接节点P1中。在连接节点P1的电位由VREF充电到VDATA的过程中会通过存储电容13耦合到连接节点P2，从而使连接节点P2的电位变化为：

$\mathrm{VnodeB}=\mathrm{VREF}-\mathrm{VTH}+\frac{C1}{C1+C2}(\mathrm{VDATA}-\mathrm{VREF})......\left(1\right)$

其中，VnodeB为连接节点P2的电位，C1、C2分别为存储电容13和OLED15的本征电容16的电容值。

发光阶段：发光控制线EM变为高电平，使得第一开关晶体管11处于导通状态，扫描线Sca n[1]～Scan[N]维持低电平。OLED15开始发光，并且连接节点P2的电位与OLED15在发光时阳极的电位VOLED一致，此时，连接节点P2的电位变化通过存储电容13耦合到连接节点P1，使得连接节点P1的电位为：

$\mathrm{VnodeA}=\mathrm{VDATA}+\mathrm{VOLED}-\mathrm{VREF}+\mathrm{VTH}-\frac{C1}{C1+C2}(\mathrm{VDATA}-\mathrm{VREF})$

$=\mathrm{VOLED}+\mathrm{VTH}+\frac{C2}{C1+C2}(\mathrm{VDATA}-\mathrm{VREF})......\left(2\right)$

其中，VnodeA为连接节点P1的电位。

根据式子（2）可以得出，发光阶段流过OLED15的电流为：

$\mathrm{IDS}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}{(\mathrm{VnodeA}-\mathrm{VOLED}-\mathrm{VTH})}^2=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}{\left(\frac{C2}{C1+C2}(\mathrm{VDATA}-\mathrm{VREF})\right)}^2......\left(3\right)$

其中，IDS为发光阶段流过OLED15的电流，μ_n、C_ox、W、L分别为驱动晶体管10的有效迁移率、单位面积栅电容、沟道宽度和沟道长度。从式子（3）可知，流过OLED15的电流与驱动晶体管10的阈值电压以及OLED15本身的阈值电压无关，因此，本实施例提供的像素电路可以很好的补偿驱动晶体管10的阈值电压，解决像素电路显示不均匀的问题。

本实施例提供的像素电路，其电路结构简单，通过采用充电式的阈值提取方式来提取驱动晶体管的阈值电压，对于采用耗尽型的晶体管同样有效。并且，该像素电路组成的像素阵列采用同时发光的驱动模式，在3D显示中可以有效避免串扰的影响。另外，在初始化和阈值补偿过程中，电路在OLED15的阳极输入的电平为低电平，该低电平可以有效延长OLED15的使用寿命。

实施例二

请参考图5，本实施例与实施例一的区别在于，像素电路中的晶体管采用P型晶体管。

其中，在初始化阶段第一开关晶体管21响应发光控制线EM的低电平将电源控制线VDD的初始化电平输出到连接节点P1，初始化电平为高电平VH；在初始化阶段之后的阈值补偿阶段，第二开关晶体管22响应扫描线Scan的低电平将数据线的参考电平输出到连接节点P1，第一开关晶体管21响应发光控制线EM的低电平而开启，对连接节点P2进行放电，将驱动晶体管20的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管22响应扫描线Scan的低电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管20响应公共电极端VSS输入的高电平和连接节点P1的数据信号为OLED25提供驱动电流。

本实施例中，像素电路的发光控制线EM和电源控制线VDD可以是由控制器控制的全局线。

由于OLED25的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED25的本征电容等效为一个与OLED25并联的本征电容26，如图5所示，本征电容26的大小与OLED25的面积材料等因素相关。

请参考图6，为本实施例的像素电路的信号时序图，因为多个像素电路按矩阵方式排列后组成显示装置的像素阵列，因此该图中表示出了N级像素电路（N为正整数）的扫描信号时序。其中Scan[1]为第一级像素电路的扫描信号，以此类推，第N级像素电路的扫描信号即为Scan[N]。本实施例提供的像素电路与实施例一相比，像素电路工作过程中的初始化阶段、阈值补偿阶段、数据写入阶段、发光阶段的原理相同，因此，本实施例中对该像素电路的补偿原理及驱动过程不再赘述。

实施例三

请参考图7，本实施例与实施例一的区别在于，本实施例提供的像素电路还包括第三晶体管34，第三晶体管34耦合在数据线Data和驱动晶体管30的漏极之间，第三晶体管34的栅极耦合到一初始化控制线Ini，用于在每帧扫描的初始化阶段给驱动晶体管30的漏极提供一个初始化电位。

本实施例中，像素电路的晶体管采用N型晶体管，在初始化阶段第三晶体管34响应初始化控制线Ini的高电平将数据线的初始化电平输出到连接节点P2，初始化电平为低电平VL；在初始化阶段之后的阈值补偿阶段，第二开关晶体管32响应扫描线Scan的高电平将数据线Data的参考电平输出到连接节点P1，第一开关晶体管31响应发光控制线EM的高电平而开启，对连接节点P2进行充电，将驱动晶体管30的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管32响应扫描线Scan的高电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管30响应电源控制线VDD输入的高电平和连接节点P1的数据信号为OLED35提供驱动电流。

本实施例中，发光控制线、电源控制线和初始化控制线可以是由控制器控制的全局线。

由于OLED35的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED35的本征电容等效为一个与OLED35并联的本征电容36，如图7所示，本征电容36的大小与OLED35的面积材料等因素相关。

请参考图8，为本实施例的像素电路的信号时序图，因为多个像素电路按矩阵方式排列后组成显示装置的像素阵列，因此该图中表示出了N级像素电路（N为正整数）的扫描信号时序。其中Scan[1]为第一级像素电路的扫描信号，以此类推，第N级像素电路的扫描信号即为Scan[N]。本实施例提供的像素电路与实施例一的区别在于，初始化电平由第三晶体管34响应初始化控制线Ini的高电平从数据线Data输入到连接节点P2。因此，电源控制线VDD只需要提供一个恒定的电位即可，不需要提供初始化阶段的初始化电平VL。由于两个实施例中像素电路工作过程中的初始化阶段、阈值补偿阶段、数据写入阶段、发光阶段的原理相同，因此，本实施例中对该像素电路的补偿原理及驱动过程不再赘述。

实施例四

请参考图9，本实施例与实施例三的区别在于，像素电路中的晶体管采用P型晶体管。

其中，在初始化阶段第三晶体管44响应初始化控制线Ini的低电平将数据线的初始化电平输出到连接节点P2，初始化电平为高电平；在初始化阶段之后的阈值补偿阶段，第二开关晶体管42响应扫描线Scan的低电平将数据线Data的参考电平输出到连接节点P1，第一开关晶体管41响应发光控制线EM的低电平而开启，对连接节点P2进行放电，将驱动晶体管40的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管42响应扫描线Scan的低电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管40响应公共电极端VSS输入的高电平和连接节点P1的数据信号为OLED45提供驱动电流。

本实施例中，像素电路的发光控制线、电源控制线和初始化控制线可以是由控制器控制的全局线。

由于OLED45的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED45的本征电容等效为一个与OLED45并联的本征电容46，如图9所示，本征电容46的大小与OLED45的面积材料等因素相关。

请参考图10，为本实施例的像素电路的信号时序图，因为多个像素电路按矩阵方式排列后组成显示装置的像素阵列，因此该图中表示出了N级像素电路（N为正整数）的扫描信号时序。其中Scan[1]为第一级像素电路的扫描信号，以此类推，第N级像素电路的扫描信号即为Scan[N]。本实施例提供的像素电路与实施例三相比，像素电路工作过程中的初始化阶段、阈值补偿阶段、数据写入阶段、发光阶段的原理相同，因此，本实施例中对该像素电路的补偿原理及驱动过程不再赘述。

实施例五

请参考图11，本实施例与实施例一的区别在于，本实施例提供的像素电路还包括第四晶体管57，第四晶体管57耦合在数据线Data和驱动晶体管50的栅极之间，第四晶体管57的栅极耦合到一阈值提取控制线Ref，用于在阈值补偿阶段给驱动晶体管50的栅极提供一参考电位。

本实施例中，像素电路的晶体管采用N型晶体管，在初始化阶段第一开关晶体管51响应发光控制线EM的高电平将电源控制线VDD的初始化电平输出到连接节点P2，初始化电平为低电平VL；在初始化阶段之后的阈值补偿阶段，第四晶体管57响应阈值提取控制线Ref的高电平将数据线Data的参考电平输出到连接节点P1，第一开关晶体管51响应发光控制线EM的高电平而开启，对连接节点P2进行充电，将驱动晶体管50的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管52响应扫描线Scan的高电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管50响应电源控制线VDD输入的高电平和连接节点P1的数据信号为OLED55提供驱动电流。

本实施例中，发光控制线、电源控制线和阈值提取控制线可以是由控制器控制的全局线。

由于OLED55的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED55的本征电容等效为一个与OLED55并联的本征电容56，如图11所示，本征电容56的大小与OLED55的面积材料等因素相关。

请参考图12，为本实施例的像素电路的信号时序图，因为多个像素电路按矩阵方式排列后组成显示装置的像素阵列，因此该图中表示出了N级像素电路（N为正整数）的扫描信号时序。其中Scan[1]为第一级像素电路的扫描信号，以此类推，第N级像素电路的扫描信号即为Scan[N]。本实施例提供的像素电路与实施例一的区别在于，参考电平VREF由第四晶体管57响应阈值提取控制线Ref的高电平从数据线Data输入到连接节点P1，因此，扫描线Scan[1]～Scan[N]不需要在初始化阶段和阈值补偿阶段全部输出高电平。由于两个实施例中像素电路工作过程中的初始化阶段、阈值补偿阶段、数据写入阶段、发光阶段的原理相同，因此，本实施例中对该像素电路的补偿原理及驱动过程不再赘述。

实施例六

请参考图13，本实施例与实施例三的区别在于，像素电路中的晶体管采用P型晶体管。

其中，在初始化阶段第一开关晶体管61响应发光控制线EM的低电平将电源控制线VDD的初始化电平输出到连接节点P2，初始化电平为高电平VH；在初始化阶段之后的阈值补偿阶段，第四晶体管67响应阈值提取控制线Ref的低电平将数据线Data的参考电平输出到连接节点P1，第一开关晶体管61响应发光控制线EM的低电平而开启，对连接节点P2进行放电，将驱动晶体管60的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管62响应扫描线Scan的低电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管60响应公共电极端VSS输入的高电平和连接节点P1的数据信号为OLED65提供驱动电流。

本实施例中，像素电路的发光控制线、电源控制线和阈值提取控制线可以是由控制器控制的全局线。

由于OLED65的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED65的本征电容等效为一个与OLED65并联的本征电容66，如图13所示，本征电容66的大小与OLED65的面积材料等因素相关。

请参考图14，为本实施例的像素电路的信号时序图，因为多个像素电路按矩阵方式排列后组成显示装置的像素阵列，因此该图中表示出了N级像素电路（N为正整数）的扫描信号时序。其中Scan[1]为第一级像素电路的扫描信号，以此类推，第N级像素电路的扫描信号即为Scan[N]。本实施例提供的像素电路与实施例五相比，像素电路工作过程中的初始化阶段、阈值补偿阶段、数据写入阶段、发光阶段的原理相同，因此，本实施例中对该像素电路的补偿原理及驱动过程不再赘述。

实施例七

请参考图15，本实施例与实施例一的区别在于，本实施例提供的像素电路还包括第三晶体管74和第四晶体管77，第三晶体管74耦合在数据线Data和驱动晶体管70的漏极之间，第三晶体管74的栅极耦合到一初始化控制线Ini，用于在每帧扫描的初始化阶段给驱动晶体管70的漏极提供一个初始化电位；第四晶体管77耦合在数据线Data和驱动晶体管70的栅极之间，第四晶体管77的栅极耦合到一阈值提取控制线Ref，用于在阈值补偿阶段给驱动晶体管70的栅极提供一参考电位。

本实施例中，像素电路采用的晶体管为N型晶体管。在初始化阶段第三晶体管74响应初始化控制线Ini的高电平将数据线Data的初始化电平输出到连接节点P2，初始化电平为低电平VL；在初始化阶段之后的阈值补偿阶段，第四晶体管77响应阈值提取控制线Ref的高电平将数据线Data的参考电平输出到连接节点P1，第一开关晶体管71响应发光控制线EM的高电平而开启，对连接节点P2进行充电，将驱动晶体管70的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管72响应扫描线Scan的高电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管70响应电源控制线VDD输入的高电平和连接节点P1的数据信号为OLED75提供驱动电流。

本实施例中，发光控制线、电源控制线、初始化控制线和阈值提取控制线可以是由控制器控制的全局线。

由于OLED75的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED75的本征电容等效为一个与OLED75并联的本征电容76，如图15所示，本征电容76的大小与OLED75的面积材料等因素相关。

请参考图16，为本实施例的像素电路的信号时序图，因为多个像素电路按矩阵方式排列后组成显示装置的像素阵列，因此该图中表示出了N级像素电路（N为正整数）的扫描信号时序。其中Scan[1]为第一级像素电路的扫描信号，以此类推，第N级像素电路的扫描信号即为Scan[N]。本实施例提供的像素电路与实施例一的区别在于，初始化电平由第三晶体管74响应初始化控制线Ini的高电平从数据线Data输入到连接节点P2，参考电平由第四晶体管77响应阈值提取控制线Ref的高电平从数据线Data输入到连接节点P1。此时，电源线控制端VDD只需输出一个恒定电位，扫描线Scan[1]～Scan[N]不需要在初始化阶段和阈值补偿阶段全部输出高电平。由于两个实施例中像素电路工作过程中的初始化阶段、阈值补偿阶段、数据写入阶段、发光阶段的原理相同，因此，本实施例中对该像素电路的补偿原理及驱动过程不再赘述。

实施例八

请参考图17，本实施例与实施例七的区别在于，像素电路中的晶体管采用P型晶体管。

其中，在初始化阶段第三晶体管84响应初始化控制线Ini的低电平将数据线Data的初始化电平输出到连接节点P2，初始化电平为高电平；在初始化阶段之后的阈值补偿阶段，第四晶体管87响应阈值提取控制线Ref的低电平将数据线Data的参考电平输出到连接节点P1，第一开关晶体管81响应发光控制线EM的低电平而开启，对连接节点P2进行放电，将驱动晶体管80的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管82响应扫描线Scan的低电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管80响应电源控制线VDD输入的高电平和连接节点P1的数据信号为OLED85提供驱动电流。

本实施例中，发光控制线、电源控制线、初始化控制线和阈值提取控制线可以是由控制器控制的全局线。

由于OLED85的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED85的本征电容等效为一个与OLED85并联的本征电容86，如图17所示，本征电容86的大小与OLED85的面积材料等因素相关。

请参考图18，为本实施例的像素电路的信号时序图，因为多个像素电路按矩阵方式排列后组成显示装置的像素阵列，因此该图中表示出了N级像素电路（N为正整数）的扫描信号时序。其中Scan[1]为第一级像素电路的扫描信号，以此类推，第N级像素电路的扫描信号即为Scan[N]。本实施例提供的像素电路与实施例七相比，像素电路工作过程中的初始化阶段、阈值补偿阶段、数据写入阶段、发光阶段的原理相同，因此，本实施例中对该像素电路的补偿原理及驱动过程不再赘述。

实施例九

根据上述实施例一至实施例八所提供的像素电路，相应的，本实施例提供了一种显示装置，包括像素矩阵、栅极驱动电路、控制器和像素电路。

像素矩阵包括排列成矩阵的若干像素电路。栅极驱动电路用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描脉冲信号。数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据电压信号。控制器用于向栅极驱动电路和数据驱动电路提供控制时序和全局线的控制时序。

像素电路包括发光元件、驱动晶体管、存储电容、第一开关晶体管和第二开关晶体管。

驱动晶体管包括一控制极、一第一电极和一第二电极，驱动晶体管的第二电极耦合到发光元件，用于为发光元件提供驱动电流。存储电容的第一端连接到驱动晶体管的控制极，第二端连接到驱动晶体管的第二电极。第一开关晶体管耦合在一电源控制线和驱动晶体管的第一电极之间，其控制极耦合到一发光控制线，电源控制线和发光控制线为全局线。第二开关晶体管耦合在用于提供数据电压的数据线和驱动晶体管的控制极之间，其控制极耦合到一扫描线。

在每帧扫描的阈值补偿阶段，控制器通过电源控制线和发光控制线提供相应的电平信号，控制第一开关晶体管导通，并通过导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点；在每帧扫描的数据写入阶段，控制器通过发光控制线提供相应的电平信号，控制第一开关晶体管断开，第二开关晶体管响应于第三扫描线所提供的扫描脉冲信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点。

在一具体实例中，在每帧扫描的初始化阶段，数据驱动电路通过数据线输出参考电位，栅极驱动电路通过扫描线输出相应的电平控制第二开关晶体管导通，将数据线上的参考电位写入到驱动晶体管的控制极，给驱动晶体管控制极提供一参考电位，控制器通过发光控制线和电源控制线输出相应电平信号，并通过导通的第一开关晶体管和驱动晶体管给驱动晶体管的第二电极提供一个初始化电位。

在另一实施例中，像素电路还包括第三晶体管，第三晶体管耦合在数据线和驱动晶体管的第二电极之间，其控制极耦合到一初始化控制线，初始化控制线为全局线，在每帧扫描的初始化阶段，数据驱动电路通过数据线输出低电位，控制器通过初始化控制线提供相应的电平信号，控制第三晶体管导通，将数据线上的低电位写入到驱动晶体管的第二电极，给驱动晶体管的第二电极提供一个初始化电位。

在另一实施例中，像素电路还包括第四晶体管，第四晶体管耦合在数据线和驱动晶体管的控制极之间，其控制极耦合到一阈值提取控制线，阈值提取控制线为全局线，在阈值补偿阶段，数据驱动电路通过数据线输出参考电位，控制器通过初始化控制线提供相应的电平信号，控制第四晶体管导通，将数据线上的参考电位写入到驱动晶体管的控制极，给驱动晶体管控制极提供一参考电位。

本实施例提供的显示装置中，晶体管可以采用N型晶体管或P型晶体管，相应的，晶体管的控制极为栅极，第一电极、第二电极可以分别为漏极、源极，或者第一电极、第二电极分别为源极、漏极。

实施例十

上述实施例中提供的显示装置及其像素电路为同时发光式，本实施例提供了一种逐行扫描式的显示装置及其像素电路。该显示装置包括像素矩阵、栅极驱动电路、数据驱动电路和控制器。

像素矩阵包括排列成矩阵的若干像素电路。栅极驱动电路用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描脉冲信号。数据驱动电路用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据电压信号。控制器用于向栅极驱动电路和数据驱动电路提供控制时序和全局线的控制时序。

请参考图19，本实施例提供的像素电路包括：OLED95、驱动晶体管90、存储电容93、第五晶体管94、第六晶体管97第一开关晶体管91和第二开关晶体管92。

驱动晶体管90包括栅极源极和漏极，驱动晶体管90的漏极耦合到OLED95，用于为OLED95提供驱动电流。存储电容93的第一端连接到驱动晶体管90的栅极，第二端连接到驱动晶体管的漏极。第五晶体管94耦合在第一电位VL和驱动晶体管90的漏极之间，第五晶体管94的栅极耦合到第一扫描线Scan[n-2]，用于在每帧扫描的初始化阶段给驱动晶体管90的漏极提供一个初始化电位。第六晶体管97耦合在第二电位VREF和驱动晶体管90的栅极之间，第六晶体管97的栅极耦合到第二扫描线Scan[n-1]，用于在阈值补偿阶段给驱动晶体管90的栅极提供一参考电位。第一开关晶体管91耦合在电源控制线VDD和驱动晶体管90的源极之间，第一开关晶体管91的栅极耦合到发光控制线EM；在每帧扫描的阈值补偿阶段，响应于电源控制线VDD和发光控制线EM所提供的信号，第一开关晶体管91导通，导通的第一开关晶体管91和驱动晶体管90将驱动晶体管90的阈值电压信息存储在驱动晶体管90的漏极和OLED95的连接节点P2。第二开关晶体管92耦合在用于提供数据电压的数据线Data和驱动晶体管90的栅极之间，第二开关晶体管92的栅极耦合到第三扫描线Scan[n]；在每帧扫描的数据写入阶段，第一开关晶体管91响应于发光控制线EM所提供的信号而断开，第二开关晶体管92响应于第三扫描线Scan[n]所提供的信号而导通，将数据线Data提供的数据电压存储到存储电容93的第一端和驱动晶体管90栅极的连接节点P1。

第一扫描线Scan[n-2]、第二扫描线Scan[n-1]和第三扫描线Scan[n]为相邻的扫描线，并依次在初始化阶段、阈值补偿阶段和数据写入阶段输出扫描脉冲信号。

其中，本实施例的像素电路采用的晶体管为N型晶体管。在初始化阶段第五晶体管94响应第一扫描线Scan[n-2]的高电平将低电平线VL的初始化电平输出到连接节点P2，初始化电平为低电平；在初始化阶段之后的阈值补偿阶段，第六晶体管97响应第二扫描线Scan[n-1]的高电平将参考电平线VREF的参考电平输出到连接节点P1，第一开关晶体管91响应发光控制线EM[n]的高电平而开启，对连接节点P2进行充电，将驱动晶体管90的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管92响应第三扫描线Scan[n]的高电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管90响应电源控制线VDD输入的高电平和连接节点P1的数据信号为OLED95提供驱动电流。

本实施例中，发光控制线可以为一条扫描线，电源控制线、低电平线和参考电平线可以是由控制器控制的全局线。

由于OLED95的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED95的本征电容等效为一个与OLED95并联的本征电容96，如图19所示，本征电容96的大小与OLED95的面积材料等因素相关。

请参考图20，为本实施例的像素电路的信号时序图，该图中仅表示出了第n级像素电路（在N行、M列像素陈列中，n为大于2小于等于N的正整数）的扫描信号时序，Scan[n]为第n级像素电路的扫描信号。应当理解，由于n为大于2的正整数，对于显示装置，其还包括第一级像素电路和第二级像素电路，第一级像素电路和第二级像素电路中的第五晶体管和第六晶体管可以通过控制器控制的全局线来提供控制其开启或关闭的控制信号。本实施例提供的像素电路适用于逐行扫描式显示装置，其与上述实施例中像素电路工作过程中的初始化阶段、阈值补偿阶段、数据写入阶段、发光阶段的原理相同，因此，本实施例中对该像素电路的补偿原理及驱动过程不再赘述。

实施例十一

本实施例提供了另一种用于逐行扫描式显示装置的像素电路，该像素电路与实施例十的区别在于，像素电路采用的晶体管为P型晶体管。

请参考图21，为该像素电路的电路图，其中，在初始化阶段第五晶体管114响应第一扫描线Scan[n-2]的低电平将高电平线VH的初始化电平输出到连接节点P2，初始化电平为高电平；在初始化阶段之后的阈值补偿阶段，第六晶体管117响应第二扫描线Scan[n-1]的低电平将参考电平线Ref的参考电平输出到连接节点P1，第一开关晶体管111响应发光控制线EM[n]的低电平而开启，对连接节点P2进行放电，将驱动晶体管110的阈值电压信息存储在连接节点P2；在阈值补偿阶段之后的数据写入阶段，第二开关晶体管112响应第三扫描线Scan[n]的低电平将数据线Data的数据信号输出并存储到连接节点P1；在阈值补偿阶段之后的发光阶段，驱动晶体管110响应公共电极端VSS输入的高电平和连接节点P1的数据信号为OLED115提供驱动电流。

本实施例中，发光控制线可以为一条扫描线，电源控制线、低电平线和参考电平线可以是由控制器控制的全局线。

由于OLED115的阳极和阴极之间存在本征电容，为了便于理解，本实施例将OLED115的本征电容等效为一个与OLED115并联的本征电容116，如图21所示，本征电容116的大小与OLED115的面积材料等因素相关。

请参考图22，为本实施例的像素电路的信号时序图，该图中仅表示出了第n级像素电路（在N行、M列像素陈列中，n为大于2小于等于N的正整数）的扫描信号时序，Scan[n]为第n级像素电路的扫描信号。应当理解，由于n为大于2的正整数，对于显示装置，其还包括第一级像素电路和第二级像素电路，第一级像素电路和第二级像素电路中的第五晶体管和第六晶体管可以通过控制器控制的全局线来提供控制其开启或关闭的控制信号。在本实施例提供的像素电路适用于逐行扫描式显示装置，其与实施例十相比，像素电路工作过程中的初始化阶段、阈值补偿阶段、数据写入阶段、发光阶段的原理相同，因此，本实施例中对该像素电路的补偿原理及驱动过程不再赘述。

本申请实施例提供的显示装置及其像素电路中，像素电路通过在初始阶段向连接节点P2输入初始化电平，在初始化阶段之后的阈值补偿阶段，向连接节点P1输入参考电平，并由电源控制线输入的电压通过第二开关晶体管和驱动晶体管对连接节点P2进行充电或放电，将驱动晶体管的阈值电压信息存储在连接节点P2，从而实现对TFT器件及发光元件的阈值电压漂移的补偿，有效解决驱动晶体管和发光元件本身阈值电压漂移带来的显示不均匀的问题。

本申请实施例中所指的晶体管可以采用非晶硅、纳/微晶硅、多晶硅、有机半导体、金属氧化物半导体技术（例如IGZO-TFT，indium gallium zinc oxide，铟镓锌氧化物）、N型半导体、P型半导体或者互补型半导体技术来制备。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请发明构思的前提下，还可以做出若干简单推演或替换，例如，在本申请的发明构思下，通过改变初始化电平和/或参考电平的输入端，以得到实现对TFT器件及发光元件的阈值电压漂移的补偿的像素电路。

Claims (10)

1.一种像素电路，其特征在于，包括：

发光元件；

驱动晶体管，包括一控制极、一第一电极和一第二电极，驱动晶体管的第二电极耦合到发光元件，用于为所述发光元件提供驱动电流；

存储电容，其第一端连接到所述驱动晶体管的控制极，第二端连接到所述驱动晶体管的第二电极；

第一开关晶体管，其耦合在一电源控制线和驱动晶体管第一电极之间，其控制极耦合到一发光控制线；在每帧扫描的阈值补偿阶段，响应于电源控制线和发光控制线所提供的信号，所述第一开关晶体管导通，导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点；

第二开关晶体管，其耦合在用于提供数据电压的数据线和所述驱动晶体管的控制极之间，其控制极耦合到一扫描线；在每帧扫描的数据写入阶段，第一开关晶体管响应于发光控制线所提供的信号而断开，第二开关晶体管响应于扫描线所提供的信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点。

2.如权利要求1所述的像素电路，其特征在于，还包括第三晶体管，所述第三晶体管耦合在数据线和驱动晶体管的第二电极之间，其控制极耦合到一初始化控制线，用于在每帧扫描的初始化阶段给驱动晶体管的第二电极提供一个初始化电位。

3.如权利要求1或2所述的像素电路，其特征在于，还包括第四晶体管，所述第四晶体管耦合在数据线和驱动晶体管的控制极之间，其控制极耦合到一阈值提取控制线，用于在阈值补偿阶段给驱动晶体管控制极提供一参考电位。

4.一种像素电路，其特征在于包括：

发光元件；

驱动晶体管，包括一控制极、一第一电极和一第二电极，驱动晶体管的第二电极耦合到发光元件，用于为所述发光元件提供驱动电流；

存储电容，其第一端连接到所述驱动晶体管的控制极，第二端连接到所述驱动晶体管的第二电极；

第五晶体管，其耦合在一第一电位和驱动晶体管第二电极之间，其控制极耦合到一第一扫描线，用于在每帧扫描的初始化阶段给驱动晶体管的第二电极提供一个初始化电位；

第六晶体管，其耦合在一第二电位和驱动晶体管的控制极之间，其控制极耦合到一第二扫描线，用于在阈值补偿阶段给驱动晶体管控制极提供一参考电位；

第一开关晶体管，其耦合在一电源控制线和驱动晶体管第一电极之间，其控制极耦合到一发光控制线；在每帧扫描的阈值补偿阶段，响应于电源控制线和发光控制线所提供的信号，所述第一开关晶体管导通，导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点；

第二开关晶体管，其耦合在用于提供数据电压的数据线和所述驱动晶体管的控制极之间，其控制极耦合到一第三扫描线；在每帧扫描的数据写入阶段，第一开关晶体管响应于发光控制线所提供的信号而断开，第二开关晶体管响应于第三扫描线所提供的信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点；

所述第一扫描线、第二扫描线和第三扫描线为相邻的扫描线，并依次在初始化阶段、阈值补偿阶段和数据写入阶段输出扫描脉冲信号。

5.如权利要求1-4中任一项所述的像素电路，其特征在于，各晶体管为薄膜晶体管。

6.一种显示装置，包括：

像素矩阵，包括排列成矩阵的若干像素电路；

栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描脉冲信号；

数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据电压信号；

控制器，用于向栅极驱动电路和数据驱动电路提供控制时序和全局线的控制时序；其特征在于：

所述像素电路包括：

发光元件；

驱动晶体管，包括一控制极、一第一电极和一第二电极，驱动晶体管的第二电极耦合到发光元件，用于为所述发光元件提供驱动电流；

存储电容，其第一端连接到所述驱动晶体管的控制极，第二端连接到所述驱动晶体管的第二电极；

第一开关晶体管，其耦合在一电源控制线和驱动晶体管第一电极之间，其控制极耦合到一发光控制线，所述电源控制线和发光控制线为全局线；

第二开关晶体管，其耦合在用于提供数据电压的数据线和所述驱动晶体管的控制极之间，其控制极耦合到一扫描线；

在每帧扫描的阈值补偿阶段，控制器通过电源控制线和发光控制线提供相应的电平信号，控制所述第一开关晶体管导通，并通过导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点；在每帧扫描的数据写入阶段，控制器通过发光控制线提供相应的电平信号，控制第一开关晶体管断开，第二开关晶体管响应于第三扫描线所提供的扫描脉冲信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点。

7.如权利要求6所述的显示装置，其特征在于，在每帧扫描的初始化阶段，数据驱动电路通过数据线输出参考电位，栅极驱动电路通过扫描线输出相应的电平控制第二开关晶体管导通，将数据线上的参考电位写入到驱动晶体管的控制极，给驱动晶体管控制极提供一参考电位，控制器通过发光控制线和电源控制线输出相应电平信号，并通过导通的第一开关晶体管和驱动晶体管给驱动晶体管的第二电极提供一个初始化电位。

8.如权利要求6所述的显示装置，其特征在于，所述像素电路还包括第三晶体管，所述第三晶体管耦合在数据线和驱动晶体管的第二电极之间，其控制极耦合到一初始化控制线，所述初始化控制线为全局线，在每帧扫描的初始化阶段，数据驱动电路通过数据线输出低电位，控制器通过初始化控制线提供相应的电平信号，控制第三晶体管导通，将数据线上的低电位写入到驱动晶体管的第二电极，给驱动晶体管的第二电极提供一个初始化电位。

9.如权利要求6或8所述的显示装置，其特征在于，所述像素电路还包括第四晶体管，所述第四晶体管耦合在数据线和驱动晶体管的控制极之间，其控制极耦合到一阈值提取控制线，所述阈值提取控制线为全局线，在阈值补偿阶段，数据驱动电路通过数据线输出参考电位，控制器通过阈值提取控制线提供相应的电平信号，控制第四晶体管导通，将数据线上的参考电位写入到驱动晶体管的控制极，给驱动晶体管控制极提供一参考电位。

10.一种显示装置，包括：

像素矩阵，包括排列成矩阵的若干像素电路；

栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素电路提供扫描脉冲信号；

数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据电压信号；

控制器，用于向栅极驱动电路和数据驱动电路提供控制时序和全局线的控制时序；其特征在于：

所述像素电路包括：

发光元件；

驱动晶体管，包括一控制极、一第一电极和一第二电极，驱动晶体管的第二电极耦合到发光元件，用于为所述发光元件提供驱动电流；

存储电容，其第一端连接到所述驱动晶体管的控制极，第二端连接到所述驱动晶体管的第二电极；

第五晶体管，其耦合在一第一电位和驱动晶体管第二电极之间，其控制极耦合到一第一扫描线，用于在每帧扫描的初始化阶段给驱动晶体管的第二电极提供一个初始化电位；

第六晶体管，其耦合在一第二电位和驱动晶体管的控制极之间，其控制极耦合到一第二扫描线，用于在阈值补偿阶段给驱动晶体管控制极提供一参考电位；

第一开关晶体管，其耦合在一电源控制线和驱动晶体管第一电极之间，其控制极耦合到一发光控制线；在每帧扫描的阈值补偿阶段，响应于电源控制线和发光控制线所提供的信号，所述第一开关晶体管导通，导通的第一开关晶体管和驱动晶体管将驱动晶体管的阈值电压信息存储在驱动晶体管的第二电极和发光元件的连接节点；

第二开关晶体管，其耦合在用于提供数据电压的数据线和所述驱动晶体管的控制极之间，其控制极耦合到一第三扫描线；在每帧扫描的数据写入阶段，第一开关晶体管响应于发光控制线所提供的信号而断开，第二开关晶体管响应于第三扫描线所提供的信号而导通，将数据线提供的数据电压存储到存储电容的第一端和驱动晶体管控制极的连接节点；

所述第一扫描线、第二扫描线和第三扫描线为相邻的扫描线，并依次在初始化阶段、阈值补偿阶段和数据写入阶段输出扫描脉冲信号。

Images