JP2008040499A - ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置 - Google Patents

ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置 Download PDF

Info

Publication number
JP2008040499A
JP2008040499A JP2007200833A JP2007200833A JP2008040499A JP 2008040499 A JP2008040499 A JP 2008040499A JP 2007200833 A JP2007200833 A JP 2007200833A JP 2007200833 A JP2007200833 A JP 2007200833A JP 2008040499 A JP2008040499 A JP 2008040499A
Authority
JP
Japan
Prior art keywords
gate
voltage
generation circuit
liquid crystal
voltage generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007200833A
Other languages
English (en)
Other versions
JP2008040499A5 (ja
Inventor
Doo-Hyung Woo
斗 馨 禹
Kee-Chan Park
基 燦 朴
Chi-Woo Kim
治 宇 金
Sangmin Lee
相 ミン 李
Zhi Feng Zhang
志 プェン ジャン
Seong-Il Park
聖 日 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008040499A publication Critical patent/JP2008040499A/ja
Publication of JP2008040499A5 publication Critical patent/JP2008040499A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Abstract

【課題】液晶パネルにポリシリコン薄膜トランジスタを用いて小さい面積にゲートオン、ゲートオフ電圧発生回路を集積して高効率及び高収率の液晶表示装置を提供する。
【解決手段】ｎ型薄膜トランジスタとｐ型薄膜トランジスタを組み合わせて電源部から供給される第１基準電圧とタイミングコントローラから供給される第１制御信号を通じて昇圧されたゲートオン電圧を発生するゲートオン電圧発生回路と、電源部から供給される第２基準電圧をタイミングコントローラから供給される第１制御信号を通じて降圧されたゲートオフ電圧を発生するゲートオフ電圧発生回路をそれぞれ具備し、これらが液晶パネル上に集積された液晶表示装置を提供する。
【選択図】 図１

Description

本発明はゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置に関し、特に、液晶パネルに薄膜トランジスタを用いて小さい面積に集積して形成されたゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれを有する液晶表示装置に関する。
一般的に、液晶表示装置は画素マトリックスを通じて画像を表示する液晶パネルと、液晶パネルを駆動させるパネル駆動部を具備する。そして、液晶表示装置は液晶パネルが非発光素子であるので液晶パネルの後面に光を供給するバックライトユニットを具備する。
液晶パネルは画像信号によってそれぞれの画素部分の液晶配列状態が可変してバックライトユニットから供給された光の透過率を調節することで画像を表示する。このような液晶表示装置は移動通信端末機、携帯用コンピュータ、液晶テレビなどのような小型表示装置から大型表示装置まで幅広く使用されている。
液晶パネルを駆動させるパネル駆動部は、ゲートラインを駆動させるゲート駆動部とデータラインを駆動させるデータ駆動部を含み、ゲート駆動部及びデータ駆動部に制御信号を供給しデータ駆動部に画像信号を供給するタイミングコントローラと、ゲート駆動部及びデータ駆動部に電源を供給する電源部とを含む。
ゲート駆動部は液晶パネルのゲートラインにゲートオン電圧及びゲートオフ電圧を順次に供給する。そして、データ駆動部はタイミングコントローラから供給された画像信号を該当画素にゲート駆動部からゲートオン信号が供給されるとき該当画素に供給して画像を表示するようにする。
電源部は、ゲート駆動部に対しゲートオン電圧及びゲートオフ電圧を生成して供給し、データ駆動部にアナログ電圧を生成して供給する。このような電源部は別途の回路で形成されて印刷回路基板などの回路基板上に実装される。
この際、電源部は高電圧の電源を発生しなければならないので電源部に形成される回路が複雑となり、これを形成するための工程が難しくなり、結果として製造コストが上昇するという問題点がある。
そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、液晶パネルにポリシリコン薄膜トランジスタを用いて小さい面積にゲートオン電圧発生回路及びゲートオフ電圧発生回路を集積して高効率及び高収率の液晶表示装置を提供することにある。
上記目的を達成するためになされた本発明によるゲートオン電圧発生回路は、第１制御信号及び第１基準電圧を充電し、前記第１制御信号に従って第１チャージング電圧を第１出力端に供給する第１キャパシタと、第２制御信号及び前記第１基準電圧を充電し、前記第２制御信号に従って第２チャージング電圧を出力する第２キャパシタと、前記第１キャパシタと前記第１出力端との間に形成され、前記第１チャージング電圧を選択的に前記第１出力端に出力させる第１スイッチング素子と、前記第１スイッチング素子と排他的にターンオン及びターンオフされ、前記第２チャージング電圧によってターンオンされ、第１キャパシタに前記第１基準電圧を供給する第２スイッチング素子と、前記第１チャージング電圧によってターンオンされ、前記第１基準電圧を前記第２キャパシタに供給すると同時に、前記第１基準電圧を前記第１及び第２スイッチング素子に供給して前記第１スイッチング素子をターンオンさせ、これと同時に前記第２スイッチング素子をターンオフさせる第３スイッチング素子とを有することを特徴とする。
ここで、前記第１スイッチング素子は、ｐ型トランジスタで形成されることが好ましい。
前記第２及び第３スイッチング素子は、ｎ型トランジスタで形成されることが好ましい。
前記第２スイッチング素子は、前記第１チャージング電圧が出力される間、前記第１基準電圧がゲートに入力されて常にターンオフされ、前記第１チャージング電圧が前記第２スイッチング素子に逆供給されることを防止することが好ましい。
前記第１チャージング電圧は、前記第１基準電圧が昇圧され出力されることが好ましい。
上記目的を達成するためになされた本発明によるゲートオフ電圧発生回路は、第１制御信号及び第２基準電圧を充電し、前記第１制御信号に従って第３チャージング電圧を第２出力端に供給する第３キャパシタと、第２制御信号及び前記第２基準電圧を充電し、第２制御信号に従って第４チャージング電圧を出力する第４キャパシタと、前記第３キャパシタと前記第２出力端との間に形成され、前記第３チャージング電圧を選択的に前記第２出力端に出力させる第４スイッチング素子と、前記第４スイッチング素子と排他的にターンオン及びターンオフされ、前記第４チャージング電圧によってターンオンされ、前記第３キャパシタに前記第２基準電圧を供給する第５スイッチング素子と、前記第３チャージング電圧によってターンオンされ、前記第２基準電圧を前記第４キャパシタに供給すると同時に、前記第２基準電圧を前記第４及び第５スイッチング素子に供給して前記第４スイッチング素子をターンオンさせ、これと同時に前記第５スイッチング素子をターンオフさせる第６スイッチング素子とを有することを特徴とする。
ここで、前記前記第４スイッチング素子は、ｎ型トランジスタで形成されることが好ましい。
前記第５及び第６スイッチング素子は、ｐ型トランジスタで形成されることが好ましい。
前記第５スイッチング素子は、前記第３チャージング電圧が出力される間、前記第２基準電圧がゲートに入力されて常にターンオフされ、前記第３チャージング電圧が前記第５スイッチング素子に逆供給されることを防止することが好ましい。
前記第３チャージング電圧は、前記第２基準電圧以下に降圧されて出力されることが好ましい。
上記目的を達成するためになされた本発明による液晶表示装置は、上述のゲートオン電圧発生回路を有し、画像を表示する液晶パネルと、前記液晶パネルのゲートラインを駆動させ前記液晶パネルに集積して形成されるゲート駆動回路と、前記液晶パネルのデータラインを駆動させるデータ駆動回路と、前記ゲート駆動回路及びデータ駆動回路に制御信号を供給し、前記データ駆動回路に画像信号を供給するタイミングコントローラと、前記データ駆動回路、前記タイミングコントローラ、及び前記ゲートオン電圧発生回路に第１及び第２基準電圧を供給する電源部とをさらに有し、前記ゲートオン電圧発生回路は、前記液晶パネルに集積して形成されることを特徴とする。
また、上記目的を達成するためになされた本発明による液晶表示装置は、上述のゲートオフ電圧発生回路を有し、画像を表示する液晶パネルと、前記液晶パネルのゲートラインを駆動させ前記液晶パネルに集積して形成されるゲート駆動回路と、前記液晶パネルのデータラインを駆動させるデータ駆動回路と、前記ゲート駆動回路及びデータ駆動回路に制御信号を供給し、前記データ駆動回路に画像信号を供給するタイミングコントローラと、前記データ駆動回路、前記タイミングコントローラ、及び前記ゲートオフ電圧発生回路に第１及び第２基準電圧を供給する電源部とをさらに有し、前記ゲートオフ電圧発生回路は、前記液晶パネルに集積して形成されることを特徴とする。
さらにまた、上記目的を達成するためになされた本発明による液晶表示装置は、上述のゲートオン電圧発生回路及びゲートオフ電圧発生回路とを有し、画像を表示する液晶パネルと、前記液晶パネルのゲートラインを駆動させ前記液晶パネルに集積して形成されるゲート駆動回路と、前記液晶パネルのデータラインを駆動させるデータ駆動回路と、前記ゲート駆動回路及びデータ駆動回路に制御信号を供給し、前記データ駆動回路に画像信号を供給するタイミングコントローラと、前記データ駆動回路、前記タイミングコントローラ、前記ゲートオン電圧発生回路及び前記ゲートオフ電圧発生回路に第１及び第２基準電圧を供給する電源部とをさらに有し、前記ゲートオン電圧発生回路及びゲートオフ電圧発生回路は、前記液晶パネルに集積して形成されることを特徴とする
本発明に係るゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置によれば、ゲートオン電圧及びゲートオフ電圧それぞれを出力するゲートオン電圧発生回路及びゲートオフ電圧発生回路を最小面積に最小数量のポリシリコン薄膜トランジスタを用いて薄膜トランジスタ基板上に集積することができるという効果がある。従って、電源部の負荷を減少させ、従来電源部の製造の際発生される費用を減少させることができるという効果がある。
次に、本発明に係るゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
図１は本発明の実施形態による液晶表示装置を概略的に示すブロック図である。
図１を参照すると、本発明による液晶表示装置は画像を表示する液晶パネル、液晶パネルのゲートラインＧＬ及びデータラインＤＬを駆動させるゲート駆動回路５０及びデータ駆動回路６０と、液晶パネルに集積されてゲート駆動回路５０、ゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦを生成して供給するゲート電圧供給装置３０と、ゲート駆動回路５０とデータ駆動回路６０それぞれに制御信号を供給し、データ駆動回路６０に画像信号を供給し、ゲート電圧供給装置３０にクロック信号（第２制御信号）ＣＫ及びクロック信号が反転された反転クロック信号（第１制御信号）ＣＫＢを供給するタイミングコントローラ４０と、データ駆動回路６０及びタイミングコントローラ４０を駆動させる駆動信号を生成して供給し、ゲート電圧供給装置３０に第１及び第２基準電圧ＶＤＤ、ＶＳＳを供給する電源部７０とを具備する。
具体的には、液晶パネルは、（例えば、ポリシリコン）薄膜トランジスタアレイが形成された薄膜トランジスタ基板、薄膜トランジスタ基板と向き合いカラーフィルタアレイが形成されたカラーフィルタ基板、及び薄膜トランジスタ基板とカラーフィルタ基板との間に介在する液晶層を具備する。
カラーフィルタ基板は基板上に光漏れ防止のためのブラックマトリックス、色表現のためのカラーフィルタアレイ、及び液晶層に共通電圧を印加するための共通電極を含む。
液晶層は、データ信号が供給された画素電極と基準電圧である共通電圧が供給された共通電極との間の電圧差で駆動する。これにより、誘電異方性を有する液晶がその電圧差によってツイストして光源から入射された光の透過率を可変させるようになる。
薄膜トランジスタ基板は、ゲートラインＧＬ及びデータラインＤＬと、ゲートラインＧＬ及びデータラインＤＬが交差して定義する画素領域と、それぞれの画素領域にゲートラインＧＬとデータラインＤＬに接続された薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続された画素電極とを含む。
ゲート駆動回路５０は、ゲートラインＧＬにゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦを順次に供給する。このようなゲート駆動回路５０は薄膜トランジスタ基板上に集積して形成される。即ち、ゲート駆動回路５０はポリシリコン薄膜トランジスタＴＦＴを用いて薄膜トランジスタ基板の表示領域に形成された薄膜トランジスタＴＦＴと同一の工程で複数の薄膜トランジスタが直並列で接続されたシフトレジスタの形態で集積して形成される。このようなゲート駆動回路５０はタイミングコントローラ４０から供給されるゲート制御信号ＧＣＳに応答してゲート電圧供給装置３０から供給されるゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦをゲートラインに順次に供給する。
データ駆動回路６０は、タイミングコントローラ４０からの制御信号に応答してデジタルデータをアナログデータ信号に変換して液晶パネルのゲートラインＧＬにゲートオン電圧ＶＯＮが供給されるとき毎にアナログデータ信号をデータラインＤＬに供給する。
データ駆動回路６０は、シフトレジスタ、ラッチ部、デジタル−アナログ変換部、出力バッファ部を含む。
シフトレジスタは、タイミングコントローラ４０からのデータスタートパルスＤ＿ＳＴＶをデータシフトクロックＤ＿ＣＰＶに従って順次にシフトさせサンプリング制御信号を発生する。ラッチ部はサンプリング制御信号に応答してタイミングコントローラ４０から入力されるデータを順次にラッチして、一つの水平ライン分のデータがラッチされた時、ラッチされたデータをデジタル−アナログ変換部に同時に出力する。
デジタル−アナログ変換部は、複数のガンマ電圧のうちラッチ部からのデータに対応するガンマ電圧を選択して、選択されたガンマ電圧をアナログデータ信号として出力バッファ部に出力する。出力バッファ部は、デジタル−アナログ変換部からのアナログデータ信号を緩衝（ｂｕｆｆｅｒ）してデータラインＤＬに供給する。このようなデータ駆動回路６０は別途のチップから形成されフィルムに実装された形態で薄膜トランジスタに接続されるか、薄膜トランジスタ基板上に直接実装されたりもする。
タイミングコントローラ４０は、外部から入力されたＲ、Ｇ、Ｂの画素データ信号を配列、準備してデータ駆動回路６０に供給する。そして、タイミングコントローラ４０は、外部から画像データ信号と共に入力された複数の同期信号、例えば、ドットクロックＤＣＬＫ、データイネーブル信号ＤＥ、垂直同期信号ＶＳＹＣ、水平同期信号ＨＳＹＣなどを用いてゲート駆動回路５０とデータ駆動回路６０の駆動タイミングを制御する複数の制御信号を生成して供給する。
例えば、タイミングコントローラ４０は、ゲート駆動回路５０に供給されるゲートスタートパルスＳＴＶ、ゲートシフトクロックＣＰＶ、出力制御信号ＯＥなどを含む制御信号を生成してゲート駆動回路５０に供給する。また、タイミングコントローラ４０は、データスタートパルスＤ＿ＳＴＶ、データシフトクロックＤ＿ＣＰＶ、極性制御信号ＰＯＬなどを含むデータ制御信号を生成してデータ駆動回路６０に供給する。また、タイミングコントローラ４０は、ゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦを発生させてゲート駆動回路５０に供給するゲート電圧供給装置３０にクロック信号ＣＫ及びクロック信号ＣＫが反転された反転クロック信号ＣＫＢを生成して供給する。ここで、クロック信号ＣＫ及び反転クロック信号ＣＫＢは電源部７０から供給される第１及び第２基準電圧ＶＤＤ、ＶＳＳにて交互に出力される。
電源部７０は、ゲート電圧供給装置３０に第１及び第２基準電圧ＶＤＤ、ＶＳＳを供給し、データ駆動回路６０にアナログ電圧ＡＶＤＤを供給する。また、電源部７０は、タイミングコントローラ４０を駆動させる基準電圧を生成して供給する。この際、電源部７０は５Ｖの直流電圧と０Ｖの直流電圧をそれぞれを生成して、ゲート電圧供給装置３０に第１及び第２基準電圧ＶＤＤ、ＶＳＳとして供給する。例えば、５Ｖの第１基準電圧を生成し、０Ｖの第２基準電圧ＶＳＳを生成してタイミングコントローラ４０及びゲート電圧供給装置３０に供給する。
ゲート電圧供給装置３０は、入力された第１及び第２基準電圧ＶＤＤ、ＶＳＳを用いてゲートラインＧＬに供給されるゲートオン電圧ＶＯＮとゲートオフ電圧ＶＯＦＦをそれぞれを発生させるゲートオン電圧発生回路１０とゲートオフ電圧発生回路２０を具備する。
ゲート電圧供給装置３０は薄膜トランジスタ基板の非表示領域にゲート駆動回路５０と共に集積して形成される。
図２は、図１のゲート電圧供給装置のゲートオン電圧発生回路を示す回路図であり、図３は、図２に示すゲートオン電圧発生回路のノード−Ａ及びノード−Ｂでの出力波形を示した波形図である。
図２及び図３を参照すると、反転クロック信号（第１制御信号）ＣＫＢ及び第１基準電圧ＶＤＤを充電して反転クロック信号ＣＫＢに従って第１チャージング電圧を第１出力端ＶＯＵＴ１に供給する第１キャパシタＣ１と、クロック信号（第２制御信号）ＣＫ及び第１基準電圧ＶＤＤを充電してクロック信号ＣＫに従って第２チャージング電圧を出力する第２キャパシタＣ２と、第１キャパシタＣ１と第１出力端ＶＯＵＴ１との間に形成され第１基準電圧ＶＤＤ及び第２チャージング電圧に従って第１チャージング電圧を選択的に第１出力端ＶＯＵＴ１に出力させる第１スイッチング素子ＴＲ１と、第１スイッチング素子ＴＲ１と排他的にターンオン及びターンオフされ第２チャージング電圧によってターンオンされ第１キャパシタＣ１に第１基準電圧ＶＤＤを供給する第２スイッチング素子ＴＲ２と、第２チャージング電圧によってターンオンされ第１基準電圧ＶＤＤを第２キャパシタＣ２に供給すると同時に、第１基準電圧ＶＤＤを第１及び第２スイッチング素子ＴＲ１、ＴＲ２に供給し第１スイッチング素子ＴＲ１をターンオンさせこれと同時に第２スイッチング素子ＴＲ２をターンオフさせる第３スイッチング素子ＴＲ３を具備する。ここで、第１〜第３スイッチング素子ＴＲ１〜３は薄膜トランジスタで形成される。
具体的に、第１キャパシタＣ１は、タイミングコントローラ４０から供給された反転クロック信号（第１制御信号）ＣＫＢ及び電源部７０から供給された第１基準電圧ＶＤＤを充電し、充電された反転クロック信号ＣＫＢのハイレベル電圧と第１基準電圧ＶＤＤとが合算された電圧、即ち、第１チャージング電圧を放電させ第１トランジスタＴＲ１のソース端子（入力端子）に供給する。第１チャージング電圧は、第１基準電圧ＶＤＤと反転クロック信号ＣＫＢのハイレベル電圧が加えられ第１基準電圧の２倍の値（２ＶＤＤ）を有する。このような第１キャパシタの一端はタイミングコントローラ４０の一端と接続され、他端は第１トランジスタＴＲ１のソース端子と、第３トランジスタＴＲ３のゲート端子（制御端子）及び第２トランジスタＴＲ２のドレイン端子（出力端子）と共通で接続される。
第２キャパシタＣ２は、タイミングコントローラ４０から供給されたクロック信号（第２制御信号）ＣＫ及び電源部７０から供給された第１基準電圧ＶＤＤによって充電されクロック信号ＣＫのハイレベル電圧と第１基準電圧ＶＤＤが合算された電圧、即ち、第２チャージング電圧を供給する。第２チャージング電圧は第１チャージング電圧と同様に第１基準電圧の２倍の値（２ＶＤＤ）を有する。このような第２キャパシタの一端はタイミングコントローラの一端と接続され、他端は第１トランジスタＴＲ１のゲート端子と、第２トランジスタＴＲ２のゲート端子、及び第３トランジスタＴＲ３のドレイン端子と共通で接続される。
第１トランジスタＴＲ１は、第１キャパシタＣ１から出力される第１チャージング電圧、即ち、ゲートオン電圧ＶＯＮの出力タイミングを制御する。このために、第１トランジスタＴＲ１は第２トランジスタＴＲ２と共通で接続されたゲート端子を具備し、ソース端子は第１キャパシタＣ１と接続されドレイン端子は第１出力端ＶＯＵＴ１と接続される。ここで、第１トランジスタＴＲ１はｐ型不純物がドーピングされたｐ型薄膜トランジスタで形成される。
第２トランジスタＴＲ２は、第２キャパシタＣ２から供給される第２チャージング電圧によってターンオンされ第１基準電圧ＶＤＤを第１キャパシタＣ１に供給する。そして、第２トランジスタＴＲ２は第３トランジスタＴＲ３がターンオンされて供給される第１基準電圧ＶＤＤによってターンオフされ、第１トランジスタＴＲ１で第１チャージング電圧を第１出力端ＶＯＵＴ１に供給するとき、第１チャージング電圧が第１基準電圧ＶＤＤを供給する電源部７０へ逆供給されることを防止する。
そのために、第２トランジスタＴＲ２のゲート端子は第２キャパシタＣ２の一側及び第３トランジスタＴＲ３のドレイン端子と接続される。そして、第２トランジスタＴＲ２のソース端子は第１基準電圧ＶＤＤを供給する電源部７０と接続され、ドレイン端子は第１キャパシタＣ１の一側に接続される。このような第２トランジスタＴＲ２はｎ型不純物がドーピングされたｎ型薄膜トランジスタで形成される。
第３トランジスタＴＲ３は、第１チャージング電圧に応答してターンオンされ、第３トランジスタＴＲ３がターンオンされると第１基準電圧ＶＤＤを第１及び第２トランジスタＴＲ１、ＴＲ２に同時に供給する。従って、第１トランジスタＴＲ１はターンオンされ第１チャージング電圧を第１出力端ＶＯＵＴ１に供給し、第２トランジスタＴＲ２をターンオフさせる。このために、第３トランジスタＴＲ３のゲート端子は第１キャパシタＣ１の一側と接続される。そして、第３トランジスタＴＲ３のソース端子は第１基準電圧ＶＤＤを供給する電源部７０と接続され、ドレイン端子は第１及び第２トランジスタＴＲ１、ＴＲ２のゲート端子と共通で接続される。
ここで、第１チャージング電圧（２ＶＤＤ）を通じて第３トランジスタＴＲ３をターンオンさせるために第３トランジスタＴＲ３は第２トランジスタＴＲ２と同様のｎ型薄膜トランジスタで形成される。第３トランジスタＴＲ３を通じて供給される第１基準電圧ＶＤＤを用いて第２トランジスタＴＲ２のターンオン電圧、即ち、第２トランジスタＴＲ２のオフセット値を第１基準電圧ＶＤＤに一定に保持することができる。従って、第３トランジスタＴＲ３から供給される第１基準電圧ＶＤＤを通じて第２トランジスタＴＲ２のオフセットが一定に保持され第１チャージング電圧が第１出力端ＶＯＵＴ１に供給されるとき第２トランジスタＴＲ２が不必要にターンオンされ第１チャージング電圧が逆供給されることを防止する。
このような構成要素を有するゲートオン電圧発生回路１０の動作を図３を参照して説明する。
Ｔ１の時間の間、ノード−Ａに第１キャパシタＣ１で充電された第１チャージング電圧が供給されるとノード−Ａと接続された第３トランジスタＴＲ３をターンオンされる。第３トランジスタＴＲ３がターンオンされ第３トランジスタＴＲ３のソース端子に接続された第１基準電圧ＶＤＤが第１及び第２トランジスタＴＲ１、ＴＲ２のゲート端子に供給される。ここで、第１トランジスタＴＲ１は、第１基準電圧ＶＤＤが供給されターンオンされ、これと同時に第２トランジスタＴＲ２をターンオフさせる。これにより、ノード−Ａに供給された第１チャージング電圧は第１トランジスタＴＲ１を通じて第１出力端ＶＯＵＴ１に供給される。この際、第２キャパシタＣ２は第１基準電圧ＶＤＤによって充電される。
一方、Ｔ２の時間の間、ノード−Ｂに第２チャージング電圧が供給されると、第２トランジスタＴＲ２がターンオンされ、これと同時に第１トランジスタＴＲ１はターンオフされる。それにより、第１基準電圧ＶＤＤは第２トランジスタＴＲ２を通じて第１キャパシタＣ１に供給され充電される。この際、第１及び第３トランジスタＴＲ１、ＴＲ３はターンオフされる。
図５は、本発明の実施形態によるゲート電圧供給装置に形成されたゲートオン電圧発生回路に形成された薄膜トランジスタのテスト出力電流値によるそれぞれの出力電圧シミュレーションした値を示したグラフである。
図２に示した第１〜第３薄膜トランジスタＴＲ１〜３は同時に集積されるのでｎ型及びｐ型薄膜トランジスタそれぞれのスイッチングタイムとそれらによる出力電圧をそれぞれ測定しなければならない。即ち、ｎ型薄膜トランジスタとｐ型薄膜トランジスタのターンオン／ターンオフタイムによる出力電圧を測定してそれぞれのトランジスタの出力特性をテストする。
図４に示すように、本発明の実施形態によるゲートオン電圧発生回路はそれぞれのｎ型及びｐ型トランジスタの動作速度に従って出力端で出力される電流を測定する。
即ち、ｎ型薄膜トランジスタのターンオン電流ＩＯＮ（ｎ）とｐ型薄膜トランジスタのターンオン電流ＩＯＮ（ｐ）の両方が大きい場合の出力電流をＦＦとし、ｎ型薄膜トランジスタのターンオン電流ＩＯＮ（ｎ）は大きく、ｐ型薄膜トランジスタのターンオン電流ＩＯＮ（ｐ）は小さい場合の出力電流をＦＳとし、ｎ型薄膜トランジスタのターンオン電流ＩＯＮ（ｎ）は小さく、ｐ型薄膜トランジスタのターンオン電流ＩＯＮ（ｐ）は大きい場合の出力電流をＳＦとし、ｎ型及びｐ型薄膜トランジスタのターンオン電流ＩＯＮ（ｎ）、ＩＯＮ（ｐ）が両方中間である場合の出力電流ＴＴとし、ｎ型及びｐ型薄膜トランジスタのターンオン電流ＩＯＮ（ｎ）、ＩＯＮ（ｐ）が両方小さい場合の出力電流をＳＳとし、それぞれのターンオン電流による出力電圧は図５に示すグラフのように出力される。
例えば、第１基準電圧ＶＤＤが５．３Ｖで供給され、この時の周波数は１２ｋＨｚのとき、コーナーテスト（ｃｏｒｎｅｒ ｔｅｓｔ）に従って、出力電圧は、ＦＳのとき最低電圧レベルである９．４３Ｖであり、ＳＦのとき最高電圧レベルである９．５１Ｖが出力される。
従って、電圧レベルの偏差は約０．０８Ｖである。図５に示すように、本発明の実施形態によるゲートオン電圧発生回路の出力特性は、電圧レベルの偏差が０．０８Ｖであるので非常に安定的である。従って、ｎ型及びｐ型薄膜トランジスタを同時に集積して安定的な出力電圧を供給することができる。
図６は、図１のゲート電圧供給装置のゲートオフ電圧発生回路を示した回路図であり、図７は図６に示すゲートオフ電圧発生回路のノード−Ｃ及びノード−Ｄでの出力波形を示した波形図である。
図６及び図７を参照すると、本発明の実施形態によるゲートオフ電圧発生回路２０は反転クロック信号（第１制御信号）ＣＫＢ及び第２基準電圧ＶＳＳを充電した第３チャージング電圧を第２出力端ＶＯＵＴ２に供給する第３キャパシタＣ３と、クロック信号（第２制御信号）ＣＫ及び第２基準電圧ＶＳＳを充電した第４チャージング電圧を出力する第４キャパシタＣ４と、第３キャパシタＣ３と第２出力端ＶＯＵＴ２との間に形成され第３チャージング電圧を選択的に第２出力端ＶＯＵＴ２に出力させる第４スイッチング素子ＴＲ４と、第４スイッチング素子ＴＲ４と排他的にターンオン及びターンオフされ第４チャージング電圧によってターンオンされ第３キャパシタＣ３に第２基準電圧ＶＳＳを供給する第５スイッチング素子ＴＲ５と、第４チャージング電圧によってターンオンされ第２基準電圧ＶＳＳを第４キャパシタＣ４に供給すると同時に、第２基準電圧ＶＳＳを第４及び第５スイッチング素子ＴＲ４、ＴＲ５に供給して第４スイッチング素子ＴＲ４をターンオンさせ、これと同時に第５スイッチング素子ＴＲ５をターンオフさせる第６スイッチング素子ＴＲ６を具備する。
ここで、第４〜第６スイッチング素子ＴＲ４〜６は、ポリシリコン薄膜トランジスタで液晶パネルの薄膜トランジスタ基板上に集積して形成される。
具体的には、第３キャパシタＣ３は、タイミングコントローラ４０から供給された反転クロック信号（第１制御信号）ＣＫＢ及び電源部７０から供給された第２基準電圧ＶＳＳを充電し、充電された反転クロック信号ＣＫＢのハイレベル電圧ＶＤＤの逆電位電圧（−ＶＤＤ）、即ち、第３チャージング電圧を放電させ第４トランジスタＴＲ４のソース端子に供給する。
このような第３キャパシタＣ３の一端はタイミングコントローラ４０の一端と接続され他端は第４トランジスタＴＲ４のソース端子と、第５トランジスタＴＲ５のドレイン端子、及び第６トランジスタＴＲ６のゲート端子と共通で接続される。
第４キャパシタＣ４は、タイミングコントローラ４０から供給されたクロック信号（第２制御信号）ＣＫ及び電源部７０から供給された第２基準電圧ＶＳＳによって充電されクロック信号のハイレベル電圧の逆電位電圧（−ＶＤＤ）、即ち、第４チャージング電圧を供給する。このような第４キャパシタＣ４の一端はタイミングコントローラ４０の一端と接続され、他端は第４及び第５トランジスタＴＲ４、ＴＲ５のゲート端子と第６トランジスタＴＲ６のドレイン端子と共通で接続される。
第４トランジスタＴＲ４は、第３キャパシタＣ３から出力される第３チャージング電圧、即ち、ゲートオフ電圧ＶＯＦＦの出力タイミングを制御する。これのために、第４トランジスタＴＲ４は第５トランジスタＴＲ５と共通で接続されたゲート端子を具備し、ソース端子は第３キャパシタＣ３と接続されドレイン端子は第２出力端ＶＯＵＴ２と接続される。ここで、第４トランジスタＴＲ４はｎ型不純物がドーピングされたｎ型薄膜トランジスタで形成される。
第５トランジスタＴＲ５は、第４キャパシタＣ４から供給される第４チャージング電圧に従ってターンオンされ第２基準電圧ＶＳＳを第３キャパシタＣ３に供給する。そして、第５トランジスタＴＲ５は第６トランジスタＴＲ６がターンオンされて供給される第２基準電圧ＶＳＳによってターンオフされて第４トランジスタＴＲ４で第３チャージング電圧を第２出力端ＶＯＵＴ２に供給するとき、第３チャージング電圧が第２基準電圧ＶＳＳを供給する電源部７０へ逆供給されることを防止する。
このために、第５トランジスタＴＲ５のゲート端子は第４キャパシタＣ４の一側及び第６トランジスタＴＲ６のドレイン端子と接続される。そして、第５トランジスタＴＲ５のソース端子は電源部７０と接続され、ドレイン端子は第３キャパシタＣ３の一側に接続される。このような第５トランジスタＴＲ５はｐ型不純物がドーピングされたｐ型薄膜トランジスタで形成される。
第６トランジスタＴＲ６は、第３チャージング電圧に応答してターンオンされ、第６トランジスタＴＲ６がターンオンされると第２基準電圧ＶＳＳを第４及び第５トランジスタＴＲ４、ＴＲ５に同時に供給する。従って、第４トランジスタＴＲ４はターンオンされ第３チャージング電圧を第２出力端ＶＯＵＴ２に供給し、第５トランジスタＴＲ５をターンオフさせる。このために、第６トランジスタＴＲ６のゲート端子は第３キャパシタＣ３の一側と接続される。そして、第６トランジスタＴＲ６のソース端子は第２基準電圧ＶＳＳを供給する電源部７０と接続され、ドレイン端子は第４及び第５トランジスタＴＲ４、ＴＲ５のゲート端子と共通で接続される。
ここで、第３チャージング電圧を通じて第６トランジスタＴＲ６をターンオンさせるために第６トランジスタＴＲ６は第５トランジスタＴＲ５と同様のｐ型薄膜トランジスタで形成される。また、第６トランジスタＴＲ６は第５トランジスタＴＲ５のターンオン電圧、即ち、第５トランジスタのオフセット値を第２基準電圧ＶＳＳに一定に保持することができる。従って、第６トランジスタＴＲ６で供給される第２基準電圧ＶＳＳを通じて第５トランジスタＴＲ５のオフセット値が一定に保持され第３チャージング電圧が第２出力端ＶＯＵＴ２に供給されるとき第５トランジスタＴＲ５が不必要にターンオンされ第３チャージング電圧が逆供給されることを防止する。
このような構成要素を有するゲートオン電圧発生回路１０の動作を図７を参照して説明する。
Ｔ３の時間の間、ノード−Ｃで第２基準電圧ＶＳＳが測定されるとき、第６トランジスタＴＲ６はターンオフされる。これと同時に、ノード−Ｄでクロック信号（第２制御信号）ＣＫに起因して充電された第２基準電圧ＶＳＳが出力され第５トランジスタＴＲ５をターンオンさせる。従って、第４トランジスタＴＲ４はターンオフされ第３キャパシタＣ３に第２基準電圧ＶＳＳが充電される。次に、Ｔ４の時間の間、第３キャパシタＣ３に反転クロック信号（第１制御信号）ＣＫＢを通じて反転クロック信号ＣＫＢのハイレベル電圧ＶＤＤが充電され第６トランジスタＴＲ６をターンオンさせ第４及び第５トランジスタＴＲ４、ＴＲ５に第２基準電圧ＶＳＳを同時に供給する。従って、第４トランジスタＴＲ４はターンオンされ反転クロック信号ＣＫＢを通じて充電された電圧の逆電位の値、即ち、（−ＶＤＤ）を第２出力端ＶＯＵＴ２に供給すると同時に第５トランジスタＴＲ５をターンオフさせる。
上述のように、本実施形態による液晶表示装置は、例えば、第１基準電圧ＶＤＤが５Ｖで供給され、第２基準電圧ＶＳＳが０Ｖで供給されると、ゲートオン電圧発生回路１０は１０Ｖの第１チャージング電圧が供給され第１出力端ＶＯＵＴ１に１０Ｖが出力されゲート駆動回路５０に供給される。そして、ゲートオフ電圧発生回路２０は−５Ｖの第３チャージング電圧が充電され第３チャージング電圧が第２出力端ＶＯＵＴ２に−５Ｖが出力される。
また、ゲートオン電圧発生回路とゲートオフ電圧発生回路に形成された第２及び第５トランジスタＴＲ２、ＴＲ５のオフセット電圧をそれぞれ第１基準電圧ＶＤＤ及び第２基準電圧ＶＳＳに一定に保持させオフセット電圧の上昇による第２及び第５トランジスタＴＲ２、ＴＲ５の誤動作を防止することで第２及び第５トランジスタＴＲ２、ＴＲ５に逆供給される電流を遮断して安定したゲートオン電圧及びゲートオフ電圧を出力し、それにより電力消費を減少させることができる。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明の実施形態による液晶表示装置を概略的に示すブロック図である。 図１に示すゲート電圧供給装置のゲートオン電圧発生回路を示す回路図である。 図２に示すゲートオン電圧発生回路のノード−Ａ及びノード−Ｂでの電圧波形を示す波形図である。 図２に示す第１〜第３トランジスタに用いるｎ型薄膜トランジスタのターンオン電流とｐ型薄膜トランジスタのターンオン電流との組み合わせの例を示すグラフである。 図４の組み合わせを用い、本発明の実施形態によるゲート電圧供給装置に形成されたゲートオン電圧発生回路に形成された薄膜トランジスタのテスト出力電流値によるそれぞれの出力電流シミュレーションした値を示したグラフである。 図１に示すゲート電圧供給装置のゲートオフ電圧発生回路を示した回路図である。 図６に示すゲートオフ電圧発生回路のノード−Ｃ及びノード−Ｄでの電圧波形を示した波形図である。
符号の説明
１０ ゲートオン電圧発生回路
２０ ゲートオフ電圧発生回路
３０ ゲート電圧供給装置
４０ タイミングコントローラ
５０ ゲート駆動回路
６０ データ駆動回路
７０ 電源部
ＧＬ ゲートライン
ＤＬ データライン
ＴＲ１〜ＴＲ６ （第１〜第６）薄膜トランジスタ
Ｃ１〜Ｃ４ （第１及び第４）キャパシタ

Claims (13)

  1. 第１制御信号及び第１基準電圧を充電し、前記第１制御信号に従って第１チャージング電圧を第１出力端に供給する第１キャパシタと、
    第２制御信号及び前記第１基準電圧を充電し、前記第２制御信号に従って第２チャージング電圧を出力する第２キャパシタと、
    前記第１キャパシタと前記第１出力端との間に形成され、前記第１チャージング電圧を選択的に前記第１出力端に出力させる第１スイッチング素子と、
    前記第１スイッチング素子と排他的にターンオン及びターンオフされ、前記第２チャージング電圧によってターンオンされ、第１キャパシタに前記第１基準電圧を供給する第２スイッチング素子と、
    前記第１チャージング電圧によってターンオンされ、前記第１基準電圧を前記第２キャパシタに供給すると同時に、前記第１基準電圧を前記第１及び第２スイッチング素子に供給して前記第１スイッチング素子をターンオンさせ、これと同時に前記第２スイッチング素子をターンオフさせる第３スイッチング素子とを有することを特徴とするゲートオン電圧発生回路。
  2. 前記第１スイッチング素子は、ｐ型トランジスタで形成されることを特徴とする請求項１に記載のゲートオン電圧発生回路。
  3. 前記第２及び第３スイッチング素子は、ｎ型トランジスタで形成されることを特徴とする請求項１に記載のゲートオン電圧発生回路。
  4. 前記第２スイッチング素子は、前記第１チャージング電圧が出力される間、前記第１基準電圧がゲートに入力されて常にターンオフされ、前記第１チャージング電圧が前記第２スイッチング素子に逆供給されることを防止することを特徴とする請求項１に記載のゲートオン電圧発生回路。
  5. 前記第１チャージング電圧は、前記第１基準電圧が昇圧され出力されることを特徴とする請求項１に記載のゲートオン電圧発生回路。
  6. 第１制御信号及び第２基準電圧を充電し、前記第１制御信号に従って第３チャージング電圧を第２出力端に供給する第３キャパシタと、
    第２制御信号及び前記第２基準電圧を充電し、第２制御信号に従って第４チャージング電圧を出力する第４キャパシタと、
    前記第３キャパシタと前記第２出力端との間に形成され、前記第３チャージング電圧を選択的に前記第２出力端に出力させる第４スイッチング素子と、
    前記第４スイッチング素子と排他的にターンオン及びターンオフされ、前記第４チャージング電圧によってターンオンされ、前記第３キャパシタに前記第２基準電圧を供給する第５スイッチング素子と、
    前記第３チャージング電圧によってターンオンされ、前記第２基準電圧を前記第４キャパシタに供給すると同時に、前記第２基準電圧を前記第４及び第５スイッチング素子に供給して前記第４スイッチング素子をターンオンさせ、これと同時に前記第５スイッチング素子をターンオフさせる第６スイッチング素子とを有することを特徴とするゲートオフ電圧発生回路。
  7. 前記第４スイッチング素子は、ｎ型トランジスタで形成されることを特徴とする請求項６に記載のゲートオフ電圧発生回路。
  8. 前記第５及び第６スイッチング素子は、ｐ型トランジスタで形成されることを特徴とする請求項６に記載のゲートオフ電圧発生回路。
  9. 前記第５スイッチング素子は、前記第３チャージング電圧が出力される間、前記第２基準電圧がゲートに入力されて常にターンオフされ、前記第３チャージング電圧が前記第５スイッチング素子に逆供給されることを防止することを特徴とする請求項６に記載のゲートオフ電圧発生回路。
  10. 前記第３チャージング電圧は、前記第２基準電圧以下に降圧されて出力されることを特徴とする請求項６に記載のゲートオフ電圧発生回路。
  11. 請求項１乃至５のいずれか一項に記載のゲートオン電圧発生回路を有し、
    画像を表示する液晶パネルと、
    前記液晶パネルのゲートラインを駆動させ前記液晶パネルに集積して形成されるゲート駆動回路と、
    前記液晶パネルのデータラインを駆動させるデータ駆動回路と、
    前記ゲート駆動回路及びデータ駆動回路に制御信号を供給し、前記データ駆動回路に画像信号を供給するタイミングコントローラと、
    前記データ駆動回路、前記タイミングコントローラ、及び前記ゲートオン電圧発生回路に第１及び第２基準電圧を供給する電源部とをさらに有し、
    前記ゲートオン電圧発生回路は、前記液晶パネルに集積して形成されることを特徴とする液晶表示装置。
  12. 請求項６乃至１０のいずれか一項に記載のゲートオフ電圧発生回路を有し、
    画像を表示する液晶パネルと、
    前記液晶パネルのゲートラインを駆動させ前記液晶パネルに集積して形成されるゲート駆動回路と、
    前記液晶パネルのデータラインを駆動させるデータ駆動回路と、
    前記ゲート駆動回路及びデータ駆動回路に制御信号を供給し、前記データ駆動回路に画像信号を供給するタイミングコントローラと、
    前記データ駆動回路、前記タイミングコントローラ、及び前記ゲートオフ電圧発生回路に第１及び第２基準電圧を供給する電源部とをさらに有し、
    前記ゲートオフ電圧発生回路は、前記液晶パネルに集積して形成されることを特徴とする液晶表示装置。
  13. 請求項１乃至５のいずれか一項に記載のゲートオン電圧発生回路及び請求項６乃至１０のいずれか一項に記載のゲートオフ電圧発生回路を有し、
    画像を表示する液晶パネルと、
    前記液晶パネルのゲートラインを駆動させ前記液晶パネルに集積して形成されるゲート駆動回路と、
    前記液晶パネルのデータラインを駆動させるデータ駆動回路と、
    前記ゲート駆動回路及びデータ駆動回路に制御信号を供給し、前記データ駆動回路に画像信号を供給するタイミングコントローラと、
    前記データ駆動回路、前記タイミングコントローラ、前記ゲートオン電圧発生回路及び前記ゲートオフ電圧発生回路に第１及び第２基準電圧を供給する電源部とをさらに有し、
    前記ゲートオン電圧発生回路及びゲートオフ電圧発生回路は、前記液晶パネルに集積して形成されることを特徴とする液晶表示装置。
JP2007200833A 2006-08-01 2007-08-01 ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置 Pending JP2008040499A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072611A KR20080011896A (ko) 2006-08-01 2006-08-01 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치

Publications (2)

Publication Number Publication Date
JP2008040499A true JP2008040499A (ja) 2008-02-21
JP2008040499A5 JP2008040499A5 (ja) 2010-09-16

Family

ID=38616768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007200833A Pending JP2008040499A (ja) 2006-08-01 2007-08-01 ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置

Country Status (5)

Country Link
US (1) US20080030494A1 (ja)
EP (1) EP1884917A3 (ja)
JP (1) JP2008040499A (ja)
KR (1) KR20080011896A (ja)
CN (1) CN101197566A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017125920A (ja) * 2016-01-13 2017-07-20 力領科技股▲ふん▼有限公司 高解析ディスプレイ及びそのドライバーチップ
US10964285B2 (en) 2014-10-20 2021-03-30 Forcelead Technologies Corp. Driver chip of a display panel with high resolution display

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4346636B2 (ja) * 2006-11-16 2009-10-21 友達光電股▲ふん▼有限公司 液晶表示装置
KR101274701B1 (ko) * 2007-03-20 2013-06-12 엘지디스플레이 주식회사 트랜지스터의 전압 대 전류 비 측정방법
CN101833922A (zh) 2009-03-12 2010-09-15 北京京东方光电科技有限公司 液晶显示器栅驱动电压控制装置
US20130076405A1 (en) * 2011-09-23 2013-03-28 GM Global Technology Operations LLC Systems and methods for discharging bus voltage using semiconductor devices
CN103177682B (zh) * 2013-03-26 2015-05-13 京东方科技集团股份有限公司 一种显示驱动电路及其驱动方法、显示装置
KR102204674B1 (ko) * 2014-04-03 2021-01-20 삼성디스플레이 주식회사 표시 장치
CN105280126B (zh) * 2014-07-22 2018-12-21 凌巨科技股份有限公司 显示驱动电路
KR102256565B1 (ko) * 2014-10-14 2021-05-27 삼성디스플레이 주식회사 표시 장치
CN104318888B (zh) 2014-11-06 2017-09-15 京东方科技集团股份有限公司 阵列基板栅极驱动单元、方法、电路和显示装置
US9325311B1 (en) * 2014-11-20 2016-04-26 Innolux Corporation Gate driver and display device using the same
TWI560669B (en) * 2014-12-25 2016-12-01 Sitronix Technology Corp Power supplying module and related driving module and electronic device
KR102512721B1 (ko) 2016-04-05 2023-03-23 삼성디스플레이 주식회사 표시장치
CN105895048A (zh) * 2016-06-27 2016-08-24 深圳市国显科技有限公司 一种平板电脑液晶显示屏驱动电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW529003B (en) * 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
JP4417693B2 (ja) * 2003-11-12 2010-02-17 東芝モバイルディスプレイ株式会社 Ｄｃ−ｄｃ変換回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964285B2 (en) 2014-10-20 2021-03-30 Forcelead Technologies Corp. Driver chip of a display panel with high resolution display
JP2017125920A (ja) * 2016-01-13 2017-07-20 力領科技股▲ふん▼有限公司 高解析ディスプレイ及びそのドライバーチップ

Also Published As

Publication number Publication date
CN101197566A (zh) 2008-06-11
EP1884917A2 (en) 2008-02-06
KR20080011896A (ko) 2008-02-11
EP1884917A3 (en) 2010-01-27
US20080030494A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
JP2008040499A (ja) ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置
JP4126613B2 (ja) 液晶表示装置のゲート駆動装置及び方法
US8982107B2 (en) Scanning signal line drive circuit and display device provided with same
US9666140B2 (en) Display device and method for driving same
US8781059B2 (en) Shift register
US8803785B2 (en) Scanning signal line drive circuit and display device having the same
US9035930B2 (en) Display device and driving method thereof
EP2549465A1 (en) Scan signal line drive circuit and display device provided therewith
WO2012161042A1 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
US20130069930A1 (en) Shift register, scanning signal line drive circuit, and display device
JP4284345B2 (ja) 電圧変換回路およびその電圧変換回路を備えた表示装置
JP2007060732A (ja) 表示装置
US20200035138A1 (en) Gate Drive Circuit, Display Device and Method for Driving Gate Drive Circuit
CN115064127A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
KR20140147203A (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR101485583B1 (ko) 표시 장치 및 그 구동 방법
JP2009181612A (ja) シフトレジスタ回路及び液晶表示装置
JP2008191375A (ja) 表示装置ならびにその駆動回路および駆動方法
JP4763371B2 (ja) 表示装置
TWI776554B (zh) 移位暫存器及顯示裝置
KR101053207B1 (ko) 오버랩 구동을 위한 액정표시장치용 쉬프트레지스터 및 그스테이지 회로
JP6076253B2 (ja) 表示装置およびその駆動方法
JP4832096B2 (ja) 表示装置
GB2447957A (en) DC-DC converter arrangement for a display driver and display
KR20070118743A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100728

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20111129