TWI776554B - 移位暫存器及顯示裝置 - Google Patents

移位暫存器及顯示裝置 Download PDF

Info

Publication number
TWI776554B
TWI776554B TW110122303A TW110122303A TWI776554B TW I776554 B TWI776554 B TW I776554B TW 110122303 A TW110122303 A TW 110122303A TW 110122303 A TW110122303 A TW 110122303A TW I776554 B TWI776554 B TW I776554B
Authority
TW
Taiwan
Prior art keywords
node
transistor
signal
terminal
shift register
Prior art date
Application number
TW110122303A
Other languages
English (en)
Other versions
TW202215398A (zh
Inventor
小倉潤
Original Assignee
日商凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商凸版印刷股份有限公司 filed Critical 日商凸版印刷股份有限公司
Publication of TW202215398A publication Critical patent/TW202215398A/zh
Application granted granted Critical
Publication of TWI776554B publication Critical patent/TWI776554B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本發明的移位暫存器係含有分別連接至複數條掃描線，串級連接的複數個核心電路RG。核心電路RG係含有輸入部20、第1反相器電路21o、第2反相器電路21e、輸出部22、第1下拉電晶體、及第2下拉電晶體。輸入部20係將輸入信號轉送至第1節點。第1反相器電路21o係藉由第1訊框信號而設成為致能，在第2節點保持第1節點的反轉信號。第2反相器電路21e係藉由第2訊框信號而設成為致能，在第3節點保持第1節點的反轉信號。輸出部22係含有輸出電晶體及電容器。第1下拉電晶體係連接至第1反相器電路21o。第2下拉電晶體係連接至第2反相器電路21e。

Description

移位暫存器及顯示裝置
本發明係有關移位暫存器(shift register)及顯示裝置。
使用薄膜電晶體(TFT；Thin Film Transistor)作為主動(active)元件的主動矩陣(active matrix)型的液晶顯示裝置、或有機EL(electroluminescence；電致發光)顯示裝置係具備將TFT配置成矩陣狀的基板(稱為TFT基板)。TFT基板係具有：沿行(column)方向分別延伸且被輸入圖像信號之複數條信號線、及沿列(row)方向分別延伸的複數條掃描線。
近年來係將驅動掃描線的閘極驅動器(gate driver)形成在形成TFT基板上，謀得驅動器IC(Integrated Circuit；積體電路)的成本(cost)削減及顯示面板(panel)的窄邊框化。此外，藉由將閘極驅動器形成在TFT基板上，消除了掃描線佈線的限制，故成為了對於在車載用等要求高的「異型顯示面板」也能派上用場的技術。如上述的技術係稱為GIP(Gate driver in panel；面板內閘極驅動)、或GOA(Gate driver on array；閘極驅動器陣列)。
在以TFT形成的掃描線驅動電路，其使用供將脈波(pulse)信號依序輸出至複數條掃描線之用的移位暫存器。該移位暫存器係具備將脈波信號輸出至掃描線的TFT(稱為輸出TFT)、在掃描線為非選擇時使掃描線下拉(pull down)的TFT(稱為下拉TFT)、及反相器(inverter)電路。具備反相器電路的目的，在於抑制輸出TFT透過閘極．汲極(drain)間的寄生電容致使自己誤動作的所謂的自切通(self turn-on)現象。
該反相器電路係必須以在掃描線為非選擇時將掃描線保持在關斷(off)的方式動作。因此，在下拉TFT的閘極係持續施加正向偏壓(bias)，TFT的特性隨時間而變化(例如臨限電壓的偏移(shift))。此時，產生因反相器電路的功能不良和掃描線的下拉的功能不良致生的誤動作。 [先前技術文獻] [專利文獻]
專利文獻1：日本特許第5190281號公報 專利文獻2：日本特許第5399555號公報
[發明欲解決之課題]
本發明係提供能夠抑制誤動作的移位暫存器及顯示裝置。 [用以解決課題之手段]
本發明的第1態樣的移位暫存器係具備分別連接至複數條掃描線，串級連接的複數個核心(core)電路。前述複數個核心電路的各者係含有：輸入部，其將與上一段的核心電路的輸出信號對應的輸入信號轉送至第1節點(node)；第1反相器電路，其藉由第1訊框信號而設成為致能，在第2節點保持前述第1節點的反轉信號；第2反相器電路，其藉由與前述第1訊框信號互補的第2訊框信號而設成為致能，在第3節點保持前述第1節點的反轉信號；輸出部，其含有輸出電晶體及電容器(capacitor)，前述輸出電晶體係具有連接到前述第1節點的閘極、接收第1時脈(clock)信號或第2時脈信號的第1端子、及連接到掃描線的第2端子，前述電容器係具有連接到前述第1節點的第1電極、及連接到前述掃描線的第2電極；第1下拉電晶體，其具有連接到前述第2節點的閘極、連接到前述掃描線的第1端子、及被供給基準電壓的第2端子；以及第2下拉電晶體，其具有連接到前述第3節點的閘極、連接到前述掃描線的第1端子、及被供給前述基準電壓的第2端子。第奇數個核心電路係接收前述第1時脈信號；第偶數個核心電路係接收與前述第1時脈信號互補的前述第2時脈信號。
本發明的第2態樣的移位暫存器係在第1態樣的移位暫存器中，更具備第1電晶體，前述第1電晶體係連接在前述第2節點與前述第3節點之間，且具有連接在前述第1節點的閘極。
本發明的第3態樣的移位暫存器係在第1或第2態樣的移位暫存器中，前述第1反相器電路係含有第2及第3電晶體；前述第2電晶體係具有連接到前述第2節點的閘極、連接到前述第1節點的第1端子、及被供給前述基準電壓的第2端子；前述第3電晶體係具有連接到前述第1節點的閘極、連接到前述第2節點的第1端子、及被供給前述基準電壓的第2端子；前述第2反相器電路係含有第4及第5電晶體；前述第4電晶體係具有連接到前述第3節點的閘極、連接到前述第1節點的第1端子、及被供給前述基準電壓的第2端子；前述第5電晶體係具有連接到前述第1節點的閘極、連接到前述第3節點的第1端子、及被供給前述基準電壓的第2端子。
本發明的第4態樣的移位暫存器係在第3態樣的移位暫存器中，當設前述第2電晶體的通道(channel)寬度為W1、設前述第3電晶體的通道寬度為W2，則具有「W2≦W1≦2×W2」的關係。
本發明的第5態樣的移位暫存器係在第1或第2態樣的移位暫存器中，前述第1反相器電路係含有將前述第1訊框信號轉送至前述第2節點的第6電晶體；前述第2反相器電路係含有將前述第2訊框信號轉送至前述第3節點的第7電晶體。
本發明的第6態樣的移位暫存器係在第1或第2態樣的移位暫存器中，前述輸入部係含有重置(reset)電晶體，前述重置電晶體係具有被輸入有與下一段的核心電路的輸出信號對應的重置信號之閘極、連接到前述第1節點的第1端子、及被供給前述基準電壓的第2端子。
本發明的第7態樣的移位暫存器係在第6態樣的移位暫存器中，在最末段的核心電路所含的重置電晶體的閘極係輸入在前述最末段的核心電路的輸出信號設成為致能後設成為致能的清除(clear)信號。
本發明的第8態樣的移位暫存器係在第1或第2態樣的移位暫存器中，在第1段的核心電路的輸入部係輸入用以開始進行掃描動作的啟動(start)信號。
本發明的第9態樣的顯示裝置係具備第1態樣的移位暫存器。
本發明的第10態樣的顯示裝置係在第9態樣的顯示裝置中，更具備含有複數個像素的像素陣列。前述複數條掃描線係連接至前述像素陣列。 [發明之效果]
依據本發明，能夠提供能夠抑制誤動作的移位暫存器及顯示裝置。
[用以實施發明的形態]
以下，針對實施形態，參照圖式進行說明。惟，圖式屬示意性或概念性，各圖式的尺寸及比率等未必一定與實際大小一樣。此外，在圖式彼此間，即使顯示相同的部分，尺寸的關係和比率亦或有可能互異。具體而言，以下所示的數個實施形態乃係用以將本發明的技術思想予以具體化的裝置及方法之例示，本發明的技術思想並不以構成零件的形狀、構造、配置等界定。另外，在以下的說明中，針對具有相同功能及構成的要素係給予相同的元件符號，省略重複的說明。
[1] 液晶顯示裝置1的構成
在本實施形態中，就顯示裝置而言，舉液晶顯示裝置為例進行說明。
圖1係本發明的實施形態的液晶顯示裝置1的佈局圖。本實施形態的液晶顯示裝置1係例如由GIP(gate driver in panel)或GOA(gate driver on array)型的LCD(liquid crystal display；液晶顯示器)構成。液晶顯示裝置1係具備：像素陣列10、掃描線驅動器(表記為GIP)11-1、11-2、及積體電路(IC；integrated circuit)2。
在像素陣列10係配設：分別沿X方向延伸的複數條掃描線GL、及分別沿與X方向交叉的Y方向延伸的複數條信號線SL。
在像素陣列10的X方向兩側係分別配置掃描線驅動器11-1、11-2。掃描線驅動器11-1係連接至第奇數條掃描線GL。掃描線驅動器11-2係連接至第偶數條掃描線GL。
積體電路2係連接至複數條信號線SL。此外，積體電路2係連接至掃描線驅動器11-1、11-2。積體電路2係以IC晶片(chip)構成。
圖2係實施形態的液晶顯示裝置1的方塊圖。液晶顯示裝置1係具備：像素陣列10、掃描線驅動電路11、信號線驅動電路12、共同電極驅動電路13、電壓產生電路14、及控制電路15。圖1中所示的掃描線驅動器11-1、11-2係對應圖2中所示的掃描線驅動電路11。圖1中所示的積體電路2係含有圖2中所示的信號線驅動電路12、共同電極驅動電路13、電壓產生電路14、及控制電路15。
像素陣列10係具備排列成矩陣狀的複數個像素PX。在像素陣列10係配設：分別沿X方向延伸的複數條掃描線GL1至GLm、及分別沿Y方向延伸的複數條信號線SL1至SLn。「m」及「n」分別為2以上的整數。在掃描線GL與信號線SL的交叉區域係配置像素PX。
掃描線驅動電路11係電性連接至複數條掃描線GL。掃描線驅動電路11係根據從控制電路15送來的控制信號，將導通/關斷(on/off)像素PX所含的開關(switching)元件之用的掃描信號送至像素陣列10。
信號線驅動電路12係電性連接至複數條信號線SL。信號線驅動電路12係從控制電路15接收控制信號及顯示資料(data)。信號線驅動電路12係根據控制信號，將與顯示資料對應的階調信號(驅動電壓)送至像素陣列10。
共同電極驅動電路13係生成共同電壓Vcom，將該共同電壓Vcom供給至像素陣列10內的共同電極。共同電極乃係以與按複數個像素PX的每一個而設的複數個像素電極隔著液晶層相對向的方式設置的電極。
電壓產生電路14係生成液晶顯示裝置1的動作需要的各種電壓，將該些電壓供給至對應的電路。
控制電路15係統籌控制液晶顯示裝置1的動作。控制電路15係從外部接收圖像資料DT及控制信號CNT。控制電路15係根據圖像資料DT，生成各種控制信號，將該些控制信號送至對應的電路。
[2] 像素PX的電路構成
接著，針對像素陣列10所含的像素PX的電路構成進行說明。圖3係圖2中所示的像素陣列10的電路圖。
像素PX係具備：開關元件(主動元件)16、液晶電容(液晶元件)Clc、及儲存電容Cs。就開關元件16而言係例如使用TFT(Thin Film Transistor)，或者使用n通道TFT。
TFT16的源極(source)係連接至信號線SL，閘極係連接至掃描線GL，汲極係連接至液晶電容Clc。作為液晶元件的液晶電容Clc係藉由像素電極、共同電極、及被前述兩電極包夾的液晶層而構成。
儲存電容Cs係並聯連接至液晶電容Clc。儲存電容Cs係具有抑制發生在像素電極的電位變動並且將施加在像素電極的驅動電壓在直到與下一個信號對應的驅動電壓被施加為止的期間予以保持之功能。儲存電容Cs係藉由像素電極、蓄積電極(亦稱為儲存電容線)、及被前述兩電極包夾的絕緣膜而構成。在共同電極及蓄積電極係藉由共同電極驅動電路13而施加共同電壓Vcom。
[3] 掃描線驅動電路11的構成
接著，針對掃描線驅動電路11的構成進行說明。掃描線驅動電路11係具備移位暫存器11A。圖4係掃描線驅動電路11所含的移位暫存器11A的方塊圖。
移位暫存器11A係具備複數個核心電路RG1至RGm。核心電路RG1至RGm係分別對應掃描線GL1至GLm而設。在本說明書中，複數個核心電路RG1至RGm的共同說明係表記為「核心電路RG」。
複數個核心電路RG1至RGm係串級連接。各核心電路RG係作為暫時記憶輸入資料的暫存器發揮功能。移位暫存器11A係同步於時脈信號而動作，以將輸入資料(脈波信號)依序移位的方式動作。
各核心電路RG係以相應於輸入至自身的複數個信號的條件將脈波信號輸出的方式構成。各核心電路RG係具備：輸入端子V_IN、輸出端子OUT、訊框端子Fr_o、訊框端子Fr_e、時脈端子CLK、清除端子CR、及重置端子RST_IN。
複數個核心電路RG1至RGm係以任意的核心電路RGi的輸出端子OUT連接至下一段的核心電路RG(i+1)的輸入端子V_IN的方式構成，而形成串級連接。i為1至m之中的任意數。另外，在第1段的核心電路RG1的輸入端子V_IN係輸入啟動信號ST。
在核心電路RG1至RGm的訊框端子Fr_o係輸入訊框信號Frame_o。在核心電路RG1至RGm的訊框端子Fr_e係輸入訊框信號Frame_e。在核心電路RG1至RGm的清除端子CR係輸入清除信號CLR。
在第奇數個核心電路RG1、RG3、……的時脈端子CLK係輸入時脈信號ClkA。在第偶數個核心電路RG2、RG4、……的時脈端子CLK係輸入時脈信號ClkB。時脈信號ClkA與時脈信號ClkB係具有互補性的相位關係。
任意的核心電路RGi的輸出端子OUT係連接至上一段的核心電路RG(i-1)的重置端子RST_IN。在最末段的核心電路RGm的重置端子RST_IN係輸入清除信號CLR。
複數個核心電路RG1至RGm的輸出端子OUT係分別連接至掃描線GL1至GLm。關於圖4的連接到各掃描線GL的電容器，其係連接到掃描線的像素的電容的簡化表現。
控制電路15係生成前述的訊框信號Frame_o、訊框信號Frame_e、時脈信號ClkA、時脈信號ClkB、及清除信號CLR，將該些信號供給至移位暫存器11A。
(核心電路RG的具體構成)
接著，針對核心電路RG的具體構成進行說明。圖5係圖4中所示的核心電路RG的電路圖。核心電路RG係具備：輸入部20、暫存器部21、輸出部22、下拉部23、及清除部24。核心電路RG係使用N型的場效電晶體(FET；Field Effect Transistor)而構成。以下，將FET簡稱為電晶體。在本實施形態中，就一例而言，構成核心電路RG的電晶體係以N通道TFT構成。在本說明書中，亦將電晶體的源極及汲極的其中一方稱為第1端子、將另一方稱為第2端子。
輸入部20係用以接收輸入信號VIN的電路。輸入部20係具備2個電晶體M2、M5。在電晶體M2的閘極係透過輸入端子V_IN而輸入輸入信號VIN。輸入信號VIN係對應上一段的核心電路RG的輸出信號。電晶體M2的汲極係連接至自身的閘極。亦即，電晶體M2係做二極體(diode)連接。電晶體M2的源極係連接至節點An。電晶體M2係當輸入信號VIN為高位準(high level)時將輸入信號VIN轉送至節點An，當輸入信號VIN為低位準(low level)時關斷。
在電晶體(亦稱為重置電晶體)M5的閘極係透過重置端子RST_IN而輸入重置信號RST。重置信號RST係對應下一段的核心電路RG的輸出信號。電晶體M5的汲極係連接至節點An。電晶體M5的源極係連接至被供給電壓Vgl的電源端子。電壓Vgl乃係用以將信號設定成低位準的基準電壓，乃係比信號的高位準電壓低的電壓。電壓Vgl係例如為比接地電壓GND低的負電壓係設定在-10V至-20V的範圍。
暫存器部21乃係用以將選擇狀態及非選擇狀態的施加至電容器Cb間的電壓予以保持的電路。暫存器部21係具備2個反相器電路21o、21e、及電晶體M1b。
反相器電路21o係具備3個電晶體M1o、M6o、M7o。在電晶體M1o的閘極係透過訊框端子Fr_o而輸入訊框信號Frame_o。電晶體M1o的汲極係連接至自身的閘極。電晶體M1o的源極係連接至節點Bno。電晶體M1o係當訊框信號Frame_o為高位準時將訊框信號Frame_o轉送至節點Bno，當訊框信號Frame_o為低位準時關斷。亦即，反相器電路21o係當訊框信號Frame_o為高位準時設成為致能。
電晶體M6o的閘極係連接至節點Bno。電晶體M6o的汲極係連接至節點An。電晶體M6o的源極係連接至被供給電壓Vgl的電源端子。電晶體M6o係具有將節點An的電位下拉的功能。
電晶體M7o的閘極係連接至節點An。電晶體M7o的汲極係連接至節點Bno。電晶體M7o的源極係連接至被供給電壓Vgl的電源端子。電晶體M7o係具有將節點Bno的電位下拉的功能。
反相器電路21e係具備3個電晶體M1e、M6e、M7e。在電晶體M1e的閘極係透過訊框端子Fr_e而輸入訊框信號Frame_e。電晶體M1e的汲極係連接至自身的閘極。電晶體M1e的源極係連接至節點Bne。電晶體M1e係當訊框信號Frame_e為高位準時將訊框信號Frame_e轉送至節點Bne，當訊框信號Frame_e為低位準時關斷。亦即，反相器電路21e係當訊框信號Frame_e為高位準時設成為致能。
電晶體M6e的閘極係連接至節點Bne。電晶體M6e的汲極係連接至節點An。電晶體M6e的源極係連接至被供給電壓Vgl的電源端子。電晶體M6e係具有將節點An的電位下拉的功能。
電晶體M7e的閘極係連接至節點An。電晶體M7e的汲極係連接至節點Bne。電晶體M7e的源極係連接至被供給電壓Vgl的電源端子。電晶體M7e係具有將節點Bne的電位下拉的功能。
電晶體M1b的閘極係連接至節點An。電晶體M1b的電流路徑的一端係連接至節點Bno。電晶體M1b的電流路徑的另一端係連接至節點Bne。電晶體M1b係當節點An為高位準時將節點Bno與節點Bne連接。
輸出部22乃係用以將輸出信號輸出至掃描線GL的電路。輸出部22係具備電晶體(亦稱為輸出電晶體)M3、及電容器Cb。電晶體M3的閘極係連接至節點An。在電晶體M3的汲極係輸入時脈信號Clk。時脈信號Clk乃係時脈信號ClkA、ClkB其中任一者，當是第奇數個核心電路RG為時脈信號ClkA，當是第偶數個核心電路RG為時脈信號ClkB。電晶體M3的源極係連接至節點Qn。
電容器Cb的一方的電極係連接至節點An，電容器Cb的另一方的電極係連接至節點Qn。節點Qn係連接至對應的掃描線GL。
下拉部23乃係用以將節點Qn的電位下拉的電路。下拉部23係具備2個電晶體(亦稱為下拉電晶體)M4o、M4e。電晶體M4o的閘極係連接至節點Bno。電晶體M4o的汲極係連接至節點Qn。電晶體M4o的源極係連接至被供給電壓Vgl的電源端子。
電晶體M4e的閘極係連接至節點Bne。電晶體M4e的汲極係連接至節點Qn。電晶體M4e的源極係連接至被供給電壓Vgl的電源端子。
清除部24乃係用以清除節點An、及節點Qn的電路。清除部24係具備2個電晶體M8、M9。在電晶體M8的閘極係透過清除端子CR而輸入清除信號CLR。電晶體M8的汲極係連接至節點Qn。電晶體M8的源極係連接至被供給電壓Vgl的電源端子。
在電晶體M9的閘極係透過清除端子CR而輸入清除信號CLR。電晶體M9的汲極係連接至節點An。電晶體M9的源極係連接至被供給電壓Vgl的電源端子。
[4] 動作
針對如上述構成的液晶顯示裝置1的動作進行說明。圖6係說明液晶顯示裝置1的基本動作之時序圖。圖6的列編號係對應掃描線GL的編號。
控制電路15係從外部接收信號Vsync。信號Vsync一旦變為低位準後，到再度成為低位準為止的期間為1訊框。所謂的1訊框係指將全部的掃描線掃描1遍的期間，此外，其係指將1個圖像顯示至畫面的期間。
移位暫存器11A係根據從控制電路15送來的信號進行動作。在1訊框期間中，移位暫存器11A所含的核心電路RG1至RGm係以依序輸出脈波信號的方式動作。
圖7係說明液晶顯示裝置1的更詳細的動作之時序圖。
訊框信號Frame_o、Frame_e係按每1訊框交替設成為致能(高位準)。2個反相器電路21o、21e係相應於訊框信號Frame_o、Frame_e交替動作。控制電路15係在信號Vsync為低位準的期間，切換訊框信號Frame_o、Frame_e的狀態。
就一例而言，假設訊框信號Frame_o設成為致能(高位準)。訊框信號Frame_e為低位準。當訊框信號Frame_o成為高位準，反相器電路21o的電晶體M1o便導通，反相器電路21o便設成為致能。反相器電路21e的電晶體M1e係關斷，反相器電路21e係設成為禁能。
在訊框信號Frame_o變成為高位準後，啟動信號ST設成為高位準。藉此，第1段的核心電路RG1的輸入信號VIN成為高位準。如此一來，輸入部20的電晶體M2便導通，節點An成為高位準。
當節點An成為高位準，反相器電路21o的電晶體M7o便導通，節點Bno成為低位準。亦即，反相器電路21o係在節點Bno保持節點An的反轉資料。藉此，使下拉部23的電晶體M4o關斷，節點Qn的下拉動作停止。
此外，當節點An成為高位準，輸出部22的電晶體M3便導通。接著，時脈信號ClkA變成為高位準。如此一來，掃描線GL1便成為高位準。
第2段的核心電路RG2係從上一段的核心電路RG1接收輸出信號作為輸入信號VIN。接著，時脈信號ClkB變成為高位準。如此一來，核心電路RG2便將掃描線GL2設成為高位準。
第1段的核心電路RG1係接收第2段的核心電路RG2的輸出信號作為重置信號RST。重置信號RST係輸入至輸入部20的電晶體M5的閘極。如此一來，電晶體M5便導通，節點An成為低位準。
當節點An成為低位準，反相器電路21o的電晶體M7o便關斷，節點Bno成為高位準。亦即，反相器電路21o係在節點Bno保持節點An的反轉資料。當節點Bno成為高位準，電晶體M6o便導通，節點An保持在低位準。藉此，使下拉部23的電晶體M4o導通，節點Qn成為低位準。
此外，當節點An成為低位準，輸出部22的電晶體M3便關斷。藉此，使掃描線GL1成為低位準。
另外，就詳細的設計而言，是以避免鄰接的核心電路RG同時動作的方式設計。因此，是以使時脈信號ClkA的脈波與時脈信號ClkB的脈波不會重疊的方式，在彼此的波緣(edge)間空著間隔。
後續同樣地，核心電路RG3至RGm係依序輸出脈波信號。
在最末段的核心電路RGm輸出脈波信號後，清除信號CLR設成為高位準。當清除信號CLR成為高位準，清除部24的電晶體M8、M9便導通。如此一來，節點Qn、及節點An便成為低位準。藉此，核心電路RGm係將掃描線GLm設成為低位準。
然後，訊框信號Frame_e設成為高位準、訊框信號Frame_o設成為低位準。如此一來，核心電路RG的反相器電路21e便設成為致能。然後，重覆進行藉由移位暫存器11A進行的掃描動作。
藉由如上述的動作，在核心電路RG，能夠拿掉持續施加正向偏壓的電晶體。藉此，能夠抑制構成核心電路RG的電晶體的特性發生劣化。具體而言，在就電晶體而言使用TFT的情形中，當持續施加正向偏壓，臨限電壓Vth便發生偏移。但在本實施形態中係能夠抑制TFT的特性發生劣化。
接著，針對在選擇期間中的核心電路RG的反相器動作進行說明。所謂的選擇期間係指掃描線被選擇的期間，乃係掃描線輸出脈波信號的期間。所謂的非選擇期間係指選擇期間以外的期間，乃係掃描線沒有輸出脈波信號的期間。
圖8係說明在選擇期間中的核心電路RG的反相器動作之示意圖。就一例而言，假設訊框信號Frame_o設成為致能(高位準(圖8中的「Hi」))，反相器電路21o進行反相器動作。訊框信號Frame_e為低位準(圖8中的「Lo」)。
在電晶體M2的閘極係從上一段的核心電路RG輸入高位準(圖8中的「ON」)的輸入信號VIN。藉此，電晶體M2導通，節點An成為高位準(圖8中的「Hi」)。
在電晶體M1o的閘極係輸入高位準的訊框信號Frame_o。因此，電晶體M1o導通，反相器電路21o係設成為致能。
由於節點An為高位準，故電晶體M7o導通，節點Bno係被下拉。圖8中的箭頭表示電流。
此外，在選擇期間中的反相器動作係亦能夠令反相器電路21e的電晶體M7e動作。亦即，由於節點An為高位準，故電晶體M1b、M7e導通。因此，節點Bno係亦被電晶體M1b、節點Bne、及電晶體M7e的路徑下拉。藉此，能夠將節點Bno確實地設定成低位準。
電晶體M6o的驅動能力係設定成比電晶體M7o的驅動能力大。在非選擇期間係藉由電晶體M6o將節點An下拉，能夠將節點An確實地設定成低位準。
就用以實現上述反相器動作的條件而言，電晶體M6、M7係以滿足下述條件的方式設定。其中，電晶體M6係指電晶體M6o、M6e各者，電晶體M7係指電晶體M7o、M7e各者。將電晶體M6、M7的通道寬度分別表記為W6、W7。通道寬度係亦稱為閘極寬度。
W7≦W6≦2×W7
藉由設定為「W6≦2×W7」，使電晶體M7o、M7e加起來的驅動能力成為比電晶體M6o(或電晶體M6e)的驅動能力大。藉此，在選擇期間，能夠將節點Bno確實地設定成低位準。
藉由設定為「W7≦W6」，使電晶體M6的驅動能力成為比電晶體M7的驅動能力大。藉此，在非選擇期間，能夠將節點An確實地設定成低位準。
將目光移至靠近最末段的核心電路RG所含的反相器電路。反相器電路21o、21e當中設成為禁能的反相器電路(例如，假設為反相器電路21e)的節點Bne的電位係因電晶體M1e的漏(leak)電流而不斷降低。因此，在靠近最末段的核心電路RG中，藉由在選擇期間電晶體M1b導通，藉此使設成為致能之側的節點Bno與節點Bne接通，藉此，形成能夠更加穩健地設定成低位準的架構。
接著，針對第1段的核心電路RG1的詳細的驅動波形進行說明。
圖9及圖10係第1段的核心電路RG1的驅動波形。圖9係顯示節點An、Bno、Bne的波形。圖10係顯示訊框信號Frame_o、Frame_e、及掃描線GL1的波形。圖9及圖10的橫軸為時間(msec)，縱軸為電壓(V)。波形振幅為Hi=11V、Lo=-10V。掃描線的脈波寬度約70μs，訊框頻率為60Hz。
首先，訊框信號Frame_o設成為致能(高位準)，反相器電路21o設成為致能。接著，節點An成為高位準，藉由反相器電路21o的反相器動作，節點Bno成為低位準。此外，可知在節點Bno成為低位準的同時，反相器電路21e的節點Bne成為了低位準。藉此，反相器電路21e的電晶體M4e、M6e的閘極電壓係保持在低位準直到訊框信號Frame_e變成為高位準。然後，在時脈信號ClkA輸入的時序，脈波信號輸出至掃描線GL1。
接著，針對最末段的核心電路RGm的詳細的驅動波形進行說明。
圖11及圖12係最末段的核心電路RGm的驅動波形。圖11係顯示節點An、Bno、Bne的波形。圖12係顯示訊框信號Frame_o、Frame_e、及掃描線GLm的波形。
同核心電路RG1的情形一樣地，節點An成為高位準，藉由反相器電路21o的反相器動作，節點Bno成為低位準。然後，在時脈信號ClkA輸入的時序，脈波信號輸出至掃描線GLm。
此外，在最末段的核心電路RGm中，因電晶體M1e的漏電流，節點Bne的電位係在掃描線GLm被選擇前就已成為了低位準。因此，藉由電晶體M1b導通，使節點Bno與節點Bne接通，能夠將節點Bno更加穩健設定成低位準。
[5] 實施形態的效果
依據本實施形態，各核心電路RG具備2個反相器電路21o、21e，反相器電路21o、21e相應於訊框信號Frame_o、Frame_e交替設成為致能。因此，能夠防止電壓持續施加至構成移位暫存器11A的電晶體(例如TFT)。
具體而言，能夠抑制閘極連接到節點Bno的電晶體M6o的特性發生劣化。具體而言，能夠抑制電晶體M6o的臨限電壓發生偏移。藉此，能夠抑制反相器電路21o變得功能不良。針對電晶體M6e亦同。因此，能夠抑制移位暫存器11A誤動作。
此外，能夠抑制閘極連接到節點Bno的電晶體M4o的特性發生劣化。具體而言，能夠抑制電晶體M4o的臨限電壓發生偏移。藉此，能夠抑制用以將掃描線下拉的電晶體M4o變得功能不良。針對電晶體M4e亦同。因此，能夠抑制移位暫存器11A誤動作。
此外，構成為，將節點Bno與節點Bne以電晶體M1b連接，當節點An為高位準時，使節點Bno與節點Bne接通。藉此，例如在反相器電路21o設成為致能的情形中，能夠將節點Bno更確實地設定成低位準。因此，能夠抑制移位暫存器11A誤動作。
此外，即使掃描線的條數增加，仍能夠令移位暫存器11A確實地動作。
另外，在上述實施形態中係按每1訊框切換訊框信號Frame_o、Frame_e的電壓關係。但並不限定於此，亦可為按每2訊框以上的期間切換訊框信號Frame_o、Frame_e的電壓關係。
此外，在上述實施形態中係針對全部的電晶體皆以N型電晶體構成時的情形進行說明。但並不限定於此，藉由令電源電壓及時脈信號的極性反轉，亦能夠將全部的電晶體皆以P型電晶體構成。
此外，在上述實施形態中係就顯示裝置而言舉液晶顯示裝置為例進行說明。但並不限定於此，亦能夠適用至有機EL顯示裝置等其他顯示裝置。
本發明並不為上述實施形態所限定，在實施階段當能夠在不脫離本發明主旨的範圍內進行各種變形。此外，各實施形態係亦可適宜組合來實施，此時可獲得組合的效果。此外，上述實施形態係包含各種發明，藉由從所揭示的複數個構成要件中選擇出的組合，可抽出各種發明。例如，即便從實施形態所示的全部的構成要件中刪除一些構成要件，只要能夠解決課題、獲得效果，則可將該刪除構成要件的構成抽出作為發明。
1:液晶顯示裝置 2,IC:積體電路 10:像素陣列 11:掃描線驅動電路 11-1,11-2,GIP:掃描線驅動器 11A:移位暫存器 12:信號線驅動電路 13:共同電極驅動電路 14:電壓產生電路 15:控制電路 16:開關元件(主動元件) 20:輸入部 21:暫存器部 21e,21o:反相器電路 22:輸出部 23:下拉部 24:清除部 An,Bne,Bno,Qn:節點 Cb:電容器 Clc:液晶電容(液晶元件) Clk,ClkA,ClkB:時脈信號 CLK:時脈端子 CLR:清除信號 CNT:控制信號 CR:清除端子 Cs:儲存電容 DT:圖像資料 Frame_e,Frame_o:訊框信號 Fr_e,Fr_o:訊框端子 GL,GL1～GLm:掃描線 GND:接地電壓 M1e,M1b,M1o,M2,M5,M6,M6e,M6o,M7,M7e,M7o,M8,M9:電晶體 M3:電晶體(輸出電晶體) M4e,M4o:電晶體(下拉電晶體) OUT:輸出端子 PX:像素 RG,RG1～RGm,RGi,RG(i+1):核心電路 RST:重置信號 RST_IN:重置端子 SL,SL1～SLn:信號線 ST:啟動信號 Vcom:共同電壓 VIN:輸入信號 Vgl:電壓 Vsync:信號 Vth:臨限電壓 V_IN:輸入端子 W6,W7:電晶體的通道寬度
圖1係實施形態的液晶顯示裝置的佈局圖(layout)。 圖2係實施形態的液晶顯示裝置的方塊圖(block diagram)。 圖3係圖2中所示的像素陣列的電路圖。 圖4係掃描線驅動電路所含的移位暫存器的方塊圖。 圖5係圖4中所示的核心電路的電路圖。 圖6係說明液晶顯示裝置的基本動作之時序圖(timing chart)。 圖7係說明液晶顯示裝置的更詳細的動作之時序圖。 圖8係說明在選擇期間中的核心電路的反相器動作之示意圖。 圖9係第1段的核心電路的驅動波形。 圖10係第1段的核心電路的驅動波形。 圖11係最末段的核心電路的驅動波形。 圖12係最末段的核心電路的驅動波形。
20:輸入部
21:暫存器部
21e,21o:反相器電路
22:輸出部
23:下拉部
24:清除部
An,Bne,Bno,Qn:節點
Cb:電容器
Clk:時脈信號
CLR:清除信號
Frame_e,Frame_o:訊框信號
GL:掃描線
M1e,M1b,M1o,M2,M5,M6e,M6o,M7e,M7o,M8,M9:電晶體
M3:電晶體(輸出電晶體)
M4e,M4o:電晶體(下拉電晶體)
RG:核心電路
RST:重置信號
VIN:輸入信號
Vgl:電壓

Claims (10)

  1. 一種移位暫存器，其具備分別連接至複數條掃描線，串級連接的複數個核心電路； 前述複數個核心電路的各者係含有： 輸入部，其將與上一段的核心電路的輸出信號對應的輸入信號轉送至第1節點； 第1反相器電路，其藉由第1訊框信號而設成為致能，在第2節點保持前述第1節點的反轉信號； 第2反相器電路，其藉由與前述第1訊框信號互補的第2訊框信號而設成為致能，在第3節點保持前述第1節點的反轉信號； 輸出部，其含有輸出電晶體及電容器，前述輸出電晶體係具有連接到前述第1節點的閘極、接收第1時脈信號或第2時脈信號的第1端子、及連接到掃描線的第2端子，前述電容器係具有連接到前述第1節點的第1電極、及連接到前述掃描線的第2電極； 第1下拉電晶體，其具有連接到前述第2節點的閘極、連接到前述掃描線的第1端子、及被供給基準電壓的第2端子；以及 第2下拉電晶體，其具有連接到前述第3節點的閘極、連接到前述掃描線的第1端子、及被供給前述基準電壓的第2端子； 第奇數個核心電路係接收前述第1時脈信號； 第偶數個核心電路係接收與前述第1時脈信號互補的前述第2時脈信號。
  2. 如請求項1之移位暫存器，其更具備第1電晶體，前述第1電晶體係連接在前述第2節點與前述第3節點之間，且具有連接在前述第1節點的閘極。
  3. 如請求項1或2之移位暫存器，其中前述第1反相器電路係含有第2及第3電晶體； 前述第2電晶體係具有連接到前述第2節點的閘極、連接到前述第1節點的第1端子、及被供給前述基準電壓的第2端子； 前述第3電晶體係具有連接到前述第1節點的閘極、連接到前述第2節點的第1端子、及被供給前述基準電壓的第2端子； 前述第2反相器電路係含有第4及第5電晶體； 前述第4電晶體係具有連接到前述第3節點的閘極、連接到前述第1節點的第1端子、及被供給前述基準電壓的第2端子； 前述第5電晶體係具有連接到前述第1節點的閘極、連接到前述第3節點的第1端子、及被供給前述基準電壓的第2端子。
  4. 如請求項3之移位暫存器，其中當設前述第2電晶體的通道寬度為W1、設前述第3電晶體的通道寬度為W2，則具有下述關係： W2≦W1≦2×W2。
  5. 如請求項1或2之移位暫存器，其中前述第1反相器電路係含有將前述第1訊框信號轉送至前述第2節點的第6電晶體； 前述第2反相器電路係含有將前述第2訊框信號轉送至前述第3節點的第7電晶體。
  6. 如請求項1或2之移位暫存器，其中前述輸入部係含有重置電晶體，前述重置電晶體係具有被輸入有與下一段的核心電路的輸出信號對應的重置信號之閘極、連接到前述第1節點的第1端子、及被供給前述基準電壓的第2端子。
  7. 如請求項6之移位暫存器，其中在最末段的核心電路所含的重置電晶體的閘極係輸入在前述最末段的核心電路的輸出信號設成為致能後設成為致能的清除信號。
  8. 如請求項1或2之移位暫存器，其中在第1段的核心電路的輸入部係輸入用以開始進行掃描動作的啟動信號。
  9. 一種顯示裝置，其具備如請求項1之移位暫存器。
  10. 如請求項9之顯示裝置，其更具備含有複數個像素的像素陣列； 前述複數條掃描線係連接至前述像素陣列。
TW110122303A 2020-06-19 2021-06-18 移位暫存器及顯示裝置 TWI776554B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-105851 2020-06-19
JP2020105851A JP7512702B2 (ja) 2020-06-19 2020-06-19 シフトレジスタ、及び表示装置

Publications (2)

Publication Number Publication Date
TW202215398A TW202215398A (zh) 2022-04-16
TWI776554B true TWI776554B (zh) 2022-09-01

Family

ID=78912564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122303A TWI776554B (zh) 2020-06-19 2021-06-18 移位暫存器及顯示裝置

Country Status (3)

Country Link
JP (1) JP7512702B2 (zh)
CN (1) CN113823236B (zh)
TW (1) TWI776554B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115512672B (zh) * 2022-10-25 2023-10-27 业成科技（成都）有限公司 扫描驱动电路及其操作方法
WO2024130492A1 (zh) * 2022-12-19 2024-06-27 京东方科技集团股份有限公司 驱动电路、驱动方法、驱动模组和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750898A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器
US20160322116A1 (en) * 2015-04-29 2016-11-03 Lg Display Co., Ltd. Shift Register Using Oxide Transistor and Display Device Using the Same
TW201716944A (zh) * 2015-11-04 2017-05-16 友達光電股份有限公司 移位暫存器
TW201824286A (zh) * 2016-12-23 2018-07-01 鴻海精密工業股份有限公司 移位暫存器及具有移位暫存器的觸控顯示裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212738B2 (ja) * 1993-03-10 2001-09-25 東京電力株式会社 電圧形自励式変換システム
JP5147150B2 (ja) * 2001-07-16 2013-02-20 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6621745B1 (en) * 2002-06-18 2003-09-16 Atmel Corporation Row decoder circuit for use in programming a memory device
JP4367342B2 (ja) * 2005-01-05 2009-11-18 セイコーエプソン株式会社 クロックドインバータ回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
JP4970004B2 (ja) 2006-11-20 2012-07-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101482635B1 (ko) * 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
JP2011164328A (ja) * 2010-02-09 2011-08-25 Sony Corp 表示装置および電子機器
KR101881853B1 (ko) * 2012-02-29 2018-07-26 삼성디스플레이 주식회사 에미션 구동 유닛, 에미션 구동부 및 이를 포함하는 유기 발광 표시 장치
CN102709883B (zh) * 2012-05-11 2014-08-06 东南大学 一种开关电源的欠压保护电路
TWI505245B (zh) * 2012-10-12 2015-10-21 Au Optronics Corp 移位暫存器
CN103258500B (zh) * 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
CN104347044B (zh) * 2013-08-06 2017-07-21 瀚宇彩晶股份有限公司 栅极驱动电路
CN104517575B (zh) 2014-12-15 2017-04-12 深圳市华星光电技术有限公司 移位寄存器及级传栅极驱动电路
TWI643170B (zh) * 2016-08-18 2018-12-01 鴻海精密工業股份有限公司 雙向移位暫存器及顯示驅動系統
CN106774596B (zh) * 2017-01-20 2019-04-23 深圳市金立通信设备有限公司 一种电源管理电路、电子设备及电子设备控制方法
CN107947774B (zh) * 2017-11-17 2020-05-22 中国科学院上海微系统与信息技术研究所 用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路
KR102381885B1 (ko) * 2017-11-22 2022-03-31 엘지디스플레이 주식회사 디스플레이 장치
KR102664310B1 (ko) * 2018-08-31 2024-05-09 엘지디스플레이 주식회사 게이트 구동부와 그를 포함한 표시장치
CN112639940A (zh) * 2018-09-30 2021-04-09 深圳市柔宇科技股份有限公司 阵列基板栅极驱动电路、薄膜晶体管及显示装置
CN110582805A (zh) * 2019-08-06 2019-12-17 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750898A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器
US20160322116A1 (en) * 2015-04-29 2016-11-03 Lg Display Co., Ltd. Shift Register Using Oxide Transistor and Display Device Using the Same
TW201716944A (zh) * 2015-11-04 2017-05-16 友達光電股份有限公司 移位暫存器
TW201824286A (zh) * 2016-12-23 2018-07-01 鴻海精密工業股份有限公司 移位暫存器及具有移位暫存器的觸控顯示裝置

Also Published As

Publication number Publication date
JP2022000833A (ja) 2022-01-04
JP7512702B2 (ja) 2024-07-09
TW202215398A (zh) 2022-04-16
CN113823236A (zh) 2021-12-21
CN113823236B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
KR101552420B1 (ko) 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법
JP6033225B2 (ja) 表示装置および走査信号線の駆動方法
JP5349693B2 (ja) 走査信号線駆動回路および走査信号線の駆動方法
US11195591B2 (en) Shift register and display device including the same
WO2014092011A1 (ja) 表示装置およびその駆動方法
WO2012137728A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
US9336736B2 (en) Liquid crystal display device and method for driving auxiliary capacitance lines
JP2008020675A (ja) 画像表示装置
US20110234565A1 (en) Shift register circuit, display device, and method for driving shift register circuit
JPWO2013146058A1 (ja) 表示装置
US10089949B2 (en) Display device
JP2008040499A (ja) ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置
WO2013018597A1 (ja) 表示装置およびその駆動方法
TWI776554B (zh) 移位暫存器及顯示裝置
WO2010116778A1 (ja) シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
JP2009181612A (ja) シフトレジスタ回路及び液晶表示装置
KR20180070219A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR101502174B1 (ko) 제어 드라이버 및 이를 구비한 표시장치
JP6076253B2 (ja) 表示装置およびその駆動方法
TWI814290B (zh) 顯示裝置
KR100764051B1 (ko) 픽셀 당 2 개의 박막 트랜지스터를 구비하는 박막 액정 디스플레이 장치
CN114743519B (zh) Goa电路及显示面板
US20240194151A1 (en) Scanning signal line drive circuit and display device provided with same
JP2024104060A (ja) アクティブマトリクスアレイ装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent