JP2017125920A - 高解析ディスプレイ及びそのドライバーチップ - Google Patents

高解析ディスプレイ及びそのドライバーチップ Download PDF

Info

Publication number
JP2017125920A
JP2017125920A JP2016004425A JP2016004425A JP2017125920A JP 2017125920 A JP2017125920 A JP 2017125920A JP 2016004425 A JP2016004425 A JP 2016004425A JP 2016004425 A JP2016004425 A JP 2016004425A JP 2017125920 A JP2017125920 A JP 2017125920A
Authority
JP
Japan
Prior art keywords
voltage
scanning
electrode driving
driving module
driver chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016004425A
Other languages
English (en)
Other versions
JP6429282B2 (ja
Inventor
智龍 郭
Chih-Lung Kuo
智龍 郭
文霖 楊
wen-lin Yang
文霖 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forcelead Technology Corp
Original Assignee
Forcelead Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forcelead Technology Corp filed Critical Forcelead Technology Corp
Priority to JP2016004425A priority Critical patent/JP6429282B2/ja
Publication of JP2017125920A publication Critical patent/JP2017125920A/ja
Application granted granted Critical
Publication of JP6429282B2 publication Critical patent/JP6429282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】高解析ディスプレイ及びそのドライバーチップを提供する。【解決手段】ドライバーチップはゲート極駆動モジュール22とソース極駆動モジュール30を有する。ゲート極駆動モジュール22とソース極駆動モジュール30とはディスプレイパネル1に接続し、ディスプレイパネル1の複数の走査線SLと複数のデータ線DLにより走査して、ディスプレイパネル1を駆動し、画面を表示させる。ソース極駆動モジュール30はマザーボード4に接続し、マザーボード4の正電圧VSPと負電圧VSNを受け取り、ソース極シグナルをディスプレイパネル1へと発生する。【選択図】図1

Description

本発明は高解析ディスプレイに関し、特に高解析ディスプレイに応用されるドライバーチップに関する。
産業の急速な発達に従い、携帯電話、デジカメ、ノート型コンピューター、デスクトップコンピューター等のデジタルツールはより便利により多機能に、しかもより美しく発展している。これら電子製品の表示スクリーンに欠かせないのは、インターフェースで、しかも上述製品の表示スクリーンは、使用者に多くの操作の利便性をもたらしている。画像処理技術の発展に従い、画像を十分に発揮できるよう、表示スクリーンの解析度もそれに従い向上させる必要があり、今では5K解析度の製品も出現している。
高解析度ディスプレイの内部回路設計は複雑で、必要な電圧範囲は多種の形態を備える。よって、高解析ディスプレイのドライバーチップの作動時には、多種の電圧形態が必要である。従来の技術では、ドライバーチップに各種電圧形態を提供するため、フレキシブルプリント基板上(Flexible Print Circuit;FPC)に、多数のキャパシターを設置して電圧を高め、ドライバーチップ内部モジュールに供給する。
本発明の主要目的は、マザーボードが供給する電圧を受け取り、ディスプレイパネルを駆動するドライバーチップに関し、またこれによりフレキシブルプリント基板にはコンデンサーの設置が不要となり、ディスプレイのコストを低下させられる高解析ディスプレイに関する。
上述した目的を達成するために、本発明による高解析ディスプレイの駆動回路が提供するドライバーチップは、ゲート極駆動モジュール、ソース極駆動モジュールを有する。
該ゲート極駆動モジュールは、ディスプレイパネルに接続し、該ゲート極駆動モジュールは、複数の走査シグナルを発し、複数の走査線により、該ディスプレイパネルを走査する。
該ソース極駆動モジュールは、該ディスプレイパネルに接続し、該ソース極駆動モジュールは、複数のデータ線を経て、該ディスプレイパネルを駆動する。
該ソース極駆動モジュールは、マザーボードに接続し、該マザーボードが生じる正電圧と負電圧を受け取り、複数のソース極シグナルを該ディスプレイパネルへと発生する。
本発明による高解析ディスプレイの駆動回路が提供する高解析ディスプレイは、ディスプレイパネルを有する。
該ディスプレイパネルは、複数のデータ線と複数の走査線を有する。
該ディスプレイは、ドライバーチップ及びマザーボードを有する。
該ドライバーチップは、ソース極駆動モジュールとゲート極駆動モジュールを有し、該ソース極駆動モジュールは、該各データ線に接続し、該ゲート極駆動モジュールは、該各走査線に接続する。
該マザーボードは、正電圧と負電圧を発生し、該マザーボードは、該ドライバーチップに接続し、該ソース極駆動モジュールは、正電圧或いは負電圧を受け取り、該複数のソース極シグナルを該ディスプレイパネルへと発生し、該ゲート極駆動モジュールは複数の走査シグナルを発生し、該ディスプレイパネルを走査し、画面を表示する。
本発明のドライバーチップは、マザーボードが供給する電圧を受け取り、ディスプレイパネルを駆動することができ、またこれにより高解析ディスプレイのフレキシブルプリント基板にはコンデンサーの設置が不要となり、ディスプレイのコストを引き下げることができる。
本発明ドライバーチップの第一実施形態の模式図である。 本発明ドライバーチップの高解析ディスプレイにおける一実施形態の模式図である。 本発明ドライバーチップの第二実施形態の模式図である。 本発明ドライバーチップの第三実施形態の模式図である。
以下に本発明の技術内容、構造特徴、達成する目的及び作用効果について、以下に例を挙げ並びに図面を組み合わせて詳細に説明する。
図1は、本発明ドライバーチップの第一実施形態の模式図である。図に示す通り、本発明のドライバーチップ2は、ゲート極駆動モジュール22、24、ソース極駆動モジュール30を有する。
ゲート極駆動モジュール22、24は、ディスプレイパネル1に接続し、複数の走査シグナルを発する。走査シグナルは、ディスプレイパネル1の複数の走査線SLを経て、ディスプレイパネル1を走査する。
ソース極駆動モジュール30は同様に、ディスプレイパネル1に接続し、ディスプレイパネル1の複数のデータ線DLを経由した、ディスプレイパネル1を駆動する。
さらに、ドライバーチップ2は、マザーボード4にさらに接続する。マザーボード4は、正電圧VSP、負電圧VSN、走査電圧VGH、カットオフ電圧VGLを発生する。
ソース極駆動モジュール30は、マザーボード4に接続し、正電圧VSPと負電圧VSNを受け取り、ソース極インプット電圧とし、複数のソース極シグナルを発する。ソース極シグナルは、データ線DLを経て、ディスプレイパネル1を駆動する。ソース極駆動モジュール30のソース極インプット電圧レベルは、正電圧VSP或いは負電圧VSNのレベルに等しい。
ゲート極駆動モジュール22、24は、マザーボード4に接続し、マザーボード4が生じる走査電圧VGHとカットオフ電圧VGLドライバーチップ2へと直接伝送される。よって、ゲート極駆動モジュール22、24は、走査電圧VGHを直接受け取り、走査シグナルを発する。走査シグナルはさらに走査線SLを経て、ディスプレイパネル1を走査し、或いはカットオフ電圧VGLを直接受け取り、ディスプレイパネル1の走査を停止する。
そのため、本発明のマザーボード4は、ドライバーチップ2が必要とする電圧を直接発生し、ドライバーチップ2へと直接アウトプットする。こうして、本発明はフレキシブルプリント基板に設置するコンデンサーによりドライバーチップ2が必要とする電圧を発生する必要がないため、ディスプレイコストの低下を達成することができる。
本発明のドライバーチップ2は、マザーボード4が生じる正電圧VSP、負電圧VSN、走査電圧VGH、カットオフ電圧VGLを、ソース極駆動モジュール30とゲート極駆動モジュール22、24に直接供給し、ソース極シグナルと走査シグナルを、ディスプレイパネル1へと発生し、画面を表示する。
よって、高解析ディスプレイパネル1であっても、マザーボード4が生じる電圧は、ソース極駆動モジュール30とゲート極駆動モジュール22、24に直接供給されるため、別に設置するキャパシター部材により、ドライバーチップ2が必要とする各種電圧を発生する必要がない。こうして、本発明はディスプレイのコストを低下させ、レイアウト面積を減らすことができる。
図1に示す通り、ドライバーチップ2は、選択回路40、参考電圧回路42、デジタルモジュール44、その他回路50をさらに有する。
選択回路40は、参考電圧回路42とマザーボード4に接続し、参考電圧回路42が生じる参考電圧VIN、及びマザーボード4が生じる供給電圧VCCを受け取る。デジタルモジュール44は、選択回路40に接続し、電源電圧VDを受け取る。参考電圧回路42は、電圧レギュレーター(low dropout regulator,LDO)である。
選択回路40は、供給電圧VCCと参考電圧VINに基づき、両者の内の一つを電源電圧VDとする。
その他回路50は同様に、供給電圧VCC、電圧VCI、正電圧VSP或いは負電圧VSNを直接受け取ることができる。本発明実施形態でいうその他回路50とは、ドライバーチップ2の保護回路或いはタイミングコントローラー等である。しかも、その他回路50が必要とするその他電圧は同様に、直接マザーボード4により発生されるが、その作動方式はここでは記載しない。
本発明ドライバーチップ2内部のデジタルモジュール44は、電源電圧VDにより駆動される。電源電圧VDは、選択回路40選択マザーボード4供給の供給電圧VCC以及び参考電圧回路42が生じる参考電圧VIN其中の一作為供給デジタルモジュール44の電源電圧VD,よって、マザーボード4が生じる供給電圧VCCがデジタルモジュール44の必要に符合すると、デジタルモジュール44はマザーボード4が生じる供給電圧VCCを受け取り、ディスプレイパネル1を駆動する。反対なら、参考電圧VINを受け取り、ディスプレイパネル1を駆動する。
図2は、本発明ドライバーチップの高解析ディスプレイにおける一実施形態の模式図である。図に示す通り、ドライバーチップ2とマザーボード4との間には、フレキシブルプリント基板3をさらに有する。マザーボード4は、フレキシブルプリント基板3を通してドライバーチップ2と接続し、しかもマザーボード4が供給する正電圧VSP、負電圧VSN、走査電圧VGH、カットオフ電圧VGLと供給電圧とは、フレキシブルプリント基板3を通して、ドライバーチップ2に伝送される。但し、フレキシブルプリント基板3には、キャパシター部材を設置する必要はない。
また、マザーボード4はコントロール回路5をさらに有する。コントロール回路5は、選択回路40をコントロールし、デジタルモジュール44が受け取る電源電圧VDのレベルをコントロールする。
コントロール回路5は、供給電圧VCCがしきい電圧より低いか高いかを判断後、選択回路40の切り換えを制御し、電源電圧VDを決定することができる。
例えば、供給電圧VCCがしきい電圧より低い時には、コントロール回路5は、選択回路40を制御し、供給電圧VCCをデジタルモジュール44へとアウトプットさせ、供給電圧VCCがしきい電圧より高い時には、コントロール回路5は、選択回路40を制御し、参考電圧VINをデジタルモジュール44へとアウトプットさせる。
また、コントロール回路5のコントロール制シグナルは同様に、フレキシブルプリント基板3によりドライバーチップ2へと伝送される。
図3は、本発明ドライバーチップの第二実施形態の模式図である。図に示す通り、ドライバーチップ2は、充電ポンプ60を有する。充電ポンプ60は、少なくとも1個のコンデンサー70を有し、マザーボード4が供給する正電圧VSPと負電圧VSNを受け取る。
充電ポンプ60は、正電圧VSPと負電圧VSNを用いて、走査電圧VGHとカットオフ電圧VGLを発生し、これによりゲート極電圧モジュール22、24は、走査電圧VGHを受け取り、走査シグナルを発し、ディスプレイパネル1を走査し、及びカットオフ電圧VGLを受け取り、ディスプレイパネル1の走査を停止する。よって、本実施形態中では、充電ポンプ60により生じる走査電圧VGHとカットオフ電圧VGLのレベルは、正電圧VSPと負電圧VSNのレベルと等しくない。
また、マザーボード4は電源回路をさらに有する。電源回路は、複数の電源電圧を生じる。複数の電源電圧により、走査電圧VGHとカットオフ電圧VGLをそれぞれ発生する。よって、マザーボード4上では、走査電圧VGHとカットオフ電圧VGLは、正電圧VSPと負電圧VSNの発生に利用する他、その他電源回路或いはその他電圧の回路の発生に利用することができる。
よって、本発明は走査電圧VGHとカットオフ電圧VGLの発生方式を制限しない。
本発明は、複数のコンデンサー70、72をドライバーチップに増設するが、ドライバーチップ2は、マザーボード4が供給する電圧を選択的に使用することができる。しかし、マザーボード4が正電圧VSPと負電圧VSNだけを供給するなら、充電ポンプ60を通して、正電圧VSPと負電圧VSNに基づき、コンデンサー70、72に対して充電し、走査電圧VGHとカットオフ電圧VGLをゲート極駆動モジュール22、24に提供する。
この他、高解析ディスプレイに応用する際には、ゲート極駆動モジュール22、24の消費電力は、ソース極駆動モジュール30より低いため、充電ポンプ60は、大きなコンデンサー70、72を使用する必要はない。しかも、コンデンサー70、72は直接ドライバーチップ2に設置され、フレキシブルプリント基板3上に設置する必要はない。
上記を総合すると、本発明のドライバーチップは、ゲート極駆動モジュールとソース極駆動モジュールを有し、ソース極駆動モジュールはソース極シグナルが必要とするソース極インプット電圧を発生し、マザーボードにより提供する正電圧と負電圧を供給する。ゲート極駆動モジュールは、マザーボードを直接利用し、走査電圧とカットオフ電圧を提供し走査シグナルを発する。或いはマザーボードが生じる正電圧及び負電圧は、充電ポンプを通して充電され、走査電圧とカットオフ電圧を発生する。
これにより、フレキシブルプリント基板にはコンデンサーの設置が不要で、こうしてディスプレイのコストを引き下げられる。
ドライバーチップは、ゲート極駆動モジュールとソース極駆動モジュールの他に、デジタルモジュールをさらに有する。デジタルモジュールが必要とする電源電圧は、選択回路が、マザーボードの供給電圧及び参考電圧回路が供給する参考電圧より選択し、供給電圧が過度に高い時、デジタルモジュールが正常に作動できなくなることを回避する。
本発明はマザーボードが生じる電圧を直接利用し、ドライバーチップが必要とする各種電圧として供給し、これによりコンデンサーをフレキシブルプリント基板上に設置する必要はなく、ドライバーチップ及びディスプレイに応用する際の体積とコストを減らすことができる。
上述の実施例は僅かに本発明の原理及びその作用効果を説明するものであり、本発明を制限するものではない。これにより、この発明の属する技術の分野における通常の知識を有する者が上述の実施例に対してなし得る修正或いは変化は、すなわち、本発明の精神より逸脱しない。本発明はすでに産業上の利用性、新規性及び進歩性を有し、並びに特許の要件を満たす。
1 ディスプレイパネル
2 ドライバーチップ
22 ゲート極駆動モジュール
24 ゲート極駆動モジュール
3 フレキシブルプリント基板
30 ソース極駆動モジュール
4 マザーボード
40 選択回路
42 参考電圧回路
44 デジタルモジュール
5 コントロール回路
50 その他回路
60 充電ポンプ
70 コンデンサー
72 コンデンサー
DL データ線
SL 走査線
VCC 供給電圧
VCI 電圧
VD 電源電圧
VGH 走査電圧
VGL カットオフ電圧
VIN 参考電圧
VSN 負電圧
VSP 正電圧
上述した目的を達成するために、本発明による高解析ディスプレイの駆動回路が提供するドライバーチップは、ゲート極駆動モジュール、ソース極駆動モジュールを有する。
該ゲート極駆動モジュールは、ディスプレイパネルに接続し、該ゲート極駆動モジュールは、複数の走査シグナルを発し、複数の走査線により、該ディスプレイパネルを走査する。
該ソース極駆動モジュールは、該ディスプレイパネルに接続し、該ソース極駆動モジュールは、複数のデータ線を経て、該ディスプレイパネルを駆動する。
該ソース極駆動モジュールは、フレキシブルプリント基板を通してマザーボードに接続し、該マザーボードが生じる正電圧と負電圧を受け取り、複数のソース極シグナルを該ディスプレイパネルへと発生する。
本発明による高解析ディスプレイの駆動回路が提供する高解析ディスプレイは、ディスプレイパネルを有する。
該ディスプレイパネルは、複数のデータ線と複数の走査線を有する。
該ディスプレイは、ドライバーチップ及びマザーボードを有する。
該ドライバーチップは、ソース極駆動モジュールとゲート極駆動モジュールを有し、該ソース極駆動モジュールは、該各データ線に接続し、該ゲート極駆動モジュールは、該各走査線に接続する。
該マザーボードは、正電圧と負電圧を発生し、該マザーボードは、フレキシブルプリント基板を通して該ドライバーチップに接続し、該ソース極駆動モジュールは、正電圧或いは負電圧を受け取り、該複数のソース極シグナルを該ディスプレイパネルへと発生し、該ゲート極駆動モジュールは複数の走査シグナルを発生し、該ディスプレイパネルを走査し、画面を表示する。
さらに、ドライバーチップ2は、マザーボード4にさらに接続する。マザーボード4は、正電圧VSP、負電圧VSN、走査電圧VGH、カットオフ電圧VGLを発生する。
ソース極駆動モジュール30は、フレキシブルプリント基板を通してマザーボード4に接続し、正電圧VSPと負電圧VSNを受け取り、ソース極インプット電圧とし、複数のソース極シグナルを発する。ソース極シグナルは、データ線DLを経て、ディスプレイパネル1を駆動する。ソース極駆動モジュール30のソース極インプット電圧レベルは、正電圧VSP或いは負電圧VSNのレベルに等しい。
ゲート極駆動モジュール22、24は、マザーボード4に接続し、マザーボード4が生じる走査電圧VGHとカットオフ電圧VGLドライバーチップ2へと直接伝送される。よって、ゲート極駆動モジュール22、24は、走査電圧VGHを直接受け取り、走査シグナルを発する。走査シグナルはさらに走査線SLを経て、ディスプレイパネル1を走査し、或いはカットオフ電圧VGLを直接受け取り、ディスプレイパネル1の走査を停止する。
そのため、本発明のマザーボード4は、ドライバーチップ2が必要とする電圧を直接発生し、ドライバーチップ2へと直接アウトプットする。こうして、本発明はフレキシブルプリント基板に設置するコンデンサーによりドライバーチップ2が必要とする電圧を発生する必要がないため、ディスプレイコストの低下を達成することができる。

Claims (15)

  1. ドライバーチップであって、ゲート極駆動モジュール、ソース極駆動モジュールを有し、
    前記ゲート極駆動モジュールは、ディスプレイパネルに接続され、前記ゲート極駆動モジュールは、複数の走査シグナルを発し、複数の走査線を経て、前記ディスプレイパネルを走査し、
    前記ソース極駆動モジュールは、前記ディスプレイパネルに接続され、前記ソース極駆動モジュールは、複数のデータ線を経て、前記ディスプレイパネルを駆動し、
    前記ソース極駆動モジュールは、マザーボードに接続され、前記マザーボードが生じる正電圧と負電圧を受け取り、複数のソース極シグナルを前記ディスプレイパネルに発することを特徴とするドライバーチップ。
  2. 前記マザーボードは、走査電圧とカットオフ電圧をさらに発生し、
    前記ゲート極駆動モジュールは、前記走査電圧を受け取り、前記各走査シグナルを発し、
    前記各走査シグナルは、前記各走査線を経て、前記ディスプレイパネルを走査し、前記ゲート極駆動モジュールは、前記カットオフ電圧を受け取り、前記ディスプレイパネルの走査を停止することを特徴とする請求項1に記載のドライバーチップ。
  3. 前記マザーボードは、前記正電圧或いは前記負電圧を発生し、前記ソース極駆動モジュールのインプット端にアウトプットし、前記ソース極駆動モジュールのソース極インプット電圧とし、
    前記ソース極インプット電圧のレベルは、前記正電圧のレベル或いは前記負電圧のレベルに等しく、前記正電圧と前記負電圧はさらに、走査電圧とカットオフ電圧の発生に用い、前記ゲート極駆動モジュールは、前記走査電圧を受け取り、前記各走査シグナルを発し、前記各走査シグナルは、前記各走査線を経て、前記ディスプレイパネルを走査し、前記ゲート極駆動モジュールは、前記カットオフ電圧を受け取り、前記ディスプレイパネルの走査を停止し、前記走査電圧のレベルと前記カットオフ電圧のレベルは、前記正電圧のレベルと前記負電圧のレベルに等しくないことを特徴とする請求項1に記載のドライバーチップ。
  4. 前記ドライバーチップは、充電ポンプと少なくとも1個のコンデンサーを有し、
    前記充電ポンプは、前記マザーボードと前記ゲート極駆動モジュールとの間に接続し、前記充電ポンプは、前記コンデンサーを利用し、前記正電圧のレベルと前記負電圧のレベルを上げ、前記走査電圧と前記カットオフ電圧を発生し、前記ゲート極駆動モジュールへと供給することを特徴とする請求項3に記載のドライバーチップ。
  5. 前記ドライバーチップは、選択回路、参考電圧回路、デジタルモジュールをさらに有し、
    前記デジタルモジュールは、前記選択回路に接続し、電源電圧を受け取り、前記ディスプレイパネルをコントロールし、
    前記選択回路は、前記マザーボードと前記参考電圧回路に接続し、前記選択回路は、前記マザーボードが生じる供給電圧に基づき、前記供給電圧或いは前記参考電圧回路が生じる参考電圧を決定して出力し、前記デジタルモジュールの前記電源電圧とすることを特徴とする請求項2或いは3に記載のドライバーチップ。
  6. 前記マザーボードのコントロール回路は、前記選択回路に接続し、
    前記供給電圧がしきい電圧より低ければ、前記コントロール回路は、前記選択回路をコントロールし、前記供給電圧を前記デジタルモジュールへと出力し、
    前記供給電圧が前記しきい電圧より高ければ、前記コントロール回路は、前記選択回路をコントロールし、前記参考電圧を前記デジタルモジュールに出力することを特徴とする請求項5に記載のドライバーチップ。
  7. 前記マザーボードは、フレキシブルプリント基板を通して、前記ドライバーチップに接続し、
    前記フレキシブルプリント基板には、キャパシター部材を設置しないことを特徴とする請求項1に記載のドライバーチップ。
  8. 高解析ディスプレイは、ディスプレイパネルを有し、
    前記ディスプレイパネルは、複数のデータ線と複数の走査線を有し、前記ディスプレイは、ドライバーチップ、マザーボードを有し、
    前記ドライバーチップは、ソース極駆動モジュールとゲート極駆動モジュールを有し、前記ソース極駆動モジュールは、前記各データ線に接続し、前記ゲート極駆動モジュールは、前記各走査線に接続し、
    前記マザーボードは、正電圧と負電圧を発生し、前記マザーボードは、前記ドライバーチップに接続し、前記ソース極駆動モジュールは、前記正電圧と前記負電圧を受け取り、複数のソース極シグナルを前記ディスプレイパネルに発し、前記ゲート極駆動モジュールは、複数の走査シグナルを発生し、前記ディスプレイパネルを走査し、画面を表示することを特徴とする高解析ディスプレイ。
  9. 前記マザーボードは、走査電圧とカットオフ電圧をさらに発生し、
    前記ゲート極駆動モジュールは、前記走査電圧を受け取り、前記各走査シグナルを発し、
    前記各走査シグナルは、前記各走査線を経て、前記ディスプレイパネルを走査し、
    前記ゲート極駆動モジュールは、前記カットオフ電圧を受け取り、前記ディスプレイパネルの走査を停止することを特徴とする請求項8に記載の高解析ディスプレイ。
  10. 前記マザーボードは、前記正電圧或いは前記負電圧を発生し、前記ソース極駆動モジュールのインプット端にアウトプットし、前記ソース極駆動モジュールのソース極インプット電圧とし、
    前記ソース極インプット電圧のレベルは、前記正電圧のレベル或いは前記負電圧のレベルに等しく、
    前記正電圧と前記負電圧はさらに、走査電圧とカットオフ電圧の発生に用い、
    前記ゲート極駆動モジュールは、前記走査電圧と前記カットオフ電圧を受け取り、前記各走査線を経て、前記ディスプレイパネルの走査を開始し、或いは走査を停止し、
    前記走査電圧のレベルと前記カットオフ電圧のレベルは、前記正電圧のレベルと前記負電圧のレベルに等しくないことを特徴とする請求項8に記載の高解析ディスプレイ。
  11. 前記ドライバーチップは、充電ポンプと少なくとも1個のコンデンサーを有し、
    前記充電ポンプは、前記マザーボードと前記ゲート極駆動モジュールとの間に接続し、前記充電ポンプは、前記コンデンサーを利用し、前記正電圧のレベルと前記負電圧のレベルを上げ、前記走査電圧と前記カットオフ電圧を発生し、前記ゲート極駆動モジュールへと供給することを特徴とする請求項10に記載の高解析ディスプレイ。
  12. 前記ドライバーチップは、選択回路、参考電圧回路、デジタルモジュールをさらに有し、
    前記デジタルモジュールは、前記選択回路に接続し、電源電圧を受け取り、前記ディスプレイパネルをコントロールし、
    前記選択回路は、前記マザーボードと前記参考電圧回路に接続し、前記選択回路は、前記マザーボードが生じる供給電圧に基づき、前記供給電圧或いは前記参考電圧回路が生じる参考電圧を決定して出力し、前記デジタルモジュールの前記電源電圧とすることを特徴とする請求項9或いは10に記載の高解析ディスプレイ。
  13. 前記高解析ディスプレイは、コントロール回路をさらに有し、
    前記コントロール回路は、前記選択回路に接続し、
    前記供給電圧がしきい電圧より低ければ、前記コントロール回路は、前記選択回路をコントロールし、前記供給電圧を前記デジタルモジュールへと出力し、
    前記供給電圧が前記しきい電圧より高ければ、前記コントロール回路は、前記選択回路をコントロールし、前記参考電圧を前記デジタルモジュールに出力することを特徴とする請求項12に記載の高解析ディスプレイ。
  14. 前記高解析ディスプレイは、フレキシブルプリント基板をさらに有し、
    前記フレキシブルプリント基板は、前記マザーボードと前記ドライバーチップとの間に接続し、前記正電圧と前記負電圧を受け取り、前記正電圧と前記負電圧とを前記ドライバーチップに伝送することを特徴とする請求項8に記載の高解析ディスプレイ。
  15. 前記フレキシブルプリント基板には、キャパシター部材を設置しないことを特徴とする請求項14に記載の高解析ディスプレイ及びそのドライバーチップ。
JP2016004425A 2016-01-13 2016-01-13 高解析ディスプレイ及びそのドライバーチップ Active JP6429282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016004425A JP6429282B2 (ja) 2016-01-13 2016-01-13 高解析ディスプレイ及びそのドライバーチップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016004425A JP6429282B2 (ja) 2016-01-13 2016-01-13 高解析ディスプレイ及びそのドライバーチップ

Publications (2)

Publication Number Publication Date
JP2017125920A true JP2017125920A (ja) 2017-07-20
JP6429282B2 JP6429282B2 (ja) 2018-11-28

Family

ID=59364192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016004425A Active JP6429282B2 (ja) 2016-01-13 2016-01-13 高解析ディスプレイ及びそのドライバーチップ

Country Status (1)

Country Link
JP (1) JP6429282B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198528A (zh) * 2017-12-27 2018-06-22 信利半导体有限公司 一种oled亮度的检测方法
US10737511B2 (en) 2017-06-28 2020-08-11 Seiko Epson Corporation Drying apparatus and printing apparatus

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305061A (ja) * 1999-04-21 2000-11-02 Denso Corp マトリクス型液晶表示装置
JP2004354567A (ja) * 2003-05-28 2004-12-16 Advanced Display Inc 表示装置
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
JP2005266017A (ja) * 2004-03-16 2005-09-29 Sharp Corp アクティブマトリクス型表示装置およびその駆動方法、電子情報機器
JP2006189806A (ja) * 2004-12-06 2006-07-20 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2008040499A (ja) * 2006-08-01 2008-02-21 Samsung Electronics Co Ltd ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置
JP2008191443A (ja) * 2007-02-06 2008-08-21 Nec Electronics Corp 表示ドライバic
JP2009251028A (ja) * 2008-04-01 2009-10-29 Toshiba Mobile Display Co Ltd El表示装置。
JP2011253033A (ja) * 2010-06-02 2011-12-15 Citizen Holdings Co Ltd 液晶駆動装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305061A (ja) * 1999-04-21 2000-11-02 Denso Corp マトリクス型液晶表示装置
JP2004354567A (ja) * 2003-05-28 2004-12-16 Advanced Display Inc 表示装置
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
JP2005266017A (ja) * 2004-03-16 2005-09-29 Sharp Corp アクティブマトリクス型表示装置およびその駆動方法、電子情報機器
JP2006189806A (ja) * 2004-12-06 2006-07-20 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2008040499A (ja) * 2006-08-01 2008-02-21 Samsung Electronics Co Ltd ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置
JP2008191443A (ja) * 2007-02-06 2008-08-21 Nec Electronics Corp 表示ドライバic
JP2009251028A (ja) * 2008-04-01 2009-10-29 Toshiba Mobile Display Co Ltd El表示装置。
JP2011253033A (ja) * 2010-06-02 2011-12-15 Citizen Holdings Co Ltd 液晶駆動装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10737511B2 (en) 2017-06-28 2020-08-11 Seiko Epson Corporation Drying apparatus and printing apparatus
CN108198528A (zh) * 2017-12-27 2018-06-22 信利半导体有限公司 一种oled亮度的检测方法
CN108198528B (zh) * 2017-12-27 2020-12-22 信利半导体有限公司 一种oled亮度的检测方法

Also Published As

Publication number Publication date
JP6429282B2 (ja) 2018-11-28

Similar Documents

Publication Publication Date Title
KR102479078B1 (ko) 신호 제어 회로, 전원 제어 회로, 구동 회로, 타이밍 컨트롤러, 터치 시스템, 터치 디스플레이 디바이스 및 그 구동 방법
EP3163559B1 (en) Pixel circuit, display panel and display device
EP3163562B1 (en) Pixel circuit, display panel and display device
US8392775B2 (en) Shift register circuit
US9111509B2 (en) Display apparatus that generates black image signal in synchronization with the driver IC whose internal clock has the highest frequency when image/timing signals are not received
CN105679230A (zh) 一种显示驱动电路、其驱动方法及显示装置
WO2016000369A1 (zh) 发射电极扫描电路、阵列基板和显示装置
EP3594791A1 (en) Display apparatus including a driver ic and a connection film
KR20080001378A (ko) 액정표시장치
EP3151228B1 (en) Pixel circuit and display device
CN110264971B (zh) 防闪屏电路及方法、驱动电路、显示装置
WO2020140236A1 (zh) 信号保护电路、其驱动方法及设备
US20150378470A1 (en) Pixel circuit, display panel and display apparatus
JP6429282B2 (ja) 高解析ディスプレイ及びそのドライバーチップ
TWI631541B (zh) 高解析顯示器及其驅動晶片
KR102364096B1 (ko) 표시장치
KR101847701B1 (ko) 고해상도 디스플레이 및 그것의 드라이버 칩
WO2014121474A1 (zh) 液晶显示器及其补偿电路、薄膜晶体管的电压的关闭方法
TW201419239A (zh) 操作電泳顯示器之方法
KR102017127B1 (ko) 고해상도 디스플레이 및 그것의 드라이버 칩
US8654107B2 (en) Shading signal generating circuit
US7916132B2 (en) Systems for displaying images and related methods
KR20140046930A (ko) 리셋회로를 포함하는 액정표시장치
CN107978266B (zh) 驱动信号生成电路及方法、显示系统
CN101740131B (zh) 寄存器电路及显示装置驱动电路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180104

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181025

R150 Certificate of patent or registration of utility model

Ref document number: 6429282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250