JP2006189806A - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法 Download PDF

Info

Publication number
JP2006189806A
JP2006189806A JP2005347877A JP2005347877A JP2006189806A JP 2006189806 A JP2006189806 A JP 2006189806A JP 2005347877 A JP2005347877 A JP 2005347877A JP 2005347877 A JP2005347877 A JP 2005347877A JP 2006189806 A JP2006189806 A JP 2006189806A
Authority
JP
Japan
Prior art keywords
substrate
emitting element
pixel
transistor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005347877A
Other languages
English (en)
Other versions
JP2006189806A5 (ja
Inventor
Ryota Fukumoto
良太 福本
Hajime Kimura
肇 木村
Mitsuaki Osame
光明 納
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005347877A priority Critical patent/JP2006189806A/ja
Publication of JP2006189806A publication Critical patent/JP2006189806A/ja
Publication of JP2006189806A5 publication Critical patent/JP2006189806A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】発光素子の特性に依存して、環境温度が変化や経時変化が生じた場合に、輝度にバラツキが生じてしまう。本発明は、環境温度の変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制する表示装置の提供を課題とする。
【解決手段】複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は映像信号を供給するソースドライバと画素を選択するゲートドライバと、電源回路と、発光素子の特性変動を補償する補償回路とを有している。第１基板は接続配線を介して第２基板と接続し、第２基板はコントローラと、ビデオメモリとを有している。コントローラはＣＰＵなどの外部から入力される画像データから、必要に応じてビデオメモリを用い、表示装置で表示できるようにするために必要な信号を作りだすためのものである。
【選択図】図２９

Description

本発明は、補正機能を備えた表示装置及びその駆動方法に関する。
近年、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を代表とする発光素子を含む表示装置の開発が進められ、自発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。発光素子は、その輝度が電流値に比例する性質を有するため、階調を正確に表現するために、当該発光素子に一定の電流を流す定電流駆動を採用する表示装置がある（特許文献１参照）。
特開２００３−３２３１５９号公報
発光素子は、周囲の温度（以下環境温度と表記）により、その抵抗値（内部抵抗値）が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が通常よりも高くなると抵抗値が低下し、温度が通常よりも低くなると抵抗値が上昇する。そのため、温度が高くなると電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると電流値が低下して所望の輝度よりも低い輝度となる。このような発光素子の性質は、発光素子の電圧電流特性と温度の関係のグラフ（（図１０（Ａ）参照））に示す通りである。また、発光素子は、経時的にその電流値が減少する性質を有する。このような発光素子の性質は、発光素子の電圧電流特性と時間の関係のグラフ（（図１０（Ｂ）参照））に示す通りである。
上述したような発光素子が有する性質により、環境温度が変化したり、経時変化が生じたりすると、輝度にバラツキが生じてしまう。上記の実情を鑑み、本発明は、環境温度の変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制する表示装置の提供を課題とする。
本発明の表示装置は、複数の画素を含む画素領域と、ソースドライバと、ゲートドライバとを有する。複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、発光素子の点灯又は非点灯を制御する第２のトランジスタと、ビデオ信号を保持する容量素子とを有する。
本発明の表示装置の一は、モニター素子と、モニター素子に電流を供給する電流源と、オペアンプと、オペアンプの出力を増幅する第１トランジスタと、発光素子と、発光素子を駆動する第２トランジスタとを有している。オペアンプの出力端子を第１トランジスタのベースに接続し、トランジスタのエミッタ端子は正電源に接続され、第１トランジスタのコレクタ端子をオペアンプの反転入力端子に接続することで、バッファアンプを構成している。モニター素子及び発光素子の一方の電極は定電位電源に接続されており、モニター素子の他方の電極はバッファアンプに接続されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を、前記第２トランジスタを介して発光素子の他方の電極に印加する。
本発明の表示装置の一は、モニター素子と、モニター素子に電流を供給する電流源と、モニター素子の両極間の電圧を保持する容量素子と、容量素子と電流源との接続をオン状態とオフ状態を切り変える第１のスイッチと、電流源とモニター素子の接続をオン状態とオフ状態を切り変える第２のスイッチと、オペアンプと、オペアンプの出力を増幅する第１トランジスタと、発光素子と、発光素子を駆動する第２トランジスタとを有している。オペアンプの出力端子を第１トランジスタのベースに接続し、トランジスタのエミッタ端子は正電源に接続され、第１トランジスタのコレクタ端子をオペアンプの反転入力端子に接続することで、バッファアンプを構成している。モニター素子及び発光素子の一方の電極は定電位電源に接続されており、第１のスイッチ及び第２のスイッチがオン状態のときに、モニター素子の他方の電極はバッファアンプにより接続されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を発光素子の他方の電極に印加し、第１のスイッチ及び第２のスイッチがオフ状態のときには、第１のスイッチ及び第２のスイッチをオフ状態にした瞬間のモニター素子の他方の電位を容量素子が保持し、容量素子が保持したモニター素子の他方の電位はバッファアンプに印加されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を、前記第２トランジスタを介して発光素子の他方の電極に印加する。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路を有し、第１基板は接続配線を介して回路基板と接続し、回路基板は電源回路と、コントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバとを有し、第１基板は接続配線を介して回路基板と接続し、回路基板は電源回路と、コントローラと、ビデオメモリと、発光素子の特性変動を補償する補償回路を有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバとを有している。第１基板は接続配線を介して回路基板と接続し、接続配線上に電源回路と、発光素子の特性変動を補償する補償回路を有し、回路基板はコントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路とを有している。第１基板は接続配線を介して回路基板と接続し、接続配線上に電源回路を有し、回路基板はコントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバと、電源回路と、発光素子の特性変動を補償する補償回路とを有している。第１基板は接続配線を介して回路基板と接続し、回路基板はコントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバと、電源回路と、発光素子の特性変動を補償する補償回路と、コントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は映像信号を供給する画素を選択するゲートドライバを有している。第１基板は接続配線を介して外部回路と接続し、接続配線上に画素に映像信号を供給するソースドライバを有し、回路基板は電源回路と、コントローラと、ビデオメモリと、発光素子の特性変動を補償する補償回路とを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は接続配線を介して回路基板と接続し、接続配線上に画素に映像信号を供給するソースドライバと映像信号を供給する画素を選択するゲートドライバとを有している。回路基板は電源回路と、コントローラと、ビデオメモリと、発光素子の特性変動を補償する補償回路とを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は映像信号を供給する画素を選択するゲートドライバを有している。第１基板は接続配線を介して回路基板と接続し、接続配線上に画素に映像信号を供給するソースドライバと、発光素子の特性変動を補償する補償回路とを有している。回路基板は電源回路と、コントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は接続配線を介して回路基板と接続し、接続配線上に画素に映像信号を供給するソースドライバと映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路を有している。回路基板は電源回路と、コントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は映像信号を供給する画素を選択するゲートドライバを有している。第１基板は接続配線を介して回路基板と接続し、接続配線上に画素に映像信号を供給するソースドライバと、発光素子の特性変動を補償する補償回路と、電源回路を有している。回路基板はコントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は接続配線を介して回路基板と接続し、接続配線上に画素に映像信号を供給するソースドライバと映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路と、電源回路を有している。回路基板はコントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は映像信号を供給する画素を選択するゲートドライバを有している。第１基板は接続配線を介して外部回路と接続し、接続配線上に画素に映像信号を供給するソースドライバと、発光素子の特性変動を補償する補償回路と、電源回路と、コントローラと、ビデオメモリとを有している。
本発明の表示装置の一は、複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は接続配線を介して外部回路と接続し、接続配線上に画素に映像信号を供給するソースドライバと映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路と、電源回路と、コントローラと、ビデオメモリとを有している。
本発明の表示装置の駆動方法の一は、モニター素子と、モニター素子に電流を供給する電流源と、オペアンプと、オペアンプの出力を増幅する第１トランジスタと、発光素子と、発光素子を駆動する第２トランジスタとを有し、オペアンプの出力端子を第１トランジスタのベースに接続し、トランジスタのエミッタ端子は正電源に接続され、第１トランジスタのコレクタ端子をオペアンプの反転入力端子に接続することで、バッファアンプを構成するものであり、モニター素子及び発光素子の一方の電極は定電位電源に接続されており、モニター素子の他方の電極はバッファアンプに接続されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を、前記第２トランジスタを介して発光素子の他方の電極に印加する。
本発明の表示装置の駆動方法の一は、モニター素子と、モニター素子に電流を供給する電流源と、モニター素子の両極間の電圧を保持する容量素子と、容量素子と電流源との接続をオン状態とオフ状態を切り変える第１のスイッチと、電流源とモニター素子の接続をオン状態とオフ状態を切り変える第２のスイッチと、オペアンプと、オペアンプの出力を増幅する第１トランジスタと、発光素子と、発光素子を駆動する第２トランジスタとを有し、オペアンプの出力端子を第１トランジスタのベースに接続し、トランジスタのエミッタ端子は正電源に接続され、第１トランジスタのコレクタ端子をオペアンプの反転入力端子に接続することで、バッファアンプを構成したものであり、モニター素子及び発光素子の一方の電極は定電位電源に接続されており、第１のスイッチ及び第２のスイッチがオン状態のときに、モニター素子の他方の電極はバッファアンプに接続されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を発光素子の他方の電極に印加し、第１のスイッチ及び第２のスイッチがオフ状態しているときには、第１のスイッチ及び第２のスイッチをオフ状態にした瞬間のモニター素子の他方の電位を容量素子が保持し、容量素子が保持したモニター素子の他方の電位をバッファアンプに印加し、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を、前記第２トランジスタを介して発光素子の他方の電極に印加する。
なお、本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板などに配置することが出来る。
また、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。
また、画素などにおける容量素子は、トランジスタなどのゲート容量によって、代用することが出来る。その場合は、容量素子を省略できる。
また、スイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、０Ｖなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
定電圧駆動を用いる本発明は、定電流駆動を用いる場合と比較すると、発光素子の駆動電圧を低くすることができるため、消費電力を削減することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
本発明による温度及び劣化補償の基本原理を図１を用いて説明する。図１は温度及び劣化補償回路を有する表示装置の模式図を示したものである。
本発明の表示装置は、ゲートドライバ１０７、ソースドライバ１０８及び画素部１０９を備える。画素部１０９は複数の画素１０６から構成される。そして、本発明の表示装置は温度及び劣化補償回路（以下補償回路という）を有する。
補償回路の基本構成について説明する。電流源１０１、モニター素子１０２、バッファアンプ１０３、駆動ＴＦＴ１０４、発光素子１０５を有する。なお、モニター素子１０２は発光素子１０５と同一の電流特性を持つ発光素子で形成する。例えばＥＬ材料を用いて発光素子を形成する場合には、モニター素子１０２と発光素子１０５は同じＥＬ材料を、同じ条件で作製するようにする。
電流源１０１はモニター素子１０２に一定の電流を供給する。つまりモニター素子１０２の電流値は常に一定である。この状態で環境温度が変化すると、モニター素子１０２自体の抵抗値が変化する。モニター素子１０２の抵抗値が変化すると、当該モニター素子１０２の電流値は一定であることから、モニター素子１０２の両電極間の電位差が変化する。この温度変化によるモニター素子１０２の電位差を検出することで環境温度の変化を検出する。より詳しくは、モニター素子１０２の一定の電位に保たれている側の電極の電位、つまり図１では陰極（定電位電源）１１０の電位は変わらないので、電流源１０１に接続されている側の電位、つまり図１では陽極１１１側の電位の変化を検出する。
図２はモニター素子の電圧・電流特性の温度依存性を示す図である。室温、低温、高温でのモニター素子１０２の電圧・電流特性をそれぞれ線２０１、２０２、２０３に示す。電流源１０１からモニター素子１０２へ流れる電流値がＩ０であるとき、室温ではモニター素子にＶ０の電圧がかかっていることになる。そして、低温時ではＶ１の電圧となり、高温時ではＶ２の電圧となる。
このようなモニター素子１０２の電圧の変化を含む情報は、バッファアンプ１０３に供給され、陽極１１１の電位に基づき当該バッファアンプ１０３で発光素子１０５に供給する電位を設定する。つまり図２のように環境温度が低温となった場合には発光素子１０５にＶ１の電圧がかかるように電位を設定し、高温となった場合には発光素子１０５にＶ２の電圧がかかるように電位を設定する。そうすると、温度変化に合わせて、発光素子１０５に入力する電源電位を補正することができる。つまり、温度変化に起因した電流値の変動を抑制することができる。
また、図３はモニター素子１０２の電圧・電流特性の経時劣化を示す図である。モニター素子１０２の初期特性を線３０１、劣化後の特性を３０２で表している。なお、初期特性と劣化後の特性は同じ温度条件で測定したものとする。初期特性の状態でモニター素子１０２に電流Ｉ０が流れるとモニター素子１０２にかかる電圧はＶ３、劣化後のモニター素子１０２にかかる電圧はＶ４となる。よって、このＶ４の電圧を、同様に劣化した発光素子１０５に印加するようにすれば、見かけ上の発光素子１０５の劣化を低減することができる。このように、モニター素子１０２も発光素子１０５とともに劣化するため、発光素子１０５の劣化に対しても補償することができる。
このようにモニター素子１０２の陽極１１１の電位の変化に合わせて発光素子１０５の陽極に同電位を設定するバッファアンプ１０３には、図６（Ａ）に示されるオペアンプ６０１を用いたボルテージフォロワ回路を適用することができる。ボルテージフォロワ回路の非反転入力端子は高入力インピーダンスで、出力端子は低出力インピーダンスであるため入力端子と出力端子を同電位とし、電流源１０１の電流がボルテージフォロワ回路に流れ込むことなく出力端子からは電流を流すことができるからである。
あるいは、バッファアンプ１０３には、図６（Ｂ）の様にオペアンプ６０２の出力端子をトランジスタ６０３のベースに接続し、トランジスタ６０３のエミッタ端子は正電源に接続され、トランジスタ６０３のコレクタ端子をオペアンプ６０２の反転入力端子に接続した構成にしてもよい、この場合にはトランジスタで電流増幅をすることができるため、オペアンプの出力負荷を小さくすることができる。回路としては図６（Ａ）に示されたボルテージフォロワ回路と等価であり、以後明細書内において、ボルテージフォロワ回路と記載している部分については、図６（Ｂ）に示された構成のものも適用することができる。
本実施の形態の補償回路を有する表示装置の具体的構成について図７を用いて説明する。表示装置はゲートドライバ７０７、ソースドライバ７０８、画素部７０９を有する。ソースドライバはパルス出力回路７１０、第１のラッチ回路１７０、第２のラッチ回路７１１を有する。第１のラッチ回路に入力を行っている時に第２のラッチ回路では出力を行うことができる。そして、ゲートドライバ７０７から信号が入力されるゲート線により選択された画素７０６のスイッチング用トランジスタ７１２がオン状態となる。そして、第２のラッチ回路７１１により出力された信号をソース信号線Ｓ１〜Ｓｍから保持容量７１３に書き込む。この保持容量７１３に書き込まれた信号によって、駆動トランジスタ７０４がオン状態とオフ状態を切り変えし、発光素子の点灯、非点灯が決まる。つまり、電源線Ｖ１〜Ｖｍの電位が、オン状態である駆動トランジスタ７０４を介して、発光素子７０５の陽極に設定され、発光素子７０５に電流が供給され、発光する。
本発明は、基本電流源７０１から、並列接続したモニター素子７０２ａ〜７０２ｎに電流を流す。これらのモニター素子７０２ａ〜７０２ｎの陽極の電位を検出し、ボルテージフォロワ回路７０３により電源線Ｖ１〜Ｖｍに電位を設定する。こうして、温度及び劣化補償の機能を備えた表示装置を提供することができる。
このように温度及び劣化補償の機能を備えた駆動方法のことをコンスタントブライトネスともいう。
なお、モニター素子の数は適宜選択することができる。もちろん、一個でも構わないし、図７の用に複数配置しても構わない。モニター素子を一つだけ用いるときには基本電流源７０１に流す電流値は各画素の発光素子７０５に流したい電流値を設定すればよいため消費電力が少なくてすむ。また、複数のモニター素子を配置すればモニター素子毎の特性のばらつきを平均化することができる。
なお、図７の構成では各画素の発光素子７０５の陰極はＧＮＤに設定されているがこれに限定されない。
また、ＲＧＢの画素毎に電源線の電位を設定することもできる。その一例を図８に示す。図７の表示装置と共通のところは共通の符号を用いている。また、詳しい動作については、図７と同じなので省略する。
また、画素７０６としては、このような構成に限られず、図９に示した構成を適用することもできる。図９に示す画素９０６はスイッチング用トランジスタ９０１と駆動用トランジスタ９０２と、消去用トランジスタ９０３と、容量素子９０４と発光素子９０５を有する。
図８の表示装置において信号線Ｓ１の接続されている画素がＲの発光をする画素、信号線Ｓ２の接続されている画素がＧの発光をする画素、信号線Ｓ３の接続されている画素がＢの発光をする画素とする。基本電流源８０１ａはモニター素子８０２ａに電流を供給し、ボルテージフォロワ回路８０３ａがモニター素子８０２ａの陽極の電位を検出し、この電位を電源線Ｖ１に設定する。基本電流源８０１ｂはモニター素子８０２ｂに電流を供給し、ボルテージフォロワ回路８０３ｂがモニター素子８０２ｂの陽極の電位を検出し、この電位を電源線Ｖ２に設定する。基本電流源８０１ｃはモニター素子８０２ｃに電流を供給し、ボルテージフォロワ回路８０３ｃがモニター素子８０２ｃの陽極の電位を検出し、この電位を電源線Ｖ３に設定する。こうして、ＲＧＢ毎に電位を設定することができるため、例えば、ＲＧＢ毎のＥＬ材料によって温度特性や劣化特性が異なるときに、所望の電位を発光素子に設定することができる。つまりＲＧＢ毎に電源電位を補正することができる。
（実施の形態１）
本実施の形態では劣化補償の精度をさらに高めた構成について説明する。
表示装置を長期間使用し続けると、モニター素子と発光素子には劣化の進行に誤差が生じてくる。この誤差は使用期間が長ければ長いほど大きくなり、劣化補償の機能が低下することになる。
ここで、劣化に誤差が生じた場合について図４を用いて説明する。モニター素子１０２及び発光素子１０５の電圧・電流特性の初期特性を線４０１、表示装置をある期間使用したときのモニター素子１０２の劣化後の特性を線４０２、発光素子１０５の劣化後の特性を線４０３で表している。このようにモニター素子１０２の劣化と発光素子１０５の劣化の進行には差が生じる。なぜならば、表示装置が表示を行っている時には常にモニター素子１０２には電流が流れ続けている。ところが画素のそれぞれの発光素子１０５は発光している期間と非発光期間が存在するためモニター素子１０２と発光素子１０５の経時劣化には誤差が生じてくる。つまり、モニター素子の劣化に比べ、発光素子の劣化の進行は遅れることになる。
ここで、モニター素子１０２の初期特性において、モニター素子１０２に電流値Ｉ０の電流が流れるとき、初期特性ではモニター素子にはＶ５の電圧がかかることになる。そして、発光素子１０５の劣化後ではＶ６、モニター素子１０２の劣化後ではＶ７の電圧がかかることになる。逆に言えば劣化後の発光素子１０５に電流値Ｉ０を流すためにはＶ６の電圧を印加する必要があり、劣化後のモニター素子１０２に電流値Ｉ０を流すためにはＶ７の電圧を印加する必要がある。
この状態でモニター素子１０２の陽極１１１の電位Ｖ７を検出し、バッファアンプ１０３によって発光素子にこの電位Ｖ７が設定されると、発光素子に電流値Ｉ０を流すために必要な電圧Ｖ６以上の電圧が印加されることになり消費電力が大きくなってしまう。また、画素の各々の発光素子は劣化の進行が異なるため、必要以上の電圧が加わると、発光素子の焼きつきが目立つようになる。
そこで、本実施の形態では、各々の発光素子の劣化とモニター素子の劣化の進行をより近いものにして、劣化補償の精度を向上させるものである。
そのため、本実施の形態では、表示装置の各画素の発光素子の発光期間の平均した期間をモニター素子に流す電流の期間に設定する。好ましくは、表示装置が表示を行っている期間の１０％から７０％の期間をモニター素子に電流が流れるようにする。
ここで、表示装置において各画素の発光素子の発光期間と非発光期間の比の平均値は３：７の比であることが経験的に知られている。よって、より好ましくは表示装置が表示を行っている期間のうち３０％の期間をモニター素子に電流を流すようにする。
モニター素子の発光期間を設定することができる補償回路の構成を図５に示す。電流源５０１、モニター素子５０２、ボルテージフォロワ回路５０３、駆動トランジスタ５０４、発光素子５０５、容量素子５０６、第一のスイッチ５０７及び第二のスイッチ５０８を有する。
モニター素子５０２に定電流を流すときには第一のスイッチ５０７及び第二のスイッチ５０８をオン状態にする。するとモニター素子５０２に電流が流れ、モニター素子５０２の陽極５０９側の電位が容量素子５０６に蓄積されるとともに、ボルテージフォロワ回路５０３の非反転入力端子にこの電位が入力され、出力端子に同電位が出力される。こうして、環境温度の変化により電圧・電流特性の変化した発光素子１０５に所望の電位を設定することができる。
そして、モニター素子５０２を非発光とするときには、第一のスイッチ５０７及び第二のスイッチ５０８をオフ状態にし、モニター素子５０２の陽極５０９側の電位を容量素子５０６に保持させる。このとき第二のスイッチ５０８は第一のスイッチ５０７と同時にオフ状態にさせるか、少なくとも先にオフ状態にさせる。第一のスイッチ５０７が第二のスイッチ５０８より先にオフ状態にしてしまうと、モニター素子５０２の陽極側の電位を蓄積していた容量の電位が変動してしまうからである。
こうして非発光期間においても、第二のスイッチ５０８をオフ状態にした瞬間のモニター素子５０２の陽極５０９側の電位が、ボルテージフォロワ回路５０３の非反転入力端子に入力される。そしてボルテージフォロワ回路５０３の出力端子には同電位が出力され、第二のスイッチ５０８をオフ状態にした瞬間のモニター素子５０２に流れていた電流を発光素子に流すことができる。
この構成においてはモニター素子に電流を流している期間に温度補償機能を果たすことができるので、劣化補償と温度補償の両方を実現することができる。本実施の形態においては、特に劣化補償の機能が優れている。
ここで、表示装置の時間階調表示において、１フレーム期間あたりの各画素の発光と非発光の比の平均値は３０：７０の比であることが経験的に知られている。よって、表示装置の表示を行っている間中、電流を流し続けるモニター素子に流れる電流量と、各発光素子に流れる電流量の平均の比は１００：３０になることが分かる。よって、モニター素子に電流を流す期間を１フレーム期間あたり３０％に設定することでモニター素子と、画素の発光素子の劣化の進行を近づけることができる。つまり劣化補償の精度を向上させることができる。
また、上記構成においてＲＧＢ毎に劣化補償のモニター素子を設け、さらなる精度の向上した劣化補償及び温度補償機能を実現することができる。ＲＧＢ毎にＥＬの劣化進行や寿命が異なる場合や、ＲＧＢ毎に流れる電流の温度特性が異なる場合に、それぞれのＲＧＢ毎の発光素子に対応したモニター素子を設けて温度補償及び劣化補償を行うとよい。さらにＲＧＢのそれぞれの発光期間の発光期間と非発光期間の比の平均値（デューティー比）に合わせてそれぞれのＲＧＢ毎のモニター素子の発光期間を設定することでさらなる劣化補償の精度が向上する。つまり、モニター素子の劣化進行と各発光素子の劣化の進行の平均値が概ね等しくなるので、より劣化補償の制度が高くなる。さらに、モニター素子も同色のＥＬ材料を用いることができるので発光素子温度補償の精度も向上させることができる。そのような構成としては、図８に示した表示装置に適用することで実現できる。
（実施の形態２）
本実施の形態では消費電力を抑えることができ、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成について説明する。
表示装置を構成する際に必要な構成要素について図２９のブロック図を用いて説明する。電源回路１１０７は例えばバッテリーなど外部から供給される電源から表示装置内で必要な複数の電位を作るための回路であり、画素部１１０３に表示信号を供給するソースドライバ１１０４、表示信号を供給する画素を選択するゲートドライバ１１０５、コントローラ１１０８等に電源を供給する。ビデオメモリ１１０９は外部から入力される画像データや表示装置の駆動情報を保存するための装置である。
また、コントローラ１１０８とはＣＰＵなどの外部から入力される画像データから、必要に応じてビデオメモリ１１０９を用い、表示装置で表示できるようにするために必要な信号を作りだすための装置であり、ソースドライバ１１０４やゲートドライバ１１０５に信号を供給する。コントローラ１１０８は電源回路１１０７の制御をおこない、電源回路１１０７でソースドライバ１１０４やゲートドライバ１１０５や画素部１１０３で必要な電位を作り出す場合もある。
さらに、発光素子の特性変動を補償することのできる表示装置を構成する際に必要な構成要素について図３０のブロック図を用いて説明する。コントローラ１１０８、ビデオメモリ１１０９、ソースドライバ１１０４、ゲートドライバ１１０５については機能が同じであるため、説明を省略する。補償回路１１１０の働きについては本明細書中で既に説明したが、モニター画素１１１１の特性変動をセンシングし、モニター画素の特性変動に応じて画素部１１０３に供給する電源電位を決定する回路である。
図１１は消費電力を抑えることのできる表示装置の構成を示すものであり、複数のトランジスタで構成される画素がマトリクス状に配置された画素部１１０３を有する第１基板（表示基板）１１０１はソースドライバ１１０４、ゲートドライバ１１０５を有し、第１基板１１０１は接続配線１１０６を介して回路基板（第２基板）１１０２と接続し、回路基板１１０２は電源回路１１０７、コントローラ１１０８、ビデオメモリ１１０９を有している。
ソースドライバ１１０４は画素回路を構成するトランジスタと同層に形成されたトランジスタにより構成してもよいし、別の工程で作製され第１基板１１０１上に実装してもよい。
ソースドライバ１１０４は画素回路を構成するトランジスタと同層に形成されたトランジスタにより構成した場合には、別の工程で作製されたドライバＩＣを実装する場合と比較して、部品点数を削減することができ、コストを下げることができる。
一方、ソースドライバ１１０４を別の工程で作製し、第１基板１１０１に実装した場合には、前述の別の工程で作製したトランジスタの方が第１基板を作製する工程で作製したトランジスタと比較し、トランジスタ特性が、例えば移動度が高く閾値などの特性ばらつきが小さいといった様に優れている場合において、駆動電圧を下げることができ低消費電力を実現することができる。
特に、１フレーム期間を複数のフレームに分割し、合計の点灯期間の長さで階調表現を行う時間階調駆動を用いる場合には、ソースドライバに上記の様に特性が優れたトランジスタを用いたものを使うことにより、ソースドライバが高速に動作することができるため８ｂｉｔ以上の多階調表示を実現し、滑らかな表示を提供することができる。
ゲートドライバ１１０５は画素回路を構成するトランジスタと同層に形成されたトランジスタにより構成してもよいし、別の工程で作製され第１基板１１０１上に実装されてもよい。
ゲートドライバ１１０５は画素回路を構成するトランジスタと同層に形成されたトランジスタにより構成した場合には、別の工程で作製されたドライバＩＣを実装する場合と比較して、部品点数を削減することができ、コストを下げることができる。
一方、ゲートドライバ１１０５を別の工程で作製し、第１基板１１０１に実装した場合には、前述の別の工程の方が第１基板を作製する工程と比較し、トランジスタ特性が、例えば移動度が高く閾値などの特性ばらつきが小さいといった様に優れている場合において、高歩留まり、低消費電力を実現することができる。
電源回路１１０７、コントローラ１１０８、ビデオメモリ１１０９はそれぞれ別のＩＣとして回路基板１１０２上に実装されてもよいが、１つのＩＣ上に集積してもよく、この場合には部品点数が削減し、コストが削減できると同時に回路基板１１０２上の実装面積を小さくすることができ、表示装置の小型化をはかることができる。また、１つのＩＣ内に設けることが難しいコイルや容量素子については、回路基板１１０２に直接実装してもよい。
これらのＩＣを構成するものとしては、ＣＭＯＳ ＩＣでも、バイポーラＩＣでもよいが、ＣＯＭＳ ＩＣとバイポーラＩＣを積層したものを用いたり、ＢｉＣＭＯＳ ＩＣ用いたりすることで、低消費電力に抑え、かつ電源供給能力の大きいものを提供することができる。
図１２は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図１１に示された構成の回路基板１１０２上に補償回路１１１０を設けている。
電源回路１１０７、コントローラ１１０８、ビデオメモリ１１０９、補償回路１１１０はそれぞれ別のＩＣとして回路基板１１０２上に実装してもよいし、１つのＩＣ上に集積してもよい。また、１つのＩＣ上に実装することが難しいコイルや容量素子については、回路基板１１０２に直接実装してもよい。
図１３は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図１１に示された構成の第１基板１１０１上に補償回路１１１０を設けている。
補償回路１１１０は画素回路を構成するトランジスタと同層に形成されたトランジスタにより構成するとよい。この場合は第１基板１１０１と同じプロセスで補償回路１１１０を作製することができるため、部品点数が削減でき、コストを下げることができる。ただし、画素回路を構成するトランジスタと同層のトランジスタを用いて補償回路を構成する場合において、電流供給能力が不足する場合には、回路基板１１０２上あるいは電源回路１１０７中にトランジスタを設け電流増幅を図ってもよい。
また、補償回路１１１０はソースドライバ１１０４と共に別の工程で作製し、１つのＩＣに集積して第１基板１１０１上に実装してもよく、ソースドライバ１１０４を別の工程で作製する場合と比較し、部品点数を増やすことなく、温度および劣化補償を得ることができる。この場合においても、電流供給能力が不足する場合には、回路基板１１０２上あるいは電源回路１１０７中にトランジスタを設け電流増幅を図ってもよい。
図１４は消費電力を抑えることのできる表示装置の構成を示すものであり、複数のトランジスタで構成される画素がマトリクス状に配置された画素部１１０３を有する第１基板１１０１はソースドライバ１１０４、ゲートドライバ１１０５を有し、第１基板１１０１は接続配線１１０６を介して回路基板１１０２と接続し、回路基板１１０２はコントローラ１１０８、ビデオメモリ１１０９を有し、接続配線１１０６上に電源回路１１０７が設けられている。
電源回路１１０７が接続配線１１０６上に設けられることにより、回路基板１１０２上の実装面積を小さくすることができ、表示装置全体の小型化を図ることができる。この場合において、電源回路１１０７はコイルや容量素子を必要とする場合があるが、コイルや容量素子は接続配線１１０６上に設けてもよいし、回路基板１１０２上に設けてもよく、小さな容量素子等は接続配線１１０６上に設け、大きなコイル等は回路基板１１０２上に設けるといったように、両方に設けてもよい。
また、電源回路１１０７を構成要素としては、バイポーラＩＣを用いてもよいし、ＣＭＯＳ ＩＣとバイポーラトランジスタを組み合わせて用いてもよいし、バイポーラＩＣとＣＯＭＳ ＩＣを積層してもよいし、ＢｉＣＭＯＳ ＩＣを用いてもよく、この場合は低消費電力と高い電流供給とを両立することができる。
図１５は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図１４に示された構成の第１基板１１０１上に補償回路１１１０を設けている。
補償回路１１１０は画素部１１０３内の画素を構成するトランジスタと同層のトランジスタを用いて構成してもよく、別の工程で作製したものを第１基板１１０１に実装してもよい。また、ソースドライバ１１０４と同じ１つのＩＣで構成してもよく、それぞれ別のＩＣとして作製し、積層してもよい。
図１６は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図１４に示された構成の接続配線１１０６上に補償回路１１１０を設けている。
補償回路１１１０は独立した１つのＩＣであってもよいが、電源回路１１０７と同一のＩＣとして集積することで、部品点数を削減し、コストを下げることができる。
図１７は消費電力を抑えることのできる表示装置の構成を示すものであり、複数のトランジスタで構成される画素がマトリクス状に配置された画素部１１０３を有する第１基板１１０１はソースドライバ１１０４、ゲートドライバ１１０５、電源回路１１０７を有し、第１基板１１０１は接続配線１１０６を介して回路基板１１０２と接続し、回路基板１１０２はコントローラ１１０８、ビデオメモリ１１０９を有している。
電源回路を第１基板１１０１上に設けることで、回路基板１１０２上の実装面積を小さくすることができる。更に、回路基板１１０２上のビデオメモリ１１０９とコントローラ１１０８を１つのＩＣで構成することで回路基板１１０２上の実装面積を小さくすることができ、表示装置の小型化を図ることができる。
第１基板１１０１上のソースドライバ１１０４および電源回路１１０７は共に画素を構成するトランジスタと同層のトランジスタで構成することにより、部品点数を削減し、製造コストを抑えることができる。ここで、電源回路で必要とするコイルや容量素子は、第１基板１１０１上にトランジスタと同様に作製してもよいが、作製できないあるいは性能が不足する場合には、別の工程で作製したコイルや容量素子を用いるとよく、第１基板１１０１上に実装してもよいし、接続配線１１０６上に設けてもよいし、回路基板１１０２上に設けてもよく、容量素子は第１基板１１０１上、コイルは接続配線１１０６上といったように複数の場所に設けてもよい。
第１基板１１０１上のソースドライバ１１０４および電源回路１１０７は第１基板１１０１とは別の工程で作製したＩＣを実装してもよい。ソースドライバ１１０４にはＣＭＯＳ ＩＣを用い、電源回路１１０７にはバイポーラＩＣを用いることで、低消費電力と高い電源供給能力を両立することができる。ここで、ＭＯＳ ＩＣを用いたソースドライバ１１０４とバイポーラＩＣを用いた電源回路１１０７を積層して配置することで、第１基板１１０１上の実装面積を小さくすることができる。また、ＢｉＣＭＯＳ ＩＣを用いることにより、ＩＣ１つでソースドライバ１１０４および電源回路１１０７を構成することができ、この場合も低消費電力と高い電源供給能力を両立することができ、第１基板１１０１上の実装面積を小さくすることができる。
バイポーラＩＣあるいはＢｉＣＭＯＳ ＩＣで電源回路を構成する場合において、コイルや容量素子は第１基板１１０１上に設けてもよいし、回路基板１１０２上に設けてもよいし、接続配線１１０６上に設けてもよく、容量素子は第１基板１１０１上、コイルは接続配線１１０６上といったように複数の場所に設けてもよい。
図１８は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図１７に示された構成の第１基板１１０１上に補償回路１１１０を設けている。
補償回路１１１０は画素部１１０３内の画素を構成するトランジスタと同層のトランジスタを用いて構成してもよく、別の工程で作製したものを第１基板１１０１に実装してもよい。また、ソースドライバ１１０４、電源回路１１０７、補償回路１１１０はそれぞれ別のＩＣとして実装されてもよいが、機能を集積し実装するＩＣの個数を減らすことにより、製造コストを下げると同時に実装面積を小さくすることができ、表示装置の小型化を図ることができる。例えばＢｉＣＭＯＳ ＩＣを用いることで１つのＩＣで低消費電力と高い電源供給能力を両立することができるため、機能を集積するのに適している。
図１９は消費電力を抑えることのできる表示装置の構成を示すものであり、複数のトランジスタで構成される画素がマトリクス状に配置された画素部１１０３を有する第１基板１１０１はソースドライバ１１０４、ゲートドライバ１１０５、電源回路１１０７、コントローラ１１０８、ビデオメモリ１１０９を有しており、接続配線１１０６を介し画像データや電源が供給される。
ソースドライバ１１０４、ゲートドライバ１１０５、電源回路１１０７、コントローラ１１０８、ビデオメモリ１１０９はそれぞれ画素部１１０３を構成するトランジスタと同層のトランジスタを用いて作製することにより、部品点数を削減することができ、製造コストを抑えることができる。
また、ソースドライバ１１０４、ゲートドライバ１１０５、電源回路１１０７、コントローラ１１０８、ビデオメモリ１１０９はそれぞれ独立したＩＣとして第１基板１１０１とは別の工程で作製されたものを第１基板１１０１上に実装してもよい。また、ゲートドライバ１１０５は速い動作が要求されないため、ゲートドライバ１１０５のみ画素部１１０３を構成するトランジスタと同層のトランジスタを用いて作製し、ソースドライバ１１０４、電源回路１１０７、コントローラ１１０８、ビデオメモリ１１０９は別工程で作製されたものを第１基板１１０１上に実装するといったように、使い分けてもよい。
上記を構成するＩＣとしては、電源回路１１０７にはバイポーラＩＣを用い、ドライバ部やコントローラ１１０８はＣＭＯＳ ＩＣを用いるといったように使い分けるとよく、これら複数のＩＣを積層し、１チップ化することで実装面積を小さくすることができ、表示装置の小型化を図ることができ、さらに、ＢｉＣＭＯＳ ＩＣを用いることで、機能に応じてバイポーラＩＣとＣＭＯＳ ＩＣとに作り分けていたものを１つのＩＣに集積することができ、実装面積を小さくすることができ、表示装置の小型化を図ることができる。
また、第１基板１１０１上、あるいは電源回路を構成するＩＣ上に、容量素子やコイルを作りこむことが難しい場合や性能が不足する場合には、第１基板１１０１上、あるいは接続配線２２０６上にコイルや容量素子を実装してもよい。
図２０は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図１９に示された構成の第１基板１１０１上に補償回路１１１０を設けている。
補償回路１１１０は画素部１１０３内の画素を構成するトランジスタと同層のトランジスタを用いて構成してもよく、別の工程で作製したものを第１基板１１０１に実装してもよい。また、ソースドライバ１１０４などと同じ１つのＩＣで構成してもよく、それぞれ別のＩＣとして作製したものを実装してもよく、それぞれ別のＩＣとして作製したものを積層して実装してもよい。
図２１は消費電力を抑えることのできる表示装置の構成を示すものであり、複数のトランジスタで構成される画素がマトリクス状に配置された画素部１１０３を有する第１基板１１０１はゲートドライバ１１０５を有し、第１基板１１０１は接続配線１１０６を介して回路基板１１０２と接続し、回路基板１１０２は電源回路１１０７、コントローラ１１０８、ビデオメモリ１１０９を有し、接続配線１１０６上にソースドライバ１１０４が設けられている。
接続配線１１０６上にソースドライバ１１０４を設けることにより、第１基板１１０１上の実装面積を小さくすることができるため、第１基板１１０１上の画素部１１０３を除く周辺部分の面積を小さくすることができ、表示装置の小型化を図ることができる。また、回路基板１１０２上の素子構成については、図１１で示された構成と同じであるため、省略する。なお、接続配線１１０６上にゲートドライバ１１０５を設けても構わない。
図２２は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図２１に示された構成の回路基板１１０２上に補償回路１１１０を設けている。
このときの回路基板１１０２上の素子構成については、図１１で示された構成と同じであるため省略する。
図２３は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図２１に示された構成の接続配線１１０６上に補償回路１１１０を設けている。
補償回路１１１０はソースドライバ１１０４と共に第１基板１１０１とは別の工程で作製し、１つのＩＣに集積して接続配線１１０６上に実装してもよく、図２２に示される構成でソースドライバ１１０４を別の工程で作製する場合と比較し、部品点数を増やすことなく、温度および劣化補償を得ることができる。この場合においても、電流供給能力が不足する場合には、回路基板１１０２上あるいは電源回路１１０７中にトランジスタを設け電流増幅を図ってもよい。
図２４は消費電力を抑えることのできる表示装置の構成を示すものであり、複数のトランジスタで構成される画素がマトリクス状に配置された画素部１１０３を有する第１基板１１０１はゲートドライバ１１０５を有し、第１基板１１０１は接続配線１１０６を介して回路基板１１０２と接続し、回路基板１１０２はコントローラ１１０８、ビデオメモリ１１０９を有し、接続配線１１０６上にソースドライバ１１０４、電源回路１１０７が設けられている。
接続配線１１０６上にソースドライバ１１０４、電源回路１１０７を設けることにより、第１基板１１０１上、および回路基板１１０２上の実装面積を小さくすることができるため、表示装置の小型化を図ることができる。
ソースドライバ１１０４にはＣＭＯＳを含むＩＣを用い、電源回路１１０７にはバイポーラＩＣを用いることで、低消費電力と高い電源供給能力を両立することができる。ここで、ＣＭＯＳを含むＩＣを用いたソースドライバ１１０４とバイポーラＩＣを用いた電源回路１１０７を積層して配置することで、接続配線１１０６上の実装面積を小さくすることができる。また、ＢｉＣＭＯＳを含むＩＣを用いることにより、ＩＣ１つでソースドライバ１１０４および電源回路１１０７を構成することができ、この場合も低消費電力と高い電源供給能力を両立することができ、接続配線１１０６上の実装面積を小さくすることができる。
バイポーラＩＣあるいはＢｉＣＭＯＳを含むＩＣで電源回路を構成する場合において、コイルや容量素子をＩＣ上に作りこむことが難しい場合は、コイルや容量素子は接続配線１１０６上に設けてもよいし、回路基板１１０２上に設けてもよく、容量素子は回路基板１１０２上、コイルは接続配線１１０６上といったように複数の場所に設けてもよい。
図２５は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図２４に示された構成の接続配線１１０６上に補償回路１１１０を設けている。
ソースドライバ１１０４、電源回路１１０７、補償回路１１１０はそれぞれ別のＩＣとして実装されてもよいが、機能を集積し実装するＩＣの個数を減らすことにより、製造コストを下げると同時に実装面積を小さくすることができ、表示装置の小型化を図ることができる。例えばＢｉＣＭＯＳを含むＩＣを用いることで１つのＩＣで低消費電力と高い電源供給能力を両立することができるため、機能を集積するのに適している。
図２６は消費電力を抑えることのできる表示装置の構成を示すものであり、複数のトランジスタで構成される画素がマトリクス状に配置された画素部１１０３を有する第１基板１１０１はゲートドライバ１１０５を有し、第１基板１１０１に接続された接続配線１１０６上にコントローラ１１０８、ビデオメモリ１１０９、ソースドライバ１１０４、電源回路１１０７が設けられている。
接続配線１１０６上にコントローラ１１０８、ビデオメモリ１１０９、ソースドライバ１１０４、電源回路１１０７を設けることにより、図２４では必要とされた回路基板１１０２をなくすことができるため、表示装置の小型化を図ることができる。
また、ソースドライバ１１０４、電源回路１１０７、コントローラ１１０８、ビデオメモリ１１０９はそれぞれ独立したＩＣとして第１基板１１０１とは別の工程で作製されたものを接続配線１１０６上に実装してもよい。
上記を構成するＩＣとしては、電源回路１１０７にはバイポーラＩＣを用い、ドライバ部やコントローラ１１０８はＣＭＯＳを含むＩＣを用いるといったように使い分けるとよく、これら複数のＩＣを積層し、１チップ化することで実装面積を小さくすることができ、表示装置の小型化を図ることができ、さらに、ＢｉＣＭＯＳを含むＩＣを用いることで、機能に応じてバイポーラＩＣとＣＭＯＳを含むＩＣとに作り分けていたものを１つのＩＣに集積することができ、実装面積を小さくすることができ、表示装置の小型化を図ることができる。
また、電源回路を構成するＩＣ上に、容量素子やコイルを作りこむことが難しい場合や性能が不足する場合には接続配線２２０６上にコイルや容量素子を実装してもよい。
図２７は消費電力を抑え、かつ温度および劣化による素子の特性変動を補償することができる表示装置の構成を示すものであり、図２６に示された構成の接続配線１１０６上に補償回路１１１０を設けている。
補償回路１１１０は、ソースドライバ１１０４などと同じ１つのＩＣで構成してもよく、それぞれ別のＩＣとして作製し実装してもよく、別のＩＣとして作製したものを積層して１チップ化して実装してもよい。
発光素子を含む画素領域を備えた表示装置を用いた電子機器として、テレビジョン装置（テレビ、テレビジョン受信機）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（携帯電話機）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。これらの電子機器の表示部に本発明の表示装置を適用することができる。その電子機器の具体例について、図２８を参照して説明する。
図２８（Ａ）に示す本発明の表示装置を用いた携帯情報端末は、本体９２０１、表示部９２０２等を含み、本発明により消費電力を削減することができる。図２８（Ｂ）に示す本発明の表示装置を用いたデジタルビデオカメラは、表示部９７０１、９７０２等を含み、本発明により消費電力を削減することができる。図２８（Ｃ）に示す本発明の表示装置を用いた携帯端末は、本体９１０１、表示部９１０２等を含み、本発明により消費電力を削減することができる。図２８（Ｄ）に示す本発明の表示装置を用いた携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含み、本発明により消費電力を削減することができる。図２８（Ｅ）に示す本発明の表示装置を用いた携帯型のコンピュータは、本体９４０１、表示部９４０２等を含み、本発明により消費電力を削減することができる。図２８（Ｆ）に示す本発明の表示装置を用いたテレビジョン装置は、本体９５０１、表示部９５０２等を含み、本発明により消費電力を削減することができる。上記に挙げた電子機器において、バッテリーを用いているものは、消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、バッテリーを充電する手間を省くことができる。
本発明の表示装置を説明する図。 電圧・電流特性の温度依存性を説明する図 電圧・電流特性の経時劣化を説明する図 モニター素子と発光素子の劣化を説明する図。 本発明の温度補償機能を説明する図。 本発明の温度補償機能を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の適用することができる画素構成を示す図。 発光素子の経時劣化及び温度依存による電圧電流特性を示す図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。 本発明の表示装置を具備する電子機器を示す図。 本発明の表示装置の構成を説明する図。 本発明の表示装置の構成を説明する図。
符号の説明
１０１ 電流源
１０２ モニター素子
１０３ バッファアンプ
１０４ 駆動ＴＦＴ
１０５ 発光素子
１０６ 画素
１０７ ゲートドライバ
１０８ ソースドライバ
１０９ 画素部
１１０ 陰極
１１１ 陽極
１７０ ラッチ回路
２０１ 線
３０１ 線
４０１ 線
４０２ 線
４０３ 線
５０１ 電流源
５０２ モニター素子
５０３ ボルテージフォロワ回路
５０４ 駆動トランジスタ
５０５ 発光素子
５０６ 容量素子
５０７ スイッチ
５０８ スイッチ
５０９ 陽極
６０１ オペアンプ
６０２ オペアンプ
６０３ トランジスタ
７０１ 基本電流源
７０３ ボルテージフォロワ回路
７０４ 駆動トランジスタ
７０５ 発光素子
７０６ 画素
７０７ ゲートドライバ
７０８ ソースドライバ
７０９ 画素部
７１０ パルス出力回路
７１１ ラッチ回路
７１２ スイッチング用トランジスタ
７１３ 保持容量
９０１ スイッチング用トランジスタ
９０２ 駆動用トランジスタ
９０３ 消去用トランジスタ
９０４ 容量素子
９０５ 発光素子
９０６ 画素
１１０１ 表示基板（第１基板）
１１０２ 回路基板（第２基板）
１１０３ 画素部
１１０４ ソースドライバ
１１０５ ゲートドライバ
１１０６ 接続配線
１１０７ 電源回路
１１０８ コントローラ
１１０９ ビデオメモリ
１１１０ 補償回路
１１１１ モニター画素
２２０６ 接続配線
７０２ａ モニター素子
８０１ａ 基本電流源
８０１ｂ 基本電流源
８０１ｃ 基本電流源
８０２ａ モニター素子
８０２ｂ モニター素子
８０２ｃ モニター素子
８０３ａ ボルテージフォロワ回路
８０３ｂ ボルテージフォロワ回路
８０３ｃ ボルテージフォロワ回路
９１０１ 本体
９１０２ 表示部
９２０１ 本体
９２０２ 表示部
９３０１ 本体
９３０２ 表示部
９４０１ 本体
９４０２ 表示部
９５０１ 本体
９５０２ 表示部
９７０１ 表示部

Claims (20)

  1. モニター素子と、前記モニター素子に電流を供給する電流源と、オペアンプと、オペアンプの出力を増幅する第１トランジスタと、発光素子と、前記発光素子を駆動する第２トランジスタとを有し、
    前記オペアンプの出力端子を前記第１トランジスタのベースに接続し、前記第１トランジスタのエミッタ端子は正電源に接続され、前記第１トランジスタのコレクタ端子をオペアンプの反転入力端子に接続することで、バッファアンプを構成し、
    前記モニター素子及び前記発光素子の一方の電極は定電位電源に接続されており、前記モニター素子の他方の電極はバッファアンプに接続されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を、前記第２トランジスタを介して発光素子の他方の電極に印加することを特徴とする表示装置。
  2. モニター素子と、前記モニター素子に電流を供給する電流源と、前記モニター素子の両極間の電圧を保持する容量素子と、前記容量素子と前記電流源との接続をオン状態とオフ状態を切り変える第１のスイッチと、前記電流源と前記モニター素子の接続をオン状態とオフ状態を切り変える第２のスイッチと、オペアンプと、オペアンプの出力を増幅する第１トランジスタと、発光素子と、前記発光素子を駆動する第２トランジスタとを有し、
    前記オペアンプの出力端子を前記第１トランジスタのベースに接続し、前記第１トランジスタのエミッタ端子は正電源に接続され、前記第１トランジスタのコレクタ端子をオペアンプの反転入力端子に接続することで、バッファアンプを構成し、
    前記モニター素子及び前記発光素子の一方の電極は定電位電源に接続されており、前記第１のスイッチ及び第２のスイッチがオン状態にしているときに、前記モニター素子の他方の電極はバッファアンプに接続されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を発光素子の他方の電極に印加し、前記第１のスイッチ及び第２のスイッチがオフ状態のときには、前記第１のスイッチ及び前記第２のスイッチをオフ状態にした瞬間の前記モニター素子の他方の電極の電位を前記容量素子が保持し、前記容量素子が保持した前記モニター素子の前記他方の電位は前記バッファアンプに印加されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を、前記第２トランジスタを介して発光素子の他方の電極に印加することを特徴とする表示装置。
  3. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路を有し、前記第１基板は接続配線を介して第２基板と接続し、前記第２基板は電源回路と、コントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  4. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバとを有し、前記第１基板は接続配線を介して第２基板と接続し、前記第２基板は電源回路と、コントローラと、ビデオメモリと、発光素子の特性変動を補償する補償回路を有していることを特徴とする表示装置。
  5. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバとを有し、前記第１基板は接続配線を介して第２基板と接続し、前記接続配線上に電源回路と、発光素子の特性変動を補償する補償回路を有し、前記第２基板はコントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  6. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路とを有し、前記第１基板は接続配線を介して第２基板と接続し、前記接続配線上に電源回路を有し、前記第２基板はコントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  7. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバと、電源回路と、発光素子の特性変動を補償する補償回路とを有し、前記第１基板は接続配線を介して第２基板と接続し、前記第２基板はコントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  8. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は画素に映像信号を供給するソースドライバと、映像信号を供給する画素を選択するゲートドライバと、電源回路と、発光素子の特性変動を補償する補償回路と、コントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  9. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は映像信号を供給する画素を選択するゲートドライバを有し、前記第１基板は接続配線を介して外部回路と接続し、前記接続配線上に画素に映像信号を供給するソースドライバを有し、前記第２基板は電源回路と、コントローラと、ビデオメモリと、発光素子の特性変動を補償する補償回路とを有していることを特徴とする表示装置。
  10. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は接続配線を介して第２基板と接続し、前記接続配線上に画素に映像信号を供給するソースドライバと映像信号を供給する画素を選択するゲートドライバとを有し、前記第２基板は電源回路と、コントローラと、ビデオメモリと、発光素子の特性変動を補償する補償回路とを有していることを特徴とする表示装置。
  11. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は映像信号を供給する画素を選択するゲートドライバを有し、前記第１基板は接続配線を介して第２基板と接続し、前記接続配線上に画素に映像信号を供給するソースドライバと、発光素子の特性変動を補償する補償回路とを有し、前記第２基板は電源回路と、コントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  12. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は接続配線を介して第２基板と接続し、前記接続配線上に画素に映像信号を供給するソースドライバと映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路を有し、前記第２基板は電源回路と、コントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  13. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は映像信号を供給する画素を選択するゲートドライバを有し、前記第１基板は接続配線を介して第２基板と接続し、前記接続配線上に画素に映像信号を供給するソースドライバと、発光素子の特性変動を補償する補償回路と、電源回路を有し、前記第２基板はコントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  14. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は接続配線を介して第２基板と接続し、前記接続配線上に画素に映像信号を供給するソースドライバと映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路と、電源回路を有し、前記第２基板はコントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  15. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は映像信号を供給する画素を選択するゲートドライバを有し、前記第１基板は接続配線を介して外部回路と接続し、前記接続配線上に画素に映像信号を供給するソースドライバと、発光素子の特性変動を補償する補償回路と、電源回路と、コントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  16. 複数のトランジスタで構成される画素がマトリクス状に配置された画素部を有する第１基板は接続配線を介して外部回路と接続し、前記接続配線上に画素に映像信号を供給するソースドライバと映像信号を供給する画素を選択するゲートドライバと、発光素子の特性変動を補償する補償回路と、電源回路と、コントローラと、ビデオメモリとを有していることを特徴とする表示装置。
  17. 請求項１乃至３のいずれか一項に記載の表示装置を表示部に有することを特徴とする電子機器。
  18. 前記電子機器は携帯情報端末、カメラ、コンピュータまたはテレビジョンから選ばれた少なくとも一であることを特徴とする請求項１７に記載の電子機器。
  19. モニター素子と、前記モニター素子に電流を供給する電流源と、オペアンプと、オペアンプの出力を増幅する第１トランジスタと、発光素子と、前記発光素子を駆動する第２トランジスタとを有し、前記オペアンプの出力端子を前記第１トランジスタのベースに接続し、前記第１トランジスタのエミッタ端子は正電源に接続され、前記第１トランジスタのコレクタ端子をオペアンプの反転入力端子に接続することで、バッファアンプを構成し、
    前記モニター素子及び前記発光素子の一方の電極は定電位電源に接続されており、前記モニター素子の他方の電極はバッファアンプに接続されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を、前記第２トランジスタを介して発光素子の他方の電極に印加することを特徴とする表示装置の駆動方法。
  20. モニター素子と、前記モニター素子に電流を供給する電流源と、前記モニター素子の両極間の電圧を保持する容量素子と、前記容量素子と前記電流源との接続をオン状態とオフ状態を切り変える第１のスイッチと、前記電流源と前記モニター素子の接続をオン状態とオフ状態を切り変える第２のスイッチと、オペアンプと、オペアンプの出力を増幅する第１トランジスタと、発光素子と、前記発光素子を駆動する第２トランジスタとを有し、
    前記オペアンプの出力端子を前記第１トランジスタのベースに接続し、前記第１トランジスタのエミッタ端子は正電源に接続され、前記第１トランジスタのコレクタ端子をオペアンプの反転入力端子に接続することで、バッファアンプを構成し、
    前記モニター素子及び前記発光素子の一方の電極は定電位電源に接続されており、前記第１のスイッチ及び第２のスイッチがオン状態のときに、前記モニター素子の他方の電極をバッファアンプに接続されており、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を発光素子の他方の電極に印加し、前記第１のスイッチ及び第２のスイッチがオフ状態のときには、前記第１のスイッチ及び前記第２のスイッチをオフ状態にした瞬間の前記モニター素子の他方の電位を前記容量素子が保持し、前記容量素子が保持した前記モニター素子の前記他方の電位を前記バッファアンプに印加し、前記モニター素子の他方の電極の電位とアンプを通して出力した電位とを同じにし、前記出力した電位を、前記第２トランジスタを介して発光素子の他方の電極に印加することを特徴とする表示装置の駆動方法。
JP2005347877A 2004-12-06 2005-12-01 表示装置及びその駆動方法 Withdrawn JP2006189806A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005347877A JP2006189806A (ja) 2004-12-06 2005-12-01 表示装置及びその駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004353444 2004-12-06
JP2005347877A JP2006189806A (ja) 2004-12-06 2005-12-01 表示装置及びその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013066435A Division JP2013174889A (ja) 2004-12-06 2013-03-27 表示装置

Publications (2)

Publication Number Publication Date
JP2006189806A true JP2006189806A (ja) 2006-07-20
JP2006189806A5 JP2006189806A5 (ja) 2008-12-04

Family

ID=36797029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005347877A Withdrawn JP2006189806A (ja) 2004-12-06 2005-12-01 表示装置及びその駆動方法

Country Status (1)

Country Link
JP (1) JP2006189806A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311628A (ja) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd 表示装置
CN101251988B (zh) * 2007-02-22 2011-01-26 爱普生映像元器件有限公司 显示装置
JP2013174889A (ja) * 2004-12-06 2013-09-05 Semiconductor Energy Lab Co Ltd 表示装置
JP2014006061A (ja) * 2012-06-21 2014-01-16 Asahi Kasei Electronics Co Ltd センサ駆動回路
US8816953B2 (en) 2009-10-08 2014-08-26 Lg Display Co., Ltd. Liquid crystal display and scanning back light driving method thereof
WO2014141583A1 (ja) * 2013-03-11 2014-09-18 日本電気株式会社 通信装置、受信電力モニタ装置及び通信装置システム
JP2017125920A (ja) * 2016-01-13 2017-07-20 力領科技股▲ふん▼有限公司 高解析ディスプレイ及びそのドライバーチップ
US10964285B2 (en) 2014-10-20 2021-03-30 Forcelead Technologies Corp. Driver chip of a display panel with high resolution display
CN114694613A (zh) * 2022-03-30 2022-07-01 绵阳惠科光电科技有限公司 显示面板的控制板及显示装置

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07270814A (ja) * 1994-03-25 1995-10-20 Casio Comput Co Ltd 液晶表示装置
JP2001156418A (ja) * 1999-09-14 2001-06-08 Seiko Epson Corp 複合フレキシブル配線基板およびその製造方法、電気光学装置、電子機器
JP2001330860A (ja) * 2000-02-28 2001-11-30 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002072964A (ja) * 2000-06-13 2002-03-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2002123219A (ja) * 2000-08-10 2002-04-26 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2002311451A (ja) * 2001-04-19 2002-10-23 Seiko Epson Corp 電極駆動装置及び電子機器
JP2003098998A (ja) * 2001-09-25 2003-04-04 Toshiba Corp 平面表示装置
JP2003100442A (ja) * 2001-09-20 2003-04-04 Toshiba Corp 自己発光表示装置
JP2003140626A (ja) * 2001-11-08 2003-05-16 Hitachi Ltd 画像表示装置
JP2003216114A (ja) * 2002-01-18 2003-07-30 Toshiba Corp 平面表示装置
JP2003323164A (ja) * 2002-05-08 2003-11-14 Hitachi Displays Ltd 液晶表示装置とその駆動方法
JP2004070294A (ja) * 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP2004118184A (ja) * 2002-09-05 2004-04-15 Semiconductor Energy Lab Co Ltd 発光装置とその駆動方法
JP2004163673A (ja) * 2002-11-13 2004-06-10 Toshiba Corp 表示装置
JP2004247076A (ja) * 2003-02-10 2004-09-02 Optrex Corp 有機ｅｌ表示装置および有機ｅｌ表示装置の駆動方法
JP2004264720A (ja) * 2003-03-04 2004-09-24 Seiko Epson Corp 表示ドライバ及び電気光学装置
JP2004264516A (ja) * 2003-02-28 2004-09-24 Seiko Epson Corp 電気光学パネル、電気光学装置、電気光学装置の製造方法及び電子機器

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07270814A (ja) * 1994-03-25 1995-10-20 Casio Comput Co Ltd 液晶表示装置
JP2001156418A (ja) * 1999-09-14 2001-06-08 Seiko Epson Corp 複合フレキシブル配線基板およびその製造方法、電気光学装置、電子機器
JP2001330860A (ja) * 2000-02-28 2001-11-30 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002072964A (ja) * 2000-06-13 2002-03-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2002123219A (ja) * 2000-08-10 2002-04-26 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2002311451A (ja) * 2001-04-19 2002-10-23 Seiko Epson Corp 電極駆動装置及び電子機器
JP2003100442A (ja) * 2001-09-20 2003-04-04 Toshiba Corp 自己発光表示装置
JP2003098998A (ja) * 2001-09-25 2003-04-04 Toshiba Corp 平面表示装置
JP2003140626A (ja) * 2001-11-08 2003-05-16 Hitachi Ltd 画像表示装置
JP2003216114A (ja) * 2002-01-18 2003-07-30 Toshiba Corp 平面表示装置
JP2003323164A (ja) * 2002-05-08 2003-11-14 Hitachi Displays Ltd 液晶表示装置とその駆動方法
JP2004070294A (ja) * 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP2004118184A (ja) * 2002-09-05 2004-04-15 Semiconductor Energy Lab Co Ltd 発光装置とその駆動方法
JP2004163673A (ja) * 2002-11-13 2004-06-10 Toshiba Corp 表示装置
JP2004247076A (ja) * 2003-02-10 2004-09-02 Optrex Corp 有機ｅｌ表示装置および有機ｅｌ表示装置の駆動方法
JP2004264516A (ja) * 2003-02-28 2004-09-24 Seiko Epson Corp 電気光学パネル、電気光学装置、電気光学装置の製造方法及び電子機器
JP2004264720A (ja) * 2003-03-04 2004-09-24 Seiko Epson Corp 表示ドライバ及び電気光学装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013174889A (ja) * 2004-12-06 2013-09-05 Semiconductor Energy Lab Co Ltd 表示装置
CN101251988B (zh) * 2007-02-22 2011-01-26 爱普生映像元器件有限公司 显示装置
JP2008311628A (ja) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd 表示装置
US8816953B2 (en) 2009-10-08 2014-08-26 Lg Display Co., Ltd. Liquid crystal display and scanning back light driving method thereof
KR101476858B1 (ko) * 2009-10-08 2014-12-26 엘지디스플레이 주식회사 액정표시장치
JP2014006061A (ja) * 2012-06-21 2014-01-16 Asahi Kasei Electronics Co Ltd センサ駆動回路
WO2014141583A1 (ja) * 2013-03-11 2014-09-18 日本電気株式会社 通信装置、受信電力モニタ装置及び通信装置システム
US9628204B2 (en) 2013-03-11 2017-04-18 Nec Corporation Communication device, reception power monitoring device, and communication device system
US10964285B2 (en) 2014-10-20 2021-03-30 Forcelead Technologies Corp. Driver chip of a display panel with high resolution display
JP2017125920A (ja) * 2016-01-13 2017-07-20 力領科技股▲ふん▼有限公司 高解析ディスプレイ及びそのドライバーチップ
CN114694613A (zh) * 2022-03-30 2022-07-01 绵阳惠科光电科技有限公司 显示面板的控制板及显示装置

Similar Documents

Publication Publication Date Title
US7812794B2 (en) Display device and driving method thereof
US9424770B2 (en) Error compensator and organic light emitting display device using the same
US6933756B2 (en) Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2006189806A (ja) 表示装置及びその駆動方法
WO2019085702A1 (zh) 像素驱动电路及其驱动方法、显示装置
JP5566000B2 (ja) 発光表示装置の駆動回路、その駆動方法並びにカメラ
JP2004302211A (ja) 画素回路、電気光学装置および電子機器
JP2013178311A (ja) 画素回路及びその駆動方法
JP2008292865A (ja) カソード電位制御装置、自発光表示装置、電子機器及びカソード電位制御方法
JP2006220851A (ja) 発光表示パネルの駆動装置および駆動方法
US20110148847A1 (en) Method of driving display apparatus
JP4364803B2 (ja) 半導体装置およびそれを用いた表示装置
US20070200802A1 (en) Electronic circuit, electronic device, and electronic apparatus
US20060007070A1 (en) Driving circuit and driving method for electroluminescent display
US7812795B2 (en) Modulation of common voltage and method for controlling AMOLED panel
JP2006047578A (ja) 発光表示パネルの駆動装置
JP5570644B2 (ja) 発光表示装置の駆動回路
JP4906119B2 (ja) 発光装置及び電子機器
JP4394101B2 (ja) 発光装置及び電子機器
JP2006178429A (ja) 発光装置、及び電子機器
JP2004219466A (ja) 電子回路、エレクトロルミネッセンスディスプレイ装置、電気光学装置、電子機器、有機エレクトロルミネッセンス画素への電流供給を制御する方法、及び回路を駆動する方法
JP2006106730A (ja) 装置、装置の駆動方法及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130328