JP2013178311A - 画素回路及びその駆動方法 - Google Patents

画素回路及びその駆動方法 Download PDF

Info

Publication number
JP2013178311A
JP2013178311A JP2012040976A JP2012040976A JP2013178311A JP 2013178311 A JP2013178311 A JP 2013178311A JP 2012040976 A JP2012040976 A JP 2012040976A JP 2012040976 A JP2012040976 A JP 2012040976A JP 2013178311 A JP2013178311 A JP 2013178311A
Authority
JP
Japan
Prior art keywords
voltage
line
control signal
pixel circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012040976A
Other languages
English (en)
Other versions
JP6128738B2 (ja
Inventor
Koji Ikeda
宏治 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012040976A priority Critical patent/JP6128738B2/ja
Priority to US13/760,555 priority patent/US9293085B2/en
Priority to CN201310063133.9A priority patent/CN103295524B/zh
Publication of JP2013178311A publication Critical patent/JP2013178311A/ja
Application granted granted Critical
Publication of JP6128738B2 publication Critical patent/JP6128738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Abstract

【課題】駆動トランジスタの閾値電圧のばらつきを補正すると共に、消費電力を低減し、高精細化を実現した画素回路を提供する。
【解決手段】データ電圧を供給するデータ線と、電源電圧を供給する電源線と、電源電圧よりも低い基準電圧を供給する基準電圧線と、制御信号を供給する複数の制御信号線と、発光素子と、駆動トランジスタと、容量と、複数のスイッチトランジスタとを備え、容量への電源電圧及び基準電圧のプリチャージと駆動トランジスタのオートゼロの電流回路を共用することを特徴とする画素回路。
【選択図】図１

Description

本発明は、発光素子を備えた画素回路及びその駆動方法に関し、特に自発光型の表示装置に適用できる画素回路及びその駆動方法に関する。
有機エレクトロルミネセンス（ＥＬ）表示装置に代表される自発光型の表示装置は、画素を基板上に複数個、マトリクス状に配置して構成される。各画素には発光素子を備えた画素回路が配置される。各画素の発光素子を画像データに応じた輝度で発光させるためには、各発光素子に流す電流量を精確に制御しなければならない。一般に、自発光型の表示装置は、各発光素子に流す電流量を精確に制御するために、画素回路に薄膜トランジスタ（ＴＦＴ）等のスイッチング素子（アクティブ素子、以下「Ｔｒ」ということもある。）を備えたアクティブマトリクス構成を有している。
ところで、多結晶シリコン（ポリシリコン、以下「Ｐ−Ｓｉ」）で形成されたＴＦＴは、非晶質シリコン（アモルファスシリコン、以下「Ａ−Ｓｉ」）で形成されたＴＦＴよりも電界効果移動度が高く、ＯＮ電流が大きい。このため、高精細な表示装置に用いる画素回路のＴｒとしてより適している。しかし、ポリシリコンで形成されたＴｒは、結晶粒界における欠陥に起因して、その電気的特性にばらつきが生じやすいといった問題を有している。この問題に対し、Ｔｒの閾値ばらつき（閾値電圧のばらつき）を補正する技術として特許文献１及び２に記載の技術がある。
特開２００８−１７６２８７号公報 特開２００６−２５１６３１号公報
特許文献１では、駆動ＴｒにＮＭＯＳを用いて画素回路で閾値ばらつきを補正する場合に、画素回路に接続される電源線の電位を変化させて駆動する方法、又は電源線の電位を変化させないで駆動する方法を採用している。
しかしながら、電源線の電位を変化させて駆動する場合には、一般的に、電源線は低抵抗化するために配線幅が広く、寄生容量が大きい。このため、電源線の電位を変化させると消費電力が増加するという課題がある。同時に電源線の電位を変化させるためのスイッチを配置するため、高精細化が難しいという課題がある。一方、電源線の電位を変化させないで駆動する場合には、電源線の電位よりも更に高い電圧をプリチャージ電圧として画素回路に印加して駆動するため、必要な電圧の範囲が大きくなり、消費電力が増加するという課題がある。
また、特許文献２では、電源線を変化させないで駆動する方法を採用しており、閾値ばらつきの補正を行う画素回路内に２つの容量を持ち、容量比を利用したデータ電圧の書き込みを行っている。しかしながら、画素回路内に複数の容量が必要になると高精細化が難しいという課題がある。
そこで、本発明は、駆動トランジスタの閾値電圧のばらつきを補正すると共に、消費電力を低減し、高精細化を実現した画素回路の提供を目的とする。また、駆動トランジスタの閾値電圧のばらつきを補正し、かつ消費電力を低減した画素回路の駆動方法の提供を目的とする。
上記課題を解決するために、本発明は、データ電圧を供給するデータ線と、電源電圧を供給する電源線と、前記電源電圧よりも低い基準電圧を供給する基準電圧線と、制御信号を供給する複数の制御信号線と、発光素子と、ソース電極が前記発光素子のアノード電極に接続された駆動トランジスタと、前記駆動トランジスタのゲート電極に一端が接続された容量と、前記容量の他端と前記データ線を接続する第１スイッチトランジスタと、前記容量の前記他端と前記駆動トランジスタのソース電極を接続する第２スイッチトランジスタと、前記駆動トランジスタのソース電極と前記基準電圧線を接続する第３スイッチトランジスタと、前記容量の前記一端と前記駆動トランジスタのドレイン電極を接続する第４スイッチトランジスタと、前記駆動トランジスタのドレイン電極と前記電源線を接続する第５スイッチトランジスタとを備え、
前記第２スイッチトランジスタと前記第５スイッチトランジスタの各々のゲート電極に供給される制御信号は同じであることを特徴とする画素回路を提供するものである。
更に、本発明は、データ電圧を供給するデータ線と、電源電圧を供給する電源線と、前記電源電圧よりも低い基準電圧を供給する基準電圧線と、発光素子と、ソース電極が前記発光素子のアノード電極に接続された駆動トランジスタと、前記駆動トランジスタのゲート電極に一端が接続された容量とを備える画素回路の駆動方法であって、
前記容量の前記一端を前記電源電圧に設定し、前記容量の他端と前記発光素子のアノード電極を前記基準電圧に設定するステップと、
前記駆動トランジスタのゲート−ソース間の電位差を前記駆動トランジスタの閾値電圧に設定するステップと、
前記駆動トランジスタのゲート電極の電位を保ったまま、前記駆動トランジスタのドレイン電極を前記電源電圧に設定し、前記容量の前記他端と前記発光素子のアノード電極を前記データ電圧に設定するステップとをこの順で実施することを特徴とする画素回路の駆動方法を提供するものである。
また、本発明は、データ電圧を供給するデータ線と、電源電圧を供給する電源線と、前記電源電圧よりも低い基準電圧を供給する基準電圧線と、発光素子と、前記データ電圧に応じた電流を前記発光素子に供給する駆動回路と、電圧を保持する保持回路と、前記駆動回路に前記電源電圧を設定するプリチャージ電圧設定回路と、前記保持回路と発光素子のアノード電極に前記基準電圧を設定する基準電圧設定回路と、前記駆動回路の駆動電圧をリセットする駆動電圧リセット回路と、前記保持回路に前記データ電圧を書き込むデータ電圧書き込み回路と、前記発光素子のアノード電極の電位を前記保持回路に書き込まれた前記データ電圧に切り替えるアノード電位切り替え回路とを備え、
前記基準電圧は、前記発光素子が発光する電圧以下の値であることを特徴とする画素回路を提供するものである。
本発明によれば、駆動トランジスタのゲート−ソース間の電位差を駆動トランジスタの閾値電圧に設定するオートゼロ動作を行うことができる。これにより、駆動トランジスタの閾値電圧のばらつきを補正できる。更に、基準電圧を電源電圧よりも低い電圧とする。そして、駆動トランジスタのゲート電極の電位を保ったまま、駆動トランジスタのドレイン電極を電源電圧に設定し、容量の他端と発光素子のアノード電極をデータ電圧に設定することができる。これにより、使用電圧範囲を小さくすることができるため、消費電力を低減でき、かつトランジスタへの耐圧負荷が小さくなり、信頼性が向上する。加えて、電源電圧を一定にして駆動できるため、消費電力をより低減できる。また、画素回路の周辺部に電源線制御スイッチを設ける必要がなく、画素回路内に容量を２つ以上設ける必要がないため、高精細化を実現できる。
本発明の画素回路の例を示す図である。 図１の画素回路を適用した表示装置の全体図である。 図１の画素回路の動作を示すタイミングチャートである。 本発明の画素回路の別の例を示す図である。 図４の画素回路の動作を示すタイミングチャートである。 本発明の画素回路の別の例を示す図である。 本発明の画素回路を適用した表示装置の好適な実施形態であるデジタルスチルカメラシステムの全体構成を示すブロック図である。
以下、本発明の画素回路を有機ＥＬ表示装置に適用した例を挙げて、本発明について説明するが、本発明の画素回路及びその駆動方法はこれらに限定されるものではない。画素回路の発光素子として、有機ＥＬ素子以外にも、無機ＥＬ素子、ＬＥＤ等の他の発光素子を用いた表示装置にも適用することができる。
〔第１の実施形態〕
まず、本発明の画素回路を適用した有機ＥＬ表示装置の例を、第１の実施形態として以下に示す。
１．画素回路の構成
図１は画素回路２の一例である。第１スイッチトランジスタＴｒ１は、容量Ｃ１とデータ線を接続するスイッチとして機能する。Ｔｒ１はＮチャネル型のトランジスタであって、ゲート電極がＰ１制御信号線に接続され、制御信号Ｐ１が「Ｈ」（ＨＩＧＨ）レベルになると導通し、データ線のデータ電圧Ｖｄａｔａを画素回路２に取り込む。容量Ｃ１の一端は発光素子に流す電流量を制御する駆動トランジスタ（Ｄ−Ｔｒ）のゲート電極に接続され、容量Ｃ１の他端はＴｒ１に接続されている。Ｄ−Ｔｒのソース電極は発光素子のアノード電極に接続されている。Ｄ−Ｔｒはデータ電圧Ｖｄａｔａに応じた電流を発光素子に供給する駆動回路、容量Ｃ１は電圧を保持する保持回路、Ｔｒ１は保持回路にデータ電圧Ｖｄａｔａを書き込むデータ電圧書き込み回路である。
第２スイッチトランジスタＴｒ２は、容量Ｃ１の他端と発光素子のアノード電極を接続するスイッチとして機能する。ゲート電極がＰ２制御信号線に接続され、制御信号Ｐ２が「Ｈ」レベルになると導通する。
Ｔｒ１及びＴｒ２は、発光素子のアノード電極の電位を保持回路に書き込まれたデータ電圧Ｖｄａｔａに切り替えるアノード電位切り替え回路である。
第３スイッチトランジスタＴｒ３は、発光素子のアノード電極と基準電圧線を接続するスイッチとして機能する。ゲート電極がＰ３制御信号線に接続され、制御信号Ｐ３が「Ｈ」レベルになると導通し、基準電圧Ｖｒｅｆを発光素子のアノード電極に取り込む。
Ｔｒ２及びＴｒ３は、保持回路と発光素子のアノード電極に基準電圧Ｖｒｅｆを設定する基準電圧設定回路である。
第４スイッチトランジスタＴｒ４は、Ｄ−Ｔｒのゲート電極とドレイン電極を接続するスイッチとして機能し、後述するオートゼロ動作にために設けられたスイッチである。ゲート電極がＰ３制御信号に接続され、制御信号Ｐ３が「Ｈ」レベルになると導通する。Ｔｒ４は駆動回路の駆動電圧をリセット（オートゼロ）する駆動電圧リセット回路である。
第５スイッチトランジスタＴｒ５は、Ｄ−Ｔｒのソース電極と電源線を接続するスイッチとして機能する。ゲート電極がＰ２制御信号線に接続され、制御信号Ｐ２が「Ｈ」レベルになると導通する。
Ｔｒ４及びＴｒ５は、駆動回路に電源電圧ＶＣＣを設定するプリチャージ電圧設定回路である。
図１では、Ｄ−Ｔｒ、Ｔｒ１−Ｔｒ５を全てＮチャネル型のトランジスタとしているが、Ｄ−Ｔｒ以外はＰチャネル型のトランジスタとしても良い。
発光素子ＥＬは、有機ＥＬ素子であり、アノード電極とカソード電極の２つの電極と、それらに挟まれた有機ＥＬ発光層を備えている。図１の例ではアノード電極がＤ−Ｔｒのソース電極に接続されており、カソード電極が接地電位ＣＧＮＤに接続されている。
電源線には、外部から直接電源電圧ＶＣＣが供給される。画素がマトリクス状に配置される表示装置では、電源電圧ＶＣＣは、行方向又は列方向に延びる電源線によって各画素回路２に供給される。
基準電圧線には電源電圧ＶＣＣよりも低い基準電圧Ｖｒｅｆが供給される。例えば基準電圧を、制御信号線から供給されるローレベルの制御信号と同じ値とすると、制御信号線で代用できる点でより好ましい。基準電圧を、発光素子が発光する電圧以下の値とすると、後述のプリチャージ期間において発光素子に不要な電流が流れるのを防止できる点でより好ましい。基準電圧線には、電源線と同様に外部から直接基準電圧Ｖｒｅｆを供給しても良いし、列制御回路４（図２参照）を介して供給しても良い。
２．表示装置の構成
画素回路２は、行方向に３本の制御信号線によって結線され、列方向にデータ線によって結線されている。発光素子ＥＬと画素回路２を有する画素１は、行方向と列方向に配列して、図２に示すアクティブマトリクス表示装置を構成している。
図２のアクティブマトリクス表示装置では、画素１がｍ行×ｎ列の２次元マトリクスをなして配列されている。画素１は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色をそれぞれ発光する３つの発光素子ＥＬと、それらに電流を供給する３つの画素回路２とから構成されている。図２ではデータ線８はｎ本描かれているが、実際には各画素にＲ、Ｇ、Ｂのデータ線が１本ずつ、計３本あり、データ線総本数は３ｎ本である。
図２には描かれていないが、電源線と基準電圧Ｖｒｅｆを入力する基準電圧線も画素回路の行又は列に沿って配置されている。画素配列の周辺には、行制御回路３と列制御回路４とが配置されている。行制御回路３からは行毎に３本ずつ制御信号線が延びており、制御信号線には全ｍ行にわたる制御信号Ｐ１（１）〜Ｐ１（ｍ）、Ｐ２（１）〜Ｐ２（ｍ）、Ｐ３（１）〜Ｐ３（ｍ）が出力される。
制御信号Ｐ１はＰ１制御信号線５を介して各行の画素回路２に入力される。同様に、制御信号Ｐ２はＰ２制御信号線６を介して、制御信号Ｐ３はＰ３制御信号線７を介して各行の画素回路２に入力される。
列制御回路４には、映像信号が入力され、全３ｎ個の出力端子からデータ電圧Ｖｄａｔａが出力される。データ電圧Ｖｄａｔａは階調レベルに応じた電圧であり、データ線８を介して各列の画素回路２に入力される。
３．回路の動作
図３は、マトリクス状に配置された図１の画素回路２の動作を示すタイミングチャートである。各画素回路は１フレーム期間内に行単位で動作され、動作対象行の画素回路はｉ行目にあるとする。（ａ）〜（ｄ）は、（ａ）データ線のデータ電圧、（ｂ）ｉ行目のＰ１制御信号線の制御信号Ｐ１（ｉ）、（ｃ）ｉ行目のＰ２制御信号線の制御信号Ｐ２（ｉ）、（ｄ）ｉ行目のＰ３制御信号線の制御信号Ｐ３（ｉ）である。（ｅ）及び（ｆ）は、（ｅ）ｉ行目のある駆動トランジスタＤ−Ｔｒのゲート電圧Ｖｇ（ｉ）、（ｆ）ｉ行目のある駆動トランジスタＤ−Ｔｒのソース電圧Ｖａ（ｉ）である。（ｇ）〜（ｉ）は、（ｇ）ｉ＋１行目のＰ１制御信号線の制御信号Ｐ１（ｉ＋１）、（ｈ）ｉ＋１行目のＰ２制御信号線の制御信号Ｐ２（ｉ＋１）、（ｉ）ｉ＋１行目のＰ３制御信号線の制御信号Ｐ３（ｉ＋１）である。
表示装置にある１つの画像データを書き込み、次の画像データを書き込むまでの期間を１フレーム期間（Ｅ）とすると、１フレーム期間は（Ａ）プリチャージ期間、（Ｂ）オートゼロ＆サンプリング期間、（Ｃ）待機期間、（Ｄ）発光期間の４つの期間に分けられる。以下、（Ａ）〜（Ｄ）のそれぞれの期間の動作について説明する。
（Ａ）プリチャージ期間
この期間中、Ｐ１制御信号線は「Ｌ」、Ｐ２制御信号線とＰ３制御信号線は「Ｈ」にセットされ、Ｔｒ１はオフ、Ｔｒ２〜Ｔｒ５はオンになる。データ線とは切り離されている。Ｄ−Ｔｒのゲート電圧（Ｖｇ）はほぼＶＣＣに設定され、ソース電圧（Ｖａ）はＶＣＣよりも低い電圧Ｖｒｅｆに設定される。この時、Ｄ−ＴｒはＯＮ状態になる。尚、Ｖｒｅｆは発光素子ＥＬが発光する閾値電圧以下に設定することで、発光素子ＥＬに不要な電流が流れるのを防ぐことができる。
（Ｂ）オートゼロ＆サンプリング期間（Ａｚ期間）
次に、Ｐ３制御信号線は「Ｈ」のまま、Ｐ１制御信号線は「Ｈ」、Ｐ２制御信号線は「Ｌ」にセットされるので、Ｔｒ１、Ｔｒ３、Ｔｒ４はオン、Ｔｒ２、Ｔｒ５がオフになる。データ線には、列制御回路４から、動作対象行（ｉ行目にある）に対するデータ電圧Ｖ（ｉ）が印加される。そうして、容量Ｃ１のＴｒ１に接続されている一端がＶ（ｉ）になる。同時に、Ｄ−Ｔｒのドレイン−ソース間電流は、Ｔｒ４を通じて容量Ｃ１の電荷を放電する。この結果、Ｄ−Ｔｒのゲート電圧が下降し、Ｄ−Ｔｒのドレイン−ソース間電流が減少する。一定時間の後、Ｄ−Ｔｒのゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束し、ドレイン−ソース間電流はほぼゼロになる。このように、本発明ではプリチャージとオートゼロの電流回路を共用している。
この結果、容量Ｃ１には、データ線のデータ電圧Ｖ（ｉ）とＤ−Ｔｒのゲート電圧Ｖｒｅｆ＋Ｖｔｈとの電圧差である、（Ｖｒｅｆ＋Ｖｔｈ）−Ｖ（ｉ）が保持される。つまり、このオートゼロ＆サンプリング期間は、Ｄ−ＴｒのＶｇｓを閾値電圧にセットすると同時に、容量Ｃ１のＴｒ１に接続されている一端にデータ電圧を書き込む期間である。
（Ｃ）待機期間
次に、Ｐ３制御信号線が「Ｌ」にセットされるので、Ｔｒ３とＴｒ４がオフになる。データ線は次の行のデータ電圧Ｖｄａｔａ＝Ｖ（ｉ＋１）に切り替わるが、容量Ｃ１に書き込まれた電位差は保持される。
（Ｄ）発光期間
次に、Ｐ３制御信号線は「Ｌ」のまま、Ｐ１制御信号線は「Ｌ」、Ｐ２制御信号線は「Ｈ」にセットされるので、Ｔｒ１、Ｔｒ３、Ｔｒ４はオフ、Ｔｒ２、Ｔｒ５がオンになる。容量Ｃ１のＴｒ１に接続されている一端が、データ線からＤ−Ｔｒのソースに接続が切り替わり、容量Ｃ１に保持された電位差がＤ−Ｔｒのゲート−ソース間電圧Ｖｇｓになるので、Ｖｇｓ＝Ｖ（ｉ）−Ｖｒｅｆ−Ｖｔｈとなる。こうして、トランジスタＤ−Ｔｒは、閾値電圧のばらつきやその経時変化に関係しない、データ電圧Ｖ（ｉ）により決められる電流を流すように設定される。
Ｔｒ５がオンになっているので、電源線から電流がＤ−Ｔｒに供給され、発光素子に所望の電流が流れ、発光が開始される。
本実施形態によれば、上述のようにＤ−Ｔｒの閾値電圧のばらつきを補正して所望の輝度で発光素子を発光させることができる。更に、基準電圧を電源電圧よりも低い電圧とする。そして、駆動トランジスタのゲート電極の電位を保ったまま、駆動トランジスタのドレイン電極を電源電圧に設定し、容量の他端と発光素子のアノードをデータ電圧に設定することができる。これにより、使用電圧範囲を小さくすることができるため、消費電力を低減でき、かつトランジスタへの耐圧負荷が小さくなり、信頼性が向上する。加えて、電源電圧を一定にして駆動できるため、消費電力をより低減できる。また、画素回路の周辺部に電源線制御スイッチを設ける必要がなく、画素回路内に容量を２つ以上設ける必要がないため、高精細化を実現できる。表示装置に適用した場合には狭額縁化が可能となる。画素回路内に容量を２つ以上設けると、容量比のばらつきによる輝度ムラが発生するが、本発明では画素回路内に容量を１つだけ設けるため、輝度ムラは発生しない。
〔第２の実施形態〕
１．画素回路の構成
図４は図１の画素回路の変形例である。画素回路内のトランジスタや容量素子の接続関係は第１の実施形態と同じである。Ｔｒ３及びＴｒ４が、ｉ行目のＰ３制御信号線ではなく、（ｉ−１）行目（前行）のＰ１制御信号線に接続されている点が第１の実施形態と異なる。
２．表示装置の構成
行制御回路３からは行毎に３本ではなく２本ずつ制御信号線が延びている点が第１の実施形態と異なる。また、制御信号線には全ｍ行にわたる制御信号Ｐ１（１）〜Ｐ１（ｍ）、Ｐ２（１）〜Ｐ２（ｍ）が出力され、画素回路２には動作対象行の制御信号以外に、前行の制御信号Ｐ１（ｉ−１）が入力される点が第１の実施形態と異なる。それ以外は第１の実施形態と同じである。
３．回路の動作
図５は、マトリクス状に配置された図４の画素回路２の動作を示すタイミングチャートである。第１の実施形態におけるＰ３（ｉ）の代わりに、Ｐ１（ｉ−１）が代用されている。１フレーム期間は（Ａ）プリチャージ期間、（Ｂ）オートゼロ＆サンプリング期間、（Ｃ）待機期間、（Ｄ）発光期間の４つの期間に分けられる点も第１の実施形態と同じであるが、各期間の長さは第１の実施形態と異なる。それ以外は第１の実施形態と同じである。
本実施形態においても、第１の実施形態と同様の効果を奏すると共に、Ｐ３制御信号線を必要としないため、配線の数を減らすことができる。
〔第３の実施形態〕
１．画素回路の構成
図６は図４の画素回路の変形例である。画素回路内のトランジスタや容量素子の接続関係は第２の実施形態と同じである。Ｔｒ３の一端が、基準電圧線ではなく、（ｉ−１）行目（前行）のＰ２制御信号線に接続されている点が第２の実施形態と異なる。これは、Ｔｒ３がオンの時間、即ち、Ｐ１（ｉ−１）が「Ｈ」の期間、「Ｌ」になっている制御信号線に接続することで、Ｖｒｅｆとして制御信号線のローレベルを画素に入力する。このため、図６以外にも、（ｉ−１）行目（前行）のＰ２制御信号線の代わりに、（ｉ＋１）行目（次行）のＰ１制御信号線に接続しても同様の効果を得ることができる。
２．表示装置の構成
画素回路２に動作対象行の制御信号以外に、前行の制御信号Ｐ２（ｉ−１）が入力される点、基準電圧線が別個に存在しない点が第２の実施形態と異なる。具体的には、前行の制御信号Ｐ２（ｉ−１）が動作対象行の基準電圧を兼ねている。あるいは、次行の制御信号Ｐ１（ｉ＋１）が動作対象行の基準電圧を兼ねる構成としても良い。それ以外は第２の実施形態と同じである。このような構成の場合、基準電圧は、行制御回路３（図２参照）を介して供給されることになる。
３．回路の動作
第２の実施形態と全く同じである。
本実施形態においても、第１の実施形態と同様の効果を奏すると共に、Ｐ３制御信号線と基準電圧線を別個に必要としないため、配線の数を更に減らすことができる。
〔第４の実施形態〕
図７は本発明の画素回路を適用した表示装置の好適な実施形態であるデジタルスチルカメラシステム１０の全体構成を示すブロック図である。撮影部１１で撮影した映像又はメモリ１４に記録された映像を、映像信号処理回路１２で信号処理し、表示パネル１３で見ることができる。ＣＰＵ１５では、操作部１６からの入力によって撮影部１１、メモリ１４、映像信号処理回路１２等を制御して、状況に適した撮影、記録、再生、表示を行う。
本発明の画素回路及びその駆動方法は、自発光型素子をマトリクス状に配置した表示装置に適用できる。特に点滅駆動するＥＬ（エレクトロルミネッセンス）素子等の自発光型素子と、表示期間を任意に制御する電気回路とを用いて表示を行うアクティブマトリクス表示装置に適用できる。
この表示装置を用いて、例えば情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラ若しくはビデオカメラのいずれかの形態をとる。若しくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。ＰＤＡや携帯ＰＣの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳ等によるセンサ部を含んで構成される。
１：表示領域、２：画素回路、３：行制御回路、４：列制御回路、５−７：Ｐ１制御信号線−Ｐ３制御信号線、８：データ線、Ｐ１−Ｐ３：制御信号、ＥＬ：発光素子

Claims (9)

  1. データ電圧を供給するデータ線と、電源電圧を供給する電源線と、前記電源電圧よりも低い基準電圧を供給する基準電圧線と、制御信号を供給する複数の制御信号線と、発光素子と、ソース電極が前記発光素子のアノード電極に接続された駆動トランジスタと、前記駆動トランジスタのゲート電極に一端が接続された容量と、前記容量の他端と前記データ線を接続する第１スイッチトランジスタと、前記容量の前記他端と前記駆動トランジスタのソース電極を接続する第２スイッチトランジスタと、前記駆動トランジスタのソース電極と前記基準電圧線を接続する第３スイッチトランジスタと、前記容量の前記一端と前記駆動トランジスタのドレイン電極を接続する第４スイッチトランジスタと、前記駆動トランジスタのドレイン電極と前記電源線を接続する第５スイッチトランジスタとを備え、
    前記第２スイッチトランジスタと前記第５スイッチトランジスタの各々のゲート電極に供給される制御信号は同じであることを特徴とする画素回路。
  2. 前記第２スイッチトランジスタと前記第５スイッチトランジスタの各々のゲート電極には、同じ制御信号線が接続されていることを特徴とする請求項１に記載の画素回路。
  3. 前記画素回路は、マトリクス状に配置され、１フレーム期間内に行単位で動作され、
    動作対象行において前記第３スイッチトランジスタと前記第４スイッチトランジスタの各々のゲート電極に接続される制御信号線は、前記動作対象行の前行において前記第１スイッチトランジスタのゲート電極に接続された制御信号線であることを特徴とする請求項１又は２に記載の画素回路。
  4. 前記動作対象行において、前記第３スイッチトランジスタのソース又はドレイン電極に接続される前記基準電圧線を、前記動作対象行の前行において前記第２スイッチトランジスタと前記第５スイッチトランジスタの各々のゲート電極に接続された制御信号線が兼ねることを特徴とする請求項３に記載の画素回路。
  5. 前記動作対象行において、前記第３スイッチトランジスタのソース又はドレイン電極に接続される前記基準電圧線を、前記動作対象行の次行において前記第１スイッチトランジスタのゲート電極に接続される制御信号線が兼ねることを特徴とする請求項３に記載の画素回路。
  6. 請求項１乃至５のいずれか一項に記載の画素回路を複数有し、
    前記画素回路の制御信号線に制御信号を供給する行制御回路と、
    前記画素回路のデータ線に、映像信号に応じたデータ電圧を供給する列制御回路と、
    を備えることを特徴とする表示装置。
  7. データ電圧を供給するデータ線と、電源電圧を供給する電源線と、前記電源電圧よりも低い基準電圧を供給する基準電圧線と、発光素子と、ソース電極が前記発光素子のアノード電極に接続された駆動トランジスタと、前記駆動トランジスタのゲート電極に一端が接続された容量とを備える画素回路の駆動方法であって、
    前記容量の前記一端を前記電源電圧に設定し、前記容量の他端と前記発光素子のアノード電極を前記基準電圧に設定するステップと、
    前記駆動トランジスタのゲート−ソース間の電位差を前記駆動トランジスタの閾値電圧に設定するステップと、
    前記駆動トランジスタのゲート電極の電位を保ったまま、前記駆動トランジスタのドレイン電極を前記電源電圧に設定し、前記容量の前記他端と前記発光素子のアノード電極を前記データ電圧に設定するステップとをこの順で実施することを特徴とする画素回路の駆動方法。
  8. 前記画素回路は、更に制御信号を供給する複数の制御信号線を備え、
    前記基準電圧は、前記制御信号線から供給されるローレベルの前記制御信号と同じ値であることを特徴とする請求項７に記載の画素回路の駆動方法。
  9. データ電圧を供給するデータ線と、電源電圧を供給する電源線と、前記電源電圧よりも低い基準電圧を供給する基準電圧線と、発光素子と、前記データ電圧に応じた電流を前記発光素子に供給する駆動回路と、電圧を保持する保持回路と、前記駆動回路に前記電源電圧を設定するプリチャージ電圧設定回路と、前記保持回路と発光素子のアノード電極に前記基準電圧を設定する基準電圧設定回路と、前記駆動回路の駆動電圧をリセットする駆動電圧リセット回路と、前記保持回路に前記データ電圧を書き込むデータ電圧書き込み回路と、前記発光素子のアノード電極の電位を前記保持回路に書き込まれた前記データ電圧に切り替えるアノード電位切り替え回路とを備え、
    前記基準電圧は、前記発光素子が発光する電圧以下の値であることを特徴とする画素回路。
JP2012040976A 2012-02-28 2012-02-28 画素回路及びその駆動方法 Active JP6128738B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012040976A JP6128738B2 (ja) 2012-02-28 2012-02-28 画素回路及びその駆動方法
US13/760,555 US9293085B2 (en) 2012-02-28 2013-02-06 Pixel circuit which corrects variations in threshold voltage for a driving transistor and driving method thereof
CN201310063133.9A CN103295524B (zh) 2012-02-28 2013-02-28 像素电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012040976A JP6128738B2 (ja) 2012-02-28 2012-02-28 画素回路及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2013178311A true JP2013178311A (ja) 2013-09-09
JP6128738B2 JP6128738B2 (ja) 2017-05-17

Family

ID=49002381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012040976A Active JP6128738B2 (ja) 2012-02-28 2012-02-28 画素回路及びその駆動方法

Country Status (3)

Country Link
US (1) US9293085B2 (ja)
JP (1) JP6128738B2 (ja)
CN (1) CN103295524B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190128234A (ko) * 2017-03-31 2019-11-15 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 구동회로 및 액정 디스플레이 장치
JP2023051763A (ja) * 2021-09-30 2023-04-11 エルジー ディスプレイ カンパニー リミテッド ピクセル回路および表示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985360B (zh) * 2014-05-04 2016-04-27 深圳市华星光电技术有限公司 显示面板的驱动电路及液晶显示装置
CN104036729B (zh) * 2014-06-09 2017-03-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN104050919B (zh) * 2014-06-18 2016-03-16 京东方科技集团股份有限公司 像素电路和显示装置
CN104167168B (zh) * 2014-06-23 2016-09-07 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
JP6545541B2 (ja) * 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
CN105448244B (zh) * 2016-01-04 2018-04-06 京东方科技集团股份有限公司 像素补偿电路及amoled显示装置
CN105427795A (zh) * 2016-01-11 2016-03-23 京东方科技集团股份有限公司 像素驱动电路、方法、像素结构及显示器件
KR102456297B1 (ko) * 2016-04-15 2022-10-20 삼성디스플레이 주식회사 화소 회로 및 이의 구동 방법
CN106448560B (zh) 2016-12-21 2019-03-12 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN106531067B (zh) * 2016-12-23 2019-08-30 上海天马有机发光显示技术有限公司 一种像素电路及其显示装置
CN109087609A (zh) * 2018-11-13 2018-12-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN111402782B (zh) * 2018-12-14 2021-09-03 成都辰显光电有限公司 一种数字驱动像素电路及数字驱动像素的方法
CN110164365B (zh) * 2019-01-28 2021-01-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
JP2021071593A (ja) * 2019-10-30 2021-05-06 キヤノン株式会社 表示装置、情報表示装置、及び電子機器
TWI705428B (zh) * 2019-11-25 2020-09-21 友達光電股份有限公司 發光二極體裝置及其控制方法
CN113257187B (zh) * 2021-06-18 2021-09-28 上海视涯技术有限公司 一种像素电路及其驱动方法、显示装置
US20230077359A1 (en) * 2021-09-16 2023-03-16 Innolux Corporation Electronic device
CN114822396B (zh) * 2022-05-12 2023-01-10 惠科股份有限公司 像素驱动电路和显示面板
CN114898712B (zh) * 2022-05-26 2023-05-02 惠科股份有限公司 像素电路、像素驱动方法及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083924A (ja) * 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
JP2005004173A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置およびその駆動装置
JP2006301159A (ja) * 2005-04-19 2006-11-02 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2009508168A (ja) * 2005-09-13 2009-02-26 イグニス・イノベイション・インコーポレーテッド エレクトロルミナンスデバイスにおける輝度低下補償技術
WO2010041426A1 (ja) * 2008-10-07 2010-04-15 パナソニック株式会社 画像表示装置およびその制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130903B1 (ko) 2004-08-31 2012-03-28 엘지디스플레이 주식회사 유기전계발광표시장치의 구동회로 및 구동방법
JP4706288B2 (ja) 2005-03-14 2011-06-22 ソニー株式会社 画素回路及び表示装置
CN100458903C (zh) 2006-05-16 2009-02-04 友达光电股份有限公司 发光二极管显示器及其像素的驱动方法
JP5665256B2 (ja) 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR101407302B1 (ko) * 2007-12-27 2014-06-13 엘지디스플레이 주식회사 발광 표시 장치 및 그 구동 방법
JP2009211039A (ja) * 2008-03-04 2009-09-17 Samsung Mobile Display Co Ltd 有機電界発光表示装置
JP5236324B2 (ja) * 2008-03-19 2013-07-17 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示パネル
KR101008482B1 (ko) 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101015339B1 (ko) 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5627311B2 (ja) * 2010-06-21 2014-11-19 キヤノン株式会社 表示装置およびその駆動方法
JP2012098707A (ja) * 2010-10-07 2012-05-24 Canon Inc 表示装置及びその駆動方法
JP2012098317A (ja) * 2010-10-29 2012-05-24 Hitachi Displays Ltd 画像表示装置および画像表示装置の駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083924A (ja) * 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
JP2005004173A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置およびその駆動装置
JP2006301159A (ja) * 2005-04-19 2006-11-02 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2009508168A (ja) * 2005-09-13 2009-02-26 イグニス・イノベイション・インコーポレーテッド エレクトロルミナンスデバイスにおける輝度低下補償技術
WO2010041426A1 (ja) * 2008-10-07 2010-04-15 パナソニック株式会社 画像表示装置およびその制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190128234A (ko) * 2017-03-31 2019-11-15 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 구동회로 및 액정 디스플레이 장치
JP2020509428A (ja) * 2017-03-31 2020-03-26 深▲せん▼市華星光電半導体顕示技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． 駆動回路及び液晶表示装置
KR102262885B1 (ko) 2017-03-31 2021-06-09 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 구동회로 및 액정 디스플레이 장치
JP2023051763A (ja) * 2021-09-30 2023-04-11 エルジー ディスプレイ カンパニー リミテッド ピクセル回路および表示装置
US11935482B2 (en) 2021-09-30 2024-03-19 Lg Display Co., Ltd. Pixel circuit and display device including the same

Also Published As

Publication number Publication date
CN103295524B (zh) 2016-03-23
CN103295524A (zh) 2013-09-11
JP6128738B2 (ja) 2017-05-17
US20130222440A1 (en) 2013-08-29
US9293085B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
JP6128738B2 (ja) 画素回路及びその駆動方法
US10885849B2 (en) Pixel circuits for AMOLED displays
US8552655B2 (en) Image display apparatus
US20210327347A1 (en) Pixel circuit and driving method thereof, and display panel
US10504440B2 (en) Pixel circuit, driving method thereof, display panel and display apparatus
US9047814B2 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
US9881551B2 (en) Drive circuit, display device, and drive method
EP2161706A2 (en) Pixel circuit, light emitting display device and driving method thereof
CN116030764A (zh) 一种像素电路及其驱动方法、显示装置
JP6108856B2 (ja) 表示装置及びそれを用いた電子機器及び表示装置の駆動方法
US8847934B2 (en) Displaying apparatus
KR20060010791A (ko) 반도체 장치
KR20150143283A (ko) 표시 회로 및 표시 장치
JP4590831B2 (ja) 表示装置、および画素回路の駆動方法
JP2018105917A (ja) 表示パネルおよび表示装置
WO2020253315A1 (en) Pixel circuit, display panel, and display apparatus
JP2011107441A (ja) 画像表示装置及びその駆動方法
US20230081008A1 (en) Display Panel and Display Device Using the Same
KR20140144033A (ko) 유기전계 발광표시장치
JP2013092681A (ja) 表示装置
JP2011118283A (ja) 表示装置及びそれを用いた電子機器
JP3988793B2 (ja) アクティブマトリクス型表示装置の駆動方法およびアクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170411

R151 Written notification of patent or utility model registration

Ref document number: 6128738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151