JP5665256B2 - 発光表示デバイス - Google Patents

発光表示デバイス Download PDF

Info

Publication number
JP5665256B2
JP5665256B2 JP2007292109A JP2007292109A JP5665256B2 JP 5665256 B2 JP5665256 B2 JP 5665256B2 JP 2007292109 A JP2007292109 A JP 2007292109A JP 2007292109 A JP2007292109 A JP 2007292109A JP 5665256 B2 JP5665256 B2 JP 5665256B2
Authority
JP
Japan
Prior art keywords
voltage
tft
terminal
switch
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007292109A
Other languages
English (en)
Other versions
JP2008176287A (ja
Inventor
安部　勝美
勝美 安部
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006342578 priority Critical
Priority to JP2006342578 priority
Application filed by キヤノン株式会社 filed Critical キヤノン株式会社
Priority to JP2007292109A priority patent/JP5665256B2/ja
Publication of JP2008176287A publication Critical patent/JP2008176287A/ja
Application granted granted Critical
Publication of JP5665256B2 publication Critical patent/JP5665256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Description

本発明は、発光表示デバイスに係り、特に発光素子として有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬ）素子を用いた発光表示デバイスに関する。より詳細には、本発明は、有機ＥＬ素子とこれに電流を供給するための駆動回路とで構成される画素をマトリックス状に備えた発光表示デバイスに関する。

従来、有機ＥＬ素子と駆動回路で構成される画素をマトリックス状に備えた発光表示デバイスとして、アクティブマトリックス（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ、以下ＡＭ）型有機ＥＬディスプレイが検討されている。この一例を図８及び図９に示す。

図８及び図９は、ＡＭ型有機ＥＬディスプレイの画素内の構成及びその画素配置をそれぞれ示す。図８に示すように、画素１０には、有機ＥＬ素子ＯＬＥＤと、そのアノード端子に接続されたアクティブ素子を有する駆動回路１１とが設けられている。駆動回路１１は、データ線ＤＬと、走査線ＳＬとにそれぞれ接続される。図の例では、走査線ＳＬが１種類の場合を示す。このように有機ＥＬ素子ＯＬＥＤと駆動回路１１とで構成された画素１０は、図９に示すようにマトリックス状（ｍ行×ｎ列）に複数配置され、１行目からｍ行目の走査線ＳＬ１からＳＬｍと１列目からｎ列目のデータ線ＤＬ１からＤＬｎとにそれぞれ接続されている。

このような構成のＡＭ型有機ＥＬディスプレイは、データ線を介して各画素の駆動回路に印加される電圧又は電流信号に従って、駆動回路内のアクティブ素子により有機ＥＬ素子へ供給する電圧、電流等を制御する。こうすることで、有機ＥＬ素子の輝度を調節し、階調表示を行う。駆動回路の構成要素であるアクティブ素子としては、通常、薄膜トランジスタ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が用いられている（特許文献１−４、非特許文献１）。
特表２００２−５１７８０６号公報 特開２００１−１４７６５９号公報 特開２００４−０９３７７７号公報 特開２００５−１８９３７９号公報 Ｊ．Ｈ．Ｊｕｎｇ ｅｔ．ａｌ．，ＳＩＤ ０５ ＤＩＧＥＳＴ ４９．１ Ｆｉｇ．１

前記ＡＭ型有機ＥＬディスプレイにおいて、有機ＥＬ素子の電圧−輝度特性の経時変化が課題となっている。また、駆動回路の構成要素である薄膜トランジスタ（以下、ＴＦＴ）の特性ばらつき、電気的ストレスによるＴＦＴの特性変化も同様に課題となっている。このように特性が変化する、或いはばらつく場合、同一信号を駆動回路に印加しても、有機ＥＬ素子の輝度が変わる。そのため、表示にムラ、輝点、暗点などが現れる。従って、高品質な表示を実現するには、有機ＥＬ素子特性の経時変化やＴＦＴの特性ばらつき・変化の影響を受けにくい駆動回路・駆動方法の開発が必要である。

上記駆動回路のこのような課題に対して、従来技術として、特許文献１、２が提案されている。

特許文献１では、まず、有機ＥＬ素子に電流を供給する駆動（ｐ型）ＴＦＴに、画素外部より有機ＥＬ素子の発光輝度に相当する電流を供給して、その電流が流れるゲート端子−ソース端子間電圧を保持させる。引き続き、ＴＦＴより、保持したゲート端子−ソース端子間電圧により決まる電流を有機ＥＬ素子に供給することで有機ＥＬ素子が発光する。本例では、発光輝度に相当する電流を流すゲート端子−ソース端子間電圧を保持し、ＴＦＴは定電流源として働くため、駆動ＴＦＴの特性がばらついた場合でも、有機ＥＬ素子に供給する電流がばらつかない。

特許文献２では、カレントミラー構成をとる２つのＴＦＴの内、１つが有機ＥＬ素子に電流を供給する駆動（ｐ型）ＴＦＴであり、他の一つが有機ＥＬ素子の発光輝度に相当する電流が、画素外部より供給される負荷（ｐ型）ＴＦＴである。まず、画素外部より電流を供給して、その電流が負荷ＴＦＴに流れるゲート端子−ソース端子間電圧を保持させる。引き続き、保持したゲート端子−ソース端子間電圧により決まる電流を駆動ＴＦＴが有機ＥＬ素子に供給することで有機ＥＬ素子が発光する。ＴＦＴの特性が位置によってばらついても、駆動ＴＦＴと負荷ＴＦＴが近接にあり、同一特性を示すことから、特許文献１と同様に、有機ＥＬ素子に供給する電流がばらつかない。

ＴＦＴのチャネル層の材料として、多結晶シリコン（以下ｐ−Ｓｉと記す）、非晶質シリコン（以下ａ−Ｓｉと記す）、有機半導体（以下ＯＳと記す）、金属酸化物半導体等の半導体が検討されている。ここで、ｐ−Ｓｉはｐｏｌｙｃｒｙｓｔａｌ−Ｓｉ、ａ−Ｓｉはａｍｏｒｐｈｏｕｓ−Ｓｉ、ＯＳはＯｒｇａｎｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒである。

ｐ−Ｓｉ ＴＦＴは、移動度が高く、動作電圧を低くできるが、結晶粒界のために特性ばらつきが大きくなりやすく、また製造コストが高くなる。一方、ａ−Ｓｉや、ＯＳ ＴＦＴは、ｐ−Ｓｉ ＴＦＴに比べ移動度が低いために、動作電圧が高く、消費電力が大きいが、製造ステップ数が少なく、製造コスト抑えることが可能である。また、酸化亜鉛（ＺｎＯ）などの金属酸化物半導体をチャネル層として用いるＴＦＴは、近年、開発が進められており、ａ−Ｓｉや、ＯＳ ＴＦＴよりも高い移動度、かつ、低コストの可能性が報告されている。

ただし、ａ−Ｓｉ、ＯＳ、金属酸化物半導体ＴＦＴは、ｐ−Ｓｉ ＴＦＴと異なり、ｎ型ＴＦＴとｐ型ＴＦＴを同一基板上に形成する相補型ＴＦＴとすることは難しい。例えば、ａ−Ｓｉや金属酸化物では高移動度のｐ型半導体というのが得られておらず、ｐ型ＴＦＴの形成が困難である。また、ＯＳでは、高移動度のｎ型半導体とｐ型半導体の材料が異なるために、工程が２倍となり、安価な製造が難しくなる。従って、これらのＴＦＴを用いた駆動回路は、ｎ型あるいはｐ型のＴＦＴのみで構成する必要がある。

また、ａ−Ｓｉ、ＯＳ、金属酸化物をチャネル層とするＴＦＴは、長時間電圧を印加することによって、電流−電圧特性が変動するため、何らかの手法によってその変動を補償する必要がある。

一方、有機ＥＬ素子は、一般に、アノード電極とカソード電極の間に、少なくとも有機材料による発光層が挟まれた構造を有し、有機材料は、熱や電磁波、水分などの影響を受け特性変化を起こしやすい。このため、有機ＥＬ素子を用いた発光表示デバイスは、駆動回路やアノード電極作成後に、有機材料発光層を形成し、ダメージの少ない真空蒸着などによりカソード電極を作成するという製造過程が好ましい。

そこで、ＡＭ型有機ＥＬディスプレイを、ｎ型ＴＦＴで構成される駆動回路と、下からアノード電極、有機発光層、カソード電極という順で形成される有機ＥＬ素子と、により画素を構成する場合を考える。この場合、特許文献１、２の駆動回路のｐ型ＴＦＴをｎ型ＴＦＴに置き換えただけでは実現できない。なぜなら、特許文献１、２において、ｐ型ＴＦＴをｎ型ＴＦＴに置き換えると、ゲート端子−ドレイン端子間が固定されることになるため、定電流源として機能しないためである。従って、特許文献１、２と異なる駆動回路構成とする必要がある。

特許文献３の図２に提案されている駆動回路は、ｎ型ＴＦＴのみで、特性ばらつきや特性変動の影響を抑えるための技術である。この駆動回路は、有機ＥＬ素子を駆動するｎ型ＴＦＴ（駆動ＴＦＴ）のゲート端子−ソース端子間に容量を備える。有機ＥＬ素子を駆動する電流を設定する期間には、ＴＦＴのゲート端子−ドレイン端子間を導通し、有機ＥＬ素子への経路を遮断し、かつ、外部から電流を供給する。この時、ゲート端子−ソース端子間の電圧は、外部から供給される電流が流れる電圧（設定電圧）となる。有機ＥＬ素子を駆動する期間には、ｎ型ＴＦＴは、設定電圧に従って、有機ＥＬ素子に電流を供給する定電流源として機能する。

近年、有機ＥＬ素子の電流−輝度特性の向上がすすみ、有機ＥＬ素子への供給電流が低下している。また、有機ＥＬディスプレイは、より大型・高精細のものが求められており、配線負荷が増大する傾向にある。従って、特許文献３において、低階調に相当する低い電流を外部から供給する場合、配線負荷を充電するための時間が長くなる。従って、高精細、大画面の表示装置に、特許文献３の駆動回路を適用することは難しい。

例えば、大画面の表示装置の配線負荷を容量４０ｐＦ、抵抗５ｋΩ（時定数０．２μｓｅｃ）とし、外部から供給される電流を設定するのに必要な電圧変動を３Ｖとすると、充電すべき電荷量は１２０ｐＣとなる。これを低階調に相当する１０ｎＡの電流で充電するためには、１２ｍｓｅｃの時間が必要である。一方、高精細テレビの走査線（１２５０）を６０Ｈｚで駆動する際には、１走査線当りの選択期間は１３μｓｅｃとなり、充電することは不可能である。

上記の課題を解決する手段が、特許文献３の図１に提案されている。この駆動回路では、充電電流を１０倍程度まで増やすことができる。しかし、その場合、充電期間は、１２ｍｓｅｃから１．２ｍｓｅｃに短縮することができるが、高精細テレビに用いるには不十分である。

上記の課題を解決する別の手段が、特許文献４の図１の駆動回路である。本駆動回路は、駆動ＴＦＴのしきい値を補正する機能を備える。本回路では、外部からの電圧により、有機ＥＬ素子の駆動電流を設定する。この時、主に、配線負荷の充電期間により、設定期間が決まる。配線負荷の時定数０．２μｓｅｃであるため、９９．８％の充電が終了する時間を設定期間とすると、時定数の６倍の１．２μｓｅｃとなる。従って、本従来技術を用いると高精細テレビの駆動が可能となる。

しかし、本回路において、駆動ＴＦＴのゲート端子−ソース端子間に印加される電圧は、駆動回路内に設けられた２つの容量により分圧された電圧により決定される。従って、高い精度の駆動を実現するためには、２つの容量を画素内に設け、その容量間で正確な容量比を実現する必要がある。

上記課題を解決する別な駆動回路が、非特許文献１に提案されている。本回路も、特許文献４の回路と同様、外部からの電圧により、有機ＥＬ素子の駆動電流を設定するため、設定期間を短くすることができる。さらに、この回路において、駆動ＴＦＴのゲート端子に印加する電圧は１つの容量のみにて決まり、他の１つの容量は保持用としてのみ用いられるため、容量間の比のばらつきが問題にならない。

しかし、この回路において、駆動ＴＦＴのゲート端子−ソース端子間電圧が固定されておらず、駆動ＴＦＴは、定電流源ではなく、ソース端子に電圧を印加するソースフォロワとして動作する。また、駆動ＴＦＴのゲート端子には、駆動ＴＦＴと有機ＥＬ素子のしきい値電圧を補正した電圧が印加される。従って、有機ＥＬ素子の電圧−電流特性の変化が、印加電圧に対し平行移動の場合にのみ、本補正は成立する。

本発明は、このような従来技術では、解決できない課題を解決することを目的とする。

すなわち、本発明は、駆動用トランジスタの特性ばらつきや、電気的ストレスによる特性シフトの影響を抑え、かつ、発光素子に供給する電流を制御する駆動回路を有する発光表示デバイスを提供することを目的とする。

さらに、本発明は、容量を１つとし、ばらつきの要因の少ない駆動回路を提供することを目的とする。

本発明に係る発光表示デバイスは、複数の画素を備える発光表示デバイスであって、前記画素は、アノード端子及びカソード端子を有し、かつ供給される電流で決まる輝度で発光する発光素子と、データ線から供給される制御電圧に基づいて前記発光素子に電流を供給する駆動回路と、を備える。前記駆動回路は、前記発光素子を駆動し、かつゲート端子、ソース端子、及びドレイン端子を有する駆動用トランジスタと、容量素子と、を備える。前記駆動用トランジスタは、前記ゲート端子が第一のスイッチ素子を経由して前記ソース端子と接続され、前記ソース端子が直接あるいは第五のスイッチ素子を経由して前記発光素子のアノード端子と接続される。前記容量素子の一端は直接前記駆動用トランジスタのゲート端子に接続され、前記容量素子の他の一端は第二のスイッチ素子を経由して前記駆動用トランジスタのソース端子に接続され、かつ第三のスイッチを経由して前記データ線に接続される。
また、前記容量素子と前記第一ないし第三のスイッチ素子は、前記駆動トランジスタの電流設定期間に、前記第一のスイッチと前記第三のスイッチが導通し、前記第二のスイッチが非導通になり、前記駆動用トランジスタのドレイン端子の電圧と前記データ線から供給される制御電圧とから決定される電圧と、前記駆動用トランジスタのしきい値電圧と、を加えた電圧を前記容量素子が保持し、前記駆動回路が前記発光素子へ電流を供給する期間に、前記第二のスイッチが導通し、前記第一のスイッチと前記第三のスイッチが非導通になり、前記容量素子に保持された電圧を前記駆動用トランジスタのゲート端子とソース端子との電圧差とすることを特徴とする。

本発明によれば、発光表示デバイスの画素に設けられる駆動回路は、駆動用トランジスタのしきい値電圧に依存することなく、発光素子に供給する電流を設定することができる。

また、本発明によれば、駆動回路内に容量素子は１つであり、その容量値が寄生容量に比べ十分大きければ、発光素子に供給する電流は容量素子に依存しない。

また、本発明によれば、発光素子に電流を供給する際、容量素子の両端が駆動用トランジスタのゲート端子、ソース端子と各々接続している。従って、発光素子の特性に関わらず、駆動用トランジスタは、飽和領域動作において定電流源として動作する。

また、本発明によれば、発光素子に供給する電流の設定を電圧により行うため、負荷の大きい大型、高精細の発光表示デバイスに適用可能である。

また、本発明によれば、駆動回路をｎ型ＴＦＴのみで構成し、発光素子のアノードを駆動回路側に設け、下から、アノード電極、発光層、カソード電極という順に積層する構成が可能である。

また、本発明によれば、ｎ型ＴＦＴとして、キャリア密度が１０１８（ｃｍ−３）以下、かつ電界効果移動度が１（ｃｍ２／Ｖｓ）以上、かつ、オンオフ比が１０６以上である金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いる。これにより、ａ−Ｓｉや、ＯＳ ＴＦＴで構成した場合よりも、消費電力が少なく、室温形成が可能なＴＦＴにより発光表示デバイスが作成できる。さらに、移動度が高いため、必要なＴＦＴサイズが小さくてすみ、高精細化が可能となる。

また、本発明によれば、アモルファス金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いる。これにより、アモルファス層であるため平坦性が高く、特性ばらつきの小さいＴＦＴを形成できる。

以下、本発明に係る発光表示デバイスの実施の形態について、図面を参照して説明する。

以下の実施形態は、有機ＥＬ素子を用いる発光表示デバイスについて説明するが、本発明は、有機ＥＬ素子以外の供給される電流により発光する発光表示デバイスや、供給される電流により任意の機能を示す一般的な電流負荷を用いる電流負荷デバイスにも適用できる。

また、以下の実施形態は、ｎ型ＴＦＴについて説明しているが、以下の説明において、ｎ型ＴＦＴの代わりにｐ型ＴＦＴを用い、有機ＥＬ素子のアノード端子をカソード端子とすれば、同様な動作が可能である。

ここで、以下の実施形態に使用されるＴＦＴは、ＴＦＴ特性を現すパラメータの内、しきい値電圧がばらつく、あるいは、電気的ストレスによるＴＦＴ特性シフトとして、しきい値電圧シフトが見られるものである。移動度のばらつき、あるいは、シフトは、求められる電流負荷デバイスの仕様の範囲内であるとする。

また、以下の実施形態における上記しきい値とは、理想的には、ドレイン−ソース端子間に電流を流すことができる最小のゲート−ソース端子間電圧のことをいう。現実のＴＦＴ素子では、しきい値以下の電圧でも、ドレイン−ソース端子間に電流が流れる。しかし、しきい値以下の電圧においては、電圧が低下するに従い、その電流が急激に低下する。

さらに、実際の回路においては、当該しきい値は、素子や材料の特性上必ずしも一定の値となるものではなく、接続する端子と、印加する電圧との関係で決まるものである。

以下の実施形態における具体的な例としては、以下のようになる。

１）ソース端子をオープン、かつ、ゲート−ドレイン端子を接続し、電圧Ｖを印加した場合には、ドレイン端子よりソース端子に電圧が充電される。一定期間後のゲート−ドレイン端子電圧Ｖとソース端子電圧Ｖ１の電圧差Ｖ−Ｖ１（Ｖ＞Ｖ１）がしきい値となる。

２）逆に、ソース端子に電圧Ｖを印加し、かつ、ゲートードレイン端子を接続し、電圧Ｖよりも十分高い電圧を印加後、オープンにした場合には、ドレイン端子の電圧がソース端子に放電される。一定期間後のゲート−ドレイン端子電圧Ｖ２とソース端子電圧Ｖとの電圧差Ｖ２−Ｖ（Ｖ２＞Ｖ）がしきい値となる。

以下、有機ＥＬ素子を用いた発光表示デバイスについて最良の形態を説明するが、前述の通り、本発明は、有機ＥＬ素子に限定されるものではなく、他の電流駆動型発光素子や電流負荷にも適用できる。さらに、以下では、駆動回路内のＴＦＴとして、キャリア密度が１０１８（ｃｍ−３）以下であるアモルファス金属酸化物半導体をチャネル層としたｎ型ＴＦＴを用いる。このｎ型ＴＦＴは、電界効果移動度が１（ｃｍ２／Ｖｓ）以上、かつ、オンオフ比が１０６以上である。本発明はこれに限らず、ａ−Ｓｉ ＴＦＴや、ＯＳ ＴＦＴにも適用できる。さらに、他の半導体材料をチャネル層とする、ｎ型ＴＦＴのみで構成される場合にも適用可能である。なお、以下の説明では、発光表示デバイスの画素配置に関しては、走査線が１種類ではなく、複数種類配置される以外は、前述した図９と同様であるため、その詳細を割愛し、画素の構成及び動作を中心に説明する。

（第一の実施形態）
本発明の第一の実施形態における有機ＥＬ素子を用いた発光表示デバイス（以下、有機ＥＬディスプレイ）の画素の構成を図１に示す。

本実施形態による有機ＥＬディスプレイは、各画素１０に、カソード端子がＧＮＤ（接地）線（以下、ＧＮＤ）に接続（接地）している有機ＥＬ素子（以下、ＯＬＥＤ）と、そのＯＬＥＤのアノード端子に接続される駆動回路１１とを備える。

ＯＬＥＤは、アノード端子とカソード端子の間に、有機材料による発光層が挟まれた構造を有し、駆動回路１１から供給される電流に応じた輝度で発光する。駆動回路１１からＯＬＥＤへ供給される電流は、データ線からの制御電圧に基づいて決定される。

駆動回路１１は、ＯＬＥＤを駆動し、かつゲート端子、ソース端子、ドレイン端子を有する駆動用トランジスタと、一端がＤ−ＴＦＴのゲート端子に接続されている容量素子Ｃと、複数のスイッチ素子とを有する。

駆動用トランジスタは、ｎ型薄膜トランジスタ（以下、Ｄ−ＴＦＴ）で構成される。Ｄ−ＴＦＴは、ドレイン端子が電源線ＶＳと接続され、ゲート端子が容量素子Ｃの一端に接続される。また、Ｄ−ＴＦＴのソース端子はＯＬＥＤのアノード端子とスイッチ素子を経由して接続されている。尚、Ｄ−ＴＦＴのソース端子は直接ＯＬＥＤのアノード端子と接続されていてもよい。

容量素子Ｃと複数のスイッチ素子は、駆動回路１１がＯＬＥＤへ電流を供給する時に、Ｄ−ＴＦＴのゲート端子電圧を、ＯＬＥＤへの電流を供給する電圧と、Ｄ−ＴＦＴのしきい値電圧と、Ｄ−ＴＦＴのソース端子電圧を加えた電圧とする昇圧部を構成する。

複数のスイッチ素子は、第一から第五のスイッチ素子を有する。

第一のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ１）で構成される。ＴＦＴ１は、ソース／ドレイン端子の一端がＤ−ＴＦＴのソース端子と接続され、ソース／ドレイン端子の他端がＤ−ＴＦＴのゲート端子と接続される。

第二のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ２）で構成される。ＴＦＴ２は、ソース／ドレイン端子の一端がＤ−ＴＦＴのソース端子と接続され、ソース／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続されていない一端）と接続されている。

第三のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ３）で構成される。ＴＦＴ３は、ソース端子／ドレイン端子の一端がデータ線ＤＬに接続され、ソース端子／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続されていない一端）と接続されている。データ線ＤＬは、階調相当の電圧である制御電圧を印加可能な構成となっている。

第四のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ４）で構成される。ＴＦＴ４は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのソース端子に接続され、ソース端子／ドレイン端子の他端が参照電圧Ｖｒｅｆを供給する参照電圧線Ｖｒと接続されている。

第五のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ５）で構成される。ＴＦＴ５は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのソース端子に接続され、ソース端子／ドレイン端子の他端がＯＬＥＤのアノード端子と接続されている。

有機ＥＬディスプレイは、さらにＧＮＤ、参照電圧線Ｖｒのほか、データ線ＤＬと、第一から第三の走査線ＳＬ１からＳＬ３と、電源線ＶＳとを有する。データ線ＤＬは、ＴＦＴ３のソース端子／ドレイン端子のいずれかと接続され、Ｄ−ＴＦＴからＯＬＥＤに供給する電流を制御する制御電圧ＶＤを供給する。第一の走査線ＳＬ１は、ＴＦＴ１、ＴＦＴ３のゲート端子と接続され、電圧信号ＳＶ１を供給する。第二の走査線ＳＬ２は、ＴＦＴ２、ＴＦＴ５のゲート端子と接続され、電圧信号ＳＶ２を供給する。第三の走査線ＳＬ３は、ＴＦＴ４のゲート端子と接続され、電圧信号ＳＶ３を供給する。電源線ＶＳは、電圧ＶＳ１とＶＳ２のいずれかを供給する（電源線ＶＳの電圧を変動する手段に対応する）。

ここで、電源線ＶＳの電圧ＶＳ１、ＶＳ２は、Ｄ−ＴＦＴのしきい値電圧をＶｔとすれば、ＶＳ１＞ＶＳ２、かつ、Ｖｒｅｆ―Ｖｔ＞ＶＳ２を満たす。さらに、電圧ＶＳ１は、ＯＬＥＤに電流を供給する際、Ｄ−ＴＦＴが飽和領域で動作する電圧とする。かつ、容量素子Ｃの容量値は、Ｄ−ＴＦＴに関するオーバーラップ容量などの寄生容量の総和の３倍以上とする。

本実施形態の動作のタイミングチャートを図２に示し、以下にその動作を示す。

まず、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨ（Ｈｉｇｈ）レベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬ（Ｌｏｗ）レベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＨレベル、電源線ＶＳを電圧ＶＳ２とする。この期間（以下、リセット期間）では、ＴＦＴ１、ＴＦＴ３が導通状態（ＯＮ）に、ＴＦＴ２、ＴＦＴ５が非導通状態（ＯＦＦ）に、ＴＦＴ４が導通状態（ＯＮ）となる。本期間において、Ｄ−ＴＦＴのゲート端子、ソース端子電圧は、共に参照電圧線Ｖｒの参照電圧Ｖｒｅｆとなる。また、ドレイン端子電圧は、電源線ＶＳの電圧ＶＳ２となる。さらに、容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）の電圧は、データ線ＤＬの制御電圧ＶＤとなる。

引き続き、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＬレベル、電源線ＶＳを電圧ＶＳ２とする。この期間（以下、電圧書き込み期間）では、ＴＦＴ１、ＴＦＴ３がＯＮに、ＴＦＴ２、ＴＦＴ５がＯＦＦに、ＴＦＴ４がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのゲート端子、ソース端子電圧は、共に電源線ＶＳの電圧ＶＳ２とＤ−ＴＦＴのしきい値電圧Ｖｔとの和ＶＳ２＋Ｖｔとなる。また、ドレイン端子電圧は、電源線ＶＳの電圧ＶＳ２となる。さらに、容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）の電圧は、データ線ＤＬの制御電圧ＶＤとなる。この結果、容量素子Ｃの両端には、電圧差ＶＳ２＋Ｖｔ−ＶＤが保持される。

本実施形態では、リセット期間と電圧書き込み期間を合わせ、ＴＦＴ１、ＴＦＴ３がＯＮ、ＴＦＴ２、ＴＦＴ５がＯＦＦする期間を電流設定期間とする。

この後、第一の走査線ＳＬ１の電圧信号ＳＶ１をＬレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＨレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＬレベル、電源線ＶＳを電圧ＶＳ１とする。この期間（以下、発光期間）では、ＴＦＴ１、ＴＦＴ３がＯＦＦ、ＴＦＴ２、ＴＦＴ５がＯＮ、ＴＦＴ４がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのゲート端子−ソース端子の電圧差は、Ｄ−ＴＦＴのソース端子の電圧が変動しても、チャージポンプ効果により、ＶＳ２＋Ｖｔ−ＶＤが保持される。

つまり、本実施形態では、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧（ＶＳ２）とデータ線から供給される制御電圧（ＶＤ）とから決定される電圧は、次の通りである。すなわち、この電圧は、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧（ＶＳ２）からデータ線より供給される制御電圧（ＶＤ）を減算した電圧（ＶＳ２−ＶＤ）である。

よって、駆動用トランジスタのゲート端子とソース端子との電圧差（Ｖｇ−Ｖｓ）は、次の通りである。すなわち、この電圧差は、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧とデータ線から供給される制御電圧とから決定される電圧と、駆動用トランジスタのしきい値電圧（Ｖｔ）とを加えた電圧であり、Ｖｇ−Ｖｓ＝ＶＳ２＋Ｖｔ−ＶＤとなる。ここで、ＶｇはＤ−ＴＦＴのゲート端子電圧、ＶｓはＤ−ＴＦＴのソース端子電圧である。

ＯＬＥＤを発光させる際は、Ｄ−ＴＦＴのしきい値電圧がＶｔであるので、ＶＳ２−ＶＤ＞０、ＶＳ２−ＶＤ＜ＶＳ１、かつ、電源線ＶＳの電圧ＶＳ１が十分高く、Ｄ−ＴＦＴが飽和領域で動作するように電圧を設定する。

この時、Ｄ−ＴＦＴは、次の式で表される電流ＩＤをＯＬＥＤに与える。
ＩＤ＝０．５×β×（Ｖｇ−Ｖｓ−Ｖｔ）２＝０．５×β×（ＶＳ２−ＶＤ）２また、βは、Ｄ−ＴＦＴの電流能力を示すパラメータであり、Ｄ−ＴＦＴの移動度、ゲート容量、サイズに依存する。

これによると、電流ＩＤは、データ線ＤＬの制御電圧ＶＤでコントロールでき、ＯＬＥＤは、その電流−輝度特性に従い、与えられた電流ＩＤに相当する明るさで発光する。

有機ＥＬディスプレイの表示動作では、例えば、上記動作を同一行の画素１０に対し同時に行い、それを全行に対し順次行うことで、１画面分の表示を行う。１画面分の表示期間は、フレームと呼ばれる。このフレームを１／６０秒ごとに繰り返し、表示を書き換えることで、画像を表示する。

したがって、本実施形態において、電流ＩＤを表す式より明らかなように、Ｄ−ＴＦＴは、しきい値Ｖｔに影響を受けない電流ＩＤをＯＬＥＤに供給することが可能となる。従って、Ｄ−ＴＦＴのしきい値電圧Ｖｔがばらついたり、電気的ストレスにより変動したりする場合においても、ＯＬＥＤに供給する電流は変わらず、定電流源として動作する。これにより、ムラのない高品質な表示が可能である。

また、本実施形態において、駆動回路内に用いている容量は１つだけであり、容量比精度の課題とは無関係となる。

また、本実施形態において、電流ＩＤは電圧により制御するため、高速に動作でき、負荷の大きい大型、高精細の発光表示デバイスに適用可能である。

また、本実施形態において、駆動回路をｎ型ＴＦＴのみで構成しているにも関わらず、ＯＬＥＤのアノードを駆動回路側に設ける構成が可能である。

また、本実施形態において、データ線ＤＬの制御電圧ＶＤは、正電圧、負電圧どちらでも可能である。

また、本実施形態において、ｎ型ＴＦＴとして、キャリア密度が１０１８（ｃｍ−３）以下、かつ電界効果移動度が１（ｃｍ２／Ｖｓ）以上である金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いることができる。金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いることより、ａ−ＳｉやＯＳ ＴＦＴで構成した場合よりも、消費電力が少なく、室温形成が可能なＴＦＴにより発光表示デバイスが作成できる。さらに、移動度が高いため、必要なＴＦＴサイズが小さくてすみ、高精細化が可能となる。

また、本実施形態において、アモルファス金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いている。これにより、アモルファス層であるため平坦性が高く、特性ばらつきの小さいＴＦＴを形成できる。

さらに、本実施形態において、発光期間内で、ＴＦＴ５を非導通とする、あるいは、ＶＳの電圧をＤ−ＴＦＴがＯＬＥＤに電流を供給しない電圧とする、等の手段により、ＯＬＥＤが発光しない期間を設けることができる。このような期間を設けることで、人間の目に対する動画表示を高品質化することが可能である。

また、第一の走査線ＳＬ１を２つに分け、ＴＦＴ１のゲート端子に接続する走査線ＳＬ１−１と、ＴＦＴ３のゲート端子に接続する走査線ＳＬ１−２を設ける。さらに、走査線ＳＬ１−１の電圧信号ＳＶ１−１は、走査線ＳＬ１−２の電圧信号ＳＶ１−２よりも、早くＨレベルからＬレベルへ遷移するようにする。これにより、ＴＦＴ１電流設定期間から発光期間へ変わる際、ＴＦＴ１の導通から非導通への遷移を、ＴＦＴ２、ＴＦＴ５の非導通から導通への遷移や、ＴＦＴ３の導通から非導通への遷移よりも早く行う。この場合、容量素子Ｃに保持される電圧は、他のＴＦＴが動作することに起因する誤差要因、例えばノイズ、の影響を受けにくくなり、より高精度の動作が可能となる。

（第二の実施形態）
本発明の第二の実施形態における有機ＥＬ素子を用いた発光表示デバイスの画素の構成は、第一の実施形態と同じである。ただし、本実施形態において、電源線ＶＳの電圧ＶＳ２は一定であり、Ｄ−ＴＦＴのしきい値電圧をＶｔとすれば、Ｖｒｅｆ―Ｖｔ＞ＶＳ２を満たす。つまり、第一、第二、第三の走査線ＳＬ１、ＳＬ２、ＳＬ３の電圧信号ＳＶ１、ＳＶ２、ＳＶ３を除き、最も高い電圧が参照電圧線Ｖｒの参照電圧Ｖｒｅｆとなる。さらに、電源線ＶＳの電圧ＶＳ２は、ＯＬＥＤに電流を供給する際、Ｄ−ＴＦＴが飽和領域で動作する電圧とする。

本実施形態の動作のタイミングチャートを図３に示す。本実施形態の動作は、前述の通り、電源線ＶＳの電圧ＶＳ２が一定であるほかは、第一の実施形態と同じである。

本実施の形態は、第一の実施形態と同様の効果が得られる。さらに、電源線ＶＳの電圧を変動する手段が必要ではないため、有機ＥＬを用いた発光表示デバイスとしての構成が簡単となる。

（第三の実施形態）
本発明の第三の実施形態における有機ＥＬ素子を用いた発光表示デバイスの画素の構成を図４に示す。第一の実施形態と同様の構成要素については、その説明を簡略又は省略する。

本実施形態は、各画素１０に、カソード端子がＧＮＤ（接地）線（以下、ＧＮＤ）に接続（接地）している有機ＥＬ素子（以下、ＯＬＥＤ）と、そのＯＬＥＤのアノード端子に接続される駆動回路１１とを備える。

駆動回路１１は、ＯＬＥＤを駆動し、かつゲート端子、ソース端子、ドレイン端子を有する駆動用トランジスタと、一端がＤ−ＴＦＴのゲート端子に接続されている容量素子Ｃと、複数のスイッチ素子とを有する。

駆動用トランジスタは、ｎ型ＴＦＴ（以下、Ｄ−ＴＦＴ）で構成される。Ｄ−ＴＦＴは、ドレイン端子が電源線ＶＳと接続され、ゲート端子が容量素子Ｃの一端に接続される。

複数のスイッチ素子は、第一から第五のスイッチ素子を有する。

第一のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ１）で構成される。ＴＦＴ１は、ソース／ドレイン端子の一端がＤ−ＴＦＴのソース端子と接続され、ソース／ドレイン端子の他端がＤ−ＴＦＴのゲート端子と接続されている。

第二のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ２）で構成される。ＴＦＴ２は、ソース／ドレイン端子の一端がＤ−ＴＦＴのソース端子と接続され、ソース／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）と接続される。

第三のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ３）で構成される。ＴＦＴ３は、ソース端子／ドレイン端子の一端がデータ線ＤＬに接続され、ソース端子／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）と接続されている。

第四のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ４）で構成される。ＴＦＴ４は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのソース端子に接続され、ソース端子／ドレイン端子の他端がＤ−ＴＦＴのドレイン端子と接続されている。

第五のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ５）で構成される。ＴＦＴ５は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのソース端子に接続され、ソース端子／ドレイン端子の他端がＯＬＥＤのアノード端子と接続されている。

有機ＥＬディスプレイは、さらにＧＮＤ、データ線ＤＬと、第一から第三の走査線ＳＬ１からＳＬ３と、電源線ＶＳとを有する。データ線ＤＬは、ＴＦＴ３のソース端子／ドレイン端子のいずれかと接続され、Ｄ−ＴＦＴからＯＬＥＤに供給する電流を制御する制御電圧ＶＤを供給する。第一の走査線ＳＬ１は、ＴＦＴ１、ＴＦＴ３のゲート端子と接続され、電圧信号ＳＶ１を供給する。第二の走査線ＳＬ２は、ＴＦＴ２、ＴＦＴ５のゲート端子と接続され、電圧信号ＳＶ２を供給する。第三の走査線ＳＬ３は、ＴＦＴ４のゲート端子と接続され、電圧信号ＳＶ３を供給する。電源線ＶＳは、電圧ＶＳ１とＶＳ２のいずれかを供給する。

ここで、電源線ＶＳの電圧ＶＳ１、ＶＳ２は、Ｄ−ＴＦＴのしきい値電圧をＶｔとすれば、ＶＳ１―Ｖｔ＞ＶＳ２を満たす。さらに、電圧ＶＳ１は、ＯＬＥＤに電流を供給する際、Ｄ−ＴＦＴが飽和領域で動作する電圧とする。かつ、容量素子Ｃの容量値は、Ｄ−ＴＦＴに関するオーバーラップ容量などの寄生容量の総和の３倍以上とする。

本実施形態の動作のタイミングチャートを図５に示し、以下にその動作を示す。

まず、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＨレベル、電源線ＶＳを電圧ＶＳ１とする。この期間（以下、リセット期間）では、ＴＦＴ１、ＴＦＴ３が導通状態（ＯＮ）に、ＴＦＴ２、ＴＦＴ５が非導通状態（ＯＦＦ）に、ＴＦＴ４が導通状態（ＯＮ）となる。本期間において、Ｄ−ＴＦＴのゲート端子、ソース端子、ドレイン端子電圧は、共に電源線ＶＳの電圧ＶＳ１となる。さらに、容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）の電圧は、データ線ＤＬの電圧ＶＤとなる。

引き続き、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＬレベル、電源線ＶＳを電圧ＶＳ２とする。この期間（以下、電圧書き込み期間）では、ＴＦＴ１、ＴＦＴ３がＯＮに、ＴＦＴ２、ＴＦＴ５がＯＦＦに、ＴＦＴ４がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのゲート端子、ソース端子電圧は、共に電源線ＶＳの電圧ＶＳ２とＤ−ＴＦＴのしきい値電圧Ｖｔとの和ＶＳ２＋Ｖｔとなる。また、ドレイン端子電圧は、電源線ＶＳの電圧ＶＳ２となる。さらに、容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）の電圧は、データ線ＤＬの電圧ＶＤとなる。この結果、容量素子Ｃの両端には、電圧差ＶＳ２＋Ｖｔ−ＶＤが保持される。

本実施形態では、リセット期間と電圧書き込み期間を合わせ、ＴＦＴ１、ＴＦＴ３がＯＮ、ＴＦＴ２、ＴＦＴ５がＯＦＦする期間を電流設定期間とする。

この後、第一の走査線ＳＬ１の電圧信号ＳＶ１をＬレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＨレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＬレベル、電源線ＶＳを電圧ＶＳ１とする。この期間（以下、発光期間）では、ＴＦＴ１、ＴＦＴ３がＯＦＦ、ＴＦＴ２、ＴＦＴ５がＯＮ、ＴＦＴ４がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのゲート端子−ソース端子の電圧差は、Ｄ−ＴＦＴのソース端子の電圧が変動しても、チャージポンプ効果により、ＶＳ２＋Ｖｔ−ＶＤが保持される。

つまり、本実施形態では、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧（ＶＳ２）とデータ線から供給される制御電圧（ＶＤ）とから決定される電圧が、ＶＳ２−ＶＤである。

よって、駆動用トランジスタのゲート端子とソース端子との電圧差（Ｖｇ−Ｖｓ）は、次の通りである。すなわち、この電圧差は、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧とデータ線から供給される制御電圧とから決定される電圧と、駆動用トランジスタのしきい値電圧（Ｖｔ）とを加えた電圧であり、Ｖｇ−Ｖｓ＝ＶＳ２＋Ｖｔ−ＶＤとなる。ここで、ＶｇはＤ−ＴＦＴのゲート端子電圧、ＶｓはＤ−ＴＦＴのソース端子電圧である。

Ｄ−ＴＦＴのしきい値電圧がＶｔであるので、ＶＳ２−ＶＤ＞０、ＶＳ２−ＶＤ＜ＶＳ１、かつ、電源線ＶＳの電圧ＶＳ１が十分高く、Ｄ−ＴＦＴが飽和領域で動作するように電圧を設定する。

この時、Ｄ−ＴＦＴは、次の式で表される電流ＩＤをＯＬＥＤに与える。
ＩＤ＝０．５×β×（Ｖｇ−Ｖｓ−Ｖｔ）２＝０．５×β×（ＶＳ２−ＶＤ）２また、βは、Ｄ−ＴＦＴの電流能力を示すパラメータであり、Ｄ−ＴＦＴの移動度、ゲート容量、サイズに依存する。

これによると、電流ＩＤは、ＶＤでコントロールでき、ＯＬＥＤは、その電流−輝度特性に従い、与えられた電流ＩＤに相当する明るさで発光する。

有機ＥＬディスプレイの表示動作では、例えば、上記動作を同一行の画素に対し同時に行い、それを全行に対し順次行うことで、１画面分の表示を行う。１画面分の表示期間は、フレームと呼ばれる。このフレームを１／６０秒ごとに繰り返し、表示を書き換えることで、画像を表示する。

本実施形態は、第一の実施形態で述べたものと同様の効果が得られる。さらに、参照電圧線Ｖｒを必要としないため、構成が簡単となる。

（第四の実施形態）
本発明の第四の実施形態における有機ＥＬ素子を用いた発光表示デバイスの画素の構成を図６に示す。第一の実施形態と同様の構成要素については、その説明を簡略又は省略する。

本実施形態は、各画素１０に、カソード端子がＧＮＤ（接地）線（以下、ＧＮＤ）に接続（接地）している有機ＥＬ素子（以下、ＯＬＥＤ）と、そのＯＬＥＤのアノード端子に接続される駆動回路１１とを備える。

駆動回路１１は、ＯＬＥＤを駆動し、かつゲート端子、ソース端子、ドレイン端子を有する駆動用トランジスタと、一端がＤ−ＴＦＴのゲート端子に接続されている容量素子Ｃと、複数のスイッチ素子とを有する。

駆動用トランジスタは、ｎ型ＴＦＴ（以下、Ｄ−ＴＦＴ）で構成される。Ｄ−ＴＦＴは、ドレイン端子が電源線ＶＳと接続され、ゲート端子が容量素子Ｃの一端に接続している。

複数のスイッチ素子は、第一から第四のスイッチ素子を有する。

第一のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ１）で構成される。ＴＦＴ１は、ソース／ドレイン端子の一端がＤ−ＴＦＴのソース端子と接続され、ソース／ドレイン端子の他端がＤ−ＴＦＴのゲート端子と接続されている。

第二のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ２）で構成される。ＴＦＴ２は、ソース／ドレイン端子の一端がＤ−ＴＦＴのソース端子と接続され、ソース／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）と接続されている。

第三のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ３）で構成される。ＴＦＴ３は、ソース端子／ドレイン端子の一端がデータ線ＤＬに接続され、ソース端子／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）と接続されている。

第四のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ４）で構成される。ＴＦＴ４は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのソース端子に接続され、ソース端子／ドレイン端子の他端が参照電圧Ｖｒｅｆを供給する参照電圧線Ｖｒと接続されている。

有機ＥＬディスプレイは、さらにＧＮＤ、参照電圧線Ｖｒのほか、データ線ＤＬと、第一から第三の走査線ＳＬ１からＳＬ３と、電源線ＶＳとを有する。データ線ＤＬは、ＴＦＴ３のソース端子／ドレイン端子のいずれかと接続され、Ｄ−ＴＦＴからＯＬＥＤに供給する電流を制御する制御電圧ＶＤを供給する。第一の走査線ＳＬ１は、ＴＦＴ１、ＴＦＴ３のゲート端子と接続され、電圧信号ＳＶ１を供給する。第二の走査線ＳＬ２は、ＴＦＴ２のゲート端子と接続され、電圧信号ＳＶ２を供給する。第三の走査線ＳＬ３は、ＴＦＴ４のゲート端子と接続され、電圧信号ＳＶ３を供給する。電源線ＶＳは、電圧ＶＳ１とＶＳ２のいずれかを供給する。

ここで、電源線ＶＳの電圧ＶＳ１、ＶＳ２は、Ｄ−ＴＦＴのしきい値電圧をＶｔとすれば、ＶＳ１＞ＶＳ２、かつ、Ｖｒｅｆ―Ｖｔ＞ＶＳ２を満たす。さらに、電源線ＶＳの電圧ＶＳ１は、ＯＬＥＤに電流を供給する際、Ｄ−ＴＦＴが飽和領域で動作する電圧とする。また、参照電圧Ｖｒｅｆは、ＯＬＥＤが電流を流し、発光するしきい値電圧以下とする。ここで、本実施形態では、電源線ＶＳの電圧ＶＳ２をＧＮＤとし、データ線ＤＬの制御電圧ＶＤを負電圧とする。かつ、容量素子Ｃの容量値は、Ｄ−ＴＦＴに関するオーバーラップ容量などの寄生容量の総和の３倍以上とする。

本実施形態の動作のタイミングチャートを図７に示し、以下にその動作を示す。

まず、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＨレベル、電源線ＶＳを電圧ＶＳ２とする。この期間（以下、リセット期間）では、ＴＦＴ１、ＴＦＴ３が導通状態（ＯＮ）に、ＴＦＴ２が非導通状態（ＯＦＦ）に、ＴＦＴ４が導通状態（ＯＮ）となる。本期間において、Ｄ−ＴＦＴのゲート端子、ソース端子電圧は、共に参照電圧線Ｖｒの参照電圧Ｖｒｅｆとなる。また、ドレイン端子電圧は、電源線ＶＳの電圧ＶＳ２となる。さらに、容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）の電圧は、データ線ＤＬの電圧ＶＤとなる。

引き続き、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２のＳＶ２をＬレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＬレベル、電源線Ｓを電圧ＶＳ２とする。この期間（以下、電圧書き込み期間）では、ＴＦＴ１、ＴＦＴ３がＯＮに、ＴＦＴ２がＯＦＦに、ＴＦＴ４がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのゲート端子、ソース端子電圧は、共に電源線ＶＳの電圧ＶＳ２とＤ−ＴＦＴのしきい値電圧Ｖｔとの和ＶＳ２＋Ｖｔとなる。また、ドレイン端子電圧は、電源線ＶＳの電圧ＶＳ２となる。さらに、容量素子Ｃの他端（Ｄ−ＴＦＴのゲート端子と接続していない一端）の電圧は、データ線ＤＬの電圧となる。この結果、容量素子Ｃの両端には、電圧差ＶＳ２＋Ｖｔ−ＶＤが保持される。

本実施形態では、リセット期間と電圧書き込み期間を合わせ、ＴＦＴ１、ＴＦＴ３がＯＮ、ＴＦＴ２がＯＦＦする期間を電流設定期間とする。本期間において、ＯＬＥＤに電流は流れない。

この後、第二の走査線ＳＬ１の電圧信号ＳＶ１をＬレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＨレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＬレベル、電源線ＶＳを電圧ＶＳ１とする。この期間（以下、発光期間）では、ＴＦＴ１、ＴＦＴ３がＯＦＦ、ＴＦＴ２がＯＮ、ＴＦＴ４がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのゲート端子−ソース端子の電圧差は、Ｄ−ＴＦＴのソース端子の電圧が変動しても、チャージポンプ効果により、ＶＳ２＋Ｖｔ−ＶＤが保持される。

つまり、本実施形態では、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧（ＶＳ２）とデータ線から供給される制御電圧（ＶＤ）とから決定される電圧が、ＶＳ２−ＶＤである。

よって、駆動用トランジスタのゲート端子とソース端子との電圧差（Ｖｇ−Ｖｓ）は、次の通りである。すなわち、この電圧差は、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧とデータ線から供給される制御電圧とから決定される電圧と、駆動用トランジスタのしきい値電圧（Ｖｔ）とを加えた電圧であり、Ｖｇ−Ｖｓ＝ＶＳ２＋Ｖｔ−ＶＤとなる。ここで、ＶｇはＤ−ＴＦＴのゲート端子電圧、ＶｓはＤ−ＴＦＴのソース端子電圧である。

Ｄ−ＴＦＴのしきい値電圧がＶｔであるので、ＶＳ２−ＶＤ＞０、ＶＳ２−ＶＤ＜ＶＳ１、かつ、電源線ＶＳの電圧ＶＳ１が十分高く、Ｄ−ＴＦＴが飽和領域で動作するように電圧を設定する。

この時、Ｄ−ＴＦＴは、次の式で表される電流ＩＤをＯＬＥＤに与える。
ＩＤ＝０．５×β×（Ｖｇ−Ｖｓ−Ｖｔ）２＝０．５×β×（ＶＳ２−ＶＤ）２また、βは、Ｄ−ＴＦＴの電流能力を示すパラメータであり、Ｄ−ＴＦＴの移動度、ゲート容量、サイズに依存する。

これによると、電流ＩＤは、データ線ＤＬの制御電圧ＶＤでコントロールでき、ＯＬＥＤは、その電流−輝度特性に従い、与えられた電流ＩＤに相当する明るさで発光する。

有機ＥＬディスプレイの表示動作では、例えば、上記動作を同一行の画素に対し同時に行い、それを全行に対し順次行うことで、１画面分の表示を行う。１画面分の表示期間は、フレームと呼ばれる。このフレームを１／６０秒ごとに繰り返し、表示を書き換えることで、画像を表示する。

本実施形態は、第一の実施形態で述べたものと同様の効果が得られる。さらに、第一の実施形態と異なり、ＴＦＴ５を必要としないため、構成が簡単となる。

第一の実施形態から第四の実施形態において、画素内の駆動回路は、電流設定期間において、容量素子Ｃが、Ｄ−ＴＦＴのゲート端子−ソース端子間に、Ｄ−ＴＦＴのしきい値電圧のＯＬＥＤに供給する電流を設定する電圧の和を保持する。従って、Ｄ−ＴＦＴのしきい値電圧に依存することなく、ＯＬＥＤに供給する電流を設定することができる。

また、駆動回路内に容量素子Ｃは１つであり、その容量値が寄生容量に比べ十分大きければ、ＯＬＥＤに供給する電流は容量素子Ｃに依存しない。

また、本実施形態によれば、ＯＬＥＤに供給する電流の設定を電圧により行うため、負荷の大きい大型、高精細の発光表示デバイスに適用可能である。

また、本実施形態によれば、駆動回路をｎ型ＴＦＴのみで構成し、ＯＬＥＤのアノードを駆動回路側に設け、下から、アノード電極、有機材料発光層、カソード電極という順に積層する構成が可能である。

また、本実施形態によれば、ｎ型ＴＦＴとして、キャリア密度が１０１８（ｃｍ−３）以下、かつ電界効果移動度が１（ｃｍ２／Ｖｓ）以上である金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いる。これにより、ａ−ＳｉやＯＳ ＴＦＴで構成した場合よりも、消費電力が少なく、室温形成が可能なＴＦＴにより発光表示デバイスが作成できる。さらに、移動度が高いため、必要なＴＦＴサイズが小さくてすみ、高精細化が可能となる。

また、本実施形態によれば、アモルファス金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いる。これにより、アモルファス層であるため平坦性が高く、特性ばらつきの小さいＴＦＴを形成できる。

（第一の参考例）
本発明の第一の参考例における有機ＥＬ素子を用いた発光表示デバイスの画素の構成を図１０に示す。

本参考例による有機ＥＬディスプレイは、各画素１０に、カソード端子がＧＮＤ（接地）線（以下、ＧＮＤ）に接続（接地）している有機ＥＬ素子（以下、ＯＬＥＤ）と、そのＯＬＥＤのアノード端子に接続される駆動回路１１とを備える。

ＯＬＥＤは、アノード端子とカソード端子の間に、有機材料による発光層が挟まれた構造を有し、駆動回路１１から供給される電流に応じた輝度で発光する。

駆動回路１１は、ＯＬＥＤを駆動し、かつゲート端子、ソース端子、ドレイン端子を有する駆動用トランジスタと、一端がＤ−ＴＦＴのソース端子に接続されている容量素子Ｃと、複数のスイッチ素子とを有する。

駆動用トランジスタは、ｎ型ＴＦＴ（以下、Ｄ−ＴＦＴ）で構成される。Ｄ−ＴＦＴは、ドレイン端子が電源線ＶＳと接続されている。

容量素子Ｃと複数のスイッチ素子は、駆動回路１１がＯＬＥＤへ電流を供給する時に、Ｄ−ＴＦＴのゲート端子電圧を、ＯＬＥＤへの電流を供給する電圧と、Ｄ−ＴＦＴのしきい値電圧と、Ｄ−ＴＦＴのソース端子電圧を加えた電圧とする昇圧部を構成する。

複数のスイッチ素子は、第一から第四のスイッチ素子を有する。

第一のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ１）で構成される。ＴＦＴ１は、ソース／ドレイン端子の一端がＤ−ＴＦＴのドレイン端子と接続され、ソース／ドレイン端子の他端がＤ−ＴＦＴのゲート端子と接続されている。

第二のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ２）で構成される。ＴＦＴ２は、ソース／ドレイン端子の一端がＤ−ＴＦＴのゲート端子と接続され、ソース／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続されていない一端）と接続されている。

第三のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ３）で構成される。ＴＦＴ３は、ソース端子／ドレイン端子の一端がデータ線ＤＬに接続され、ソース端子／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続されていない一端）と接続されている。

第四のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ４）で構成される。ＴＦＴ４は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのソース端子に接続され、ソース端子／ドレイン端子の他端がＯＬＥＤのアノード端子と接続されている。

有機ＥＬディスプレイは、さらにＧＮＤのほか、データ線ＤＬと、第一、第二の走査線ＳＬ１、ＳＬ２と、電源線ＶＳとを有する。データ線ＤＬは、Ｄ−ＴＦＴからＯＬＥＤに供給する電流を制御する制御電圧ＶＤを供給する。電源線ＶＳは、電圧ＶＳ１を供給する。第一の走査線ＳＬ１は、ＴＦＴ１、ＴＦＴ３のゲート端子と接続され、電圧信号ＳＶ１を供給する第二の走査線ＳＬ２は、ＴＦＴ２、ＴＦＴ４のゲート端子と接続され、電圧信号ＳＶ２を供給する。

ここで、電源線ＶＳの電圧ＶＳ１は、ＯＬＥＤに電流を供給する際、Ｄ−ＴＦＴが飽和領域で動作する電圧とする。かつ、容量素子Ｃの容量値は、Ｄ−ＴＦＴに関するチャネル容量と、オーバーラップ容量などの寄生容量との和の３倍以上とする。

本参考例のタイミングチャートを図１１に示し、以下にその動作を説明する。

まず、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベルとする。この期間（以下、電圧書き込み期間）では、ＴＦＴ１、ＴＦＴ３がＯＮに、ＴＦＴ２、ＴＦＴ４がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのソース端子電圧は、Ｄ−ＴＦＴのしきい値電圧をＶｔとすると、ＶＳ１−Ｖｔとなる。また、容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続していない一端）の電圧は、データ線ＤＬの電圧ＶＤとなる。この結果、容量素子Ｃの両端には、電圧差ＶＤ−ＶＳ１＋Ｖｔが保持される。

本参考例では、電圧書き込み期間がＯＬＥＤに供給する電流を設定する電流設定期間となる。

この後、第一の走査線ＳＬ１の電圧信号ＳＶ１をＬレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＨレベルとする。この期間（以下、発光期間）では、ＴＦＴ１、ＴＦＴ３がＯＦＦ、ＴＦＴ２、ＴＦＴ４がＯＮとなる。本期間において、Ｄ−ＴＦＴのゲート端子−ソース端子の電圧差は、Ｄ−ＴＦＴのソース端子の電圧が変動しても、チャージポンプ効果により、ＶＤ−ＶＳ１＋Ｖｔが保持される。

つまり、本参考例では、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧（ＶＳ１）とデータ線から供給される制御電圧（ＶＤ）とから決定される電圧は、次の通りである。すなわち、この電圧は、データ線より供給される制御電圧（ＶＤ）から駆動用トランジスタの電流設定期間におけるドレイン端子の電圧（ＶＳ１）を減算した電圧（ＶＤ−ＶＳ１）である。

よって、駆動用トランジスタのゲート端子とソース端子との電圧差（Ｖｇ−Ｖｓ）は、次の通りである。すなわち、この電圧差は、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧とデータ線から供給される制御電圧とから決定される電圧と、駆動用トランジスタのしきい値電圧（Ｖｔ）とを加えた電圧であり、Ｖｇ−Ｖｓ＝ＶＤ−ＶＳ１＋Ｖｔとなる。ここで、ＶｇはＤ−ＴＦＴのゲート端子電圧、ＶｓはＤ−ＴＦＴのソース端子電圧である。

電源線ＶＳの電圧ＶＳ１が十分高く、Ｄ−ＴＦＴが飽和領域で動作するように電圧を設定する。

この時、Ｄ−ＴＦＴは、次の式で表される電流ＩＤをＯＬＥＤに与える。
ＩＤ＝０．５×β×（Ｖｇ−Ｖｓ−Ｖｔ）２＝０．５×β×（ＶＤ−ＶＳ１）２また、βは、Ｄ−ＴＦＴの電流能力を示すパラメータであり、Ｄ−ＴＦＴの移動度、ゲート容量、サイズに依存する。

これによると、電流ＩＤは、データ線ＤＬの制御電圧ＶＤでコントロールでき、ＯＬＥＤは、その電流−輝度特性に従い、与えられた電流ＩＤに相当する明るさで発光する。

有機ＥＬディスプレイの表示動作では、例えば、上記動作を同一行の画素に対し同時に行い、それを全行に対し順次行うことで、１画面分の表示を行う。１画面分の表示期間は、フレームと呼ばれる。このフレームを、例えば、１／６０秒ごとに繰り返し、表示を書き換えることで、画像を表示する。

本参考例において、電流ＩＤを表す式より明らかなように、Ｄ−ＴＦＴは、しきい値Ｖｔに影響を受けない電流ＩＤを、ＯＬＥＤに供給することが可能となる。従って、前記Ｖｔがばらついたり、電気的ストレスにより変動したりする場合においても、ＯＬＥＤに供給する電流は変わらず、定電流源として動作する。これにより、ムラのない高品質な表示が可能である。

また、本参考例において、駆動回路内に用いている容量素子は１つだけであり、容量比精度の課題とは無関係となる。さらに、容量素子Ｃの容量値は、Ｄ−ＴＦＴのチャネル容量と、オーバーラップ容量などの寄生容量との和の３倍以上であるため、電流設定期間と発光期間でのＤ−ＴＦＴのソース端子、ドレイン端子の電圧変化の影響を抑制できる。

また、本構成において、電流ＩＤは電圧により制御するため、高速に動作でき、負荷の大きい大型、高精細の発光表示デバイスに適用可能である。

また、本参考例において、駆動回路をｎ型ＴＦＴのみで構成しているにも関わらず、ＯＬＥＤのアノードを駆動回路側に設ける構成が可能である。

また、本参考例において、ｎ型ＴＦＴとして、キャリア密度が１０１８（ｃｍ−３）以下、かつ電界効果移動度が１（ｃｍ２／Ｖｓ）以上である金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いている。これにより、ａ−ＳｉやＯＳ ＴＦＴで構成した場合よりも、消費電力が少なく、室温形成が可能なＴＦＴにより発光表示デバイスが作成できる。さらに、移動度が高いため、必要なＴＦＴサイズが小さくてすみ、高精細化が可能となる。

また、本参考例において、アモルファス金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いている。これにより、アモルファス層であるため平坦性が高く、特性ばらつきの小さいＴＦＴを形成できる。

また、本参考例において、第一の走査線ＳＬ１を２つに分け、ＴＦＴ１のゲート端子に接続する走査線ＳＬ１−１と、ＴＦＴ３のゲート端子に接続する走査線ＳＬ１−２を設ける。さらに、走査線ＳＬ１−２の電圧信号ＳＶ１−２は、走査線ＳＬ１−１の電圧信号ＳＶ１−１よりも、早くＨレベルからＬレベルへ遷移するようにする。これにより、電流設定期間から発光期間へ変わる際、ＴＦＴ３のＯＮからＯＦＦへの遷移を、ＴＦＴ２、ＴＦＴ４のＯＦＦからＯＮへの遷移や、ＴＦＴ１のＯＮからＯＦＦへの遷移よりも早く行う。この場合、容量素子Ｃに保持される電圧は、他のＴＦＴが動作することに起因する誤差要因、例えばノイズの影響を受けにくくなり、より高精度の動作が可能となる。以上のような、電流設定期間から発光期間の遷移の際、ＴＦＴ３の動作を他のＴＦＴよりも早く行う手段は、以下に述べるでも用いることができ、同様の効果を得られる。

さらに、本参考例において、タイミングチャートを図１２に示すような動作を行うことで新たな効果が得られる。図１２では、第二の走査線ＳＬ２の電圧信号ＳＶ２がＬレベルからＨレベルへ変化するタイミングをずらし、ＴＦＴ１、ＴＦＴ３がＯＮからＯＦＦへ遷移するタイミングから、ＴＦＴ２、ＴＦＴ４がＯＦＦからＯＮへ遷移するタイミングの間に一定の期間を設けている。この期間は、ＯＬＥＤに電流が流れないため、発光しない期間（以下、黒表示期間）となる。本期間を設けることで、新たに信号線を設けることなく、人間の目に映る残像が減少し、動画表示品質を向上することができる。以上のような黒表示期間を設けることは、以下に述べるでも用いることができ、同様の効果を得られる。

（第二の参考例）
本発明の第二の参考例における有機ＥＬ素子を用いた発光表示デバイスの画素の構成は、第一の参考例と同様に図１０で示される。

ただし、本参考例は、電源線ＶＳは、電圧ＶＳ１に固定ではなく、電圧ＶＳ１、ＶＳ２いずれかの値を取ることを特徴としている（Ｄ−ＴＦＴのドレイン端子電圧を変動する手段に対応する）。本参考例の動作のタイミングチャートを図１３に示し、以下にその動作を示す。

まず、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベル、電源線ＶＳを電圧ＶＳ２とする。この期間（以下、電圧書き込み期間）では、ＴＦＴ１、ＴＦＴ３が導通状態（ＯＮ）に、ＴＦＴ２、ＴＦＴ４が非導通状態（ＯＦＦ）になる。本期間において、Ｄ−ＴＦＴのゲート端子、ドレイン端子電圧は、共に電源線の電圧ＶＳ２となる。また、Ｄ−ＴＦＴのソース端子電圧は、Ｄ−ＴＦＴのしきい値電圧をＶｔとすると、ＶＳ２―Ｖｔとなり、容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続していない一端）の電圧は、データ線ＤＬの電圧ＶＤとなる。この結果、容量素子Ｃの両端には、電圧ＶＤ―ＶＳ２＋Ｖｔが保持される。

本参考例では、電圧書き込み期間がＯＬＥＤに供給する電流を設定する電流設定期間となる。

この後、第一の走査線ＳＬ１の電圧信号ＳＶ１をＬレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＨレベル、電源線ＶＳを電圧ＶＳ１とする。この期間（以下、発光期間）では、ＴＦＴ１、ＴＦＴ３がＯＦＦ、ＴＦＴ２、ＴＦＴ４がＯＮとなる。本期間において、Ｄ−ＴＦＴのゲート端子−ソース端子の電圧差は、Ｄ−ＴＦＴのソース端子の電圧が変動しても、チャージポンプ効果により、ＶＤ−ＶＳ２＋Ｖｔが保持される。

つまり、本参考例では、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧（ＶＳ２）とデータ線から供給される制御電圧（ＶＤ）とから決定される電圧が、ＶＤ−ＶＳ２である。

よって、駆動用トランジスタのゲート端子とソース端子との電圧差（Ｖｇ−Ｖｓ）は、次の通りである。すなわち、この電圧差は、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧とデータ線から供給される制御電圧とから決定される電圧と、駆動用トランジスタのしきい値電圧（Ｖｔ）とを加えた電圧であり、Ｖｇ−Ｖｓ＝ＶＤ−ＶＳ２＋Ｖｔとなる。ここで、ＶｇはＤ−ＴＦＴのゲート端子電圧、ＶｓはＤ−ＴＦＴのソース端子電圧である。

ＶＳ１は、ＶＳ２よりも高く、Ｄ−ＴＦＴが飽和領域で動作するように電圧を設定する。

この時、Ｄ−ＴＦＴは、次の式で表される電流ＩＤをＯＬＥＤに与える。
ＩＤ＝０．５×β×（Ｖｇ−Ｖｓ−Ｖｔ）２＝０．５×β×（ＶＤ−ＶＳ２）２また、βは、Ｄ−ＴＦＴの電流能力を示すパラメータであり、Ｄ−ＴＦＴの移動度、ゲート容量、サイズに依存する。

これによると、電流ＩＤは、データ線ＤＬの制御電圧ＶＤでコントロールでき、ＯＬＥＤは、その電流−輝度特性に従い、与えられた電流ＩＤに相当する明るさで発光する。

有機ＥＬディスプレイの表示動作では、例えば、上記動作を同一行の画素に対し同時に行い、それを全行に対し順次行うことで、１画面分の表示を行う。１画面分の表示期間は、フレームと呼ばれる。このフレームを、例えば、１／６０秒ごとに繰り返し、表示を書き換えることで、画像を表示する。

本参考例は、第一の参考例で述べたものと同様の効果が得られる。さらに、ＶＳ２が低いため、第一の参考例に比べデータ線ＤＬのＶＤの電圧が低くても、同じ電流を流すことが可能となる。これにより、データ線ＤＬのＶＤを印加するための回路や、表示装置全体の消費電力を抑えることができる。

また、ＶＳ２を、ＯＬＥＤが電流を流し、発光するしきい値電圧以下とする。その場合、ＴＦＴ４が無くても上記と同じ動作が可能となリ、少ない素子数で、同様の効果が得られる。

（第三の参考例）
本発明の第三の参考例における有機ＥＬ素子を用いた発光表示デバイスの画素の構成を図１４に示す。第一の参考例と同様の構成要素については、その説明を簡略又は省略する。

本参考例は、各画素１０に、カソード端子がＧＮＤ（接地）線（以下、ＧＮＤ）に接続（接地）している有機ＥＬ素子（以下、ＯＬＥＤ）と、そのＯＬＥＤのアノード端子に接続される駆動回路１１とを備える。

駆動回路１１は、ＯＬＥＤを駆動し、かつゲート端子、ソース端子、ドレイン端子を有する駆動用トランジスタと、一端がＤ−ＴＦＴのソース端子に接続されている容量素子Ｃと、複数のスイッチ素子とを有する。

駆動用トランジスタは、ｎ型ＴＦＴ（以下、Ｄ−ＴＦＴ）で構成される。Ｄ−ＴＦＴは、ドレイン端子が電源線ＶＳと接続されている。

複数のスイッチ素子は、第一から第五のスイッチ素子を有する。

第一のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ１）で構成される。ＴＦＴ１は、ソース／ドレイン端子の一端がＤ−ＴＦＴのドレイン端子と接続され、ソース／ドレイン端子の他端がＤ−ＴＦＴのゲート端子と接続されている。

第二のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ２）で構成される。ＴＦＴ２は、ソース／ドレイン端子の一端がＤ−ＴＦＴのゲート端子と接続され、ソース／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続されていない一端）と接続されている。

第三のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ３）で構成される。ＴＦＴ３は、ソース端子／ドレイン端子の一端がデータ線ＤＬに接続され、ソース端子／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続されていない一端）と接続されている。

第四のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ４）で構成される。ＴＦＴ４は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのソース端子に接続され、ソース端子／ドレイン端子の他端がＯＬＥＤのアノード端子と接続している。

第五のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ５）で構成される。ＴＦＴ５は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのソース端子に接続され、ソース端子／ドレイン端子の他端がＧＮＤに接続（接地）されている。

有機ＥＬディスプレイは、ＧＮＤのほか、データ線ＤＬと、第一から第三の走査線ＳＬ１からＳＬ３と、電源線ＶＳとを有する。データ線ＤＬは、Ｄ−ＴＦＴからＯＬＥＤに供給する電流を制御する制御電圧ＶＤを供給する。電源線ＶＳは、電圧ＶＳ１を供給する。第一の走査線ＳＬ１は、ＴＦＴ１、ＴＦＴ３のゲート端子と接続され、電圧信号ＳＶ１を供給する。第二の走査線ＳＬ２は、ＴＦＴ２、ＴＦＴ４のゲート端子と接続され、電圧信号ＳＶ２を供給する。第三の走査線ＳＬ３は、ＴＦＴ５のゲート端子と接続され、電圧信号ＳＶ３を供給する。

ここで、電源線ＶＳの電圧ＶＳ１は、ＯＬＥＤに電流を供給する際、Ｄ−ＴＦＴが飽和領域で動作する電圧とする。かつ、容量素子Ｃの容量値は、Ｄ−ＴＦＴに関するチャネル容量と、オーバーラップ容量などの寄生容量との和の３倍以上とする。

本参考例のタイミングチャートを図１５に示し、以下にその動作を示す。

まず、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＨレベルとする。この期間（以下、リセット期間）において、ＴＦＴ１、ＴＦＴ３がＯＮに、ＴＦＴ２、ＴＦＴ４がＯＦＦに、ＴＦＴ５がＯＮになる。本期間において、Ｄ−ＴＦＴのソース端子電圧は、ＧＮＤとなる。

引き続き、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＬレベルとする。この期間（電圧書き込み期間）では、ＴＦＴ１、ＴＦＴ３がＯＮに、ＴＦＴ２、ＴＦＴ４がＯＦＦ、ＴＦＴ５がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのソース端子電圧は、Ｄ−ＴＦＴのしきい値電圧をＶｔとすると、ＶＳ１−Ｖｔとなり、容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続していない一端）の電圧は、データ線ＤＬの電圧ＶＤとなる。この結果、容量素子Ｃの両端には、電圧差ＶＤ−ＶＳ１＋Ｖｔが保持される。

本参考例では、リセット期間と電圧書き込み期間を加えた期間が、ＯＬＥＤに供給する電流を設定する電流設定期間となる。

この後、第一の走査線ＳＬ１の電圧信号ＳＶ１をＬレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＨレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＬレベルとする。この期間（以下、発光期間）では、ＴＦＴ１、ＴＦＴ３がＯＦＦ、ＴＦＴ２、ＴＦＴ４がＯＮ、ＴＦＴ５がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのゲート端子−ソース端子の電圧差は、Ｄ−ＴＦＴのソース端子の電圧が変動しても、チャージポンプ効果により、ＶＤ−ＶＳ１＋Ｖｔが保持される。

つまり、本参考例では、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧（ＶＳ１）とデータ線から供給される制御電圧（ＶＤ）とから決定される電圧が、ＶＤ−ＶＳ１である。

よって、駆動用トランジスタのゲート端子とソース端子との電圧差（Ｖｇ−Ｖｓ）は、次の通りである。すなわち、この電圧差は、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧とデータ線から供給される制御電圧とから決定される電圧と、駆動用トランジスタのしきい値電圧（Ｖｔ）とを加えた電圧であり、Ｖｇ−Ｖｓ＝ＶＤ−ＶＳ１＋Ｖｔとなる。ここで、ＶｇはＤ−ＴＦＴのゲート端子電圧、ＶｓはＤ−ＴＦＴのソース端子電圧である。

電源線ＶＳの電圧ＶＳ１が十分高く、Ｄ−ＴＦＴが飽和領域で動作するように電圧を設定する。

この時、Ｄ−ＴＦＴは、次の式で表される電流ＩＤをＯＬＥＤに与える。
ＩＤ＝０．５×β×（Ｖｇ−Ｖｓ−Ｖｔ）２＝０．５×β×（ＶＤ−ＶＳ１）２また、βは、Ｄ−ＴＦＴの電流能力を示すパラメータであり、Ｄ−ＴＦＴの移動度、ゲート容量、サイズに依存する。

これによると、電流ＩＤは、データ線ＤＬの制御電圧ＶＤでコントロールでき、ＯＬＥＤは、その電流−輝度特性に従い、与えられた電流ＩＤに相当する明るさで発光する。

有機ＥＬディスプレイの表示動作では、例えば、上記動作を同一行の画素に対し同時に行い、それを全行に対し順次行うことで、１画面分の表示を行う。１画面分の表示期間は、フレームと呼ばれる。このフレームを、例えば、１／６０秒ごとに繰り返し、表示を書き換えることで、画像を表示する。

本参考例において、リセット期間を設けることで、ノイズ等の影響により、Ｄ−ＴＦＴのソース端子の電圧が、電源線ＶＳの電圧よりも高くなった場合でも、正常に動作することができる。また、本参考例は、第一の実施形態と同様の効果が得られる。さらに、第二の参考例と同様な動作を実現することも可能である。

（第四の参考例）
本発明の第四の参考例における有機ＥＬ素子を用いた発光表示デバイスの画素の構成を図１６に示す。第一の参考例と同様の構成要素については、その説明を簡略又は省略する。

本参考例は、各画素１０に、カソード端子がＧＮＤ（接地）線（以下、ＧＮＤ）に接続（接地）されている有機ＥＬ素子（以下、ＯＬＥＤ）と、そのＯＬＥＤのアノード端子に接続される駆動回路１１とを備える。

駆動回路１１は、ＯＬＥＤを駆動し、かつゲート端子、ソース端子、ドレイン端子を有する駆動用トランジスタと、一端がＤ−ＴＦＴのソース端子に接続されている容量素子Ｃと、複数のスイッチ素子とを有する。

駆動用トランジスタは、ｎ型ＴＦＴ（以下、Ｄ−ＴＦＴ）で構成される。Ｄ−ＴＦＴは、ドレイン端子が第一の電源線ＶＳと接続されている。

複数のスイッチ素子は、第一から第五のスイッチ素子（第四のスイッチ素子を除く）を有する。

第一のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ１）で構成される。ＴＦＴ１は、ソース／ドレイン端子の一端がＤ−ＴＦＴのドレイン端子と接続され、ソース／ドレイン端子の他端がＤ−ＴＦＴのゲート端子と接続されている。第一のｎ型ＴＦＴ（以下、ＴＦＴ１）を有する。

第二のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ２）で構成される。ＴＦＴ２は、ソース／ドレイン端子の一端がＤ−ＴＦＴのゲート端子と接続され、ソース／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続されていない一端）と接続されている。

第三のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ３）で構成される。ＴＦＴ３は、ソース端子／ドレイン端子の一端がデータ線ＤＬに接続され、ソース端子／ドレイン端子の他端が容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続されていない一端）と接続している。

第五のスイッチ素子は、ｎ型ＴＦＴ（以下、ＴＦＴ５）で構成される。ＴＦＴ５は、ソース端子／ドレイン端子の一端がＤ−ＴＦＴのソース端子に接続され、ソース端子／ドレイン端子の他端が第二の電源線Ｖｒに接続されている。

有機ＥＬディスプレイは、ＧＮＤのほか、データ線ＤＬと、第一の電源線ＶＳと、第二の電源線Ｖｒと、第一から第三の走査線ＳＬ１からＳＬ３とを有する。データ線ＤＬは、Ｄ−ＴＦＴからＯＬＥＤに供給する電流を制御する制御電圧ＶＤを供給する。第一の電源線ＶＳは、電圧ＶＳ１及びＶＳ２を供給する。第二の電源線Ｖｒは、電圧Ｖｒｅｆを供給する。第一の走査線ＳＬ１は、ＴＦＴ１、ＴＦＴ３のゲート端子と接続され、電圧信号ＳＶ１を供給する。第二の走査線ＳＬ２は、ＴＦＴ２のゲート端子と接続され、電圧信号ＳＶ２を供給する。第三の走査線ＳＬ３は、ＴＦＴ５のゲート端子と接続され、電圧信号ＳＶ３を供給する。

ここで、第一の電源線ＶＳは、電圧ＶＳ１及びＶＳ２を期間ごとに印加する。電圧ＶＳ１は、ＯＬＥＤに電流を供給する際、Ｄ−ＴＦＴが飽和領域で動作する電圧とし、電圧ＶＳ２は、ＯＬＥＤが駆動する電圧以下とする。また、第二の電源線Ｖｒの電圧Ｖｒｅｆは、Ｄ−ＴＦＴのしきい値をＶｔとする場合、ＶＳ２−Ｖｔ以下とする。かつ、容量素子Ｃの容量値は、Ｄ−ＴＦＴに関するチャネル容量と、オーバーラップ容量などの寄生容量との和の３倍以上とする。

本参考例のタイミングチャートを図１７に示し、以下にその動作を示す。

まず、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＨレベル、第一の電源線ＶＳを電圧ＶＳ２とする。この期間（以下、リセット期間）では、ＴＦＴ１、ＴＦＴ３がＯＮに、ＴＦＴ２がＯＦＦに、ＴＦＴ５がＯＮになる。本期間において、Ｄ−ＴＦＴのソース端子電圧は、第二の電源線Ｖｒの電圧Ｖｒｅｆとなる。

引き続き、第一の走査線ＳＬ１の電圧信号ＳＶ１をＨレベル、第二の走査線ＳＬ２の電圧信号ＳＶ２をＬレベル、第三の走査線ＳＬ３の電圧信号ＳＶ３をＬレベル、第一の電源線ＶＳを電圧ＶＳ２とする。この期間（以下、電圧書き込み期間）では、ＴＦＴ１、ＴＦＴ３がＯＮに、ＴＦＴ２がＯＦＦ、ＴＦＴ５がＯＦＦとなる。本期間において、第一の電源線ＶＳの電圧ＶＳ２がＯＬＥＤの駆動電圧以下のため、ＯＬＥＤに電流が流れず、Ｄ−ＴＦＴのソース端子電圧はＶＳ２−Ｖｔとなる。また、容量素子Ｃの他端（Ｄ−ＴＦＴのソース端子と接続されていない一端）の電圧は、データ線ＤＬの電圧ＶＤとなる。この結果、容量素子Ｃの両端には、電圧差ＶＤ−ＶＳ２＋Ｖｔが保持される。

本参考例では、リセット期間と電圧書き込み期間を加えた期間が、ＯＬＥＤに供給する電流を設定する電流設定期間となる。

この後、第一の走査線ＳＬ１のＳＶ１をＬレベル、第二の走査線ＳＬ２のＳＶ２をＨレベル、第三の走査線ＳＬ３のＳＶ３をＬレベル、第一の電源線ＶＳを電圧ＶＳ１とする。この期間（以下、発光期間）では、ＴＦＴ１、ＴＦＴ３がＯＦＦ、ＴＦＴ２がＯＮ、ＴＦＴ５がＯＦＦとなる。本期間において、Ｄ−ＴＦＴのゲート端子−ソース端子の電圧差は、Ｄ−ＴＦＴのソース端子の電圧が変動しても、チャージポンプ効果により、ＶＤ−ＶＳ２＋Ｖｔが保持される。

つまり、本参考例では、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧（ＶＳ２）とデータ線から供給される制御電圧（ＶＤ）とから決定される電圧が、ＶＤ−ＶＳ２である。

よって、駆動用トランジスタのゲート端子とソース端子との電圧差（Ｖｇ−Ｖｓ）は、次の通りである。すなわち、この電圧差は、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧とデータ線から供給される制御電圧とから決定される電圧と、駆動用トランジスタのしきい値電圧（Ｖｔ）とを加えた電圧であり、Ｖｇ−Ｖｓ＝ＶＤ−ＶＳ２＋Ｖｔとなる。ここで、ＶｇはＤ−ＴＦＴのゲート端子電圧、ＶｓはＤ−ＴＦＴのソース端子電圧である。

第一の電源線ＶＳの電圧ＶＳ１が十分高く、Ｄ−ＴＦＴが飽和領域で動作するように電圧を設定する。

この時、Ｄ−ＴＦＴは、次の式で表される電流ＩＤをＯＬＥＤに与える。
ＩＤ＝０．５×β×（Ｖｇ−Ｖｓ−Ｖｔ）２＝０．５×β×（ＶＤ−ＶＳ２）２また、βは、Ｄ−ＴＦＴの電流能力を示すパラメータであり、Ｄ−ＴＦＴの移動度、ゲート容量、サイズに依存する。

これによると、電流ＩＤは、データ線ＤＬの制御電圧ＶＤでコントロールでき、ＯＬＥＤは、その電流−輝度特性に従い、与えられた電流ＩＤに相当する明るさで発光する。

有機ＥＬディスプレイの表示動作では、例えば、上記動作を同一行の画素に対し同時に行い、それを全行に対し順次行うことで、１画面分の表示を行う。１画面分の表示期間は、フレームと呼ばれる。このフレームを、例えば、１／６０秒ごとに繰り返し、表示を書き換えることで、画像を表示する。

本参考例は、リセット期間を設けることで、ノイズ等の影響により、Ｄ−ＴＦＴのソース端子の電圧が、第一の電源線ＶＳの電圧よりも高くなった場合でも、正常に動作することができる。また、本参考例は、第一の実施形態と同様の効果が得られる。さらに、第二の実施形態と同様な動作を実現することも可能である。さらに、第二の参考例と同様に、電源線ＶＳの電圧ＶＳ２が低いため、第一の実施形態に比べデータ線ＤＬの制御電圧ＶＤの電圧が低くても、同じ電流を流すことが可能となる。これにより、データ線ＤＬの制御電圧ＶＤを印加するための回路や、表示装置全体の消費電力を抑えることができる。

第一の参考例から第四の参考例において、画素内の駆動回路は、電流設定期間において、容量素子Ｃが、Ｄ−ＴＦＴのゲート端子−ソース端子間に、Ｄ−ＴＦＴのしきい値電圧とＯＬＥＤに供給する電流を設定する電圧との和を保持する。従って、Ｄ−ＴＦＴのしきい値電圧に依存することなく、ＯＬＥＤに供給する電流を設定することができる。

また、駆動回路内に容量素子Ｃは１つであるため、容量比精度の問題は生じない。

また、容量素子の容量値が寄生容量の３倍以上と十分大きいため、寄生容量による影響が小さく、精度よくＯＬＥＤに電流を供給することができる。

以上説明したように、本参考例によれば、ＯＬＥＤに供給する電流の設定を電圧により行うため、負荷の大きい大型、高精細の発光表示デバイスに適用可能である。

また、本参考例によれば、駆動回路をｎ型ＴＦＴのみで構成し、ＯＬＥＤのアノードを駆動回路側に設け、下から、アノード電極、有機材料発光層、カソード電極という順に積層する構成が可能である。

また、本参考例によれば、ｎ型ＴＦＴとして、キャリア密度が１０１８（ｃｍ−３）以下、かつ電界効果移動度が１（ｃｍ２／Ｖｓ）以上である金属酸化物アモルファス半導体膜をチャネル層としたｎ型ＴＦＴを用いる。これにより、ａ−Ｓｉや、ＯＳ ＴＦＴで構成した場合よりも、消費電力が少なく、室温形成が可能なＴＦＴにより発光表示デバイスが作成できる。さらに、移動度が高いため、必要なＴＦＴサイズが小さくてすみ、高精細化が可能となる。

また、本参考例によれば、アモルファス金属酸化物半導体層をチャネル層としたｎ型ＴＦＴを用いる。これにより、アモルファス層であるため平坦性が高く、特性ばらつきの小さいＴＦＴを形成できる。

本発明は、発光表示素子を用いた発光表示デバイスに利用できる。特に本発明は、有機ＥＬ素子と、有機ＥＬ素子に電流を供給するための駆動回路とで構成される画素をマトリックス状に備える発光表示デバイスに適用可能である。

第一の実施形態に係る発光表示デバイスの構成を示す回路図である。 第一の実施形態の動作を説明するタイミングチャートである。 第二の実施形態の動作を説明するタイミングチャートである。 第三の実施形態に係る発光表示デバイスの構成を示す回路図である。 第三の実施形態の動作を説明するタイミングチャートである。 第四の実施形態に係る発光表示デバイスの構成を示す回路図である。 第四の実施形態の動作を説明するタイミングチャートである。 画素の構成を示す図である。 走査線が１種類の場合の有機ＥＬ表示装置の構成を示す図である。 第一の参考例に係る発光表示デバイスの構成を示す回路図である。 第一の参考例の動作を説明するタイミングチャートである。 第一の参考例の動作を説明する他のタイミングチャートである。 第二の参考例のタイミングチャートである。 第三の参考例に係る発光表示デバイスの動作を説明する構成を示す回路図である。 第三の参考例の動作を説明するタイミングチャートである。 第四の参考例に係る発光表示デバイスの構成を示す回路図である。 第四の参考例の動作を説明するタイミングチャートである。

１０ 画素
１１ 駆動回路
ＯＬＥＤ 有機ＥＬ素子
Ｄ−ＴＦＴ 駆動用トランジスタ（ｎ型駆動ＴＦＴ）
ＴＦＴ１からＴＦＴ５ 第一から第五のスイッチ素子（ｎ型スイッチングＴＦＴ）
ＶＳ 電源線（第一の電源線）
ＧＮＤ ＧＮＤ線
ＳＬ（ｎ） （ｎ行目の）走査線（走査線が１種類の場合）
ＳＬ１ 第一の走査線
ＳＬ２ 第二の走査線
ＳＬ３ 第三の走査線
ＤＬ（ｎ） （ｎ列目の）データ線
Ｃ 容量素子
Ｖｒ 参照電圧線
Ｖｒ 第二の電源線（第四の参考例）

Claims (5)

  1. 複数の画素を備える発光表示デバイスであって、
    前記画素は、アノード端子及びカソード端子を有し、かつ供給される電流で決まる輝度で発光する発光素子と、データ線から供給される制御電圧に基づいて前記発光素子に電流を供給する駆動回路と、を備え、
    前記駆動回路は、前記発光素子を駆動し、かつゲート端子、ソース端子、及びドレイン端子を有する駆動用トランジスタと、容量素子と、を備え、
    前記駆動用トランジスタは、前記ゲート端子が第一のスイッチ素子を経由して前記ソース端子と接続され、前記ソース端子が第五のスイッチ素子を経由して前記発光素子のアノード端子と接続されかつ第四のスイッチを経由して参照電圧線又は前記ドレイン端子と接続され、前記ドレイン端子が電源線に接続され、
    前記容量素子の一端は直接前記駆動用トランジスタのゲート端子に接続され、前記容量素子の他の一端は第二のスイッチ素子を経由して前記駆動用トランジスタのソース端子に接続され、かつ第三のスイッチを経由して前記データ線に接続されており、
    前記第一のスイッチと前記第三のスイッチが導通し、前記第二のスイッチと前記第五のスイッチが非導通になり、前記第四のスイッチが導通したのち非導通となることにより、前記容量素子が、前記駆動用トランジスタのドレイン端子の電圧から前記データ線から供給される制御電圧を減算した電圧に、前記駆動用トランジスタのしきい値電圧を加えた電圧を保持し、
    前記駆動回路が前記発光素子へ電流を供給する期間に、前記第四のスイッチが非導通の状態のまま、前記第二のスイッチと前記第五のスイッチが導通し、前記第一のスイッチと前記第三のスイッチが非導通になり、前記容量素子に保持された電圧を前記駆動用トランジスタのゲート端子とソース端子との電圧差とすることを特徴とする発光表示デバイス。
  2. 前記参照電圧線の電圧は、前記駆動用トランジスタのソース端子と前記ドレイン端子との電圧差を前記駆動トランジスタのしきい値電圧より大きくする電圧であることを特徴とする請求項１に記載の発光表示デバイス。
  3. 前記電源線に供給する電圧を変動する手段をさらに備え、前記駆動回路が前記発光素子へ電流を供給する期間に前記電源線に供給する電圧を、前記容量素子に前記駆動用トランジスタのドレイン端子に印加される電圧から前記データ線から供給される制御電圧を減算した電圧に、前記駆動用トランジスタのしきい値電圧を加えた電圧を保持する期間に前記電源線に供給する電圧よりも高くすることを特徴とする請求項１または２に記載の発光表示デバイス。
  4. 前記発光素子が、有機ＥＬ素子であることを特徴とする請求項１乃至３のいずれか一項に記載の発光表示デバイス。
  5. 前記駆動用トランジスタが、キャリア密度が１０１８（ｃｍ−３）以下であるｎ型の金属酸化物アモルファス半導体膜をチャネル層として用い、移動度が１（ｃｍ２／Ｖｓ）以上、かつ、オンオフ比が１０６以上であることを特徴とする請求項１乃至４のいずれか一項に記載の発光表示デバイス。
JP2007292109A 2006-12-20 2007-11-09 発光表示デバイス Active JP5665256B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006342578 2006-12-20
JP2006342578 2006-12-20
JP2007292109A JP5665256B2 (ja) 2006-12-20 2007-11-09 発光表示デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007292109A JP5665256B2 (ja) 2006-12-20 2007-11-09 発光表示デバイス

Publications (2)

Publication Number Publication Date
JP2008176287A JP2008176287A (ja) 2008-07-31
JP5665256B2 true JP5665256B2 (ja) 2015-02-04

Family

ID=39111353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007292109A Active JP5665256B2 (ja) 2006-12-20 2007-11-09 発光表示デバイス

Country Status (6)

Country Link
US (1) US8243055B2 (ja)
EP (1) EP2095354A1 (ja)
JP (1) JP5665256B2 (ja)
KR (1) KR20090094146A (ja)
CN (1) CN101563720B (ja)
WO (1) WO2008075697A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI570691B (zh) 2006-04-05 2017-02-11 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
JP5508664B2 (ja) * 2006-04-05 2014-06-04 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
KR100938675B1 (ko) * 2007-12-17 2010-01-25 한국전자통신연구원 박막 트랜지스터의 소스-드레인 전류 모델링 방법 및 장치
JP5251420B2 (ja) * 2008-10-23 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器、発光装置の駆動方法
TWI574423B (zh) 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 Semiconductor device and method of manufacturing same
KR100986915B1 (ko) 2008-11-26 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101056302B1 (ko) 2009-03-26 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101008482B1 (ko) 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2011030370A1 (ja) * 2009-09-08 2011-03-17 パナソニック株式会社 表示パネル装置及びその制御方法
KR101058110B1 (ko) * 2009-09-16 2011-08-24 삼성모바일디스플레이주식회사 디스플레이 패널의 화소 회로, 그 구동방법, 및 이를 포함하는 유기 발광 표시 장치
WO2011074393A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2011074379A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
KR101127582B1 (ko) * 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
KR101142660B1 (ko) * 2010-02-09 2012-05-03 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101351416B1 (ko) 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
TWI493524B (zh) * 2010-06-10 2015-07-21 Prime View Int Co Ltd 發光顯示器的畫素驅動電路及相關裝置與方法
CN102280085B (zh) * 2010-06-10 2013-09-11 元太科技工业股份有限公司 像素驱动电路、像素驱动的方法以及发光显示器
US8299725B2 (en) * 2010-07-06 2012-10-30 Himax Technologies Limited Driver for driving light emitting device
US8890860B2 (en) * 2010-09-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Stereoscopic EL display device with driving method and eyeglasses
TWI433111B (zh) * 2010-12-22 2014-04-01 Univ Nat Taiwan Science Tech 有機發光二極體的畫素單元及具有其之顯示面板
CN102651189B (zh) * 2011-05-17 2014-07-02 京东方科技集团股份有限公司 有机发光二极管驱动电路、显示面板及显示器
WO2013015091A1 (en) * 2011-07-22 2013-01-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN102651197A (zh) * 2011-11-01 2012-08-29 京东方科技集团股份有限公司 有机发光二极管驱动电路、显示面板、显示器及驱动方法
US9095031B2 (en) 2011-11-01 2015-07-28 Boe Technology Group Co., Ltd. Organic light emitting diode driving circuit, display panel, display and driving method
JP6128738B2 (ja) * 2012-02-28 2017-05-17 キヤノン株式会社 画素回路及びその駆動方法
CN106504697B (zh) * 2012-03-13 2019-11-26 株式会社半导体能源研究所 发光装置及其驱动方法
US9117409B2 (en) * 2012-03-14 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device with transistor and capacitor discharging gate of driving electrode and oxide semiconductor layer
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI587261B (zh) 2012-06-01 2017-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
JP6228753B2 (ja) * 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
CN102789761B (zh) * 2012-08-06 2014-12-10 京东方科技集团股份有限公司 像素电路及其驱动方法和有机发光显示器
KR20140066830A (ko) * 2012-11-22 2014-06-02 엘지디스플레이 주식회사 유기 발광 표시 장치
US9552767B2 (en) * 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN111129039A (zh) 2013-12-27 2020-05-08 株式会社半导体能源研究所 发光装置
KR102072403B1 (ko) * 2013-12-31 2020-02-03 엘지디스플레이 주식회사 하이브리드 구동 방식 유기발광표시장치
CN104036724B (zh) * 2014-05-26 2016-11-02 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法和显示装置
JP6528267B2 (ja) 2014-06-27 2019-06-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 画素回路及びその駆動方法
KR102194666B1 (ko) * 2014-07-02 2020-12-24 삼성디스플레이 주식회사 표시 패널
JP2016075836A (ja) * 2014-10-08 2016-05-12 Ｎｌｔテクノロジー株式会社 画素回路、その駆動方法及び表示装置
CN104318899B (zh) * 2014-11-17 2017-01-25 京东方科技集团股份有限公司 像素单元驱动电路和方法、像素单元和显示装置
CN104658485B (zh) * 2015-03-24 2017-03-29 京东方科技集团股份有限公司 Oled驱动补偿电路及其驱动方法
CN104680982B (zh) * 2015-03-27 2017-03-08 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
KR20170015750A (ko) * 2015-07-31 2017-02-09 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
CN109300436B (zh) * 2018-09-27 2020-04-03 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及驱动方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
TW554558B (en) * 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
SG115549A1 (en) * 2002-07-08 2005-10-28 Sumitomo Chemical Co Epitaxial substrate for compound semiconductor light emitting device, method for producing the same and light emitting device
JP3915907B2 (ja) 2002-08-30 2007-05-16 カシオ計算機株式会社 発光駆動回路及び表示装置並びにその駆動制御方法
JP4734529B2 (ja) * 2003-02-24 2011-07-27 京セラ株式会社 表示装置
CN100418123C (zh) * 2003-02-24 2008-09-10 奇美电子股份有限公司 显示装置
JP4059177B2 (ja) * 2003-09-17 2008-03-12 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
DE10345403A1 (de) * 2003-09-30 2005-04-28 Infineon Technologies Ag Material und Zellenaufbau für Speicheranwendungen
JP4810790B2 (ja) 2003-12-25 2011-11-09 ソニー株式会社 ディスプレイ装置及びディスプレイ装置の駆動方法
JP4974471B2 (ja) * 2004-04-12 2012-07-11 三洋電機株式会社 有機ｅｌ画素回路およびその駆動方法
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
KR100623813B1 (ko) 2004-12-10 2006-09-19 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 구동방법
KR100604066B1 (ko) * 2004-12-24 2006-07-24 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4752315B2 (ja) * 2005-04-19 2011-08-17 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
KR100719924B1 (ko) 2005-04-29 2007-05-18 비오이 하이디스 테크놀로지 주식회사 유기 전계발광 표시장치
US8017252B2 (en) * 2005-06-22 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance using the same
US8599111B2 (en) 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
KR100810602B1 (ko) 2006-06-05 2008-03-06 재단법인서울대학교산학협력재단 전압기입방식 화소구조

Also Published As

Publication number Publication date
CN101563720B (zh) 2013-04-24
US20100001983A1 (en) 2010-01-07
EP2095354A1 (en) 2009-09-02
CN101563720A (zh) 2009-10-21
WO2008075697A1 (en) 2008-06-26
JP2008176287A (ja) 2008-07-31
US8243055B2 (en) 2012-08-14
KR20090094146A (ko) 2009-09-03

Similar Documents

Publication Publication Date Title
US10529280B2 (en) Display device
US9361829B2 (en) Display apparatus, method of driving a display, and electronic device
US9741292B2 (en) Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage
JP6453926B2 (ja) 有機発光表示装置及びその駆動方法
US20190180697A1 (en) Pixel circuit and display apparatus
US20160267846A1 (en) Voltage programmed pixel circuit, display system and driving method thereof
US9818345B2 (en) Organic light emitting display device and method of driving thereof
US9437662B2 (en) Display device with transistor sampling for improved performance
US9390652B2 (en) Organic light emitting display device and driving method thereof
US9202858B2 (en) Display apparatus
US9984626B2 (en) Pixel circuit for organic light emitting diode, a display device having pixel circuit and driving method of pixel circuit
JP5538477B2 (ja) 画像表示装置およびその駆動方法
US8531361B2 (en) Organic light emitting diode display and method of driving the same
US8941309B2 (en) Voltage-driven pixel circuit, driving method thereof and display panel
KR20160018892A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US8159479B2 (en) Pixel circuit and display device
US7193588B2 (en) Active matrix organic electroluminescence display driving circuit
KR101197768B1 (ko) 유기전계발광표시장치의 화소 회로
KR101142994B1 (ko) 표시 장치 및 그 구동 방법
KR101245218B1 (ko) 유기발광다이오드 표시소자
TWI244633B (en) Pixel circuit, display apparatus, and method for driving pixel circuit
TWI239500B (en) Display device
JP4610843B2 (ja) 表示装置及び表示装置の駆動方法
KR101200066B1 (ko) 화소회로, 액티브 매트릭스 장치 및 표시장치
JP4170384B2 (ja) 自発光型表示装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141209

R151 Written notification of patent or utility model registration

Ref document number: 5665256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151