JP4810790B2 - ディスプレイ装置及びディスプレイ装置の駆動方法 - Google Patents
ディスプレイ装置及びディスプレイ装置の駆動方法 Download PDFInfo
- Publication number
- JP4810790B2 JP4810790B2 JP2003428844A JP2003428844A JP4810790B2 JP 4810790 B2 JP4810790 B2 JP 4810790B2 JP 2003428844 A JP2003428844 A JP 2003428844A JP 2003428844 A JP2003428844 A JP 2003428844A JP 4810790 B2 JP4810790 B2 JP 4810790B2
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- transistor
- capacitor
- signal level
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 claims description 193
- 230000008878 coupling Effects 0.000 claims description 43
- 238000010168 coupling process Methods 0.000 claims description 43
- 238000005859 coupling reaction Methods 0.000 claims description 43
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000007921 spray Substances 0.000 claims 1
- 238000005401 electroluminescence Methods 0.000 description 56
- 238000010586 diagram Methods 0.000 description 14
- 201000006681 severe congenital neutropenia Diseases 0.000 description 10
- 101000684822 Homo sapiens Sodium channel subunit beta-2 Proteins 0.000 description 7
- 102100023722 Sodium channel subunit beta-2 Human genes 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 208000027390 severe congenital neutropenia 3 Diseases 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 101000631760 Homo sapiens Sodium channel protein type 1 subunit alpha Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 102100028910 Sodium channel protein type 1 subunit alpha Human genes 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
- Electroluminescent Light Sources (AREA)
Description
図2は、図14との対比により本発明の実施例1に係るディスプレイ装置を示すブロック図である。このディスプレイ装置41において、表示部52は、電流駆動による赤色、緑色、青色の画素(PXR、PXG、PXB)53がマトリックス状に配置され、これらの画素53に対して、5本の走査線SCN、SCN2R、SCN2G、SCN2B、SCN3がライン単位で水平方向に設けられる。またこれらの走査線SCN、SCN2R、SCN2G、SCN2B、SCN3と直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部52に対して、ディスプレイ装置51は、垂直駆動回路54により走査線SCN、SCN2R、SCN2G、SCN2B、SCN3を駆動して順次ライン単位で画素53に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路55により信号線SIGを駆動して各画素53の階調を設定するようになされている。
以上の構成において、このディスプレイ装置51は(図2)、垂直駆動回路54による走査線SCN、SCN2R、SCN2G、SCN2B、SCN3の駆動により順次ライン単位で表示部52の画素53が選択され、またこの画素53の選択により水平駆動回路55により駆動される信号線SIGの信号レベルが各画素53に設定される。ディスプレイ装置51は、この各画素53に設定した信号レベルにより各画素53が発光して所望の画像が表示される。
以上の構成によれば、ソースフォロワ回路構成により発光素子である有機EL素子12を電流駆動するトランジスタTR2に対して、このトランジスタTR2のゲートソース間に設けられた信号レベル保持用のコンデンサCs2にトランジスタTR2のしきい値電圧Vthを設定した後、信号線SIGの信号レベルVinを設定することにより、トランジスタTR2のばらつきを補正して階調を設定するようにして、このコンデンサCs2へのトランジスタTR2のしきい値電圧Vthの設定に供する複数のスイッチ回路TR3、TR5、TR6を1つの制御信号azにより制御することにより、走査線の数を少なくすることができる。
Claims (7)
- 電流駆動による画素をマトリックス状に配置してなる表示部と、前記表示部を駆動する駆動回路とを有するディスプレイ装置において、
前記画素が、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
一端を前記トランジスタのゲートに接続したカップリング用のコンデンサと、
前記カップリング用のコンデンサの他端を信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのソースを所定の基準電圧に接続するソース側基準電圧用のスイッチ回路と、
前記トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、
前記カップリング用のコンデンサの前記他端を所定の基準電圧に接続するコンデンサ側基準電圧用のスイッチ回路と、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
前記駆動回路は、
前記信号線のスイッチ回路の駆動により、前記カップリング用のコンデンサを介して前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子電圧を設定し、該信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記トランジスタで前記発光素子を電流駆動し、
前記信号レベル保持用のコンデンサの前記端子電圧の設定において、
前記電源用のスイッチ回路をオフ状態に設定する前に、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路、前記ソース側基準電圧用のスイッチ回路をオン状態に設定し、
前記電源用のスイッチ回路をオフ状態に設定した後、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路、前記ソース側基準電圧用のスイッチ回路をオフ状態に設定すると共に、前記信号線のスイッチ回路をオン状態に設定することにより、
前記信号レベル保持用のコンデンサの端子間電圧を前記トランジスタのしきい値電圧以上に立ち上げてから、前記信号レベル保持用のコンデンサの端子間電圧を前記トランジスタのしきい値電圧に設定すると共に、前記信号レベル保持用のコンデンサの前記トランジスタのソース側端を一定電位に設定した後、
前記信号線の信号レベルにより、前記信号レベル保持用のコンデンサの端子電圧を設定し、
前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路、前記ソース側基準電圧用のスイッチ回路のオンオフ制御を、同一の制御信号により実行する
ことを特徴とするディスプレイ装置。 - 前記トランジスタ、前記各スイッチ回路がnチャンネルMOS型のトランジスタにより形成された
ことを特徴とする請求項1に記載のディスプレイ装置。 - 電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素が、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、信号線の信号レベルにより設定された前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
一端を前記トランジスタのゲートに接続したカップリング用のコンデンサと、
前記トランジスタのソースを一時的に所定の基準電圧に接続することにより、前記信号レベル保持用のコンデンサのソース側端を一定電圧に設定するソース側基準電圧用のスイッチ回路と、
前記ソース側基準電圧用のスイッチ回路と同一の制御信号により動作して、前記カップリング用のコンデンサの他端を所定の基準電圧に接続するコンデンサ側基準電圧用のスイッチ回路と、
前記ソース側基準電圧用のスイッチ回路と同一の制御信号により動作して、前記トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、
前記短絡用のスイッチ回路による基準電圧への接続に応動して、前記トランジスタへの電源の供給を停止し、前記信号線の信号レベルによる前記信号レベル保持用のコンデンサの端子電圧の設定により前記トランジスタへの電源の供給を開始する電源用のスイッチ回路と、
前記電源用のスイッチ回路による電源の供給が停止される前に、前記ソース側基準電圧用のスイッチ回路、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路がオン状態に設定され、その後、前記電源用のスイッチ回路による電源の供給を停止することにより、前記信号レベル保持用のコンデンサの端子間電圧を前記トランジスタのしきい値電圧以上に立ち上げてから、前記信号レベル保持用のコンデンサの端子間電圧を前記トランジスタのしきい値電圧に設定すると、前記カップリング用のコンデンサの他端を信号線に接続し、前記カップリング用のコンデンサを介して前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と
を備えることを特徴とするディスプレイ装置。 - 前記トランジスタ、前記各スイッチ回路がnチャンネルMOS型のトランジスタにより形成された
ことを特徴とする請求項3に記載のディスプレイ装置。 - 有機EL素子による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素が、
前記有機EL素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、信号線の信号レベルにより設定された前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記有機EL素子を駆動するソースフォロワ回路によるトランジスタと、
一端を前記トランジスタのゲートに接続したカップリング用のコンデンサと、
前記トランジスタのソースを一時的に所定の基準電圧に接続することにより、前記信号レベル保持用のコンデンサのソース側端を一定電圧に設定するソース側基準電圧用のスイッチ回路と、
前記ソース側基準電圧用のスイッチ回路と同一の制御信号により動作して、前記カップリング用のコンデンサの他端を所定の基準電圧に接続するコンデンサ側基準電圧用のスイッチ回路と、
前記ソース側基準電圧用のスイッチ回路と同一の制御信号により動作して、前記トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、
前記短絡用のスイッチ回路による基準電圧への接続に応動して、前記トランジスタへの電源の供給を停止し、前記信号線の信号レベルによる前記信号レベル保持用のコンデンサの端子電圧の設定により前記トランジスタへの電源の供給を開始する電源用のスイッチ回路と、
前記電源用のスイッチ回路による電源の供給が停止される前に、前記ソース側基準電圧用のスイッチ回路、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路がオン状態に設定され、その後、前記電源用のスイッチ回路による電源の供給を停止することにより、前記信号レベル保持用のコンデンサの端子間電圧を前記トランジスタのしきい値電圧以上に立ち上げてから、前記信号レベル保持用のコンデンサの端子間電圧を前記トランジスタのしきい値電圧に設定すると、前記カップリング用のコンデンサの他端を信号線に接続し、前記カップリング用のコンデンサを介して前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のコンデンサと
を備えることを特徴とするディスプレイ装置。 - 前記トランジスタ、前記各スイッチ回路がnチャンネルMOS型のトランジスタにより形成された
ことを特徴とする請求項5に記載のディスプレイ装置。 - 電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置の駆動方法において、
前記画素が、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
一端を前記トランジスタのゲートに接続したカップリング用のコンデンサと、
前記カップリング用のコンデンサの他端を信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのソースを所定の基準電圧に接続するソース側基準電圧用のスイッチ回路と、
前記トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、
前記カップリング用のコンデンサの前記他端を所定の基準電圧に接続するコンデンサ側基準電圧用のスイッチ回路と、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
前記ディスプレイ装置の駆動方法は、
前記信号線のスイッチ回路の駆動により、前記カップリング用のコンデンサを介して前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子電圧を設定し、該信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記トランジスタで前記発光素子を電流駆動し、
前記信号レベル保持用のコンデンサの前記端子電圧の設定において、
前記電源用のスイッチ回路をオフ状態に設定する前に、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路、前記ソース側基準電圧用のスイッチ回路をオン状態に設定し、
前記電源用のスイッチ回路をオフ状態に設定した後、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路、前記ソース側基準電圧用のスイッチ回路をオフ状態に設定すると共に、前記信号線のスイッチ回路をオン状態に設定することにより、
前記信号レベル保持用のコンデンサの端子間電圧を前記トランジスタのしきい値電圧以上に立ち上げてから、前記信号レベル保持用のコンデンサの端子間電圧を前記トランジスタのしきい値電圧に設定すると共に、前記信号レベル保持用のコンデンサの前記トランジスタのソース側端を一定電位に設定した後、
前記信号線の信号レベルにより、前記信号レベル保持用のコンデンサの端子電圧を設定し、
前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路、前記ソース側基準電圧用のスイッチ回路のオンオフ制御を、同一の制御信号により実行する
ことを特徴とするディスプレイ装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428844A JP4810790B2 (ja) | 2003-12-25 | 2003-12-25 | ディスプレイ装置及びディスプレイ装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428844A JP4810790B2 (ja) | 2003-12-25 | 2003-12-25 | ディスプレイ装置及びディスプレイ装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005189379A JP2005189379A (ja) | 2005-07-14 |
JP4810790B2 true JP4810790B2 (ja) | 2011-11-09 |
Family
ID=34787679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428844A Expired - Fee Related JP4810790B2 (ja) | 2003-12-25 | 2003-12-25 | ディスプレイ装置及びディスプレイ装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4810790B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5665256B2 (ja) | 2006-12-20 | 2015-02-04 | キヤノン株式会社 | 発光表示デバイス |
KR100873079B1 (ko) | 2007-04-12 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 아날로그 출력 버퍼회로 및 그를 이용한유기전계발광표시장치 |
KR100952827B1 (ko) | 2007-12-04 | 2010-04-15 | 삼성모바일디스플레이주식회사 | 화소 및 그를 이용한 유기전계발광표시장치 |
JP5982147B2 (ja) * | 2011-04-01 | 2016-08-31 | 株式会社半導体エネルギー研究所 | 発光装置 |
CN104091560B (zh) * | 2014-06-23 | 2016-08-24 | 上海天马有机发光显示技术有限公司 | 有机发光二极管像素补偿电路及其显示面板、显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0008019D0 (en) * | 2000-03-31 | 2000-05-17 | Koninkl Philips Electronics Nv | Display device having current-addressed pixels |
JP3772889B2 (ja) * | 2003-05-19 | 2006-05-10 | セイコーエプソン株式会社 | 電気光学装置およびその駆動装置 |
JP4062179B2 (ja) * | 2003-06-04 | 2008-03-19 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
-
2003
- 2003-12-25 JP JP2003428844A patent/JP4810790B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005189379A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101589902B1 (ko) | 자발광형 표시장치 및 그 구동방법 | |
TWI413963B (zh) | 自發光顯示裝置及其驅動方法 | |
JP4049018B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP4062179B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
KR102636682B1 (ko) | 표시장치와 그 구동방법 | |
JP4590831B2 (ja) | 表示装置、および画素回路の駆動方法 | |
JP2005189643A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP2009069322A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2008158378A (ja) | 表示装置及びその駆動方法 | |
JP4831392B2 (ja) | 画素回路及び表示装置 | |
KR101641381B1 (ko) | 표시 장치 및 표시 구동 방법 | |
US8633920B2 (en) | Display device and display drive method | |
JP2005189387A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP4552108B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2010107630A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
US9583040B2 (en) | Display device and display drive method | |
JP2005172917A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP4810790B2 (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
US20120001948A1 (en) | Display device, pixel circuit and display drive method thereof | |
JP2007256881A (ja) | ディスプレイ装置 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP2005189381A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP4360199B2 (ja) | ディスプレイ装置、画素回路及び画素回路の駆動方法 | |
JP2009031620A (ja) | 表示装置及び表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090331 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |