JP5342193B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP5342193B2 JP5342193B2 JP2008210478A JP2008210478A JP5342193B2 JP 5342193 B2 JP5342193 B2 JP 5342193B2 JP 2008210478 A JP2008210478 A JP 2008210478A JP 2008210478 A JP2008210478 A JP 2008210478A JP 5342193 B2 JP5342193 B2 JP 5342193B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- voltage
- signal
- pixel
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、有機ＥＬ素子などを用いた画像表示装置に係り、特に、低電圧化、高精細化において高画質表示の可能な画像表示装置に関する。
従来表示装置の主流であったＣＲＴに代わり、近年、フラットディスプレイ装置の需要が増大している。特に、有機ＥＬ（Electro Luminescence）素子（ＯＬＥＤ；Oganic Light Emitting Diode）を用いた表示装置は、消費電力、軽さ、薄さ、動画特性、視野角などの点で優れており、開発、実用化も進んでいる。
有機ＥＬ素子を用いた画像表示装置における、画像信号の画素への書き込み方式には、電圧プログラム方式と電流プログラム方式がある。書き込み速度の速い、電圧プログラム方式を用いた技術は、例えば、下記非特許文献１等に記載されている。
前述の非特許文献１に記載の有機ＥＬ表示装置の駆動方法では、有機表示パネルを構成する全ての画素に関して、書込み期間に、有機ＥＬ素子を駆動する薄膜トランジスタ（以下、駆動ＴＦＴという）のゲート電極の電圧が、電源線の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に自動的にリセットされるので、駆動ＴＦＴのばらつきが抑制され、均一性の高い発光を実現することができる。
有機ＥＬ素子を用いた画像表示装置における、画像信号の画素への書き込み方式には、電圧プログラム方式と電流プログラム方式がある。書き込み速度の速い、電圧プログラム方式を用いた技術は、例えば、下記非特許文献１等に記載されている。
前述の非特許文献１に記載の有機ＥＬ表示装置の駆動方法では、有機表示パネルを構成する全ての画素に関して、書込み期間に、有機ＥＬ素子を駆動する薄膜トランジスタ（以下、駆動ＴＦＴという）のゲート電極の電圧が、電源線の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に自動的にリセットされるので、駆動ＴＦＴのばらつきが抑制され、均一性の高い発光を実現することができる。
なお、本願発明に関連する先行技術文献としては以下のものがある。
Digest of Technical Papers, SID98 p.p.11-14
Digest of Technical Papers, SID98 p.p.11-14
しかしながら、前述の非特許文献１に記載されている有機ＥＬ表示装置では、低電力化、高精細化により、駆動ＴＦＴの特性にばらつきが生じ、画面の均一性が下がり、高画質を維持できなくなる。
この問題について、図１３、図１４を用いて説明する。
薄膜トランジスタ（以下、ＴＦＴという）は、ゲート電圧−ドレイン電流の関係がヒステリシス特性を示す場合がある。
このヒステリシス特性について図１３を用いて説明する。
ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、ゲート絶縁膜（ＧＩ）にトラップされるキャリア（ＣＡＰ）の数によって異なる。
図１３（ａ）に示すような、ゲート絶縁膜（ＧＩ）にトラップされるキャリア（ＣＡＰ）数が多い状態Ａでは、ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は図１３（ｃ）の特性Ａに従う。
一方、図１３（ｂ）に示すような、ゲート絶縁膜（ＧＩ）にトラップされるキャリア数（ＣＡＰ）が少ない状態Ｂでは、ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は図１３（ｃ）の特性Ｂに従う。
また、トラップされたキャリア（ＣＡＰ）の放出により、トラップされたキャリア（ＣＡＰ）の数が少なくなると、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、特性Ａから特性Ｂへと遷移する。したがって、トラップされたキャリア（ＣＡＰ）数が少なくなると、特性Ａと特性Ｂの間の領域Ｃにしたがって動作する場合がある。
なお、図１３は、ｐ型のＴＦＴの特性を示しており、横軸のゲート電圧（Ｖｇ）は、ソース電圧に対して負電圧であることを示している。また、Ｇはゲート電極である。
この問題について、図１３、図１４を用いて説明する。
薄膜トランジスタ（以下、ＴＦＴという）は、ゲート電圧−ドレイン電流の関係がヒステリシス特性を示す場合がある。
このヒステリシス特性について図１３を用いて説明する。
ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、ゲート絶縁膜（ＧＩ）にトラップされるキャリア（ＣＡＰ）の数によって異なる。
図１３（ａ）に示すような、ゲート絶縁膜（ＧＩ）にトラップされるキャリア（ＣＡＰ）数が多い状態Ａでは、ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は図１３（ｃ）の特性Ａに従う。
一方、図１３（ｂ）に示すような、ゲート絶縁膜（ＧＩ）にトラップされるキャリア数（ＣＡＰ）が少ない状態Ｂでは、ＴＦＴのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は図１３（ｃ）の特性Ｂに従う。
また、トラップされたキャリア（ＣＡＰ）の放出により、トラップされたキャリア（ＣＡＰ）の数が少なくなると、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、特性Ａから特性Ｂへと遷移する。したがって、トラップされたキャリア（ＣＡＰ）数が少なくなると、特性Ａと特性Ｂの間の領域Ｃにしたがって動作する場合がある。
なお、図１３は、ｐ型のＴＦＴの特性を示しており、横軸のゲート電圧（Ｖｇ）は、ソース電圧に対して負電圧であることを示している。また、Ｇはゲート電極である。
ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係にヒステリシス特性を持つ、ｐ型ＴＦＴのゲート電極に入力する信号が、図１４（ａ）に示すように、Ｖｇ１の電圧からＶｇ０の電圧に変化する場合、ドレイン電流（Ｉｄ）はオーバーシュートを起こして、ゲート絶縁膜（ＧＩ）にトラップされるキャリア（ＣＡＰ）が抜け落ち、ゲート絶縁膜（ＧＩ）にキャリア（ＣＡＰ）をトラップし直して、図１４（ｂ）に示す特性Ａ側に向かう。
しかしながら、Ｖｇ１の電圧を印加する時間（ｔｏｎ）が長いほど、Ｖｇ１の電圧とＶｇ０との電位差（ΔＶｇ）が大きいほど、オーバーシュートが大きくなるので、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は時間が経過しても、図１４（ｂ）に示すように、特性Ｂに近い特性を保つ。
一方、ゲート電極に入力する信号が、図１４（ｃ）に示すように、Ｖｇ２の電圧からＶｇ０の電圧に変化する場合のように、Ｖｇ２の電圧を印加する時間（ｔｏｎ）が短いほど、Ｖｇ２の電圧とＶｇ０との電位差（ΔＶｇ）が小さいほど、オーバーシュートが小さくなるので、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、図１４（ｄ）に示すように、速やかに特性Ａに近づく。なお、図１４において、Ｉｄ０は、ゲート電圧がＶｇ０の時のドレイン電流である。
しかしながら、Ｖｇ１の電圧を印加する時間（ｔｏｎ）が長いほど、Ｖｇ１の電圧とＶｇ０との電位差（ΔＶｇ）が大きいほど、オーバーシュートが大きくなるので、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は時間が経過しても、図１４（ｂ）に示すように、特性Ｂに近い特性を保つ。
一方、ゲート電極に入力する信号が、図１４（ｃ）に示すように、Ｖｇ２の電圧からＶｇ０の電圧に変化する場合のように、Ｖｇ２の電圧を印加する時間（ｔｏｎ）が短いほど、Ｖｇ２の電圧とＶｇ０との電位差（ΔＶｇ）が小さいほど、オーバーシュートが小さくなるので、ゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）の関係は、図１４（ｄ）に示すように、速やかに特性Ａに近づく。なお、図１４において、Ｉｄ０は、ゲート電圧がＶｇ０の時のドレイン電流である。
そのため、前述の非特許文献１に記載の有機ＥＬ表示装置において、電源電圧を下げたとき、もしくは高精細化によってプリチャージ時間が短くなったとき、駆動ＴＦＴの特性は、図１４（ｄ）に示す特性Ａに近づき、特性Ｃ２のような特性Ａと特性Ｂの遷移領域にて駆動ＴＦＴが動作する場合がある。
このように、従来の有機ＥＬ表示装置の駆動方法では、駆動ＴＦＴのゲート電極に大きなゲート電圧ΔＶｇをかけて発光する画素やそうでない画素が混在しており、同じ階調を発光しようとした場合に、駆動ＴＦＴのゲート電極の電圧を、電源線の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に揃えたとしても、前フレームの発光状態により、各画素の駆動ＴＦＴの特性が異なることとなるので、画面の均一性が下がり、高画質を維持できなくなる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、薄膜トランジスタのゲート電圧−ドレイン電流の関係がヒステリシス特性を示す場合においても均一な表示が可能となる画像表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
このように、従来の有機ＥＬ表示装置の駆動方法では、駆動ＴＦＴのゲート電極に大きなゲート電圧ΔＶｇをかけて発光する画素やそうでない画素が混在しており、同じ階調を発光しようとした場合に、駆動ＴＦＴのゲート電極の電圧を、電源線の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に揃えたとしても、前フレームの発光状態により、各画素の駆動ＴＦＴの特性が異なることとなるので、画面の均一性が下がり、高画質を維持できなくなる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、薄膜トランジスタのゲート電圧−ドレイン電流の関係がヒステリシス特性を示す場合においても均一な表示が可能となる画像表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明は、画素に信号電圧を印加する前に、駆動ＴＦＴのゲート電圧に、十分な順方向のバイアス電圧を印加することで、すべての画素の駆動ＴＦＴを図１４（ｂ）に示す特性Ｃ１に揃え、特性Ｂに近い特性で駆動させるものである。
具体的な構成は、以下の通りである。
（１）それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路と、前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記駆動トランジスタの制御電極と第１電極との間に接続される第１容量素子と、一端が前記駆動トランジスタの制御電極に接続される第２容量素子と、前記複数の信号線の中の対応する信号線と前記第２容量素子の他端との間に接続されるセレクトスイッチ素子と、前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子とを有し、前記駆動トランジスタの第１電極は、第１電源電圧に接続され、前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、前記各画素は、１フレーム期間内に設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、前記設定期間の前半の期間に、前記各画素の前記セレクトスイッチ素子と前記リセットスイッチ素子とをオンとして、前記各画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に第１電圧レベルのステップ信号を供給し、前記設定期間の後半の期間に、前記各画素の前記セレクトスイッチ素子をオン、前記リセットスイッチ素子をオフし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第１信号レベルとは異なる第２電圧レベルのステップ信号を供給して、前記各画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧を越える電圧、あるいは、前記信号駆動部から供給される電圧範囲を越える電圧を入力する。
本発明は、画素に信号電圧を印加する前に、駆動ＴＦＴのゲート電圧に、十分な順方向のバイアス電圧を印加することで、すべての画素の駆動ＴＦＴを図１４（ｂ）に示す特性Ｃ１に揃え、特性Ｂに近い特性で駆動させるものである。
具体的な構成は、以下の通りである。
（１）それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路と、前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記駆動トランジスタの制御電極と第１電極との間に接続される第１容量素子と、一端が前記駆動トランジスタの制御電極に接続される第２容量素子と、前記複数の信号線の中の対応する信号線と前記第２容量素子の他端との間に接続されるセレクトスイッチ素子と、前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子とを有し、前記駆動トランジスタの第１電極は、第１電源電圧に接続され、前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、前記各画素は、１フレーム期間内に設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、前記設定期間の前半の期間に、前記各画素の前記セレクトスイッチ素子と前記リセットスイッチ素子とをオンとして、前記各画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に第１電圧レベルのステップ信号を供給し、前記設定期間の後半の期間に、前記各画素の前記セレクトスイッチ素子をオン、前記リセットスイッチ素子をオフし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第１信号レベルとは異なる第２電圧レベルのステップ信号を供給して、前記各画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧を越える電圧、あるいは、前記信号駆動部から供給される電圧範囲を越える電圧を入力する。
（２）それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路と、前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記駆動トランジスタの制御電極と第１電極との間に接続される第１容量素子と、一端が前記駆動トランジスタの制御電極に接続される第２容量素子と、前記複数の信号線の中の対応する信号線と前記第２容量素子の他端との間に接続されるセレクトスイッチ素子と、前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子と、前記駆動トランジスタの第２電極と前記自発光素子の一端との間に接続される点灯スイッチ素子と、前記複数の信号線の中の対応する信号線と前記自発光素子の一端との間に接続されるプリチャージスイッチ素子とを有し、前記駆動トランジスタの第１電極は、第１電源電圧に接続され、前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、前記各画素は、１フレーム期間内に設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、前記設定期間の始めの第１期間に、前記各画素の前記セレクトスイッチ素子、前記リセットスイッチ素子、前記点灯スイッチ素子および前記プリチャージスイッチ素子をオンとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に第２電圧レベルのステップ信号を供給して、前記各画素の前記駆動トランジスタの制御電極に前記第２電圧レベルの電圧を入力し、前記設定期間の中間の第２期間に、前記各画素の前記セレクトスイッチ素子、前記リセットスイッチ素子、前記点灯スイッチ素子および前記プリチャージスイッチ素子をオフとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第２信号レベルとは異なる第１電圧レベルのステップ信号を供給し、前記設定期間の最後の第３期間に、前記各画素の前記セレクトスイッチ素子をオン、前記リセットスイッチ素子、前記点灯スイッチ素子および前記プリチャージスイッチ素子をオフとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第２電圧レベルのステップ信号を供給して、前記各画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧を越える電圧、あるいは、前記信号駆動部から供給される電圧範囲を越える電圧を入力する。
（３）それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路と、前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記駆動トランジスタの制御電極と第１電極との間に接続される第１容量素子と、一端が前記駆動トランジスタの制御電極に接続される第２容量素子と、前記複数の信号線の中の対応する信号線と前記第２容量素子の他端との間に接続されるセレクトスイッチ素子と、前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子と、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの第２電極との間に接続されるプリチャージスイッチ素子とを有し、前記駆動トランジスタの第１電極は、第１電源電圧に接続され、前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、前記各画素は、１フレーム期間内に設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、前記設定期間の始めの第１期間に、前記各画素の前記セレクトスイッチ素子、前記リセットスイッチ素子および前記プリチャージスイッチ素子をオンとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に第２電圧レベルのステップ信号を供給して、前記各画素の前記駆動トランジスタの制御電極に前記第２電圧レベルの電圧を入力し、前記設定期間の中間の第２期間に、前記各画素の前記セレクトスイッチ素子、前記リセットスイッチ素子および前記プリチャージスイッチ素子をオフとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第２信号レベルとは異なる第１電圧レベルのステップ信号を供給し、前記設定期間の最後の第３期間に、前記各画素の前記セレクトスイッチ素子をオン、前記リセットスイッチ素子と前記プリチャージスイッチ素子とをオフとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第２電圧レベルのステップ信号を供給して、前記各画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧を越える電圧、あるいは、前記信号駆動部から供給される電圧範囲を越える電圧を入力する。
（４）それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路と、前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記駆動トランジスタの制御電極と第１電極との間に接続される第１容量素子と、一端が前記駆動トランジスタの制御電極に接続される第２容量素子と、前記複数の信号線の中の対応する信号線と前記第２容量素子の他端との間に接続されるセレクトスイッチ素子と、前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子と、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続されるプリチャージスイッチ素子とを有し、前記駆動トランジスタの第１電極は、第１電源電圧に接続され、前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、前記各画素は、１フレーム期間内に設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、前記設定期間の始めの第１期間に、前記各画素の前記セレクトスイッチ素子と前記プリチャージスイッチ素子をオンとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に第２電圧レベルのステップ信号を供給して、前記各画素の前記駆動トランジスタの制御電極に前記第２電圧レベルの電圧を入力し、前記設定期間の中間の第２期間に、前記各画素の前記セレクトスイッチ素子と前記プリチャージスイッチ素子とをオフとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第２信号レベルとは異なる第１電圧レベルのステップ信号を供給し、前記設定期間の最後の第３期間に、前記各画素の前記セレクトスイッチ素子をオン、前記プリチャージスイッチ素子をオフとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第２電圧レベルのステップ信号を供給して、前記各画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第２電源電圧を越える電圧、あるいは、前記信号駆動部から供給される電圧範囲を越える電圧を入力する。
（５）（１）ないし（４）において、前記駆動トランジスタは、ｐ型の電界効果トランジスタであり、前記自発光素子のカソード電極は、前記第２電源電圧に接続され、前記ステップ信号は、前記第１電圧レベルがＨｉｇｈレベル、前記第２電圧レベルがＬｏｗレベルであり、前記全画素の前記駆動トランジスタの制御電極に入力される特性値設定用電圧は、前記第２電源電圧よりも低電位の電圧、あるいは、前記信号駆動部から供給される電圧範囲の中で最も低電位の電圧よりも低電位の電圧である。
（５）（１）ないし（４）において、前記駆動トランジスタは、ｐ型の電界効果トランジスタであり、前記自発光素子のカソード電極は、前記第２電源電圧に接続され、前記ステップ信号は、前記第１電圧レベルがＨｉｇｈレベル、前記第２電圧レベルがＬｏｗレベルであり、前記全画素の前記駆動トランジスタの制御電極に入力される特性値設定用電圧は、前記第２電源電圧よりも低電位の電圧、あるいは、前記信号駆動部から供給される電圧範囲の中で最も低電位の電圧よりも低電位の電圧である。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の画像表示装置によれば、薄膜トランジスタのヒステリシス特性に起因する表示異常のない均一な表示が可能となる。
本発明の画像表示装置によれば、薄膜トランジスタのヒステリシス特性に起因する表示異常のない均一な表示が可能となる。
以下、本発明の有機ＥＬ表示装置に適用した実施例を図面を参照して詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１は、本発明の実施例１の有機ＥＬ表示装置の全体構成を示す図である。図１に示すように、有機ＥＬ表示パネルの表示領域内には複数の画素１がマトリクス状に設けられる。
画素１には、信号線１２、リセット線７、セレクトスイッチ線３１、点灯スイッチ線２１、および電源線６がそれぞれ入力される。
リセット線７、セレクトスイッチ線３１、および、点灯スイッチ線２１は、ゲート駆動部８に接続される。
信号駆動部９には、外部から信号入力線１０を介して画像信号が供給される。信号駆動部９と、有機ＥＬ表示パネルとの間には、ステップ信号入力線１５、ステップ信号選択スイッチ制御線１７、信号線選択スイッチ制御線１９が延在している。
信号線１２には、薄膜トランジスタで構成される信号線選択スイッチ素子１１を介して、信号駆動部９から画像信号、あるいは、薄膜トランジスタで構成されるステップ信号選択スイッチ素子１４とステップ信号入力線１５とを介して、ステップ信号発生部２９からステップ信号が入力される。
信号線選択スイッチ素子１１は、信号線選択スイッチ制御線１９により制御され、ステップ信号選択スイッチ素子１４は、ステップ信号選択スイッチ制御線１７により制御される。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１は、本発明の実施例１の有機ＥＬ表示装置の全体構成を示す図である。図１に示すように、有機ＥＬ表示パネルの表示領域内には複数の画素１がマトリクス状に設けられる。
画素１には、信号線１２、リセット線７、セレクトスイッチ線３１、点灯スイッチ線２１、および電源線６がそれぞれ入力される。
リセット線７、セレクトスイッチ線３１、および、点灯スイッチ線２１は、ゲート駆動部８に接続される。
信号駆動部９には、外部から信号入力線１０を介して画像信号が供給される。信号駆動部９と、有機ＥＬ表示パネルとの間には、ステップ信号入力線１５、ステップ信号選択スイッチ制御線１７、信号線選択スイッチ制御線１９が延在している。
信号線１２には、薄膜トランジスタで構成される信号線選択スイッチ素子１１を介して、信号駆動部９から画像信号、あるいは、薄膜トランジスタで構成されるステップ信号選択スイッチ素子１４とステップ信号入力線１５とを介して、ステップ信号発生部２９からステップ信号が入力される。
信号線選択スイッチ素子１１は、信号線選択スイッチ制御線１９により制御され、ステップ信号選択スイッチ素子１４は、ステップ信号選択スイッチ制御線１７により制御される。
また、実際には画素１は、有機ＥＬ表示パネルの表示領域内に多数個配置されるが、図面の簡略化のために図１では、４画素のみを記載してある。また、後述するように画素１には、他にも共通接地線が配線されているが、これらの記載は省略してある。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられており、有機ＥＬ素子２のカソード電極は共通接地線に接続される。
また、アノード電極は、ｎ型薄膜トランジスタで構成される点灯スイッチ素子２０と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、第１容量素子３０が接続され、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、第２容量素子３とセレクトスイッチ素子３２を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線３１に、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
画素１、ゲート駆動部８、信号駆動部９等の各回路は全て、半導体層として、一般に良く知られている低温多結晶シリコン層を有する低温多結晶シリコン薄膜トランジスタを用いて構成され、これらの薄膜トランジスタは、ガラス基板上に形成される。
また、低温多結晶シリコン薄膜トランジスタ、あるいは、有機ＥＬ素子２の製造方法などに関しては、一般に報告されているものと大きな相違はないため、ここではその説明は省略する。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられており、有機ＥＬ素子２のカソード電極は共通接地線に接続される。
また、アノード電極は、ｎ型薄膜トランジスタで構成される点灯スイッチ素子２０と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、第１容量素子３０が接続され、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、第２容量素子３とセレクトスイッチ素子３２を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線３１に、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
画素１、ゲート駆動部８、信号駆動部９等の各回路は全て、半導体層として、一般に良く知られている低温多結晶シリコン層を有する低温多結晶シリコン薄膜トランジスタを用いて構成され、これらの薄膜トランジスタは、ガラス基板上に形成される。
また、低温多結晶シリコン薄膜トランジスタ、あるいは、有機ＥＬ素子２の製造方法などに関しては、一般に報告されているものと大きな相違はないため、ここではその説明は省略する。
図１１は、従来の有機ＥＬ表示装置の全体構成を示す図である。図１１に示す従来の有機ＥＬ表示装置は、図１に示す本実施例の有機ＥＬ表示装置に比して、信号線選択スイッチ素子１１と、ステップ信号選択スイッチ素子１４と、ステップ信号入力線１５と、ステップ信号発生部２９とが省略されている。
図１２は、従来の有機ＥＬ表示装置のタイミングチャートを示す図である。
図１２に示すように、従来の有機ＥＬ表示装置では、各画素は、１フレーム期間内に、書込期間と発光期間とを有し、書込期間に各画素１に画像信号を書き込み、発光期間に点灯して表示を行う。映像信号の書き込みは、１表示ライン単位、即ち、リセット線７毎に行なわれる。
以下、各期間の動作について説明する。
図１２は、従来の有機ＥＬ表示装置のタイミングチャートを示す図である。
図１２に示すように、従来の有機ＥＬ表示装置では、各画素は、１フレーム期間内に、書込期間と発光期間とを有し、書込期間に各画素１に画像信号を書き込み、発光期間に点灯して表示を行う。映像信号の書き込みは、１表示ライン単位、即ち、リセット線７毎に行なわれる。
以下、各期間の動作について説明する。
［書込期間］
書込期間においては、ゲート駆動部８が、１表示ライン単位に各行の複数の画素１を順次走査し、これと同期して、信号駆動部９から信号線選択スイッチ素子１１を介して画像信号を信号線１２に書き込む。
以下、ゲート駆動部８によって選択された、任意の表示ラインの画素１の「書込み期間」における動作について説明する。
書込み期間内のＷ１の期間内に、信号駆動部９から信号線１２に、一定電圧（リファレンス電圧）を供給しておく。この期間内には、セレクトスイッチ素子３２がオンとされる。
始めに、時刻Ｔ１から時刻Ｔ２の期間に、リセットスイッチ素子５と点灯スイッチ素子２０とがオンとなり、これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になる。
次に、時刻Ｔ２で、点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、第２容量素子３の一端でもある、駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に自動的にリセットされる。
なお、このとき、前述したように、第２容量素子３の他端には、信号線１２から、一定電圧（リファレンス電圧）が入力されている。
次に、時刻Ｔ３で、リセットスイッチ素子５がオフとなる。その後、書込み期間のＷ２の期間内に、信号線１２に画像信号を供給し、第２容量素子３の他端に画像信号を入力する。
書込期間においては、ゲート駆動部８が、１表示ライン単位に各行の複数の画素１を順次走査し、これと同期して、信号駆動部９から信号線選択スイッチ素子１１を介して画像信号を信号線１２に書き込む。
以下、ゲート駆動部８によって選択された、任意の表示ラインの画素１の「書込み期間」における動作について説明する。
書込み期間内のＷ１の期間内に、信号駆動部９から信号線１２に、一定電圧（リファレンス電圧）を供給しておく。この期間内には、セレクトスイッチ素子３２がオンとされる。
始めに、時刻Ｔ１から時刻Ｔ２の期間に、リセットスイッチ素子５と点灯スイッチ素子２０とがオンとなり、これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になる。
次に、時刻Ｔ２で、点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、第２容量素子３の一端でもある、駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に自動的にリセットされる。
なお、このとき、前述したように、第２容量素子３の他端には、信号線１２から、一定電圧（リファレンス電圧）が入力されている。
次に、時刻Ｔ３で、リセットスイッチ素子５がオフとなる。その後、書込み期間のＷ２の期間内に、信号線１２に画像信号を供給し、第２容量素子３の他端に画像信号を入力する。
［発光期間］
発光期間においては、セレクトスイッチ素子３２がオフ、点灯スイッチ素子２０がオンとなり、有機ＥＬ素子２が発光する。
この発光期間では、リファレンス電圧から画像信号の変化に対応した電圧が、駆動ＴＦＴ４のゲート電極に印加され、それに応じた電流が有機ＥＬ素子２に流れることによって、発光輝度が調整される。
このように、従来の有機ＥＬ表示装置の駆動方法では、有機表示パネルを構成する全ての画素１に関して、書込み期間のＷ１の期間に、駆動ＴＦＴ４のゲート電極の電圧が、電源線６の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に自動的にリセットされるので、駆動ＴＦＴ４のばらつきが抑制され、均一性の高い発光を実現することができる。
しかしながら、前述したように、駆動ＴＦＴ４は、ゲート電極に保持されるキャリアの量によって、ＴＦＴの特性にばらつきが生じる。
そのため、従来の有機ＥＬ表示装置の駆動方法では、駆動ＴＦＴ４のゲート電極に大きなゲート電圧ΔＶｇをかけて発光する画素やそうでない画素が混在しており、同じ階調を発光しようとした場合に、駆動ＴＦＴ４のゲート電極の電圧を、電源線６の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に揃えたとしても、前フレームの発光状態により、各画素の駆動ＴＦＴ４の特性が異なることとなるので、画面の均一性が下がり、高画質を維持できなくなる。これは、動画表示時においてざらざらに見えたり、焼き付きや残像のような形で、視認上確認できるようになる。
発光期間においては、セレクトスイッチ素子３２がオフ、点灯スイッチ素子２０がオンとなり、有機ＥＬ素子２が発光する。
この発光期間では、リファレンス電圧から画像信号の変化に対応した電圧が、駆動ＴＦＴ４のゲート電極に印加され、それに応じた電流が有機ＥＬ素子２に流れることによって、発光輝度が調整される。
このように、従来の有機ＥＬ表示装置の駆動方法では、有機表示パネルを構成する全ての画素１に関して、書込み期間のＷ１の期間に、駆動ＴＦＴ４のゲート電極の電圧が、電源線６の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に自動的にリセットされるので、駆動ＴＦＴ４のばらつきが抑制され、均一性の高い発光を実現することができる。
しかしながら、前述したように、駆動ＴＦＴ４は、ゲート電極に保持されるキャリアの量によって、ＴＦＴの特性にばらつきが生じる。
そのため、従来の有機ＥＬ表示装置の駆動方法では、駆動ＴＦＴ４のゲート電極に大きなゲート電圧ΔＶｇをかけて発光する画素やそうでない画素が混在しており、同じ階調を発光しようとした場合に、駆動ＴＦＴ４のゲート電極の電圧を、電源線６の電圧（Ｖｄｄ）よりしきい値電圧（Ｖｔｈ）だけ低い電圧（Ｖｄｄ−Ｖｔｈ）に揃えたとしても、前フレームの発光状態により、各画素の駆動ＴＦＴ４の特性が異なることとなるので、画面の均一性が下がり、高画質を維持できなくなる。これは、動画表示時においてざらざらに見えたり、焼き付きや残像のような形で、視認上確認できるようになる。
図２は、本実施例の有機ＥＬ表示装置のタイミングチャートを示す図である。
図２に示すように、本実施例では、各画素は、１フレーム期間内に設定期間と書込期間と発光期間とを有する点で、従来の有機ＥＬ表示装置の駆動方法と異なっている。
以下、各期間の動作について説明する。
［設定期間］
本実施例は、書込期間の前に、各画素の駆動ＴＦＴ４の特性値を、図１４（ｂ）に示す特性Ｃ１に揃え、特性Ｂに近い特性で駆動させることを特徴とする。
本実施例において、各画素１のセレクトスイッチ素子３２は、「設定期間」と「書込期間」の間オンとなる。
また、設定期間内のＳ１の期間において、リセットスイッチ素子５と、点灯スイッチ素子２０とがオンとなる。
このとき、ステップ信号選択スイッチ制御線１７がＨｉｇｈレベル（以下、Ｈレベル）となるので、ステップ信号選択スイッチ素子１４がオンとなり、信号線１２には、ステップ信号発生部２９からステップ信号入力線１５を介して、Ｖstephの電圧が印加される。例えば、Ｖstephの電圧は、信号駆動部９より供給することのできる電圧の中の最も高電位の電圧、あるいは、電源線６の電圧である。このとき、駆動ＴＦＴ４のゲート電極の電圧は、Ｖ１の電圧に収束する。
図２に示すように、本実施例では、各画素は、１フレーム期間内に設定期間と書込期間と発光期間とを有する点で、従来の有機ＥＬ表示装置の駆動方法と異なっている。
以下、各期間の動作について説明する。
［設定期間］
本実施例は、書込期間の前に、各画素の駆動ＴＦＴ４の特性値を、図１４（ｂ）に示す特性Ｃ１に揃え、特性Ｂに近い特性で駆動させることを特徴とする。
本実施例において、各画素１のセレクトスイッチ素子３２は、「設定期間」と「書込期間」の間オンとなる。
また、設定期間内のＳ１の期間において、リセットスイッチ素子５と、点灯スイッチ素子２０とがオンとなる。
このとき、ステップ信号選択スイッチ制御線１７がＨｉｇｈレベル（以下、Ｈレベル）となるので、ステップ信号選択スイッチ素子１４がオンとなり、信号線１２には、ステップ信号発生部２９からステップ信号入力線１５を介して、Ｖstephの電圧が印加される。例えば、Ｖstephの電圧は、信号駆動部９より供給することのできる電圧の中の最も高電位の電圧、あるいは、電源線６の電圧である。このとき、駆動ＴＦＴ４のゲート電極の電圧は、Ｖ１の電圧に収束する。
次に、設定期間内のＳ２の期間において、リセットスイッチ素子５と、点灯スイッチ素子２０とがオフとなる。また、Ｓ２の期間内の時刻Ｔ１で、ステップ信号発生部２９から出力する電圧を、Ｖstepｈの電圧からＶsteplの電圧に切り替える。
したがって、このＳ２の期間内に、ステップ信号入力線１５を介して信号線１２に供給される電圧は、Ｖstepｈの電圧からＶsteplの電圧に変化する。例えば、Ｖsteplの電圧は、信号駆動部９より供給することのできる電圧の中の最も低電位の電圧、あるいは、共通接地線の電圧である。
このとき、駆動ＴＦＴ４のゲート電極には、Ｖ１−（Ｖsteph−Ｖstepl）［Ｖ］の電圧が印加されることになる。ここで、電源線６の電圧をＶｄｄとして、共通接地線の電圧を０［Ｖ］とした時、Ｖ１≒Ｖｄｄ／２となり、（Ｖsteph−Ｖstepl）≒Ｖｄｄの場合は、駆動ＴＦＴ４のゲート電極には、−（Ｖｄｄ／２）の電圧が保持できる。
これによって、プログラム作業の初期段階において、通常は、駆動ＴＦＴ４のゲート−ソース間電圧として（Ｖｄｄ／２）程度しか与えられない初期電圧を、ゲート−ソース間電圧が（３Ｖｄｄ／２）になる電圧を与えることができる。これにより、駆動ＴＦＴ４として、ヒステリシスの影響が大きい駆動ＴＦＴを用いたとしても、図１４（ｂ）に示す特性Ｃ１に揃え、特性Ｂに近い特性で駆動させることが可能となり、均一な発光を実現することが可能となる。
したがって、このＳ２の期間内に、ステップ信号入力線１５を介して信号線１２に供給される電圧は、Ｖstepｈの電圧からＶsteplの電圧に変化する。例えば、Ｖsteplの電圧は、信号駆動部９より供給することのできる電圧の中の最も低電位の電圧、あるいは、共通接地線の電圧である。
このとき、駆動ＴＦＴ４のゲート電極には、Ｖ１−（Ｖsteph−Ｖstepl）［Ｖ］の電圧が印加されることになる。ここで、電源線６の電圧をＶｄｄとして、共通接地線の電圧を０［Ｖ］とした時、Ｖ１≒Ｖｄｄ／２となり、（Ｖsteph−Ｖstepl）≒Ｖｄｄの場合は、駆動ＴＦＴ４のゲート電極には、−（Ｖｄｄ／２）の電圧が保持できる。
これによって、プログラム作業の初期段階において、通常は、駆動ＴＦＴ４のゲート−ソース間電圧として（Ｖｄｄ／２）程度しか与えられない初期電圧を、ゲート−ソース間電圧が（３Ｖｄｄ／２）になる電圧を与えることができる。これにより、駆動ＴＦＴ４として、ヒステリシスの影響が大きい駆動ＴＦＴを用いたとしても、図１４（ｂ）に示す特性Ｃ１に揃え、特性Ｂに近い特性で駆動させることが可能となり、均一な発光を実現することが可能となる。
［書込期間、発光期間］
本実施例では、書込期間のＷ１の期間に、ステップ信号選択スイッチ制御線１７と信号線選択スイッチ制御線１９とがＬｏｗレベル（以下、Ｌレベル）とされ、信号線選択スイッチ素子１１とステップ信号選択スイッチ素子１４とがオフとなるので、信号線１２がフローティング状態とされる点、書込期間のＷ２の期間に、信号線選択スイッチ制御線１９がＨレベルとなり、信号線選択スイッチ素子１１がオンとなり、信号線１２に画像信号が供給される点で、前述の図１２に示す書込期間の動作と異なるが、それ以外の動作は同じであるので再度の説明は省略する。
同様に、本実施例の発光期間の動作も、前述の図１２に示す発光期間の動作と同じであるので再度の説明は省略する。
このように、本実施例では、書込期間の前に各画素１の駆動ＴＦＴ４を図１４（ｂ）の特性Ｃ１に揃え、特性Ｂに近い特性で用いることができるので、駆動ＴＦＴ４のヒステリシス特性に起因する表示異常のない均一な表示が可能となる。
なお、本実施例では、駆動ＴＦＴ４と有機ＥＬ素子２が点灯スイッチ素子２０を介して接続されていたが、点灯スイッチ素子２０がなくても同様の効果は得られる。また、点灯スイッチ素子２０が、電源線６と駆動ＴＦＴ４のソース間に接続されていても、同様の効果が得られる。
また、ゲート駆動部８、信号駆動部９等からなる周辺駆動回路は、低温多結晶シリコン（ポリシリコン）薄膜トランジスタ回路で構成しているが、これらの周辺駆動回路あるいはその一部分を単結晶ＬＳＩ（Large Scale Integrated circuit）回路で構成して実装するようにしてもよい。その場合に、駆動ＴＦＴ４、リセットスイッチ素子５、および、点灯スイッチ素子２０等は、それぞれ半導体層にアモルファスシリコンを用いるアモルファスシリコン薄膜トランジスタを用いてガラス基板上に構成するようにしてもよい。
本実施例では、書込期間のＷ１の期間に、ステップ信号選択スイッチ制御線１７と信号線選択スイッチ制御線１９とがＬｏｗレベル（以下、Ｌレベル）とされ、信号線選択スイッチ素子１１とステップ信号選択スイッチ素子１４とがオフとなるので、信号線１２がフローティング状態とされる点、書込期間のＷ２の期間に、信号線選択スイッチ制御線１９がＨレベルとなり、信号線選択スイッチ素子１１がオンとなり、信号線１２に画像信号が供給される点で、前述の図１２に示す書込期間の動作と異なるが、それ以外の動作は同じであるので再度の説明は省略する。
同様に、本実施例の発光期間の動作も、前述の図１２に示す発光期間の動作と同じであるので再度の説明は省略する。
このように、本実施例では、書込期間の前に各画素１の駆動ＴＦＴ４を図１４（ｂ）の特性Ｃ１に揃え、特性Ｂに近い特性で用いることができるので、駆動ＴＦＴ４のヒステリシス特性に起因する表示異常のない均一な表示が可能となる。
なお、本実施例では、駆動ＴＦＴ４と有機ＥＬ素子２が点灯スイッチ素子２０を介して接続されていたが、点灯スイッチ素子２０がなくても同様の効果は得られる。また、点灯スイッチ素子２０が、電源線６と駆動ＴＦＴ４のソース間に接続されていても、同様の効果が得られる。
また、ゲート駆動部８、信号駆動部９等からなる周辺駆動回路は、低温多結晶シリコン（ポリシリコン）薄膜トランジスタ回路で構成しているが、これらの周辺駆動回路あるいはその一部分を単結晶ＬＳＩ（Large Scale Integrated circuit）回路で構成して実装するようにしてもよい。その場合に、駆動ＴＦＴ４、リセットスイッチ素子５、および、点灯スイッチ素子２０等は、それぞれ半導体層にアモルファスシリコンを用いるアモルファスシリコン薄膜トランジスタを用いてガラス基板上に構成するようにしてもよい。
［実施例２］
図３は、本発明の実施例２の有機ＥＬ表示装置の全体構成を示す図である。
図３において、図１と異なる点は、有機ＥＬ素子２の他端（アノード電極）が、プリチャージ線２７により制御されるプリチャージスイッチ素子２６を介して、信号線１２に接続されている点である。
本実施例は、前述実施例よりもさらに各画素１に画像信号を書込む前に、駆動ＴＦＴ４のゲート電極により大きなゲート電圧ΔＶｇ（換言すれば、より大き順方向のバイアス電圧）を印加するために、プリチャージスイッチ素子２６を追加したものである。
図４は、本実施例の有機ＥＬ表示装置のタイミングチャートを示す図である。
図４に示すように、本実施例でも、各画素は、１フレーム期間内に設定期間と書込期間と発光期間とを有する。
以下、各期間の動作について説明する。
［設定期間］
本実施例において、「設定期間」の間、ステップ信号選択スイッチ制御線１７はＨレベルとなり、ステップ信号選択スイッチ素子１４がオンとなる。
また、設定期間内のＳ１の期間において、リセットスイッチ素子５と、点灯スイッチ素子２０と、セレクトスイッチ素子３２と、プリチャージスイッチ素子２６とがオンとなる。
このとき、信号線１２には、ステップ信号発生部２９からステップ信号入力線１５を介して、Ｖsteplの電圧が印加される。例えば、Ｖsteplの電圧は、信号駆動部９より供給することのできる電圧の中の最も低電位の電圧、あるいは、共通接地線の電圧である。このとき、駆動ＴＦＴ４のゲート電極には、Ｖsteplの電圧が入力される。
図３は、本発明の実施例２の有機ＥＬ表示装置の全体構成を示す図である。
図３において、図１と異なる点は、有機ＥＬ素子２の他端（アノード電極）が、プリチャージ線２７により制御されるプリチャージスイッチ素子２６を介して、信号線１２に接続されている点である。
本実施例は、前述実施例よりもさらに各画素１に画像信号を書込む前に、駆動ＴＦＴ４のゲート電極により大きなゲート電圧ΔＶｇ（換言すれば、より大き順方向のバイアス電圧）を印加するために、プリチャージスイッチ素子２６を追加したものである。
図４は、本実施例の有機ＥＬ表示装置のタイミングチャートを示す図である。
図４に示すように、本実施例でも、各画素は、１フレーム期間内に設定期間と書込期間と発光期間とを有する。
以下、各期間の動作について説明する。
［設定期間］
本実施例において、「設定期間」の間、ステップ信号選択スイッチ制御線１７はＨレベルとなり、ステップ信号選択スイッチ素子１４がオンとなる。
また、設定期間内のＳ１の期間において、リセットスイッチ素子５と、点灯スイッチ素子２０と、セレクトスイッチ素子３２と、プリチャージスイッチ素子２６とがオンとなる。
このとき、信号線１２には、ステップ信号発生部２９からステップ信号入力線１５を介して、Ｖsteplの電圧が印加される。例えば、Ｖsteplの電圧は、信号駆動部９より供給することのできる電圧の中の最も低電位の電圧、あるいは、共通接地線の電圧である。このとき、駆動ＴＦＴ４のゲート電極には、Ｖsteplの電圧が入力される。
次に、Ｓ２の期間において、リセットスイッチ素子５と、点灯スイッチ素子２０と、セレクトスイッチ素子３２と、プリチャージスイッチ素子２６とがオフとなる。このとき、信号線１２には、ステップ信号発生部２９からステップ信号入力線１５を介して、Ｖstephの電圧が印加される。例えば、Ｖstephの電圧は、信号駆動部９より供給することのできる電圧の中の最も高電位の電圧、あるいは、電源線６の電圧である。このとき、駆動ＴＦＴ４のゲート電極の電圧は、Ｖsteplの電圧を維持する。
次に、Ｓ３の期間に、セレクトスイッチ素子３２がオンとなり、また、このＳ３の期間内のＴ１の時刻に、ステップ信号発生部２９から出力する電圧を、Ｖstepｈの電圧からＶsteplの電圧に切り替える。
したがって、このＳ３の期間内に、ステップ信号入力線１５を介して信号線１２に供給される電圧は、Ｖstepｈの電圧からＶsteplの電圧に変化する。
このとき、駆動ＴＦＴ４のゲート電極には、（Ｖstepl−Ｖsteph）［Ｖ］の電圧が印加されることになる。ここで、電源線６の電圧をＶｄｄとして、共通接地線の電圧を０［Ｖ］とし、（Ｖsteph−Ｖstepl）≒Ｖｄｄの場合は、駆動ＴＦＴ４のゲート電極には、−（Ｖｄｄ）の電圧が保持できる。
これによって、プログラム作業の初期段階において、通常は、駆動ＴＦＴ４のゲート−ソース間電圧として（Ｖｄｄ／２）程度しか与えられない初期電圧を、ゲート−ソース間電圧が（２Ｖｄｄ）になる電圧を与えることができる。これにより、駆動ＴＦＴ４として、ヒステリシスの影響が大きい駆動ＴＦＴを用いたとしても、図１４（ｂ）に示す特性Ｃ１に揃え、特性Ｂに近い特性で駆動させることが可能となり、均一な発光を実現することが可能となる。
［書込期間、発光期間］
本実施例の書込期間の動作は、前述の図２に示す発光期間の動作と同じであるので再度の説明は省略する。
同様に、本実施例の発光期間の動作も、前述の図２に示す発光期間の動作と同じであるので再度の説明は省略する。
次に、Ｓ３の期間に、セレクトスイッチ素子３２がオンとなり、また、このＳ３の期間内のＴ１の時刻に、ステップ信号発生部２９から出力する電圧を、Ｖstepｈの電圧からＶsteplの電圧に切り替える。
したがって、このＳ３の期間内に、ステップ信号入力線１５を介して信号線１２に供給される電圧は、Ｖstepｈの電圧からＶsteplの電圧に変化する。
このとき、駆動ＴＦＴ４のゲート電極には、（Ｖstepl−Ｖsteph）［Ｖ］の電圧が印加されることになる。ここで、電源線６の電圧をＶｄｄとして、共通接地線の電圧を０［Ｖ］とし、（Ｖsteph−Ｖstepl）≒Ｖｄｄの場合は、駆動ＴＦＴ４のゲート電極には、−（Ｖｄｄ）の電圧が保持できる。
これによって、プログラム作業の初期段階において、通常は、駆動ＴＦＴ４のゲート−ソース間電圧として（Ｖｄｄ／２）程度しか与えられない初期電圧を、ゲート−ソース間電圧が（２Ｖｄｄ）になる電圧を与えることができる。これにより、駆動ＴＦＴ４として、ヒステリシスの影響が大きい駆動ＴＦＴを用いたとしても、図１４（ｂ）に示す特性Ｃ１に揃え、特性Ｂに近い特性で駆動させることが可能となり、均一な発光を実現することが可能となる。
［書込期間、発光期間］
本実施例の書込期間の動作は、前述の図２に示す発光期間の動作と同じであるので再度の説明は省略する。
同様に、本実施例の発光期間の動作も、前述の図２に示す発光期間の動作と同じであるので再度の説明は省略する。
［実施例２の変形例１］
図５は、本発明の実施例２の変形例１の有機ＥＬ表示装置の全体構成を示す図である。
図５において、図３と異なる点は、駆動ＴＦＴ４のドレイン電極が、プリチャージ線２７により制御されるプリチャージスイッチ素子２６を介して、信号線１２に接続されている点である。
図６は、本実施例２の変形例１の有機ＥＬ表示装置のタイミングチャートを示す図である。
本実施例２の変形例１では、各画素１の点灯スイッチ素子２０が、設定期間のＳ１〜Ｓ３の期間においてオフとなるが、基本的な動作は、本実施例２と同じである。同様に、本実施例２の変形例１の書込期間、発光期間の動作は、本実施例２と同じである。
図５は、本発明の実施例２の変形例１の有機ＥＬ表示装置の全体構成を示す図である。
図５において、図３と異なる点は、駆動ＴＦＴ４のドレイン電極が、プリチャージ線２７により制御されるプリチャージスイッチ素子２６を介して、信号線１２に接続されている点である。
図６は、本実施例２の変形例１の有機ＥＬ表示装置のタイミングチャートを示す図である。
本実施例２の変形例１では、各画素１の点灯スイッチ素子２０が、設定期間のＳ１〜Ｓ３の期間においてオフとなるが、基本的な動作は、本実施例２と同じである。同様に、本実施例２の変形例１の書込期間、発光期間の動作は、本実施例２と同じである。
［実施例２の変形例２］
図７は、本発明の実施例２の変形例２の有機ＥＬ表示装置の全体構成を示す図である。
図７において、図３と異なる点は、駆動ＴＦＴ４のゲート電極が、プリチャージ線２７により制御されるプリチャージスイッチ素子２６を介して、信号線１２に接続されている点である。
図８は、本実施例２の変形例１の有機ＥＬ表示装置のタイミングチャートを示す図である。
本実施例２の変形例１では、各画素１のリセットスイッチ素子５と、点灯スイッチ素子２０が、設定期間のＳ１〜Ｓ３の期間においてオフとなるが、基本的な動作は、本実施例２と同じである。同様に、本実施例２の変形例１の書込期間、発光期間の動作は、本実施例２と同じである。
図７は、本発明の実施例２の変形例２の有機ＥＬ表示装置の全体構成を示す図である。
図７において、図３と異なる点は、駆動ＴＦＴ４のゲート電極が、プリチャージ線２７により制御されるプリチャージスイッチ素子２６を介して、信号線１２に接続されている点である。
図８は、本実施例２の変形例１の有機ＥＬ表示装置のタイミングチャートを示す図である。
本実施例２の変形例１では、各画素１のリセットスイッチ素子５と、点灯スイッチ素子２０が、設定期間のＳ１〜Ｓ３の期間においてオフとなるが、基本的な動作は、本実施例２と同じである。同様に、本実施例２の変形例１の書込期間、発光期間の動作は、本実施例２と同じである。
［実施例３］
図９は、本発明の実施例３の有機ＥＬ表示装置の１画素の等価回路を示す回路図である。
本実施例の有機ＥＬ表示装置が、前述の実施例１の有機ＥＬ表示装置と異なる点は、有機ＥＬ素子２のアノード電極が、電源線６と直接接続されており、駆動ＴＦＴ４は基準電位側に配置されている点である。これに伴い、本実施例では、リセットスイッチ素子５も、有機ＥＬ素子２の陰極側に接続されている。
また、本実施例では、駆動ＴＦＴ４はｎ型の薄膜トランジスタで構成される。したがって、１画素内の薄膜トランジスタは、ｎ型プロセスのみで形成できることになる。
有機ＥＬ素子２を電源線６側に設置し、駆動ＴＦＴ４を基準電位側に設置することによって、関連する素子を移動したことを除けば、基本的な動作は前述の実施例１と同じである。
図１０は、本実施例の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
図１０のタイミングチャートは、図２のタイミングチャートと基本的には同じである。但し、信号駆動部９から信号線１２に供給する画像信号の位相が、前述の実施例１と１８０°異なっている。これは、本実施例では、駆動ＴＦＴ４が、ｎ型の薄膜トランジスタであるために、ゲート電圧がソース電極よりも高い電圧となったときに駆動ＴＦＴ４がオンするためである。
また、設定期間内のＳ２の期間において、リセットスイッチ素子５、点灯スイッチ素子２０がオンのときに、信号線１２には、Ｖsteplの電圧を印加する。
次に、Ｓ３の期間にリセットスイッチ素子５、点灯スイッチ素子２０をオフとした後に、Ｓ３の期間内の時刻Ｔ１で、Ｖsteplより高いＶstephの電圧を印加する。
このとき、駆動ＴＦＴ４のゲート電極には、Ｖ１＋（Ｖsteph−Ｖstepl）［Ｖ］の電圧が印加されることになる。ここで、前述したように、電源線６の電圧をＶｄｄとして、共通接地線の電圧を０［Ｖ］とした時、Ｖ１≒Ｖｄｄ／２となり、（Ｖsteph−Ｖstepl）≒Ｖｄｄの場合は、駆動ＴＦＴ４のゲート電極には、３Ｖｄｄ／２の電圧が保持できる。
これにより、各画素の１の駆動ＴＦＴ４を図１４（ｂ）の特性Ｃ１に揃え、特性Ｂに近い特性で用いることができるので、駆動ＴＦＴ４のヒステリシス起因の表示異常のない均一な表示が可能である。
図９は、本発明の実施例３の有機ＥＬ表示装置の１画素の等価回路を示す回路図である。
本実施例の有機ＥＬ表示装置が、前述の実施例１の有機ＥＬ表示装置と異なる点は、有機ＥＬ素子２のアノード電極が、電源線６と直接接続されており、駆動ＴＦＴ４は基準電位側に配置されている点である。これに伴い、本実施例では、リセットスイッチ素子５も、有機ＥＬ素子２の陰極側に接続されている。
また、本実施例では、駆動ＴＦＴ４はｎ型の薄膜トランジスタで構成される。したがって、１画素内の薄膜トランジスタは、ｎ型プロセスのみで形成できることになる。
有機ＥＬ素子２を電源線６側に設置し、駆動ＴＦＴ４を基準電位側に設置することによって、関連する素子を移動したことを除けば、基本的な動作は前述の実施例１と同じである。
図１０は、本実施例の有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
図１０のタイミングチャートは、図２のタイミングチャートと基本的には同じである。但し、信号駆動部９から信号線１２に供給する画像信号の位相が、前述の実施例１と１８０°異なっている。これは、本実施例では、駆動ＴＦＴ４が、ｎ型の薄膜トランジスタであるために、ゲート電圧がソース電極よりも高い電圧となったときに駆動ＴＦＴ４がオンするためである。
また、設定期間内のＳ２の期間において、リセットスイッチ素子５、点灯スイッチ素子２０がオンのときに、信号線１２には、Ｖsteplの電圧を印加する。
次に、Ｓ３の期間にリセットスイッチ素子５、点灯スイッチ素子２０をオフとした後に、Ｓ３の期間内の時刻Ｔ１で、Ｖsteplより高いＶstephの電圧を印加する。
このとき、駆動ＴＦＴ４のゲート電極には、Ｖ１＋（Ｖsteph−Ｖstepl）［Ｖ］の電圧が印加されることになる。ここで、前述したように、電源線６の電圧をＶｄｄとして、共通接地線の電圧を０［Ｖ］とした時、Ｖ１≒Ｖｄｄ／２となり、（Ｖsteph−Ｖstepl）≒Ｖｄｄの場合は、駆動ＴＦＴ４のゲート電極には、３Ｖｄｄ／２の電圧が保持できる。
これにより、各画素の１の駆動ＴＦＴ４を図１４（ｂ）の特性Ｃ１に揃え、特性Ｂに近い特性で用いることができるので、駆動ＴＦＴ４のヒステリシス起因の表示異常のない均一な表示が可能である。
なお、前述の実施例２においても、本実施例のように、駆動ＴＦＴ４を、ｎ型の薄膜トランジスタで構成し、１画素内の薄膜トランジスタを、ｎ型プロセスのみで形成することも可能である。
また、前述の各実施例において、ステップ信号発生部２９は、低温多結晶シリコン薄膜トランジスタ回路で構成され、ガラス基板上に形成されているが、ステップ信号発生部２９は、信号駆動部９内に形成するようにしてもよい。
さらに、ステップ信号発生部２９は、本体コンピュータ側などの外部から入力するようにしてよい。
以上説明した本発明の画像表示装置を、図１５に示すモバイル用電子機器、テレビジョン、図１６に示すデジタル携帯端末（ＰＤＡ）、ビデオカメラなどに搭載することによって、動画において高画質な製品を実現することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
また、前述の各実施例において、ステップ信号発生部２９は、低温多結晶シリコン薄膜トランジスタ回路で構成され、ガラス基板上に形成されているが、ステップ信号発生部２９は、信号駆動部９内に形成するようにしてもよい。
さらに、ステップ信号発生部２９は、本体コンピュータ側などの外部から入力するようにしてよい。
以上説明した本発明の画像表示装置を、図１５に示すモバイル用電子機器、テレビジョン、図１６に示すデジタル携帯端末（ＰＤＡ）、ビデオカメラなどに搭載することによって、動画において高画質な製品を実現することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
１ 画素
２ 有機エレクトロルミネッセンス素子（有機ＥＬ素子）
３，３０ 容量素子
４ ｐ型薄膜トランジスタ（駆動ＴＦＴ）
５ リセットスイッチ素子
６ 電源線
７ リセット線
８ ゲート駆動部
９ 信号駆動部
１０ 信号入力線
１１ 信号線選択スイッチ素子
１２ 信号線
１４ ステップ信号選択スイッチ素子
１５ ステップ信号入力線
１７ ステップ信号選択スイッチ制御線
１９ 信号線選択スイッチ制御線
２０ 点灯スイッチ素子
２１ 点灯スイッチ線
２６ プリチャージスイッチ素子
２７ プリチャージ線
２９ ステップ信号発生部
３１ セレクトスイッチ線
３２ セレクトスイッチ素子
Ｇ ゲート電極
ＧＩ ゲート絶縁膜
ＣＡＰ キャリア
２ 有機エレクトロルミネッセンス素子（有機ＥＬ素子）
３，３０ 容量素子
４ ｐ型薄膜トランジスタ（駆動ＴＦＴ）
５ リセットスイッチ素子
６ 電源線
７ リセット線
８ ゲート駆動部
９ 信号駆動部
１０ 信号入力線
１１ 信号線選択スイッチ素子
１２ 信号線
１４ ステップ信号選択スイッチ素子
１５ ステップ信号入力線
１７ ステップ信号選択スイッチ制御線
１９ 信号線選択スイッチ制御線
２０ 点灯スイッチ素子
２１ 点灯スイッチ線
２６ プリチャージスイッチ素子
２７ プリチャージ線
２９ ステップ信号発生部
３１ セレクトスイッチ線
３２ セレクトスイッチ素子
Ｇ ゲート電極
ＧＩ ゲート絶縁膜
ＣＡＰ キャリア
Claims (6)
- それぞれ自発光素子を有する複数の画素と、
前記各画素に画像信号を入力する複数の信号線と、
前記各信号線に前記画像信号を供給する駆動回路と、
前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタの制御電極と第１電極との間に接続される第１容量素子と、
一端が前記駆動トランジスタの制御電極に接続される第２容量素子と、
前記複数の信号線の中の対応する信号線と前記第２容量素子の他端との間に接続されるセレクトスイッチ素子と、
前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子とを有し、
前記駆動トランジスタの第１電極は、第１電源電圧に接続され、
前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、
前記各画素は、１フレーム期間内に設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
前記設定期間の前半の期間に、前記各画素の前記セレクトスイッチ素子と前記リセットスイッチ素子とをオンとして、前記各画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に第１電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記各画素の前記セレクトスイッチ素子をオン、前記リセットスイッチ素子をオフし、かつ、前記後半の期間内に前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第１電圧レベルとは異なる第２電圧レベルのステップ信号を供給することを特徴とする画像表示装置。 - 前記各画素は、前記駆動トランジスタの第２電極と前記自発光素子の一端との間に接続される点灯スイッチ素子を有し、
前記設定期間の前半の期間に、前記各画素の前記セレクトスイッチ素子、前記リセットスイッチ素子および前記点灯スイッチ素子をオンとして、前記各画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に第１電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記各画素の前記セレクトスイッチ素子をオン、前記リセットスイッチ素子と前記点灯スイッチ素子をオフし、かつ、前記設定期間の後半の期間内に前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第１電圧レベルとは異なる第２電圧レベルのステップ信号を供給することを特徴とする請求項１に記載の画像表示装置。 - 前記駆動トランジスタは、ｐ型の電界効果トランジスタであり、
前記自発光素子のカソード電極は、前記第２電源電圧に接続され、
前記ステップ信号は、前記第１電圧レベルがＨｉｇｈレベル、前記第２電圧レベルがＬｏｗレベルであり、
前記設定期間の後半の期間に、特性値設定用電圧として、前記各画素の前記駆動トランジスタの制御電極には、前記第２電源電圧よりも低電位の電圧、あるいは、前記駆動回路から供給される電圧範囲の中で最も低電位の電圧よりも低電位の電圧が入力されることを特徴とする請求項１に記載の画像表示装置。 - それぞれ自発光素子を有する複数の画素と、
前記各画素に画像信号を入力する複数の信号線と、
前記各信号線に前記画像信号を供給する駆動回路と、
前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタの制御電極と第１電極との間に接続される第１容量素子と、
一端が前記駆動トランジスタの制御電極に接続される第２容量素子と、
前記複数の信号線の中の対応する信号線と前記第２容量素子の他端との間に接続されるセレクトスイッチ素子と、
前記駆動トランジスタの制御電極と第２電極との間に接続されるリセットスイッチ素子と、
前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続されるプリチャージスイッチ素子とを有し、
前記駆動トランジスタの第１電極は、第１電源電圧に接続され、
前記自発光素子の他端は、第２電源電圧に接続される画像表示装置であって、
前記各画素は、１フレーム期間内に設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
前記設定期間の始めの第１期間に、前記各画素の前記セレクトスイッチ素子と前記プリチャージスイッチ素子をオンとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に第２電圧レベルのステップ信号を供給して、前記各画素の前記駆動トランジスタの制御電極に前記第２電圧レベルの電圧を入力し、
前記設定期間の中間の第２期間に、前記各画素の前記セレクトスイッチ素子と前記プリチャージスイッチ素子とをオフとし、かつ、前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第２電圧レベルとは異なる第１電圧レベルのステップ信号を供給し、
前記設定期間の最後の第３期間に、前記各画素の前記セレクトスイッチ素子をオン、前記プリチャージスイッチ素子をオフとし、かつ、前記設定期間の最後の第３期間内に前記ステップ信号生成回路から前記各画素の前記セレクトスイッチ素子が接続される信号線に前記第２電圧レベルのステップ信号を供給することを特徴とする画像表示装置。 - 前記リセットスイッチ素子は、前記設定期間にオフとされることを特徴とする請求項４に記載の画像表示装置。
- 前記各画素は、前記駆動トランジスタの第２電極と前記自発光素子の一端との間に接続される点灯スイッチ素子を有し、
前記リセットスイッチ素子と前記点灯スイッチ素子とは、前記設定期間にオフとされることを特徴とする請求項４に記載の画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008210478A JP5342193B2 (ja) | 2008-08-19 | 2008-08-19 | 画像表示装置 |
| US12/480,804 US8207918B2 (en) | 2008-06-11 | 2009-06-09 | Image display device having a set period during which a step signal is supplied at different levels to provide a uniform display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008210478A JP5342193B2 (ja) | 2008-08-19 | 2008-08-19 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010048863A JP2010048863A (ja) | 2010-03-04 |
| JP5342193B2 true JP5342193B2 (ja) | 2013-11-13 |
Family
ID=42066022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008210478A Active JP5342193B2 (ja) | 2008-06-11 | 2008-08-19 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5342193B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5766412B2 (ja) * | 2010-07-01 | 2015-08-19 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005114629A1 (ja) * | 2004-05-20 | 2005-12-01 | Kyocera Corporation | 画像表示装置およびその駆動方法 |
| KR100885573B1 (ko) * | 2004-12-27 | 2009-02-24 | 교세라 가부시키가이샤 | 화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동방법 |
| JP5007491B2 (ja) * | 2005-04-14 | 2012-08-22 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
| JP2007179037A (ja) * | 2005-12-01 | 2007-07-12 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示装置及びｅｌ表示装置の駆動方法 |
| KR101245218B1 (ko) * | 2006-06-22 | 2013-03-19 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시소자 |
| JP2008170788A (ja) * | 2007-01-12 | 2008-07-24 | Hitachi Displays Ltd | 画像表示装置 |
-
2008
- 2008-08-19 JP JP2008210478A patent/JP5342193B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010048863A (ja) | 2010-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10916199B2 (en) | Display panel and driving method of pixel circuit | |
| JP7187138B2 (ja) | 画素及び有機電界発光表示装置 | |
| US7800565B2 (en) | Method and system for programming and driving active matrix light emitting device pixel | |
| JP5665256B2 (ja) | 発光表示デバイス | |
| KR101197768B1 (ko) | 유기전계발광표시장치의 화소 회로 | |
| US8207918B2 (en) | Image display device having a set period during which a step signal is supplied at different levels to provide a uniform display | |
| TWI576809B (zh) | 像素與使用其之有機發光顯示器 | |
| JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
| WO2016155053A1 (zh) | Amoled像素驱动电路及像素驱动方法 | |
| US20170110055A1 (en) | Pixel circuit, driving method thereof and related devices | |
| WO2015188533A1 (zh) | 像素驱动电路、驱动方法、阵列基板及显示装置 | |
| WO2015188532A1 (zh) | 像素驱动电路、驱动方法、阵列基板及显示装置 | |
| WO2015085699A1 (zh) | Oled像素电路及驱动方法、显示装置 | |
| JP2015025978A (ja) | 駆動回路、表示装置、及び駆動方法 | |
| JP2012516456A (ja) | 表示装置およびその駆動制御方法 | |
| JPWO2007010956A1 (ja) | アクティブマトリクス型表示装置 | |
| WO2019047701A1 (zh) | 像素电路及其驱动方法、显示装置 | |
| JP2018105917A (ja) | 表示パネルおよび表示装置 | |
| JP2010066331A (ja) | 表示装置 | |
| JP2009237006A (ja) | 画素回路および表示装置並びに画素回路の駆動制御方法 | |
| KR101671520B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
| JP5789585B2 (ja) | 表示装置および電子機器 | |
| KR100541829B1 (ko) | 액티브 매트릭스 ｏｌｅｄ에 대한 전류 구동 장치 및 방법 | |
| JP5342193B2 (ja) | 画像表示装置 | |
| JP5280739B2 (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130809 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5342193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |