JP2004070294A - 電子装置、電子装置の駆動方法及び電子機器 - Google Patents
電子装置、電子装置の駆動方法及び電子機器 Download PDFInfo
- Publication number
- JP2004070294A JP2004070294A JP2003161086A JP2003161086A JP2004070294A JP 2004070294 A JP2004070294 A JP 2004070294A JP 2003161086 A JP2003161086 A JP 2003161086A JP 2003161086 A JP2003161086 A JP 2003161086A JP 2004070294 A JP2004070294 A JP 2004070294A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- unit circuit
- circuit
- data
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】データ線にデータを供給する回路の負荷を軽減することのできる電子装置を提供する。
【解決手段】画素回路２０は、走査線Ｙｎと各データ線Ｘｍとの交差部に対応して配置され、それぞれ対応する走査線が選択されてデータ信号又はリセット制御信号がそれぞれ対応するデータ線を介して供給される。走査線駆動回路１３は、前記データ信号又は前記リセット制御信号をデータ線を介して供給するために走査線を選択する際、アドレス信号ＡＤｎに基づいて少なくとも１つ前に選択した走査線と隣合う走査線以外の走査線を選択する走査信号を出力する。
【選択図】 図４
【解決手段】画素回路２０は、走査線Ｙｎと各データ線Ｘｍとの交差部に対応して配置され、それぞれ対応する走査線が選択されてデータ信号又はリセット制御信号がそれぞれ対応するデータ線を介して供給される。走査線駆動回路１３は、前記データ信号又は前記リセット制御信号をデータ線を介して供給するために走査線を選択する際、アドレス信号ＡＤｎに基づいて少なくとも１つ前に選択した走査線と隣合う走査線以外の走査線を選択する走査信号を出力する。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は電子装置、電子装置の駆動方法及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、有機ＥＬ素子を用いた電気光学装置が注目されている。有機ＥＬ素子は自発光素子であって、バックライトが不要なため、低消費電力、高視野角、高コントラスト比の表示装置を実現することができるものと期待されている。
【０００３】
有機ＥＬ素子の輝度階調に応じたデータ信号を各画素回路に供給するデータ線駆動回路を備えている。データ線駆動回路は、画像データを出力するコントローラと接続されている。データ線駆動回路は、データ線を介して各画素回路と接続された複数の単一ラインドライバを備えている。各単一ラインドライバは、コントローラから出力される画像データに基づいてデータ信号を生成し、その生成されたデータ信号を画素回路に供給する。画素回路は、前記データ信号に基づいて有機ＥＬ素子の輝度階調を制御する駆動電流を前記有機ＥＬ素子に供給するようになっている（例えば、特許文献１を参照）。
【０００４】
【特許文献１】
国際公開第ＷＯ９８／３６４０７号パンフレット
【０００５】
【発明が解決しようとする課題】
有機ＥＬ素子、液晶素子、電気泳動素子、あるいは電子放出素子等の電気光学素子を備えた電気光学装置においては、その大型化・高精細化が進むにつれて寄生容量などによる動作遅延が問題となる。特に、データ信号をデータ電流として供給する方式を採用した電気光学装置の場合は、この問題が顕著となる。つまり、データ線の配線容量によっては、各画素回路に供給されるデータ電流が、所定の書き込み期間内に精度良く供給されない場合がある。その結果、画素回路におけるデータ電流の書き込み動作が遅延してしまい、電気光学素子の正確な階調が得られない。
また、次のデータ書き込みまで画素回路の状態を維持すると、十分な動画の表示品位が得られないことがある。
本発明は、主に上述のことを解決するためになされたものである。
【０００６】
【課題を解決するための手段】
本発明の第１の電子装置は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路と、前記複数の単位回路のうち少なくとも１つの単位回路に含まれる前記電子素子を所定状態にリセットするリセット動作を行うためのリセット制御信号を生成するための制御回路と、を含み、前記データ信号の前記複数のデータ線に対する出力と前記リセット動作とは交互に行われること、を特徴とする。
【０００７】
この電子装置において、前記複数のデータ線に対する前記データ信号の出力とリセット動作とは交互に行われるので、リセット動作の期間を次に前記複数のデータ線に供給するデータ信号を準備する期間として利用できる。
例えば、前記データ信号を用いて、前記電子素子として液晶素子やＥＬ素子等の電気光学素子を備えた電気光学装置の表示を行う場合について述べれば、リセット動作により非表示の期間を設ければ、いわゆるインパルス的動作を行うことが可能であり、これにより特に動画表示の際の表示品位が向上する。
なお、本発明における「リセット制御信号」とは、前記電子素子を所定状態にリセットするための制御信号であれば、特に限定されず、例えば、前記電子素子自身に直接作用する信号でもよいし、前記電子素子を制御するための能動素子に作用し、前記電子素子を間接的に所定の状態に設定する信号であってもよい。
【０００８】
本発明の第２の電子装置は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路であって、データ信号及び前記電子素子を所定状態にリセットするためのリセット制御信号が供給される複数の単位回路と、前記複数の走査線から前記データ信号の供給に応じて走査線を選択するための走査線駆動回路と、を含み、前記走査線駆動回路は、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために前記複数の走査線から選択される第１の走査線と、次に前記データ信号を前記第１の単位回路以外の前記複数の単位回路のうち第２の単位回路に供給するために前記複数の走査線から選択される第２の走査線と、は互いに隣合わないように走査信号を前記複数の走査線に供給し、前記第１の単位回路に前記データ信号が供給されてから前記第２の単位回路に前記データ信号が供給されるまでの期間内に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に前記リセット制御信号が供給されること、を特徴とする。
なお、上記の電子装置において、前記複数の走査線のうち、前記第３の単位回路に対応する第３の走査線は、前記第１の走査線及び前記第２の走査線と隣合っていてもよい。
【０００９】
上記の電子装置において、前記走査線駆動回路は、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために選択される走査線と、次に前記データ信号を前記第１の単位回路以外の第２の単位回路に供給するために選択される走査線と、は互いに隣合わないように走査信号を前記複数の走査線に供給しているので、例えば、上記の電子装置を表示装置として用いた場合、前記データ信号が供給される部位が空間的に分散されるので、表示装置としての視認性が向上する。また、前記リセット制御信号を非表示に用いれば、前記データ信号の供給の合間に黒表示が行われ、上述のように動画表示の際の視認性が向上する。さらに、前記リセット制御信号を供給している期間を次に供給する前記データ信号の準備期間として利用することができる。
【００１０】
本発明の第３の電子装置において、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路であって、データ信号及び前記電子素子を所定状態にリセットするためのリセット制御信号が供給される複数の単位回路と、前記複数の走査線から前記データ信号の供給に応じて走査線を選択するための走査線駆動回路と、を含み、前記走査線駆動回路は、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために前記複数の走査線から選択される第１の走査線と、次に前記データ信号を前記第１の単位回路以外の前記複数の単位回路のうち第２の単位回路に供給するために前記複数の走査線から選択される第２の走査線と、は互いに隣合うように走査信号を前記複数の走査線に供給し、前記第１の単位回路に前記データ信号が供給されてから前記第２の単位回路に前記データ信号が供給されるまでの期間内に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に前記リセット制御信号が供給されること、を特徴とする。
なお、上記の電子装置において、 前記複数の走査線のうち、前記第３の単位回路に対応する第３の走査線は、前記第１の走査線及び前記第２の走査線と隣合っていないことが好ましい。
【００１１】
上記の電子装置において、前記データ信号の供給とリセット制御信号の供給とが、交互に行われるので、前記データ信号の生成あるいは供給によるデータ線駆動回路の回路の負担を軽減することができる。さらに、前記リセット制御信号を供給している期間を次に供給する前記データ信号の準備期間として利用することができる。また、前記リセット制御信号を表示装置における非表示期間の設定に用いれば、前記データ信号の供給の合間に黒表示が行われることになり、動画表示の際の視認性が向上する。
【００１２】
本発明の第４の電子装置は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路であって、データ信号及び前記電子素子を所定状態にリセットするためのリセット制御信号が供給される複数の単位回路と、前記複数の走査線から前記データ信号の供給に応じて走査線を選択するための走査線駆動回路と、を含み、前記走査線駆動回路は、前記データ信号を供給するために選択する走査線と、前記リセット制御信号を供給するための走査線と、を交互に選択すること、を特徴とする。
【００１３】
上記の電子装置において、前記走査線駆動回路は、前記データ信号を供給するために選択する走査線と、前記リセット制御信号を供給するための走査線とを交互に選択しているため、前記リセット制御信号を供給する期間を次の前記データ信号のための準備期間として利用することができる。また、前記リセット制御信号を前記電子装置を表示装置として用いた場合の非表示信号に用いれば、前記データ信号の供給の合間に黒表示が行われ、上述のように動画表示の際の視認性が向上する。
【００１４】
本発明の第５の電子装置は、 複数の走査線と複数のデータ線との交差部に対応して配置された複数の単位回路であって、各々が、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第１のトランジスタと、前記第１のトランジスタを介して供給される前記データ信号を前記データ信号を保持する保持素子と、前記保持素子に保持された前記データ信号に基づいて導通状態が設定される第２のトランジスタと、設定された前記第２のトランジスタの前記導通状態に相対した電圧レベルまたは電流レベルを有する電圧または電流が供給される電子素子と、を含む複数の単位回路と、前記複数のデータ線にデータ信号を出力するためのデータ線駆動回路と、前記複数の走査線を介して前記走査信号を前記複数の単位回路に供給する走査線駆動回路と、を含み、前記複数の単位回路のうち第１の単位回路に前記データ信号が供給されてから、次に前記データ信号が前記第１の単位回路以外の第２の単位回路に供給されるまでの期間内に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に、前記複数のデータ線のうち対応するデータ線を介して、前記保持素子に前記第２のトランジスタを実質的にオフ状態とするリセット制御信号が供給されること、を特徴とする。
この電子装置においては、前記リセット制御信号がデータ線を介して供給されるので、単位回路のリセットと同時にデータ線に付随する電荷のリセットも行うことができ、次のデータの書き込みが高速で行える。
なお、前記保持素子としては、容量素子の他、ＳＲＡＭ等の半導体素子により構成されたメモリ素子が使用できる。
【００１５】
上記の電子装置において、前記第１の単位回路に対応する、前記複数の走査線の第１の走査線と、前記第２の単位回路に対応する、前記複数の走査線の第２の走査線と、は互いに隣合っており、前記第３の単位回路に対応する、前記複数の走査線の第３の走査線は、前記第１の走査線及び前記第２の走査線とは、隣合わないようにしてもよい。
上記の電子装置において、前記第１の単位回路に対応する、前記複数の走査線の第１の走査線と、前記第３の単位回路に対応する、前記複数の走査線の第３の走査線と、は互いに隣合っており、前記第２の単位回路に対応する、前記複数の走査線の第２の走査線は、前記第１の走査線とは、隣合わないようにしてもよい。
【００１６】
上記の電子装置において、前記第３の単位回路に前記リセット制御信号が供給される際に、前記第３の走査線が選択され、前記第３の単位回路の前記第１のトランジスタを介して前記保持素子に前記リセット制御信号が供給されることが好ましい。
【００１７】
上記の電子装置において、前記データ信号は多値であってもよい。
上記の電子装置において、前記データ信号として電流信号を供給してもよい。上記の電子装置において、前記電子素子は、例えば、ＬＥＤやＦＥＤ、無機ＥＬ素子、液晶素子、電子放出素子、プラズマ発光素子等の種々の電気光学素子をあってもよい。例えば、ＥＬ素子の場合は、その発光層が有機材料で構成されていてもよい。
なお、上記の電子装置のいずれにおいても、データ信号の供給と交互となるようにリセットすることが好ましいが、前記複数の走査線のうち、いくつかの走査線に対応する単位回路に連続してデータ信号を供給した後、リセット動作を行ってもよい。要は、前記複数の走査線の全てに対応する前記複数の単位回路に前記データ信号を供給する前に、少なくとも１回以上リセットを行えばよい。
【００１８】
本発明の第１の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、前記複数の単位回路のうち第１の単位回路に前記複数のデータ線のうち対応するデータ線を介してデータ信号を供給した後であって、次に前記複数の単位回路のうち前記第１の単位回路以外の第２の単位回路に前記複数のデータ線のうち対応するデータ線を介してデータ信号を供給する前に、前記複数の単位回路のうち、前記第１の単位回路及び前記第２の単位回路以外の第３の単位回路に前記第３の単位回路に含まれる前記電子素子を所定の状態にリセットするためのリセット制御信号を供給すること、を特徴とする。
上記の電子装置の駆動方法において、前記第１の単位回路に前記データ信号を供給するために前記複数の走査線から選択される走査線と、前記第３の単位回路に対応する前記複数の走査線うちの走査線とは、互いに隣合っていてもよい。
【００１９】
本発明の第２の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために前記複数の走査線から一つの走査線を選択し、次に前記データ信号を前記第１の単位回路以外の第２の単位回路に供給するために前記第１の単位回路に前記データ信号を供給するために選択した当該一つの走査線とは隣合わない走査線を選択し、前記第１の単位回路に前記データ信号が供給されてから前記第２の単位回路に前記データ信号が供給されるまでの間に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に、前記第３の単位回路に含まれる前記電子素子を所定の状態にリセットするためのリセット制御信号を、供給すること、を特徴とする。
【００２０】
本発明の第３の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、複数の走査線中から１つの走査線を選択して、その選択された走査線に対応する各単位回路に対して対応する前記データ線からデータ信号を供給した後、当該選択された走査線とは隣合う走査線以外の走査線のうち少なくとも１つの走査線に対応して設けられた単位回路に、当該単位回路に含まれる前記電子素子を所定の状態にリセットするためのリセット制御信号を供給すること、を特徴とする。
【００２１】
本発明の第４の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、複数の走査線うちから１つの走査線を選択して、その選択された走査線に対応する各単位回路に対して対応する前記データ線からデータ信号を供給した後、当該選択された走査線とは異なる走査線のうち少なくとも１つの走査線を選択して、その選択された少なくとも１つの走査線に対応する単位回路に前記電子素子を所定の状態にリセットするためのリセット制御信号を前記複数のデータ線のうち対応するデータ線を介して供給すること、を特徴とする。この電子装置に駆動方法においては、前記リセット制御信号を、データ線を介して供給するので、データ線に関わる電荷のリセットも行うことができ、次に行うデータ信号の書き込みに有利となる。
【００２２】
本発明の第５の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、前記データ信号の単位回路に対する書き込みが開始されてから当該単位回路に対する前記データ信号の書き込みが次に開始されるまで期間内に、前記複数の単位回路のうち少なくとも１つの単位回路に対して前記電子素子を所定状態にリセットするためのリセット制御信号を供給すること、を特徴とする。
【００２３】
本発明の第６の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、前記データ信号の単位回路に対する書き込みが開始されてから当該単位回路に対する前記データ信号の書き込みが次に開始されるまで期間内に、前記複数の単位回路のうち当該単位回路以外の少なくとも１つの単位回路に対して前記電子素子を所定状態にリセットするためのリセット制御信号を供給すること、を特徴とする。
上記の電子装置の駆動方法において、前記データ信号の単位回路に対する書き込みが開始されてから、当該単位回路に対するデータ信号の書き込みが次に開始されるまで期間を１フレームと定義すれば、１フレーム内にいずれかの単位回路のリセット動作が行われているので、前記リセット制御信号によりリセット動作を行っている期間を次のデータ信号の生成あるいは供給の準備期間として利用することができる。これにより、データ線を駆動するデータ線駆動回路やリセット制御信号を供給するための回路の負荷が軽減される。
【００２４】
なお、上記の電子装置の駆動方法のいずれにおいても、前記複数の走査線の全てに対応する前記複数の単位回路に前記データ信号を供給する前に、少なくとも１回以上、好ましくは、データ信号の供給と交互となるようにリセットしているので、前記複数の走査線の全ての選択が完了してからリセットを行う場合に比べて、データ信号の生成あるいは供給に関わるデータ線駆動回路等の回路の負担が軽減する。
上記の電子装置の駆動方法において、前記データ信号として多値あるいはアナログの信号を供給することが好ましい。
上記の電子装置の駆動方法において、前記データ信号 として電流信号を供給することが好ましい。
上記の電子装置の駆動方法において、前記電子素子はＥＬ素子であってもよい。
上記の電子装置の駆動方法において、前記複数の単位回路の各々は、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第１のトランジスタと、前記第１のトランジスタを介して供給される前記データ信号及び前記リセット制御信号をそれぞれに対応する電気量として保持する保持素子と、前記保持素子に保持された前記電気量に基づいて導通状態が設定され、前記電子素子に前記導通状態に対応した電圧レベルまたは電流レベルを有する電圧または電流を供給する第２のトランジスタと、を含み、前記リセット制御信号を前記保持素子に供給することにより前記第２のトランジスタの導通状態を実質的にオフ状態として、前記電子素子への電圧または電流の供給を停止するようにしてもよい。
【００２５】
本発明における電子機器は、上記の電子装置を実装した。
【００２６】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図４に従って説明する。
【００２７】
図１は、電子装置としての有機ＥＬディスプレイ１０の回路構成を示すブロック回路図を示す。図２は、表示パネル部とデータ線駆動回路の内部回路構成を示すブロック回路図を示す。図３は、画素回路の内部回路構成を示す回路図を示す。
【００２８】
図１において、有機ＥＬディスプレイ１０は、表示パネル部１１、データ線駆動回路１２、走査線駆動回路１３、メモリ１４、発振回路１５、電源回路１６及び制御回路１７を備えている。
【００２９】
有機ＥＬディスプレイ１０の各要素１１〜１７は、それぞれが独立した電子部品によって構成されていてもよい。例えば、各要素１２〜１７が１チップの半導体集積回路装置によって構成されていてもよい。また、各要素１１〜１７の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１２と走査線駆動回路１３とが一体的に形成されていてもよい。各構成要素１１〜１６の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３０】
表示パネル部１１は、図２に示すように、データ線Ｘｍ（ｍは自然数）と、行方向に沿ってのびる複数の走査線Ｙｎ（ｎは自然数）との交差部に対応する位置に配列された複数の単位回路または電子回路としての画素回路２０を有している。つまり、画素回路２０は、その列方向に沿ってのびるデータ線Ｘｍと、行方向に沿ってのびる走査線Ｙｎとの間にそれぞれ接続されることにより、各画素回路２０はマトリクス状に配列されている。画素回路２０には電子素子または電流駆動素子として有機ＥＬ素子２１を有している。有機ＥＬ素子２１は、駆動電流が供給されることによって発光する発光素子である。
【００３１】
本実施形態では、画素回路２０には、赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂの３種類の画素回路がある。赤用画素回路２０Ｒには有機材料で構成された発光層から赤色の光を放射する有機ＥＬ素子２１を有している。緑用の画素回路２０Ｇには有機材料で構成された発光層から緑色の光を放射する有機ＥＬ素子２１を有している。青用画素回路２０Ｂには有機材料で構成された発光層から青色の光を放射する有機ＥＬ素子２１を有している。
【００３２】
赤画素回路２０Ｒ、緑用画素回路２０Ｇ、青用画素回路２０Ｂの順番を列方向に繰り返しながら配置されている。そして、このように配置された赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂは、その列方向に沿って配置されるデータ線Ｘｍと、行方向に沿ってのびる複数の走査線Ｙｎとの間にそれぞれ接続される。
【００３３】
データ線駆動回路１２は、データ線Ｘｍの各々に対して単一ライン駆動回路３０を備えている。各単一ライン駆動回路３０は、データ線Ｘｍを介してそれぞれ対応する赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂにデータ信号を供給する。
【００３４】
図３に示すように、画素回路２０は、第２のトランジスタとしての駆動トランジスタＱ１、第１のトランジスタとしてのスイッチングトランジスタＱ２及び保持素子としての保持キャパシタＣ１を備えている。駆動トランジスタＱ１はＰチャネル型トランジスタより構成されている。スイッチングトランジスタＱ２はＮチャネル型トランジスタより構成されている。
【００３５】
駆動トランジスタＱ１は、ドレインが有機ＥＬ素子２１の陽極に接続され、ソースが駆動電圧Ｖｄｄが印加されている電源線ＶＬに接続されている。駆動トランジスタＱ１のゲートには保持キャパシタＣ１が接続されている。
保持キャパシタＣ１の他端は電源線ＶＬに接続されている。画素回路２０のスイッチングトランジスタＱ２のゲートは、対応する走査線Ｙｎにそれぞれ接続されている。又、スイッチングトランジスタＱ２は、ドレインがデータ線Ｘｍに接続され、そのソースが駆動トランジスタＱ１のゲートとともに保持キャパシタＣ１に接続されている。
【００３６】
各単一ライン駆動回路３０は、図３に示すように、データ電圧生成回路３０ａとリセット電圧生成回路３０ｂを備えている。データ電圧生成回路３０ａは、第１スイッチＱ１１を介してそれぞれ対応する各データ線Ｘｍに接続された画素回路２０にデータ信号ＶＤを供給する。尚、データ電圧生成回路３０ａが生成するデータ信号ＶＤは、２値あるいはデジタル値であってもよいが、本実施形態では、多値であって、６４通りの電圧値が生成されるようになっている。
【００３７】
リセット電圧生成回路３０ｂは、第２スイッチＱ１２を介してそれぞれ対応するデータ線Ｘｍに接続された画素回路２０にリセット制御信号としてのリセット電圧Ｖｒを供給する。リセット制御信号は、有機ＥＬ素子２１への電流の供給を停止するための信号であれば特に限定はされないが、ここでは、リセット電圧Ｖｒとして、駆動トランジスタＱ１の導通状態を実質的にオフ状態とするために保持キャパシタＣ１に保持されるべき電荷量を設定するための電圧に設定してある。
【００３８】
具体的には、本実施形態のように駆動トランジスタがＰチャネル型トランジスタの場合は、リセット電圧Ｖｒは、駆動トランジスタＱ１のソースの電位であるＶｄｄから駆動トランジスタＱ１の閾値電圧Ｖｔｈを引いた値以上の値を有する電圧であればよく、本実施形態では、リセット電圧Ｖｒを電源線ＶＬに印加されている駆動電圧Ｖｄｄと同じに設定している。
因みに、駆動トランジスタＱ１が仮にＮチャネル型トランジスタの場合であれば、リセット電圧Ｖｒとして、駆動トランジスタＱ１のソースの電位に駆動トランジスタＱ１の閾値電圧Ｖｔｈを加算した値以下の値を有する電圧を保持キャパシタに供給すれば、駆動トランジスタＱ１は実質的にオフ状態となる。
【００３９】
第１スイッチＱ１１は、Ｎチャネル型トランジスタより構成され、第１のゲート信号Ｇ１によって導通制御される。第２スイッチＱ１２は、Ｐチャネル型トランジスタより構成され、第２のゲート信号Ｇ２によって導通制御される。従って、第１及び第２スイッチＱ１１，Ｑ１２をそれぞれ導通制御することによって、データ信号ＶＤとリセット電圧Ｖｒのいずれかを各データ線Ｘｍに供給することができる。
【００４０】
走査線駆動回路１３は、走査線Ｙｎの中の１本を適宜選択して１行分の画素回路群を選択する。走査線駆動回路１３は、本実施形態ではデコーダ回路を備え、制御回路１７からのアドレス信号ＡＤｎに基づいて走査線Ｙｎの中の１本を適宜選択し、その１本に対応する走査信号ＳＣ１（Ｙｎ）を出力するようになっている。つまり、制御回路１７からの順次出力されるアドレス信号ＡＤｎによって、走査線Ｙｎを上から順番に選択することができるばかりではなく、任意（例えば、一つおきに）に走査線Ｙｎを選択することができる。
【００４１】
そして、スイッチングトランジスタＱ２をオン状態とする走査信号ＳＣ１（Ｙｎ）によって選択された走査線上の画素回路２０のスイッチングトランジスタＱ２はオン状態となると、その時の第１，第２スイッチＱ１１，Ｑ１２の導通状態でデータ線Ｘｍの対応するデータ線を介してデータ信号ＶＤ又はリセット電圧Ｖｒが保持キャパシタＣ１に供給される。
【００４２】
メモリ１４は、コンピュータ１８から供給される表示データを記憶する。発振回路１５は、基準動作信号を有機ＥＬディスプレイ１０の他の構成要素に供給する。電源回路１６は有機ＥＬディスプレイ１０の各構成要素の駆動電源を供給する。
【００４３】
制御回路１７は、各要素１１〜１６を統括制御する。制御回路１７は、表示パネル部１１の表示状態を表すメモリ１４に記憶した表示データ（画像データ）を、各有機ＥＬ素子２１の発光の階調を表すマトリクスデータに変換する。マトリクスデータは、１行分の画素回路群を選択するために走査信号ＳＣ１（Ｙｎ）を出力する走査線を指定するためのアドレス信号ＡＤｎと、選択された画素回路群の有機ＥＬ素子２１の輝度を設定するためのデータ信号ＶＤを設定するデータ信号生成駆動信号とを含む。そして、アドレス信号ＡＤｎは、走査線駆動回路１３に供給する。また、データ信号生成駆動信号は、データ線駆動回路１２に供給される。
【００４４】
そして、制御回路１７は、走査線を選択しメモリ１４に記憶した表示データに基づいて画素回路２０に対するデータ信号ＶＤの書き込み（セット）及びリセット電圧Ｖｒの書き込み（リセット）のための走査線の選択する順番を予め設定している。
【００４５】
さらに、制御回路１７は、走査線Ｙｎとデータ線Ｘｍの駆動タイミング制御を行うとともに、単一ライン駆動回路３０の第１及び第２スイッチＱ１１，Ｑ１２の導通制御を行うゲート信号Ｇ１、Ｇ２を出力する。
【００４６】
次に、上述のように構成した有機ＥＬディスプレイ１０の作用を制御回路１７の走査線の選択動作及びデータ線の駆動動作に従って説明する。尚、説明を容易にするために、６本の走査線Ｙ１〜Ｙ６からなる有機ＥＬディスプレイ１０を例にして説明する。図４は、６本の走査線Ｙ１〜Ｙ６に出力される走査信号ＳＣ１（Ｙ１〜Ｙ６）のタイミングチャートを示す。
【００４７】
走査線Ｙ１〜Ｙ６の一つの走査線に対する動作について説明すれば、走査信号ＳＣ１（Ｙ１〜Ｙ６）によって設定されるセット期間Ｔ１中に、その選択された走査線に対応して設けられた画素回路２０にデータ信号ＶＤが書き込まれる。セット期間Ｔ１及び予め定めた時間Ｔｘ１経過後、走査信号ＳＣ１（Ｙ１〜Ｙ６）によって設定されるリセット期間Ｔ２中に選択された走査線に対応する画素回路２０にリセット電圧Ｖｒが書き込まれる。リセット期間Ｔ２及び予め定めた時間Ｔｘ２経過後、再び、上述のセット期間Ｔ１が到来し、画素回路２０に赤、緑及び青用データ信号ＶＤが書き込まれる。以後同様な選択を繰り返して画素回路が駆動される。
【００４８】
走査線Ｙ１〜Ｙ６には、セット期間Ｔ１から開始される走査線（例えば、走査線Ｙ１）とリセット期間Ｔ２から開始される走査線（例えば、走査線Ｙ４）とが、存在する。つまり、リセット期間Ｔ２は、新たなデータを書き込むためのセット期間Ｔ１に先立って行ってもよく、データ信号ＶＤの書き込み（セット）のための走査線とリセット電圧Ｖｒの書き込み（リセット）のための走査線が、時間的に交互に選択される。さらに、図４に示したタイミングチャートでは、走査線を選択する時、１つ前に選択された走査線と隣合う走査線以外の走査線が選択されるように順番を設定する。
【００４９】
因みに、図４に示すように、制御回路１７は、走査線Ｙ１（セット）→走査線Ｙ４（リセット）→走査線Ｙ２（セット）→走査線Ｙ５（リセット）→走査線Ｙ３（セット）→走査線Ｙ６（リセット）→走査線Ｙ４（セット）→走査線Ｙ１（リセット）→走査線５（セット）→走査線２（リセット）→走査線６（セット）→走査線３（リセット）の順番でセット又はリセットのために走査線を選択しその選択の順番を繰返すようにアドレス信号ＡＤｎを走査線駆動回路１３に出力する。
【００５０】
一方、図５に示すように走査線Ｙ１（セット）→走査線Ｙ２（リセット）→走査線Ｙ３（セット）→走査線Ｙ４（リセット）→走査線Ｙ５（セット）→走査線Ｙ６（リセット）→走査線Ｙ１（リセット）→走査線Ｙ２（セット）→走査線３（リセット）→走査線４（セット）→走査線５（リセット）→走査線６（セット）の順番でセット及びリセットのために走査線を選択してもよい。
つまり、奇数番目の走査線及び偶数番目の走査線のいずれか一方を、データを書き込むために選択し、他方をリセット制御信号を供給するために選択するともに、時間的にデータ書き込みとリセット制御信号の供給を交互に行う。
【００５１】
なお、奇数番目の走査線及び偶数番目の走査線のいずれか一方を選択して、データ書き込みを連続して行った後、引き続いて、奇数番目の走査線及び偶数番目の走査線のいずれか他方にリセット制御信号を連続して供給するようにしてもよい。この場合、短い時間スケールでは、データ書き込みが時間的に集中するという問題はあるが、リセット制御信号を供給する期間を、次のデータ書き込みを行うためのデータの準備期間として利用できる。要は、どのような繰り返し単位であっても、データ書き込みとリセットとを交互に繰り返すことにより、リセットを行う期間あるいは画素回路のリセットされた状態を維持している期間をデータ線を介して供給されるデータ信号を準備する期間として利用できる。
【００５２】
次に、選択された走査線の画素回路２０の動作について説明する。
まず、第１スイッチＱ１１をオン状態とする第１ゲート信号Ｇ１を供給した状態で、セット期間Ｔ１に走査線Ｙｎを介してスイッチングトランジスタＱ２をオン状態とする走査信号ＳＣ１（１〜Ｙｎ）が供給されることにより対応するスイッチングトランジスタＱ２がオン状態となる。この時、データ線１〜Ｘｍ及びスイッチングトランジスタＱ２を介してデータ信号ＶＤが保持キャパシタＣ１に供給される。
【００５３】
これにより、保持キャパシタＣ１には、データ信号ＶＤに対応する電荷量が保持されることになる。この電荷量に応じた電圧がゲート電圧として駆動トランジスタＱ１のゲートに印加され、駆動トランジスタＱ１の導通状態が設定される。この導通状態に応じた電流レベルを有する電流が駆動トランジスタＱ１を通過し、この電流が有機ＥＬ素子２１の駆動電流として有機ＥＬ素子２１に供給され、有機ＥＬ素子２１の発光が開始する。
【００５４】
セット期間Ｔ１経過後、スイッチングトランジスタＱ２をオフ状態とするが、保持キャパシタＣ１にはデータ信号ＶＤにより設定した電荷量が保持されているので、有機ＥＬ素子２１に対する駆動電流の供給は停止しない。
【００５５】
発光期間Ｔ３を経過後、第１スイッチＱ１１及び第２スイッチＱ１２をそれぞれオフ状態及びオン状態として、再び、スイッチングトランジスタＱ２をオン状態とする走査信号ＳＣ１（１〜Ｙｎ）をリセット期間Ｔ２に出力することによりリセット電圧生成回路からリセット電圧Ｖｒがデータ線Ｘｍ及びスイッチングトランジスタＱ２を介して保持キャパシタＣ１に供給される。
【００５６】
次にリセット期間Ｔ２経過後、スイッチングトランジスタＱ２をオフ状態とし、有機ＥＬ素子２１への駆動電流の供給を停止した状態を期間Ｔｘ２の期間中維持し、次のセット期間Ｔ１の開始を待つ。
【００５７】
図３に示した画素回路に代えて図６に示した画素回路も採用することができる。
図６に示した画素回路２０は、第２のトランジスタとしての駆動トランジスタＱ２０、第１のトランジスタとしてのスイッチングトランジスタＱ２２、発光期間制御トランジスタＱ２３、駆動トランジスタＱ２０のドレインとゲートとの電気的接続を制御するスイッチングトランジスタＱ２１及び、保持素子としての保持キャパシタＣ１を有している。駆動トランジスタＱ２０はＰチャネル型トランジスタより構成されている。スイッチングトランジスタＱ２１、Ｑ２２及び発光期間制御トランジスタＱ２３はＮチャネル型トランジスタよりな構成されている。
【００５８】
駆動トランジスタＱ２０は、ドレインが発光期間制御トランジスタＱ２３を介して有機ＥＬ素子２１の陽極に接続され、ソースが電源線ＶＬに接続されている。電源線ＶＬには、有機ＥＬ素子２１を駆動させるための駆動電圧Ｖｄｄが供給されている。駆動トランジスタＱ２０のゲートと電源線ＶＬとの間には、保持キャパシタＣ１が接続されている。
【００５９】
また、駆動トランジスタＱ２０のゲートは、スイッチングトランジスタＱ２１のドレインに接続されている。スイッチングトランジスタＱ２１のソースは、スイッチングトランジスタＱ２２のドレインと接続されている。又、スイッチングトランジスタＱ２２のドレインは駆動トランジスタＱ２０のドレインと接続されている。
【００６０】
さらに、第２スイッチングトランジスタＱ２２のソースは、データ線Ｘｍを介してデータ線駆動回路１２の単一ライン駆動回路３０に接続されている。そして、この単一ライン駆動回路３０には、データ電流生成回路４０ａが設けられている。データ電流生成回路４０ａは、それぞれの画素回路２０に対して多値データ信号としてのデータ信号ＩＤを出力する。データ信号ＩＤは電流信号である。データ線Ｘｍは、第１スイッチＱ１１を介してデータ電流生成回路４０ａに接続される。また、データ線Ｘｍは、第２スイッチＱ１２を介してリセット電圧生成回路３０ｂにも接続される。
【００６１】
従って、第１スイッチＱ１１がオン状態となると、データ線Ｘｍを介して画素回路２０にそれぞれデータ信号ＩＤが供給される。又、第２スイッチＱ１２がオン状態となると、データ線Ｘｍを介して各画素回路２０にリセット電圧Ｖｒが供給される。
【００６２】
又、スイッチングトランジスタＱ２１，Ｑ２２のゲートには、第１の走査線Ｙｎ（１）が接続されており、第１の走査線Ｙｎ（１）から供給される第１走査信号ＳＣ１（Ｙｎ）によってスイッチングトランジスタＱ２１，Ｑ２２が制御されるようになっている。さらに、発光期間制御トランジスタＱ２３のゲートには、第２の走査線Ｙｎ（２）が接続されている。そして、第２の走査線Ｙｎ（２）から供給される第２走査信号ＳＣ２（Ｙｎ）によって発光期間制御トランジスタＱ２３が制御されるようになっている。
【００６３】
第１スイッチＱ１１をオン状態、第２スイッチＱ１２をオフ状態とし、さらに、発光期間制御トランジスタＱ２３をオフ状態として、スイッチングトランジスタＱ２１，Ｑ２２をオン状態とする第１の走査信号ＳＣ１（Ｙｎ）を供給すると、データ線ＸｍとスイッチングトランジスタＱ２１，Ｑ２２とが電気的に接続され、駆動トランジスタＱ２０及びスイッチングトランジスタＱ２２を電流信号であるデータ信号ＩＤが通過する。これによりデータ信号ＩＤに相応した電荷量が保持キャパシタＣ１に保持され、駆動トランジスタＱ２０の導通状態が設定される。
【００６４】
駆動トランジスタＱ２０の導通状態が設定された後、スイッチングトランジスタＱ２１，Ｑ２２をオフ状態として、データ線Ｘｍと画素回路２０との電気的な接続を切断する。
続いて、発光期間制御トランジスタＱ２３をオン状態とする第２走査信号ＳＣ２（Ｙｎ）を発光期間制御トランジスタＱ２３のゲートに供給することにより、駆動トランジスタＱ２０の導通状態に相応した電流レベルを有し、かつ、駆動トランジスタＱ２０を通過する電流が、有機ＥＬ素子２１の駆動電流として有機ＥＬ素子２１に供給される。
【００６５】
次に、第１スイッチＱ１１をオフ状態、第２スイッチＱ１２がオン状態とし、スイッチングトランジスタＱ２１，Ｑ２２を再びオン状態とすることにより、リセット電圧生成回路３０ｂからリセット電圧ＶｒがスイッチングトランジスタＱ２１，Ｑ２２を介して保持キャパシタＣ１に供給される。リセット電圧Ｖｒを駆動トランジスタＱ２０を実質的にオフ状態とする電圧に設定しておけば、これにより、駆動トランジスタＱ２０はオフ状態となる。駆動トランジスタＱ２０とオフ状態に設定した後、再び、スイッチングトランジスタＱ２１，Ｑ２２を再びオフ状態として、次にデータ信号ＩＤが供給されるタイミングを待つ。
なお、リセット電圧Ｖｒは、本実施形態のように駆動トランジスタがＰチャネル型トランジスタの場合は、駆動トランジスタＱ１のソースの電位であるＶｄｄから駆動トランジスタＱ１の閾値電圧Ｖｔｈを引いた値以上の値を有する電圧であればよく、本実施形態では、リセット電圧Ｖｒを電源線ＶＬに印加されている駆動電圧Ｖｄｄと同じに設定している。
因みに、駆動トランジスタＱ１が仮にＮチャネル型トランジスタの場合であれば、リセット電圧Ｖｒとして、駆動トランジスタＱ１のソースの電位に駆動トランジスタＱ１の閾値電圧Ｖｔｈを加算した値以下の値を有する電圧を保持キャパシタに供給すれば、駆動トランジスタＱ１は実質的にオフ状態となる。
【００６６】
次に、図３に示した画素回路の代わりに図７に示した画素回路も採用することができる。
図７において、スイッチングトランジスタＱ２１の導通状態は、走査信号ＳＣ１１（Ｙｎ）により制御されるようになっている。スイッチングトランジスタＱ２２の導通状態は、走査信号ＳＣ１２（Ｙｎ）により制御されるようになっている。
第１スイッチＱ１１をオン状態、第２スイッチＱ１２をオフ状態とし、スイッチングトランジスタＱ２１及びＱ２２をオン状態とすると、データ線ＸｍとスイッチングトランジスタＱ２１及びＱ２２とが電気的に接続され、保持キャパシタＣ１にそのゲートが駆動トランジスタＱ２０と共通に接続された補償用トランジスタＱ２４及びスイッチングトランジスタＱ２２を電流信号であるデータ信号ＩＤが通過する。これによりデータ信号ＩＤに相応した電荷量が保持キャパシタＣ１に保持され、駆動トランジスタＱ２０の導通状態が設定される。
【００６７】
駆動トランジスタＱ２０の導通状態が設定された後、スイッチングトランジスタＱ２１，Ｑ２２をオフ状態として、データ線Ｘｍと画素回路２０との電気的な接続を切断する。
そして、駆動トランジスタＱ２０の導通状態に相応した電流レベルを有し、かつ、駆動トランジスタＱ２０を通過する電流が、有機ＥＬ素子２１の駆動電流として有機ＥＬ素子２１に供給される。
なお、図７に示した画素回路は、図６に示した画素回路のように駆動トランジスタＱ２０と有機ＥＬ素子２１との電気的接続を制御する発光期間制御トランジスタを備えていないので、駆動トランジスタＱ２０の導通状態の設定の終了を待たずに、有機ＥＬ素子２１への駆動電流の供給が開始される。
【００６８】
次に、第１スイッチＱ１１をオフ状態、第２スイッチＱ１２がオン状態とし、スイッチングトランジスタＱ２１，Ｑ２２を再びオン状態とすることにより、リセット電圧生成回路３０ｂからリセット電圧ＶｒがスイッチングトランジスタＱ２１，Ｑ２２を介して保持キャパシタＣ１に供給される。リセット電圧Ｖｒを駆動トランジスタＱ２０を実質的にオフ状態とする電圧に設定しておけば、これにより、駆動トランジスタＱ２０はオフ状態となる。駆動トランジスタＱ２０とオフ状態に設定した後、再び、第１及び第２スイッチングトランジスタＱ２１，Ｑ２２を再びオフ状態として、次にデータ信号ＩＤが供給されるタイミングを待つ。
【００６９】
なお、リセット電圧Ｖｒは、本実施形態のように駆動トランジスタがＰチャネル型トランジスタの場合は、駆動トランジスタＱ１のソースの電位であるＶｄｄから駆動トランジスタＱ１の閾値電圧Ｖｔｈを引いた値以上の値を有する電圧であればよく、本実施形態では、リセット電圧Ｖｒを電源線ＶＬに印加されている駆動電圧Ｖｄｄと同じに設定している。
因みに、駆動トランジスタＱ１が仮にＮチャネル型トランジスタの場合であれば、リセット電圧Ｖｒとして、駆動トランジスタＱ１のソースの電位に駆動トランジスタＱ１の閾値電圧Ｖｔｈを加算した値以下の値を有する電圧を保持キャパシタに供給すれば、駆動トランジスタＱ１は実質的にオフ状態となる。
【００７０】
上述の実施形態では、データ信号に加えて、リセット制御信号もデータ信号を介して画素回路に供給されているが、リセット制御信号あるいはリセット電圧をデータ線とは異なる信号線を介して画素回路に供給するようにしてもよい。
例えば、図８に示した構成のように、表示パネル部１１、データ線駆動回路１２、走査線駆動回路１３、メモリ１４、発振回路１５、電源回路１６、及び制御回路１７に加えて、リセット制御信号生成回路１８を備えた電子装置が挙げられる。
【００７１】
表示パネル部１１は、図９に示すように、列方向に沿ってのびるデータ線Ｘｍ（ｍは自然数）と、行方向に沿ってのびる第２の信号線としての走査線Ｙｎ（ｎは自然数）とに加えて、格画素回路２０には、データ線Ｘｍに交差する方向に設けられ、かつ、リセット制御信号生成回路１８に接続された電圧信号伝送線Ｚｐ（ｐは自然数）が接続されている。リセット制御信号生成回路１８からのリセット電圧Ｖｒは電圧信号伝送線Ｚｐを介しての対応する電圧信号伝送線を介して画素回路２０に供給される。
【００７２】
このような構成に適した画素回路の例を図１０に示す。
画素回路２０は，走査線Ｙｎ（１），Ｙｎ（２）、データ線Ｘｍ、及び電圧信号伝送線Ｚｐに接続されている。画素回路２０は、第２のトランジスタとしての駆動トランジスタＱ２０、第１のトランジスタとしてのスイッチングトランジスタＱ２１、保持素子としての保持キャパシタＣ１、電圧信号伝送線Ｚｐと画素回路２０との電気的な接続を制御するスイッチングトランジスタＱ２２及び、補償用トランジスタＱ２５とを有している。駆動トランジスタＱ２０及び補償用トランジスタＱ２５はＰチャネル型トランジスタにより構成されている。スイッチングトランジスタＱ２１、Ｑ２２はＮチャネル型トランジスタによりな構成されている。
【００７３】
駆動トランジスタＱ２０は、ドレインが有機ＥＬ素子２１の画素電極に接続され、ソースが電源線ＶＬに接続されている。電源線ＶＬには、有機ＥＬ素子２１を駆動させるための駆動電圧Ｖｄｄが供給されていて、その駆動電圧Ｖｄｄは動作電圧Ｖｄｘより高い電圧値に設定されている。駆動トランジスタＱ２０のゲートと電源線ＶＬとの間には、保持キャパシタＣ１が接続されている。
【００７４】
また、駆動トランジスタＱ２０のゲートは、補償用トランジスタＱ２５を介してスイッチングトランジスタＱ２１のソースに接続されている。さらに、駆動トランジスタＱ２０のゲートは、スイッチングトランジスタＱ２２のドレインと接続されている。
スイッチングトランジスタＱ２１のゲートには、走査線Ｙｎ（１）が接続されている。また、第２スイッチングトランジスタＱ２２のゲートには走査線Ｙｎ（２）が接続されている。
【００７５】
スイッチングトランジスタＱ２２のソースは、電圧信号伝送線Ｚｐを介してリセット信号生成回路１８及び第１のスイッチＱ１及び第２のスイッチＱ２に接続されている。 スイッチングトランジスタＱ２１のドレインは、データ線Ｘｍを介して単一ライン駆動回路３０に接続されている。
従って、スイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２のそれぞれオン状態とする走査信号ＳＣ１（Ｙｎ）及び走査信号ＳＣ２（Ｙｎ）を供給し、第１のスイッチＱ１をオン状態とすると、電流信号であるデータ信号ＩＤがスイッチングトランジスタＱ２１及びＱ２２、補償用トランジスタＱ２５、及び第１のスイッチＱ１を経由して流れ、保持キャパシタＣ１にデータ信号ＩＤに相応した電荷量が保持され、駆動トランジスタＱ２０の導通状態が設定される。
【００７６】
次にスイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２をオフ状態として、 保持キャパシタＣ１に保持されたデータ信号ＩＤに相応する電荷量を維持し、駆動トランジスタＱ２０の導通状態に応じた電流レベルを有する電流を駆動電流として有機ＥＬ素子２１に供給する。
【００７７】
リセット動作は、スイッチングトランジスタＱ２１及び第１のスイッチＱ１をオフ状態とし、スイッチングトランジスタＱ２２及び第２のスイッチＱ２をオン状態とすることにより行われる。これにより、リセット電圧ＶｒがスイッチングトランジスタＱ２２を介して保持キャパシタＣ１に供給され、駆動トランジスタＱ２０がオフ状態に設定される。
【００７８】
図１０に示した画素回路についても、図４及び図５に示したタイミングチャートに準じて動作させることができる。この場合、セット期間Ｔ１の時にのみスイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２をオン状態とし、リセット期間Ｔ２の時には、スイッチングトランジスタＱ２２をオン状態として電圧信号伝送線Ｚｐと画素回路２０とを電気的に接続すればよい。
【００７９】
また、図１１に示したように、図７に示した画素回路にさらにリセット用トランジスタＱ３１を備えた画素回路も採用可能である。図１１に示した画素回路においては、リセット電圧Ｖｒと駆動電圧Ｖｄｄとを兼用しており、これにより、リセット電圧Ｖｒを生成する回路を特に設ける必要がなくなる。
リセット用トランジスタＱ３１がオン状態となることにより、駆動トランジスタＱ２０のゲートに駆動電圧Ｖｄｄが印加されると同時に保持キャパシタＣ１に駆動電圧Ｖｄｄに相応する電荷量が保持され、駆動トランジスタＱ２０はオフ状態となる。
この状態で、リセット用トランジスタＱ３１をオフ状態とすると、駆動トランジスタＱ２０のオフ状態は、次のデータ信号ＩＤの書き込みまで維持される。
もちろん、データ信号ＩＤの書き込み時には、リセット用トランジスタＱ３１はオフ状態に設定される。
【００８０】
図１１に示した画素回路も、図４及び図５に示したタイミングチャートに準じて動作させることができる。この場合、セット期間Ｔ１の時にのみスイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２をオン状態とし、リセット期間Ｔ２の時には、スイッチングトランジスタＱ３１をオン状態として駆動電圧Ｖｄｄと駆動トランジスタＱ２０のゲートとを電気的に接続すればよい。
【００８１】
さらに別の態様も採用可能である。図６に示した画素回路において、発光期間制御用トランジスタＱ２３をオフ状態とすることにより、有機ＥＬ素子２１をリセットするようにしてもよい。
この画素回路も、図４及び図５に示したタイミングチャートに準じて動作させることができる。この場合、セット期間Ｔ１の時にのみスイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２をオン状態とし、リセット期間Ｔ２の時には、発光期間制御用トランジスタＱ２３をオフ状態として駆動トランジスタＱ２０と有機ＥＬ素子２１との電気的接続を切断すればよい。
なお、この場合、発光期間制御用トランジスタＱ２３の導通制御のみにより、リセット動作が可能なので、リセット電圧生成回路３０ｂを特に設ける必要はないが、保持キャパシタＣ１やデータ線の電荷量をリセットする必要がある場合は設けてもかまわない。
【００８２】
上述の実施形態では、データ信号の画素回路に対する書き込みが開始されてから、当該画素回路に対するデータ信号の書き込みが次に開始されるまで期間を１フレームと定義すれば、１フレーム内にいずれかの画素回路のリセット動作が行われているので、リセット動作を行っている期間を次のデータ信号の生成あるいは供給の準備期間として利用することができる。これにより、データ線を駆動するデータ線駆動回路やリセット制御信号を供給するための回路の負荷が軽減される。
【００８３】
また、外付のＩＣに内蔵されたデータ線駆動回路からパネル上に配置された画素回路にデータ信号を全てパラレルで供給する場合は、外付のＩＣから当該パネルへデータ信号を伝送するための外部端子を当該パネル上のデータ線の数に対応して設けなくてはならないが、リセット動作を行う期間をデータ信号のシリアル伝送を行う期間として利用できるので、外部端子の数を減らすことができる。
特に図６、図７、図１０、及び図１１に示した画素回路のようにデータ信号として電流信号が供給される画素回路では、データ信号のシリアル伝送を行うには、十分な時間を確保する必要があるので、上述の効果は顕著となる。
【００８４】
尚、上述の実施形態は、以下のように変更してもよい。
○上述の実施形態では、選択した走査線上の画素回路２０Ｒ，２０Ｇ、２０Ｂを一斉にセット又はリセットした。つまり、図４に示したように、走査線Ｙ１（セット）→走査線Ｙ４（リセット）→走査線Ｙ２（セット）→走査線Ｙ５（リセット）→走査線Ｙ３（セット）→走査線Ｙ６（リセット）→走査線Ｙ４（セット）→走査線Ｙ１（リセット）→走査線５（セット）→走査線２（リセット）→走査線６（セット）→走査線３（リセット）の一回の巡回で、全ての画素回路２０Ｒ，２０Ｇ，２０Ｂをセット又はリセットした。
【００８５】
これを、３回巡回させて、各色毎の画素回路２０Ｒ，２０Ｇ，２０Ｂをそれぞれ個別に制御して全ての画素回路２０Ｒ，２０Ｇ，２０Ｂをセット又はリセットするようにしてもよい。この場合、図４において、１回目の巡回で各走査線Ｙ１〜Ｙ６の赤用画素回路２０Ｒについてセット及びリセットする。２回目の巡回で、走査線Ｙ１〜Ｙ６の緑用画素回路２０Ｇについてセット及びリセットする。３回目の巡回で走査線Ｙ１〜Ｙ６の青用画素回路２０Ｂをセット及びリセットする。
これにより、上記実施形態の効果に加えて、各色別の画素回路毎の発光期間を調整することができる。
【００８６】
さらに以下のような態様であっても、本発明の主旨を適用することができる。
○上述の実施形態では、電子回路として画素回路２０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ、無機ＥＬ素子、液晶素子、電子放出素子、プラズマ発光素子等の種々の電気光学素子を備えた電子回路に具体化してもよい。ＲＡＭ等の記憶装置に具体化してもよい。
○上述の実施形態においては、アナログのデータ信号を用いた駆動方法により駆動される電気光学装置に対して本発明を適用したが、又、時分割階調法、面積階調法等のデジタル駆動法により駆動される電気光学装置にも適用してもよい。
○上述の実施形態では、リセット電圧Ｖｒとして一つの電圧値を用いたが、複数の電圧をリセット電圧Ｖｒとしても用いてもよい。
○上述の実施形態では、リセット制御信号として、リセット電圧Ｖｒを用いたが、電流信号であってもよい。
○前記実施形態では、３色の有機ＥＬ素子２１に対して各色用の画素回路２０Ｒ，２０Ｇ，２０Ｂを設けた有機ＥＬディスプレイであったが、１色、２色、あるいは４色以上のＥＬ素子の画素回路からなるＥＬディスプレイに応用しても良い。
【００８７】
（比較例）
なお、上述の実施形態の比較のために、図３に示した画素回路を備えた電気光学装置において、全ての画素回路に対して、最初にデータの書き込みを行い、次にリセットを行う場合について説明する。
図１２は、画面表示のおける各走査線の発光期間とリセット期間を示すタイムチャートである。Ｙ１〜Ｙｎ（ｎは整数であって、説明に便宜上図ではｎ＝６としている）は各走査線を示す。Ｔ１はセット期間（データ信号を各画素回路に入力する期間）を示し、Ｔ２はリセット期間を示す。従って、各走査線Ｙ１〜Ｙ６はセット期間Ｔ１とリセット期間Ｔ２の時に走査線駆動回路にて選択される。また、セット期間Ｔ１において、その選択された走査線上に接続した画素回路にデータ信号が供給される。さらに、リセット期間Ｔ２において、その選択された走査線上に接続した画素回路にリセット電圧生成回路からリセット電圧が印加される。従って、発光期間Ｔ３はセット期間Ｔ１の開始時からリセット期間Ｔ２の開始時までとなる。
【００８８】
図１２が示すように、走査線駆動回路にて、走査線Ｙ１から走査線Ｙ６まで一つずつ順番に走査線を選択し、その選択期間（セット期間Ｔ１）中にその選択された走査線上の各画素回路にデータ信号を書き込む。このとき、データ信号が書き込まれ、当該データ信号に対応した輝度で、画素回路の有機ＥＬ素子は発光する。そして、走査線Ｙ６までのデータ信号の書き込みが終了、即ち、１フレームの書き込みが終了すると、走査線駆動回路は、走査線Ｙ１から走査線Ｙ６まで一つずつ順番に走査線を選択し、その選択期間（リセット期間Ｔ２）中にその選択された走査線上の各画素回路にリセット電圧を書き込む。このとき、リセット電圧が書き込まれ画素回路の有機ＥＬ素子の輝度は０となる。この状態で、次のデータ信号の書き込みまで待機する。
【００８９】
しかしながら、図１２から明らかなように、走査線Ｙ１〜Ｙ６が走査線Ｙ１から走査線Ｙ６まで一つずつ順番に選択されるため、各走査線Ｙ１〜Ｙ６のセット期間Ｔ１が短い期間Ｔｐに集中する。また、同様に、各走査線Ｙ１〜Ｙ６のリセット期間Ｔ２も短い期間Ｔｒに集中する。これに対して、上述の実施形態では、画素回路の全てにデータ信号を供給する前にいずれかの画素回路でリセット動作を行っている。これによりデータ信号の書き込みを行う期間の集中が緩和される。
【００９０】
（第２実施形態）
次に、第１実施形態で説明した電子装置としての有機ＥＬディスプレイ１０の電子機器の適用について図１３及び図１４に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００９１】
図１３は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１３において、パーソナルコンピュータ６０は、キーボード６１を備え本体部６２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット６３を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６３は前記実施形態と同様な効果を発揮する。その結果、パーソナルコンピュータ６０は、欠陥の少ない画像表示を実現することができる。
【００９２】
図１４は、携帯電話の構成を示す斜視図を示す。図１４において、携帯電話７０は、複数の操作ボタン７１、受話口７２、送話口７３、前記有機ＥＬディスプレイ１０を用いた表示ユニット７４を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット７４は前記実施形態と同様な効果を発揮する。その結果、携帯電話７０は、欠陥の少ない画像表示を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための有機ＥＬディスプレイの回路構成を示すブロック回路図。
【図２】表示パネル部の内部回路構成を説明するための回路図。
【図３】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図４】データ信号の書き込みとリセット動作のタイミングを説明するためのタイミングチャート。
【図５】同じく、データ信号の書き込みとリセット動作のタイミングを説明するためのタイミングチャート。
【図６】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図７】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図８】本発明の実施形態を説明するための有機ＥＬディスプレイの回路構成を示すブロック回路図。
【図９】表示パネル部の内部回路構成を説明するための回路図。
【図１０】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図１１】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図１２】本実施形態と比較するためのタイミングチャート。
【図１３】モバイル型パーソナルコンピュータの構成を示す斜視図。
【図１４】携帯電話の構成を示す斜視図。
【符号の説明】
１０ 電子装置としての有機ＥＬディスプレイ
１１ 表示パネル部
１２ データ線駆動回路
１３ 走査線駆動回路
１４ メモリ
１７ 制御回路
２０ 画素回路
２０Ｒ 赤用画素回路
２０Ｇ 緑用画素回路
２０Ｂ 青用画素回路
２１ 有機ＥＬ素子
３０ 単一ライン駆動回路
３０ａ 電流生成回路
３０ｂ リセット電圧生成回路
６０ 電子機器としてのパーソナルコンピュータ
７０ 電子機器としての携帯電話
Ｙ１〜Ｙｎ 走査線
Ｘ１〜Ｘｍ データ線
ＡＤｎ アドレス信号
ＳＣ１（Ｙｎ） 走査信号
Ｑ１，Ｑ２０ 第２のトランジスタとしての駆動トランジスタ
Ｑ２ 第１のトランジスタとしてのスイッチングトランジスタ
Ｔ１ セット期間
Ｔ２ リセット期間
Ｖｒ リセット制御信号としてのリセット電圧
【発明の属する技術分野】
本発明は電子装置、電子装置の駆動方法及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、有機ＥＬ素子を用いた電気光学装置が注目されている。有機ＥＬ素子は自発光素子であって、バックライトが不要なため、低消費電力、高視野角、高コントラスト比の表示装置を実現することができるものと期待されている。
【０００３】
有機ＥＬ素子の輝度階調に応じたデータ信号を各画素回路に供給するデータ線駆動回路を備えている。データ線駆動回路は、画像データを出力するコントローラと接続されている。データ線駆動回路は、データ線を介して各画素回路と接続された複数の単一ラインドライバを備えている。各単一ラインドライバは、コントローラから出力される画像データに基づいてデータ信号を生成し、その生成されたデータ信号を画素回路に供給する。画素回路は、前記データ信号に基づいて有機ＥＬ素子の輝度階調を制御する駆動電流を前記有機ＥＬ素子に供給するようになっている（例えば、特許文献１を参照）。
【０００４】
【特許文献１】
国際公開第ＷＯ９８／３６４０７号パンフレット
【０００５】
【発明が解決しようとする課題】
有機ＥＬ素子、液晶素子、電気泳動素子、あるいは電子放出素子等の電気光学素子を備えた電気光学装置においては、その大型化・高精細化が進むにつれて寄生容量などによる動作遅延が問題となる。特に、データ信号をデータ電流として供給する方式を採用した電気光学装置の場合は、この問題が顕著となる。つまり、データ線の配線容量によっては、各画素回路に供給されるデータ電流が、所定の書き込み期間内に精度良く供給されない場合がある。その結果、画素回路におけるデータ電流の書き込み動作が遅延してしまい、電気光学素子の正確な階調が得られない。
また、次のデータ書き込みまで画素回路の状態を維持すると、十分な動画の表示品位が得られないことがある。
本発明は、主に上述のことを解決するためになされたものである。
【０００６】
【課題を解決するための手段】
本発明の第１の電子装置は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路と、前記複数の単位回路のうち少なくとも１つの単位回路に含まれる前記電子素子を所定状態にリセットするリセット動作を行うためのリセット制御信号を生成するための制御回路と、を含み、前記データ信号の前記複数のデータ線に対する出力と前記リセット動作とは交互に行われること、を特徴とする。
【０００７】
この電子装置において、前記複数のデータ線に対する前記データ信号の出力とリセット動作とは交互に行われるので、リセット動作の期間を次に前記複数のデータ線に供給するデータ信号を準備する期間として利用できる。
例えば、前記データ信号を用いて、前記電子素子として液晶素子やＥＬ素子等の電気光学素子を備えた電気光学装置の表示を行う場合について述べれば、リセット動作により非表示の期間を設ければ、いわゆるインパルス的動作を行うことが可能であり、これにより特に動画表示の際の表示品位が向上する。
なお、本発明における「リセット制御信号」とは、前記電子素子を所定状態にリセットするための制御信号であれば、特に限定されず、例えば、前記電子素子自身に直接作用する信号でもよいし、前記電子素子を制御するための能動素子に作用し、前記電子素子を間接的に所定の状態に設定する信号であってもよい。
【０００８】
本発明の第２の電子装置は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路であって、データ信号及び前記電子素子を所定状態にリセットするためのリセット制御信号が供給される複数の単位回路と、前記複数の走査線から前記データ信号の供給に応じて走査線を選択するための走査線駆動回路と、を含み、前記走査線駆動回路は、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために前記複数の走査線から選択される第１の走査線と、次に前記データ信号を前記第１の単位回路以外の前記複数の単位回路のうち第２の単位回路に供給するために前記複数の走査線から選択される第２の走査線と、は互いに隣合わないように走査信号を前記複数の走査線に供給し、前記第１の単位回路に前記データ信号が供給されてから前記第２の単位回路に前記データ信号が供給されるまでの期間内に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に前記リセット制御信号が供給されること、を特徴とする。
なお、上記の電子装置において、前記複数の走査線のうち、前記第３の単位回路に対応する第３の走査線は、前記第１の走査線及び前記第２の走査線と隣合っていてもよい。
【０００９】
上記の電子装置において、前記走査線駆動回路は、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために選択される走査線と、次に前記データ信号を前記第１の単位回路以外の第２の単位回路に供給するために選択される走査線と、は互いに隣合わないように走査信号を前記複数の走査線に供給しているので、例えば、上記の電子装置を表示装置として用いた場合、前記データ信号が供給される部位が空間的に分散されるので、表示装置としての視認性が向上する。また、前記リセット制御信号を非表示に用いれば、前記データ信号の供給の合間に黒表示が行われ、上述のように動画表示の際の視認性が向上する。さらに、前記リセット制御信号を供給している期間を次に供給する前記データ信号の準備期間として利用することができる。
【００１０】
本発明の第３の電子装置において、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路であって、データ信号及び前記電子素子を所定状態にリセットするためのリセット制御信号が供給される複数の単位回路と、前記複数の走査線から前記データ信号の供給に応じて走査線を選択するための走査線駆動回路と、を含み、前記走査線駆動回路は、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために前記複数の走査線から選択される第１の走査線と、次に前記データ信号を前記第１の単位回路以外の前記複数の単位回路のうち第２の単位回路に供給するために前記複数の走査線から選択される第２の走査線と、は互いに隣合うように走査信号を前記複数の走査線に供給し、前記第１の単位回路に前記データ信号が供給されてから前記第２の単位回路に前記データ信号が供給されるまでの期間内に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に前記リセット制御信号が供給されること、を特徴とする。
なお、上記の電子装置において、 前記複数の走査線のうち、前記第３の単位回路に対応する第３の走査線は、前記第１の走査線及び前記第２の走査線と隣合っていないことが好ましい。
【００１１】
上記の電子装置において、前記データ信号の供給とリセット制御信号の供給とが、交互に行われるので、前記データ信号の生成あるいは供給によるデータ線駆動回路の回路の負担を軽減することができる。さらに、前記リセット制御信号を供給している期間を次に供給する前記データ信号の準備期間として利用することができる。また、前記リセット制御信号を表示装置における非表示期間の設定に用いれば、前記データ信号の供給の合間に黒表示が行われることになり、動画表示の際の視認性が向上する。
【００１２】
本発明の第４の電子装置は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路であって、データ信号及び前記電子素子を所定状態にリセットするためのリセット制御信号が供給される複数の単位回路と、前記複数の走査線から前記データ信号の供給に応じて走査線を選択するための走査線駆動回路と、を含み、前記走査線駆動回路は、前記データ信号を供給するために選択する走査線と、前記リセット制御信号を供給するための走査線と、を交互に選択すること、を特徴とする。
【００１３】
上記の電子装置において、前記走査線駆動回路は、前記データ信号を供給するために選択する走査線と、前記リセット制御信号を供給するための走査線とを交互に選択しているため、前記リセット制御信号を供給する期間を次の前記データ信号のための準備期間として利用することができる。また、前記リセット制御信号を前記電子装置を表示装置として用いた場合の非表示信号に用いれば、前記データ信号の供給の合間に黒表示が行われ、上述のように動画表示の際の視認性が向上する。
【００１４】
本発明の第５の電子装置は、 複数の走査線と複数のデータ線との交差部に対応して配置された複数の単位回路であって、各々が、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第１のトランジスタと、前記第１のトランジスタを介して供給される前記データ信号を前記データ信号を保持する保持素子と、前記保持素子に保持された前記データ信号に基づいて導通状態が設定される第２のトランジスタと、設定された前記第２のトランジスタの前記導通状態に相対した電圧レベルまたは電流レベルを有する電圧または電流が供給される電子素子と、を含む複数の単位回路と、前記複数のデータ線にデータ信号を出力するためのデータ線駆動回路と、前記複数の走査線を介して前記走査信号を前記複数の単位回路に供給する走査線駆動回路と、を含み、前記複数の単位回路のうち第１の単位回路に前記データ信号が供給されてから、次に前記データ信号が前記第１の単位回路以外の第２の単位回路に供給されるまでの期間内に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に、前記複数のデータ線のうち対応するデータ線を介して、前記保持素子に前記第２のトランジスタを実質的にオフ状態とするリセット制御信号が供給されること、を特徴とする。
この電子装置においては、前記リセット制御信号がデータ線を介して供給されるので、単位回路のリセットと同時にデータ線に付随する電荷のリセットも行うことができ、次のデータの書き込みが高速で行える。
なお、前記保持素子としては、容量素子の他、ＳＲＡＭ等の半導体素子により構成されたメモリ素子が使用できる。
【００１５】
上記の電子装置において、前記第１の単位回路に対応する、前記複数の走査線の第１の走査線と、前記第２の単位回路に対応する、前記複数の走査線の第２の走査線と、は互いに隣合っており、前記第３の単位回路に対応する、前記複数の走査線の第３の走査線は、前記第１の走査線及び前記第２の走査線とは、隣合わないようにしてもよい。
上記の電子装置において、前記第１の単位回路に対応する、前記複数の走査線の第１の走査線と、前記第３の単位回路に対応する、前記複数の走査線の第３の走査線と、は互いに隣合っており、前記第２の単位回路に対応する、前記複数の走査線の第２の走査線は、前記第１の走査線とは、隣合わないようにしてもよい。
【００１６】
上記の電子装置において、前記第３の単位回路に前記リセット制御信号が供給される際に、前記第３の走査線が選択され、前記第３の単位回路の前記第１のトランジスタを介して前記保持素子に前記リセット制御信号が供給されることが好ましい。
【００１７】
上記の電子装置において、前記データ信号は多値であってもよい。
上記の電子装置において、前記データ信号として電流信号を供給してもよい。上記の電子装置において、前記電子素子は、例えば、ＬＥＤやＦＥＤ、無機ＥＬ素子、液晶素子、電子放出素子、プラズマ発光素子等の種々の電気光学素子をあってもよい。例えば、ＥＬ素子の場合は、その発光層が有機材料で構成されていてもよい。
なお、上記の電子装置のいずれにおいても、データ信号の供給と交互となるようにリセットすることが好ましいが、前記複数の走査線のうち、いくつかの走査線に対応する単位回路に連続してデータ信号を供給した後、リセット動作を行ってもよい。要は、前記複数の走査線の全てに対応する前記複数の単位回路に前記データ信号を供給する前に、少なくとも１回以上リセットを行えばよい。
【００１８】
本発明の第１の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、前記複数の単位回路のうち第１の単位回路に前記複数のデータ線のうち対応するデータ線を介してデータ信号を供給した後であって、次に前記複数の単位回路のうち前記第１の単位回路以外の第２の単位回路に前記複数のデータ線のうち対応するデータ線を介してデータ信号を供給する前に、前記複数の単位回路のうち、前記第１の単位回路及び前記第２の単位回路以外の第３の単位回路に前記第３の単位回路に含まれる前記電子素子を所定の状態にリセットするためのリセット制御信号を供給すること、を特徴とする。
上記の電子装置の駆動方法において、前記第１の単位回路に前記データ信号を供給するために前記複数の走査線から選択される走査線と、前記第３の単位回路に対応する前記複数の走査線うちの走査線とは、互いに隣合っていてもよい。
【００１９】
本発明の第２の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために前記複数の走査線から一つの走査線を選択し、次に前記データ信号を前記第１の単位回路以外の第２の単位回路に供給するために前記第１の単位回路に前記データ信号を供給するために選択した当該一つの走査線とは隣合わない走査線を選択し、前記第１の単位回路に前記データ信号が供給されてから前記第２の単位回路に前記データ信号が供給されるまでの間に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に、前記第３の単位回路に含まれる前記電子素子を所定の状態にリセットするためのリセット制御信号を、供給すること、を特徴とする。
【００２０】
本発明の第３の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、複数の走査線中から１つの走査線を選択して、その選択された走査線に対応する各単位回路に対して対応する前記データ線からデータ信号を供給した後、当該選択された走査線とは隣合う走査線以外の走査線のうち少なくとも１つの走査線に対応して設けられた単位回路に、当該単位回路に含まれる前記電子素子を所定の状態にリセットするためのリセット制御信号を供給すること、を特徴とする。
【００２１】
本発明の第４の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、複数の走査線うちから１つの走査線を選択して、その選択された走査線に対応する各単位回路に対して対応する前記データ線からデータ信号を供給した後、当該選択された走査線とは異なる走査線のうち少なくとも１つの走査線を選択して、その選択された少なくとも１つの走査線に対応する単位回路に前記電子素子を所定の状態にリセットするためのリセット制御信号を前記複数のデータ線のうち対応するデータ線を介して供給すること、を特徴とする。この電子装置に駆動方法においては、前記リセット制御信号を、データ線を介して供給するので、データ線に関わる電荷のリセットも行うことができ、次に行うデータ信号の書き込みに有利となる。
【００２２】
本発明の第５の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、前記データ信号の単位回路に対する書き込みが開始されてから当該単位回路に対する前記データ信号の書き込みが次に開始されるまで期間内に、前記複数の単位回路のうち少なくとも１つの単位回路に対して前記電子素子を所定状態にリセットするためのリセット制御信号を供給すること、を特徴とする。
【００２３】
本発明の第６の電子装置の駆動方法は、複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、前記データ信号の単位回路に対する書き込みが開始されてから当該単位回路に対する前記データ信号の書き込みが次に開始されるまで期間内に、前記複数の単位回路のうち当該単位回路以外の少なくとも１つの単位回路に対して前記電子素子を所定状態にリセットするためのリセット制御信号を供給すること、を特徴とする。
上記の電子装置の駆動方法において、前記データ信号の単位回路に対する書き込みが開始されてから、当該単位回路に対するデータ信号の書き込みが次に開始されるまで期間を１フレームと定義すれば、１フレーム内にいずれかの単位回路のリセット動作が行われているので、前記リセット制御信号によりリセット動作を行っている期間を次のデータ信号の生成あるいは供給の準備期間として利用することができる。これにより、データ線を駆動するデータ線駆動回路やリセット制御信号を供給するための回路の負荷が軽減される。
【００２４】
なお、上記の電子装置の駆動方法のいずれにおいても、前記複数の走査線の全てに対応する前記複数の単位回路に前記データ信号を供給する前に、少なくとも１回以上、好ましくは、データ信号の供給と交互となるようにリセットしているので、前記複数の走査線の全ての選択が完了してからリセットを行う場合に比べて、データ信号の生成あるいは供給に関わるデータ線駆動回路等の回路の負担が軽減する。
上記の電子装置の駆動方法において、前記データ信号として多値あるいはアナログの信号を供給することが好ましい。
上記の電子装置の駆動方法において、前記データ信号 として電流信号を供給することが好ましい。
上記の電子装置の駆動方法において、前記電子素子はＥＬ素子であってもよい。
上記の電子装置の駆動方法において、前記複数の単位回路の各々は、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第１のトランジスタと、前記第１のトランジスタを介して供給される前記データ信号及び前記リセット制御信号をそれぞれに対応する電気量として保持する保持素子と、前記保持素子に保持された前記電気量に基づいて導通状態が設定され、前記電子素子に前記導通状態に対応した電圧レベルまたは電流レベルを有する電圧または電流を供給する第２のトランジスタと、を含み、前記リセット制御信号を前記保持素子に供給することにより前記第２のトランジスタの導通状態を実質的にオフ状態として、前記電子素子への電圧または電流の供給を停止するようにしてもよい。
【００２５】
本発明における電子機器は、上記の電子装置を実装した。
【００２６】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図４に従って説明する。
【００２７】
図１は、電子装置としての有機ＥＬディスプレイ１０の回路構成を示すブロック回路図を示す。図２は、表示パネル部とデータ線駆動回路の内部回路構成を示すブロック回路図を示す。図３は、画素回路の内部回路構成を示す回路図を示す。
【００２８】
図１において、有機ＥＬディスプレイ１０は、表示パネル部１１、データ線駆動回路１２、走査線駆動回路１３、メモリ１４、発振回路１５、電源回路１６及び制御回路１７を備えている。
【００２９】
有機ＥＬディスプレイ１０の各要素１１〜１７は、それぞれが独立した電子部品によって構成されていてもよい。例えば、各要素１２〜１７が１チップの半導体集積回路装置によって構成されていてもよい。また、各要素１１〜１７の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１２と走査線駆動回路１３とが一体的に形成されていてもよい。各構成要素１１〜１６の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３０】
表示パネル部１１は、図２に示すように、データ線Ｘｍ（ｍは自然数）と、行方向に沿ってのびる複数の走査線Ｙｎ（ｎは自然数）との交差部に対応する位置に配列された複数の単位回路または電子回路としての画素回路２０を有している。つまり、画素回路２０は、その列方向に沿ってのびるデータ線Ｘｍと、行方向に沿ってのびる走査線Ｙｎとの間にそれぞれ接続されることにより、各画素回路２０はマトリクス状に配列されている。画素回路２０には電子素子または電流駆動素子として有機ＥＬ素子２１を有している。有機ＥＬ素子２１は、駆動電流が供給されることによって発光する発光素子である。
【００３１】
本実施形態では、画素回路２０には、赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂの３種類の画素回路がある。赤用画素回路２０Ｒには有機材料で構成された発光層から赤色の光を放射する有機ＥＬ素子２１を有している。緑用の画素回路２０Ｇには有機材料で構成された発光層から緑色の光を放射する有機ＥＬ素子２１を有している。青用画素回路２０Ｂには有機材料で構成された発光層から青色の光を放射する有機ＥＬ素子２１を有している。
【００３２】
赤画素回路２０Ｒ、緑用画素回路２０Ｇ、青用画素回路２０Ｂの順番を列方向に繰り返しながら配置されている。そして、このように配置された赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂは、その列方向に沿って配置されるデータ線Ｘｍと、行方向に沿ってのびる複数の走査線Ｙｎとの間にそれぞれ接続される。
【００３３】
データ線駆動回路１２は、データ線Ｘｍの各々に対して単一ライン駆動回路３０を備えている。各単一ライン駆動回路３０は、データ線Ｘｍを介してそれぞれ対応する赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂにデータ信号を供給する。
【００３４】
図３に示すように、画素回路２０は、第２のトランジスタとしての駆動トランジスタＱ１、第１のトランジスタとしてのスイッチングトランジスタＱ２及び保持素子としての保持キャパシタＣ１を備えている。駆動トランジスタＱ１はＰチャネル型トランジスタより構成されている。スイッチングトランジスタＱ２はＮチャネル型トランジスタより構成されている。
【００３５】
駆動トランジスタＱ１は、ドレインが有機ＥＬ素子２１の陽極に接続され、ソースが駆動電圧Ｖｄｄが印加されている電源線ＶＬに接続されている。駆動トランジスタＱ１のゲートには保持キャパシタＣ１が接続されている。
保持キャパシタＣ１の他端は電源線ＶＬに接続されている。画素回路２０のスイッチングトランジスタＱ２のゲートは、対応する走査線Ｙｎにそれぞれ接続されている。又、スイッチングトランジスタＱ２は、ドレインがデータ線Ｘｍに接続され、そのソースが駆動トランジスタＱ１のゲートとともに保持キャパシタＣ１に接続されている。
【００３６】
各単一ライン駆動回路３０は、図３に示すように、データ電圧生成回路３０ａとリセット電圧生成回路３０ｂを備えている。データ電圧生成回路３０ａは、第１スイッチＱ１１を介してそれぞれ対応する各データ線Ｘｍに接続された画素回路２０にデータ信号ＶＤを供給する。尚、データ電圧生成回路３０ａが生成するデータ信号ＶＤは、２値あるいはデジタル値であってもよいが、本実施形態では、多値であって、６４通りの電圧値が生成されるようになっている。
【００３７】
リセット電圧生成回路３０ｂは、第２スイッチＱ１２を介してそれぞれ対応するデータ線Ｘｍに接続された画素回路２０にリセット制御信号としてのリセット電圧Ｖｒを供給する。リセット制御信号は、有機ＥＬ素子２１への電流の供給を停止するための信号であれば特に限定はされないが、ここでは、リセット電圧Ｖｒとして、駆動トランジスタＱ１の導通状態を実質的にオフ状態とするために保持キャパシタＣ１に保持されるべき電荷量を設定するための電圧に設定してある。
【００３８】
具体的には、本実施形態のように駆動トランジスタがＰチャネル型トランジスタの場合は、リセット電圧Ｖｒは、駆動トランジスタＱ１のソースの電位であるＶｄｄから駆動トランジスタＱ１の閾値電圧Ｖｔｈを引いた値以上の値を有する電圧であればよく、本実施形態では、リセット電圧Ｖｒを電源線ＶＬに印加されている駆動電圧Ｖｄｄと同じに設定している。
因みに、駆動トランジスタＱ１が仮にＮチャネル型トランジスタの場合であれば、リセット電圧Ｖｒとして、駆動トランジスタＱ１のソースの電位に駆動トランジスタＱ１の閾値電圧Ｖｔｈを加算した値以下の値を有する電圧を保持キャパシタに供給すれば、駆動トランジスタＱ１は実質的にオフ状態となる。
【００３９】
第１スイッチＱ１１は、Ｎチャネル型トランジスタより構成され、第１のゲート信号Ｇ１によって導通制御される。第２スイッチＱ１２は、Ｐチャネル型トランジスタより構成され、第２のゲート信号Ｇ２によって導通制御される。従って、第１及び第２スイッチＱ１１，Ｑ１２をそれぞれ導通制御することによって、データ信号ＶＤとリセット電圧Ｖｒのいずれかを各データ線Ｘｍに供給することができる。
【００４０】
走査線駆動回路１３は、走査線Ｙｎの中の１本を適宜選択して１行分の画素回路群を選択する。走査線駆動回路１３は、本実施形態ではデコーダ回路を備え、制御回路１７からのアドレス信号ＡＤｎに基づいて走査線Ｙｎの中の１本を適宜選択し、その１本に対応する走査信号ＳＣ１（Ｙｎ）を出力するようになっている。つまり、制御回路１７からの順次出力されるアドレス信号ＡＤｎによって、走査線Ｙｎを上から順番に選択することができるばかりではなく、任意（例えば、一つおきに）に走査線Ｙｎを選択することができる。
【００４１】
そして、スイッチングトランジスタＱ２をオン状態とする走査信号ＳＣ１（Ｙｎ）によって選択された走査線上の画素回路２０のスイッチングトランジスタＱ２はオン状態となると、その時の第１，第２スイッチＱ１１，Ｑ１２の導通状態でデータ線Ｘｍの対応するデータ線を介してデータ信号ＶＤ又はリセット電圧Ｖｒが保持キャパシタＣ１に供給される。
【００４２】
メモリ１４は、コンピュータ１８から供給される表示データを記憶する。発振回路１５は、基準動作信号を有機ＥＬディスプレイ１０の他の構成要素に供給する。電源回路１６は有機ＥＬディスプレイ１０の各構成要素の駆動電源を供給する。
【００４３】
制御回路１７は、各要素１１〜１６を統括制御する。制御回路１７は、表示パネル部１１の表示状態を表すメモリ１４に記憶した表示データ（画像データ）を、各有機ＥＬ素子２１の発光の階調を表すマトリクスデータに変換する。マトリクスデータは、１行分の画素回路群を選択するために走査信号ＳＣ１（Ｙｎ）を出力する走査線を指定するためのアドレス信号ＡＤｎと、選択された画素回路群の有機ＥＬ素子２１の輝度を設定するためのデータ信号ＶＤを設定するデータ信号生成駆動信号とを含む。そして、アドレス信号ＡＤｎは、走査線駆動回路１３に供給する。また、データ信号生成駆動信号は、データ線駆動回路１２に供給される。
【００４４】
そして、制御回路１７は、走査線を選択しメモリ１４に記憶した表示データに基づいて画素回路２０に対するデータ信号ＶＤの書き込み（セット）及びリセット電圧Ｖｒの書き込み（リセット）のための走査線の選択する順番を予め設定している。
【００４５】
さらに、制御回路１７は、走査線Ｙｎとデータ線Ｘｍの駆動タイミング制御を行うとともに、単一ライン駆動回路３０の第１及び第２スイッチＱ１１，Ｑ１２の導通制御を行うゲート信号Ｇ１、Ｇ２を出力する。
【００４６】
次に、上述のように構成した有機ＥＬディスプレイ１０の作用を制御回路１７の走査線の選択動作及びデータ線の駆動動作に従って説明する。尚、説明を容易にするために、６本の走査線Ｙ１〜Ｙ６からなる有機ＥＬディスプレイ１０を例にして説明する。図４は、６本の走査線Ｙ１〜Ｙ６に出力される走査信号ＳＣ１（Ｙ１〜Ｙ６）のタイミングチャートを示す。
【００４７】
走査線Ｙ１〜Ｙ６の一つの走査線に対する動作について説明すれば、走査信号ＳＣ１（Ｙ１〜Ｙ６）によって設定されるセット期間Ｔ１中に、その選択された走査線に対応して設けられた画素回路２０にデータ信号ＶＤが書き込まれる。セット期間Ｔ１及び予め定めた時間Ｔｘ１経過後、走査信号ＳＣ１（Ｙ１〜Ｙ６）によって設定されるリセット期間Ｔ２中に選択された走査線に対応する画素回路２０にリセット電圧Ｖｒが書き込まれる。リセット期間Ｔ２及び予め定めた時間Ｔｘ２経過後、再び、上述のセット期間Ｔ１が到来し、画素回路２０に赤、緑及び青用データ信号ＶＤが書き込まれる。以後同様な選択を繰り返して画素回路が駆動される。
【００４８】
走査線Ｙ１〜Ｙ６には、セット期間Ｔ１から開始される走査線（例えば、走査線Ｙ１）とリセット期間Ｔ２から開始される走査線（例えば、走査線Ｙ４）とが、存在する。つまり、リセット期間Ｔ２は、新たなデータを書き込むためのセット期間Ｔ１に先立って行ってもよく、データ信号ＶＤの書き込み（セット）のための走査線とリセット電圧Ｖｒの書き込み（リセット）のための走査線が、時間的に交互に選択される。さらに、図４に示したタイミングチャートでは、走査線を選択する時、１つ前に選択された走査線と隣合う走査線以外の走査線が選択されるように順番を設定する。
【００４９】
因みに、図４に示すように、制御回路１７は、走査線Ｙ１（セット）→走査線Ｙ４（リセット）→走査線Ｙ２（セット）→走査線Ｙ５（リセット）→走査線Ｙ３（セット）→走査線Ｙ６（リセット）→走査線Ｙ４（セット）→走査線Ｙ１（リセット）→走査線５（セット）→走査線２（リセット）→走査線６（セット）→走査線３（リセット）の順番でセット又はリセットのために走査線を選択しその選択の順番を繰返すようにアドレス信号ＡＤｎを走査線駆動回路１３に出力する。
【００５０】
一方、図５に示すように走査線Ｙ１（セット）→走査線Ｙ２（リセット）→走査線Ｙ３（セット）→走査線Ｙ４（リセット）→走査線Ｙ５（セット）→走査線Ｙ６（リセット）→走査線Ｙ１（リセット）→走査線Ｙ２（セット）→走査線３（リセット）→走査線４（セット）→走査線５（リセット）→走査線６（セット）の順番でセット及びリセットのために走査線を選択してもよい。
つまり、奇数番目の走査線及び偶数番目の走査線のいずれか一方を、データを書き込むために選択し、他方をリセット制御信号を供給するために選択するともに、時間的にデータ書き込みとリセット制御信号の供給を交互に行う。
【００５１】
なお、奇数番目の走査線及び偶数番目の走査線のいずれか一方を選択して、データ書き込みを連続して行った後、引き続いて、奇数番目の走査線及び偶数番目の走査線のいずれか他方にリセット制御信号を連続して供給するようにしてもよい。この場合、短い時間スケールでは、データ書き込みが時間的に集中するという問題はあるが、リセット制御信号を供給する期間を、次のデータ書き込みを行うためのデータの準備期間として利用できる。要は、どのような繰り返し単位であっても、データ書き込みとリセットとを交互に繰り返すことにより、リセットを行う期間あるいは画素回路のリセットされた状態を維持している期間をデータ線を介して供給されるデータ信号を準備する期間として利用できる。
【００５２】
次に、選択された走査線の画素回路２０の動作について説明する。
まず、第１スイッチＱ１１をオン状態とする第１ゲート信号Ｇ１を供給した状態で、セット期間Ｔ１に走査線Ｙｎを介してスイッチングトランジスタＱ２をオン状態とする走査信号ＳＣ１（１〜Ｙｎ）が供給されることにより対応するスイッチングトランジスタＱ２がオン状態となる。この時、データ線１〜Ｘｍ及びスイッチングトランジスタＱ２を介してデータ信号ＶＤが保持キャパシタＣ１に供給される。
【００５３】
これにより、保持キャパシタＣ１には、データ信号ＶＤに対応する電荷量が保持されることになる。この電荷量に応じた電圧がゲート電圧として駆動トランジスタＱ１のゲートに印加され、駆動トランジスタＱ１の導通状態が設定される。この導通状態に応じた電流レベルを有する電流が駆動トランジスタＱ１を通過し、この電流が有機ＥＬ素子２１の駆動電流として有機ＥＬ素子２１に供給され、有機ＥＬ素子２１の発光が開始する。
【００５４】
セット期間Ｔ１経過後、スイッチングトランジスタＱ２をオフ状態とするが、保持キャパシタＣ１にはデータ信号ＶＤにより設定した電荷量が保持されているので、有機ＥＬ素子２１に対する駆動電流の供給は停止しない。
【００５５】
発光期間Ｔ３を経過後、第１スイッチＱ１１及び第２スイッチＱ１２をそれぞれオフ状態及びオン状態として、再び、スイッチングトランジスタＱ２をオン状態とする走査信号ＳＣ１（１〜Ｙｎ）をリセット期間Ｔ２に出力することによりリセット電圧生成回路からリセット電圧Ｖｒがデータ線Ｘｍ及びスイッチングトランジスタＱ２を介して保持キャパシタＣ１に供給される。
【００５６】
次にリセット期間Ｔ２経過後、スイッチングトランジスタＱ２をオフ状態とし、有機ＥＬ素子２１への駆動電流の供給を停止した状態を期間Ｔｘ２の期間中維持し、次のセット期間Ｔ１の開始を待つ。
【００５７】
図３に示した画素回路に代えて図６に示した画素回路も採用することができる。
図６に示した画素回路２０は、第２のトランジスタとしての駆動トランジスタＱ２０、第１のトランジスタとしてのスイッチングトランジスタＱ２２、発光期間制御トランジスタＱ２３、駆動トランジスタＱ２０のドレインとゲートとの電気的接続を制御するスイッチングトランジスタＱ２１及び、保持素子としての保持キャパシタＣ１を有している。駆動トランジスタＱ２０はＰチャネル型トランジスタより構成されている。スイッチングトランジスタＱ２１、Ｑ２２及び発光期間制御トランジスタＱ２３はＮチャネル型トランジスタよりな構成されている。
【００５８】
駆動トランジスタＱ２０は、ドレインが発光期間制御トランジスタＱ２３を介して有機ＥＬ素子２１の陽極に接続され、ソースが電源線ＶＬに接続されている。電源線ＶＬには、有機ＥＬ素子２１を駆動させるための駆動電圧Ｖｄｄが供給されている。駆動トランジスタＱ２０のゲートと電源線ＶＬとの間には、保持キャパシタＣ１が接続されている。
【００５９】
また、駆動トランジスタＱ２０のゲートは、スイッチングトランジスタＱ２１のドレインに接続されている。スイッチングトランジスタＱ２１のソースは、スイッチングトランジスタＱ２２のドレインと接続されている。又、スイッチングトランジスタＱ２２のドレインは駆動トランジスタＱ２０のドレインと接続されている。
【００６０】
さらに、第２スイッチングトランジスタＱ２２のソースは、データ線Ｘｍを介してデータ線駆動回路１２の単一ライン駆動回路３０に接続されている。そして、この単一ライン駆動回路３０には、データ電流生成回路４０ａが設けられている。データ電流生成回路４０ａは、それぞれの画素回路２０に対して多値データ信号としてのデータ信号ＩＤを出力する。データ信号ＩＤは電流信号である。データ線Ｘｍは、第１スイッチＱ１１を介してデータ電流生成回路４０ａに接続される。また、データ線Ｘｍは、第２スイッチＱ１２を介してリセット電圧生成回路３０ｂにも接続される。
【００６１】
従って、第１スイッチＱ１１がオン状態となると、データ線Ｘｍを介して画素回路２０にそれぞれデータ信号ＩＤが供給される。又、第２スイッチＱ１２がオン状態となると、データ線Ｘｍを介して各画素回路２０にリセット電圧Ｖｒが供給される。
【００６２】
又、スイッチングトランジスタＱ２１，Ｑ２２のゲートには、第１の走査線Ｙｎ（１）が接続されており、第１の走査線Ｙｎ（１）から供給される第１走査信号ＳＣ１（Ｙｎ）によってスイッチングトランジスタＱ２１，Ｑ２２が制御されるようになっている。さらに、発光期間制御トランジスタＱ２３のゲートには、第２の走査線Ｙｎ（２）が接続されている。そして、第２の走査線Ｙｎ（２）から供給される第２走査信号ＳＣ２（Ｙｎ）によって発光期間制御トランジスタＱ２３が制御されるようになっている。
【００６３】
第１スイッチＱ１１をオン状態、第２スイッチＱ１２をオフ状態とし、さらに、発光期間制御トランジスタＱ２３をオフ状態として、スイッチングトランジスタＱ２１，Ｑ２２をオン状態とする第１の走査信号ＳＣ１（Ｙｎ）を供給すると、データ線ＸｍとスイッチングトランジスタＱ２１，Ｑ２２とが電気的に接続され、駆動トランジスタＱ２０及びスイッチングトランジスタＱ２２を電流信号であるデータ信号ＩＤが通過する。これによりデータ信号ＩＤに相応した電荷量が保持キャパシタＣ１に保持され、駆動トランジスタＱ２０の導通状態が設定される。
【００６４】
駆動トランジスタＱ２０の導通状態が設定された後、スイッチングトランジスタＱ２１，Ｑ２２をオフ状態として、データ線Ｘｍと画素回路２０との電気的な接続を切断する。
続いて、発光期間制御トランジスタＱ２３をオン状態とする第２走査信号ＳＣ２（Ｙｎ）を発光期間制御トランジスタＱ２３のゲートに供給することにより、駆動トランジスタＱ２０の導通状態に相応した電流レベルを有し、かつ、駆動トランジスタＱ２０を通過する電流が、有機ＥＬ素子２１の駆動電流として有機ＥＬ素子２１に供給される。
【００６５】
次に、第１スイッチＱ１１をオフ状態、第２スイッチＱ１２がオン状態とし、スイッチングトランジスタＱ２１，Ｑ２２を再びオン状態とすることにより、リセット電圧生成回路３０ｂからリセット電圧ＶｒがスイッチングトランジスタＱ２１，Ｑ２２を介して保持キャパシタＣ１に供給される。リセット電圧Ｖｒを駆動トランジスタＱ２０を実質的にオフ状態とする電圧に設定しておけば、これにより、駆動トランジスタＱ２０はオフ状態となる。駆動トランジスタＱ２０とオフ状態に設定した後、再び、スイッチングトランジスタＱ２１，Ｑ２２を再びオフ状態として、次にデータ信号ＩＤが供給されるタイミングを待つ。
なお、リセット電圧Ｖｒは、本実施形態のように駆動トランジスタがＰチャネル型トランジスタの場合は、駆動トランジスタＱ１のソースの電位であるＶｄｄから駆動トランジスタＱ１の閾値電圧Ｖｔｈを引いた値以上の値を有する電圧であればよく、本実施形態では、リセット電圧Ｖｒを電源線ＶＬに印加されている駆動電圧Ｖｄｄと同じに設定している。
因みに、駆動トランジスタＱ１が仮にＮチャネル型トランジスタの場合であれば、リセット電圧Ｖｒとして、駆動トランジスタＱ１のソースの電位に駆動トランジスタＱ１の閾値電圧Ｖｔｈを加算した値以下の値を有する電圧を保持キャパシタに供給すれば、駆動トランジスタＱ１は実質的にオフ状態となる。
【００６６】
次に、図３に示した画素回路の代わりに図７に示した画素回路も採用することができる。
図７において、スイッチングトランジスタＱ２１の導通状態は、走査信号ＳＣ１１（Ｙｎ）により制御されるようになっている。スイッチングトランジスタＱ２２の導通状態は、走査信号ＳＣ１２（Ｙｎ）により制御されるようになっている。
第１スイッチＱ１１をオン状態、第２スイッチＱ１２をオフ状態とし、スイッチングトランジスタＱ２１及びＱ２２をオン状態とすると、データ線ＸｍとスイッチングトランジスタＱ２１及びＱ２２とが電気的に接続され、保持キャパシタＣ１にそのゲートが駆動トランジスタＱ２０と共通に接続された補償用トランジスタＱ２４及びスイッチングトランジスタＱ２２を電流信号であるデータ信号ＩＤが通過する。これによりデータ信号ＩＤに相応した電荷量が保持キャパシタＣ１に保持され、駆動トランジスタＱ２０の導通状態が設定される。
【００６７】
駆動トランジスタＱ２０の導通状態が設定された後、スイッチングトランジスタＱ２１，Ｑ２２をオフ状態として、データ線Ｘｍと画素回路２０との電気的な接続を切断する。
そして、駆動トランジスタＱ２０の導通状態に相応した電流レベルを有し、かつ、駆動トランジスタＱ２０を通過する電流が、有機ＥＬ素子２１の駆動電流として有機ＥＬ素子２１に供給される。
なお、図７に示した画素回路は、図６に示した画素回路のように駆動トランジスタＱ２０と有機ＥＬ素子２１との電気的接続を制御する発光期間制御トランジスタを備えていないので、駆動トランジスタＱ２０の導通状態の設定の終了を待たずに、有機ＥＬ素子２１への駆動電流の供給が開始される。
【００６８】
次に、第１スイッチＱ１１をオフ状態、第２スイッチＱ１２がオン状態とし、スイッチングトランジスタＱ２１，Ｑ２２を再びオン状態とすることにより、リセット電圧生成回路３０ｂからリセット電圧ＶｒがスイッチングトランジスタＱ２１，Ｑ２２を介して保持キャパシタＣ１に供給される。リセット電圧Ｖｒを駆動トランジスタＱ２０を実質的にオフ状態とする電圧に設定しておけば、これにより、駆動トランジスタＱ２０はオフ状態となる。駆動トランジスタＱ２０とオフ状態に設定した後、再び、第１及び第２スイッチングトランジスタＱ２１，Ｑ２２を再びオフ状態として、次にデータ信号ＩＤが供給されるタイミングを待つ。
【００６９】
なお、リセット電圧Ｖｒは、本実施形態のように駆動トランジスタがＰチャネル型トランジスタの場合は、駆動トランジスタＱ１のソースの電位であるＶｄｄから駆動トランジスタＱ１の閾値電圧Ｖｔｈを引いた値以上の値を有する電圧であればよく、本実施形態では、リセット電圧Ｖｒを電源線ＶＬに印加されている駆動電圧Ｖｄｄと同じに設定している。
因みに、駆動トランジスタＱ１が仮にＮチャネル型トランジスタの場合であれば、リセット電圧Ｖｒとして、駆動トランジスタＱ１のソースの電位に駆動トランジスタＱ１の閾値電圧Ｖｔｈを加算した値以下の値を有する電圧を保持キャパシタに供給すれば、駆動トランジスタＱ１は実質的にオフ状態となる。
【００７０】
上述の実施形態では、データ信号に加えて、リセット制御信号もデータ信号を介して画素回路に供給されているが、リセット制御信号あるいはリセット電圧をデータ線とは異なる信号線を介して画素回路に供給するようにしてもよい。
例えば、図８に示した構成のように、表示パネル部１１、データ線駆動回路１２、走査線駆動回路１３、メモリ１４、発振回路１５、電源回路１６、及び制御回路１７に加えて、リセット制御信号生成回路１８を備えた電子装置が挙げられる。
【００７１】
表示パネル部１１は、図９に示すように、列方向に沿ってのびるデータ線Ｘｍ（ｍは自然数）と、行方向に沿ってのびる第２の信号線としての走査線Ｙｎ（ｎは自然数）とに加えて、格画素回路２０には、データ線Ｘｍに交差する方向に設けられ、かつ、リセット制御信号生成回路１８に接続された電圧信号伝送線Ｚｐ（ｐは自然数）が接続されている。リセット制御信号生成回路１８からのリセット電圧Ｖｒは電圧信号伝送線Ｚｐを介しての対応する電圧信号伝送線を介して画素回路２０に供給される。
【００７２】
このような構成に適した画素回路の例を図１０に示す。
画素回路２０は，走査線Ｙｎ（１），Ｙｎ（２）、データ線Ｘｍ、及び電圧信号伝送線Ｚｐに接続されている。画素回路２０は、第２のトランジスタとしての駆動トランジスタＱ２０、第１のトランジスタとしてのスイッチングトランジスタＱ２１、保持素子としての保持キャパシタＣ１、電圧信号伝送線Ｚｐと画素回路２０との電気的な接続を制御するスイッチングトランジスタＱ２２及び、補償用トランジスタＱ２５とを有している。駆動トランジスタＱ２０及び補償用トランジスタＱ２５はＰチャネル型トランジスタにより構成されている。スイッチングトランジスタＱ２１、Ｑ２２はＮチャネル型トランジスタによりな構成されている。
【００７３】
駆動トランジスタＱ２０は、ドレインが有機ＥＬ素子２１の画素電極に接続され、ソースが電源線ＶＬに接続されている。電源線ＶＬには、有機ＥＬ素子２１を駆動させるための駆動電圧Ｖｄｄが供給されていて、その駆動電圧Ｖｄｄは動作電圧Ｖｄｘより高い電圧値に設定されている。駆動トランジスタＱ２０のゲートと電源線ＶＬとの間には、保持キャパシタＣ１が接続されている。
【００７４】
また、駆動トランジスタＱ２０のゲートは、補償用トランジスタＱ２５を介してスイッチングトランジスタＱ２１のソースに接続されている。さらに、駆動トランジスタＱ２０のゲートは、スイッチングトランジスタＱ２２のドレインと接続されている。
スイッチングトランジスタＱ２１のゲートには、走査線Ｙｎ（１）が接続されている。また、第２スイッチングトランジスタＱ２２のゲートには走査線Ｙｎ（２）が接続されている。
【００７５】
スイッチングトランジスタＱ２２のソースは、電圧信号伝送線Ｚｐを介してリセット信号生成回路１８及び第１のスイッチＱ１及び第２のスイッチＱ２に接続されている。 スイッチングトランジスタＱ２１のドレインは、データ線Ｘｍを介して単一ライン駆動回路３０に接続されている。
従って、スイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２のそれぞれオン状態とする走査信号ＳＣ１（Ｙｎ）及び走査信号ＳＣ２（Ｙｎ）を供給し、第１のスイッチＱ１をオン状態とすると、電流信号であるデータ信号ＩＤがスイッチングトランジスタＱ２１及びＱ２２、補償用トランジスタＱ２５、及び第１のスイッチＱ１を経由して流れ、保持キャパシタＣ１にデータ信号ＩＤに相応した電荷量が保持され、駆動トランジスタＱ２０の導通状態が設定される。
【００７６】
次にスイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２をオフ状態として、 保持キャパシタＣ１に保持されたデータ信号ＩＤに相応する電荷量を維持し、駆動トランジスタＱ２０の導通状態に応じた電流レベルを有する電流を駆動電流として有機ＥＬ素子２１に供給する。
【００７７】
リセット動作は、スイッチングトランジスタＱ２１及び第１のスイッチＱ１をオフ状態とし、スイッチングトランジスタＱ２２及び第２のスイッチＱ２をオン状態とすることにより行われる。これにより、リセット電圧ＶｒがスイッチングトランジスタＱ２２を介して保持キャパシタＣ１に供給され、駆動トランジスタＱ２０がオフ状態に設定される。
【００７８】
図１０に示した画素回路についても、図４及び図５に示したタイミングチャートに準じて動作させることができる。この場合、セット期間Ｔ１の時にのみスイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２をオン状態とし、リセット期間Ｔ２の時には、スイッチングトランジスタＱ２２をオン状態として電圧信号伝送線Ｚｐと画素回路２０とを電気的に接続すればよい。
【００７９】
また、図１１に示したように、図７に示した画素回路にさらにリセット用トランジスタＱ３１を備えた画素回路も採用可能である。図１１に示した画素回路においては、リセット電圧Ｖｒと駆動電圧Ｖｄｄとを兼用しており、これにより、リセット電圧Ｖｒを生成する回路を特に設ける必要がなくなる。
リセット用トランジスタＱ３１がオン状態となることにより、駆動トランジスタＱ２０のゲートに駆動電圧Ｖｄｄが印加されると同時に保持キャパシタＣ１に駆動電圧Ｖｄｄに相応する電荷量が保持され、駆動トランジスタＱ２０はオフ状態となる。
この状態で、リセット用トランジスタＱ３１をオフ状態とすると、駆動トランジスタＱ２０のオフ状態は、次のデータ信号ＩＤの書き込みまで維持される。
もちろん、データ信号ＩＤの書き込み時には、リセット用トランジスタＱ３１はオフ状態に設定される。
【００８０】
図１１に示した画素回路も、図４及び図５に示したタイミングチャートに準じて動作させることができる。この場合、セット期間Ｔ１の時にのみスイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２をオン状態とし、リセット期間Ｔ２の時には、スイッチングトランジスタＱ３１をオン状態として駆動電圧Ｖｄｄと駆動トランジスタＱ２０のゲートとを電気的に接続すればよい。
【００８１】
さらに別の態様も採用可能である。図６に示した画素回路において、発光期間制御用トランジスタＱ２３をオフ状態とすることにより、有機ＥＬ素子２１をリセットするようにしてもよい。
この画素回路も、図４及び図５に示したタイミングチャートに準じて動作させることができる。この場合、セット期間Ｔ１の時にのみスイッチングトランジスタＱ２１及びスイッチングトランジスタＱ２２をオン状態とし、リセット期間Ｔ２の時には、発光期間制御用トランジスタＱ２３をオフ状態として駆動トランジスタＱ２０と有機ＥＬ素子２１との電気的接続を切断すればよい。
なお、この場合、発光期間制御用トランジスタＱ２３の導通制御のみにより、リセット動作が可能なので、リセット電圧生成回路３０ｂを特に設ける必要はないが、保持キャパシタＣ１やデータ線の電荷量をリセットする必要がある場合は設けてもかまわない。
【００８２】
上述の実施形態では、データ信号の画素回路に対する書き込みが開始されてから、当該画素回路に対するデータ信号の書き込みが次に開始されるまで期間を１フレームと定義すれば、１フレーム内にいずれかの画素回路のリセット動作が行われているので、リセット動作を行っている期間を次のデータ信号の生成あるいは供給の準備期間として利用することができる。これにより、データ線を駆動するデータ線駆動回路やリセット制御信号を供給するための回路の負荷が軽減される。
【００８３】
また、外付のＩＣに内蔵されたデータ線駆動回路からパネル上に配置された画素回路にデータ信号を全てパラレルで供給する場合は、外付のＩＣから当該パネルへデータ信号を伝送するための外部端子を当該パネル上のデータ線の数に対応して設けなくてはならないが、リセット動作を行う期間をデータ信号のシリアル伝送を行う期間として利用できるので、外部端子の数を減らすことができる。
特に図６、図７、図１０、及び図１１に示した画素回路のようにデータ信号として電流信号が供給される画素回路では、データ信号のシリアル伝送を行うには、十分な時間を確保する必要があるので、上述の効果は顕著となる。
【００８４】
尚、上述の実施形態は、以下のように変更してもよい。
○上述の実施形態では、選択した走査線上の画素回路２０Ｒ，２０Ｇ、２０Ｂを一斉にセット又はリセットした。つまり、図４に示したように、走査線Ｙ１（セット）→走査線Ｙ４（リセット）→走査線Ｙ２（セット）→走査線Ｙ５（リセット）→走査線Ｙ３（セット）→走査線Ｙ６（リセット）→走査線Ｙ４（セット）→走査線Ｙ１（リセット）→走査線５（セット）→走査線２（リセット）→走査線６（セット）→走査線３（リセット）の一回の巡回で、全ての画素回路２０Ｒ，２０Ｇ，２０Ｂをセット又はリセットした。
【００８５】
これを、３回巡回させて、各色毎の画素回路２０Ｒ，２０Ｇ，２０Ｂをそれぞれ個別に制御して全ての画素回路２０Ｒ，２０Ｇ，２０Ｂをセット又はリセットするようにしてもよい。この場合、図４において、１回目の巡回で各走査線Ｙ１〜Ｙ６の赤用画素回路２０Ｒについてセット及びリセットする。２回目の巡回で、走査線Ｙ１〜Ｙ６の緑用画素回路２０Ｇについてセット及びリセットする。３回目の巡回で走査線Ｙ１〜Ｙ６の青用画素回路２０Ｂをセット及びリセットする。
これにより、上記実施形態の効果に加えて、各色別の画素回路毎の発光期間を調整することができる。
【００８６】
さらに以下のような態様であっても、本発明の主旨を適用することができる。
○上述の実施形態では、電子回路として画素回路２０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ、無機ＥＬ素子、液晶素子、電子放出素子、プラズマ発光素子等の種々の電気光学素子を備えた電子回路に具体化してもよい。ＲＡＭ等の記憶装置に具体化してもよい。
○上述の実施形態においては、アナログのデータ信号を用いた駆動方法により駆動される電気光学装置に対して本発明を適用したが、又、時分割階調法、面積階調法等のデジタル駆動法により駆動される電気光学装置にも適用してもよい。
○上述の実施形態では、リセット電圧Ｖｒとして一つの電圧値を用いたが、複数の電圧をリセット電圧Ｖｒとしても用いてもよい。
○上述の実施形態では、リセット制御信号として、リセット電圧Ｖｒを用いたが、電流信号であってもよい。
○前記実施形態では、３色の有機ＥＬ素子２１に対して各色用の画素回路２０Ｒ，２０Ｇ，２０Ｂを設けた有機ＥＬディスプレイであったが、１色、２色、あるいは４色以上のＥＬ素子の画素回路からなるＥＬディスプレイに応用しても良い。
【００８７】
（比較例）
なお、上述の実施形態の比較のために、図３に示した画素回路を備えた電気光学装置において、全ての画素回路に対して、最初にデータの書き込みを行い、次にリセットを行う場合について説明する。
図１２は、画面表示のおける各走査線の発光期間とリセット期間を示すタイムチャートである。Ｙ１〜Ｙｎ（ｎは整数であって、説明に便宜上図ではｎ＝６としている）は各走査線を示す。Ｔ１はセット期間（データ信号を各画素回路に入力する期間）を示し、Ｔ２はリセット期間を示す。従って、各走査線Ｙ１〜Ｙ６はセット期間Ｔ１とリセット期間Ｔ２の時に走査線駆動回路にて選択される。また、セット期間Ｔ１において、その選択された走査線上に接続した画素回路にデータ信号が供給される。さらに、リセット期間Ｔ２において、その選択された走査線上に接続した画素回路にリセット電圧生成回路からリセット電圧が印加される。従って、発光期間Ｔ３はセット期間Ｔ１の開始時からリセット期間Ｔ２の開始時までとなる。
【００８８】
図１２が示すように、走査線駆動回路にて、走査線Ｙ１から走査線Ｙ６まで一つずつ順番に走査線を選択し、その選択期間（セット期間Ｔ１）中にその選択された走査線上の各画素回路にデータ信号を書き込む。このとき、データ信号が書き込まれ、当該データ信号に対応した輝度で、画素回路の有機ＥＬ素子は発光する。そして、走査線Ｙ６までのデータ信号の書き込みが終了、即ち、１フレームの書き込みが終了すると、走査線駆動回路は、走査線Ｙ１から走査線Ｙ６まで一つずつ順番に走査線を選択し、その選択期間（リセット期間Ｔ２）中にその選択された走査線上の各画素回路にリセット電圧を書き込む。このとき、リセット電圧が書き込まれ画素回路の有機ＥＬ素子の輝度は０となる。この状態で、次のデータ信号の書き込みまで待機する。
【００８９】
しかしながら、図１２から明らかなように、走査線Ｙ１〜Ｙ６が走査線Ｙ１から走査線Ｙ６まで一つずつ順番に選択されるため、各走査線Ｙ１〜Ｙ６のセット期間Ｔ１が短い期間Ｔｐに集中する。また、同様に、各走査線Ｙ１〜Ｙ６のリセット期間Ｔ２も短い期間Ｔｒに集中する。これに対して、上述の実施形態では、画素回路の全てにデータ信号を供給する前にいずれかの画素回路でリセット動作を行っている。これによりデータ信号の書き込みを行う期間の集中が緩和される。
【００９０】
（第２実施形態）
次に、第１実施形態で説明した電子装置としての有機ＥＬディスプレイ１０の電子機器の適用について図１３及び図１４に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００９１】
図１３は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１３において、パーソナルコンピュータ６０は、キーボード６１を備え本体部６２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット６３を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６３は前記実施形態と同様な効果を発揮する。その結果、パーソナルコンピュータ６０は、欠陥の少ない画像表示を実現することができる。
【００９２】
図１４は、携帯電話の構成を示す斜視図を示す。図１４において、携帯電話７０は、複数の操作ボタン７１、受話口７２、送話口７３、前記有機ＥＬディスプレイ１０を用いた表示ユニット７４を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット７４は前記実施形態と同様な効果を発揮する。その結果、携帯電話７０は、欠陥の少ない画像表示を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための有機ＥＬディスプレイの回路構成を示すブロック回路図。
【図２】表示パネル部の内部回路構成を説明するための回路図。
【図３】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図４】データ信号の書き込みとリセット動作のタイミングを説明するためのタイミングチャート。
【図５】同じく、データ信号の書き込みとリセット動作のタイミングを説明するためのタイミングチャート。
【図６】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図７】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図８】本発明の実施形態を説明するための有機ＥＬディスプレイの回路構成を示すブロック回路図。
【図９】表示パネル部の内部回路構成を説明するための回路図。
【図１０】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図１１】画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図１２】本実施形態と比較するためのタイミングチャート。
【図１３】モバイル型パーソナルコンピュータの構成を示す斜視図。
【図１４】携帯電話の構成を示す斜視図。
【符号の説明】
１０ 電子装置としての有機ＥＬディスプレイ
１１ 表示パネル部
１２ データ線駆動回路
１３ 走査線駆動回路
１４ メモリ
１７ 制御回路
２０ 画素回路
２０Ｒ 赤用画素回路
２０Ｇ 緑用画素回路
２０Ｂ 青用画素回路
２１ 有機ＥＬ素子
３０ 単一ライン駆動回路
３０ａ 電流生成回路
３０ｂ リセット電圧生成回路
６０ 電子機器としてのパーソナルコンピュータ
７０ 電子機器としての携帯電話
Ｙ１〜Ｙｎ 走査線
Ｘ１〜Ｘｍ データ線
ＡＤｎ アドレス信号
ＳＣ１（Ｙｎ） 走査信号
Ｑ１，Ｑ２０ 第２のトランジスタとしての駆動トランジスタ
Ｑ２ 第１のトランジスタとしてのスイッチングトランジスタ
Ｔ１ セット期間
Ｔ２ リセット期間
Ｖｒ リセット制御信号としてのリセット電圧
Claims (26)
- 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路と、
前記複数の単位回路のうち少なくとも１つの単位回路に含まれる前記電子素子を所定状態にリセットするリセット動作を行うためのリセット制御信号を生成するための制御回路と、を含み、
前記データ信号の前記複数のデータ線に対する出力と前記リセット動作とは交互に行われること、
を特徴とする電子装置。 - 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路であって、データ信号及び前記電子素子を所定状態にリセットするためのリセット制御信号が供給される複数の単位回路と、
前記複数の走査線から前記データ信号の供給に応じて走査線を選択するための走査線駆動回路と、を含み、
前記走査線駆動回路は、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために前記複数の走査線から選択される第１の走査線と、次に前記データ信号を前記第１の単位回路以外の前記複数の単位回路のうち第２の単位回路に供給するために前記複数の走査線から選択される第２の走査線と、は互いに隣合わないように走査信号を前記複数の走査線に供給し、
前記第１の単位回路に前記データ信号が供給されてから前記第２の単位回路に前記データ信号が供給されるまでの期間内に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に前記リセット制御信号が供給されること、
を特徴とする電子装置。 - 請求項２に記載の電子装置において、
前記複数の走査線のうち、前記第３の単位回路に対応する第３の走査線は、前記第１の走査線及び前記第２の走査線と隣合っていること、
を特徴とする電子装置。 - 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路であって、データ信号及び前記電子素子を所定状態にリセットするためのリセット制御信号が供給される複数の単位回路と、
前記複数の走査線から前記データ信号の供給に応じて走査線を選択するための走査線駆動回路と、を含み、
前記走査線駆動回路は、前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために前記複数の走査線から選択される第１の走査線と、次に前記データ信号を前記第１の単位回路以外の前記複数の単位回路のうち第２の単位回路に供給するために前記複数の走査線から選択される第２の走査線と、は互いに隣合うように走査信号を前記複数の走査線に供給し、
前記第１の単位回路に前記データ信号が供給されてから前記第２の単位回路に前記データ信号が供給されるまでの期間内に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に前記リセット制御信号が供給されること、
を特徴とする電子装置。 - 請求項４に記載の電子装置において、
前記複数の走査線のうち、前記第３の単位回路に対応する第３の走査線は、前記第１の走査線及び前記第２の走査線と隣合っていないこと、
を特徴とする電子装置。 - 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路であって、データ信号及び前記電子素子を所定状態にリセットするためのリセット制御信号が供給される複数の単位回路と、
前記複数の走査線から前記データ信号の供給に応じて走査線を選択するための走査線駆動回路と、を含み、
前記走査線駆動回路は、前記データ信号を供給するために選択する走査線と、前記リセット制御信号を供給するための走査線と、を交互に選択すること、
を特徴とする電子装置。 - 複数の走査線と複数のデータ線との交差部に対応して配置された複数の単位回路であって、各々が、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第１のトランジスタと、前記第１のトランジスタを介して供給される前記データ信号を前記データ信号を保持する保持素子と、前記保持素子に保持された前記データ信号に基づいて導通状態が設定される第２のトランジスタと、設定された前記第２のトランジスタの前記導通状態に相対した電圧レベルまたは電流レベルを有する電圧または電流が供給される電子素子と、を含む複数の単位回路と、
前記複数のデータ線にデータ信号を出力するためのデータ線駆動回路と、
前記複数の走査線を介して前記走査信号を前記複数の単位回路に供給する走査線駆動回路と、を含み、
前記複数の単位回路のうち第１の単位回路に前記データ信号が供給されてから、次に前記データ信号が前記第１の単位回路以外の第２の単位回路に供給されるまでの期間内に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に、前記複数のデータ線のうち対応するデータ線を介して、前記保持素子に前記第２のトランジスタを実質的にオフ状態とするリセット制御信号が供給されること、
を特徴とする電子装置。 - 請求項７に記載の電子装置において、
前記第１の単位回路に対応する、前記複数の走査線の第１の走査線と、前記第２の単位回路に対応する、前記複数の走査線の第２の走査線と、は互いに隣合っており、
前記第３の単位回路に対応する、前記複数の走査線の第３の走査線は、前記第１の走査線及び前記第２の走査線とは、隣合っていないこと、
を特徴とする電子装置。 - 請求項７に記載の電子装置において、
前記第１の単位回路に対応する、前記複数の走査線の第１の走査線と、前記第３の単位回路に対応する、前記複数の走査線の第３の走査線と、は互いに隣合っており、
前記第２の単位回路に対応する、前記複数の走査線の第２の走査線は、前記第１の走査線とは、隣合っていないこと、
を特徴とする電子装置。 - 請求項８または９に記載の電子装置において、
前記第３の単位回路に前記リセット制御信号が供給される際に、前記第３の走査線が選択され、前記第３の単位回路の前記第１のトランジスタを介して前記保持素子に前記リセット制御信号が供給されること、
を特徴とする電子装置。 - 請求項１乃至１０のいずれかに記載の電子装置において、
前記データ信号は多値であることを特徴とする電子装置。 - 請求項１乃至１１のいずれかに記載の電子装置において、
前記データ信号として電流信号が供給されること、
を特徴とする電子装置。 - 請求項１乃至１２のいずれかに記載の電子装置において、
前記電子素子はＥＬ素子であることを特徴とする電子装置。 - 請求項１３に記載の電子装置において、
前記ＥＬ素子は、発光層が有機材料で構成されていることを特徴とする電子装置。 - 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、
前記複数の単位回路のうち第１の単位回路に前記複数のデータ線のうち対応するデータ線を介してデータ信号を供給した後であって、
次に前記複数の単位回路のうち前記第１の単位回路以外の第２の単位回路に前記複数のデータ線のうち対応するデータ線を介してデータ信号を供給する前に
前記複数の単位回路のうち、前記第１の単位回路及び前記第２の単位回路以外の第３の単位回路に前記第３の単位回路に含まれる前記電子素子を所定の状態にリセットするためのリセット制御信号を供給すること、
を特徴とする電子装置の駆動方法。 - 請求項１５に記載の電子装置の駆動方法において、
前記第１の単位回路に前記データ信号を供給するために前記複数の走査線から選択される走査線と、前記第３の単位回路に対応する前記複数の走査線のうちの走査線とは、互いに隣合っていること、
を特徴とする電子装置の駆動方法。 - 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、
前記複数の単位回路のうち第１の単位回路に前記データ信号を供給するために前記複数の走査線から一つの走査線を選択し、
次に前記データ信号を前記第１の単位回路以外の第２の単位回路に供給するために前記第１の単位回路に前記データ信号を供給するために選択した当該一つの走査線とは隣合わない走査線を選択し、
前記第１の単位回路に前記データ信号が供給されてから前記第２の単位回路に前記データ信号が供給されるまでの間に、前記第１の単位回路及び前記第２の単位回路とは異なる第３の単位回路に、前記第３の単位回路に含まれる前記電子素子を所定の状態にリセットするためのリセット制御信号を、供給すること、
を特徴とする電子装置の駆動方法。 - 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、
複数の走査線中から１つの走査線を選択して、その選択された走査線に対応する各単位回路に対して対応する前記データ線からデータ信号を供給した後、
当該選択された走査線とは隣合う走査線以外の走査線のうち少なくとも１つの走査線に対応して設けられた単位回路に、当該単位回路に含まれる前記電子素子を所定の状態にリセットするためのリセット制御信号を供給すること、
を特徴とする電子装置の駆動方法。 - 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、
複数の走査線うちから１つの走査線を選択して、その選択された走査線に対応する各単位回路に対して対応する前記データ線からデータ信号を供給した後、
当該選択された走査線とは異なる走査線のうち少なくとも１つの走査線を選択して、その選択された少なくとも１つの走査線に対応する単位回路に前記電子素子を所定の状態にリセットするためのリセット制御信号を前記複数のデータ線のうち対応するデータ線を介して供給すること、
を特徴とする電子装置の駆動方法。 - 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、
データ信号の単位回路に対する書き込みが開始されてから当該単位回路に対するデータ信号の書き込みが次に開始されるまで期間内に、前記複数の単位回路のうち少なくとも１つの単位回路に対して前記電子素子を所定状態にリセットするためのリセット制御信号を供給すること、
を特徴とする電子装置の駆動方法。 - 複数の走査線と複数のデータ線との交差部に対応して配置され、各々が電子素子を含む複数の単位回路を備えた電子装置の駆動方法であって、
データ信号の単位回路に対する書き込みが開始されてから当該単位回路に対するデータ信号の書き込みが次に開始されるまで期間内に、前記複数の単位回路のうち当該単位回路以外の少なくとも１つの単位回路に対して前記電子素子を所定状態にリセットするためのリセット制御信号を供給すること、
を特徴とする電子装置の駆動方法。 - 請求項１５乃至２１のいずれか１つに記載の電子装置の駆動方法において、
前記データ信号として多値あるいはアナログの信号を供給すること、
を特徴とする電子装置の駆動方法。 - 請求項１５乃至２２のいずれかに記載の電子装置の駆動方法において、
前記データ信号 として電流信号を供給すること、
を特徴とする電子装置の駆動方法。 - 請求項１５乃至２３のいずれかに記載の電子装置の駆動方法において、
前記複数の単位回路の各々は、
前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第１のトランジスタと、
前記第１のトランジスタを介して供給される前記データ信号及び前記リセット制御信号をそれぞれに対応する電気量として保持する保持素子と、
前記保持素子に保持された前記電気量に基づいて導通状態が設定され、前記電子素子に前記導通状態に対応した電圧レベルまたは電流レベルを有する電圧または電流を供給する第２のトランジスタと、を含み、
前記リセット制御信号を前記保持素子に供給することにより前記第２のトランジスタの導通状態を実質的にオフ状態として、前記電子素子への電圧または電流の供給を停止すること、
を特徴とする電子装置の駆動方法。 - 請求項１５乃至２４のいずれかに記載の電子装置の駆動方法において、
前記電子素子はＥＬ素子であることを特徴とする電子装置の駆動方法。 - 請求項１乃至１４のいずれか１つに記載の電子装置を実装したことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161086A JP2004070294A (ja) | 2002-06-12 | 2003-06-05 | 電子装置、電子装置の駆動方法及び電子機器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171891 | 2002-06-12 | ||
| JP2003161086A JP2004070294A (ja) | 2002-06-12 | 2003-06-05 | 電子装置、電子装置の駆動方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004070294A true JP2004070294A (ja) | 2004-03-04 |
| JP2004070294A5 JP2004070294A5 (ja) | 2005-09-29 |
Family
ID=32032274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003161086A Pending JP2004070294A (ja) | 2002-06-12 | 2003-06-05 | 電子装置、電子装置の駆動方法及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004070294A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292436A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 電気回路、その駆動方法、表示装置の画素回路、表示装置及びその駆動方法 |
| JP2006189806A (ja) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| JP2009244665A (ja) * | 2008-03-31 | 2009-10-22 | Sony Corp | パネルおよび駆動制御方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04204628A (ja) * | 1990-11-30 | 1992-07-27 | Fujitsu Ltd | 液晶表示装置 |
| JPH11272233A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | トランジスタ回路、表示パネル及び電子機器 |
| JP2000206492A (ja) * | 1999-01-11 | 2000-07-28 | Canon Inc | 液晶表示装置 |
| WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
| JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
| JP2001166280A (ja) * | 1999-12-10 | 2001-06-22 | Nec Corp | 液晶表示装置の駆動方法 |
| JP2002175047A (ja) * | 2000-09-29 | 2002-06-21 | Seiko Epson Corp | 電気光学装置の駆動方法及び電気光学装置及び電子機器 |
-
2003
- 2003-06-05 JP JP2003161086A patent/JP2004070294A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04204628A (ja) * | 1990-11-30 | 1992-07-27 | Fujitsu Ltd | 液晶表示装置 |
| JPH11272233A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | トランジスタ回路、表示パネル及び電子機器 |
| JP2000206492A (ja) * | 1999-01-11 | 2000-07-28 | Canon Inc | 液晶表示装置 |
| JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
| WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
| JP2001166280A (ja) * | 1999-12-10 | 2001-06-22 | Nec Corp | 液晶表示装置の駆動方法 |
| JP2002175047A (ja) * | 2000-09-29 | 2002-06-21 | Seiko Epson Corp | 電気光学装置の駆動方法及び電気光学装置及び電子機器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292436A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 電気回路、その駆動方法、表示装置の画素回路、表示装置及びその駆動方法 |
| JP2006189806A (ja) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| JP2009244665A (ja) * | 2008-03-31 | 2009-10-22 | Sony Corp | パネルおよび駆動制御方法 |
| US8237698B2 (en) | 2008-03-31 | 2012-08-07 | Sony Corporation | Panel and driving controlling method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100625626B1 (ko) | 전자 장치, 전자 장치의 구동 방법 및 전자 기기 | |
| JP4048969B2 (ja) | 電気光学装置の駆動方法及び電子機器 | |
| JP3829778B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
| JP2002175045A (ja) | 電気光学装置及びその駆動方法、有機エレクトロルミネッセンス表示装置、並びに電子機器 | |
| JP2004054238A (ja) | 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JP2004145300A (ja) | 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2004145278A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2003330386A (ja) | 画像表示装置 | |
| JP4304585B2 (ja) | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 | |
| JP2004198493A (ja) | 電子回路の駆動方法、電子装置の駆動方法、電気光学装置の駆動方法及び電子機器 | |
| JP2005017485A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JP2004138803A (ja) | 電子回路、電気光学装置及び電子機器 | |
| JP3749992B2 (ja) | アクティブマトリックス型有機ｅｌパネルの駆動回路および有機ｅｌ表示装置 | |
| JP4120450B2 (ja) | 電子回路の駆動方法、電子回路、電気光学装置の駆動方法、電気光学装置及び電子機器 | |
| JP4337327B2 (ja) | ディスプレイ及び電子機器 | |
| JP2005326865A (ja) | 電子装置の駆動方法、電子装置及び電子機器。 | |
| JP2004070294A (ja) | 電子装置、電子装置の駆動方法及び電子機器 | |
| JP3982544B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
| JP4107071B2 (ja) | 電子回路、電気光学装置、電気光学装置の制御方法及び電子機器 | |
| JP2004145279A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2005043460A (ja) | 電子装置、電子装置の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2010055116A (ja) | 電気光学装置及び電子機器 | |
| JP2010181903A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JP2006072385A (ja) | 電子装置及び電子機器 | |
| JP2007052440A (ja) | 電子装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050510 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |