CN110660444B - 显示装置、栅极驱动电路、移位寄存电路及其驱动方法 - Google Patents

显示装置、栅极驱动电路、移位寄存电路及其驱动方法 Download PDF

Info

Publication number
CN110660444B
CN110660444B CN201910940614.0A CN201910940614A CN110660444B CN 110660444 B CN110660444 B CN 110660444B CN 201910940614 A CN201910940614 A CN 201910940614A CN 110660444 B CN110660444 B CN 110660444B
Authority
CN
China
Prior art keywords
voltage
node
transistor
control signal
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910940614.0A
Other languages
English (en)
Other versions
CN110660444A (zh
Inventor
冯雪欢
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910940614.0A priority Critical patent/CN110660444B/zh
Publication of CN110660444A publication Critical patent/CN110660444A/zh
Priority to PCT/CN2020/118411 priority patent/WO2021063314A1/zh
Priority to US17/424,482 priority patent/US11763726B2/en
Application granted granted Critical
Publication of CN110660444B publication Critical patent/CN110660444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种显示装置、栅极驱动电路、移位寄存电路及其驱动方法，其中，移位寄存电路包括均与第一节点连接的输入单元、输出单元和削角单元，其中，削角单元，用以接收第二控制信号，并根据第二控制信号使第一节点的电位逐渐降低至第二电压，以及用以接收第三控制信号，并根据第三控制信号使第一节点的电位由第二电压跳变至初始电压，其中，第二电压小于第一电压，且大于初始电压。该移位寄存电路能够避免第一节点的电压变化过大引起的输出信号跳变的现象，使输出单元输出带削角的输出信号，避免像素电路的栅极电压信号从高电平直接跳变至低电平。

Description

显示装置、栅极驱动电路、移位寄存电路及其驱动方法
技术领域
本发明涉及显示技术领域，特别涉及一种显示装置、一种栅极驱动电路、一种移位寄存电路、一种移位寄存电路的驱动方法。
背景技术
在显示技术领域，特别是在LCD(Liquid Crystal Display，液晶显示器)和OLED(Organic Light Emitting Diode，有机发光二极管)的显示中，GOA(Gate DriverOnArray，阵列基板行驱动)电路是减少panel(显示面板)显示不良和降低成本的有效手段。但是在实际应用中，GOA电路的输出端下降过快(跳变)会导致写入数据不准确，尤其对于OLED来说，常用的3T1C像素电路的栅极电压信号从高电平直接跳变至低电平时，会引起驱动TFT(Thin Film Transistor，薄膜晶体管)栅极电压变化过大的现象。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本发明的第一个目的在于提出一种移位寄存电路，能够使输出单元输出带削角的输出信号，以避免像素电路的栅极电压信号从高电平直接跳变至低电平。
本发明的第二个目的在于提出一种移位寄存电路的驱动方法。
本发明的第三个目的在于提出一种栅极驱动电路。
本发明的第四个目的在于提出一种显示装置。
为达上述目的，本发明第一方面实施例提出了一种移位寄存电路，包括均与第一节点连接的输入单元、输出单元和削角单元，其中，所述输入单元，用以接收第一控制信号，并根据所述第一控制信号使所述第一节点的电位由初始电压跳变至第一电压，所述第一电压大于所述初始电压；所述削角单元，用以接收第二控制信号，并根据所述第二控制信号使所述第一节点的电位逐渐降低至第二电压，以及用以接收第三控制信号，并根据所述第三控制信号使所述第一节点的电位由所述第二电压跳变至所述初始电压，其中，所述第二电压小于所述第一电压，且大于所述初始电压；所述输出单元，用以接收第一时钟信号，根据所述第一时钟信号和所述第一节点的电位输出带削角的输出信号。
本发明实施例的移位寄存电路，通过输入单元根据第一控制信号使第一节点的电位首先由初始电压跳变至第一电压，然后通过削角单元根据第二控制信号使第一节点的电位逐渐降低至第二电压，再根据第三控制信号使第一节点的电位由第二电压跳变至初始电压，能够避免第一节点的电压变化过大引起的输出信号跳变的现象，使输出单元输出带削角的输出信号，避免像素电路的栅极电压信号从高电平直接跳变至低电平。
另外，根据本发明上述实施例的移位寄存电路还可以具有如下附加的技术特征：
根据本发明的一个实施例，所述输出单元，还用以根据所述第一时钟信号和所述第一节点的电位使所述第一节点的电位由所述第一电压跳变至第三电压，其中，所述第三电压大于所述第一电压；其中，所述削角单元，用以根据所述第二控制信号使所述第一节点的电位逐渐降低至第四电压，以及根据所述第三控制信号使所述第一节点的电位由所述第四电压跳变至所述初始电压，其中，所述第四电压大于所述第二电压，且小于所述第三电压。
根据本发明的一个实施例，所述输入单元包括：第一晶体管，所述第一晶体管的栅极用以接收所述第一控制信号，所述第一晶体管的第一极与所述第一晶体管的栅极连接，所述第一晶体管的第二极与所述第一节点连接。
根据本发明的一个实施例，所述输出单元包括：第二晶体管，所述第三晶体管的栅极与所述第一节点连接，所述第二晶体管的第一极用以接收所述第一时钟信号，所述第三晶体管的第二极作为所述移位寄存电路的输出端，用以输出所述带削角的输出信号；第一电容，所述第一电容的一端与所述第二晶体管的栅极连接，所述第一电容的另一端与所述第二晶体管的第二极连接。
根据本发明的一个实施例，所述削角单元包括：第三晶体管，所述第三晶体管的栅极用以接收所述第二控制信号，所述第三晶体管的第一极用以接收第一参考电压，所述第三晶体管的第二极与所述第一节点连接；第四晶体管，所述第四晶体管的栅极用以接收所述第三控制信号，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极用以接收第二参考电压；第五晶体管，所述第五晶体管的第一极和栅极均与所述第三晶体管的第一极连接；第六晶体管，所述第六晶体管的栅极与所述第一节点连接，所述第六晶体管的第一极与所述第五晶体管的第二极连接，并形成第二节点，所述第六晶体管的第二极用以接收所述第二参考电压；第七晶体管，所述第七晶体管的栅极与所述第二节点连接，所述第七晶体管的第一极与所述第二晶体管的第二极连接，所述第七晶体管的第二极用以接收所述第二参考电压。
根据本发明的一个实施例，所述削角单元还包括：第八晶体管，所述第八晶体管的栅极与所述第二节点连接，所述第八晶体管的第一极与所述第一节点连接，所述第八晶体管的第二极用以接收所述第二参考电压。
根据本发明的一个实施例，所述输出单元还包括第九晶体管，所述第九晶体管的栅极与所述第一节点连接，所述第九晶体管的第一极用以接收第二时钟信号，所述第九晶体管的第二极作为所述移位寄存电路的输出端，用以输出所述移位寄存电路的输出信号；所述削角单元还包括第十晶体管，所述第十晶体管的栅极与所述第二节点连接，所述第十晶体管的第一极与所述第九晶体管的第二极连接，所述第十晶体管的第二极用以接收所述第二参考电压。
根据本发明的一个实施例，移位寄存电路，还包括复位单元，所述复位单元包括：第十一晶体管，所述第十一晶体管的栅极用以接收复位信号，所述第十一晶体管的第一极与所述第一节点连接，所述第十一晶体管的第二极用以接收所述第二参考电压。
根据本发明的一个实施例，所述第一时钟信号的高电位与所述第二控制信号的高电位重叠部分的宽度正相关于所述输出信号的削角宽度。
为达上述目的，本发明第二方面实施例提出了一种移位寄存电路的驱动方法，用于驱动本发明第一方面实施例提出的移位寄存电路，所述驱动方法包括以下步骤：通过所述输入单元接收第一控制信号，并根据所述第一控制信号使所述第一节点的电位由初始电压跳变至第一电压，其中，所述第一电压大于所述初始电压；通过所述输出单元接收第一时钟信号，并根据所述第一时钟信号使所述第一节点的电位由所述第一电压跳变至第二电压，其中，所述第二电压大于所述第一电压；通过所述削角单元接收第二控制信号，并根据所述第二控制信号使所述第一节点的电位逐渐降低至第三电压；在所述第一节点的电位逐渐降低至所述第三电压的过程中，所述输出单元根据所述第一时钟信号和所述第一节点的电位输出带削角的输出信号；以及通过所述削角单元接收第三控制信号，并根据所述第三控制信号使所述第一节点的电位由所述第三电压跳变至所述初始电压，其中，所述第三电压小于所述第二电压，且大于所述初始电压。
本发明实施例的移位驱动电路的驱动方法，能够避免第一节点的电压变化过大引起的输出信号跳变的现象，使输出单元输出带削角的输出信号，避免像素电路的栅极电压信号从高电平直接跳变至低电平。
为达上述目的，本发明第三方面实施例提出了一种栅极驱动电路，包括多级移位寄存电路，每一级移位寄存电路均采用本发明第一方面实施例提出的移位寄存电路。
本发明实施例的栅极驱动电路，通过本发明实施例的移位寄存电路，能够避免第一节点的电压变化过大引起的输出信号跳变的现象，使输出单元输出带削角的输出信号，避免像素电路的栅极电压信号从高电平直接跳变至低电平。
另外，根据本发明上述实施例的栅极驱动电路还可以具有如下附加的技术特征：
根据本发明的一个实施例，第N级移位寄存电路的第一控制信号、第二控制信号和第三控制信号分别为第N-4级、第N+3级和第N+8级移位寄存电路的输出信号，其中，N为大于4的整数。
为达上述目的，本发明第四方面实施例提出了一种显示装置，包括本发明第三方面实施例提出的栅极驱动电路。
本发明实施例的显示装置，通过本发明实施例的栅极驱动电路，能够避免第一节点的电压变化过大引起的输出信号跳变的现象，使输出单元输出带削角的输出信号，避免像素电路的栅极电压信号从高电平直接跳变至低电平。
附图说明
图1是本发明实施例的移位寄存电路的结构框图；
图2是常用的3T1C像素电路的结构示意图；
图3是本发明一个实施例的移位寄存电路的工作过程的时序图；
图4是图3的时序图的仿真结果图；
图5是本发明一个示例的移位寄存电路的结构示意图；
图6是本发明另一个示例的移位寄存电路的结构示意图；
图7是本发明实施例的移位寄存电路的驱动方法的流程图；
图8是本发明实施例的栅极驱动电路的结构框图；
图9是本发明实施例的显示装置的结构框图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
图1是本发明实施例的移位寄存电路的结构框图。
如图1所示，该移位寄存电路100包括均与第一节点d1连接的输入单元10、输出单元20和削角单元30，其中，输入单元10用以接收第一控制信号CR1，并根据第一控制信号CR1使第一节点d1的电位由初始电压跳变至第一电压V1，第一电压V1大于初始电压V0；削角单元30用以接收第二控制信号CR2，并根据第二控制信号CR2使第一节点d1的电位逐渐降低至第二电压V2，以及用以接收第三控制信号CR3，并根据第三控制信号CR3使第一节点d1的电位由第二电压跳变至初始电压，其中，第二电压小于第一电压，且大于初始电压；输出单元20用以接收第一时钟信号CLKE，根据第一时钟信号CLKE和第一节点d1的电位输出带削角的输出信号OUT。
该实施例中，第一时钟信号CLKE的高电位与第二控制信号CR2的高电位重叠部分的宽度正相关于输出信号OUT的削角宽度。也就是说，在第二控制信号CR2为高电位，削角单元30根据第二控制信号CR2使第一节点d1的电位逐渐降低至第二电压V2时，且在第一时钟信号CLKE为高电位，输出单元20根据第一时钟信号CLKE和第一节点d1的电位输出带削角的输出信号OUT时，第一时钟信号CLKE的高电位与第二控制信号CR2的高电位重叠部分的宽度越大，该削角宽度越大。
具体地，在移位寄存电路100的实际应用中，首先可通过输入单元10接收第一控制信号CR1，并根据第一控制信号CR1使第一节点d1的电位由初始电压V0跳变至第一电压V1；然后通过削角单元30接收第二控制信号CR2和第三控制信号CR3，并根据第二控制信号CR2使第一节点d1的电位由第一电位V1逐渐降低至第二电压V2，根据第三控制信号CR3使第一节点d1的电位由第二电压V2跳变至初始电压V0，在第一节点d1的电位由第一电位V1逐渐降低至第二电压V2的过程中，通过输出单元20接收第一时钟信号CLKE，并根据第一时钟信号CLKE和第一节点d1的电位输出带削角的输出信号OUT。
也就是说，该实施例中，第一节点d1的电压并不是直接由高压跳变至低压，而是首先由初始电压V0跳变至第一电压V1，然后由第一电位V1逐渐降低至第二电压V2，并在第一节点d1的电位由第一电位V1逐渐降低至第二电压V2的过程中，输出单元20根据第一时钟信号CLKE和第一节点d1的电位输出带削角的输出信号OUT，避免输出信号OUT直接从高电平跳变至低电平。
如图2所示，常用的像素电路包括三个TFT和存储电容Cst，在该移位寄存电路100运用于如图2所示的像素电路中时，因该移位寄存电路100的输出信号OUT带有削角，能够避免驱动薄膜晶体管T1的栅极电压G1的输出从高电平直接跳变至低电平。
该实施例的移位寄存电路，其削角单元根据第一控制信号和第二控制信号使第一节点的电压首先由初始电压跳变至第一电压，然后由第一电压逐渐降低至第二电压，能够避免第一节点的电压变化过大引起的输出信号跳变的现象，使输出单元输出带削角的输出信号，避免像素电路的栅极电压信号从高电平直接跳变至低电平。
在本发明的一个实施例中，输出单元20还用以根据第一时钟信号CLKE和第一节点d1的电位使第一节点d1的电位由第一电压V1跳变至第三电压V3，第三电压V3大于第一电压V1；其中，削角单元30用以根据第二控制信号CR2使第一节点d1的电位逐渐降低至第四电压V4，以及根据第三控制信号CR3使第一节点d1的电位由第四电压V4跳变至初始电压V0，其中，第四电压大于第二电压，且小于第三电压。
具体地，可在输入单元10根据第一控制信号CR1使第一节点d1的电位由初始电压跳变至第一电压V1之后，还可通过输出单元20根据第一时钟信号CLKE和第一节点d1的电位使第一节点d1的电位由第一电压V1跳变至第三电压V3，再通过削角单元30根据第二控制信号CR2使第一节点d1的电位由第三电压V3逐渐降低至第四电压V4，以及根据第三控制信号CR3使第一节点d1的电位由第四电压V4跳变至初始电压V0。其中，第四电压V4与第二电压V2可以相等，也可以不相等。
需要说明的是，该实施例中的第一控制信号CR1、第二控制信号CR2、第三控制信号CR3和第一时钟信号CLKE均对应有高电平信号(高电位)和低电平信号(低电位)，高电平信号和低电平信号是相对而言的，高电平信号表示一个较高的电压范围，例如10V、15V，且多个高电平信号可以相同也可以不同。类似地，低电平信号表示一个较低的电压范围，例如-5V、-10V，且多个低电平信号可以相同也可以不同。
具体而言，可将移位寄存电路100在一个周期内的工作过程分为四个时间段，下面参照图2-图4描述该四个时间段：
在第一时间段t1内，输入单元10接收第一控制信号CR1，且该第一控制信号CR1为高电平信号，并根据第一控制信号CR1使第一节点d1的电位由初始电压V0跳变至第一电压V1。
在第二时间段t2内，输出单元20根据第一时钟信号CLKE和第一节点d1的电位使第一节点d1的电位由第一电压V1跳变至第三电压V3。其中，第一时钟信号CLKE为高电平信号。
在第三时间段t3内，削角单元30根据第二控制信号CR2使第一节点d1的电位由第三电压V3逐渐降低至第四电压V4，在第一节点d1的电位由第三电压V3逐渐降低至第四电压V4的过程中，输出单元20根据第一时钟信号CLKE和第一节点d1的电位输出带削角的输出信号OUT。其中，第二控制信号CR2为高电平信号，第一时钟信号CLKE为低电平信号。
在第四时间段t4内，削角单元30根据第三控制信号CR3使第一节点d1的电位由第四电压V4跳变至初始电压V0。其中，第三控制信号CR3为高电平信号。
该实施例的移位寄存电路，在削角单元使第一节点的电位由第三电压逐渐降低至第四电压的过程中，输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信号，能够避免第一节点的电压变化过大引起的输出信号跳变的现象。
在本发明的一个实施例中，如图5所示，输入单元10可包括第一晶体管M1，第一晶体管M1的栅极用以接收第一控制信号CR1，第一晶体管M1的第一极与第一晶体管M1的栅极连接，第一晶体管M1的第二极与第一节点d1连接。
在一个示例中，参照图5，输出单元20可包括：第二晶体管M2和第一电容C1。其中，第二晶体管M2的栅极与第一节点d1连接，第二晶体管M2的第一极用以接收第一时钟信号CLKE，第二晶体管M2的第二极作为移位寄存电路100的输出端，用以输出带削角的输出信号OUT；第一电容C1的一端与第二晶体管M2的栅极连接，第一电容C1的另一端与第二晶体管M2的第二极连接。
进一步地，参照图5，削角单元30可包括：第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7。
其中，第三晶体管M3的栅极用以接收第二控制信号CR2，第三晶体管M3的第一极用以接收第一参考电压VDD，第三晶体管M3的第二极与第一节点d1连接；第四晶体管M4的栅极用以接收第三控制信号CR3，第四晶体管M4的第一极与第一节点d1连接，第四晶体管M4的第二极用以接收第二参考电压VGL；第五晶体管的第一极和栅极均与第三晶体管M3的第一极连接；第六晶体管M6的栅极与第一节点d1连接，第六晶体管M6的第一极与第五晶体管的第二极连接，并形成第二节点d2d，第六晶体管M6的第二极用以接收第二参考电压VGL；第七晶体管M7的栅极与第二节点d2连接，第七晶体管M7的第一极与第二晶体管M2的第二极连接，第七晶体管M7的第二极用以接收第二参考电压VGL。
又进一步地，参照图5，削角单元30还可包括第八晶体管M8，第八晶体管M8的栅极与第二节点d2连接，第八晶体管M8的第一极与第一节点d1连接，第八晶体管M8的第二极用以接收第二参考电压VGL。
需要说明的是，该示例中的第一参考电压VDD为直流高电平信号，第二参考电压VGL为直流低电平信号。第一晶体管M1至第八晶体管M8均可以是薄膜晶体管，其第一极均可以为源极或者漏极，第二极均可以为漏极或者栅极。
具体地，下面参照图3-图5描述该示例中的移位寄存电路100的工作过程：
在第一时间段t1内，第一控制信号CR1为高电平信号，第一晶体管M1接收第一控制信号CR1，以根据该第一控制信号CR1使第一节点d1的电位由初始电压V0跳变至第一电压V1。
在第二时间段t2内，第一时钟信号CLKE为高电平信号，第二晶体管M2接收该第一时钟信号CLKE，以根据该第一时钟信号CLKE和第一节点d1的电位使第一节点d1的电位由第一电压V1跳变至第三电压V3。
在第三时间段t3内，第二控制信号CR2为高电平信号，第一时钟信号CLKE为低电平信号，进而第三晶体管M3根据第二控制信号CR2使第一节点d1的电位由第三电压V3逐渐降低至第四电压V4，在第一节点d1的电位由第三电压V3逐渐降低至第四电压V4的过程中，第二晶体管M2根据第一时钟信号CLKE和第一节点d1的电位输出带削角的输出信号OUT。
在第四时间段t4内，第三控制信号CR3为高电平信号，进而第四晶体管M4根据第三控制信号CR3使第一节点d1的电位由第四电压V4跳变至初始电压V0。
参照图3和图4可知，输出信号OUT由高电平降低至低电平时，带有一个明显的削角，而不是直接从高电平跳变至低电平。由此，能够避免输出信号的直接跳变带来的不良影响。
在本发明的一个示例中，如图6所示，输出单元20还可包括第九晶体管M9，第九晶体管M9的栅极与第一节点d1连接，第九晶体管M9的第一极用以接收第二时钟信号CLKD，第九晶体管M9的第二极作为移位寄存电路100的输出端，用以输出移位寄存电路100的输出信号CR；削角单元30还可包括第十晶体管M10，第十晶体管M10的栅极与第二节点d2连接，第十晶体管M10的第一极与第九晶体管M9的第二极连接，第十晶体管M10的第二极用以接收第二参考电压VGL。
需要说明的是，该示例中的第九晶体管M9和第十晶体管M10可以是薄膜晶体管，其第一极均可以为源极或者漏极，第二极均可以为漏极或者栅极。
具体地，下面参照图3、图4和图6描述该示例中的移位寄存电路100的工作过程：
在第一时间段t1内，第一控制信号CR1为高电平信号，第一晶体管M1接收第一控制信号CR1，以根据该第一控制信号CR1使第一节点d1的电位由初始电压V0跳变至第一电压V1。
在第二时间段t2内，第一时钟信号CLKE和第二时钟信号CLKD均为高电平信号，第二晶体管M2接收该第一时钟信号CLKE，以根据该第一时钟信号CLKE和第一节点d1的电位使第一节点d1的电位由第一电压V1跳变至第三电压V3；第九晶体管接收该第二时钟信号CLKD，以根据该第二时钟信号CLKD和第一节点d1的第一电压V1输出信号CR，且该输出信号CR为高电平信号。
在第三时间段t3内，第二控制信号CR2为高电平信号，第一时钟信号CLKE和第二时钟信号CLKD均为低电平信号，进而第三晶体管M3根据第二控制信号CR2使第一节点d1的电位由第三电压V3逐渐降低至第四电压V4，在第一节点d1的电位由第三电压V3逐渐降低至第四电压V4的过程中，第二晶体管M2根据第一时钟信号CLKE和第一节点d1的电位输出带削角的输出信号OUT；第九晶体管M9根据该第二时钟信号CLKD和第一节点d1的第三电压V3输出信号CR，且该输出信号CR为高电平信号。
在第四时间段t4内，第三控制信号CR3为高电平信号，进而第四晶体管M4根据第三控制信号CR3使第一节点d1的电位由第四电压V4跳变至初始电压V0；第九晶体管M9根据第二时钟信号CLKD(低电平)和第一节点d1的第四电压V4输出信号CR，且该输出信号CR为低电平信号。
需要说明的是，本发明示例中的第一时钟信号CLKE、第二时钟信号CLKD、第一参考电压VDD和第二参考电压VGL均可以是外部控制信号，而第一控制信号CR1、第二控制信号CR2和第三控制信号CR3可以根据输出信号CR确定。
具体而言，可通过将该示例中的移位寄存电路100进行多个级联，以得到栅极驱动电路，即该栅极驱动电路包括多级该示例中的移位寄存电路100，其中，第N级移位寄存电路的第一控制信号CR1、第二控制信号CR2和第三控制信号CR3分别为第N-4级、第N+3级和第N+8级移位寄存电路的输出信号CR，其中，N为大于4的整数。
也可以说，第一控制信号CR1可以为输出信号CR<N-4>，第二控制信号CR2可以为输出信号CR<N+3>，第三控制信号CR3可以为输出信号CR<N+8>，移位寄存电路100的输出信号CR即为CR<N>。
由此，第一控制信号、第二控制信号、第三控制信号和第一时钟信号使移位寄存电路的输出信号带有明显的削角，以避免输出信号的直接跳变带来的不良影响。
在本发明的一个实施例中，参照图5、图6，移位寄存电路100还可包括复位单元40，复位单元40包括第十一晶体管M11，第十一晶体管M11的栅极用以接收复位信号TRST，第十一晶体管M11的第一极与第一节点d1连接，第十一晶体管M11的第二极用以接收第二参考电压VGL。
该实施例中的第十一晶体管M11可以是薄膜晶体管，其第一极可以为源极或者漏极，第二极可以为漏极或者栅极。
具体而言，可通过第十一晶体管M11根据复位信号TRST对第一节点d1进行复位。其中，复位信号TRST可以为外部控制信号。
综上所述，本发明实施例的移位寄存电路，其削角单元根据第二控制信号和第三控制信号，使输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信号，能够避免第一节点的电压变化过大引起的输出信号跳变的现象，避免像素电路的栅极电压信号从高电平直接跳变至低电平。
基于同样的发明思路，本发明实施例提出了一种移位寄存电路的驱动方法，图7是本发明实施例的移位寄存电路的驱动方法的流程图。
该移位寄存电路的驱动方法用于驱动本发明上述实施例的移位寄存电路100，如图7所示，该移位寄存电路的驱动方法包括以下步骤：
S1，通过输入单元接收第一控制信号，并根据第一控制信号使第一节点的电位由初始电压跳变至第一电压，其中，第一电压大于初始电压。
S2，通过输出单元接收第一时钟信号，并根据第一时钟信号使第一节点的电位由第一电压跳变至第二电压，其中，第二电压大于第一电压。
S3，通过削角单元接收第二控制信号，并根据第二控制信号使第一节点的电位逐渐降低至第三电压。
S4，在第一节点的电位逐渐降低至第三电压的过程中，输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信号。
S5，通过削角单元接收第三控制信号，并根据第三控制信号使第一节点的电位由第三电压跳变至初始电压，其中，第三电压小于第二电压，且大于初始电压。
具体地，在驱动移位寄存电路时，首先输入单元接收第一控制信号，并根据第一控制信号使第一节点的电位由初始电压跳变至第一电压，然后通过输出单元接收第一时钟信号，并根据第一时钟信号使第一节点的电位由第一电压跳变至第二电压，通过削角单元接收第二控制信号，并根据第二控制信号使第一节点的电位逐渐降低至第三电压，在第一节点的电位逐渐降低至第三电压的过程中，输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信号，最后通过削角单元接收第三控制信号，并根据第三控制信号使第一节点的电位由第三电压跳变至初始电压。
也可以说，该实施例中的初始电压与第一电压即分别为本发明上述实施例中的初始电压与第一电压，第二电压并不是上述实施例中的第二电压，而是上述实施例中的第三电压，第三电压即为上述实施例中的第四电压。
需要说明的是，本发明实施例的移位寄存电路的驱动方法的其他具体实施方式可参见本发明上述移位寄存电路的具体实施方式，此处不再赘述。
本发明实施例的移位寄存电路的驱动方法，通过削角单元根据第二控制信号和第三控制信号，使输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信号，能够避免第一节点的电压变化过大引起的输出信号跳变的现象，避免像素电路的栅极电压信号从高电平直接跳变至低电平。
基于同样的发明思路，本发明实施例提出了一种栅极驱动电路，图8是本发明实施例的栅极驱动电路的结构框图。
如图8所示，该栅极驱动电路1000包括多级移位寄存电路，每一级移位寄存电路均采用本发明上述实施例的移位寄存电路100。
其中，第N级移位寄存电路100的第一控制信号CR1、第二控制信号CR2和第三控制信号CR3分别为第N-4级、第N+3级和第N+8级移位寄存电路的输出信号CR，其中，N为大于4的整数。
也就是说，第一控制信号CR1可以为输出信号CR<N-4>，第二控制信号CR1可以为输出信号CR<N+3>，第三控制信号CR3可以为输出信号CR<N+8>，移位寄存电路100的输出信号CR即为CR<N>。
具体而言，在将该栅极驱动电路1000运用于显示技术领域时，可通过栅极驱动电路1000向图2所示的像素电路提供栅极驱动信号。
本发明实施例的栅极驱动电路，通过本发明实施例的移位寄存电路，使输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信号，能够避免第一节点的电压变化过大引起的输出信号跳变的现象，避免像素电路的栅极电压信号从高电平直接跳变至低电平。
基于同样的发明思路，本发明实施例提出了一种显示装置，图9是本发明实施例的显示装置的结构框图。
如图9所示，该显示装置10000包括本发明上述实施例的栅极驱动电路1000。该显示装置可以为：手机、平板电脑、笔记本电脑、液晶屏等任何具有显示功能的产品或部件。
本发明实施例的显示装置，通过本发明实施例的栅极驱动电路，使输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信号，能够避免第一节点的电压变化过大引起的输出信号跳变的现象，避免像素电路的栅极电压信号从高电平直接跳变至低电平。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种移位寄存电路，其特征在于，包括均与第一节点连接的输入单元、输出单元和削角单元，其中，
所述输入单元，用以接收第一控制信号，并根据所述第一控制信号使所述第一节点的电位由初始电压跳变至第一电压，所述第一电压大于所述初始电压；
所述削角单元，用以接收第二控制信号，并根据所述第二控制信号使所述第一节点的电位逐渐降低至第二电压，以及用以接收第三控制信号，并根据所述第三控制信号使所述第一节点的电位由所述第二电压跳变至所述初始电压，其中，所述第二电压小于所述第一电压，且大于所述初始电压；
所述输出单元，用以接收第一时钟信号，根据所述第一时钟信号和所述第一节点的电位输出带削角的输出信号；
所述削角单元包括：
第三晶体管，所述第三晶体管的栅极用以接收所述第二控制信号，所述第三晶体管的第一极用以接收第一参考电压，所述第三晶体管的第二极与所述第一节点连接；
第四晶体管，所述第四晶体管的栅极用以接收所述第三控制信号，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极用以接收第二参考电压；
第五晶体管，所述第五晶体管的第一极和栅极均与所述第三晶体管的第一极连接；
第六晶体管，所述第六晶体管的栅极与所述第一节点连接，所述第六晶体管的第一极与所述第五晶体管的第二极连接，并形成第二节点，所述第六晶体管的第二极用以接收所述第二参考电压；
第七晶体管，所述第七晶体管的栅极与所述第二节点连接，所述第七晶体管的第一极与所述移位寄存电路的输出端连接，所述第七晶体管的第二极用以接收所述第二参考电压。
2.如权利要求1所述的移位寄存电路，其特征在于，所述输出单元，还用以根据所述第一时钟信号和所述第一节点的电位使所述第一节点的电位由所述第一电压跳变至第三电压，其中，所述第三电压大于所述第一电压；
其中，所述削角单元，用以根据所述第二控制信号使所述第一节点的电位逐渐降低至第四电压，以及根据所述第三控制信号使所述第一节点的电位由所述第四电压跳变至所述初始电压，其中，所述第四电压大于所述第二电压，且小于所述第三电压。
3.如权利要求1所述的移位寄存电路，其特征在于，所述输入单元包括：
第一晶体管，所述第一晶体管的栅极用以接收所述第一控制信号，所述第一晶体管的第一极与所述第一晶体管的栅极连接，所述第一晶体管的第二极与所述第一节点连接。
4.如权利要求2所述的移位寄存电路，其特征在于，所述输出单元包括：
第二晶体管，所述第二晶体管的栅极与所述第一节点连接，所述第二晶体管的第一极用以接收所述第一时钟信号，所述第二晶体管的第二极作为所述移位寄存电路的输出端，用以输出所述带削角的输出信号；
第一电容，所述第一电容的一端与所述第二晶体管的栅极连接，所述第一电容的另一端与所述第二晶体管的第二极连接。
5.如权利要求1所述的移位寄存电路，其特征在于，所述削角单元还包括：
第八晶体管，所述第八晶体管的栅极与所述第二节点连接，所述第八晶体管的第一极与所述第一节点连接，所述第八晶体管的第二极用以接收所述第二参考电压。
6.如权利要求1所述的移位寄存电路，其特征在于，
所述输出单元还包括第九晶体管，所述第九晶体管的栅极与所述第一节点连接，所述第九晶体管的第一极用以接收第二时钟信号，所述第九晶体管的第二极作为所述移位寄存电路的输出端，用以输出所述移位寄存电路的输出信号；
所述削角单元还包括第十晶体管，所述第十晶体管的栅极与所述第二节点连接，所述第十晶体管的第一极与所述第九晶体管的第二极连接，所述第十晶体管的第二极用以接收所述第二参考电压。
7.如权利要求1所述的移位寄存电路，其特征在于，还包括复位单元，所述复位单元包括：
第十一晶体管，所述第十一晶体管的栅极用以接收复位信号，所述第十一晶体管的第一极与所述第一节点连接，所述第十一晶体管的第二极用以接收第二参考电压。
8.如权利要求1所述的移位寄存电路，其特征在于，所述第一时钟信号的高电位与所述第二控制信号的高电位重叠部分的宽度正相关于所述输出信号的削角宽度。
9.一种移位寄存电路的驱动方法，其特征在于，用于驱动如权利要求1-8中任一项所述的移位寄存电路，所述驱动方法包括以下步骤：
通过所述输入单元接收第一控制信号，并根据所述第一控制信号使所述第一节点的电位由初始电压跳变至第一电压，其中，所述第一电压大于所述初始电压；
通过所述输出单元接收第一时钟信号，并根据所述第一时钟信号使所述第一节点的电位由所述第一电压跳变至第二电压，其中，所述第二电压大于所述第一电压；
通过所述削角单元接收第二控制信号，并根据所述第二控制信号使所述第一节点的电位逐渐降低至第三电压；
在所述第一节点的电位逐渐降低至所述第三电压的过程中，所述输出单元根据所述第一时钟信号和所述第一节点的电位输出带削角的输出信号；以及
通过所述削角单元接收第三控制信号，并根据所述第三控制信号使所述第一节点的电位由所述第三电压跳变至所述初始电压，其中，所述第三电压小于所述第二电压，且大于所述初始电压。
10.一种栅极驱动电路，其特征在于，包括多级移位寄存电路，每一级移位寄存电路均采用如权利要求1-8中任一项所述的移位寄存电路。
11.如权利要求10所述的栅极驱动电路，其特征在于，第N级移位寄存电路的第一控制信号、第二控制信号和第三控制信号分别为第N-4级、第N+3级和第N+8级移位寄存电路的输出信号，其中，N为大于4的整数。
12.一种显示装置，其特征在于，包括如权利要求10或11所述的栅极驱动电路。
CN201910940614.0A 2019-09-30 2019-09-30 显示装置、栅极驱动电路、移位寄存电路及其驱动方法 Active CN110660444B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910940614.0A CN110660444B (zh) 2019-09-30 2019-09-30 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
PCT/CN2020/118411 WO2021063314A1 (zh) 2019-09-30 2020-09-28 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
US17/424,482 US11763726B2 (en) 2019-09-30 2020-09-28 Display apparatus, gate electrode driver circuit, shift register circuit and drive method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910940614.0A CN110660444B (zh) 2019-09-30 2019-09-30 显示装置、栅极驱动电路、移位寄存电路及其驱动方法

Publications (2)

Publication Number Publication Date
CN110660444A CN110660444A (zh) 2020-01-07
CN110660444B true CN110660444B (zh) 2022-01-07

Family

ID=69040215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910940614.0A Active CN110660444B (zh) 2019-09-30 2019-09-30 显示装置、栅极驱动电路、移位寄存电路及其驱动方法

Country Status (3)

Country Link
US (1) US11763726B2 (zh)
CN (1) CN110660444B (zh)
WO (1) WO2021063314A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660444B (zh) 2019-09-30 2022-01-07 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
US11538416B2 (en) 2020-04-07 2022-12-27 Hefei Boe Joint Technology Co., Ltd. Shift register circuit and method of driving the same, gate driver circuit, and display apparatus
US12040029B2 (en) * 2021-05-26 2024-07-16 Hefei Boe Joint Technology Co., Ltd. Shift register and method of driving the same, scan driving circuit and display apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654982A (zh) * 2011-05-16 2012-09-05 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
CN103366822A (zh) * 2013-02-07 2013-10-23 友达光电股份有限公司 移位寄存电路以及削角波形产生方法
EP2725581A1 (en) * 2012-10-29 2014-04-30 Boe Technology Group Co. Ltd. Shift register and method for driving the same, gate driving device, display device and electronic product
CN105513552A (zh) * 2016-01-26 2016-04-20 京东方科技集团股份有限公司 驱动电路、驱动方法及显示装置
CN107342038A (zh) * 2017-09-13 2017-11-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107393499A (zh) * 2017-09-21 2017-11-24 京东方科技集团股份有限公司 一种方波削角电路、其驱动方法及显示面板
CN109523969A (zh) * 2018-12-24 2019-03-26 惠科股份有限公司 显示面板的驱动电路及其方法，以及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7117441B2 (en) * 2002-11-27 2006-10-03 Research Investment Network, Inc. Grid-based system and method for interacting with electronic program guide grid
KR101605391B1 (ko) * 2009-03-05 2016-03-23 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
CN102723064B (zh) 2012-03-28 2015-05-06 北京大学深圳研究生院 驱动电路单元、栅极驱动电路及显示装置
CN108399902A (zh) * 2018-03-27 2018-08-14 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN108257578A (zh) * 2018-04-16 2018-07-06 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
CN108877716B (zh) * 2018-07-20 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN110660444B (zh) * 2019-09-30 2022-01-07 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654982A (zh) * 2011-05-16 2012-09-05 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
EP2725581A1 (en) * 2012-10-29 2014-04-30 Boe Technology Group Co. Ltd. Shift register and method for driving the same, gate driving device, display device and electronic product
CN103366822A (zh) * 2013-02-07 2013-10-23 友达光电股份有限公司 移位寄存电路以及削角波形产生方法
CN105513552A (zh) * 2016-01-26 2016-04-20 京东方科技集团股份有限公司 驱动电路、驱动方法及显示装置
CN107342038A (zh) * 2017-09-13 2017-11-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107393499A (zh) * 2017-09-21 2017-11-24 京东方科技集团股份有限公司 一种方波削角电路、其驱动方法及显示面板
CN109523969A (zh) * 2018-12-24 2019-03-26 惠科股份有限公司 显示面板的驱动电路及其方法，以及显示装置

Also Published As

Publication number Publication date
WO2021063314A1 (zh) 2021-04-08
US11763726B2 (en) 2023-09-19
US20220223096A1 (en) 2022-07-14
CN110660444A (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
EP3369090B1 (en) Shift register, goa circuit containing the same, and related display device
US10685616B2 (en) Shift register circuit, method for driving the same, gate drive circuit, and display panel
US10403195B2 (en) Shift register, method for driving the same, and display device
US7612754B2 (en) Shift register units, display panels utilizing the same, and methods for improving current leakage thereof
CN110660444B (zh) 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
EP3086312A1 (en) Shift register unit, gate drive circuit and display device
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
US11996030B2 (en) Display device, gate drive circuit, shift register including two units and control method thereof
US11581051B2 (en) Shift register and driving method thereof, gate drive circuit, and display device
US10255846B2 (en) Scan driver and display device including the same
CN107909971B (zh) Goa电路
US8860700B2 (en) Driving circuit of a liquid crystal device and related driving method
CN107689221B (zh) Goa电路
US9786243B2 (en) Gate driving circuit and display apparatus including the same
CN109545164B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107086022B (zh) 一种信号转换电路、显示面板及显示装置
CN114999557A (zh) 移位寄存器及其驱动方法、栅极驱动电路
CN106940980B (zh) 一种方波削角电路、其驱动方法及显示面板
US8390611B2 (en) Image display system and gate driver circuit
CN112534494B (zh) 移位寄存器单元、其驱动方法及装置
KR20150086771A (ko) 게이트 드라이버 및 그것을 포함하는 표시 장치
CN110610676A (zh) 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
CN113421604A (zh) 移位寄存器、控制方法、栅极驱动电路和显示装置
US10484655B2 (en) Gate driving circuit and display device
KR102199846B1 (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant