CN107086022B - 一种信号转换电路、显示面板及显示装置 - Google Patents
一种信号转换电路、显示面板及显示装置 Download PDFInfo
- Publication number
- CN107086022B CN107086022B CN201710437398.9A CN201710437398A CN107086022B CN 107086022 B CN107086022 B CN 107086022B CN 201710437398 A CN201710437398 A CN 201710437398A CN 107086022 B CN107086022 B CN 107086022B
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- control
- module
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 107
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 22
- 230000002411 adverse Effects 0.000 abstract description 10
- 230000008859 change Effects 0.000 description 32
- 230000009471 action Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 3
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 1
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开了一种信号转换电路、显示面板及显示装置，包括：级联的M个延迟模块、与各延迟模块一一对应的控制模块以及输出模块；各延迟模块用于根据各延迟模块的预设延迟时长将其输入端的信号延迟输出给其输出端；各控制模块用于在各控制模块第一端与第二端的信号的共同控制下向输出模块输入对应的控制信号；输出模块用于在输入信号端的控制下输出具有第1电压的信号，分别在第m个控制模块输出的控制信号以及第M‑(m‑1)个控制模块输出的控制信号的控制下输出具有第m+1电压的信号。通过上述各模块的相互配合，使输入信号端输入的方波信号，在输出时转换为具有阶梯性变化的信号，可以将信号瞬间变化的幅度减小，改善信号瞬间变化幅度较大导致的不利影响。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种信号转换电路、显示面板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机、平板电脑、数码相机等显示领域，OLED显示器已经开始取代传统的液晶显示器(Liquid Crystal Display，LCD)。与LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。在OLED显示器中一般采用像素电路来驱动OLED发光。例如现有的像素电路，如图1所示，包括：1个驱动晶体管TFT1，1个开关晶体管TFT2、1个存储电容Cs以及一个检测晶体管TFT3。在显示阶段，当第一扫描信号端Scan1输入高电平的栅极扫描信号时，开关晶体管TFT2导通，将数据线Data上的数据信号写入存储电容Cs；当第一扫描信号端Scan1输入低电平的栅极扫描信号，开关晶体管TFT2截止，存储电容Cs存储的电压使驱动晶体管TFT1产生电流驱动OLED，使OLED在一帧显示时间内持续发光。在检测阶段，检测晶体管TFT3在第二扫描信号端Scan2的控制下将不同画面下检测到的检测信号输出给检测走线Sense，以通过检测信号确定驱动晶体管TFT1的阈值电压是否有偏差。然而，由于数据线Data与检测走线Sense之间具有交叠区域，导致产生寄生电容。在数据线Data上的数据信号的电压变化过大时，由于耦合电容的作用导致检测走线Sense上的检测信号也会发生变化，从而造成检测精度降低的问题，进而影响面板再次写入数据信号的准确度以及导致显示面板的亮度均一性变差。
发明内容
本发明实施例提供一种信号转换电路、显示面板及显示装置，用以使输入的信号在输出时具有阶梯性的上升或下降，从而可以将信号瞬间变化的幅度减小，以改善信号瞬间变化幅度较大导致的不利影响的问题。
因此，本发明实施例提供了一种信号转换电路，包括：级联的M个延迟模块、与各所述延迟模块一一对应的控制模块、以及输出模块；其中，M为大于或等于3的奇数；将所述M个延迟模块依次定义为第1个至第M个延迟模块，以及将与所述延迟模块对应的控制模块定义为第1个至第M个控制模块；
所述第1个延迟模块的输入端与所述输入信号端相连，除所述第1个延迟模块之外，其余各个延迟模块的输入端与其相邻的前一个延迟模块的输出端相连，第M个延迟模块的输出端与所述第M个控制模块的第一输入端相连；各所述延迟模块用于根据预设延迟时长将其输入端的信号延迟输出给其输出端；
各个所述控制模块的输出端与所述输出模块的第一输入端相连；第M个控制模块的第二输入端与所述输入信号端相连，除所述第M个控制模块之外，其余各个控制模块的第一输入端分别与其对应的延迟模块的输出端相连，其余各个所述控制模块的第二输入端分别与其对应的延迟模块的输入端相连；各所述控制模块用于在其第一端与第二端的信号的共同控制下向所述输出模块输入对应的控制信号；
所述输出模块的第二输入端与所述输入信号端相连，第三输入端与第一参考信号端相连，第四输入端与第二参考信号端相连，输出端与信号转换输出端相连，用于在所述输入信号端的控制下输出具有第1电压的信号，分别在第m个控制模块输出的控制信号以及第M-(m-1)个控制模块输出的控制信号的控制下输出具有第m+1电压的信号；其中，所述第m+1电压的电压幅值与第m电压的电压幅值不同，m为大于或等于1且小于或等于的整数。
优选地，在本发明实施例提供的上述信号转换电路中，所述控制模块包括：与门与第一反相器；其中，
所述与门的第一输入端作为所述控制模块的第一输入端，所述与门的第二输入端与所述第一反相器的输出端相连，所述与门的输出端作为所述控制模块的输出端；
所述第一反相器的输入端作为所述控制模块的第二输入端。
优选地，在本发明实施例提供的上述信号转换电路中，所述延迟模块包括：第二反相器、第三反相器以及电容；其中，
所述第二反相器的输入端作为所述延迟模块的输入端，所述第二反相器的输出端分别与所述第三反相器的输入端以及所述电容的第一端相连；
所述电容的第二端与所述第二参考信号端相连；
所述第三反相器的输出端作为所述延迟模块的输出端。
优选地，在本发明实施例提供的上述信号转换电路中，所述输出模块包括：个开关晶体管、以及串联连接于所述第一参考信号端与所述第二参考信号端之间的个分压电阻；其中，各所述开关晶体管的第二极作为所述输出模块的输出端；
按从所述第一参考信号端到所述第二参考信号端的顺序依次将所述个分压电阻定义为第1个至第个分压电阻，以及将所述个开关晶体管定义为第1个至第个开关晶体管；其中，所述第1个分压电阻的第一端与所述第一参考信号端相连，第m个分压电阻的第一端与第m-1个分压电阻的第二端相连，所述第个分压电阻的第二端与所述第二参考信号端相连；
所述第1个开关晶体管的控制极与所述输入信号端相连，所述第1个开关晶体管的第一极与所述第一参考信号端相连；第m+1个开关晶体管的控制极分别与所述第m个控制模块以及所述第M-(m-1)个控制模块相连，且所述第m+1个开关晶体管的第一极与所述第m个分压电阻的第二端相连。
优选地，在本发明实施例提供的上述信号转换电路中，所述输出模块还包括：第1保护电阻；其中，所述第一参考信号端通过所述第1保护电阻分别与所述第1个开关晶体管的第一极以及所述第1个分压电阻的第一端相连。
优选地，在本发明实施例提供的上述信号转换电路中，所述输出模块还包括：第2保护电阻；其中，所述第二参考信号端通过所述第2保护电阻分别与所述第个分压电阻的第二端以及所述第个开关晶体管的第一极相连。
优选地，在本发明实施例提供的上述信号转换电路中，M＝3或M＝5。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种信号转换电路。
优选地，在本发明实施例提供的上述显示面板中，所述显示面板还包括：多条数据线以及源极驱动电路；各所述数据线一一对应一个所述信号转换电路；所述源极驱动电路通过各所述数据线对应的信号转换电路向各所述数据线输入对应的数据信号；和/或，
所述显示面板还包括：栅极驱动电路以及多条栅线；所述栅极驱动电路包括级联的多个移位寄存器，各所述移位寄存器一一对应一条栅线，且各所述移位寄存器一一对应一个所述信号转换电路；各所述移位寄存器的驱动信号输出端通过对应的信号转换电路与对应的栅线相连。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种显示面板。
本发明有益效果如下：
本发明实施例提供的信号转换电路、显示面板及显示装置，包括：级联的M个延迟模块、与各延迟模块一一对应的控制模块以及输出模块；其中，M为大于或等于3的奇数；将M个延迟模块依次定义为第1个至第M个延迟模块，以及将与延迟模块对应的控制模块定义为第1个至第M个控制模块；各个延迟模块用于根据各个延迟模块的预设延迟时长将其输入端的信号延迟输出给其输出端；各个控制模块用于在各个控制模块第一端与第二端的信号的共同控制下向输出模块输入对应的控制信号；输出模块用于在输入信号端的控制下输出具有第1电压的信号，分别在第m个控制模块输出的控制信号以及第M-(m-1)个控制模块输出的控制信号的控制下输出具有第m+1电压的信号；其中，第m+1电压的电压幅值与第m电压的电压幅值不同。因此，通过上述各模块的相互配合，可以使输入信号端输入的方波信号，在输出时转换为具有阶梯性变化的信号，以使输出的信号由直角突变改为阶梯性缓降，从而可以将信号瞬间变化的幅度减小，改善信号瞬间变化幅度较大导致的不利影响，进而在将该信号转换电路应用到显示面板中时，可以提高显示画面的质量。
附图说明
图1为现有技术中像素电路的结构示意图；
图2a为本发明实施例提供的信号转换电路的结构示意图之一；
图2b为本发明实施例提供的信号转换电路的结构示意图之二；
图3a为图2a所示的信号转换电路的具体结构示意图之一；
图3b为图2a所示的信号转换电路的具体结构示意图之二；
图4a为图2b所示的信号转换电路的具体结构示意图之一；
图4b为图2b所示的信号转换电路的具体结构示意图之二；
图5a为图3b所示的信号转换电路的输入输出时序图；
图5b为图4b所示的信号转换电路的输入输出时序图；
图6为实施例二中信号转换输出端的仿真模拟示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的信号转换电路、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种信号转换电路，如图2a与图2b(图2a以M＝3为例，图2b以M＝5为例)所示，包括：级联的M个延迟模块10_m(m＝1、2、3…M)、与各延迟模块10_m一一对应的控制模块20_m、以及输出模块30；其中，M为大于或等于3的奇数；将M个延迟模块10_m依次定义为第1个至第M个延迟模块10_1～10_M，以及将与延迟模块10_m对应的控制模块20_m定义为第1个至第M个控制模块20_1～20_M；
第1个延迟模块10_1的输入端与输入信号端Input相连，除第1个延迟模块10_1之外，其余各个延迟模块10_m的输入端与其相邻的前一个延迟模块10_m-1的输出端相连，第M个延迟模块10_M的输出端与第M个控制模块20_M的第一输入端相连；各延迟模块10_m用于根据预设延迟时长将其输入端的信号延迟输出给其输出端；
各个控制模块20_m的输出端与输出模块30的第一输入端相连；第M个控制模块20_M的第二输入端与输入信号端Input相连，除第M个控制模块20_M之外，其余各个控制模块20_m的第一输入端分别与其对应的延迟模块10_m的输出端相连，其余各个控制模块20_m的第二输入端分别与其对应的延迟模块10_m的输入端相连；各控制模块20_m用于在其第一端与第二端的信号的共同控制下向输出模块30输入对应的控制信号；
输出模块30的第二输入端与输入信号端Input相连，第三输入端与第一参考信号端VGH相连，第四输入端与第二参考信号端VGL相连，输出端与信号转换输出端Output相连，用于在输入信号端Input的控制下输出具有第1电压的信号，分别在第m个控制模块20_m输出的控制信号以及第M-(m-1)个控制模块20_M-(m-1)输出的控制信号的控制下输出具有第m+1电压的信号；其中，第m+1电压的电压幅值与第m电压的电压幅值不同，m为大于或等于1且小于或等于的整数。
本发明实施例提供的上述信号转换电路，包括：级联的M个延迟模块、与各延迟模块一一对应的控制模块以及输出模块；其中，M为大于或等于3的奇数；将M个延迟模块依次定义为第1个至第M个延迟模块，以及将与延迟模块对应的控制模块定义为第1个至第M个控制模块；各个延迟模块用于根据各个延迟模块的预设延迟时长将其输入端的信号延迟输出给其输出端；各个控制模块用于在各个控制模块第一端与第二端的信号的共同控制下向输出模块输入对应的控制信号；输出模块用于在输入信号端的控制下输出具有第1电压的信号，分别在第m个控制模块输出的控制信号以及第M-(m-1)个控制模块输出的控制信号的控制下输出具有第m+1电压的信号；其中，第m+1电压的电压幅值与第m电压的电压幅值不同，m为大于或等于1且小于或等于的整数。因此，本发明实施例提供的上述信号转换电路，通过上述各模块的相互配合，可以使输入信号端输入的方波信号，在输出时转换为具有阶梯性变化的信号，以使输出的信号由直角突变改为阶梯性缓降，从而可以将信号瞬间变化的幅度减小，改善信号瞬间变化幅度较大导致的不利影响，进而在将该信号转换电路应用到显示面板中时，可以提高显示画面的质量。
在具体实施时，在本发明实施例提供的上述信号转换电路中，各延迟模块的预设延迟时长可以均相同；或者也可以部分相同，部分不同；或者也可以均不相同。这需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的上述信号转换电路中，第一参考信号端的电平大于第二参考信号端的电平。
在具体实施时，在本发明实施例提供的上述信号转换电路中，如图2a所示，信号转换电路可以包括级联的3个延迟模块以及3个控制模块，即M＝3：分别为第1个至第3个延迟模块10_1～10_3，第1个至第3个控制模块20_1～20_3，这第1个至第3个控制模块20_1～20_3可以分别向输出模块30输入对应的控制信号。输出模块30在输入信号端Input的控制下可以输出具有第1电压的信号，在第1个控制模块20_1与第3个控制模块20_3输出的控制信号的控制下可以输出具有第2电压的信号，在第2个控制模块20_2输出的控制信号的控制下可以输出具有第3电压的信号，从而使输出的信号的电压呈阶梯状变化。如图2b所示，信号转换电路可以包括级联的5个延迟模块以及5个控制模块，即M＝5：分别为第1个至第5个延迟模块10_1～10_5，第1个至第5个控制模块20_1～20_5，这第1个至第5个控制模块20_1～20_5可以分别向输出模块30输入对应的控制信号。输出模块30在输入信号端Input的控制下可以输出具有第1电压的信号，在第1个控制模块20_1与第5个控制模块20_5输出的控制信号的控制下可以输出具有第2电压的信号，在第2个控制模块20_2与第4个控制模块20_4输出的控制信号的控制下可以输出具有第3电压的信号，在第3个控制模块20_3输出的控制信号的控制下可以输出具有第4电压的信号，从而使输出的信号的电压呈阶梯状变化。M＝7、9、11…时，依此类推，在此不作详述。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
在具体实施时，在本发明实施例提供的上述信号转换电路中，如图3a至图4b所示，各控制模块20_m具体可以包括：与门Y_m与第一反相器N1_m；其中，
与门Y_m的第一输入端作为控制模块20_m的第一输入端，与门Y_m的第二输入端与第一反相器N1_m的输出端相连，与门Y_m的输出端作为控制模块20_m的输出端；
第一反相器N1_m的输入端作为控制模块20_m的第二输入端。
在具体实施时，在本发明实施例提供的上述信号转换电路中，第一反相器用于使其输出端的信号与其输入端的信号的电平相反。并且，上述第一反相器的具体结构可以与现有技术中的反相器的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
在具体实施时，在本发明实施例提供的上述信号转换电路中，与门仅在其第一输入端与第二输入端的电平为高电平时，其输出端输出高电平的信号；只要其第一输入端与第二输入端中至少一个输入端的电平为低电平，其输出端输出低电平的信号。并且，与门的具体结构可以与现有技术中的与门的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
在具体实施时，在本发明实施例提供的上述信号转换电路中，如图3a至图4b所示，各延迟模块10_m具体可以包括：第二反相器N2_m、第三反相器N3_m以及电容C_m；其中，
第二反相器N2_m的输入端作为延迟模块10_m的输入端，第二反相器N2_m的输出端分别与第三反相器N3_m的输入端以及电容C_m的第一端相连；
电容C_m的第二端与第二参考信号端VGL相连；
第三反相器N3_m的输出端作为延迟模块10_m的输出端。
在具体实施时，在本发明实施例提供的上述信号转换电路中，第二反相器、第三反相器以及电容形成具有延时作用的延时器。工作原理具体为：输入到第二反相器的输入端的信号通过第二反相器先向电容充电，在电容两端的电压达到预设临界电压之前，第三反相器输出低电平的信号，在电容两端的电压达到预设临界电压之后，第三反相器输出高电平的信号，其中，电容从开始充电到达到预设临界电压所用的时间即为延迟模块的预设延迟时长。例如以预设临界电压为0.9V为例，在输入到第二反相器的输入端的信号的电平为高电平时，该信号通过第二反相器先向电容充电，当电容充电后的电压小于0.9V时，第三反相器输出低电平的信号；当电容充电后的电压大于或等于0.9V时，第三反相器输出高电平的信号。电容从开始充电到两端的电压等于0.9V所用的时长即为延迟模块的预设延迟时长。
一般反相器采用平均延迟时间来表征其输入输出的速率，在具体实施时，在本发明实施例提供的上述信号转换电路中，可以通过设置第二反相器的平均延迟时间来调节其所在延迟模块的预设延迟时长。在实际应用中，延迟模块的预设延迟时长需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的上述信号转换电路中，在第二反相器、第三反相器以及电容形成具有延时作用的延时器时，第二反相器、第三反相器的具体结构可以与现有技术中能够实现延时功能的反相器的具体结构相同，并且上述电容的具体结构可以与现有技术中实现延时功能的电容的具体结构相同，这些为本领域技术人员应该理解具有的，在此不作赘述，也不应该作为对本发明的限制。
在具体实施时，在本发明实施例提供的上述信号转换电路中，如图3a至图4b所示，输出模块30具体可以包括：个开关晶体管、以及串联连接于第一参考信号端VGH与第二参考信号端VGL之间的个分压电阻；其中，各开关晶体管的第二极作为输出模块30的输出端；
按从第一参考信号端VGH到第二参考信号端VGL的顺序依次将个分压电阻定义为第1个至第个分压电阻以及将个开关晶体管定义为第1个至第个开关晶体管其中，第1个分压电阻R0_1的第一端与第一参考信号端VGH相连，第m个分压电阻R0_m的第一端与第m-1个分压电阻R0_m-1的第二端相连，第个分压电阻的第二端与第二参考信号端VGL相连；
第1个开关晶体管TFT0_1的控制极与输入信号端Input相连，第1个开关晶体管TFT0_1的第一极与第一参考信号端VGH相连；第m+1个开关晶体管TFT0_m+1的控制极分别与第m个控制模块20_m以及第M-(m-1)个控制模块20_M-(m-1)相连，且第m+1个开关晶体管TFT0_m+1的第一极与第m个分压电阻R0_m的第二端相连。
在具体实施时，在本发明实施例提供的上述信号转换电路中，各个开关晶体管可以为N型晶体管。当然，各个开关晶体管也可以为P型晶体管，在此不作限定。
在具体实施时，在本发明实施例提供的上述信号转换电路中，各个分压电阻的电阻值可以均相同。当然也可以部分相同，部分不同，这需要根据实际情况来设计确定，在此不作限定。
为了避免电源端与开关晶体管直接连接时对开关晶体管的不利影响，在具体实施时，在本发明实施例提供的上述信号转换电路中，如图3b与图4b所示，输出模块30具体还可以包括：第1保护电阻R1；其中，第一参考信号端VGH通过第1保护电阻R1分别与第1个开关晶体管TFT0_1的第一极以及第1个分压电阻R0_1的第一端相连。
在具体实施时，在本发明实施例提供的上述信号转换电路中，如图3b与图4b所示，输出模块30具体还可以包括：第2保护电阻R2；其中，第二参考信号端VGL通过第2保护电阻R2分别与第个分压电阻的第二端以及第个开关晶体管的第一极相连。
以上仅是举例说明本发明实施例提供的信号转换电路中各个模块的具体结构，在具体实施时，上述各个模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
需要说明的是，本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。在具体实施中，这些开关晶体管的控制极为栅极，并且根据这些开关晶体管的类型以及输入的信号的不同，将第一极作为源极或漏极，以及将第二极作为漏极或源极，在此不作限定。
下面结合电路时序图对本发明实施例提供的上述信号转换电路的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号，其中，1和0代表其逻辑电平，仅是为了更好的解释本发明实施例提供的上述信号转换电路的工作过程，而不是在具体实施时施加在各开关晶体管的控制极上的电平。下面均是以代表第1个至第个分压电阻的电阻值，r1代表第1保护电阻的电阻值，r2代表第2保护电阻的电阻值为例，Vgh代表第一参考信号端的电压，Vgl代表第二参考信号端的电压为例。
实施例一、
以图3b所示的信号转换电路的结构为例对其工作过程作以描述，其中，第一参考信号端VGH的信号的电平为高电平，第二参考信号端VGL的信号的电平为低电平，对应的输入输出时序图如图5a所示。具体地，选取如图5a所示的输入输出时序图中的T1阶段、T2阶段、T3阶段、T4阶段以及T5阶段五个阶段。其中，V0_1代表第1个控制模块20_1中与门Y_1输出的控制信号，V0_2代表第2个控制模块20_2中与门Y_2输出的控制信号，V0_3代表第3个控制模块20_3中与门Y_3输出的控制信号。
在T1阶段，由于输入信号端Input的电平为高电平，因此第1个开关晶体管TFT0_1导通，并将具有第1电压V1的信号提供给信号转换输出端Output，其中，由于输入信号端Input的电平为高电平，通过第一反相器N1_1的作用，与门Y_1输出低电平的控制信号V0_1，以控制第2个开关晶体管TFT0_2截止。由于第1个至第3个延迟模块10_1～10_3的延迟作用以及第一反相器N1_2以及第一反相器N1_3的作用，使与门Y_2输出低电平的控制信号V0_2以控制第3个开关晶体管TFT0_3截止，以及使与门Y_3输出低电平的控制信号V0_3以控制第2个开关晶体管TFT0_2截止。
在T2阶段，由于输入信号端Input的电平为低电平，因此第1个开关晶体管TFT0_1截止。并且由于输入信号端Input的电平为低电平，通过第一反相器N1_1以及第1个延迟模块10_1的延迟作用，使与门Y_1的第一输入端与第二输入端均为高电平的信号，因此与门Y_1的输出端输出高电平的控制信号V0_1，以控制第2个开关晶体管TFT0_2导通，并将具有第2电压V2的信号提供给信号转换输出端Output，其中，由于第一反相器N1_2的作用，与门Y_2输出低电平的控制信号V0_2以控制第3个开关晶体管TFT0_3截止。
在T3阶段，由于输入信号端Input的电平为低电平，因此第1个开关晶体管TFT0_1截止。并且由于输入信号端Input的电平为低电平，通过第1个延迟模块10_1的延迟作用，使与门Y_1的第一输入端为低电平的信号，因此与门Y_1的输出端输出低电平的控制信号V0_1，控制第2个开关晶体管TFT0_2截止。由于第2个延迟模块10_2的延迟作用，以及第一反相器N1_2的作用，使与门Y_2的第一输入端与第二输入端均为高电平的信号，因此与门Y_2的输出端输出高电平的控制信号V0_2，控制第3个开关晶体管TFT0_3导通，并将具有第3电压V3的信号提供给信号转换输出端Output，其中，由于第一反相器N1_3的作用，与门Y_3输出低电平的控制信号V0_3以控制第2个开关晶体管TFT0_2截止。
在T4阶段，由于输入信号端Input的电平为低电平，因此第1个开关晶体管TFT0_1截止。并且由于输入信号端Input的电平为低电平，通过第1个延迟模块10_1的延迟作用，使与门Y_1的第一输入端为低电平的信号，因此与门Y_1的输出端输出低电平的控制信号V0_1。由于第2个延迟模块10_2的延迟作用，使与门Y_2的第一输入端为低电平的信号，因此与门Y_2的输出端输出低电平的控制信号V0_2，控制第3个开关晶体管TFT0_3截止。由于第3个延迟模块10_3的延迟作用，以及第一反相器N1_3的作用，使与门Y_3的第一输入端与第二输入端均为高电平的信号，因此与门Y_3的输出端输出高电平的控制信号V0_3，控制第2个开关晶体管TFT0_2导通，并将具有第2电压V2的信号提供给信号转换输出端Output。
在T5阶段，由于输入信号端Input的电平为高电平，因此第1个开关晶体管TFT0_1导通，并将具有第1电压V1的信号提供给信号转换输出端Output。并且由于输入信号端Input的电平为高电平，通过第1个延迟模块10_1的延迟作用以及第一反相器N1_1的作用，因此与门Y_1的输出端输出低电平的控制信号V0_1，控制第2个开关晶体管TFT0_2截止。由于第2个延迟模块10_2的延迟作用以及第一反相器N1_2的作用，因此与门Y_2的输出端输出低电平的控制信号V0_2，控制第3个开关晶体管TFT0_3截止。由于第一反相器N1_3的作用，使与门Y_3的第一输入端为低电平的信号，因此与门Y_3的输出端输出低电平的控制信号V0_3，进一步控制第2个开关晶体管TFT0_2截止。
在T5阶段之后，一直重复执行T5阶段的工作过程，直至输入信号端的信号输入完成。
实施例一中的信号转换电路可以使输入信号端输入的方波信号，在输出时转换为先阶梯性下降再阶梯性上升的信号，以使输出的信号由原来的直角突变改为阶梯性变化，从而可以将信号瞬间变化的幅度减小，以改善信号瞬间变化幅度较大导致的不利影响，进而可以提高显示画面的质量。
实施例二、
以图4b所示的信号转换电路的结构为例对其工作过程作以描述，其中，第一参考信号端VGH的信号的电平为高电平，第二参考信号端VGL的信号的电平为低电平，对应的输入输出时序图如图5b所示。具体地，选取如图5b所示的输入输出时序图中的T1阶段、T2阶段、T3阶段、T4阶段、T5阶段、T6阶段以及T7阶段七个阶段。其中，V0_1代表第1个控制模块20_1输出的控制信号，V0_2代表第2个控制模块20_2输出的控制信号，V0_3代表第3个控制模块20_3输出的控制信号，V0_4代表第4个控制模块20_4输出的控制信号，V0_5代表第5个控制模块20_5输出的控制信号。
在T1阶段，由于输入信号端Input的电平为高电平，因此第1个开关晶体管TFT0_1导通，并将具有第1电压V1的信号提供给信号转换输出端Output，其中，由于输入信号端Input的电平为高电平，通过第一反相器N1_1的作用，与门Y_1输出低电平的控制信号V0_1，以控制第2个开关晶体管TFT0_2截止。由于第1个至第5个延迟模块10_1～10_5的延迟作用以及第一反相器N1_2、第一反相器N1_3、第一反相器N1_4以及第一反相器N1_5的作用，使与门Y_2输出低电平的控制信号V0_2以控制第3个开关晶体管TFT0_3截止，使与门Y_3输出低电平的控制信号V0_3以控制第2个开关晶体管TFT0_2截止，使与门Y_4输出低电平的控制信号V0_4以控制第3个开关晶体管TFT0_3截止，使与门Y_5输出低电平的控制信号V0_5以控制第2个开关晶体管TFT0_2截止。
在T2阶段，由于输入信号端Input的电平为低电平，因此第1个开关晶体管TFT0_1截止。并且由于输入信号端Input的电平为低电平，通过第一反相器N1_1以及第1个延迟模块10_1的延迟作用，使与门Y_1的第一输入端与第二输入端均为高电平的信号，因此与门Y_1的输出端输出高电平的控制信号V0_1，以控制第2个开关晶体管TFT0_2导通，并将具有第2电压V2的信号提供给信号转换输出端Output，其中，由于第一反相器N1_2的作用，与门Y_2输出低电平的控制信号V0_2以控制第3个开关晶体管TFT0_3截止。
在T3阶段，由于输入信号端Input的电平为低电平，因此第1个开关晶体管TFT0_1截止。并且由于输入信号端Input的电平为低电平，通过第1个延迟模块10_1的延迟作用，使与门Y_1的第一输入端为低电平的信号，因此与门Y_1的输出端输出低电平的控制信号V0_1，控制第2个开关晶体管TFT0_2截止。由于第2个延迟模块10_2的延迟作用，以及第一反相器N1_2的作用，使与门Y_2的第一输入端与第二输入端均为高电平的信号，因此与门Y_2的输出端输出高电平的控制信号V0_2，控制第3个开关晶体管TFT0_3导通，并将具有第3电压V3的信号提供给信号转换输出端Output，其中，由于第一反相器N1_3的作用，与门Y_3输出低电平的控制信号V0_3以控制第4个开关晶体管TFT0_4截止。
在T4阶段，由于输入信号端Input的电平为低电平，因此第1个开关晶体管TFT0_1截止。并且由于输入信号端Input的电平为低电平，通过第1个延迟模块10_1的延迟作用，使与门Y_1的第一输入端为低电平的信号，因此与门Y_1的输出端输出低电平的控制信号V0_1。由于第2个延迟模块10_2的延迟作用，使与门Y_2的第一输入端为低电平的信号，因此与门Y_2的输出端输出低电平的控制信号V0_2，控制第3个开关晶体管TFT0_3截止。由于第3个延迟模块10_3的延迟作用，以及第一反相器N1_3的作用，使与门Y_3的第一输入端与第二输入端均为高电平的信号，因此与门Y_3的输出端输出高电平的控制信号V0_3，控制第4个开关晶体管TFT0_4导通，并将具有第4电压V4的信号提供给信号转换输出端Output，其中，由于第一反相器N1_4的作用，与门Y_4输出低电平的控制信号V0_4以控制第3个开关晶体管TFT0_3截止。
在T5阶段，由于输入信号端Input的电平为低电平，因此第1个开关晶体管TFT0_1截止。并且由于输入信号端Input的电平为低电平，通过第1个延迟模块10_1的延迟作用，使与门Y_1的第一输入端为低电平的信号，因此与门Y_1的输出端输出低电平的控制信号V0_1，控制第2个开关晶体管TFT0_2截止。由于第2个延迟模块10_2的延迟作用，使与门Y_2的第一输入端为低电平的信号，因此与门Y_2的输出端输出低电平的控制信号V0_2。由于第3个延迟模块10_3的延迟作用，使与门Y_3的第一输入端为低电平的信号，因此与门Y_3的输出端输出低电平的控制信号V0_3，控制第4个开关晶体管TFT0_4截止。由于第4个延迟模块10_4的延迟作用，以及第一反相器N1_4的作用，使与门Y_4的第一输入端与第二输入端均为高电平的信号，因此与门Y_4的输出端输出高电平的控制信号V0_4，控制第3个开关晶体管TFT0_4导通，并将具有第3电压V3的信号提供给信号转换输出端Output。由于第一反相器N1_5的作用，与门Y_5输出低电平的控制信号V0_5以控制第2个开关晶体管TFT0_2截止。
在T6阶段，由于输入信号端Input的电平为低电平，因此第1个开关晶体管TFT0_1截止。并且由于输入信号端Input的电平为低电平，通过第1个延迟模块10_1的延迟作用，使与门Y_1的第一输入端为低电平的信号，因此与门Y_1的输出端输出低电平的控制信号V0_1。由于第2个延迟模块10_2的延迟作用，使与门Y_2的第一输入端为低电平的信号，因此与门Y_2的输出端输出低电平的控制信号V0_2。由于第3个延迟模块10_3的延迟作用，使与门Y_3的第一输入端为低电平的信号，因此与门Y_3的输出端输出低电平的控制信号V0_3，控制第4个开关晶体管TFT0_4截止。由于第4个延迟模块10_4的延迟作用，使与门Y_4的第一输入端为低电平的信号，因此与门Y_4的输出端输出低电平的控制信号V0_4，控制第3个开关晶体管TFT0_3截止。由于第5个延迟模块10_5的延迟作用，以及第一反相器N1_5的作用，使与门Y_5的第一输入端与第二输入端均为高电平的信号，因此与门Y_5的输出端输出高电平的控制信号V0_5，控制第2个开关晶体管TFT0_2导通，并将具有第2电压V2的信号提供给信号转换输出端Output。
在T7阶段，由于输入信号端Input的电平为高电平，因此第1个开关晶体管TFT0_1导通，并将具有第1电压V1的信号提供给信号转换输出端Output。并且由于输入信号端Input的电平为高电平，通过第1个延迟模块10_1的延迟作用以及第一反相器N1_1的作用，因此与门Y_1的输出端输出低电平的控制信号V0_1，控制第2个开关晶体管TFT0_2截止。由于第2个延迟模块10_2的延迟作用以及第一反相器N1_2的作用，因此与门Y_2的输出端输出低电平的控制信号V0_2，控制第3个开关晶体管TFT0_3截止。由于第3个延迟模块10_3的延迟作用以及第一反相器N1_3的作用，因此与门Y_3的输出端输出低电平的控制信号V0_3，控制第4个开关晶体管TFT0_4截止。由于第4个延迟模块10_4的延迟作用以及第一反相器N1_4的作用，因此与门Y_4的输出端输出低电平的控制信号V0_4，控制第3个开关晶体管TFT0_3截止。由于第一反相器N1_5的作用，使与门Y_5的第一输入端为低电平的信号，因此与门Y_5的输出端输出低电平的控制信号V0_5，进一步控制第2个开关晶体管TFT0_2截止。
在T7阶段之后，一直重复执行T7阶段的工作过程，直至输入信号端的信号输入完成。
实施例二中的信号转换电路可以使输入信号端输入的方波信号，在输出时转换为先阶梯性下降再阶梯性上升的信号，以使输出的信号由原来的直角突变改为阶梯性变化，从而可以将信号瞬间变化的幅度减小，以改善信号瞬间变化幅度较大导致的不利影响，进而可以提高显示画面的质量。
以图4b所示的结构为例，对信号转换电路的信号转换输出端输出的信号进行了仿真模拟，如图6所示。从图6中可以看出，实施例二中的信号转换电路实现了输出先阶梯性下降再阶梯性上升的信号。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括：本发明实施例提供的上述任一种信号转换电路。该显示面板解决问题的原理与前述信号转换电路相似，因此该显示面板的实施可以参见前述信号转换电路的实施，重复之处在此不再赘述。
在具体实施时，在本发明实施例提供的上述显示面板中，显示面板还可以包括：多条数据线以及源极驱动电路；各数据线一一对应一个信号转换电路；源极驱动电路通过各数据线对应的信号转换电路向各数据线输入对应的数据信号。这样可以使源极驱动电路中输出的数据信号作为信号转换电路的输入信号端的信号，通过信号转换电路的转换作用，将数据信号由原来的直角突变改为阶梯性变化，从而可以将数据信号瞬间变化的幅度减小，以改善数据信号瞬间变化幅度较大导致的不利影响，进而可以提高显示画面的质量。
或者，在具体实施时，在本发明实施例提供的上述显示面板中，显示面板还包括：栅极驱动电路以及多条栅线；栅极驱动电路包括级联的多个移位寄存器，各移位寄存器一一对应一条栅线，且各移位寄存器一一对应一个信号转换电路；各移位寄存器的驱动信号输出端通过对应的信号转换电路与对应的栅线相连。这样可以使栅极驱动电路中输出的扫描信号作为信号转换电路的输入信号端的信号，通过信号转换电路的转换作用，将扫描信号由原来的直角突变改为阶梯性变化，从而可以将扫描信号瞬间变化的幅度减小，以改善扫描信号瞬间变化幅度较大导致的不利影响，进而可以提高显示画面的质量。
较佳地，在具体实施时，在本发明实施例提供的上述显示面板中，显示面板还可以包括：多条数据线、多条栅线、源极驱动电路、栅极驱动电路；
各数据线一一对应一个信号转换电路；源极驱动电路通过各数据线对应的信号转换电路向各数据线输入对应的数据信号；
栅极驱动电路包括级联的多个移位寄存器，各移位寄存器一一对应一条栅线，且各移位寄存器一一对应一个信号转换电路；各移位寄存器的驱动信号输出端通过对应的信号转换电路与对应的栅线相连。
在具体实施时，在本发明实施例提供的上述显示面板中，源极驱动电路与栅极驱动电路的具体结构与现有技术中的具有结构相同，对于其组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
本发明实施例提供的信号转换电路、显示面板及显示装置，包括：级联的M个延迟模块、与各延迟模块一一对应的控制模块以及输出模块；其中，M为大于或等于3的奇数；将M个延迟模块依次定义为第1个至第M个延迟模块，以及将与延迟模块对应的控制模块定义为第1个至第M个控制模块；各个延迟模块用于根据各个延迟模块的预设延迟时长将其输入端的信号延迟输出给其输出端；各个控制模块用于在各个控制模块第一端与第二端的信号的共同控制下向输出模块输入对应的控制信号；输出模块用于在输入信号端的控制下输出具有第1电压的信号，分别在第m个控制模块输出的控制信号以及第M-(m-1)个控制模块输出的控制信号的控制下输出具有第m+1电压的信号；其中，第m+1电压的电压幅值与第m电压的电压幅值不同，m为大于或等于1且小于或等于的整数。因此，通过上述各模块的相互配合，可以使输入信号端输入的方波信号，在输出时转换为具有阶梯性变化的信号，以使输出的信号由直角突变改为阶梯性缓降，从而可以将信号瞬间变化的幅度减小，改善信号瞬间变化幅度较大导致的不利影响，进而在将该信号转换电路应用到显示面板中时，可以提高显示画面的质量。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种信号转换电路，其特征在于，包括：级联的M个延迟模块、与各所述延迟模块一一对应的控制模块、以及输出模块；其中，M为大于或等于3的奇数；将所述M个延迟模块依次定义为第1个至第M个延迟模块，以及将与所述延迟模块对应的控制模块定义为第1个至第M个控制模块；
所述第1个延迟模块的输入端与所述输入信号端相连，除所述第1个延迟模块之外，其余各个延迟模块的输入端与其相邻的前一个延迟模块的输出端相连，第M个延迟模块的输出端与所述第M个控制模块的第一输入端相连；各所述延迟模块用于根据预设延迟时长将其输入端的信号延迟输出给其输出端；
各个所述控制模块的输出端与所述输出模块的第一输入端相连；第M个控制模块的第二输入端与所述输入信号端相连，除所述第M个控制模块之外，其余各个控制模块的第一输入端分别与其对应的延迟模块的输出端相连，其余各个所述控制模块的第二输入端分别与其对应的延迟模块的输入端相连；各所述控制模块用于在其第一端与第二端的信号的共同控制下向所述输出模块输入对应的控制信号；
所述输出模块的第二输入端与所述输入信号端相连，第三输入端与第一参考信号端相连，第四输入端与第二参考信号端相连，输出端与信号转换输出端相连；所述输出模块用于在所述输入信号端的控制下输出具有第1电压的信号；
在m为大于或等于1且小于的整数时，所述输出模块用于分别在第m个控制模块输出的控制信号以及第M-(m-1)个控制模块输出的控制信号的控制下输出具有第m+1电压的信号；
在m等于时，所述输出模块用于在第m个控制模块输出的控制信号的控制下输出具有第m+1电压的信号；其中，所述第m+1电压的电压幅值与第m电压的电压幅值不同。
2.如权利要求1所述的信号转换电路，其特征在于，所述控制模块包括：与门与第一反相器；其中，
所述与门的第一输入端作为所述控制模块的第一输入端，所述与门的第二输入端与所述第一反相器的输出端相连，所述与门的输出端作为所述控制模块的输出端；
所述第一反相器的输入端作为所述控制模块的第二输入端。
3.如权利要求1所述的信号转换电路，其特征在于，所述延迟模块包括：第二反相器、第三反相器以及电容；其中，
所述第二反相器的输入端作为所述延迟模块的输入端，所述第二反相器的输出端分别与所述第三反相器的输入端以及所述电容的第一端相连；
所述电容的第二端与所述第二参考信号端相连；
所述第三反相器的输出端作为所述延迟模块的输出端。
4.如权利要求1所述的信号转换电路，其特征在于，所述输出模块包括：个开关晶体管、以及串联连接于所述第一参考信号端与所述第二参考信号端之间的个分压电阻；其中，各所述开关晶体管的第二极作为所述输出模块的输出端；
按从所述第一参考信号端到所述第二参考信号端的顺序依次将所述个分压电阻定义为第1个至第个分压电阻，以及将所述个开关晶体管定义为第1个至第个开关晶体管；其中，所述第1个分压电阻的第一端与所述第一参考信号端相连，第m个分压电阻的第一端与第m-1个分压电阻的第二端相连，所述第个分压电阻的第二端与所述第二参考信号端相连；
所述第1个开关晶体管的控制极与所述输入信号端相连，所述第1个开关晶体管的第一极与所述第一参考信号端相连；第m+1个开关晶体管的控制极分别与所述第m个控制模块以及所述第M-(m-1)个控制模块相连，且所述第m+1个开关晶体管的第一极与所述第m个分压电阻的第二端相连。
5.如权利要求4所述的信号转换电路，其特征在于，所述输出模块还包括：第1保护电阻；其中，所述第一参考信号端通过所述第1保护电阻分别与所述第1个开关晶体管的第一极以及所述第1个分压电阻的第一端相连。
6.如权利要求4所述的信号转换电路，其特征在于，所述输出模块还包括：第2保护电阻；其中，所述第二参考信号端通过所述第2保护电阻分别与所述第个分压电阻的第二端以及所述第个开关晶体管的第一极相连。
7.如权利要求1-6任一项所述的信号转换电路，其特征在于，M＝3或M＝5。
8.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的信号转换电路。
9.如权利要求8所述的显示面板，其特征在于，所述显示面板还包括：多条数据线以及源极驱动电路；各所述数据线一一对应一个所述信号转换电路；所述源极驱动电路通过各所述数据线对应的信号转换电路向各所述数据线输入对应的数据信号；和/或，
所述显示面板还包括：栅极驱动电路以及多条栅线；所述栅极驱动电路包括级联的多个移位寄存器，各所述移位寄存器一一对应一条栅线，且各所述移位寄存器一一对应一个所述信号转换电路；各所述移位寄存器的驱动信号输出端通过对应的信号转换电路与对应的栅线相连。
10.一种显示装置，其特征在于，包括如权利要求8或9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710437398.9A CN107086022B (zh) | 2017-06-09 | 2017-06-09 | 一种信号转换电路、显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710437398.9A CN107086022B (zh) | 2017-06-09 | 2017-06-09 | 一种信号转换电路、显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107086022A CN107086022A (zh) | 2017-08-22 |
| CN107086022B true CN107086022B (zh) | 2019-05-24 |
Family
ID=59606109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710437398.9A Active CN107086022B (zh) | 2017-06-09 | 2017-06-09 | 一种信号转换电路、显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107086022B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108230989B (zh) * | 2018-03-13 | 2021-04-13 | 京东方科技集团股份有限公司 | 栅极驱动电路及其输出模块、显示面板 |
| CN110335572B (zh) | 2019-06-27 | 2021-10-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板行驱动电路单元与其驱动电路及液晶显示面板 |
| CN112951141A (zh) * | 2021-02-26 | 2021-06-11 | 合肥京东方显示技术有限公司 | 一种驱动电路及显示面板 |
| CN112951144A (zh) * | 2021-04-14 | 2021-06-11 | 合肥京东方显示技术有限公司 | 阵列基板及其驱动方法、显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB947430A (en) * | 1960-11-30 | 1964-01-22 | Andre Eugene Pinet | Improvements in or relating to pulse-code modulation transmission systems |
| CN85106498A (zh) * | 1985-08-29 | 1987-03-11 | 索尼株式会社 | 波形整形装置 |
| CN1452148A (zh) * | 2002-04-19 | 2003-10-29 | 富士通日立等离子显示器股份有限公司 | 预驱动电路，驱动电路和显示设备 |
| CN2760607Y (zh) * | 2004-08-20 | 2006-02-22 | 李勇 | 液晶显示器的冷阴极管背光电源 |
| CN102412747A (zh) * | 2010-09-25 | 2012-04-11 | 中国江南航天工业集团林泉电机厂 | 一种直流电转换为交流电的方法及装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201222520A (en) * | 2010-11-30 | 2012-06-01 | Chunghwa Picture Tubes Ltd | Method for driving cholesteric liquid crystal display device |
-
2017
- 2017-06-09 CN CN201710437398.9A patent/CN107086022B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB947430A (en) * | 1960-11-30 | 1964-01-22 | Andre Eugene Pinet | Improvements in or relating to pulse-code modulation transmission systems |
| CN85106498A (zh) * | 1985-08-29 | 1987-03-11 | 索尼株式会社 | 波形整形装置 |
| CN1452148A (zh) * | 2002-04-19 | 2003-10-29 | 富士通日立等离子显示器股份有限公司 | 预驱动电路，驱动电路和显示设备 |
| CN2760607Y (zh) * | 2004-08-20 | 2006-02-22 | 李勇 | 液晶显示器的冷阴极管背光电源 |
| CN102412747A (zh) * | 2010-09-25 | 2012-04-11 | 中国江南航天工业集团林泉电机厂 | 一种直流电转换为交流电的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107086022A (zh) | 2017-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107610652B (zh) | 像素电路、其驱动方法、显示面板及显示装置 | |
| CN106910468B (zh) | 显示面板、显示装置及像素电路的驱动方法 | |
| US10019949B2 (en) | Shift register unit, gate driving circuit, display panel and display device | |
| CN104157236B (zh) | 一种移位寄存器及栅极驱动电路 | |
| US9837019B2 (en) | Pixel circuit, organic electroluminescent display panel and display device | |
| US10311783B2 (en) | Pixel circuit, method for driving the same, display panel and display device | |
| US20190287446A1 (en) | Shift register unit, driving method, gate drive circuit, and display device | |
| CN111445866B (zh) | 移位寄存器、驱动方法、驱动控制电路及显示装置 | |
| US20150325190A1 (en) | Shift register unit, gate driving circuit and display device | |
| US20190304364A1 (en) | Pixel compensation circuit, method for driving the same, display panel, and display device | |
| US9972245B2 (en) | Pixel circuit, driving method for the pixel circuit, display panel, and display device | |
| US10403210B2 (en) | Shift register and driving method, driving circuit, array substrate and display device | |
| CN107086022B (zh) | 一种信号转换电路、显示面板及显示装置 | |
| US11107381B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| CN105609051B (zh) | 一种像素电路、显示面板及显示装置 | |
| US20190130856A1 (en) | Shift register units, gate driving circuits, display apparatuses and driving methods | |
| CN109166542B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 | |
| KR102210845B1 (ko) | Goa 회로 | |
| US11763726B2 (en) | Display apparatus, gate electrode driver circuit, shift register circuit and drive method thereof | |
| CN106611586A (zh) | 像素驱动电路、驱动方法、有机发光显示面板及显示装置 | |
| US20190213968A1 (en) | Array substrate, method for driving the same, and display apparatus | |
| US10885863B2 (en) | Shifting register and driving method thereof, driving circuit, and driving method of panel | |
| US11468820B2 (en) | Control circuit configuration for shift register unit, gate driving circuit and display device, and method for driving the shift register unit | |
| CN106940980B (zh) | 一种方波削角电路、其驱动方法及显示面板 | |
| CN107103882A (zh) | 一种像素电路、其驱动方法及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |