CN1452148A - 预驱动电路，驱动电路和显示设备 - Google Patents

预驱动电路，驱动电路和显示设备 Download PDF

Info

Publication number
CN1452148A
CN1452148A CN03110643A CN03110643A CN1452148A CN 1452148 A CN1452148 A CN 1452148A CN 03110643 A CN03110643 A CN 03110643A CN 03110643 A CN03110643 A CN 03110643A CN 1452148 A CN1452148 A CN 1452148A
Authority
CN
China
Prior art keywords
circuit
signal
output
reference potential
level shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03110643A
Other languages
English (en)
Other versions
CN100392695C (zh
Inventor
小野泽诚
岸智胜
富尾重寿
坂本哲也
小泉治男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Fujitsu Hitachi Plasma Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002117953A external-priority patent/JP3980924B2/ja
Priority claimed from JP2002220010A external-priority patent/JP3947438B2/ja
Application filed by Fujitsu Hitachi Plasma Display Ltd filed Critical Fujitsu Hitachi Plasma Display Ltd
Publication of CN1452148A publication Critical patent/CN1452148A/zh
Application granted granted Critical
Publication of CN100392695C publication Critical patent/CN100392695C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种预驱动电路，驱动电路和显示设备，它们能够驱动输出元件，使得稳定地传送控制信号，即使在输出元件侧产生的参考电势转向高电压时。第一电平移位电路输出流信号，该流信号是根据第一电平移位电势的输入信号。第二电平移位电路输出流信号，该流信号是根据第二参考电势从第一电平移位电路输出的流信号。电平移位电源电路基于指定电源电压和第二参考电势，提供电平移位电势到第一电平移位电路和第二电平移位电路。

Description

预驱动电路，驱动电路和显示设备
相关申请的相互参照
本申请基于并要求2002年4月19日申请的现有日本专利申请号2002-117953和2002年7月29日申请的2002-220010的优先权，这两篇申请的全部内容在此引入作为参考。
技术领域
本发明涉及一种预驱动电路，其驱动输出元件例如功率MOS(金属氧化物半导体)FET和IGBT(绝缘栅极双极型晶体管)，以及涉及一种使用预驱动电路的显示设备。
背景技术
常规的“具有节省成本的保持电路的PDP的一种新型驱动技术”已经在“国际开发学会01文摘(SID 01 DIGEST)”，1236-1239页中公开，作为一种减少等离子显示设备电路成本的方法，等离子显示设备是一种平板显示设备。作为类似的参照，日本专利申请公开号2002-062844(专利号3201603)公开基本上相同的内容。
此外，例如，一种等离子显示器，AC等离子显示板(AC-PDP)分类成由两个电极执行选择(寻址)放电和保持放电的两电极型和使用三个电极执行寻址放电的三电极型。一般地，对于上述三电极型有两个结构类型。一种类型是第三电极形成于衬底上包括第一电极和执行保持放电的第二电极的同一面上。另一种类型是第三电极形成于衬底的另一面上。
因为上述的两种PDP设备都基于相同的操作原理，下面将说明第一电极和第二电极形成于第一衬底上而第三电极形成于第二衬底上的三电极型结构。
图22是显示AC-PDP设备整体结构的图。图22中的AC-PDP设备1包括多个单元，每个单元代表显示图象的一个象素并且以矩阵形式布置。各个单元布置于具有m行n列的矩阵中，如可以由图中单元Cmn看到。另外，在AC-PDP设备1中，扫描电极Y1～Yn和公共电极X彼此平行地安装于第一衬底上，并且地址电极A1～Am与这些电极Y1～Yn和电极X垂直地安装于与第一衬底相对的第二衬底上。公共电极X与相应的扫描电极Y1～Yn相邻，并且其一端彼此连接。
公其电极X的公共端连接到X侧电路2的输出端，并且扫描电极Y1～Yn分别连接到Y侧电路3的输出端。地址电极A1～Am连接到地址侧电路4的输出端。X侧电路2包括连续执行放电的电路。Y侧电路3包括执行行顺序扫描的电路和连续放电的电路。地址侧电路4包括选择显示哪一列的电路。
这些X侧电路2，Y侧电路3，和地址侧电路4由从驱动控制电路5提供的控制信号来控制。也就是，地址侧电路4和Y侧电路中执行行顺序扫描的电路决定哪个单元发光。然后X侧电路2和Y测电路3连续执行放电以实现PDP设备的显示操作。
驱动控制电路5基于显示数据D，指示读取显示数据D的时序的时钟CLK，水平同步信号HS，以及垂直同步信号VS来产生控制信号，所有这些都从外部提供。然后，这些控制信号将提供到X侧电路2，Y测电路3和地址侧电路4。
图23A是显示位于i行j列作为一个象素的单元其横截面结构的图。在图23A中，公共电极X和扫描电极Yi形成于前玻璃衬底11上。在它们之上，介电层12沉积作为对于放电空间17的绝缘。此外，MgO(氧化镁)保护膜13沉积于介电层12之上。
另一方面，地址电极Aj形成于与前玻璃衬底11相对的后玻璃衬底14上。在电极Aj之上，沉积介电层15。此外，荧光体18沉积于介电层15之上。Ne+Xe密闭气体等密封于MgO保护膜13和介电层15之间。
图23B是用于描述AC-PDP设备的电容Cp的图。如图23B中所示，分别在放电空间17中，公共电极X和扫描电极Yi之间，以及前玻璃衬底11上有电容元件Ca，Cb和Cc。通过将这些电容元件相加，单元的电容Cpcell被定义(Cpcell＝Ca+Cb+Cc)。每个单元的电容Cpcell的总和定义板电容Cp。
图23C是用于描述AC-PDP设备荧光发射的图。如图23C中所示，红，兰和绿荧光体18以色条图案布置并涂敷于肋16之间。荧光体18发出荧光当它受公共电极X和扫描电极Y之间的放电激励时。
作为一种驱动这种AC-PDP设备的方法，建议使用图24中所示的驱动系统。该设备利用通过施加正电压到一个电极和负电压到另一个电极而产生的电势差来执行电极之间的放电。
图24是显示AC-PDP设备驱动系统的电路系统实例的图。
在图24中，电容负载20(在下文称作“负载20”)是形成于一个公共电极X和一个扫描电极Y之间的每个单元的电容总和。公共电极X和扫描电极Y形成于负载20上。这里，扫描电极Y是扫描电极Y1～Yn中的任一电极。
首先，在公共电极X侧，开关SW1和SW2串联于电压(Vs/2)的电源线和地(GND)之间，其中电压(Vs/2)从图中没有显示的电源提供。两个开关SW1和SW2之间的交接点连接到电容器C1的一端，并且开关SW3连接于电容器C1的另一端和GND之间。
开关SW4和SW5串联到电容器C1的两端。然后开关SW4和SW5之间的交接点通过输出线OUTC从中间连接到负载20的公共电极X，并且进一步连接到功率回收电路21。具有电阻器R1的开关SW6连接在第二信号线OUTB和产生写电压Vw的电源线之间。
功率回收电路21包括都连接到负载20的两个线圈L1和L2，都串联到一个线圈L1的二极管D2和晶体管Tr1，以及都串联到另一个线圈L2的二极管D3和晶体管Tr2。此外，功率回收电路21包括连接在两个晶体管Tr1和Tr2的交接点和第二信号线OUTB之间的电容器C2。
然后，由电容负载20和都连接到该负载20的线圈L1和L2配置了两个串联谐振电路系统。换句话说，该功率回收电路21具有两个L-C谐振电路系统，其通过线圈L1和负载20之间的共振将电荷提供到板，而通过线圈L2和负载20之间的共振回收电荷。
另一方面，在扫描电极Y侧上，开关SW1’和SW2’串联于电压(Vs/2)的电源线和地(GND)之间，其中电压(Vs/2)从图中没有显示的电源提供。两个开关SW1’和SW2’之间的交接点连接到电容器C4的一端，并且开关SW3’连接在电容器C4的另一端和GND之间。
连接到电容器C4一端的开关SW4’连接到二极管D7的阴极。二极管D7的阳极连接到电容器C4的另一端。连接到电容器C4另一端的开关SW5’连接到二极管D6的阳极。二极管D6的阴极连接到电容器C4的一端。
然后，开关SW4’连接到二极管D7阴极的一端和开关SW5’连接到二极管D6阳极的一端都通过扫描驱动器22连接到负载20，并且进一步连接到功率回收电路21’。具有电阻器R1’的开关SW6’连接在第四信号线OUTB’和产生写电压Vw的电源线之间。
功率回收电路21’包括都通过扫描驱动器22连接负载20的两个线圈L3和L4，都串联到一个线圈L3的二极管D4和晶体管Tr3，以及都串联到另一个线圈L4的二极管D5和晶体管Tr4。此外，功率回收电路21’包括连接在晶体管Tr3和Tr4的公共端与第四信号线OUTB’之间的电容器C3。
该功率回收电路21’也具有两个L-C谐振电路系统，其通过线圈L4和负载20之间的共振提供电荷，并且通过线圈L3和负载20之间的共振回收该电荷。
除上述配置之外，扫描电极Y侧也包括三个晶体管Tr5，Tr6和Tr7，以及两个二极管D6和D7。当晶体管Tr5导通时，连接到该晶体管的电阻器R2的作用使得施加到扫描电极Y的脉冲电压的波形减弱。晶体管Tr5和电阻器R2并联到开关SW5’。
晶体管Tr6和Tr7也具有在随后将描述的寻址期间将(Vs/2)的电势差施加到扫描驱动器22两端的目的。当开关SW2’和晶体管Tr6都导通时，扫描驱动器22上部的电压变成地电平。当晶体管Tr7导通时，根据存储于电容器C4中的电荷输出到第四信号线OUTB’的负电压(-Vs/2)，将施加到扫描驱动器22的下部。这使得扫描驱动器22能够施加负电压(-Vs/2)到扫描电极Y，当扫描脉冲输出时。
上述的开关SW1～SW6，SW1’～SW6’和晶体管Tr1～Tr7由分别从驱动控制电路31提供的控制信号来控制。驱动控制电路31使用逻辑电路等来配置，并且它基于显示数据D，时钟CLK，水平同步信号HS，和垂直同步信号VS来产生控制信号，所有这些都从外部提供。然后这些控制信号将提供到开关SW1～SW6，SW1’～SW6’和晶体管Tr1～Tr7。
图24仅显示驱动控制电路31连接到开关SW4，SW5，SW4’，SW5’，和晶体管Tr1～Tr4的控制线。但是，其它开关SW1～SW6，SW1’～SW6’和晶体管Tr1～Tr7也由控制线连接到驱动控制电路31。
图25是显示如图24中配置的AC-PDP设备驱动系统的驱动波形的时间图，并且它显示构成一个帧的多个子场中的一个子场。一个子场分成包括全写期间和全擦除期间的复位期间，寻址期间，和保持放电期间。
在图25中，在复位期间，在公共电极X侧，开关SW2和SW5导通，而开关SW1，SW3，SW4和SW6关闭。因此，信号线OUTB的电压根据存储于电容器C1中的电荷减少到电压(-Vs/2)。然后电压(-Vs/2)通过开关SW5输出到输出线OUTC并且施加到公共电极X。
另一方面，在扫描电极Y侧，开关SW1’，SW4’，和SW6’导通，而开关SW2’，SW3’和SW5’关闭。然后电压Vw和存储于电容器C4中的电压(Vs/2)的总和施加到输出线OUTC’。因此，该电压(Vs/2+Vw)施加到负载20的扫描电极Y。此时，通过开关SW6’中电阻器R1’的作用，电压随时间逐渐增加。
结果，公共电极X和扫描电极Y之间的电势差变成(Vs+Vw)，导致在所有显示行的所有单元上放电，而不管先前的显示状态，并且形成壁电荷(全写)。
接下来，通过适当地控制各个开关，公共电极X和扫描电极Y的电压回到地电平，以反转公共电极X侧和扫描电极Y侧的状态。也就是说，在公共电极X侧，开关SW1，SW4和SW6导通，而开关SW2，SW3和SW5关闭，并且在扫描电极Y侧，开关SW2’和SW5’导通，而开关SW1’，SW3’，SW4’和SW6’关闭。
然后公共电极X的施加电压随时间从地电平逐渐增加到电压(Vs/2+Vw)，而扫描电极Y的施加电压减少到电压(-Vs/2)。因此，所有单元它们壁电荷的电压达到并超过激发电势从而开始放电。此时，通过如上所述随时间逐渐增加到公共电极X的施加电压，执行弱放电，以便擦除某些部分之外的壁电荷(全擦除)。
接下来，在寻址期间，执行行顺序地址放电以便根据显示数据导通和/或关闭各个单元。此时，在公共电极X侧，开关SW1，SW3和SW4导通，并且开关SW2，SW5和SW6关闭，从而将第一信号线OUTA的电压增加到通过开关SW1提供的电压(Vs/2)。该电压(Vs/2)通过开关SW4输出到输出线OUTC，并且施加到负载20上的公共电极X。
当施加电压到与一个显示线相对应的扫描电极Y时，开关SW2’和晶体管Tr6导通，使得扫描驱动器22上部的电压变成地电平。然后晶体管Tr7导通，以施加负电压(-Vs/2)，其根据存储于电容器C4中的电荷输出到第四信号线OUTB’，将施加到扫描驱动器22的下部。因此，负电压(-Vs/2)施加到负载20上行顺序选择的扫描电极Y，并且地电平电压施加到负载20上没有被行顺序选择的扫描电极Y。
此时，电压Va的地址脉冲选择性地施加到地址电极A1～Am中，与执行保持放电的单元，即发光单元相对应的地址电极Aj。然后放电在发光单元的地址电极Aj和行顺序选择的扫描电极Y之间发生。使用这些放电作为引动，其它放电立刻在公共电极X和扫描电极Y之间发生。结果，下次保持放电所需的壁放电存储于公共电极X和所选单元的扫描电极Y上的MgO保护膜中。
接下来，在保持放电期间，在公共电极X侧，开关SW1和SW3首先导通，而其它开关SW2和SW4～SW6关闭。第一信号线OUTA的电压变成(+Vs/2)，并且第二信号线OUTB的电压变成地电平。功率回收电路21中的晶体管Tr1导通，以执行线圈L1和负载20之间的L-C谐振，然后存储于电容器C2中的电荷通过晶体管Tr1，二极管D2和线圈L1提供到负载20。
通过公共电极X侧的开关SW3从电容器C2提供到公共电极X的电流，通过扫描驱动器22中的二极管，二极管D6，第三信号线OUTA’，以及导通开关SW2’通过开关SW2’，进一步施加到扫描电极Y侧的GND。该电流导致公共电极X的电压逐渐增加，如图25中所示。在该共振过程中发生的峰值电压周围，SW4导通以将公共电极X的电压钳制于电压(Vs/2)上。
在扫描电极Y侧，功率回收电路21’中的晶体管Tr3导通。然后L-C共振在线圈L3和负载20之间发生，使得通过公共电极X侧的第一信号线OUTA和开关SW4从开关SW3和电容器C1提供到电极X的电流，通过扫描驱动器22中的二极管，功率回收电路21’中的二极管D4，以及进一步通过晶体管Tr3，电容器C3，电容器C4和开关SW2’提供到扫描Y侧的GND。该电流导致扫描电极Y的电压逐渐减少，如图25中所示。此时，电荷的一部分回收到电容器C3中。在该共振过程中发生的峰值电压周围，开关SW5’导通以将扫描电极Y的电压钳制于电压(-Vs/2)上。
类似地，当公共电极X和扫描电极Y的施加电压(-Vs/2)增加到地电平(0(零)V)时，施加电压通过提供回收到功率回收电路21和21’中的电容器C2和C3中的电荷而逐渐增加。
另一方面，当公共电极X和扫描电极Y的施加电压(Vs/2)减少到地电平(0(零)V)时，施加电压通过将存储在负载20中的电荷提供到GND而逐渐减少，并且电荷的一部分回收到功率回收电路21和21’中的各个电容器C2，C3。
如上所述，在保持放电期间，保持放电通过将具有不同极性(+Vs/2，-Vs/2)的电压交替地施加到每个显示线的公共电极X和扫描电极Y而执行，以便显示图片的一个子场。
另外，在AC-PDP设备的驱动电路中，由逻辑电路等配置的驱动控制电路31具有GND电平的参考电势。该驱动控制电路31提供控制信号到输出元件，换句话说，开关SW4，SW5，SW4’，SW5’，和功率回收电路21和21’中的晶体管Tr1～Tr4，使得它们施加电压到公共电极X和扫描电极Y。但是，这些输出元件的参考电势将根据驱动操作而改变。因此，有一个问题，例如，当驱动控制电路31产生控制信号并将它们提供到输出元件时，有电压变化从输出元件回流到驱动控制电路31，从而施加高电压的可能。
作为一种解决该问题的方法，通过使用电平移位电路将从控制电路输出的控制信号电平移位来转换参考电势是可能的。例如，将说明在驱动控制电路31和输出元件之间使用预驱动电路的方法。这种预驱动电路将具有转换后的参考电势的控制信号输出到施加电压的输出元件。特别地，该预驱动电路根据输出元件的参考电势(-Vs/2～Vs/2)将控制信号的参考电势电平移位，从而将这些电平移位后的控制信号输出到输出元件。
图26是显示与输出元件侧参考电势的改变相对应的预驱动电路实例的图。图26中所示的该预驱动电路P1是集成电路(半导体电路)，其将插在驱动控制电路31和作为图24中所示输出元件的开关SW4之间。在图26中，放大/电平移位电路P10将从驱动控制电路31输出的控制信号CLT1的参考电势(GND)电平移位并放大到输出元件侧的参考电势(-Vs/2～Vs/2)。输出电路P11根据从放大/电平移位电路P10输出的信号来驱动开关SW4。
放大/电平移位电路P10的输入端连接到预驱动电路P1的输入端VIN，控制信号CTL1输入到输入端VIN中。p型衬底P13是添加p型杂质的半导体衬底。衬底P13连接到预驱动电路P1的参考电势端K1，控制信号CTL1的参考电势(GND)输入到参考电势端K1中。
输出电路P11也由n沟道型MOSFET Tr11和Tr12，以及反相电路INV13来配置，如图26中所示。Tr11是晶体管，其由从放大/电平移位电路P10输出的控制信号导通和/或关闭，控制是否将从电源端V1提供的电压Vcc输出到输出端Vo。Tr12是晶体管，其由从放大/电平移位电路P10提供的控制信号导通和/或关闭并且由INV13反相，控制是否输出从参考电势端K2提供的参考电势(-Vs/2～Vs/2)。
寄生二极管12可视地表示产生于由衬底P13的一部分和TR12的一部分形成的pn结点的寄生二极管。通过寄生二极管12，衬底P13连接到参考电势端K2，从预驱动电路P1输出的控制信号的参考电势(-Vs/2)施加到参考电势端K2。寄生二极管的阳极端连接到衬底P13。
但是在AC-PDP设备的驱动电路中，由逻辑电路等配置的驱动控制电路31具有GND电平的参考电势。该驱动控制电路31提供控制信号到输出元件，换句话说，开关SW4，SW5，SW4’，SW5’，和功率回收电路21和21’中的晶体管Tr1～Tr4，使得它们施加电压到公共电极X和扫描电极Y。但是，这些输出元件的参考电势将根据驱动操作而改变。因此，例如，当驱动控制电路31产生控制信号并将它们提供到输出元件时，有电压变化从输出元件回流到驱动控制电路31，从而施加高电压的可能。
作为一种解决该问题的方法，通过使用电平移位电路将从控制电路输出的控制信号电平移位来转换参考电势是可能的。但是，有使用通常可用的电平移位电路的问题。通过使用这些电路，有可能当在输出元件侧产生的参考电势转向高电压时，控制信号不会充分地传输。
另外，如上说述，当将由驱动控制电路31产生的控制信号提供到输出元件时，有可能由于输出元件的电压变化，高电压施加到驱动控制电路31，使得控制信号不会稳定地传送到输出元件。
为了防止高电压施加到驱动控制电路31，上述预驱动电路P1可以基于具有0(零)V参考电势的控制信号来产生控制信号，以便驱动参考电势从-Vs/2改变到Vs/2的开关SW4。但是，当GND施加到参考电势端K1，并且负电压-Vs/2施加到参考电势端K2时有一个问题，有可能由于寄生二极管12，异常电流Ip出现并扰乱预驱动电路P1的正常操作。
发明内容
本发明考虑上述问题而提出，并且它的目的在于提供一种预驱动电路，驱动电路，以及显示设备，它们能够驱动输出元件使得稳定地传送控制信号，即使在输出元件侧产生的参考电势转向高电压。
本发明考虑上述问题而提出，并且它的目的在于提供一种预驱动电路和显示设备，它们能够驱动输出元件使得稳定地传送控制信号，即使在输出元件侧产生的参考电势转向高电压。
本发明的另一个目的在于提供一种预驱动电路和显示设备，它们适用于集成电路，该集成电路能够正常地工作，即使在输出元件侧产生的参考电势转向负电压。
本发明为解决上述问题而提出，并且根据本发明的预驱动电路其特征在于驱动具有不同于输入信号第一参考电势的第二参考电势的输出元件。预驱动电路包括信号传送电路，其用于将具有第一参考电势的输入信号转换为与第二参考电势相对应的信号，并且输出该信号到输出元件。
通过采用如上配置的本发明预驱动电路，当输入信号的参考电势不同于作为驱动对象的输出元件的参考电势时，预驱动电路可以通过信号传送电路的处理，输出基于输入信号并且具有与第二参考电势相对应的参考电势的信号，其中第二参考电势是输出元件的参考电势。
此外，根据本发明的预驱动电路其特征在于驱动具有不同于输入信号第一参考电势的第二参考电势的输出元件。预驱动电路包括比较电路，其用于比较输入信号和作为比较参照的参考电压信号，输入电平移位电路，其用于根据比较的结构将具有第一参考电势的输入信号转换为与衬底电势相对应的第二信号并且输出该第二信号，输出电平移位电路，其用于将从输入电平移位电路输出的第二信号转换为与输出电源电压相对应的第三信号并且输出该第三信号，以及信号放大电路，其用于将从输出电平移位电路输出的第三信号放大到用于驱动输出元件的驱动信号。
附图说明
图1是显示基于第一实施方案的AC-PDP驱动系统配置实例的图；
图2是用于说明图1中所示AC-PDP驱动系统的操作的概念图；
图3A是显示预驱动电路示意配置的框图，图3B是显示本发明第一实施方案中预驱动电路输入信号实例的图；
图4是显示图3A中所示信号传送电路41的示意配置的框图；
图5是显示图4中所示信号传送电路41的电路系统的框图；
图6是显示预驱动电路32-2的输入信号和输出信号实例的图；
图7是显示预驱动电路32-2另一个配置实例的框图；
图8A～8C是显示相位控制电路49配置实例的图；
图9是显示基于第一实施方案的AC-PDP驱动系统另一配置实例的图；
图10是显示基于第二实施方案的AC-PDP驱动系统配置实例的图；
图11是显示基于第二实施方案的AC-PDP驱动系统另一配置实例的图；
图12是显示图1中所示预驱动电路32-2的示意配置的框图；
图13是显示图12中所示信号传送电路61的示意配置的框图；
图14是显示图13中所示预驱动电路32-2的电路系统的图；
图15是显示图14中所示预驱动电路32-2的输入信号和输出信号实例的图；
图16是显示预驱动电路32-2另一配置实例的框图；
图17A是显示配置实例的图，其中安装斜波产生电路53，代替图16中所示的时间常数电路51，图17B是显示图17A中所示斜波产生电路53的输入/输出信号波形的图；
图18是显示作为第四实施方案的预驱动电路32a的示意配置的图；
图19是显示输入/输出信号实例的图，其显示同时导通防止电路64的操作。
图20是显示配置有IC配置预驱动电路32a的驱动系统的示意配置的图；
图21是显示操作波形的图，其用于说明图20中所示的驱动系统在保持放电期间的操作；
图22是显示传统AC-PDP设备整体结构的图；
图23A是显示传统AC-PDP设备中位于i行j列作为一个象素的单元的横截面结构的图，图23B是用于说明传统AC-PDP设备的电容的图，图23C是用于说明AC-PDP设备荧光发射的图；
图24是显示传统AC-PDP设备的驱动系统的电路系统实例的图；
图25是显示如图24中配置的AC-PDP设备其驱动系统驱动波形的时间图；
图26是显示与输出元件侧参考电势的改变相对应的预驱动电路实例的图。
具体实施方式
作为代表本发明一个实施方案的具有预驱动电路的显示设备的一个实例，等离子显示板的实施方案将参考附图来说明。
-第一实施方案-
图1是显示基于第一实施方案的AC-PDP驱动系统的配置实例的图。此外，图1中所示的该实施方案的驱动系统可以应用于，例如具有图22中所示的整体配置，以及具有配置图23A～图23C中所示的一个象素的单元配置的AC-PDP设备。因此，在该图1中，与图24中指定相同参考数字的元件表现相同的功能。
在图1中，负载20是形成于一个公共电极X和一个扫描电极Y之间的每个单元的电容总和。公共电极X和扫描电极Y形成于负载20上。
在公共电极X侧，开关SW1和SW2串联于电压(Vs/2)的电源线和地(GND)之间，其中电压(Vs/2)从图中没有显示的电源提供。两个开关SW1和SW2之间的交接点连接到电容器C1的一端，并且开关SW3连接在电容器C1的另一端和GND之间。
开关SW4和SW5串联到电容器C1的两端。开关SW4通过第一信号线OUTA连接到电容器C1的一端，并且开关SW5通过第二信号线OUTB连接到电容器C1的另一端。这两个开关SW4和SW5之间的交接点通过输出线OUTC连接到负载20的公共电极X。
另一方面，在扫描电极Y侧，开关SW1’和SW2’串联于电压(Vs/2)的电源线和地(GND)之间，其中电压(Vs/2)从图中没有显示的电源提供。这两个开关SW1’和SW2’之间的交接点连接到电容器C4的一端，并且开关SW3’连接在该电容器C4的另一端和GND之间。
通过第三信号线OUTA’连接到电容器C4一端的开关SW4’连接到二极管D14的阴极。二极管D14的阳极连接到电容器C4的另一端。通过第四信号线OUTB’连接到电容器C4另一端的开关SW5’连接到二极管D15的阳极。二极管D15的阴极连接到电容器C4的一端。然后，开关SW4’连接到二极管D14阴极的一端和开关SW5’连接到二极管D15阳极的一端都通过扫描驱动器22连接到负载20的公共电极X。
顺便提及，虽然仅扫描驱动器22在图1中显示，通常地为实际PDP多个显示线中的每个安装的多个扫描驱动器。其它电路是为所有多个显示线安装的公共电路。
驱动控制电路31由逻辑电路等来配置，并且它的目的在于控制配置该驱动系统的开关SW1～SW5和SW1’～SW5’。换句话说，驱动控制电路31基于显示数据，时钟，水平同步信号，和垂直同步信号，所有这些都有外部提供，来产生控制信号以控制这些开关SW1～SW5和SW1’～SW5’。然后，驱动控制电路31将这些控制信号提供到开关SW1～SW5和SW1’～SW5’中的每个。
图1仅显示控制线CTL1～CTL4，它们将来自驱动控制电路31的控制信号提供到预驱动电路32-1，32-2，32-3和32-4，各个预驱动电路分别连接到开关SW4，SW5，SW4’和SW5’。但是，有其它的控制线，它们提供来自驱动控制电路31的控制信号，控制电路31连接到开关SW1～SW3和SW1’～SW3’中的每个。
预驱动电路32-1～32-4将控制信号的电压电平转换到开关SW1～SW3和SW1’～SW3’参考电势的电压电平，然后将这些控制信号提供到每个开关，其中控制信号通过控制线CTL1～CTL4从驱动控制电路31提供并且基于驱动控制电路31的参考电势(例如地电平)。预驱动电路32-1～32-4的进一步细节将随后说明。
接下来，驱动系统的操作将参考图2来说明。
图2是用于说明图1中所示AC-PDP驱动系统的操作的概念图。在该图2中，与图1中指定相同参考数字的元件表现相同的功能，使得重复的描述将省略。
在图2中，公共电极X侧的两个开关SW1和SW3导通，并且其它开关SW2，SW4和SW5关闭，使得第一信号线OUTA的电压将达到电压电平(+Vs/2)，电压电平(+Vs/2)通过开关SW1从附图中没有显示的电源提供。然后，开关SW4导通，并且扫描电极Y侧的开关SW4’和SW2’也导通，以便将第一信号线OUTA的电压(+Vs/2)通过输出线OUTC施加到负载20上的公共电极X，从而电压(Vs/2)施加在公共电极X和扫描电极Y之间。
在该阶段，因为开关SW1和SW3导通，电容器C1连接到附图中没有显示的电源，所以通过开关SW1和SW3从附图中没有显示的电源提供的电压(Vs/2)将存储于电容器C1中。
接下来，开关SW4关闭以中断施加电压的电流通路。开关SW5以脉冲形式暂时导通，使得输出线OUTC的电压减少到地电平。在开关SW2导通而其它四个开关SW1，SW3，SW4和SW5关闭之后，开关SW4以脉冲形式暂时导通。导通的该开关SW4提供公共电极X(地)施加电压到扫描电极Y的电流通路。
当开关SW2保持导通时，开关SW5导通。此时，第一信号线OUTA的电压是地电平，因为电源电压不会通过SW1从附图中没有显示的电源提供。同时，在第二信号线OUTB上，因为开关SW2导通，第一信号线OUTA接地。然后第二信号线OUTB的电压将通过存储于电容器C1中的电荷(Vs/2)从地电平减少到电势(-Vs/2)。
此时，因为开关SW5导通，第二信号线OUTB的电压(-Vs/2)通过输出线OUTC施加到负载20。同时，扫描电极Y侧的开关SW3’和SW4’导通，使得公共电极X侧的电压(-Vs/2)施加到扫描电极Y(Vs/2)侧。
接下来，开关SW2和SW4导通，而其它开关SW1，SW3和SW5关闭。因此，输出线OUTC的电压增加到地电平。然后，类似于第一阶段，三个开关SW1，SW3和SW4导通而其它开关SW2和SW5关闭，并且其后将重复相同的过程。
如上所述，正电压(+Vs/2)和负电压(-Vs/2)交替地施加到负载20上的公共电极X。另一方面，通过执行与公共电极X侧相同的开关控制，正电压(+Vs/2)和负电压(-Vs/2)交替地施加到负载20上的扫描电极Y。
分别施加到公共电极X和扫描电极Y的电压(+Vs/2)和(-Vs/2)以这样一种方式施加，使得电压的相位彼此相反。也就是说，当正电压(+Vs/2)施加到公共电极X时，负电压(-Vs/2)将施加到扫描电极Y。因此，公共电极X和扫描电极Y之间的电势差保持在可以在公共电极X和扫描电极Y之间执行保持放电的电平。
接下来，图1中所示的预驱动电路32-2的示意配置将参考附图说明。
图3A和图3B是显示图1中所示的预驱动电路32-2的示意配置和输入/输出信号实例的框图。图3A中所示的预驱动电路32-2接收具有参考电势为GND的控制信号的CTL2，其从图1中所示的驱动控制电路31输出。然后，预驱动电路32-2输出驱动信号Vg以驱动SW5(输出元件)，SW5的参考电势Vss(第二参考电势)不同于驱动控制电路31的参考电势GND。预驱动电路32-2的示意配置将如下说明。
首先，将说明上述SW5。作为输出元件的SW5是施加电压到负载20的n沟道型功率MOSFET。该n沟道型功率MOSFET的栅极端连接到信号放大电路42的输出线，并且输入从信号放大电路42输出的驱动信号Vg。SW5的漏极端连接到输出端C，施加到负载20的电压输出到该输出端C。SW5的源极端连接到输入参考电势Vss的输入端D。
在图3A中，来自驱动控制电路31的控制信号CTL2输入到输入端A。控制信号CTL2的参考电势GND(第一参考电势)将输入到输入端B。来自第二信号线OUTB的SW5的参考电势Vss输入到输入端D。输出端C输出将施加到图1中所示负载20的电压。信号传送电路41包括连接到输入端A的输入端，控制信号CTL2将输入到输入端A。信号传送电路41也包括连接到输入端B的参考端，其输入参考电势GND(0(零)V)作为控制信号CTL2的参考电势。此外，信号传送电路41包括连接到输入端D和SW5源极端的Vss输入端，其输入SW5的参考电势Vss。通过上述配置，信号传送电路41通过输出线输出流信号VCT2，该流信号基于从输入端A输入的控制信号CTL2，并且电平移位到从输入端D输入的SW5的参考电势Vss的电压。
接下来，信号放大电路42包括连接到信号传送电路41的输出线的输入端，其输入从信号放大电路42输出的流信号VCT2。信号放大电路42包括连接到输入端D的参考端，其输入SW5的参考电势Vss。信号放大电路42的输出线连接到SW5的栅极端。通过上述配置，信号放大电路42将从信号传送电路41输入的流信号VCT2放大，从而将驱动信号Vg输出到n沟道型功率MOSFET(SW5)的栅极端。
另外，如果流信号VCT2具有足够的振幅驱动SW5，信号放大电路42可以省略。
接下来，将说明图3B中所示的预驱动电路32-2输入信号和输出信号的实例。如图3B中所示，将输入到输入端A的控制信号CTL2是基于将输入到输入端B的参考电势GND(0(零)V)的信号(振幅是3V-5V)。参考电势Vss将是三个值GND(0(零)V)，电压-V1(负电压)，或电压V2(正电压)中的一个。参考电势Vss周期性地改变到上述值中的一个，如图3B中所示，这使得图1中所示的输出元件(SW4，SW5)的输出形成例如图25中所示的波形。换句话说，施加到图1中所示的信号线OUTB的参考电势从(-Vs/2)＝-V1改变到(Vs/2)＝V2。
如上所述，预驱动电路32-2输出驱动信号Vg，其参考电势根据输入控制信号CTL2而不同，如图3B中所示。也就是，当CTL2＝0(零)V输入到输入端A时，驱动信号Vg输出与参考电势Vss相同的电势。当CTL2输入到输入端A作为具有指定电势，时序和脉冲宽度的脉冲时，驱动信号Vg表现比参考电势Vss的电势高出指定电势的电势，以及与CTL2相同的脉冲宽度。
接下来，将说明配置于上述预驱动电路32-2中的信号传送电路41的示意配置。
图4是显示图3A中的信号传送电路41示意配置的框图。如在图中所示，电平移位电源电路41a配置有二极管DA(电平移位开关)和电容器CA(电平移位电容器)。二极管DA的阳极端(第一端)连接到恒压电源40，其输入从恒压电源40输出的指定电势Vcc。电容器CA的一端连接到二极管DA的阴极端(第二端)。电容器CA的另一端连接到输入端D，其输入参考电势Vss。此外，电平移位电源电路41a从二极管DA和电容器CA之间的交接点输出电平移位电势VA1。
第一电平移位电路41b的电源端连接到配置于电平移位电源电路41a中的二极管DA的阴极端和电容器CA的一端之间的交接点，其输入电平移位电势VA1。第一电平移位电路41b的输入端连接到输入端A，其输入控制信号CTL2。第一电平移位电路41b的参考电势端连接到输入端B，其输入控制信号CTL2的参考电势GND。通过如上配置，第一电平移位电路41b输出流信号VCT1(第一流信号)，该流信号基于从电平移位电源电路41a输出的电平移位电势VA1从控制信号CTL2电平移位。
第二电平移位电路41c的电源端连接到配置于电平移位电源电路41a中的二极管DA的阴极端和电容器CA的一端之间的交接点，其输入电平移位电势VA1。第二电平移位电路41c的参考电势端连接到输入端D，其输入参考电势Vss。第二电平移位电路41c的输入端连接到第一电平移位电路41b的输出端，其输入流信号VCT1(第一流信号)。通过上述配置，第二电平移位电路41c输出流信号VCT2(第二流信号)，该流信号基于从第一电平移位电路41b输出的流信号VCT1并且根据参考电势Vss而电平移位。
如上所述，信号传送电路41，包括第一电平移位电路41b和第二电平移位电路41c，能够根据参考电势为GND的控制信号CTL2的改变产生参考电势为Vss的流信号VCT2。信号放大电路42和作为输出元件的SW5的配置在图3A中显示。因此，信号放大电路42输出驱动信号Vg，该信号基于输入流信号VCT2放大到足够振幅以驱动SW5。然后，SW5输出将通过输出端C施加到负载20的电压。
图5是显示图4中所示的信号传送电路41的电路系统的框图。首先，将说明第一电平移位电路41b的电路系统。npn晶体管QA1的基极端通过电阻器RA1连接到输入端A，其输入控制信号CTL2。npn晶体管QA1的发射极端连接到输入端B，其输入参考电势GND。npn晶体管QA1的集电极端通过串联电阻器RA2和RA3连接到电平移位电源电路41a的输出线，其输出电平移位电势。电阻器RA2与npn晶体管QA1的集电极端串联，并且从电阻器RA3侧输入电平移位电势VA1。另外，第一电平移位电路41b从电阻器RA2和电阻器RA3之间的交接点输出流信号VCT1。
接下来，将说明第二电平移位电路41c的电路系统。pnp晶体管的QA2的基极端连接到电阻器RA2和RA3之间的交接点，其输入流信号VCT1。pnp晶体管的QA2的发射极端连接到电平移位电源电路41a的输出端，其输入电平移位电势VA1。pnp晶体管的QA2的集电极端通过串联电阻器RA4和RA5连接到输入端D。电阻器RA4与pnp晶体管的QA2的集电极端串联。电阻器RA5连接到输入端D，其输入参考电势Vss。第二电平移位电路41c从电阻器RA4和RA5之间的交接点输出流信号VCT2。另外，如图5中所示，晶体管的QA2的基极端和发射极端之间的电势差称作VQA。
接下来，将说明上述预驱动电路32-2的操作。
图6是显示预驱动电路32-2的输入信号和输出信号实例的图。如图中所示，对于参考电势为GND的控制信号CTL2，脉冲VA和脉冲VB(振幅是3V～5V)提供到预驱动电路32-2。参考电势Vss也提供到预驱动电路32-2，该参考电势Vss从GND(0(零)V)变到-V1(-80V)或V2(80V)。
这里，将说明图6中所示参考电势Vss改变的目的。在图1中所示的显示设备中，在保持放电期间，保持放电需要通过交替地施加不同极性(+Vs/2，-Vs/2)的电压到每个显示线的公共电极X和扫描电极Y来执行。因此，正电压(+Vs/2)＝V2和负电压(-Vs/2)＝-V1交替地施加到负载20上的公共电极X。换句话说，作为输出元件的SW5的参考电势Vss从-V1改变到V2。另一方面，输出元件SW5’和扫描驱动器22的参考电势从-V1改变到V2，使得它们交替地施加正电压(+Vs/2)和负电压(-Vs/2)到负载20的扫描电极Y。
此时，分别施加到SW5和SW5’的参考电势Vss(-V1，V2)以这样一种方式施加，使得电压的相位彼此相反。也就是，当正电压(V2)施加到开关SW5时，负电压(-V1)施加到开关SW5’。因此，开关SW5和SW5’的输出使公共电极X和扫描电极Y之间的电势差保持在可以在公共电极X和扫描电极Y之间执行保持放电的电平。为了上述目的，参考电势Vss将通过图6中所示的时序而改变。
在图6中，VA1，VCT1，VQA，VCT2和Vg的改变将以参考电势Vss下所示的时间t1～t7的顺序来说明。
首先，在时间t1并且Vss＝0(零)V，电压Vcc到电容器CA的充电在电平移位电源电路41a中完成。因此，从电平移位电源电路41a输出的电平移位电势VA1，将大约为Vcc。npn晶体管QA1保持关闭，因为控制信号CTL2＝0(零)V。因此，第一电平移位电路41b连续输出大约为Vcc的流信号VCT1，并且该输出流信号VCT1将输入到pnp晶体管QA2的基极端。
此时，pnp晶体管QA2的基极端和发射极端之间的电势差VQA保持大约0(零)V，使得pnp晶体管QA2保持关闭。输入到输入端D的参考电势Vss也大约为0(零)V，其中输入端D通过电阻器RA4和RA5连接到pnp晶体管QA2的集电极端。因此，从第二电平移位电路41c输出的流信号VCT2是0(零)V。然后，在信号放大电路42中，0(零)V的参考电势Vss输入到参考端，并且0(零)V的输入信号VCT2输入到输入端。因此，信号放大电路42输出0(零)V作为驱动信号Vg。
接下来，在时间t2并且Vss＝-V1，电压Vcc+V1充电到电容器CA。在电平移位电源电路41a中，电平移位电势VA1仍然大约为Vcc。npn晶体管QA1关闭，因为控制信号CTL2是0(零)V。结果，第一电平移位电路41b连续输出大约为Vcc的流信号VCT1，并且该输出流信号VCT1将输入到pnp晶体管QA2的基极端。
此时，pnp晶体管QA2的基极端和发射极端之间的电势差VQA保持大约0(零)V，使得pnp晶体管QA2保持关闭。输入到输入端D的参考电势Vss改变到-V1，其中输入端D通过电阻器RA4和RA5连接到pnp晶体管QA2的集电极端。因此，从第二电平移位电路41c输出的流信号VCT2根据参考电势Vss减少到-V1。然后，在信号放大电路42中，参考电势Vss＝-V1输入到参考端，并且输入信号VCT2＝-V1输入到输入端，它们都作为相同的电势输入。因此，信号放大电路42输出-V1作为驱动信号Vg。
接下来，在时间t3，CTL2由脉冲VA起动。然后，在第一电平移位电路41b中，pnp晶体管QA1在脉冲VA通过电阻器RA1输入到pnp晶体管QA1基极端期间导通。因此，电平移位电势VA1和GND之间的电势差(大约为Vcc)由串联电阻器RA2和RA3之间的电阻值比分压。换句话说，从第一电平移位电路41b输出的流信号VCT1减少分压后的电势，从而形成图6中所示的脉冲VA-1。当脉冲VA下降(CTL2回到0(零)V)时，pnp晶体管QA1将关闭。因此，从第一电平移位电路41b输出的流信号VCT1回到Vcc，使得脉冲VA-1将下降。
然后，在第二电平移位电路41c中，在上述脉冲VA-1期间，由流信号VCT1下降的电压形成pnp晶体管QA2基极端和发射极端之间的电势差VQA，从而形成脉冲VA-2。由于该电势差VQA，pnp晶体管QA2将在脉冲VA-2期间导通。因此，由电平移位电势VA1从电阻器RA4侧提供的参考电势Vcc，和由参考电势Vss从电阻器RA5侧提供的电势-V1之间的电势差(Vcc+V1)，由串联电阻器RA4和RA5之间的电阻值比分压。从第二电平移位电路41c输出的流信号VCT2上升电阻器RA5从参考电势Vss＝-V1分压的电势从而形成脉冲VA-3。因此，信号放大电路42输出图6中所示的脉冲VA’作为驱动信号Vg，该信号从流信号VCT2的脉冲VA-3的电势和输入到参考端的参考电势Vss的电势-V1之间的电势差放大。
接下来，在时间t4，当参考电势Vss回到0(零)V，电平移位电源电路41a输出充电到电容器CA中的电势Vcc+V1作为电平移位电势VA1。npn晶体管QA1保持关闭，因为控制信号CTL2是0(零)V。因此，从第一电平移位电路41b输出的流信号VCT1增加到与VA1相同的电势，即Vcc+V1。从第一电平移位电路41b输出的该流信号VCT1将输入到pnp晶体管QA2的基极端。
此时，pnp晶体管的基极端和发射极端之间的电势差VQA保持大约0(零)V，使得pnp晶体管QA2保持关闭。输入到输入端D的参考电势Vss改变到0(零)V，其中输入端D通过电阻器RA4和RA5连接到pnp晶体管QA2的集电极端。因此，从第二电平移位电路41c输出的流信号VCT2将根据参考电势Vss增加到0(零)V。然后，从信号放大电路42输出的驱动信号Vg也将增加到0(零)V。
接下来，在时间t5，当参考电势Vss增加到V2时，电压Vcc+V1+V2充电到电平移位电源电路41a中的电容器CA，从而输出大约Vcc+V1+V2的电平移位电势VA1。npn晶体管QA1保持关闭，因为控制信号CTL2是0(零)V。因此，从第一电平移位电路41b输出的流信号VCT1增加到与VA1相同的电势，即Vcc+V1+V2。从第一电平移位电路41b输出的该流信号VCT1将输入到pnp晶体管QA2的基极端。
此时，pnp晶体管的基极端和发射极端之间的电势差VQA保持大约0(零)V，使得pnp晶体管QA2保持关闭。输入到输入端D的参考电势Vss增加到V2，其中输入端D通过电阻器RA4和RA5连接到pnp晶体管QA2的集电极端。因此，从第二电平移位电路41c输出的流信号VCT2根据参考电势Vss增加到V2。然后，在信号放大电路42中，参考电势Vss＝V2输入到参考端，并且输入信号VCT2＝V2输入到输入端，它们都作为相同的电势输入。结果，信号放大电路42输出V2作为驱动信号Vg。
接下来，在时间t6，CTL2由脉冲VB起动。然后，在第一电平移位电路41b中，pnp晶体管QA1在脉冲VB通过电阻器RA1输入到pnp晶体管QA1期间导通。因此，电平移位电势VA1和GND之间的电势差(大约为Vcc+V1+V2)由串联电阻器RA2和RA3之间的电阻值比分压。换句话说，从第一电平移位电路41b输出的流信号VCT1减少分压的电势，从而形成脉冲VB-1。当脉冲VB下降(CTL2回到0(零)V)时，pnp晶体管QA1将关闭。因此，从第一电平移位电路41b输出的流信号VCT1回到Vcc+V1+V2，使得脉冲VA-1将下降。
然后，在第二电平移位电路41c中，在上述脉冲VB-1期间，由下降的流信号VCT1形成pnp晶体管QA2基极端和发射极端之间的电势差VQA，从而形成脉冲VB-2。由于该电势差VQA，npn晶体管QA2将在脉冲VA-2期间导通。因此，由电平移位电势VA1从电阻器RA4侧提供的参考电势Vcc+V1+V2，和由参考电势Vss从电阻器RA5侧提供的电势V2之间的电势差(Vcc+V1)由串联电阻器RA4和RA5之间的电阻值比分压。从第二电平移位电路41c输出的流信号VCT2升高电阻器RA5从参考电势Vss＝V2分压的电势，从而形成脉冲VB-3。因此，信号放大电路42输出图6中所示的脉冲VB’作为驱动信号Vg，该信号从流信号VCT2的脉冲VB-3的电势和输入到参考端的参考电势Vss的电势V2之间的电势差放大。
接下来，在时间t7，当参考电势Vss回到0(零)V时，在电平移位电源电路41a中，充电到电容器CA中的电压的电势将是Vcc+V1。因此，电平移位电源电路41a输出电势Vcc+V1作为电平移位电势VA1。npn晶体管QA1保持关闭，因为控制信号CTL2是0(零)V。因此，从第一电平移位电路41b输出的流信号VCT1减少到电势Vcc+V1。从第一电平移位电路41b输出的该流信号VCT1将输入到pnp晶体管QA2的基极端。
此时，pnp晶体管QA2的基极端和发射极端之间的电势差VQA保持大约0(零)V，使得pnp晶体管QA2保持关闭。输入到输入端D的参考电势Vss改变到0(零)V，其中输入端D通过电阻器RA4和RA5连接到pnp晶体管QA2的集电极端。因此，从第二电平移位电路41c输出的流信号VCT2将根据参考电势Vss减少到0(零)V。然后，从信号放大电路42输出的驱动信号Vg也将减少到0(零)V。
上述电平移位电源电路41a配置有用作电平移位开关的二极管DA和用作电平移位电容器的电容器CA。但是电平移位电源电路41a不局限于该配置，使得可以使用任何电路，只要它能够根据如图6中所示的参考电势Vss的改变输出电平移位电势VA1。
如上所述，图1中所示的显示设备可以通过使用作为本发明实施方案的预驱动电路而稳定地驱动，即使从驱动控制电路31输入的输入信号CTL1，CTL2，CTL3和CTL4的参考电势不同于用于驱动输出元件SW4，SW5，SW4’和SW5’的信号输出线OUTB和OUTB’的参考电势。例如，如果用于驱动输出元件的信号输出线OUTB和OUTB’的参考电势在复位期间转向高电压，SW4和SW4’仍然保持在激活状态，从而仍然能够为显示设备(PDP设备)稳定地提供适当的复位电压。
图7是显示预驱动电路32-2另一个配置实例的框图。
图7中所示的预驱动电路32-2是图3A中所示进一步安装相位控制电路49的预驱动电路。
在图7中，相位控制电路49用于调节相位延迟，当控制信号从驱动控制电路31通过预驱动电路32-2提供，并且进一步提供到输出元件时，相位延迟在预驱动电路32-1～32-4之间发生。
也就是，当从驱动控制电路31提供的控制信号由信号传送电路41转换其参考电势，或者由信号放大电路42放大时，相位延迟在从预驱动电路输出的这些控制信号中发生，由于配置信号传送电路41和信号放大电路42的元件的分布。
相位控制电路49调节由信号传送电路41和信号放大电路42引起的相位延迟，使预驱动电路32-1和32-4之间的相位同步，并且将控制信号提供到每个输出元件。
相位控制电路49可以由例如，包括电容器和电阻器的时间常数控制电路来配置。相位延迟可以通过调节这些电容器和电阻器的电容和电阻值来调节。另外，相位控制电路49的参考电势是从输入端B提供的GND(0(零)V)。
图8A～图8C是显示相位控制电路49配置实例的图。
在图8A～图8C中，Iin是相位控制电路49的输入端，并且Iout是相位控制电路49的输出端。
图8A中所示的相位控制电路49配置有连接在输入端Iin和输出端Iout之间的可变电阻器R11，以及连接到输出端Iout和可变电阻器R11之间的交接点并且连接到GND的电容器C11。相位延迟通过改变可变电阻器R11的电阻值来调节。
图8B中所示的相位控制电路49配置有连接在输入端Iin和输出端Iout之间的电阻器R12，以及连接到输出端Iout和电阻器R12之间的交接点并连接到GND的可变电容器C12。相位延迟将通过改变可变电容器C12的电容来调节。
图8C中所示的相位控制电路49配置有电阻值可以电改变的体积电阻器R13，其连接在输入端Iin和输出端Iout之间，以及连接到输出端Iout和体积电阻器R13之间的交接点并连接到GND的电容器C13。变阻控制信号将从外部输入并且提供到体积电阻器R13，用于调节体积电阻器R13。相位延迟将通过由变阻控制信号改变体积电阻器R13的电阻值来调节。
因此，由于配置信号传送电路41和信号放大电路42的元件的分布而导致的相位延迟可以通过在预驱动电路中安装相位控制电路49来调节，从而使输出元件的操作稳定。
在图7中所示的预驱动电路32-2中，相控制电路49安装在信号传送电路41的前面。但是相位控制电路49也可以安装在信号传送电路41的后阶段。在这种情况下，相位控制电路的参考电势将是Vss。
图9是显示基于第一实施方案的AC-PDP驱动系统另一个配置实例的图。图9中所示的驱动系统基于图24中所示的驱动系统，作为本实施方案的预驱动电路安装于其中。在图9中，与图24中相同的元件指定相同的参考数字，使得重复的描述将省略。
在图9中，32-1～32-8是预驱动电路，其将分别从驱动控制电路31提供的控制信号的电压电平转换成开关SW4，SW5，SW4’和SW5’，以及晶体管Tr1～Tr4的参考电势，从而提供控制信号。换句话说，类似于图1中所示的预驱动电路，预驱动电路32-1～32-8将分别从驱动控制电路31’提供的控制信号的参考电势，从驱动控制电路31’的参考电势GND转换成输出元件的参考电势Vss，从而提供控制信号到这些输出元件。
在该图9中所示的驱动系统中，开关SW4，SW5，SW4’和SW5’，以及晶体管Tr1～Tr4的参考电势根据驱动操作而改变，使得预驱动电路32-1～32-8分别为它们中的每个而安装。
如上所述，通过安装预驱动电路32-1～32-8到开关SW4，SW5，SW4’和SW5’，以及晶体管Tr1～Tr4中的每个，具有稳定参考电势的控制信号分别提供到开关SW4，SW5，SW4’和SW5’，以及晶体管Tr1～Tr4，使得每个输出元件将稳定地操作。
另外，上述预驱动电路中任何一个都可以用作图9中的预驱动电路32-1～32-8。
如上详细描述，根据本实施方案，预驱动电路中的信号传送电路41将从驱动控制电路31’提供的控制信号的参考电势GND转换成输出元件(开关SW4，SW5，SW4’和SW5’，以及晶体管Tr1～Tr4)的参考电势Vss。然后，信号放大电路42将这些控制信号放大并将它们提供到输出元件。
因此，即使驱动控制电路31’和控制信号的参考电势不同于输出元件的参考电势，也能够隔离参考电势并提供控制信号到输出元件。如果输出元件出现电压变化，能够防止对驱动控制电路31’产生影响。因此，等离子显示设备可以稳定地驱动，并且等离子显示设备的可靠性将提高。
另外，例如，在预驱动电路中安装相位控制电路49的情况下，当控制信号由信号传送电路41和信号放大电路42转换到输出元件的参考电势时出现的相位延迟可以调节，使得每个输出元件的操作时序可以同步，并且等离子显示设备可以稳定地驱动。
-第二实施方案-
接下来，将说明本发明的第二实施方案。
图10是显示基于第二实施方案的AC-PDP驱动系统的配置实例的图。此外，图10中所示的本实施方案的驱动系统可以应用于，例如，具有图22中所示的整体结构，以及具有图23A～23C所示的配置一个象素的单元结构的AC-PDP设备。另外，在该图10中，与图1中所示相同的元件指定相同的参考数字，使得重复的描述将省略。
在第二实施方案的驱动系统中，当预驱动电路安装到第一实施方案的驱动系统中每个输出元件时，一个预驱动电路分别安装到公共电极X侧和扫描电极Y侧。在这些预驱动电路中，每个输出元件的控制信号被转换，产生，并提供到每个输出元件。
在图10中，51是驱动控制电路，并且52和52’是预驱动电路。一个控制信号从驱动控制电路51分别提供到预驱动电路52和52’。该控制信号用于控制连接在预驱动电路52和52’后阶段的所有输出元件(开关SW4，SW5，SW4’和SW5’)。
预驱动电路52配置有一个信号传送电路53，一个信号转换电路54以及每个输出元件(在图10中，公共电极X侧的两个)的信号放大电路55-1和55-2。
信号传送电路53是将从驱动控制电路51提供的控制信号的参考电势转换成输出元件的参考电势，并且输出这些转换后的控制信号的电路。也就是，信号传送电路53将从驱动控制电路51提供的并且基于驱动控制电路51参考电势(GND)的控制信号的电压电平，转换成连接在预驱动电路52后阶段的输出元件的参考电势Vss。信号传送电路53可以使用图4和5中所示的电路来配置。
信号转换电路54根据电压电平被信号传送电路53转换成输出元件参考电势的控制信号，为连接在预驱动电路52后阶段的输出元件产生控制信号，并且通过适当的时序将它们提供到信号放大电路55-1和55-2。换句话说，信号转换电路54为连接在其后阶段的开关SW4和SW5产生两个控制信号，这基于电压电平被信号传送电路53转换成输出元件参考电势的控制信号，并且将它们分别提供到信号放大电路55-1和55-2。
信号放大电路55-1和55-2将由信号转换电路54分离并提供的控制信号放大到输出元件的驱动电平，并且将这些控制信号提供到开关SW4和SW5中的每个。
因为扫描电极Y侧的预驱动电路52’具有与公共电极X侧的预驱动电路52相同的结构，其描述省略。
图11是显示基于第二实施方案的AC-PDP驱动系统另一个配置实例的图。另外，在该图11中，与图9和24中所示相同的元件指定相同的参考数字，使得重复的描述将省略。
图11中所示的驱动系统是包括功率回收电路21和21’的驱动系统，类似于图10中所示的驱动系统，一个预驱动电路分别安装到公共电极X侧和扫描电极Y侧。在这些驱动电路中，每个输出元件的控制信号被转换，产生，并进一步提供到每个输出元件。
在图11中，56是驱动控制电路，57和57’是预驱动电路，并且它们中的每个具有与图10中所示的驱动控制电路51和预驱动电路52和52’相同的功能。
预驱动电路57配置有一个信号传送电路58，一个信号转换电路59以及每个输出元件(在图11中，公共电极X侧的四个)的信号放大电路60-1，60-2，60-3和60-4。
信号传送电路58是类似于图10中所示的信号传送电路53的电路，其将从驱动控制电路56提供的控制信号的参考电势转换成输出元件的参考电势，并且将这些转换后的控制信号输出到信号转换电路59。
信号转换电路59，类似于图10中所示的信号转换电路54，基于电压电平被信号传送电路58转换成输出元件参考电势的控制信号，为连接在预驱动电路57后阶段的输出元件产生控制信号，并且通过适当的时序将它们提供到信号放大电路60-1～60-4。换句话说，信号转换电路59基于电压电平被信号传送电路58转换成输出元件参考电势的控制信号，为连接在预驱动电路57后阶段的开关SW4，SW5和晶体管Tr1，Tr2产生四个控制信号，并且将它们提供到信号放大电路60-1～60-4中的每个。
信号放大电路60-1～60-4将由信号转换电路59分离并提供的控制信号放大到输出元件的驱动电平，并且将这些控制信号提供到开关SW4，SW5和晶体管Tr1，Tr2中的每个。
另外，扫描电极Y侧的预驱动电路57’具有与上述公共电极X侧的预驱动电路57相同的结构。
如上所述，根据第二实施方案，一个预驱动电路安装到公共电极X侧和扫描电极Y侧中的每侧，并且安装在预驱动电路内部信号传送电路的后阶段的信号转换电路，从提供的控制信号为连接到预驱动电路的每个输出元件分离控制信号，并且将它们提供到每个输出元件。
因此，通过较少数目的信号传送电路，而不是为每个输出元件安装预驱动电路，控制信号的参考电势可以与输出元件的参考电势隔离，然后控制信号提供到每个输出元件。结果，通过仅仅增加几个电路，等离子显示设备可以稳定地驱动，从而等离子显示设备的可靠性将提高。
-第三实施方案-
接下来，图1中所示的预驱动电路32-2的另一个示意配置将参考附图说明。
图12是显示图1中所示预驱动电路32-2的示意配置的框图。图12中所示的预驱动电路32-2输入CTL2作为参考电势为GND(第一参考电势)的控制信号，该信号从图1中所示的驱动控制电路31输出。然后预驱动电路32-2输出驱动信号Vg以驱动开关SW5(输出元件)，SW5的参考电势Vss(第二参考电势)不同于CTL2的参考电势GND。
首先，将说明由预驱动电路32-2驱动的开关SW5。作为输出元件的SW5是施加电压到负载20的n沟道型功率MOSFET。该n沟道型功率MOSFET的栅极端连接到随后描述的信号放大电路62的输出线(通过预驱动电路的输出端”Vo”)，并且输入从信号放大电路62输出的驱动信号Vg。开关SW5的漏极端连接到图1中所示的输出线OUTC，施加到负载20的电压输出到该输出线。开关SW5的源极端连接到提供参考电势Vss的Vss电源线。电容器Co的一端连接到Vcc电源线，并且电容器Co的另一端连接到Vss电源线。电压Vcc提供到电容器Co。因此，等于Vcc+Vss的电压Vcc1(输出电源电压)，出现在电容器Co的一端侧。
接下来，将说明包含于预驱动电路32-2中的端。在图12中，预驱动电路32-2包括输入端”VIN+”和”VIN-”，输出端”Vo”，电源端”Vd”和”Vc”，以及参考端”Vsub”和”Vs”。输入端”VIN+”输入来自驱动控制电路31的控制信号CTL2。输入端”VIN-”输入参考电压Vcnt(例如，2.5V)，其将作为与控制信号CTL2比较的参照。在本实施方案中，CTL2的振幅是GND～5V。
控制信号CTL2的电源电压Vdd(例如，5V)将提供到电源端”Vd”。开关SW5的参考电势Vss将从图1中所示的第二信号线OUTB提供到参考电势端”Vs”。参考电势Vsub将提供到参考电势端”Vsub”。Vsub是已整流的参考电势Vss，其通过随后描述的整流电路(衬底电势产生电路)63来整流。输出端”Vo”连接到SW5的栅极端并且输出用于驱动开关SW5的输出信号Vg。电源电压Vcc1提供到电源端”Vc”。电源电压Vcc1基于开关SW5的参考电势Vss，电源电压Vcc(+15～20V)加到其上。
接下来，将说明预驱动电路32-2的内部配置。如图12中所示，预驱动电路32-2配置有信号传送电路61，其将控制信号CTL2与参考电压Vcnt比较，并且输出基于比较结果根据电源电压Vcc1和衬底电势Vsub而电平移位的流信号VLS2，以及信号放大电路62，其将流信号VLS2放大。
接下来，将说明信号传送电路61。信号传送电路61包括连接到输入端”VIN+”的第一输入线。控制信号CTL2将输入到该第一信号线。信号传送电路61包括连接到输入端”VIN-”的第二输入线。参考电压Vcnt将输入到该第二输入线。信号传送电路61包括连接到电源端”Vd”的第一电源线。电源电压Vdd将输入到该第一电源线。信号传送电路61包括连接到参考电势端”Vsub”的第一参考电势线。衬底电势Vsub将输入到该第一参考电势。信号传送电路61包括连接到电源端”Vc”的第二电源线。电源电压Vcc1将提供到该第二电源线。信号传送电路61包括输出线，以输出基于CTL2的流信号VLS2，其参考电势由衬底电势Vsub和电源电压Vcc1电平移位。
通过上述配置，信号传送电路61将输入到输入端”VIN+”的CTL2和输入到输入端”VIN-”的参考电压Vcnt比较。如果CTL2超过参考电压Vcnt，信号传送电路61产生图13中所示的流信号VSL1，该流信号由输入到参考电势端Vsub的衬底电势Vsub电平移位。此外，VLS1由电源电压Vcc1和衬底电势Vsub电平移位，并且所产生的流信号VLS2将从输出线输出。
接下来，将说明信号放大电路62。信号放大电路62包括连接到信号传送电路61输出线的输入线。流信号VLS2将输入到该输入线。信号放大电路62包括连接到电源端”Vc”的电源线。电源电压Vcc1将提供到该电源线。信号放大电路62包括连接到参考电势端”Vs”的参考电势线。参考电势Vss将输入到该参考电势线。信号放大电路62包括连接到开关SW5栅极端的输出线。驱动信号Vg将从该输出线输出，其中驱动信号Vg是从信号传送电路61输入的放大信号VLS2。通过上述配置，信号放大电路62将从信号传送电路61输出的流信号VLS2放大，并且将驱动信号Vg输出到开关SW5的栅极端。
接下来，将说明整流电路63。整流电路63包括连接到Vss电源线的输入端。参考电势Vss将提供到该输入线。整流电路63包括连接到参考电势端“Vsub”的输出线。衬底电势Vsub将从该输出线提供。如上所述，整流电路63将从-Vs/2周期性地改变到Vs/2的参考电势Vss整流，以产生电势恒定在-Vs/2的衬底电势Vsub。
如果从流信号电路61输出的流信号VLS2的振幅足够驱动开关SW5，信号放大电路62可以省略。
接下来，将说明预驱动电路32-2的输入/输出信号的实例。输入到输入端”VIN”的CTL2是矩形脉冲信号(振幅是5V)，其参考电势是GND(0(零)V)。输入到输入端”VIN-”的参考电压Vcnt基于作为参考电势的GND，并且其电压值恒定在2.5V。输入到参考电势端”Vsub”的衬底电势Vsub恒定在参考电势Vss最低值的电势-Vs/2。
如上所述，参考电势Vss取三个值GND(0(零)V)，-Vs/2(负电压)，和Vs/2(正电压)中的一个。参考电势Vss周期性地改变到上面三个值中的任意一个。然后，预驱动电路32-2输出驱动信号Vg，其参考电势将根据输入控制信号CTL23为Vss。因此，图1中所示的输出元件(SW4，SW5)的输出形成图25中所示的波形。
在预驱动电路32-2中，当CTL2＝0(零)V输入到输入端”VIN+”时，驱动信号Vg表现与参考电势Vss相同的电势。当输入到输入端”VIN+”具有指定脉冲宽度的CTL2具有比输入到输入端”VIN-”的参考电势Vcnt更高的电压值时，从预驱动电路32-2输出的驱动信号Vg表现比参考电势Vss高出电源电压Vcc的电势，以及与CTL2相同的脉冲宽度。
接下来，将说明配置于预驱动电路32-2中的信号传送电路61的示意配置和整流电路63的电路系统实例。
图13是显示图12中所示信号传送电路61的示意配置的框图。如图13中所示，信号传送电路61配置有比较电路61a，输入电平移位电路61b，以及输出电平移位电路61c。比较电路61a的电源端和输入电平移位电路61b的电源端连接到预驱动电路32-2的电源端”Vd”(第一电源线)，其提供电源电压Vdd。比较电路61a的输入端”+”连接到预驱动电路32-2的输入端”VIN+”(第一输入线)，其输入控制信号CTL2。比较电路61a的输入端”-”连接到预驱动电路32-2的输入端”VIN-”(第二输入线)，其输入用于与控制信号CTL2比较的参考电压Vcnt(参考电压信号)。
比较电路61a，输入电平移位电路61b，和输出电平移位电路61c的参考电势端连接到预驱动电路32-2的参考电势端”Vsub”(第一参考电势线)，其提供衬底电势Vsub。比较电路61a的输出端连接到输入电平移位电路61b的输入端(输出线)，显示比较结果的信号输出到该输出端。输入电平移位电路61b的输出端连接到输出电平移位电路61c的输入端(输出线)，流信号VSL1输出到该输出端。输出电平移位电路61c的电源端连接到预驱动电路32-2的电源端”Vc”(第二电源线)，其提供电源电压Vcc1。输出电平移位电路61c的输出端连接到信号放大电路62的输入端，流信号VLS2输出到该输出端。
通过上述配置，比较电路61a将输入到输入端”VIN+”的CTL2和输入到输入端”VIN-”的参考电压Vcnt比较。在CTL2超过参考电压Vcnt的情况下，H电平信号将输出。在CTL2不超过参考电压Vcnt的情况下，L电平信号将输出。根据来自比较电路61a的输出信号，输入电平移位电路61b产生流信号VLS1，该流信号根据输入到参考电势端”Vsub”的衬底电势Vsub而电平移位，并且输出该流信号VLS1。然后，输出电平移位电路61c根据电源电压Vcc1和衬底电势Vsub，将从输入电平移位电路61b输出的VLS1电平移位，并且输出流信号VLS2到输出线。
接下来，将说明图13中所示的整流电路63的电路系统实例。如图13中所示，整流电路63配置有二极管Dsub和电容器Csub。二极管Dsub的阴极端连接到提供参考电势Vss的Vss电源线。二极管Dsub的阳极端连接到电容器Csub的一端。电容器Csub的另一端连接到GND。二极管Dsub和电容器Csub之间的交接点连接到预驱动电路32-2的参考电势端”Vsub”，衬底电势Vsub输出到该参考电势端。
通过上述配置，整流电路63将从-Vs/2周期性地改变到Vs/2的参考电势Vss整流，以产生电势大约恒定在-Vs/2的衬底电压Vsub。例如，如果电容器Csub的电势在初始条件下是GND(0(零)V)，二极管Dsub将不让参考电势Vss从0(零)到Vs/2的电势改变通过到电容器Csub，然而从0(零)到-Vs/2的改变将提供到电容器Csub。当电容器Csub的电势达到-Vs/2时，通过二极管Dsub的电流将停止。因此，根据电势-Vs/2的电荷存储到电容器Csub中，使得整流电路63输出恒定在电压-Vs/2的衬底电势Vsub。
如上所述，通过具有比较电路61a，输入电平移位电路61b，以及输出电平移位电路61c的配置，信号传送电路61产生流信号VLS2，该流信号根据参考电势为GND的控制信号CTL2的改变而电平移位到电源电压Vcc1和衬底电势Vsub，并且输出该流信号VLS2。另外，信号放大电路62和作为输出元件的开关SW5与图12中相同。从而，信号放大电路62将从信号传送电路61输出的流信号VLS2放大到足够振幅以驱动SW5，并且输出放大后的信号作为驱动信号Vg。然后，开关SW5将由驱动信号Vg导通和/或关闭以输出电压到连接漏极端的输出线OUTC，从而电压将施加到负载20。
接下来，上述预驱动电路32-2的电路系统实例将参考附图说明。
图14是显示图13中所示预驱动电路32-2的电路系统实例的图。首先，将说明配置于信号传送电路61中的比较电路61a，输入电平移位电路61b，和输出电平移位电路61c的电路系统。如图14中所示，比较电路61a配置有pnp晶体管Q1和pnp晶体管Q2。pnp晶体管Q1的基极连接点连接到输入端”VIN+”，其输入控制信号CTL2。pnp晶体管Q1的发射极端通过电阻器R1连接到电源端”Vd”，其提供电源电压Vdd。pnp晶体管Q1的集电极端连接到参考电势端”Vsub”，其提供衬底电势Vsub。
pnp晶体管Q2的基极端连接到输入端”VIN-”，其输入参考电压Vcnt。pnp晶体管Q2的发射极端连接到晶体管Q1的发射极端和电阻器R1的交接点，其提供电源电压Vdd。pnp晶体管Q2的集电极端连接到npn晶体管Q3的集电极端。
如图14中所示，输入电平移位电路61b配置有pnp晶体管Q2，npn晶体管Q3，电阻器R1，和电阻器R2。此外，输入电平移位电路61b和比较电路61a共享pnp晶体管Q2。这里，pnp晶体管Q2和电阻器R1如上述连接，并且npn晶体管Q3的基极端连接到npn晶体管Q4的基极端。pnp晶体管Q2的集电极端和npn晶体管Q3的集电极端之间的交接点连接到npn晶体管Q3的基极端和npn晶体管Q4的基极端的交接点。因此，输入电平移位电路61b输出流信号VLS1。npn晶体管Q3的发射极端通过电阻器R2连接到参考电势端”Vsub”，其提供衬底电势Vsub。
如图14中所示，输出电平移位电路61c配置有npn晶体管Q4，pnp晶体管Q5，以及电阻器R3和R4。npn晶体管Q4的发射极端通过电阻器R3连接到参考电势端”Vsub”，其提供衬底电势Vsub。npn晶体管Q4的集电极端连接到pnp晶体管Q5的集电极端。pnp晶体管Q5的基极端连接到pnp晶体管Q6的基极连接点。npn晶体管Q4的集电极端和pnp晶体管Q5的集电极端之间的交接点连接到pnp晶体管Q5的基极端和pnp晶体管Q6的基极端之间的交接点。通过上述配置，输出电平移位电路61c输出流信号VLS2。因此，pnp晶体管Q5的发射极端通过电阻器R4连接到电源端”Vc”，其提供电源电压Vcc1。
接下来，将说明信号放大电路62的电路系统。如图14中所示，信号放大电路62配置有电阻器R5和R6，pnp晶体管Q6，反相器INV，n沟道型MOSFET Q7和n沟道型MOSFET Q8。pnp晶体管Q6的发射极端通过电阻器R5连接到电源端”Vc”，其提供电源电压Vcc1。pnp晶体管Q6的集电极端通过电阻器R6连接到参考电势端”Vs”，其提供参考电势Vss。pnp晶体管Q6的集电极端和电阻器R6之间的交接点连接到反相器INV的输入端和n沟道型MOSFET Q7的栅极端。
n沟道型MOSFET Q7的漏极端连接到电源端”Vc”，其提供电源电压Vcc1。n沟道型MOSFET Q7的源极端连接到n沟道型MOSFETQ8的漏极端。n沟道型MOSFET Q8的栅极端连接到反相器INV的输出端。n沟道型MOSFET Q8的源极端连接到参考电势端”Vs”，其提供参考电势Vss。n沟道型MOSFET Q7的源极端和n沟道型MOSFET Q8的漏极端之间的交接点连接到输出端”Vo”，其输出驱动信号Vg以驱动开关SW5。通过上述配置，从信号传送电路61提供的流信号VLS2被放大，并且驱动信号Vg输出到开关SW5的栅极端。
接下来，将说明上述预驱动电路32-2的操作。
图15是显示图14中所示预驱动电路32-2的输入信号和输出信号实例的图。如图15中所示，对于参考电势为GND的控制信号CTL2的情况，脉冲VA和脉冲VB(振幅为3V～5V)提供到预驱动电路32-2的输入端”VIN+”，并且具有从GND(0(零)V)到-Vs/2(-80V)或Vs/2(80V)改变的参考电势Vss也提供到预驱动电路32-2，预驱动电路32-2的操作将如下说明。
这里，将说明图15中所示参考电势Vss改变的目的。在图1中所示的显示设备中，在保持放电期间，保持放电需要通过交替地施加不同极性(+Vs/2，-Vs/2)的电压到每个显示线的公共电极X和扫描电极Y来执行。因此，正电压+Vs/2和负电压-Vs/2交替地施加到负载20上的公共电极X。换句话说，作为输出元件的SW5的参考电势Vss从-Vs/2改变到Vs/2。另一方面，作为输出元件的开关SW5’和扫描驱动器22的参考电势从-Vs/2改变到Vs/2，使得它们交替地施加正电压+Vs/2和负电压-Vs/2到负载20上的扫描电极Y。
此时，分别施加到开关SW5和SW5’的参考电势Vss以这样一种方式施加，使得电压的相位彼此相反。也就是，当正电压(Vs/2)施加到开关SW5时，负电压(-Vs/2)施加到开关SW5’。因此，开关SW5和SW5’的输出使公共电极X和扫描电极Y之间的电势差保持在可以在公共电极X和扫描电极Y之间执行保持放电的电平。为了上述目的，参考电势Vss将通过图15中所示的时序而改变。
接下来，在图15中，根据图13或图14中电路系统中所示的CTL2和Vss的改变，信号Vsub，VLS1，VLS2，Q6V，和Vg的改变的预驱动电路32-2的操作将参考图15以t1～t7的顺序说明。以下，除非描述为参看图13，说明指图14中所示的电路。
首先，在时间t1并且Vss＝0(零)V，图13中所示的整流电路63的输出是Vsub＝0(零)V，并且Vcc1等于Vcc，由于图13中所示的电容器Co。因为时间是t1并且CTL2是0(零)V，pnp晶体管Q1将导通，并且晶体管Q2保持关闭。因此，npn晶体管Q3保持关闭，并且从输入电平移位电路61b输出的流信号VSL1是0(零)V。然后npn晶体管Q4保持关闭，并且pnp晶体管Q5也保持关闭。因此从信号传送电路61输出的流信号VLS2将大约为等于Vcc的Vcc1。
因为流信号VLS2大约为Vcc，pnp晶体管Q6保持关闭。然后，作为pnp晶体管Q6输出信号的Q6V等于Vss的电势，即0(零)V。因此，n沟道型MOSFET Q7保持关闭，并且n沟道型MOSFET Q8导通，使得来自信号放大电路62的输出信号Vg将为0(零)V。
接下来，在时间t2并且在Vss改变到-Vs/2的情况下，整流电路63中的电容器C2将用电压-Vs/2充电，所以Vsub将大约为-Vs/2。Vcc1等于Vcc-Vs/2。因为时间是t2并且CTL2仍然为0(零)V，pnp晶体管Q1保持导通，并且pnp晶体管Q2保持关闭。因为Vsub大约为-Vs/2，形成npn晶体管Q3的基极端和发射极端之间的电势差，使得npn晶体管Q3将暂时导通。当npn晶体管Q3基极端的电压变成与Vsub相同的电压时，npn晶体管Q3将关闭。因此，从输入电平移位电路61b输出的流信号VLS1将为与Vsub相同的电压。类似地，npn晶体管Q4将暂时导通，使得npn晶体管Q4的集电极端大约为与Vsub相同的电压。然后，npn晶体管Q4将与npn晶体管Q3同时关闭。
接下来，pnp晶体管Q5基极端的电势变成大约为-Vs/2的Vsub。然后，由于pnp晶体管Q5的基极端和发射极端之间的电势差Vcc1＝Vcc-Vs/2，pnp晶体管Q5暂时导通。当pnp晶体管Q5基极端的电势变成大约为Vcc1＝Vcc-Vs/2时，pnp晶体管Q5将关闭。然后信号传送电路61输出大约为Vcc-Vs/2的流信号VLS2。因为流信号VLS2大约为Vcc-Vs/2，pnp晶体管Q6保持关闭。pnp晶体管Q6的输出信号Q6V将为与Vss相同的电势，即-Vs/2。结果，n沟道型MOSFET Q7将关闭，并且n沟道型MOSFET Q8将导通，使得信号放大电路62的输出信号将为Vg＝-Vs/2。
接下来，在时间t3，CTL2以脉冲VA升高。在比较电路61a中，因为脉冲VA的电压值超过输入到输入端”VIN-”的恒定电压Vcnt，pnp晶体管Q1将关闭，并且pnp晶体管Q2将导通。因此，npn晶体管Q3将导通，并且从输入电平移位电路61b输出的流信号VLS1的电压值改变到Vsub和Vdd之间与经过电阻器R2的电压下降相对应的电压值，以形成图15中所示的脉冲VA1(上升信号)。
因为npn晶体管Q3导通，npn晶体管Q4将导通。然后pnp晶体管Q5将导通。因此，从信号传送电路61输出的流信号VLS2的电压值改变到Vsub和Vcc1(-Vs/2和Vcc-Vs/2)之间与经过电阻器R3的电压下降相对应的电压值，以形成图15中所示的脉冲VA2(下降信号)。因为pnp晶体管Q5导通，pnp晶体管Q6将导通。因此，作为pnp晶体管Q6输出信号的Q6V改变到Vsub和Vcc1(-Vs/2和Vcc-Vs/2)之间由电阻器R5和R6分压的电压值，以形成图15中所示的脉冲VA3。
因此，n沟道型MOSFET Q7将导通，并且n沟道型MOSFET Q8将关闭，使得信号放大电路62的输出信号改变到Vg＝Vcc-Vs/2，以形成图15中所示的脉冲VA4。当图15中所示的脉冲V4下降(CTL2回到0(零)V)时，每个脉冲VA1～VA4也将下降，并且预驱动电路32-2回到t2和t3之间的状态。
接下来，在时间t4，Vss将回到0(零)V。在图13中的整流电路63中，由于二极管Dsub的作用，电容器Csub的电压保持在-Vs/2，所以Vsub保持在-Vs/2。在时间t4，Vcc1等于Vcc。因为时间是t4并且控制信号仍然是0(零)V，pnp晶体管Q1保持导通，并且pnp晶体管Q2保持关闭。npn晶体管Q3也保持关闭。因此，从输入电平移位电路61b输出的流信号VLS1的电压值仍然是大约为-Vs/2的Vsub。类似地，npn晶体管Q4保持关闭。
接下来，pnp晶体管Q5将暂时导通，由于在电势为Vcc1＝Vcc的它的发射极端和电势为Vcc-Vs/2的它的基极端之间形成的电势差。pnp晶体管Q5将关闭，当它的基极端电势变成大约为Vcc1＝Vcc时。然后，从信号传送电路61输出的流信号VLS2将大约为Vcc。因为流信号VLS2大约为Vcc，pnp晶体管Q6保持关闭。pnp晶体管Q6的输出信号Q6V为与Vss相同的电势，即0(零)V。结果，n沟道型MOSFET Q7将关闭，并且n沟道型MOSFET Q8将导通，使得信号放大电路62的输出信号将为Vg＝0(零)V。
接下来，在时间t5，参考电势Vss将增加到Vs/2。在图13中的整流电路63中，由于二极管Dsub的作用，电容器Csub的电压保持在Vs/2，所以Vsub保持在-Vs/2。在时间t5，Vcc1等于Vcc+Vs/2。因为时间是t5并且控制信号CTL2仍然是0(零)V，pnp晶体管Q1保持导通，并且pnp晶体管Q2保持关闭。npn晶体管Q3也保持关闭。因此，从输入电平移位电路61b输出的流信号VLS1的电压值仍然是大约为-Vs/2的Vsub。类似地，npn晶体管Q4保持关闭。
接下来，pnp晶体管Q5将暂时导通，由于在电势为Vcc1＝Vcc+Vs/2的它的发射极端和电势为Vcc的它的基极端之间形成的电势差。pnp晶体管Q5将关闭，当它的基极端电势变成大约Vcc1＝Vcc+Vs/2时。然后，从信号传送电路61输出的流信号VLS2将大约为Vcc+Vs/2。因为流信号VLS2大约为Vcc+Vs/2，pnp晶体管Q6保持关闭。pnp晶体管Q6的输出信号Q6V为与Vss相同的电势，即+Vs/2。结果，n沟道型MOSFET Q7将关闭，并且n沟道型MOSFETQ8将导通，使得信号放大电路62的输出信号Vg将为+Vs/2。
接下来，在时间t6，CTL2以脉冲VB升高。在比较电路61a中，因为脉冲VB的电压值超过输入到输入端”VIN-”的恒定电压Vcnt，pnp晶体管Q1将关闭，并且pnp晶体管Q2将导通。因此，npn晶体管Q3将导通，并且从输入电平移位电路61b输入的流信号VLS1的电压值改变到Vsub和Vdd之间超过电阻器R2的电阻值的电压值，以形成图15中所示的脉冲VB1(上升信号)。
因为npn晶体管Q3导通，npn晶体管Q4将导通。然后，npn晶体管Q5也将导通。因此，从信号传送电路61输出的流信号VLS2的电压值改变到Vsub和Vcc1(-Vs/2和Vcc+Vs/2)之间超过电阻器R3的电阻值的电压值，以形成图15中所示的脉冲VB2(下降信号)。因为pnp晶体管Q5导通，pnp晶体管Q6将导通。因此，作为pnp晶体管Q6输出信号的Q6V改变到Vsub和Vcc1(+Vs/2和Vcc+Vs/2)之间由电阻器R5和R6分压的电压值，使得形成图15中所示的脉冲VB3。
因此，n沟道型MOSFET Q7将导通，并且n沟道型MOSFET Q8将关闭，使得信号放大电路62的输出信号改变到Vg＝Vcc+Vs/2，以形成脉冲VB4。当图15中所示的脉冲VA下降(CTL2回到0(零)V)时，每个脉冲VB1～VB4也将下降，并且预驱动电路32-2回到t5和t6之间的状态。
接下来，在时间t7，Vss将回到0(零)V。在图13中的整流电路63中，由于二极管Dsub的作用，电容器Csub的电压保持在-Vs/2，所以Vsub保持在-Vs/2。在时间t7，Vcc1等于Vcc。因为时间是t7并且控制信号CTL2仍然是0(零)V，pnp晶体管Q1保持导通，并且pnp晶体管Q2保持关闭。npn晶体管Q3也保持关闭。因此，从输入电平移位电路61b输出的流信号VLS1的电压值仍然是大约为-Vs/2的Vsub。类似地，npn晶体管Q4保持关闭。
接下来，pnp晶体管Q5保持关闭，因为它的基极端电势大约为Vcc+Vs/2。然后，从信号传送电路61输出的流信号VLS2保持大约为Vcc+Vs/2，所以pnp晶体管Q6关闭。pnp晶体管Q6的输出信号Q6V为与Vss相同的电势，即0(零)V。结果，n沟道型MOSFET Q7将关闭，并且n沟道型MOSFET Q8将导通，使得信号放大电路62的输出信号将为Vg＝0(零)V。
如上所述，图1中所示的显示设备可以通过使用作为本发明实施方案的预驱动电路来稳定地驱动，而防止过载电流充电到寄生二极管，其在提供衬底电势作为参考电势的衬底和晶体管之间出现，即使从驱动控制电路31输入的输入信号CTL1，CTL2，CTL3和CTL4的参考电势GND不同于用于驱动输出元件SW4，SW5，SW4’和SW5’的信号线OUTB和OUTB’的参考电势，此外，信号线OUTB和OUTB’的参考电势变成负电压值。
图16时显示预驱动电路32-2另一个配置实例的框图。
图16中所示的预驱动电路是图12中所示进一步安装时间常数电路51和恒压电路52的预驱动电路。
在图16中，时间常数电路51和恒压电路52用于调节相位延迟，当控制信号从驱动控制电路31通过预驱动电路32-2提供，并且进一步提供到输出元件时，相位延迟在预驱动电路32-1～32-4之间出现。另外，预驱动电路32-1，32-2和32-4的电路系统配置与预驱动电路32-2的相同。
也就是，当从驱动控制电路31提供的控制信号被信号传送电路61转换其参考电势或者被信号放大电路62放大时，相位延迟在从预驱动电路输出的这些控制信号中出现，由于配置信号传送电路61和信号放大电路62的元件的分布。
时间常数电路51和恒压电路52调节由信号传送电路61和信号放大电路62引起的相位延迟，使预驱动电路32-1和32-4之间的相位同步，并且提供控制信号到每个输出元件。
如图16中所示，时间常数电路51可以配置有电容器Cd和电阻器Rd。在时间常数电路51中，电阻器Rd串联地插到将输出信号CTL2输入到输入端”VIN+”的信号线。电容器Cd的一端连接到电阻器Rd和输入端”VIN+”之间的交接点。电容器Cd的另一端连接到地。根据上述配置，输入到预驱动电路32-2的控制信号CTL2将通过控制电容器Cd的电容值和电阻器Rd的电阻值来调节它的相位延迟。
恒压电路52是输出恒定电压的电路，并且其电压值可以控制。该恒压电路52的输出电压Vcnt将提供到输入端”VIN-”。因此，从时间恒定电路51逐渐上升的CTL2信号的随机电压值可以用作比较电压值Vcnt。也就是，转换比较电路61a输出的时序可以调节，使得预驱动电路32-2的输出时序可以控制。因此，时间常数电路51和恒压电路52的参考电势与控制信号相同，即GND(0(零)V)。
图17A是显示其中安装斜波产生电路53，代替图16中所示的时间常数电路51的配置实例的图。如图17B中所示，斜波产生电路53是当输入矩形波时产生并输出斜波的电路。因此，按时间比例增加的斜波的任何电压值可以设置为作为比较参照的电压值Vcnt，使得预驱动电路32-2中的延迟时间可以由电压值Vcnt调节。
这里，将说明图17A中所示的斜波产生电路53的电路系统。斜波产生电路53配置有反相器INV5，pnp晶体管Trd1，npn晶体管Trd2，电阻器Rd5，Rd6和Rd7，以及电容器Cd1。另外，斜波产生电路包括将输入控制信号CTL2的输入端IN，和输出斜波的输出端OUT。
npn晶体管Trd2的基极端通过反相器INV5连接到输入端IN，其输入反相后的CTL2。npn晶体管Trd2的发射极端连接到GND。npn晶体管Trd2的集电极端连接到pnp晶体管Trd1的发射极端，其输入来自pnp晶体管Trd1发射极端的输出信号。pnp晶体管Trd1的集电极端通过电阻器Rd5连接到电源端，其提供电源电压Vdd。电阻器Rd5和Rd7串联在电源端和GND之间，以驱动电源电压Vdd。
pnp晶体管Trd1的基极端连接到电阻器Rd5和Rd7之间的交接点，其提供电源电压Vdd的分压。npn晶体管Trd2的集电极端和pnp晶体管Trd1的发射极端之间的交接点连接到输出端OUT和电容器Cd1的一端。电容器Cd1的另一端连接到GND。
通过上述配置，斜波产生电路53输出电压随CTL2的升高而逐渐增加的斜波。下面将说明斜波产生电路53的操作。首先，当CTL2升高时，反相器INV5的输出将下降。然后，npn晶体管Trd2关闭，并且电容器Cd1开始储存npn晶体管Trd1的输出作为电荷。因此，电容器Cd1中产生的电压逐渐增加，并且它的电压值将通过输出端OUT输出作为斜波电压。
因此，由于配置信号传送电路61和信号放大电路62的元件的分布而引起的相位延迟，可以通过在预驱动电路32-2的输入侧，安装时间常数电路51或斜波产生电路53以及恒压电路52来调节，从而使输出元件的操作稳定。另外，时间常数电路51和斜波产生电路53的电路系统不局限于上述配置，具有相同功能的其它电路也可以使用。
此外，图9中所示作为第一实施方案的AC-PDP驱动系统的另一个配置实例可以用于本实施方案。
-第四实施方案-
接下来，作为第四实施方案的预驱动电路32a的示意配置将参考附图说明，该预驱动电路32a包括图1中所示的预驱动电路32-1和预驱动电路32-2的组合功能。该预驱动电路32a也包括防止开关SW4和SW5同时导通的同时导通防止功能。
图18是显示作为第四实施方案的预驱动电路32a的示意配置的图，该预驱动电路32a包括预驱动电路32-1和预驱动电路32-2的组合功能。
首先，将说明包含于预驱动电路32a中的端。在图18中，预驱动电路32a包括输入端”VIN1+”，”VIN1-”，”VIN2+”和”VIN2-”，输出端”Vo1”和”Vo2”，电源端”Vd”，”Vc1”和”Vc2”，参考电势端”Vsub”，”Vs1”和”Vs2”，以及控制信号端”CONT”。输入端”VIN1+”输入来自驱动控制电路31的控制信号CTL1。输入端”VIN2+”输入来自驱动控制电路31的控制信号CTL2。输入端”VIN1-”和”VIN2-”输入参考电势Vcnt1和Vcnt2，它们将作为与CTL1和CTL2比较的参考。另外，控制信号CTL1和CTL2的振幅是GND(0(零)V)～5V。
依赖于控制信号CTL1和CTL2的振幅的电源电压Vdd(例如，5V)将提供到电源端”Vd”。来自图1中所示第一信号线OUTA的开关SW4的参考电势Vss1将提供到参考电势端”Vs1”。来自图1中所示第二信号线OUTB的开关SW5的参考电势Vss2将提供到参考电势端”Vs2”。整流到参考电势Vss1和Vss2的最小电势的衬底电势Vsub将提供到参考电势端”Vsub”。
输出端”Vo1”输出驱动开关SW4的驱动信号Vg1。输出端”Vo2”输出驱动开关SW5的驱动信号Vg2。电源电压Vcc1将提供到电源端”Vc1”，其基于+15V～+20V的电源电压Vcc加到其上的SW4的参考电势Vss1。电源电压Vcc2将提供到电源端”Vc2”，其基于+15V～+20V的电源电压Vcc加到其上的SW5的参考电势Vss2。控制信号(H(高)：激活同时导通防止电路64，L(低)：停用同时导通防止电路64)将输入到控制信号端”CONT”。
这里，将说明同时导通防止电路64。如图18中所示，同时导通防止电路64包括两个输入端I1和I2，以及两个输出端O1和O2。当输入到输入端I1和I2的两个输入信号不同时导通(H电平)时，同时导通防止电路64从输出端O1和O2输出输入信号，而没有任何改变。当输入到输入端I1和I2的两个输入信号同时导通时，同时导通防止电路64从输出端O1和O2输出L电平信号。
图19是显示输入/输出信号实例的图，其显示同时导通防止电路64的操作。如图19中所示，当输入到输入端I1的信号处于H电平期间，输入到输入端I2的信号应该处于L电平期间。但是，如果噪声脉冲A在该时段出现，同时导通防止电路64输出L电平信号到两个输出端O1和O2。如上所述，可以防止从输出端O1和O2同时输出两个H电平信号，当到输入端I1和I2的输入信号都变成H电平时。安装该同时导通防止电路的目的在于防止开关SW4和SW5同时导通。
接下来，将说明预驱动电路32a的内部配置。如图18中所示，预驱动电路32a配置有比较电路(第一比较电路)61a1，比较电路(第二比较电路)61a2，第一输入电平移位电路61b1，第二输入电平移位电路61b2，第一输出电平移位电路61c1，第二输出电平移位电路61c2，信号放大电路(第一信号放大电路)62a，信号放大电路(第二信号放大电路)62b，以及同时导通防止电路(同时激活防止电路)64。另外，比较电路61a1，比较电路61a2，第一输入电平移位电路61b1和第二输入电平移位电路61b2的电源端连接到预驱动电路32a的电源端”Vd”，其提供电源电压Vdd。
比较电路61a1的输入端”+”连接到预驱动电路32a的输入端”VIN1+”，其输入控制信号CTL1。比较电路61a1的输入端”-”连接到预驱动电路32a的输入端”VIN1-”，其输入参考电压Vcnt1。比较电路61a2的输入端”+”连接到预驱动电路32a的输入端”VIN2+”，其输入控制信号CTL2。比较电路61a2的输入端”-”连接到预驱动电路32a的输入端”VIN2-”，其输入参考电压Vcnt2。
比较电路61a1的输出端连接到第一输入电平移位电路61b1，显示比较结果的信号将输出到该输出端。第一输入电平移位电路61b1的输出端连接到同时导通防止电路64的输入端I1，流信号VLS1a将输出到该输出端。同时导通防止电路64的输出端O1连接到第一输出电平移位电路61c1的输入端，流信号VLS1a将输出到该输出端，当不同时导通时没有任何改变。第一输出电平移位电路61c1的电源端连接到预驱动电路32a的电源端”Vc1”，其提供电源电压Vcc1。第一输出电平移位电路61c1的输出端连接到信号放大电路62a的输入端，流信号VLS2a将提供到该输出端。
比较电路61a2的输出端连接到第二输入电平移位电路61b2，显示比较结果的信号将输出到该输出端。第二输入电平移位电路61b2的输出端连接到同时导通防止电路64的输入端I2，流信号VLS1b将输出到该输出端。同时导通防止电路64的输出端O2连接到第二输出电平移位电路61c2的输入端，流信号VLS1b将输出到该输出端，当不同时导通时没有任何改变。第二输出电平移位电路61c2的电源端连接到预驱动电路32a的电源端”Vc2”，其提供电源电压Vcc2。第二输出电平移位电路61c2的输出端连接到信号放大电路62a的输入端，流信号VLS2b将提供到该输出端。
比较电路61a1，比较电路61a2，第一输入电平移位电路61b1，第二输入电平移位电路61b2，第一输出电平移位电路61c1，第二输出电平移位电路61c2的参考电势端连接到预驱动电路32a的参考电势端”Vsub”，其提供衬底电势Vsub。
参考电势端”Vsub”和参考电势端”Vs1”通过预驱动电路32a中的二极管Dsub1连接。二极管Dsub1的阴极端连接到参考电势”Vs1”，并且二极管Dsub1的阳极端连接到参考电势”Vsub”。类似地，参考电势端”Vsub”和参考电势端”Vs2”通过预驱动电路32a中的二极管Dsub2连接。二极管Dsub2的阴极端连接到参考电势”Vs2”，并且二极管Dsub2的阳极端连接到参考电势”Vsub”。另外，参考电势端”Vsub”的另一侧连接到电容器Csub的一侧，并且电容器Csub的另一侧连接到地。
因此，二极管Dsub1和二极管Dsub2阳极端侧的参考电势将是Vsub，并且二极管Dsub1阴极端侧的参考电势将是Vss1，而二极管Dsub2阴极端侧的参考电势将是Vss2。也就是，由参考电势Vsub操作的比较电路61a1，比较电路61a2，第一输入电平移位电路61b1，第二输入电平移位电路61b2，第一输出电平移位电路61c1，以及第二输出电平移位电路61c2的参考电势端连接到二极管Dsub1和Dsub2阳极端之间的交接点，以及参考电势端Vsub。信号放大电路62a的参考电势端连接到二极管Dsub1阴极端和参考电势端”Vs1”之间的交接点，其提供参考电势Vss1。信号放大电路62b的参考电势端连接到二极管Dsub2阴极端和参考电势端”Vs2”之间的交接点，其提供参考电势Vss2。
信号放大电路62a的电源端连接到电源端”Vc1”，其提供电源电压Vcc1。信号放大电路62a的电源端连接到电源端”Vc2”，其提供电源电压Vcc2。信号放大电路62a的输出端连接到输出端”Vo1”，从流信号VLS2a放大的驱动信号Vg1将输出到该输出端。信号放大电路62b的输出端连接到输出端”Vo2”，从流信号VLS2b放大的驱动信号Vg2将输出到该输出端。
通过上述配置，比较电路61a1将输入到输入端”VIN1+”的CTL1和输入到输入端”VIN1-”的参考电压Vcnt1比较。在CTL1超过参考电压Vcnt1的情况下，H电平信号将输出。在CTL1不超过参考电压Vcnt1的情况下，L电平信号将输出。基于来自比较电路61a1的输出信号，第一输入电平移位电路61b1产生流信号VLS1a，该信号根据输入到参考电势端”Vsub”的衬底电势Vsub而电平移位，并且输出该流信号VLS1a。然后，第一输出电平移位电路61c1根据电源电压Vcc1和衬底电势Vsub，将从第一输入电平移位电路61b1输出并经过同时导通防止电路64的VLS1a电平移位，并且输出流信号VLS2a。随后，信号放大电路62a将从第一输出电平移位电路61c1输出的流信号VLS2a放大，并且将基于电源电压Vcc1和参考电势Vss1的驱动信号Vg1输出到输出端”Vo1”。该驱动信号Vg1将输入到开关SW4的栅极端。
类似地，从输入端”VIN2+”输入的控制信号CTL2将通过预驱动电路32a的比较电路61a2，第二输入电平移位电路61b2，同时导通防止电路64，第二输出电平移位电路61c2，以及信号放大电路62b来处理，并且基于电源电压Vcc2和参考电势Vss2的驱动信号Vg2将输出。
如上所述，在具有不应该同时导通的图1和图9中所示的开关SW1～SW5和/或晶体管Tr1～Tr7组合的情况下，可以通过上述预驱动电路32a来防止同时导通。
接下来，下面将说明预驱动电路32a配置为作为图18中所示第四实施方案的IC(集成电路)，并且该IC配置的预驱动电路32a用来配置相当于图9中所示显示设备一部分(X侧驱动系统)的电路的情况。另外，用在本实施方案中的集成电路是加入p型杂质的半导体衬底(p型衬底)。
图20是显示配置有IC配置预驱动电路32a的驱动系统的示意配置的图。图20中所示驱动系统相当于作为图9中所示驱动系统一部分的X侧驱动系统。在图20中，预驱动电路32a-1～32a-4是图18中所示预驱动电路32a的IC配置电路。在图20中，与图9和18中所示相同的信号指定相同的参考数字，使得重复的描述将省略。图20中所示的驱动系统具有一些不同于图9中所示的驱动系统的配置，但是其功能是相当的。
首先，将说明图20中所示的输入信号和它们的输入目的。Vdc是大约为10V～12V的DC电源电压，其信号线连接到预驱动电路32a-1和32a-4的电源端”Vc2”。Vdc的信号线通过二极管Da连接到预驱动电路32a-1的电源端”Vc2”，其中二极管Da的阳极端在电源侧。HVIN是控制开关SW1的控制信号，其信号线连接到预驱动电路32a-1的输入端”VIN1+”。FVIN是驱动开关SW2的信号，其信号线连接到预驱动电路32a-1的输入端”VIN2+”。CONT1～CONT4是控制是否激活同时导通防止电路的控制信号，其信号线连接到预驱动电路32a-1～32a-4中每个的控制信号端”CONT”。
Vfe是比信号线OUTB的电势高出电源电压Vcc的信号，其信号线连接到预驱动电路32a-2的电源端”Vc2”。此外，Vfe的信号线通过二极管Dc连接到预驱动电路32a-2的电源端”Vc1”，通过二极管Df连接到预驱动电路32a-3的电源端”Vc1”和”Vc2”，并且通过二极管Dg连接到预驱动电路32a-3的电源端”Vc1”。这里，二极管Dc，Df和Dg的阳极端位于电源侧。
CTL1是如上所述驱动开关SW4的控制信号，其信号线连接到预驱动电路32a-2的输入端”VIN1+”。CTL2是如上所述驱动开关SW5的控制信号，其信号线连接到预驱动电路32a-2的输入端”VIN2+”。LUIN是控制Tr1的控制信号，其信号线连接到预驱动电路32a-3的输入端”VIN1+”。LDIN是控制Tr2的控制信号，其信号线连接到预驱动电路32a-3的输入端”VIN2+”。BDPIN是控制开关SW3p的控制信号，其信号线连接到预驱动电路32a-4的输入端”VIN1+”。BDNIN是控制开关SW3n的控制信号，其信号线连接到预驱动电路32a-4的输入端”VIN2+”。
控制信号HVIN，FVIN，LUIN，LDIN，BDPIN，BDNIN，CONT1～CONT4，CTL1和CTL2是从图9中所示的驱动控制电路31’输出的信号。保持源电压Vsus是连接到开关SW1漏极端的DC电压。在预驱动电路32a-1～32a-4的每个中，电源端”Vc1”和参考电势端”Vs1”通过电容器Co相连接，并且电源端”Vc2”和参考电势端”Vs2”也通过另一个电容器Co相连接。电源电压Vdd分别连接到预驱动电路32a-1～32a-4中每个的电源端”Vd”。
接下来，将说明配置驱动系统的每个元件及其连接点。电阻器R11和R12串联在电源电压Vdd和GND之间。因此，Vdd的分压在电阻器R11和R12之间的交接点处产生，其将作为比较电路61a1和61a2的比较参考(参考电压信号)。电阻器R11和R12之间的交接点连接到预驱动电路32a-1～32a-4每个中的输入端”VIN1-”和”VIN2-”。
开关SW1的栅极端连接到预驱动电路32a-1的输出端”Vo1”，并且该信号线指定为HVG。开关SW1的源极端连接到预驱动电路32a-1的参考电势端”Vs1”。开关SW1的源极端也通过二极管D1连接到开关SW2的漏极端。二极管D1的阳极端位于开关SW1侧。开关SW2的栅极端连接到预驱动电路32a-1的输出端”Vo2”，并且该信号线指定为FVG。开关SW2的源极端和预驱动电路32a-1的参考电势端”Vs2”连接到GND。
开关SW1的源极端和开关SW2的漏极端之间的交接点连接到电解电容器C1的正极端，并且该信号线指定为OUTA。信号线OUTA连接到开关SW4的漏极端。开关SW4的栅极端连接到预驱动电路32a-2的输出端”Vo1”，并且该信号线指定为CUG。开关SW4的源极端连接到预驱动电路32a-2的参考电势端”Vs1”。开关SW4的源极端也通过二极管Dd和De连接到开关SW5的漏极端。二极管Dd和De的阳极端位于开关SW4侧。二极管Dd的阴极端和二极管De的阳极端之间的交接点连接到负载20，并且该信号线指定为OUTC。
开关SW5的栅极端连接到预驱动电路32a-2的输出端”Vo2”，并且该信号线指定为CDG。开关SW5的源极端连接到预驱动电路32a-2的参考电势端”Vs2”，预驱动电路32a-4的参考电势端”Vs1”，以及电解电容器C1的负极端，并且该信号线指定为OUTB。信号线OUTA和OUTB通过串联电容器C2和C3相连接。信号线OUTA和OUTB也通过电解电容器C1相连接，所以电解电容器C1，串联电容器C2和C3处于并联的关系。
信号线OUTB和预驱动电路32a-2～32a-4的参考电势端”Vsub”通过二极管Dsub相连接。二极管Dsub的阴极端连接到信号线OUTB，并且二极管Dsub的阴极端与预驱动电路32a-2～32a-4的参考电势端”Vsub”之间的交接点通过电容器Csub连接到GND。衬底电势Vsub由电容器Csub和二极管Dsub形成。
开关SW4的源极端和二极管Dd的阳极端之间的交接点通过线圈L1和二极管D2连接到Tr1的源极端。Tr1的源极端和二极管D2的阳极端之间的交接点连接到预驱动电路32a-3的参考电势端”Vs1”。Tr1的栅极端连接到预驱动电路32a-3的输出端”Vo1”，并且该信号线指定为LUG。Tr1的漏极端连接到Tr2的源极端以及预驱动电路32a-3的参考电势端”Vs2”。
Tr1的漏极端和Tr2的源极端之间的交接点连接到串联的电容器C2和电容器C3之间的交接点。开关SW5的漏极端和二极管De的阴极端之间的交接点通过线圈L2和二极管D3连接到Tr2的漏极端。Tr2的栅极端连接到预驱动电路32a-3的输出端”Vo2”，并且该信号线指定为LDG。
开关SW3p的栅极端连接到预驱动电路32a-4的输出端”Vo1”，并且该信号线指定为BDPG。开关SW3p的源极端通过二极管Dp和Dn连接到开关SW3n的漏极端。开关SW3n的栅极端连接到预驱动电路32a-4的输出端”Vo2”，并且该信号线指定为BDNG。开关SW3p的漏极端，开关SW3n的源极端，以及预驱动电路32a-4的参考电势端”Vs2”连接到GND。二极管Dp的阴极端和二极管Dn的阳极端之间的交接点连接到信号线OUTB。
上述开关SW1，SW2，SW3p，SW3n，SW4，SW5，Tr1和Tr2是n沟道型功率MOSFET。但是开关不局限于该类型，所以IGBT等也可以使用。在图9中，开关SW3配置有n沟道型功率MOSFET和p沟道型功率MOSFET，然而在图20中开关SW3p和SW3n都是n沟道型功率MOSFET。通过对开关SW3p使用开态电阻低于p沟道型功率MOSFET的n沟道型功率MOSFET，可以减少功耗。
接下来，将说明已参考图20描述的驱动系统的操作。
图21是显示操作波形的图，其用于说明图20中所示的驱动系统在保持放电期间的操作。在保持放电期间，图20中所示的驱动系统通过图21中所示作为一个周期的t1～t11的操作，重复执行保持放电，施加电压(+Vs/2～-Vs/2)到公共电极X。图21显示信号线OUTA，OUTB，OUTC，HVG，FVG，BDPG，BDNG，CUG，CDG，LUG和LDG的信号波形。
首先，作为控制信号HVIN，与图21中所示信号线HVG的信号波形相同的信号将输入到预驱动电路32a-1的输入端”VIN1+”。然后，图21中所示的与电源电压Vdc和参考电势Vss相对应的信号将输出到信号线HVG，其连接到预驱动电路32a-1的输出端”Vo1”。因此，开关SW1将在t1导通，并且在t6关闭。另外，作为控制信号FVIN，与图21中所示信号线FVG的信号波形相同的信号将输入到预驱动电路32a-1的输入端”VIN2+”。然后，图21中所示的与电源电压Vdc和参考电势GND相对应的信号将输出到信号线FVG，其连接到预驱动电路32a-1的输出端”Vo2”。因此，开关SW2将在t1关闭，并且在t6导通。通过如上导通/关闭开关SW1和SW2，信号线OUTA在t1上升到Vs/2，并且在t6从Vs/2下降到GND。
作为控制信号CTL1，与图21中所示信号线CUG的信号波形相同的信号将输入到预驱动电路32a-2的输入端”VIN1+”。然后，图21中所示的与电源电压Vfe相对应的信号将输出到信号线CUG，其连接到预驱动电路32a-2的输出端”Vo1”。因此，开关SW4将在t3导通，并且正好在t4前关闭，然后它将在t10导通，并且正好在t11前关闭。另外，作为控制信号CTL2，与图21中所示信号线CDG的信号波形相同的信号将输入到预驱动电路32a-2的输入端”VIN2+”。然后，图21中所示的与电源电压Vfe相对应的信号将输出到信号线CDG，其连接到预驱动电路32a-2的输出端”Vo2”。因此，开关SW5将在t3导通，并且正好在t4前关闭，然后它将在t10导通，并且正好在t11前关闭。
作为控制信号LUIN，与图21中所示信号线LUG的信号波形相同的信号将输入到预驱动电路32a-3的输入端”VIN1+”。然后，图21中所示的与电源电压Vfe相对应的信号将输出到信号线LUG，其连接到预驱动电路32a-3的输出端”Vo1”。因此，Tr1将在t2导通，并且正好在t3后关闭，然后它将在t9导通，并且正好在t10后关闭。另外，作为控制信号LDIN，与图21中所示信号线LDG的信号波形相同的信号将输入到预驱动电路32a-3的输入端”VIN2+”。然后，图21中所示的与电源电压Vfe相对应的信号将输出到信号线LDG，其连接到预驱动电路32a-3的输出端”Vo2”。因此，Tr2将在t4导通，并且正好在t5后关闭，然后它将在t7导通，并且正好在t8后关闭。另外，上述“正好…前”和“正好…后”意味着0.1μs～1μs。
作为控制信号BDPIN，与图21中所示信号线BDPG的信号波形相同的信号将输入到预驱动电路32a-4的输入端”VIN1+”。然后，图21中所示的与电源电压Vfe相对应的信号将输出到信号线BDPG，其连接到预驱动电路32a-4的输出端”Vo1”。因此，开关SW3p将在t1导通，并且在t6关闭。另外，作为控制信号BDNIN，与图21中所示信号线BDNG的信号波形相同的信号将输入到预驱动电路32a-4的输入端”VIN2+”。然后，图21中所示的与电源电压Vdc和参考电势GND相对应的信号将输出到信号线BDNG，其连接到预驱动电路32a-4的输出端”Vo2”。因此，开关SW3n将一直导通。
通过导通/关闭开关SW4，SW5，Tr1，Tr2，SW4p和SW3n，信号线OUTB在t1从-Vs/2上升到GND，并且在t6从GND下降到-Vs/2。信号线OUTC在t2和t3之间从GND上升到Vs/2，并且在t4和t5之间从Vs/2下降到GND，然后它在t7和t8之间从GND下降到-Vs/2，并且在t9和t10之间从-Vs/2上升到GND。保持放电通过施加这些信号到公共电极X来执行。
在上述实施方案中，提供到预驱动电路32a-1～32a-4中每个的参考电势端”Vsub”的电势Vsub为电势Vss(第二参考电势)的最小电势(-Vs/2)，但是Vsub不局限于该电势。换句话说，从整流电路63提供到预驱动电路32a-1～32a-4中每个的参考电势端”Vsub”的电势Vsub被控制，使得低于提供到参考电势端”Vs1”和”Vs2”的电势。因此，存在于p型衬底和元件例如SW4，SW5等之间的到寄生二极管的异常电流可以防止。另外，时间常数电路51和斜波产生电路53在上述实施方案中配置于预驱动电路32a的外部，但是它们也可以配置在预驱动电路的内部。
实施方案在所有方面将认为是说明性的而不是限制性的，因此，在权利要求书等价含意和范围内的所有改变也希望包括在内。本发明可以不背离其精神或本质特征而以其它具体形式来实施。
如至此所述的，根据本发明的预驱动电路其特征在于，驱动具有不同于输入信号第一参考电势的第二参考电势的输出元件。预驱动电路包括信号传送电路，其将具有第一参考电势的输入信号转换成与第二参考电势相对应的信号，并且输出信号到输出元件。因此，当输入信号的参考电势不同与作为驱动对象的输出元件的参考电势时，预驱动电路可以通过信号传送电路的处理，输出具有与第二参考电势对应的参考电势的信号，其中第二参考电势是输出元件的参考电势。
因此，通过采用本发明的预驱动电路，当输入信号的参考电势不同于输出元件的参考电势时，输入信号可以稳定地传送到输出元件。也就是，即使具有0V参考电势和3V～5V振幅的输入信号转向高电压，预驱动电路可以稳定地传送用于驱动输出元件的输入信号。
另外，本发明的驱动电路包括具有第二参考电势的输出元件，其中第二参考电势不同于输入信号的第一参考电势，以及信号传送电路，其将具有第一参考电势的输入信号转换成与第二参考电势相对应的信号，并且输出该信号到输出元件。因此，当输入信号的参考电势不同与作为驱动对象的输出元件的参考电势时，预驱动电路可以通过信号传送电路的处理，输出具有与第二参考电势相对应的参考电势的信号，其中第二参考电势是输出元件的参考电势。
此外，本发明的显示设备可以稳定地驱动驱动电路，当包括预驱动电路的驱动电路的输入信号不同于输出元件侧的参考电势时。因此，驱动电压可以适当地配置，并且图象质量将提高。
而且，根据本发明的预驱动电路其特征在于，驱动具有不同于输入信号第一参考电势的第二参考电势的输出元件。预驱动电路包括比较电路，其将输入信号和作为比较参考的参考电压信号比较，输入电平移位电路，其根据比较结果将具有第一参考电势的输入信号转换成与衬底电势相对应的第二信号并且输出该第二信号，输出电平移位电路，其将从输入电平移位电路输出的第二信号转换成与输出电源电压相对应的第三信号并且输出该第三信号，以及信号放大电路，其将从输出电平移位电路输出的第三信号放大成用于驱动输出元件的驱动信号。因此，当输入信号的参考电势不同于输出元件的参考电势，例如负电压时，输入信号的第一参考电势不需要为预驱动电路输入侧的衬底电势，因为输入信号将由比较电路处理。
因此，预驱动电路输入侧的衬底电势可以转换成与输出侧的第二参考电势相对应的电势，使得顺向电势不会出现于预驱动电路的寄生二极管。换句话说，到寄生二极管的异常电流可以防止，使得预驱动电路故障的可能性可以减少。

Claims (38)

1.一种预驱动电路，用于驱动具有不同于输入信号之第一参考电势的第二参考电势的输出元件，包括：
信号传送电路，其用于将具有第一参考电势的输入信号转换成与第二参考电势相对应的信号，并且将该信号传送到所述输出元件。
2.根据权利要求1的预驱动电路，其中所述信号传送电路包括：
电平移位电源电路，其用于基于指定电源电压和第二参考电势提供电平移位电势；
第一电平移位电路，其用于基于输入信号输出第一流信号，第一流信号与从所述电平移位电源电路输出的电平移位电势相对应；
第二电平移位电路，其用于基于从所述第一电平移位电路输出的第一流信号输出第二流信号，第二流信号与第二参考电势相对应。
3.根据权利要求2的预驱动电路，其中所述电平移位电源电路包括：
电平移位开关，其包括连接到恒定电压以提供指定电源电压的第一端，和连接到在所述第一电平移位电路和所述第二电平移位电路中提供的电势提供端的第二端；
电平移位电容器，其一端连接到所述电平移位开关和在所述第一电平移位电路和所述第二电平移位电路中提供的电势提供端之间的交接点，并且其另一端连接到参考电势线以提供第二参考电势。
4.根据权利要求3的预驱动电路，其中所述电平移位开关是二极管，其阳极端是第一端，并且其阴极端是第二端。
5.根据权利要求1的预驱动电路，其中第一参考电势是0(零)V，并且第二参考电势是所述输出元件的参考电势，其参考电势改变到多于两个电压值。
6.根据权利要求1的预驱动电路，其中第二参考电势是具有负和正电压值的交变电压。
7.根据权利要求3的预驱动电路，其中当电平移位电势低于指定电源电压从而充电所述电平移位电容器时，所述电平移位开关导通，并且当电平移位电势高于指定电源电压从而保持所述电平移位电容器中充电电压时，所述电平移位开关关闭。
8.一种驱动电路，包括：
输出元件，其具有不同于输入信号之第一参考电势的第二参考电势；
信号传送电路，其用于将具有第一参考电势的输入信号转换成与第二参考电势相对应的信号，并且将该信号传送到所述输出元件。
9.根据权利要求8的预驱动电路，其中所述信号传送电路包括：
电平移位电源电路，其用于基于指定电源电压和第二参考电势提供电平移位电势；
第一电平移位电路，其用于基于输入信号输出第一流信号，第一流信号与从所述电平移位电源电路输出的电平移位电势相对应；
第二电平移位电路，其用于基于从所述第一电平移位电路输出的第一流信号输出第二流信号，第二流信号与第二参考电势相对应。
10.一种驱动电路，包括：
输出元件，其用于提供电压到一个电极；
预驱动电路，其用于基于一个流信号而输出信号，该信号与所述输出元件的参考电势相对应，当所述输出元件的参考电势不同于传送到所述输出元件的流信号的参考电势时。
11.一种显示设备，包括：
多个电极，其用于施加电压以在显示单元中执行放电；
多个输出元件，其用于提供电压，电压对每个所述电极改变；
驱动控制电路，其用于输出控制所述输出元件的控制信号；
多个预驱动电路，其用于当控制信号的第一参考电势不同于所述输出元件的第二参考电势时，输出流信号到所述输出元件，该流信号基于从所述驱动控制电路输出的控制信号，并且与所述输出元件的第二参考电势相对应。
12.根据权利要求11的显示设备，其中一个显示板配置有这样一种状态的所述显示单元，其中基本上平行布置的第一电极和第二电极与基本上垂直于所述第一电极和所述第二电极布置的地址电极相对，在其间形成放电区域，并且所述输出元件驱动所述第一电极，所述第二电极，和所述地址电极。
13.一种预驱动电路，其用于驱动具有不同于输入信号之第一参考电势的第二参考电势的输出元件，包括：
比较电路，其用于将具有第一参考电势的输入信号和具有作为比较参考的电压值的参考电压信号相比较；
输入电平移位电路，其用于基于来自所述比较电路的比较结果，将具有第一参考电势的输入信号转换成与从第二参考电势产生的衬底电势相对应的第二信号，从而输出该第二信号；
输出电平移位电路，其用于将从所述输入电平移位电路输出的第二信号转换成与输出电源电压相对应的第三信号，从而输出该第三信号；
信号放大电路，其用于将从所述输出电平移位电路输出的第三信号放大，从而输出用于驱动所述输出元件的驱动信号。
14.根据权利要求13的预驱动电路，其中衬底电势低于第二参考电势。
15.根据权利要求13的预驱动电路，其中输出电源电压是具有不同于第二参考电势的恒定电势的电压值。
16.根据权利要求13的预驱动电路，其中所述信号放大电路根据第二参考电势，将从所述输出电平移位电路输出的第三信号放大。
17.根据权利要求13的预驱动电路，进一步包括衬底电势产生电路，其用于当第二参考电势变化时，通过将第二参考电势整流到第二参考电势的变化的最小电势来产生衬底电势。
18.根据权利要求13的预驱动电路，其中第一参考电势是0(零)V，并且参考电压信号的电压值在输入信号的最大值和0(零)V之间。
19.根据权利要求13的预驱动电路，进一步包括在所述比较电路输入侧的时间常数电路，其用于当输入信号通过所述时间常数电路来提供时，通过调节所述时间常数电路的时间常数或者参考电压信号的电压值来调节输入信号的传播延迟时间。
20.根据权利要求13的预驱动电路，进一步包括斜波产生电路，其用于在所述比较电路的输入侧产生斜波，从而当输入信号通过所述斜波产生电路来提供时，通过调节斜波的斜率或者参考电压信号的电压值来调节输入信号的传播延迟时间。
21.根据权利要求13的预驱动电路，其中所述比较电路，所述输入电平移位电路，所述输出电平移位电路，和所述信号放大电路形成于一个集成电路上。
22.根据权利要求21的预驱动电路，其中所述集成电路形成于加入p型杂质的半导体衬底上。
23.一种预驱动电路，其用于驱动具有不同于第一输入信号之第一参考电势的第二参考电势的第一输出元件，以及具有不同于第二输入信号之第三参考电势的第四参考电势的第二输出元件，包括：
第一比较电路，其用于将具有第一参考电势的第一输入信号和具有作为比较参考的电压值的第一参考电压信号比较；
第一输入电平移位电路，其用于基于来自所述第一比较电路的比较结果，将具有第一参考电势的第一输入信号转换成与从第二参考电势和第三参考电势产生的衬底电势相对应的第二信号，从而输出该第二信号；
第一输出电平移位电路，其用于将从所述第一输入电平移位电路输出的第二信号转换成与所述第一输出元件的第一输出电源电压相对应的第三信号，从而输出该第三信号；
第一信号放大电路，其用于将从所述第一输出电平移位电路输出的第三信号放大，从而输出用于驱动所述第一输出元件的驱动信号；
第二比较电路，其用于将具有第一参考电势的第二输入信号和具有作为比较参考的电压值的第二参考电压信号相比较；
第二输入电平移位电路，其用于基于来自所述第二比较电路的比较结果，将具有第一参考电势的第二输入信号转换成与衬底电势相对应的第四信号，从而输出该第四信号；
第二输出电平移位电路，其用于将从所述第二输入电平移位电路输出的第四信号转换成与所述第二输出元件的第二输出电源电压相对应的第五信号，从而输出该第五信号；
第二信号放大电路，其用于将从所述第二输出电平移位电路输出的第五信号放大，从而输出用于驱动所述第二输出元件的驱动信号。
24.根据权利要求23的预驱动电路，其中衬底电势低于第二参考电势和第三参考电势。
25.根据权利要求23的预驱动电路，其中第一输出电源电压是来自第二参考电势的恒定的电压值，并且第二输出电源电压是来自第三参考电势的恒定的电压值。
26.根据权利要求23的预驱动电路，其中所述第一信号放大电路根据第二参考电势将从所述第一输出电平移位电路输出的第三信号放大，并且所述第二信号放大电路根据第三参考电势将从所述第二输出电平移位电路输出的第五信号放大。
27.根据权利要求23的预驱动电路，进一步包括衬底电势产生电路，其用于当第二参考电势和第三参考电势变化时，通过将第二参考电势和第三参考电势整流到第二参考电势和第三参考电势的变化的最小电势来产生衬底电势。
28.根据权利要求23的预驱动电路，其中第一参考电势是0(零)V，第一参考电压信号的电压值在第一输入信号的最大值和0(零)V之间，并且第二参考电压信号的电压值在第二输入信号的最大值和0(零)V之间。
29.根据权利要求23的预驱动电路，其中当第一输入信号和第二输入信号通过时间常数电路来提供时，第一输入信号和第二输入信号的传播延迟时间通过调节所述时间常数电路的时间常数或者第一参考电压信号和第二参考电压信号的电压值来调节。
30.根据权利要求23的预驱动电路，其中当第一输入信号和第二输入信号通过斜波产生电路来提供时，第一输入信号和第二输入信号的传播延迟时间通过调节斜波的斜率或者第一参考电压信号和第二参考电压信号的电压值来调节。
31.根据权利要求23的预驱动电路，进一步包括同时激活防止电路，其用于防止从所述第一信号放大电路输出信号以激活所述第一输出元件的时间，和从所述第二信号放大电路输出信号以激活所述第二输出元件的时间之间的重叠。
32.根据权利要求31的预驱动电路，其中所述同时激活防止电路具有两个输入端，分别连接到所述第一输入电平移位电路和所述第二输入电平移位电路的输出端，并且具有两个输出端，分别连接到所述第一输出电平移位电路和所述第二输出电平移位电路的输入端。
33.根据权利要求23的预驱动电路，其中所述第一比较电路，所述第二比较电路，所述第一输入电平移位电路，所述第二输入电平移位电路，所述第一输出电平移位电路，所述第二输出电平移位电路，所述第一信号放大电路和所述第二信号放大电路形成于一个集成电路上。
34.根据权利要求33的预驱动电路，其中所述集成电路形成于加入p型杂质的半导体衬底上。
35.一种显示设备，包括：
多个电极，其用于在显示单元中施加电压；
多个输出元件，其用于提供电压，电压对每个所述电极而改变；
驱动控制电路，其用于输出具有第一参考电势的控制信号；
多个预驱动电路，包括比较电路，其用于当第一参考电势不同于所述输出元件的第二参考电势时，将具有第一参考电势的控制信号和具有作为比较参考的电压值的参考电压信号相比较；输入电平移位电路，其用于基于来自所述比较电路的比较结果，将具有第一参考电势的控制信号转换成与从第二参考电势产生的衬底电势相对应的第二信号，从而输出该第二信号；输出电平移位电路，其用于将从所述输入电平移位电路输出的第二信号转换成与输出电源电压相对应的第三信号，从而输出该第三信号；信号放大电路，其用于将从所述输出电平移位电路输出的第三信号放大，从而输出用于驱动所述输出元件的信号。
36.一种显示设备，包括：
保持电路，其包括用于输出正电压的保持脉冲的第一输出元件，和用于输出负电压的保持脉冲的第二输出元件；
驱动控制电路，其用于输出具有第一参考电势的控制信号；
多个预驱动电路，包括比较电路，其用于当第一参考电势不同于所述第一输出元件和所述第二输出元件的第二参考电势时，将具有第一参考电势的控制信号和具有作为比较参考的电压值的参考电压信号相比较；输入电平移位电路，其用于基于来自所述比较电路的比较结果，将具有第一参考电势的控制信号转换成与从第二参考电势产生的衬底电势相对应的第二信号，从而输出该第二信号；输出电平移位电路，其用于将从所述输入电平移位电路输出的第二信号转换成与输出电源电压相对应的第三信号，从而输出该第三信号；信号放大电路，其用于将从所述输出电平移位电路输出的第三信号放大，从而输出用于驱动所述第一输出元件和所述第二输出元件的信号。
37.一种显示设备，用于驱动作为电容负载的多个电极，以在显示单元中施加电压，包括：
第一开关，其一端连接到电源电压，该电源电压从正电压改变到负电压；
第二开关，其将所述第一开关连接到地；
第三开关，其将所述第一开关和所述第二开关之间的交接点连接到所述电容负载；
第四开关，其一端连接到地；
第五开关，其将所述第四开关的另一端连接到所述电容负载；
驱动控制电路，其用于输出具有第一参考电势的控制信号；
多个预驱动电路，包括比较电路，其用于在这样一种状态下其中所述第三开关和所述第五开关配置为场效应晶体管，当第一参考电势不同于所述第三开关和所述第五开关的第二参考电势时，将具有第一参考电势的控制信号和具有作为比较参考的电压值的参考电压信号相比较；输入电平移位电路，其用于基于来自所述比较电路的比较结果，将具有第一参考电势的控制信号转换成与从第二参考电势产生的衬底电势相对应的第二信号，从而输出该第二信号；输出电平移位电路，其用于将从所述输入电平移位电路输出的第二信号转换成与输出电源电压相对应的第三信号，从而输出该第三信号；信号放大电路，其用于将从所述输出电平移位电路输出的第三信号放大，从而输出用于驱动所述第三开关和所述第五开关的信号。
38.根据权利要求37的显示设备，进一步包括：
第六开关，其通过第一线圈连接到所述电容负载和所述第三开关之间的交接点；
第七开关，其通过第二线圈连接到所述电容负载和所述第五开关之间的交接点；
多个预驱动电路，包括比较电路，其用于在这样一种状态下其中所述第六开关和所述第七开关配置为场效应晶体管，当第一参考电势不同于所述第六开关和所述第七开关的第二参考电势时，将具有第一参考电势的控制信号和具有作为比较参考的电压值的参考电压信号比较；输入电平移位电路，其用于基于来自所述比较电路的比较结果，将具有第一参考电势的控制信号转换成与从第二参考电势产生的衬底电势相对应的第二信号，从而输出该第二信号；输出电平移位电路，其用于将从所述输入电平移位电路输出的第二信号转换成与输出电源电压相对应的第三信号，从而输出该第三信号；信号放大电路，其用于将从所述输出电平移位电路输出的第三信号放大，从而输出用于驱动所述第六开关和所述第七开关的信号。
CNB031106439A 2002-04-19 2003-04-18 预驱动电路，驱动电路和显示设备 Expired - Fee Related CN100392695C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002117953A JP3980924B2 (ja) 2002-04-19 2002-04-19 プリドライブ回路、ドライブ回路および表示装置
JP117953/2002 2002-04-19
JP2002220010A JP3947438B2 (ja) 2002-07-29 2002-07-29 プリドライブ回路および表示装置
JP220010/2002 2002-07-29

Publications (2)

Publication Number Publication Date
CN1452148A true CN1452148A (zh) 2003-10-29
CN100392695C CN100392695C (zh) 2008-06-04

Family

ID=29217984

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031106439A Expired - Fee Related CN100392695C (zh) 2002-04-19 2003-04-18 预驱动电路，驱动电路和显示设备

Country Status (5)

Country Link
US (1) US7102598B2 (zh)
EP (1) EP1359562A3 (zh)
KR (1) KR20030083605A (zh)
CN (1) CN100392695C (zh)
TW (1) TWI261216B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030349B (zh) * 2006-02-28 2011-04-13 三星Sdi株式会社 显示器面板的能量回收电路和驱动装置
CN104079281A (zh) * 2013-03-26 2014-10-01 富士通半导体股份有限公司 开关电路和半导体存储装置
CN107086022A (zh) * 2017-06-09 2017-08-22 京东方科技集团股份有限公司 一种信号转换电路、显示面板及显示装置
CN110450541A (zh) * 2018-11-30 2019-11-15 虹光精密工业（苏州）有限公司 利用电容特性操作的移位电路及其打印头与打印装置
CN110599969A (zh) * 2018-06-12 2019-12-20 夏普株式会社 电源电路和显示装置
CN113178174A (zh) * 2021-03-22 2021-07-27 重庆惠科金渝光电科技有限公司 一种栅极驱动模块、栅极控制信号的生成方法和显示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215089A (ja) * 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd 平面表示装置の駆動装置および駆動方法
JP2004274719A (ja) * 2003-02-18 2004-09-30 Fujitsu Hitachi Plasma Display Ltd プリドライブ回路、容量性負荷駆動回路及びプラズマディスプレイ装置
KR100499085B1 (ko) * 2003-05-22 2005-07-01 엘지전자 주식회사 에너지 회수회로 및 그의 구동방법
JP4620954B2 (ja) * 2004-02-20 2011-01-26 日立プラズマディスプレイ株式会社 駆動回路
JP4352937B2 (ja) * 2004-03-03 2009-10-28 セイコーエプソン株式会社 電源回路、電気光学装置および電子機器
JP2006047953A (ja) * 2004-06-28 2006-02-16 Fujitsu Hitachi Plasma Display Ltd 半導体集積回路、駆動回路及びプラズマディスプレイ装置
JP4538354B2 (ja) * 2005-03-25 2010-09-08 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
JP4955254B2 (ja) * 2005-10-31 2012-06-20 ルネサスエレクトロニクス株式会社 Ｐｄｐ駆動装置及び表示装置
JP4821358B2 (ja) 2006-02-15 2011-11-24 ミツミ電機株式会社 信号出力回路及び半導体集積回路
EP1826743A1 (en) * 2006-02-28 2007-08-29 Samsung SDI Co., Ltd. Energy recovery circuit and driving apparatus of plasma display panel
EP1847980A1 (en) 2006-04-19 2007-10-24 LG Electronics Inc. Plasma display apparatus and driving method thereof
JP2008268794A (ja) * 2007-04-25 2008-11-06 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
JP2010197878A (ja) * 2009-02-26 2010-09-09 Panasonic Corp 容量性負荷駆動装置及びｐｄｐ表示装置
JP5359804B2 (ja) * 2009-11-16 2013-12-04 ソニー株式会社 不揮発性半導体メモリデバイス
KR20110130189A (ko) * 2010-05-27 2011-12-05 페어차일드코리아반도체 주식회사 램프 파형 생성 장치 및 방법
JP5767660B2 (ja) * 2013-02-20 2015-08-19 株式会社東芝 Ｄｃ−ｄｃコンバータ
DE112013007288B4 (de) * 2013-08-01 2019-08-14 Hitachi, Ltd. Halbleitervorrichtung und Stromrichtvorrichtung
JP6295828B2 (ja) * 2014-05-23 2018-03-20 株式会社ノーリツ 制御装置
JP6569682B2 (ja) * 2014-10-16 2019-09-04 ソニー株式会社 送信装置および通信システム
CN107800654B (zh) * 2016-08-31 2021-09-21 美国莱迪思半导体公司 具有合并的馈通电容和前馈均衡的线路驱动器装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852367A (en) * 1992-09-01 1998-12-22 International Business Machines Corporation Speed enhanced level shifting circuit utilizing diode capacitance
US5714844A (en) * 1994-03-17 1998-02-03 Texas Instruments Incorporated Display-panel drive circuit
JP3179978B2 (ja) * 1994-10-26 2001-06-25 シャープ株式会社 出力信号電圧制御回路
US5910791A (en) * 1995-07-28 1999-06-08 Micron Technology, Inc. Method and circuit for reducing emission to grid in field emission displays
JPH11133378A (ja) 1997-10-24 1999-05-21 Nec Corp 液晶表示装置
JP4576652B2 (ja) * 1999-02-18 2010-11-10 ソニー株式会社 液晶表示装置
JP4264607B2 (ja) * 1999-05-19 2009-05-20 ソニー株式会社 コンパレータおよびこれを駆動系に用いた表示装置、並びにコンパレータの駆動方法
JP3201603B1 (ja) 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP2001109437A (ja) * 1999-10-12 2001-04-20 Fujitsu Ltd 液晶パネルの駆動回路及び液晶制御信号発生回路とそれらを備えた液晶表示装置及び液晶表示装置の制御方法
JP2002215089A (ja) * 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd 平面表示装置の駆動装置および駆動方法
TW491988B (en) * 2001-03-21 2002-06-21 Century Semiconductor Inc Single-ended high voltage level shifters applied in TET-LCD gate drivers
KR100431559B1 (ko) * 2001-07-03 2004-05-12 주식회사 유피디 에너지 회수 회로를 구비한 교류형 플라즈마 디스플레이패널의 유지 구동 장치

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030349B (zh) * 2006-02-28 2011-04-13 三星Sdi株式会社 显示器面板的能量回收电路和驱动装置
CN104079281A (zh) * 2013-03-26 2014-10-01 富士通半导体股份有限公司 开关电路和半导体存储装置
CN104079281B (zh) * 2013-03-26 2017-05-10 株式会社索思未来 开关电路和半导体存储装置
CN107086022A (zh) * 2017-06-09 2017-08-22 京东方科技集团股份有限公司 一种信号转换电路、显示面板及显示装置
CN107086022B (zh) * 2017-06-09 2019-05-24 京东方科技集团股份有限公司 一种信号转换电路、显示面板及显示装置
CN110599969A (zh) * 2018-06-12 2019-12-20 夏普株式会社 电源电路和显示装置
CN110599969B (zh) * 2018-06-12 2021-09-10 夏普株式会社 显示装置
CN110450541A (zh) * 2018-11-30 2019-11-15 虹光精密工业（苏州）有限公司 利用电容特性操作的移位电路及其打印头与打印装置
CN110450541B (zh) * 2018-11-30 2024-03-12 虹光精密工业（苏州）有限公司 利用电容特性操作的移位电路及其打印头与打印装置
CN113178174A (zh) * 2021-03-22 2021-07-27 重庆惠科金渝光电科技有限公司 一种栅极驱动模块、栅极控制信号的生成方法和显示装置
CN113178174B (zh) * 2021-03-22 2022-07-08 重庆惠科金渝光电科技有限公司 一种栅极驱动模块、栅极控制信号的生成方法和显示装置

Also Published As

Publication number Publication date
EP1359562A3 (en) 2008-05-14
TW200306516A (en) 2003-11-16
US7102598B2 (en) 2006-09-05
US20030197696A1 (en) 2003-10-23
TWI261216B (en) 2006-09-01
EP1359562A2 (en) 2003-11-05
KR20030083605A (ko) 2003-10-30
CN100392695C (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
CN1452148A (zh) 预驱动电路，驱动电路和显示设备
CN1175461C (zh) 平面显示屏及其制造方法
CN2630996Y (zh) 具有能够减少功率损失的结构的显示板驱动装置
CN1149675C (zh) 半导体器件
CN1264129C (zh) 显示装置及其驱动方法
CN1260889C (zh) 低消耗电流的驱动电路
CN1255777C (zh) 图像显示装置的驱动方法、图像显示装置的驱动装置、以及图像显示装置
CN1271457C (zh) 显示装置
CN1314190C (zh) 等离子显示板的持续脉冲发生器
CN1182431C (zh) 具有改善的电压电平变换器电路的显示装置
CN100342419C (zh) 显示装置用驱动电路及显示装置
CN1750078A (zh) 等离子显示面板驱动器及等离子显示器
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1689061A (zh) 驱动电路和驱动方法
CN1672185A (zh) 等离子体显示装置及其驱动方法
CN1928682A (zh) 显示装置
CN1433144A (zh) 电路
CN1898717A (zh) 等离子体显示屏驱动装置及等离子体显示器
CN1416110A (zh) 显示装置
CN1677846A (zh) 差动放大器、数字/模拟转换器和显示装置
CN101064085A (zh) 移位寄存器电路和具备其的图像显示装置
CN1941032A (zh) 发光显示装置及其驱动方法
CN1503452A (zh) 半导体装置及其驱动方法
CN1873759A (zh) 显示装置及其控制方法
CN1291368C (zh) 一种驱动等离子显示器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Hitachi Plasma Display Co., Ltd.

Address before: Kanagawa

Patentee before: Fuji Hitachi Plasma Display Co., Ltd.

ASS Succession or assignment of patent right

Owner name: HITACHI, LTD.

Free format text: FORMER OWNER: HITACHI PLASMA DISPLAY CO., LTD.

Effective date: 20120604

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120604

Address after: Tokyo, Japan

Patentee after: Hitachi Ltd.

Address before: Kanagawa

Patentee before: Hitachi Plasma Display Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20140418