CN112534494B - 移位寄存器单元、其驱动方法及装置 - Google Patents

移位寄存器单元、其驱动方法及装置 Download PDF

Info

Publication number
CN112534494B
CN112534494B CN201980000979.3A CN201980000979A CN112534494B CN 112534494 B CN112534494 B CN 112534494B CN 201980000979 A CN201980000979 A CN 201980000979A CN 112534494 B CN112534494 B CN 112534494B
Authority
CN
China
Prior art keywords
transistor
signal
node
coupled
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000979.3A
Other languages
English (en)
Other versions
CN112534494A (zh
Inventor
商广良
殷新社
杨倩
刘利宾
史世明
王大巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN112534494A publication Critical patent/CN112534494A/zh
Application granted granted Critical
Publication of CN112534494B publication Critical patent/CN112534494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种移位寄存器单元、其驱动方法及装置，其中，移位寄存器单元，包括：输入电路(10)、节点控制电路(20)、第一控制输出电路(30)、第二控制输出电路(40)以及输出电路(50)。通过设置第一控制输出电路(30)和第二控制输出电路(40)，可以使第一控制输出电路(30)和第二控制输出电路(40)交替进行工作，从而可以使第一控制输出电路(30)和第二控制输出电路(40)分别有特性恢复的时间，进而可以提高移位寄存器单元的使用寿命与输出稳定性。

Description

移位寄存器单元、其驱动方法及装置
技术领域
本公开涉及显示技术领域，特别涉及移位寄存器单元、其驱动方法及装置。
背景技术
随着显示技术的飞速发展，显示装置越来越向着高集成度和低成本的方向发展。其中，GOA(Gate Driver on Array，阵列基板行驱动)技术将TFT(Thin Film Transistor，薄膜晶体管)栅极驱动电路集成在显示装置的阵列基板上以形成对显示装置的扫描驱动。其中，栅极驱动电路通常由多个级联的移位寄存器单元构成。
发明内容
本公开实施例提供的移位寄存器单元，包括：
输入电路，被配置为响应于第一时钟信号端的信号，将输入信号端的信号提供给第一节点；以及响应于所述第一时钟信号端的信号，将第一参考信号端的信号提供给第二节点；
节点控制电路，被配置为响应于第一节点的信号，将所述第一时钟信号端的信号提供给所述第二节点，以及响应于第二时钟信号端的信号，将所述第一节点与第三节点导通；
第一控制输出电路，被配置为根据第一控制信号端和所述第二节点的信号，控制所述第三节点的信号，以及将第二参考信号端的信号提供给信号输出端；
第二控制输出电路，被配置为根据第二控制信号端和所述第二节点的信号，控制所述第三节点的信号，以及将第二参考信号端的信号提供给所述信号输出端；
输出电路，被配置为根据所述第一节点的信号，将第二时钟信号端的信号提供给所述信号输出端。
可选地，在本公开实施例中，所述第一控制输出电路包括：第一子电路、第二子电路以及第三子电路；
所述第一子电路被配置为响应于所述第一控制信号端的信号，将所述第二节点与第四节点导通；
所述第二子电路被配置为响应于所述第一控制信号端的信号，将所述第二参考信号端提供给第五节点；
所述第三子电路被配置为响应于所述第四节点的信号，将所述第二参考信号端分别提供给所述第三节点与所述信号输出端。
可选地，在本公开实施例中，所述第一子电路包括：第一晶体管；
所述第一晶体管的栅极与所述第一控制信号端耦接，所述第一晶体管的第一极与所述第二节点耦接，所述第一晶体管的第二极与所述第四节点耦接。
可选地，在本公开实施例中，所述第二子电路包括：第二晶体管；
所述第二晶体管的栅极与所述第一控制信号端耦接，所述第二晶体管的第一极与所述第二参考信号端耦接，所述第二晶体管的第二极与所述第五节点耦接。
可选地，在本公开实施例中，所述第三子电路包括：第三晶体管与第四晶体管；
所述第三晶体管的栅极与所述第四节点耦接，所述第三晶体管的第一极与所述第二参考信号端耦接，所述第三晶体管的第二极与所述第三节点耦接；
所述第四晶体管的栅极与所述第四节点耦接，所述第四晶体管的第一极与所述第二参考信号端耦接，所述第四晶体管的第二极与所述信号输出端耦接。
可选地，在本公开实施例中，所述第二控制输出电路包括：第四子电路、第五子电路以及第六子电路；
所述第四子电路被配置为响应于所述第二控制信号端的信号，将所述第二节点与第五节点导通；
所述第五子电路被配置为响应于所述第二控制信号端的信号，将所述第二参考信号端提供给第四节点；
所述第六子电路被配置为响应于所述第五节点的信号，将所述第二参考信号端分别提供给所述第三节点与所述信号输出端。
可选地，在本公开实施例中，所述第四子电路包括：第五晶体管；
所述第五晶体管的栅极与所述第二控制信号端耦接，所述第五晶体管的第一极与所述第二节点耦接，所述第五晶体管的第二极与所述第五节点耦接。
可选地，在本公开实施例中，所述第五子电路包括：第六晶体管；
所述第六晶体管的栅极与所述第二控制信号端耦接，所述第六晶体管的第一极与所述第二参考信号端耦接，所述第六晶体管的第二极与所述第四节点耦接。
可选地，在本公开实施例中，所述第六子电路包括：第七晶体管与第八晶体管；
所述第七晶体管的栅极与所述第五节点耦接，所述第七晶体管的第一极与所述第二参考信号端耦接，所述第七晶体管的第二极与所述第三节点耦接；
所述第八晶体管的栅极与所述第五节点耦接，所述第八晶体管的第一极与所述第二参考信号端耦接，所述第八晶体管的第二极与所述信号输出端耦接。
可选地，在本公开实施例中，所述输出电路包括：第九晶体管、第十晶体管以及第一电容；
所述第九晶体管的栅极与所述第一参考信号端耦接，所述第九晶体管的第一极与所述第一节点耦接，所述第九晶体管的第二极与所述第十晶体管的栅极耦接；
所述第十晶体管的第一极与所述第二时钟信号端耦接，所述第十晶体管的第二极与所述信号输出端耦接；
所述第一电容耦接于所述第十晶体管的栅极与所述信号输出端之间。
可选地，在本公开实施例中，所述输出电路包括：第十一晶体管、第十二晶体管、第十三晶体管以及第二电容；
所述第十一晶体管的栅极与所述第一控制信号端耦接，所述第十一晶体管的第一极与所述第一节点耦接，所述第十一晶体管的第二极与所述第十三晶体管的栅极耦接；
所述第十二晶体管的栅极与所述第二控制信号端耦接，所述第十二晶体管的第一极与所述第一节点耦接，所述第十二晶体管的第二极与所述第十三晶体管的栅极耦接；
所述第十三晶体管的第一极与所述第二时钟信号端耦接，所述第十三晶体管的第二极与所述信号输出端耦接；
所述第二电容耦接于所述第十三晶体管的栅极与所述信号输出端之间。
可选地，在本公开实施例中，所述节点控制电路包括：第十四晶体管与第十五晶体管；
所述第十四晶体管的栅极与所述第一节点耦接，所述第十四晶体管的第一极与所述第一时钟信号端耦接，所述第十四晶体管的第二极与所述第二节点耦接；
所述第十五晶体管的栅极与所述第二时钟信号端耦接，所述第十五晶体管的第一极与所述第三节点耦接，所述第十五晶体管的第二极与所述第一节点耦接。
可选地，在本公开实施例中，所述输入电路包括：第十六晶体管与第十七晶体管；
所述第十六晶体管的栅极与所述第一时钟信号端耦接，所述第十六晶体管的第一极与所述输入信号端耦接，所述第十六晶体管的第二极与所述第一节点耦接；
所述第十七晶体管的栅极与所述第一时钟信号端耦接，所述第十七晶体管的第一极与所述第一参考信号端耦接，所述第十七晶体管的第二极与所述第二节点耦接。
可选地，在本公开实施例中，所述移位寄存器单元还包括：第三电容：
所述第三电容耦接与所述第二节点与所述第二参考信号端之间。
本公开实施例还提供了栅极驱动电路，包括：级联的多个上述移位寄存器单元；
第一极移位寄存器单元的输入信号端与帧触发信号端耦接；
每相邻的两个移位寄存器单元中，下一级移位寄存器单元的输入信号端与上一级移位寄存器单元的信号输出端耦接。
本公开实施例还提供了显示装置，包括上述栅极驱动电路。
本公开实施例还提供了上述移位寄存器单元的驱动方法，包括：第一驱动周期和/或第二驱动周期；
所述第一驱动周期，包括：
第一输入阶段，对所述输入信号端加载第一电平信号，对所述第一时钟信号端加载所述第一电平信号，对所述第二时钟信号端加载第二电平信号，对所述第一控制信号端加载所述第一电平信号，对所述第二控制信号端加载所述第二电平信号；
第一输出阶段，对所述输入信号端加载所述第二电平信号，对所述第一时钟信号端加载所述第二电平信号，对所述第二时钟信号端加载所述第一电平信号，对所述第一控制信号端加载所述第一电平信号，对所述第二控制信号端加载所述第二电平信号；
第一复位阶段，对所述输入信号端加载所述第二电平信号，对所述第一时钟信号端加载所述第一电平信号，对所述第二时钟信号端加载所述第二电平信号，对所述第一控制信号端加载所述第一电平信号，对所述第二控制信号端加载所述第二电平信号；
所述第二驱动周期，包括：
第二输入阶段，对所述输入信号端加载第一电平信号，对所述第一时钟信号端加载所述第一电平信号，对所述第二时钟信号端加载第二电平信号，对所述第一控制信号端加载所述第二电平信号，对所述第二控制信号端加载所述第一电平信号；
第二输出阶段，对所述输入信号端加载所述第二电平信号，对所述第一时钟信号端加载所述第二电平信号，对所述第二时钟信号端加载所述第一电平信号，对所述第一控制信号端加载所述第二电平信号，对所述第二控制信号端加载所述第一电平信号；
第二复位阶段，对所述输入信号端加载所述第二电平信号，对所述第一时钟信号端加载所述第一电平信号，对所述第二时钟信号端加载所述第二电平信号，对所述第一控制信号端加载所述第二电平信号，对所述第二控制信号端加载所述第一电平信号。
附图说明
图1为本公开实施例提供的移位寄存器单元的结构示意图；
图2为本公开实施例提供的一些移位寄存器单元的具体结构示意图；
图3为本公开实施例提供的电路时序图；
图4为本公开实施例提供的又一些移位寄存器单元的具体结构示意图；
图5为本公开实施例提供的一些移位寄存器单元的驱动方法的流程图；
图6为本公开实施例提供的又一些移位寄存器单元的驱动方法的流程图；
图7为本公开实施例提供的栅极驱动电路的结构示意图；
图8为本公开实施例提供的显示装置的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
一般，栅极驱动电路通常包括多个级联的移位寄存器单元。其中，移位寄存器单元通常包括多个晶体管，以通过这些晶体管结合输入的信号，生成栅极驱动信号，栅极驱动信号发送给阵列基板上的子像素内的薄膜晶体管，控制薄膜晶体管的导通和截止。然而，移位寄存器单元中的部分薄膜晶体管的栅极可能会长时间处于某一电平的作用下，这样会导致这些薄膜晶体管长时间处于较大的偏置电压之下，从而导致这些薄膜晶体管的寿命减小，进而影响移位寄存器单元的使用寿命以及影响移位寄存器单元的输出稳定性。
基于此，本公开实施例提供了一些移位寄存器单元，用于提高使用寿命与输出稳定性。
本公开实施例提供的一些移位寄存器单元，如图1所示，可以包括：
输入电路10，被配置为响应于第一时钟信号端CK1的信号，将输入信号端INP的信号提供给第一节点N1；以及响应于第一时钟信号端CK1的信号，将第一参考信号端VREF1的信号提供给第二节点N2；
节点控制电路20，被配置为响应于第一节点N1的信号，将第一时钟信号端CK1的信号提供给第二节点N2，以及响应于第二时钟信号端CK2的信号，将第一节点N1与第三节点N3导通；
第一控制输出电路30，被配置为根据第一控制信号端S1和第二节点N2的信号，控制第三节点N3的信号，以及将第二参考信号端VREF2的信号提供给信号输出端OUTP；
第二控制输出电路40，被配置为根据第二控制信号端S2和第二节点N2的信号，控制第三节点N3的信号，以及将第二参考信号端VREF2的信号提供给信号输出端OUTP；
输出电路50，被配置为根据第一节点N1的信号，将第二时钟信号端CK2的信号提供给信号输出端OUTP。
本公开实施例提供的移位寄存器单元，可以包括：输入电路、节点控制电路、第一控制输出电路、第二控制输出电路以及输出电路。通过设置第一控制输出电路和第二控制输出电路，可以使第一控制输出电路和第二控制输出电路交替进行工作，从而可以使第一控制输出电路和第二控制输出电路分别有特性恢复的时间，进而可以提高移位寄存器单元的使用寿命与输出稳定性。
在具体实施时，在本公开实施例中，如图2所示，第一控制输出电路30可以包括：第一子电路31、第二子电路32以及第三子电路33；
第一子电路31被配置为响应于第一控制信号端S1的信号，将第二节点N2与第四节点N4导通；
第二子电路32被配置为响应于第一控制信号端S1的信号，将第二参考信号端VREF2提供给第五节点N5；
第三子电路33被配置为响应于第四节点N4的信号，将第二参考信号端VREF2分别提供给第三节点N3与信号输出端OUTP。
在具体实施时，在本公开实施例中，如图2所示，第二控制输出电路40可以包括：第四子电路41、第五子电路42以及第六子电路43；
第四子电路41被配置为响应于第二控制信号端S2的信号，将第二节点N2与第五节点N5导通；
第五子电路42被配置为响应于第二控制信号端S2的信号，将第二参考信号端VREF2提供给第四节点N4；
第六子电路43被配置为响应于第五节点N5的信号，将第二参考信号端VREF2分别提供给第三节点N3与信号输出端OUTP。
在具体实施时，在本公开实施例中，如图2所示，第一子电路31可以包括：第一晶体管M1；其中，第一晶体管M1的栅极与第一控制信号端S1耦接，第一晶体管M1的第一极与第二节点N2耦接，第一晶体管M1的第二极与第四节点N4耦接。
在具体实施时，在本公开实施例中，如图2所示，第二子电路32可以包括：第二晶体管M2；其中，第二晶体管M2的栅极与第一控制信号端S1耦接，第二晶体管M2的第一极与第二参考信号端VREF2耦接，第二晶体管M2的第二极与第五节点N5耦接。
在具体实施时，在本公开实施例中，如图2所示，第三子电路33可以包括：第三晶体管M3与第四晶体管M4；其中，第三晶体管M3的栅极与第四节点N4耦接，第三晶体管M3的第一极与第二参考信号端VREF2耦接，第三晶体管M3的第二极与第三节点N3耦接；第四晶体管M4的栅极与第四节点N4耦接，第四晶体管M4的第一极与第二参考信号端VREF2耦接，第四晶体管M4的第二极与信号输出端OUTP耦接。
在具体实施时，在本公开实施例中，如图2所示，第四子电路41可以包括：第五晶体管M5；其中，第五晶体管M5的栅极与第二控制信号端S2耦接，第五晶体管M5的第一极与第二节点N2耦接，第五晶体管M5的第二极与第五节点N5耦接。
在具体实施时，在本公开实施例中，如图2所示，第五子电路42可以包括：第六晶体管M6；其中，第六晶体管M6的栅极与第二控制信号端S2耦接，第六晶体管M6的第一极与第二参考信号端VREF2耦接，第六晶体管M6的第二极与第四节点N4耦接。
在具体实施时，在本公开实施例中，如图2所示，第六子电路43可以包括：第七晶体管M7与第八晶体管M8；其中，第七晶体管M7的栅极与第五节点N5耦接，第七晶体管M7的第一极与第二参考信号端VREF2耦接，第七晶体管M7的第二极与第三节点N3耦接；第八晶体管M8的栅极与第五节点N5耦接，第八晶体管M8的第一极与第二参考信号端VREF2耦接，第八晶体管M8的第二极与信号输出端OUTP耦接。
在具体实施时，在本公开实施例中，如图2所示，输入电路10可以包括：第十六晶体管M16与第十七晶体管M17；其中，第十六晶体管M16的栅极与第一时钟信号端CK1耦接，第十六晶体管M16的第一极与输入信号端INP耦接，第十六晶体管M16的第二极与第一节点N1耦接；第十七晶体管M17的栅极与第一时钟信号端CK1耦接，第十七晶体管M17的第一极与第一参考信号端VREF1耦接，第十七晶体管M17的第二极与第二节点N2耦接。
在具体实施时，在本公开实施例中，如图2所示，移位寄存器单元还可以包括：第三电容C3：其中，第三电容C3耦接与第二节点N2与第二参考信号端VREF2之间。
在具体实施时，在本公开实施例中，如图2所示，节点控制电路20可以包括：第十四晶体管M14与第十五晶体管M15；其中，第十四晶体管M14的栅极与第一节点N1耦接，第十四晶体管M14的第一极与第一时钟信号端CK1耦接，第十四晶体管M14的第二极与第二节点N2耦接；第十五晶体管M15的栅极与第二时钟信号端CK2耦接，第十五晶体管M15的第一极与第三节点N3耦接，第十五晶体管M15的第二极与第一节点N1耦接。
在具体实施时，在本公开实施例中，如图2所示，输出电路50可以包括：第九晶体管M9、第十晶体管M10以及第一电容C1；其中，第九晶体管M9的栅极与第一参考信号端VREF1耦接，第九晶体管M9的第一极与第一节点N1耦接，第九晶体管M9的第二极与第十晶体管M10的栅极耦接；第十晶体管M10的第一极与第二时钟信号端CK2耦接，第十晶体管M10的第二极与信号输出端OUTP耦接；第一电容C1耦接于第十晶体管M10的栅极与信号输出端OUTP之间。
在具体实施时，根据信号的流通方向，上述晶体管的第一极可以作为其源极，第二极可以作为其漏极；或者，第一极作为其漏极，第二极作为其源极，在此不作具体区分。
需要说明的是，本公开上述实施例中提到的晶体管可以是薄膜晶体管(Thin FilmTransistor，TFT)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不作限定。
为了简化制备工艺，在具体实施时，在本公开实施例中，如图2所示，所有晶体管可以均为P型晶体管。当然，在本公开实施例中，仅是以晶体管为P型晶体管为例进行说明的，对于晶体管为N型晶体管的情况，设计原理与本公开相同，也属于本公开保护的范围。
进一步的，在具体实施时，P型晶体管在高电平信号作用下截止，在低电平信号作用下导通。N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。
在具体实施时，在本公开实施例中，输入信号端的有效脉冲信号为低电平时，第一参考信号端的信号为低电平信号，第二参考信号端的信号为高电平信号。或者，输入信号端的有效脉冲信号为高电平时，第一参考信号端的信号为高电平信号，第二参考信号端的信号为低电平信号。当然，在实际应用中，上述各信号端的信号的具体电压值可以根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本公开实施例中，第一控制信号端的信号具有交替出现的高电平信号和低电平信号。第二控制信号端的信号也具有交替出现的高电平信号和低电平信号。并且同一时刻，第一控制信号端的信号的电平和第二控制信号端的信号的电平相反。示例性地，第一控制信号端的信号和第二控制信号端的信号分别为时钟信号。
示例性地，在具体实施时，在一帧扫描时间内，第一控制信号端的信号可以具有至少一个高电平信号和至少一个低电平信号。例如，一帧扫描时间中的前1/2帧扫描时间内，第一控制信号端的信号为高电平信号。一帧扫描时间中的后1/2帧扫描时间内，第一控制信号端的信号为低电平信号。或者，一帧扫描时间中的第一个1/4帧扫描时间内，第一控制信号端的信号为高电平信号。一帧扫描时间中的第二个1/4帧扫描时间内，第一控制信号端的信号为低电平信号。一帧扫描时间中的第三个1/4帧扫描时间内，第一控制信号端的信号为高电平信号。一帧扫描时间中的第四个1/4帧扫描时间内，第一控制信号端的信号为低电平信号。
示例性地，在具体实施时，在相邻的至少两帧扫描时间内，第一控制信号端的信号可以具有至少一个高电平信号和至少一个低电平信号。其中，可以在消隐时间(BlankingTime)内将第一控制信号端的高电平信号和低电平信号进行切换。例如，在相邻的两帧扫描时间中的第一帧扫描时间内，第一控制信号端的信号为低电平信号。在相邻的两帧扫描时间中的第二帧扫描时间内，第一控制信号端的信号为高电平信号。或者，在相邻的十帧扫描时间中的前五帧扫描时间内，第一控制信号端的信号为低电平信号。在相邻的两帧扫描时间中的后五帧扫描时间内，第一控制信号端的信号为低电平信号。
以上仅是举例说明本公开实施例提供的移位寄存器单元的具体结构，在具体实施时，上述各电路的具体结构不限于本公开实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
下面以图2所示的移位寄存器单元为例，结合图3所示的信号时序图对本公开实施例提供的上述移位寄存器单元的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号，需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本公开实施例的具体工作过程，而不是在具体实施时施加在各晶体管的栅极上的电压。
具体地，以第一参考信号端VREF1为低电平信号，第二参考信号端VREF2为高电平信号，以及在相邻的两帧扫描时间中的第一帧扫描时间内，第一控制信号端S1的信号为低电平信号。在相邻的两帧扫描时间中的第二帧扫描时间内，第一控制信号端S1的信号为高电平信号为例。选取如图3所示的信号时序图中的第一驱动周期T10和第二驱动周期T20。可以使相邻的两帧扫描时间中的第一帧扫描时间作为第一驱动周期T10，相邻的两帧扫描时间中的第二帧扫描时间作为第二驱动周期T20。
其中，第一驱动周期T10包括：第一输入阶段t11、第一输出阶段t12、第一复位阶段t13。第二驱动周期T20包括：第二输入阶段t21、第二输出阶段t22、第二复位阶段t23。
在第一驱动周期T10中，由于第二控制信号端S2的信号为高电平信号，因此，第五晶体管M5与第六晶体管M6一直截止。由于第一控制信号端S1的信号为低电平信号，因此，第一晶体管M1与第二晶体管M2一直导通。其中，导通的第一晶体管M1将第二节点N2与第四节点N4导通。导通的第二晶体管M2将第二参考信号端VREF2的高电平信号提供给第五节点N5，使第五节点N5的信号一直为高电平信号，以控制第七晶体管M7和第八晶体管M8均截止。
在第一输入阶段t11，INP＝0，CK1＝0，CK2＝1。
由于CK2＝1，因此第十五晶体管M15截止。由于CK1＝0，因此第十六晶体管M16和第十七晶体管M17均导通。导通的第十七晶体管M17将第一参考信号端VREF1的低电平信号提供给第二节点N2，使第二节点N2的信号为低电平信号，则第四节点N4的信号为低电平信号，从而控制第四晶体管M4导通，以将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。导通的第十六晶体管M16将输入信号端INP的低电平信号提供给第一节点N1，使第一节点N1的信号为低电平信号，从而控制第十四晶体管M14导通。导通的第十四晶体管M14将第一时钟信号端CK1的低电平信号提供给第二节点N2，进一步使第二节点N2的信号为低电平信号。由于第九晶体管M9在第一参考信号端VREF1的控制下导通，以将第一节点的低电平信号提供给第十晶体管M10，从而可以控制第十晶体管M10导通。导通的第十晶体管M10将第二时钟信号端CK2的高电平信号提供给信号输出端OUTP，使第一电容C1充电以及使信号输出端OUTP输出高电平信号。
在第一输出阶段t12，INP＝1，CK1＝1，CK2＝0。
由于CK1＝1，因此第十六晶体管M16和第十七晶体管M17均截止，第一节点N1处于浮接状态。由于第一电容C1的作用，可以保持第一节点N1的信号为低电平信号，从而可以控制第十晶体管M10导通。导通的第十晶体管M10将第二时钟信号端CK2的低电平信号提供给信号输出端OUTP，使信号输出端OUTP输出低电平信号。由于第一电容C1的自举耦合作用，可以使第一节点N1的电平进一步被拉低，从而可以使第十四晶体管M14和第十晶体管M10尽可能完全导通。导通的第十四晶体管M14将第一时钟信号端CK1的高电平信号提供给第二节点N2，使第二节点N2的信号为高电平信号，从而控制第三晶体管M3和第四晶体管M4均截止。导通的第十晶体管M10将第二时钟信号端CK2的低电平信号尽可能无电压损失的提供给信号输出端OUTP，使信号输出端OUTP输出低电平信号。
在第一复位阶段t13，INP＝1，CK1＝0，CK2＝1。
由于CK2＝1，因此第十五晶体管M15截止。由于CK1＝0，因此第十六晶体管M16和第十七晶体管M17均导通。导通的第十六晶体管M16将输入信号端INP的高电平信号提供给第一节点N1，使第一节点N1的信号为高电平信号，从而控制第十四晶体管M14和第十晶体管M10截止。导通的第十七晶体管M17将第一参考信号端VREF1的低电平信号提供给第二节点N2，使第二节点N2的信号为低电平信号以及使第三电容C3充电。则第四节点N4的信号为低电平信号，从而控制第四晶体管M4导通，以将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。
在第一复位阶段t13之后，还可以包括第一保持阶段t14。在第一保持阶段t14中，INP＝1，CK1＝1，CK2＝0。
由于CK1＝1，因此第十六晶体管M16和第十七晶体管M17均截止，则第二节点N2处于浮接状态。由于第三电容C3的作用，可以保持第二节点N2的信号为低电平信号。则第四节点N4的信号为低电平信号，从而控制第三晶体管M3和第四晶体管M4均导通。由于CK2＝0，因此第十五晶体管M15导通。导通的第三晶体管M3和第十五晶体管M15将第二参考信号端VREF2的高电平信号提供给第一节点N1，从而使第一节点N1的信号为高电平信号，进而控制第十四晶体管M14和第十晶体管M10均截止。导通的第四晶体管M4将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。
之后，在该第一驱动周期T10中，重复第一复位阶段t13和第一保持阶段t14的过程，在此不作赘述。
之后，进入第二驱动周期T20。在第二驱动周期T20中，由于第一控制信号端S1的信号为高电平信号，因此，第一晶体管M1与第二晶体管M2一直截止。由于第二控制信号端S2的信号为低电平信号，因此，第五晶体管M5与第六晶体管M6一直导通。其中，导通的第五晶体管M5将第二节点N2与第五节点N5导通。导通的第六晶体管M6将第二参考信号端VREF2的高电平信号提供给第四节点N4，使第四节点N4的信号一直为高电平信号，以控制第三晶体管M3和第四晶体管M4均截止。
在第二输入阶段t21，INP＝0，CK1＝0，CK2＝1。
由于CK2＝1，因此第十五晶体管M15截止。由于CK1＝0，因此第十六晶体管M16和第十七晶体管M17均导通。导通的第十七晶体管M17将第一参考信号端VREF1的低电平信号提供给第二节点N2，使第二节点N2的信号为低电平信号，则第五节点N5的信号为低电平信号，从而控制第八晶体管M8导通，以将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。导通的第十六晶体管M16将输入信号端INP的低电平信号提供给第一节点N1，使第一节点N1的信号为低电平信号，从而控制第十四晶体管M14导通。导通的第十四晶体管M14将第一时钟信号端CK1的低电平信号提供给第二节点N2，进一步使第二节点N2的信号为低电平信号。由于第九晶体管M9在第一参考信号端VREF1的控制下导通，以将第一节点的低电平信号提供给第十晶体管M10，从而可以控制第十晶体管M10导通。导通的第十晶体管M10将第二时钟信号端CK2的高电平信号提供给信号输出端OUTP，使第一电容C1充电以及使信号输出端OUTP输出高电平信号。
在第二输出阶段t22，INP＝1，CK1＝1，CK2＝0。
由于CK1＝1，因此第十六晶体管M16和第十七晶体管M17均截止，第一节点N1处于浮接状态。由于第一电容C1的作用，可以保持第一节点N1的信号为低电平信号，从而可以控制第十晶体管M10导通。导通的第十晶体管M10将第二时钟信号端CK2的低电平信号提供给信号输出端OUTP，使信号输出端OUTP输出低电平信号。由于第一电容C1的自举耦合作用，可以使第一节点N1的电平进一步被拉低，从而可以使第十四晶体管M14和第十晶体管M10尽可能完全导通。导通的第十四晶体管M14将第一时钟信号端CK1的高电平信号提供给第二节点N2，使第二节点N2的信号为高电平信号，从而控制第七晶体管M7和第八晶体管M8均截止。导通的第十晶体管M10将第二时钟信号端CK2的低电平信号尽可能无电压损失的提供给信号输出端OUTP，使信号输出端OUTP输出低电平信号。
在第二复位阶段t23，INP＝1，CK1＝0，CK2＝1。
由于CK2＝1，因此第十五晶体管M15截止。由于CK1＝0，因此第十六晶体管M16和第十七晶体管M17均导通。导通的第十六晶体管M16将输入信号端INP的高电平信号提供给第一节点N1，使第一节点N1的信号为高电平信号，从而控制第十四晶体管M14和第十晶体管M10截止。导通的第十七晶体管M17将第一参考信号端VREF1的低电平信号提供给第二节点N2，使第二节点N2的信号为低电平信号以及使第三电容C3充电。则第四节点N4的信号为低电平信号，从而控制第八晶体管M8导通，以将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。
在第二复位阶段t23之后，还可以包括第二保持阶段t24。在第二保持阶段t24中，INP＝1，CK1＝1，CK2＝0。
由于CK1＝1，因此第十六晶体管M16和第十七晶体管M17均截止，则第二节点N2处于浮接状态。由于第三电容C3的作用，可以保持第二节点N2的信号为低电平信号。则第四节点N4的信号为低电平信号，从而控制第七晶体管M7和第八晶体管M8均导通。由于CK2＝0，因此第十五晶体管M15导通。导通的第七晶体管M7和第十五晶体管M15将第二参考信号端VREF2的高电平信号提供给第一节点N1，从而使第一节点N1的信号为高电平信号，进而控制第十四晶体管M14和第十晶体管M10均截止。导通的第八晶体管M8将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。
之后，在该第二驱动周期T20中，重复第二复位阶段t23和第二保持阶段t24的过程，在此不作赘述。
通过上述工作过程可知，在第一驱动周期T10中，通过第一晶体管至第四晶体管M1～M4、第九晶体管M9、第十晶体管M10、第十四晶体管至第十七晶体管M14～M17、第一电容C1、以及第三电容C3的相互配合，可以使信号输出端OUTP输出信号。在第二驱动周期T10中，通过第五晶体管至第十晶体管M5～M10、第十四晶体管至第十七晶体管M14～M17、第一电容C1、以及第三电容C3的相互配合，可以使信号输出端OUTP输出信号。
一般是复位阶段之后，向信号输出端OUTP输出高电平信号的晶体管，工作在同一电压下的时间较长，这样会导致该晶体管的寿命减小，进而影响移位寄存器单元的使用寿命和输出稳定性。本公开实施例通过使第一晶体管至第四晶体管M1～M4和第五晶体管至第八晶体管M5～M8交替工作，可以使第一晶体管至第四晶体管M1～M4和第五晶体管至第八晶体管M5～M8有特性恢复的时间，尤其是可以使第四晶体管M4和第八晶体管M8分别有特性恢复的时间，从而可以提高第四晶体管M4和第八晶体管M8的使用寿命，进而提高移位寄存器单元的使用寿命与输出稳定性。
需要说明的是，图3所示的信号时序图仅是某一个移位寄存器单元在第一驱动周期T10和第二驱动周期T20的工作过程。其余移位寄存器单元在第一驱动周期T10和第二驱动周期T20的工作过程与此基本相同，在此不作赘述。并且，该移位寄存器单元在其他第一驱动周期T10和第二驱动周期T20中的工作过程分别与该实施例中的工作过程基本相同，在此不作赘述。
需要说明的是，上述是以在相邻的两帧扫描时间中的第一帧扫描时间内，第一控制信号端S1的信号为低电平信号。在相邻的两帧扫描时间中的第二帧扫描时间内，第一控制信号端S1的信号为高电平信号为例，进行说明的。然而，在相邻的多帧扫描时间内的部分帧中，第一控制信号端S1的信号为低电平信号时，移位寄存器单元采用第一驱动周期的工作过程在该部分帧中的每一帧中进行输出信号。在相邻的多帧扫描时间内的其余帧中，第一控制信号端S1的信号为高电平信号时，移位寄存器单元采用第二驱动周期的工作过程在该其余帧中的每一帧中进行输出信号。例如在相邻的十帧扫描时间内的前五帧中，第一控制信号端S1的信号为低电平信号，移位寄存器单元采用第一驱动周期的工作过程在该前五帧中的每一帧中进行输出信号。在相邻的十帧扫描时间内的后五帧中，第一控制信号端S1的信号为高电平信号，移位寄存器单元采用第二驱动周期的工作过程在该后五帧中的每一帧中进行输出信号。
本公开实施例提供的又一些移位寄存器单元，如图4所示。本实施例针对上述实施例中的部分实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在具体实施时，在本公开实施例中，如图4所示，输出电路50也可以包括：第十一晶体管M11、第十二晶体管M12、第十三晶体管M13以及第二电容C2；
第十一晶体管M11的栅极与第一控制信号端S1耦接，第十一晶体管M11的第一极与第一节点N1耦接，第十一晶体管M11的第二极与第十三晶体管M13的栅极耦接；
第十二晶体管M12的栅极与第二控制信号端S2耦接，第十二晶体管M12的第一极与第一节点N1耦接，第十二晶体管M12的第二极与第十三晶体管M13的栅极耦接；
第十三晶体管M13的第一极与第二时钟信号端CK2耦接，第十三晶体管M13的第二极与信号输出端OUTP耦接；
第二电容C2耦接于第十三晶体管M13的栅极与信号输出端OUTP之间。
在具体实施时，根据信号的流通方向，上述晶体管的第一极可以作为其源极，第二极可以作为其漏极；或者，第一极作为其漏极，第二极作为其源极，在此不作具体区分。
需要说明的是，本公开上述实施例中提到的晶体管可以是薄膜晶体管(Thin FilmTransistor，TFT)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不作限定。
为了简化制备工艺，在具体实施时，在本公开实施例中，如图4所示，所有晶体管可以均为P型晶体管。当然，在本公开实施例中，仅是以晶体管为P型晶体管为例进行说明的，对于晶体管为N型晶体管的情况，设计原理与本公开相同，也属于本公开保护的范围。
进一步的，在具体实施时，P型晶体管在高电平信号作用下截止，在低电平信号作用下导通。N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。
以上仅是举例说明本公开实施例提供的移位寄存器单元的具体结构，在具体实施时，上述输出电路的具体结构不限于本公开实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
下面以图4所示的移位寄存器单元为例，结合图3所示的信号时序图对本公开实施例提供的上述移位寄存器单元的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号，需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本公开实施例的具体工作过程，而不是在具体实施时施加在各晶体管的栅极上的电压。
在第一驱动周期T10中，由于第二控制信号端S2的信号为高电平信号，因此，第五晶体管M5、第六晶体管M6以及第十二晶体管M12一直截止。由于第一控制信号端S1的信号为低电平信号，因此，第一晶体管M1、第二晶体管M2以及第十一晶体管M11一直导通。其中，导通的第一晶体管M1将第二节点N2与第四节点N4导通。导通的第十一晶体管M11将第一节点N1与第十三晶体管M13的栅极导通。导通的第二晶体管M2将第二参考信号端VREF2的高电平信号提供给第五节点N5，使第五节点N5的信号一直为高电平信号，以控制第七晶体管M7和第八晶体管M8均截止。
在第一输入阶段t11，INP＝0，CK1＝0，CK2＝1。
由于CK2＝1，因此第十五晶体管M15截止。由于CK1＝0，因此第十六晶体管M16和第十七晶体管M17均导通。导通的第十七晶体管M17将第一参考信号端VREF1的低电平信号提供给第二节点N2，使第二节点N2的信号为低电平信号，则第四节点N4的信号为低电平信号，从而控制第四晶体管M4导通，以将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。导通的第十六晶体管M16将输入信号端INP的低电平信号提供给第一节点N1，使第一节点N1的信号为低电平信号，从而控制第十四晶体管M14导通。导通的第十四晶体管M14将第一时钟信号端CK1的低电平信号提供给第二节点N2，进一步使第二节点N2的信号为低电平信号。导通的第十一晶体管M11将第一节点的低电平信号提供给第十三晶体管M13，从而可以控制第十三晶体管M13导通。导通的第十三晶体管M13将第二时钟信号端CK2的高电平信号提供给信号输出端OUTP，使第二电容C2充电以及使信号输出端OUTP输出高电平信号。
在第一输出阶段t12，INP＝1，CK1＝1，CK2＝0。
由于CK1＝1，因此第十六晶体管M16和第十七晶体管M17均截止，第一节点N1处于浮接状态。由于第二电容C2的作用，可以保持第一节点N1的信号为低电平信号，从而可以控制第十三晶体管M13导通。导通的第十三晶体管M13将第二时钟信号端CK2的低电平信号提供给信号输出端OUTP，使信号输出端OUTP输出低电平信号。由于第二电容C2的自举耦合作用，可以使第一节点N1的电平进一步被拉低，从而可以使第十四晶体管M14和第十三晶体管M13尽可能完全导通。导通的第十四晶体管M14将第一时钟信号端CK1的高电平信号提供给第二节点N2，使第二节点N2的信号为高电平信号，从而控制第三晶体管M3和第四晶体管M4均截止。导通的第十三晶体管M13将第二时钟信号端CK2的低电平信号尽可能无电压损失的提供给信号输出端OUTP，使信号输出端OUTP输出低电平信号。
在第一复位阶段t13，INP＝1，CK1＝0，CK2＝1。
由于CK2＝1，因此第十五晶体管M15截止。由于CK1＝0，因此第十六晶体管M16和第十七晶体管M17均导通。导通的第十六晶体管M16将输入信号端INP的高电平信号提供给第一节点N1，使第一节点N1的信号为高电平信号，从而控制第十四晶体管M14和第十三晶体管M13截止。导通的第十七晶体管M17将第一参考信号端VREF1的低电平信号提供给第二节点N2，使第二节点N2的信号为低电平信号以及使第三电容C3充电。则第四节点N4的信号为低电平信号，从而控制第四晶体管M4导通，以将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。
在第一复位阶段t13之后，还可以包括第一保持阶段t14。在第一保持阶段t14中，INP＝1，CK1＝1，CK2＝0。
由于CK1＝1，因此第十六晶体管M16和第十七晶体管M17均截止，则第二节点N2处于浮接状态。由于第三电容C3的作用，可以保持第二节点N2的信号为低电平信号。则第四节点N4的信号为低电平信号，从而控制第三晶体管M3和第四晶体管M4均导通。由于CK2＝0，因此第十五晶体管M15导通。导通的第三晶体管M3和第十五晶体管M15将第二参考信号端VREF2的高电平信号提供给第一节点N1，从而使第一节点N1的信号为高电平信号，进而控制第十四晶体管M14和第十三晶体管M13均截止。导通的第四晶体管M4将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。
之后，在该第一驱动周期T10中，重复第一复位阶段t13和第一保持阶段t14的过程，在此不作赘述。
之后，进入第二驱动周期T20。在第二驱动周期T20中，由于第一控制信号端S1的信号为高电平信号，因此，第一晶体管M1、第二晶体管M2以及第十一晶体管M11一直截止。由于第二控制信号端S2的信号为低电平信号，因此，第五晶体管M5、第六晶体管M6以及第十二晶体管M12一直导通。其中，导通的第五晶体管M5将第二节点N2与第五节点N5导通。导通的第十二晶体管M12将第一节点N1与第十三晶体管M13导通。导通的第六晶体管M6将第二参考信号端VREF2的高电平信号提供给第四节点N4，使第四节点N4的信号一直为高电平信号，以控制第三晶体管M3和第四晶体管M4均截止。
在第二输入阶段t21，INP＝0，CK1＝0，CK2＝1。
由于CK2＝1，因此第十五晶体管M15截止。由于CK1＝0，因此第十六晶体管M16和第十七晶体管M17均导通。导通的第十七晶体管M17将第一参考信号端VREF1的低电平信号提供给第二节点N2，使第二节点N2的信号为低电平信号，则第五节点N5的信号为低电平信号，从而控制第八晶体管M8导通，以将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。导通的第十六晶体管M16将输入信号端INP的低电平信号提供给第一节点N1，使第一节点N1的信号为低电平信号，从而控制第十四晶体管M14导通。导通的第十四晶体管M14将第一时钟信号端CK1的低电平信号提供给第二节点N2，进一步使第二节点N2的信号为低电平信号。导通的第十二晶体管M12将第一节点N1的低电平信号提供给第十三晶体管M13，从而可以控制第十三晶体管M13导通。导通的第十三晶体管M13将第二时钟信号端CK2的高电平信号提供给信号输出端OUTP，使第二电容C2充电以及使信号输出端OUTP输出高电平信号。
在第二输出阶段t22，INP＝1，CK1＝1，CK2＝0。
由于CK1＝1，因此第十六晶体管M16和第十七晶体管M17均截止，第一节点N1处于浮接状态。由于第二电容C2的作用，可以保持第一节点N1的信号为低电平信号，从而可以控制第十三晶体管M13导通。导通的第十三晶体管M13将第二时钟信号端CK2的低电平信号提供给信号输出端OUTP，使信号输出端OUTP输出低电平信号。由于第二电容C2的自举耦合作用，可以使第一节点N1的电平进一步被拉低，从而可以使第十四晶体管M14和第十三晶体管M13尽可能完全导通。导通的第十四晶体管M14将第一时钟信号端CK1的高电平信号提供给第二节点N2，使第二节点N2的信号为高电平信号，从而控制第七晶体管M7和第八晶体管M8均截止。导通的第十三晶体管M13将第二时钟信号端CK2的低电平信号尽可能无电压损失的提供给信号输出端OUTP，使信号输出端OUTP输出低电平信号。
在第二复位阶段t23，INP＝1，CK1＝0，CK2＝1。
由于CK2＝1，因此第十五晶体管M15截止。由于CK1＝0，因此第十六晶体管M16和第十七晶体管M17均导通。导通的第十六晶体管M16将输入信号端INP的高电平信号提供给第一节点N1，使第一节点N1的信号为高电平信号，从而控制第十四晶体管M14和第十三晶体管M13截止。导通的第十七晶体管M17将第一参考信号端VREF1的低电平信号提供给第二节点N2，使第二节点N2的信号为低电平信号以及使第三电容C3充电。则第四节点N4的信号为低电平信号，从而控制第八晶体管M8导通，以将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。
在第二复位阶段t23之后，还可以包括第二保持阶段t24。在第二保持阶段t24中，INP＝1，CK1＝1，CK2＝0。
由于CK1＝1，因此第十六晶体管M16和第十七晶体管M17均截止，则第二节点N2处于浮接状态。由于第三电容C3的作用，可以保持第二节点N2的信号为低电平信号。则第四节点N4的信号为低电平信号，从而控制第七晶体管M7和第八晶体管M8均导通。由于CK2＝0，因此第十五晶体管M15导通。导通的第七晶体管M7和第十五晶体管M15将第二参考信号端VREF2的高电平信号提供给第一节点N1，从而使第一节点N1的信号为高电平信号，进而控制第十四晶体管M14和第十三晶体管M13均截止。导通的第八晶体管M8将第二参考信号端VREF2的高电平信号提供给信号输出端OUTP，使信号输出端OUTP输出高电平信号。
之后，在该第二驱动周期T20中，重复第二复位阶段t23和第二保持阶段t24的过程，在此不作赘述。
本公开实施例通过使第十一晶体管M11和第十二晶体管M12交替工作，可以使第十一晶体管M11和第十二晶体管M12分别有特性恢复的时间，从而可以提高第十一晶体管M11和第十二晶体管M12的使用寿命，以及降低第十三晶体管M13的栅极电压漏电，进一步提高移位寄存器单元的使用寿命与输出稳定性。
基于同一发明构思，本公开实施例还提供了上述移位寄存器单元的驱动方法。该驱动方法的工作原理和具体实施方式与上述实施例中移位寄存器单元的工作原理和实施方式相同，因此，该驱动方法可参见上述实施例中移位寄存器单元的具体实施方式进行实施，在此不再赘述。
在具体实施时，在本公开实施例中，如图5所示，驱动方法可以包括第一驱动周期。其中，第一驱动周期可以包括如下步骤：
S101、第一输入阶段，对输入信号端加载第一电平信号，对第一时钟信号端加载第一电平信号，对第二时钟信号端加载第二电平信号，对第一控制信号端加载第一电平信号，对第二控制信号端加载第二电平信号；
S102、第一输出阶段，对输入信号端加载第二电平信号，对第一时钟信号端加载第二电平信号，对第二时钟信号端加载第一电平信号，对第一控制信号端加载第一电平信号，对第二控制信号端加载第二电平信号；
S103、第一复位阶段，对输入信号端加载第二电平信号，对第一时钟信号端加载第一电平信号，对第二时钟信号端加载第二电平信号，对第一控制信号端加载第一电平信号，对第二控制信号端加载第二电平信号。
在具体实施时，在本公开实施例中，如图6所示，驱动方法可以包括第二驱动周期。其中，第二驱动周期可以包括如下步骤：
S201、第二输入阶段，对输入信号端加载第一电平信号，对第一时钟信号端加载第一电平信号，对第二时钟信号端加载第二电平信号，对第一控制信号端加载第二电平信号，对第二控制信号端加载第一电平信号；
S202、第二输出阶段，对输入信号端加载第二电平信号，对第一时钟信号端加载第二电平信号，对第二时钟信号端加载第一电平信号，对第一控制信号端加载第二电平信号，对第二控制信号端加载第一电平信号；
S203、第二复位阶段，对输入信号端加载第二电平信号，对第一时钟信号端加载第一电平信号，对第二时钟信号端加载第二电平信号，对第一控制信号端加载第二电平信号，对第二控制信号端加载第一电平信号。
在具体实施时，在本公开实施例中，驱动方法可以包括第一驱动周期和第二驱动周期。其中，可以使第一驱动周期在第二驱动周期之前出现，或者，也可以使第二驱动周期在第一驱动周期之前出现，在此不作限定。
在具体实施时，在第一驱动周期中，在第一复位阶段之后，还可以包括：第一保持阶段。在第一保持阶段，对输入信号端加载第二电平信号，对第一时钟信号端加载第二电平信号，对第二时钟信号端加载第一电平信号，对第一控制信号端加载第一电平信号，对第二控制信号端加载第二电平信号。
在具体实施时，在第二驱动周期中，在第二复位阶段之后，还可以包括：第二保持阶段。在第二保持阶段，对输入信号端加载第二电平信号，对第一时钟信号端加载第二电平信号，对第二时钟信号端加载第一电平信号，对第一控制信号端加载第二电平信号，对第二控制信号端加载第一电平信号。
可选地，在本公开实施例提供的上述移位寄存器单元的驱动方法中，如图3所示，第一电平信号可以为低电平信号，对应地，第二电平信号为高电平信号；或者反之，第一电平信号也可以为高电平信号，对应地，第二电平信号为低电平信号，具体需要根据晶体管是N型晶体管还是P型晶体管而定，在此不作限定。
基于同一发明构思，本公开实施例还提供了栅极驱动电路，如图7所示，包括级联的多个本公开实施例提供的上述任意移位寄存器单元SR(1)、SR(2)…SR(n-1)、SR(n)…SR(N-1)、SR(N)(共N个移位寄存器单元，1≤n≤N)；其中，第一级移位寄存器单元SR(1)的输入信号端INP被配置为与帧触发信号端STV耦接；
每相邻两个移位寄存器单元中，下一级移位寄存器单元SR(n)的输入信号端INP与上一级移位寄存器单元SR(n-1)的信号输出端OUTP耦接。
具体地，上述栅极驱动电路中的每个移位寄存器单元的具体结构与本公开上述移位寄存器单元在功能和结构上均相同，重复之处不再赘述。该栅极驱动电路可以应被配置为液晶显示面板中，也可以应被配置为电致发光显示面板中，在此不作限定。
具体地，在本公开实施例提供的上述栅极驱动电路中，如图7所示，各级移位寄存器单元SR(n)的第一参考信号端VREF1均与同一第一直流信号端vref1耦接，各级移位寄存器单元SR(n)的第二参考信号端VREF2均与同一第二直流信号端vref2耦接。
具体地，在本公开实施例提供的上述栅极驱动电路中，如图7所示，第2k-1级移位寄存器单元的第一时钟信号端CK1和第2k级移位寄存器单元的第二时钟信号端CK2均与同一时钟端即第一时钟端ck1耦接；第2k-1级移位寄存器单元的第二时钟信号端CK2和第2k级移位寄存器单元的第一时钟信号端CK1均与同一时钟端即第二时钟端ck2耦接；其中，k为正整数。
在具体实施时，在本公开实施例中，各级移位寄存器单元的第一控制信号端均与同一第一控制端耦接。各级移位寄存器单元的第二控制信号端均与同一第二控制端耦接。
基于同一发明构思，本公开实施例还提供了显示装置，包括本公开实施例提供的上述栅极驱动电路。该显示装置解决问题的原理与前述移位寄存器单元相似，因此该显示装置的实施可以参见前述移位寄存器单元的实施，重复之处在此不再赘述。
在具体实施时，本公开实施例提供的上述显示装置可以为如图8所示的手机。当然，本公开实施例提供的上述显示装置也可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
本公开实施例提供的移位寄存器单元、其驱动方法及装置，该移位寄存器单元可以包括：输入电路、节点控制电路、第一控制输出电路、第二控制输出电路以及输出电路。通过设置第一控制输出电路和第二控制输出电路，可以使第一控制输出电路和第二控制输出电路交替进行工作，从而可以使第一控制输出电路和第二控制输出电路分别有特性恢复的时间，进而可以提高移位寄存器单元的使用寿命与输出稳定性。
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (17)

1.一种移位寄存器单元，其中，包括：
输入电路，被配置为响应于第一时钟信号端的信号，将输入信号端的信号提供给第一节点；以及响应于所述第一时钟信号端的信号，将第一参考信号端的信号提供给第二节点；
节点控制电路，被配置为响应于第一节点的信号，将所述第一时钟信号端的信号提供给所述第二节点，以及响应于第二时钟信号端的信号，将所述第一节点与第三节点导通；
第一控制输出电路，被配置为根据第一控制信号端和所述第二节点的信号，控制所述第三节点的信号，以及将第二参考信号端的信号提供给信号输出端；
第二控制输出电路，被配置为根据第二控制信号端和所述第二节点的信号，控制所述第三节点的信号，以及将第二参考信号端的信号提供给所述信号输出端；
输出电路，被配置为根据所述第一节点的信号，将第二时钟信号端的信号提供给所述信号输出端。
2.如权利要求1所述的移位寄存器单元，其中，所述第一控制输出电路包括：第一子电路、第二子电路以及第三子电路；
所述第一子电路被配置为响应于所述第一控制信号端的信号，将所述第二节点与第四节点导通；
所述第二子电路被配置为响应于所述第一控制信号端的信号，将所述第二参考信号端提供给第五节点；
所述第三子电路被配置为响应于所述第四节点的信号，将所述第二参考信号端分别提供给所述第三节点与所述信号输出端。
3.如权利要求2所述的移位寄存器单元，其中，所述第一子电路包括：第一晶体管；
所述第一晶体管的栅极与所述第一控制信号端耦接，所述第一晶体管的第一极与所述第二节点耦接，所述第一晶体管的第二极与所述第四节点耦接。
4.如权利要求2或3所述的移位寄存器单元，其中，所述第二子电路包括：第二晶体管；
所述第二晶体管的栅极与所述第一控制信号端耦接，所述第二晶体管的第一极与所述第二参考信号端耦接，所述第二晶体管的第二极与所述第五节点耦接。
5.如权利要求2-4任一项所述的移位寄存器单元，其中，所述第三子电路包括：第三晶体管与第四晶体管；
所述第三晶体管的栅极与所述第四节点耦接，所述第三晶体管的第一极与所述第二参考信号端耦接，所述第三晶体管的第二极与所述第三节点耦接；
所述第四晶体管的栅极与所述第四节点耦接，所述第四晶体管的第一极与所述第二参考信号端耦接，所述第四晶体管的第二极与所述信号输出端耦接。
6.如权利要求1-5任一项所述的移位寄存器单元，其中，所述第二控制输出电路包括：第四子电路、第五子电路以及第六子电路；
所述第四子电路被配置为响应于所述第二控制信号端的信号，将所述第二节点与第五节点导通；
所述第五子电路被配置为响应于所述第二控制信号端的信号，将所述第二参考信号端提供给第四节点；
所述第六子电路被配置为响应于所述第五节点的信号，将所述第二参考信号端分别提供给所述第三节点与所述信号输出端。
7.如权利要求6所述的移位寄存器单元，其中，所述第四子电路包括：第五晶体管；
所述第五晶体管的栅极与所述第二控制信号端耦接，所述第五晶体管的第一极与所述第二节点耦接，所述第五晶体管的第二极与所述第五节点耦接。
8.如权利要求6或7所述的移位寄存器单元，其中，所述第五子电路包括：第六晶体管；
所述第六晶体管的栅极与所述第二控制信号端耦接，所述第六晶体管的第一极与所述第二参考信号端耦接，所述第六晶体管的第二极与所述第四节点耦接。
9.如权利要求6-8任一项所述的移位寄存器单元，其中，所述第六子电路包括：第七晶体管与第八晶体管；
所述第七晶体管的栅极与所述第五节点耦接，所述第七晶体管的第一极与所述第二参考信号端耦接，所述第七晶体管的第二极与所述第三节点耦接；
所述第八晶体管的栅极与所述第五节点耦接，所述第八晶体管的第一极与所述第二参考信号端耦接，所述第八晶体管的第二极与所述信号输出端耦接。
10.如权利要求1-9任一项所述的移位寄存器单元，其中，所述输出电路包括：第九晶体管、第十晶体管以及第一电容；
所述第九晶体管的栅极与所述第一参考信号端耦接，所述第九晶体管的第一极与所述第一节点耦接，所述第九晶体管的第二极与所述第十晶体管的栅极耦接；
所述第十晶体管的第一极与所述第二时钟信号端耦接，所述第十晶体管的第二极与所述信号输出端耦接；
所述第一电容耦接于所述第十晶体管的栅极与所述信号输出端之间。
11.如权利要求1-9任一项所述的移位寄存器单元，其中，所述输出电路包括：第十一晶体管、第十二晶体管、第十三晶体管以及第二电容；
所述第十一晶体管的栅极与所述第一控制信号端耦接，所述第十一晶体管的第一极与所述第一节点耦接，所述第十一晶体管的第二极与所述第十三晶体管的栅极耦接；
所述第十二晶体管的栅极与所述第二控制信号端耦接，所述第十二晶体管的第一极与所述第一节点耦接，所述第十二晶体管的第二极与所述第十三晶体管的栅极耦接；
所述第十三晶体管的第一极与所述第二时钟信号端耦接，所述第十三晶体管的第二极与所述信号输出端耦接；
所述第二电容耦接于所述第十三晶体管的栅极与所述信号输出端之间。
12.如权利要求1-11任一项所述的移位寄存器单元，其中，所述节点控制电路包括：第十四晶体管与第十五晶体管；
所述第十四晶体管的栅极与所述第一节点耦接，所述第十四晶体管的第一极与所述第一时钟信号端耦接，所述第十四晶体管的第二极与所述第二节点耦接；
所述第十五晶体管的栅极与所述第二时钟信号端耦接，所述第十五晶体管的第一极与所述第三节点耦接，所述第十五晶体管的第二极与所述第一节点耦接。
13.如权利要求1-12任一项所述的移位寄存器单元，其中，所述输入电路包括：第十六晶体管与第十七晶体管；
所述第十六晶体管的栅极与所述第一时钟信号端耦接，所述第十六晶体管的第一极与所述输入信号端耦接，所述第十六晶体管的第二极与所述第一节点耦接；
所述第十七晶体管的栅极与所述第一时钟信号端耦接，所述第十七晶体管的第一极与所述第一参考信号端耦接，所述第十七晶体管的第二极与所述第二节点耦接。
14.如权利要求1-13任一项所述的移位寄存器单元，其中，所述移位寄存器单元还包括：第三电容：
所述第三电容耦接与所述第二节点与所述第二参考信号端之间。
15.一种栅极驱动电路，其中，包括：级联的多个如权利要求1-14任一项所述的移位寄存器单元；
第一极移位寄存器单元的输入信号端与帧触发信号端耦接；
每相邻的两个移位寄存器单元中，下一级移位寄存器单元的输入信号端与上一级移位寄存器单元的信号输出端耦接。
16.一种显示装置，其中，包括如权利要求15所述的栅极驱动电路。
17.一种如权利要求1-14任一项所述的移位寄存器单元的驱动方法，其中，包括：第一驱动周期和/或第二驱动周期；
所述第一驱动周期，包括：
第一输入阶段，对所述输入信号端加载第一电平信号，对所述第一时钟信号端加载所述第一电平信号，对所述第二时钟信号端加载第二电平信号，对所述第一控制信号端加载所述第一电平信号，对所述第二控制信号端加载所述第二电平信号；
第一输出阶段，对所述输入信号端加载所述第二电平信号，对所述第一时钟信号端加载所述第二电平信号，对所述第二时钟信号端加载所述第一电平信号，对所述第一控制信号端加载所述第一电平信号，对所述第二控制信号端加载所述第二电平信号；
第一复位阶段，对所述输入信号端加载所述第二电平信号，对所述第一时钟信号端加载所述第一电平信号，对所述第二时钟信号端加载所述第二电平信号，对所述第一控制信号端加载所述第一电平信号，对所述第二控制信号端加载所述第二电平信号；
所述第二驱动周期，包括：
第二输入阶段，对所述输入信号端加载第一电平信号，对所述第一时钟信号端加载所述第一电平信号，对所述第二时钟信号端加载第二电平信号，对所述第一控制信号端加载所述第二电平信号，对所述第二控制信号端加载所述第一电平信号；
第二输出阶段，对所述输入信号端加载所述第二电平信号，对所述第一时钟信号端加载所述第二电平信号，对所述第二时钟信号端加载所述第一电平信号，对所述第一控制信号端加载所述第二电平信号，对所述第二控制信号端加载所述第一电平信号；
第二复位阶段，对所述输入信号端加载所述第二电平信号，对所述第一时钟信号端加载所述第一电平信号，对所述第二时钟信号端加载所述第二电平信号，对所述第一控制信号端加载所述第二电平信号，对所述第二控制信号端加载所述第一电平信号。
CN201980000979.3A 2019-07-02 2019-07-02 移位寄存器单元、其驱动方法及装置 Active CN112534494B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/094451 WO2021000272A1 (zh) 2019-07-02 2019-07-02 移位寄存器单元、其驱动方法及装置

Publications (2)

Publication Number Publication Date
CN112534494A CN112534494A (zh) 2021-03-19
CN112534494B true CN112534494B (zh) 2023-12-12

Family

ID=74101134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000979.3A Active CN112534494B (zh) 2019-07-02 2019-07-02 移位寄存器单元、其驱动方法及装置

Country Status (4)

Country Link
US (3) US11380374B2 (zh)
EP (1) EP3996078A4 (zh)
CN (1) CN112534494B (zh)
WO (1) WO2021000272A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093296B (zh) * 2021-11-09 2022-12-02 合肥维信诺科技有限公司 扫描电路及其驱动方法、显示面板
CN115294917A (zh) * 2022-08-15 2022-11-04 昆山国显光电有限公司 发光控制电路、发光控制电路的驱动方法以及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295546A (zh) * 2007-04-27 2008-10-29 群康科技(深圳)有限公司 移位寄存器及液晶显示器
CN107025872A (zh) * 2016-01-29 2017-08-08 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN107633834A (zh) * 2017-10-27 2018-01-26 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN108231034A (zh) * 2018-03-30 2018-06-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN108346405A (zh) * 2018-03-30 2018-07-31 厦门天马微电子有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN109935211A (zh) * 2019-02-22 2019-06-25 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353460C (zh) * 2004-08-16 2007-12-05 友达光电股份有限公司 移位寄存器及使用该移位寄存器的显示面板
JP5190285B2 (ja) * 2008-03-21 2013-04-24 株式会社ジャパンディスプレイイースト 表示装置
US9666140B2 (en) * 2012-12-14 2017-05-30 Sharp Kabushiki Kaisha Display device and method for driving same
CN103021321B (zh) * 2012-12-29 2016-08-03 深超光电（深圳）有限公司 移位寄存器与液晶显示装置
CN105741744B (zh) * 2016-05-12 2018-07-17 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN106782337B (zh) * 2017-02-14 2019-01-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及有机电致发光显示面板
CN106782413B (zh) * 2017-02-23 2019-02-26 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示面板
CN106910453A (zh) * 2017-05-09 2017-06-30 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
CN107039014B (zh) * 2017-05-26 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN107192337B (zh) * 2017-06-06 2020-02-07 济南大学 基于单缝衍射原理利用ccd测量微小位移的方法
CN109147635B (zh) * 2017-06-27 2021-04-16 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法及显示装置
CN107492337B (zh) * 2017-09-29 2020-06-16 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107863057B (zh) * 2017-10-31 2020-12-18 上海天马微电子有限公司 一种移位寄存器、其驱动方法、驱动控制电路及相关装置
CN208141796U (zh) * 2018-04-28 2018-11-23 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN108777129B (zh) * 2018-06-05 2020-07-07 京东方科技集团股份有限公司 移位寄存器电路及显示装置
CN109817144B (zh) * 2019-01-31 2022-09-23 合肥鑫晟光电科技有限公司 栅极驱动电路和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295546A (zh) * 2007-04-27 2008-10-29 群康科技(深圳)有限公司 移位寄存器及液晶显示器
CN107025872A (zh) * 2016-01-29 2017-08-08 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN107633834A (zh) * 2017-10-27 2018-01-26 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN108231034A (zh) * 2018-03-30 2018-06-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN108346405A (zh) * 2018-03-30 2018-07-31 厦门天马微电子有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN109935211A (zh) * 2019-02-22 2019-06-25 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Also Published As

Publication number Publication date
WO2021000272A1 (zh) 2021-01-07
CN112534494A (zh) 2021-03-19
US20210407563A1 (en) 2021-12-30
US20240221794A1 (en) 2024-07-04
US11380374B2 (en) 2022-07-05
US20230352063A1 (en) 2023-11-02
EP3996078A4 (en) 2022-07-06
EP3996078A1 (en) 2022-05-11
US11961582B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
CN108389539B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108877716B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN110176217B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN107863057B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及相关装置
CN107424649B (zh) 一种移位寄存器、其驱动方法、发光控制电路及显示装置
CN108648714B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108962154B (zh) 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法
US10283030B2 (en) Shift register, gate driver, display panel and driving method
US10826475B2 (en) Shift register and driving method thereof, cascade driving circuit and display device
US11217148B2 (en) Shift register unit, driving method, gate driver on array and display device
EP3086312A1 (en) Shift register unit, gate drive circuit and display device
US20140064436A1 (en) Shift Register, Driving Circuit, And Display Apparatus
CN109389927B (zh) 移位寄存器及其驱动方法、栅极驱动电路
CN107358906B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN111445866B (zh) 移位寄存器、驱动方法、驱动控制电路及显示装置
CN107492337B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN110459190B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US11069274B2 (en) Shift register unit, gate driving circuit, driving method and display apparatus
CN109377948B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106486047B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN113299223B (zh) 一种显示面板和显示装置
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal
US10818259B2 (en) Scanning trigger unit, gate driving circuit and method for driving the same and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant