CN104966503A - 一种栅极驱动电路及其驱动方法、电平移位器 - Google Patents

Abstract

本发明提供了一种栅极驱动电路及其驱动方法、电平移位器，用以在栅极驱动电路实现电荷分享之后，通过将时钟信号对地放电加快时钟信号从高电平转换为低电平的过程，从而进一步降低栅极驱动电路消耗的功率。所述栅极驱动电路，包括时序控制器、电平移位器和移位寄存器，所述时序控制器与所述电平移位器连接，所述电平移位器的与移位寄存器连接，其特征在于，所述栅极驱动电路还包括放电模块，所述放电模块的第一输入端连接时序控制器的输出端，所述放电模块的第二输入端连接电平移位器的输出端；所述放电模块通过从该放电模块输入的第一控制信号的控制，将所述放电模块的输入的时钟信号对地放电。

Description

一种栅极驱动电路及其驱动方法、电平移位器

技术领域

本发明涉及液晶显示系统领域，尤其涉及一种栅极驱动电路及其驱动方法、电平移位器。

背景技术

随着液晶显示装置的轻、薄及低辐射等优点，液晶显示装置已逐渐取代阴极射线管(CRT)显示装置，并成为电脑屏幕及电视的主流。

典型的液晶显示器通常包括显示基板、电路板以及设置在显示基板上的栅极驱动电路及源极驱动电路。电路板上设置有时序控制器，用以提供多个控制信号至栅极驱动电路与源极驱动电路。栅极驱动电路用于驱动显示基板上的多条栅极线，源极驱动电路用于将影像信号输出至显示基板上的与这些栅极线交叉设置的多条数据线。

其中，栅极驱动电路和源极驱动电路可以以载带式封装(TCP)或玻璃覆晶封装(COG)形式设置在显示基板上。栅极驱动电路还可以直接形成在显示基板中，也就是所谓的栅极阵列电路(Gate-On-Array Circuit，GOA Circuit)。在显示基板中直接形成栅极驱动电路的这种结构包括移位寄存器(Shift Register)，移位寄存器包括多个级联耦接的级(Stage)，用以产生多个栅极驱动脉冲以依序致能形成在显示基板上的这些栅极线。

目前两相(2-phase)的GOA设计，电平移位器设置在电路板上以产生二个时钟脉冲信号分别作为奇数及偶数级的时钟脉冲信号并提供栅极驱动脉冲所需能量。由于此二个时钟脉冲信号的电压振幅(亦即，高电平与低电平之间的电压差)较大且与其相连接的级数多，寄生电容相当大，持续地对电容充放电造成功率的消耗，因此需要以电荷分享的方式来减少电平移位器的功率消耗。此二个时钟脉冲信号一般而言为相反的极性，目前采用的电荷分享方式是在两者做极性转变前，将两者相接以使两者互相分享电荷至中心的电压，之后再由电平移位器的输出缓冲器将两者分别放大至目标电压；参见图1所示的时钟信号，为电平移位器对电荷分享形成的时钟信号的波形。图1中，CLK1代表第一项时钟信号，CLK3代表第三项时钟信号，CK1代表时序控制器发送给移位电平移位器的第一项控制信号，用于控制电平移位器产生第一项时钟信号，CK3代表时序控制器发送给移位电平移位器的第三项控制信号，用于控制电平移位器产生第三项时钟信号，在第一时间段t1内CLK1处于高电平(VGH)，CLK3处于低电平(VGL)，没有电荷分享现象，在第二时间段t2内为时钟信号电平转换阶段，CLK1从高电平转换到低电平，CLK3从低电平转到高电平，为了通过电荷分享的技术减少电平移位器的功耗，现有技术中，将CLK1的高电平与CLK3的低电平进行叠加到中间电平(VGM)，从而使得在t2内实现电荷分享，降低了电平移位器的功耗。

然而，现有技术中实现电荷分享的前提是两个时钟脉冲信号为相反极性，当其中的一个时钟信号处于上升阶段，另一时钟信号处于下降阶段,两个时钟信号无法同时处于低电平或高电平从而缺乏波形设计弹性。

综上所述，现有技术中的栅极驱动电路，在实现电荷分享的过程中，不仅限制了时钟信号的波形，而且不能有效降低栅极驱动电路消耗的功率。

发明内容

本发明实施例提供了一种栅极驱动电路及其驱动方法、电平移位器，用以在栅极驱动电路实现电荷分享之后，通过将时钟信号对地放电加快时钟信号从高电平转换为低电平的过程，从而进一步降低栅极驱动电路消耗的功率。

本发明实施例提供了一种栅极驱动电路，包括时序控制器、电平移位器和移位寄存器，所述时序控制器的第一输出端连接所述电平移位器的输入端，所述电平移位器的输出端连接移位寄存器的输入端，所述栅极驱动电路还包括放电模块，所述放电模块的第一输入端连接时序控制器的第二输出端，所述放电模块的第二输入端连接电平移位器的输出端；

其中，所述时序控制器通过第二输出端输出第一控制信号给所述放电模块，所述电平移位器通过输出端输出用于驱动所述移位寄存器的时钟信号；

所述放电模块通过从该放电模块的第一输入端输入的第一控制信号的控制，将所述放电模块的第二输入端输入的时钟信号对地放电。

通过本发明实施例提供的栅极驱动电路的放电模块，放电模块的第一输入端连接时序控制器的第二输出端，从而接收时序控制器第二输出端输出的第一控制信号的控制，放电模块的第二输入端连接电平移位器的输出端，从而使得放电模块在第一控制信号的控制下，将输入的时钟信号进行对地放电，从而实现在电平移位器进行时钟信号的电荷分享之后，通过放电模块在第一控制信号的控制下，进一步通过电荷对地放电的方式，加快时钟信号从高电平转换到低电平的过程，从而降低了栅极驱动电路消耗的功率。

较佳地，所述时序控制器通过所述第一输出端输出第二控制信号，且所述第一控制信号与所述第二控制信号的频率相同。

具体地，时序控制器输出的第一控制信号用于控制放电模块，时序控制器输出的第二控制信号用于控制电平移位器产生的时钟信号，且时钟信号的频率与第二控制信号的频率相同，而放电模块用于控制对该时钟信号进行对地放电，所以为了实现第一控制信号控制放电模块对时钟信号的控制，第一控制信号与时钟信号的频率相同，进而第一控制信号与第二控制信号的频率相同。

较佳地，所述第一控制信号和所述第二控制信号均为方波信号。

较佳地，所述放电模块包括多个放电子模块；每一放电子模块具有一个第一输入端和一个第二输入端，不同的放电子模块的第一输入端输入不同的第一控制信号，不同的放电子模块的第二输入端输入不同的时钟信号；

关于每一放电子模块：该放电子模块通过从该放电子模块的第一输入端输入的第一控制信号的控制，将该放电子模块的第二输入端输入的时钟信号对地放电。

较佳地，每一所述放电子模块包括一个开关器件。

较佳地，所述开关器件的控制端连接时序控制器的第二输出端；

所述开关器件的输入端连接所述电平移位器的输出端；

所述开关器件的输出端接地。

具体地，通过放电子模块中的开关器件在接收第一控制信号的控制后，通过开关器件的导通或者关断来控制是否对电平移位器输出的时钟信号进行对地放电。

较佳地，所述开关器件为场效应晶体管或薄膜晶体管。

较佳地，当所述开关器件为场效应晶体管时，所述场效应晶体管的栅极连接所述时序控制器的第二输出端；所述场效应晶体管的漏极连接所述电平移位器的输出端；所述场效应晶体管的源极接地；

当所述开关器件为薄膜晶体管时，所述薄膜晶体管的栅极连接所述时序控制器的第二输出端；所述薄膜晶体管的源极连接所述电平移位器的输出端；所述薄膜晶体管的漏极接地。

本发明实施例提供了本发明实施例提供的栅极驱动电路的驱动方法，该方法包括：

当所述放电模块输入的时钟信号由高电平降低到预设电平时，所述时序控制器控制第一控制信号为高电平，使得所述放电模块当接收到该高电平的第一控制信号时，将该放电模块的第二输入端输入的时钟信号对地放电；否则，所述时序控制器控制第一控制信号为低电平，使得所述放电模块停止对所述时钟信号对地放电。

通过本发明实施例提供的栅极驱动电路的驱动方法，当放电模块输入的时钟信号由高电平降低到预设电平时，第一控制信号转换为高电平，用以控制放电模块。当放电模块接收到第一控制信号的高电平时，放电模块将时钟信号对地放电，从而加快降低时钟信号的高电平，从而进一步降低了栅极驱动电路的功率消耗。

本发明实施例提供了一种电平移位器，所述电平移位器包括时钟信号产生模块和放电模块，所述时钟信号产生模块的输入端连接时序控制器的第一输出端，所述时钟信号产生模块的输出端连接移位寄存器的输入端，输出用于驱动所述移位寄存器的时钟信号；所述放电模块的第一输入端连接时序控制器的第二输出端，接收所述时序控制器通过第二输出端输出的第一控制信号，所述放电模块的第二输入端连接所述时钟信号产生模块的输出端，接收所述时钟信号，并且，所述放电模块在所述第一控制信号的控制下，将所述时钟信号对地放电。

通过本发明实施例提供的电平移位器，在时钟信号产生模块的基础上，增加一个放电模块，放电模块的第一输入端连接时序控制器的第二输出端，从而接收时序控制器第二输出端输出的第一控制信号的控制，放电模块的第二输入端连接时钟信号产生模块的输出端，从而使得放电模块在第一控制信号的控制下，将输入的时钟信号进行对地放电，从而实现进一步对电荷对地放电，加快了时钟信号从高电平转换到低电平的过程，从而降低了电平移位器消耗的功率。

较佳地，所述时钟信号产生模块通过输入端接收所述时序控制器通过所述第一输出端输出第二控制信号，并在该第二控制信号的控制下，产生用于驱动所述移位寄存器的时钟信号；其中，所述第一控制信号与所述第二控制信号的频率相同。

具体地，时序控制器输出的第一控制信号用于控制放电模块，时序控制器输出的第二控制信号用于控制电平移位器产生的时钟信号，且时钟信号的频率与第二控制信号的频率相同，而放电模块用于控制对该时钟信号进行对地放电，所以为了实现第一控制信号控制放电模块对时钟信号的控制，第一控制信号与时钟信号的频率相同，进而第一控制信号与第二控制信号的频率相同。

较佳地，所述第一控制信号和所述第二控制信号均为方波信号。

较佳地，所述放电模块包括多个放电子模块；每一放电子模块具有一个第一输入端和一个第二输入端，不同的放电子模块的第一输入端输入不同的第一控制信号，不同的放电子模块的第二输入端输入不同的时钟信号；

关于每一放电子模块：该放电子模块通过从该放电子模块的第一输入端输入的第一控制信号的控制，将该放电子模块的第二输入端输入的时钟信号对地放电。

较佳地，所述放电子模块包括一个开关器件。

较佳地，所述开关器件的控制端连接时序控制器的第二输出端；

所述开关器件的输入端连接所述电平移位器的输出端；

所述开关器件的输出端接地。

较佳地，所述开关器件为场效应晶体管或薄膜晶体管。

较佳地，当所述开关器件为场效应晶体管时，所述场效应晶体管的栅极连接所述时序控制器的第二输出端；所述场效应晶体管的漏极连接所述电平移位器的输出端；所述场效应晶体管的源极接地；或者，

当所述开关器件为薄膜晶体管时，所述薄膜晶体管的栅极连接所述时序控制器的第二输出端；所述薄膜晶体管的漏极连接所述电平移位器的输出端；所述薄膜晶体管的源极接地。

附图说明

图1为现有技术提供的一种时钟信号的电荷分享的时序图；

图2为本发明实施例提供的一种栅极驱动电路的结构示意图；

图3为本发明实施例提供的一种放电模块的结构示意图；

图4为本发明实施例提供的一种放电子模块的结构示意图；

图5为本发明实施例提供的一种栅极驱动电路的驱动方法的流程示意图；

图6为本发明实施例提供的一种栅极驱动电路的驱动方法的时序图；

图7为本发明实施例提供的一种电平移位器与放电子模块的连接电路图；

图8为本发明实施例提供的一种电平移位器的结构示意图；

图9为本发明实施例提供的一种时钟信号波形图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例提供了一种栅极驱动电路及其驱动方法、电平移位器，用以在栅极驱动电路实现电荷分享之后，通过将时钟信号对地放电加快时钟信号从高电平转换为低电平的过程，从而进一步降低栅极驱动电路消耗的功率。

需要说明的是本发明实施例提供的栅极驱动电路，和电平移位器在是现有技术中已经实现电荷分享过程从高电平(VGH)降低到中间电平(VGM)，同时低电平(VGL)升高到中间电平(VGM)的基础上提供的栅极驱动电路，和电平移位器。其中，时钟信号的电平有高电平和低电平，以及中间电平，高电平一般为16V～30V，低电平为-4～-10V，中间电平为高电平与低电平的和的一半，即为6V～10V。

然而，还需要强调的是本发明实施例提供的放电模块不仅可以应用栅极驱动电路中，和电平移位器中，也可以应用在别的电路中，只要是实现将输入信号降低的情况均可以通过本发明实施例提供的电路结构进行实现，以上均属于本发明的保护范围。

下面通过附图具体说明本发明实施例提供的技术方案。

参见图2，本发明实施例提供的一种栅极驱动电路，包括时序控制器11、电平移位器12和移位寄存器13，时序控制器11的第一输出端连接电平移位器12的输入端，电平移位器12的输出端连接移位寄存器13的输入端，栅极驱动电路还包括放电模块14，放电模块14的第一输入端连接时序控制器13的第二输出端，放电模块14的第二输入端连接电平移位器12的输出端；

其中，时序控制器通过第二输出端输出第一控制信号CX给放电模块，电平移位器通过输出端输出用于驱动移位寄存器的时钟信号CLK；

放电模块14通过从该放电模块的第一输入端输入的第一控制信号CX1的控制，将放电模块14的第二输入端输入的时钟信号CLK对地放电。

需要说明的是，电平移位器还会通过别的输入端接收电源电压提供的高电平和低电平，用以使得该电平移位器进行正常的电荷分享过程，本发明实施例不做详细介绍。

通过本发明实施例提供的栅极驱动电路的放电模块，放电模块的第一输入端连接时序控制器的第二输出端，从而接收时序控制器第二输出端输出的第一控制信号的控制，放电模块的第二输入端连接电平移位器的输出端，从而使得放电模块在第一控制信号的控制下，将输入的时钟信号进行对地放电，从而实现在电平移位器进行时钟信号的电荷分享之后，通过放电模块在第一控制信号的控制下，进一步通过电荷对地放电的方式，加快降低了时钟信号从高电平转换到低电平的过程，从而降低了电平移位器消耗的功率。

其中，时序控制器11通过第一输出端输出第二控制信号CK，且第一控制信号与第二控制信号的频率相同。

具体地，时序控制器输出的第一控制信号用于控制放电模块，时序控制器输出的第二控制信号用于控制电平移位器产生的时钟信号，且时钟信号的频率与第二控制信号的频率相同，而放电模块用于控制对该时钟信号进行对地放电，所以为了实现第一控制信号控制放电模块对时钟信号的控制，第一控制信号与时钟信号的频率相同，进而第一控制信号与第二控制信号的频率相同。

其中，第一控制信号CX和第二控制信号CK均为方波信号。

当然，第一控制信号和第二控制信号可以为其他信号，本发明实施例不做具体限定，只是用方波信号作为控制信号较佳实施例。

其中，参见图3，放电模块14包括多个放电子模块141；每一放电子模块141具有一个第一输入端和一个第二输入端，不同的放电子模块的第一输入端输入不同的第一控制信号CX，不同的放电子模块的第二输入端输入不同的时钟信号CLK；

关于每一放电子模块141：该放电子模块通过从该放电子模块的第一输入端输入的第一控制信号的控制，将该放电子模块的第二输入端输入的时钟信号对地放电。

需要说明的是，时序控制器输出的第一控制信号的个数、时序控制器输出的第二控制信号的个数、电平移位器输出的时钟信号的个数、以及放电模块包括的的放电子模块个数，均相同。所以每一放电子模块用于控制一项时钟信号。

例如，针对一个放电子模块，当该放电子模块第一输入端输入的第一控制信号为第一项第一控制信号CX1，则该放电子模块第二输入端输入的时钟信号也为第一项时钟信号CLK1，从而使得该放电子模块通过接收第一项第一控制信号CX1的控制，实现对第一项时钟信号CLK1进行控制。

其中，每一放电子模块141包括一个开关器件。

其中，开关器件的控制端连接时序控制器的第二输出端；开关器件的输入端连接电平移位器的输出端；开关器件的输出端接地。

也就是说，开关器件的控制端输入的信号是时序控制器发送的第一控制信号，开关器件的输入端输入的信号是电平移位器输出的时钟信号。

具体地，通过放电子模块中的开关器件在接收第一控制信号的控制后，通过开关器件的导通或者关断来控制，是否对电平移位器输出的时钟信号进行对地放电。

其中，开关器件为场效应晶体管或薄膜晶体管。

需要说明的是，本发明实施例中开关器件不仅限于为场效应晶体管或薄膜晶体管，只要器件实现通过控制信号的控制，使得器件导通或者关断的作用的器件均可以作为本发明实施例中的开关器件。

其中，当开关器件为场效应晶体管时，场效应晶体管的栅极连接时序控制器的第二输出端；场效应晶体管的源极连接电平移位器的输出端；场效应晶体管的漏极接地；

当开关器件为薄膜晶体管时，薄膜晶体管的栅极连接时序控制器的第二输出端；薄膜晶体管的源极连接电平移位器的输出端；薄膜晶体管的漏极接地。

需要说明的是，场效应晶体管可以为增强型或耗尽型场效应半导体晶体管(MOSFET)，且MOSFET包括N沟道的MOS管和P沟道的MOS管，本发明实施例中对MOSFET的类型不做具体限定。本发明实施例仅以N沟道的MOS管(NMOS)为例进行的详细说明。

也就是说，以放电子模块用于控制第一项的时钟信号CLK1为例，参见图4，NMOS的连接方式：NMOS的栅极(G)连接时钟控制器输出的第一项第一控制信号CX1，NMOS的漏极(D)连接电平移位器输出的第一项时钟信号CLK1，NMOS的源极(S)接地。

需要说明的是，薄膜晶体管(TFT)分为N型TFT和P型TFT。本发明实施对薄膜晶体管的类型也不做基体限定。本发明实施例仅以N型TFT的连接方式为较佳实施例做的介绍。当开关器件为N型TFT(NTFT)时，连接方式与上述的NMOS的连接方式相同。另外，当开关器件为PMOS，或者为P型TFT时，连接方式相同，即：PMOS的栅极(或者P型TFT)连接时序控制器输出的第一控制信号，PMOS的源极(或者P型TFT)连接电平移位器输出的时钟信号，PMOS的漏极(或者P型TFT)接地。

综上所述，通过本发明实施例提供的栅极驱动电路，将放电模块的第一输入端连接时序控制器用于产生第一控制信号的第二输入端，放电模块的第二输入端连接电平移位器产生时钟信号的输出端，从而使得放电模块通过接受第一控制信号的控制，实现将放电模块输入的时钟信号进行对地放电，从而加快了时钟信号从高电平降低到低电平的过程，从而降低了栅极驱动电路消耗的功率。具体地，放电模块包括多个结构相同也相互独立的放电子模块，每一放电子模块用于控制一项时钟信号，且每一放电子模块接收的第一控制信号与用于控制的时钟信号均为相同的一项，所以放电子模块通过接收的一项第一控制信号的控制，控制放电子模块输入的一项时钟信号从高电平降低到低电平的过程，从而通过放电模块实现对每一项时钟信号的对地放电，进一步加快了时钟信号从高电平转换到低电平的过程，从而降低了栅极驱动电路消耗的功率。

参见图5，本发明实施例提供了一种本发明实施例提供的栅极驱动电路的驱动方法，该方法包括：

S501、当放电模块输入的时钟信号由高电平降低到预设电平时，时序控制器控制第一控制信号为高电平，使得放电模块当接收到该高电平的第一控制信号时，将该放电模块的第二输入端输入的时钟信号对地放电；

S502、否则，时序控制器控制第一控制信号为低电平，使得放电模块停止对所述时钟信号对地放电。

为了更好地介绍通过本发明实施例提供的栅极驱动电路的驱动方法的效果，我们可以通过时序图进行详细说明。

参见图6、CLK1为第一项时钟信号，CLK3为第三项时钟信号，CX1为第一项第一控制信号，CX3为第三项第一控制信号，CK1为第一项第二控制信号，CK3为第三项第二控制信号。其中，高电平为VGH、低电平为VGL、中间电平为VGM。

在第一时间段t1内，第一项第二控制信号CK1为高电平，第三项第二控制信号CK3为低电平，电平移位器通过接收到的CK1的控制，从而产生第一项时钟信号CLK1为高电平，通过接收到的CK3的控制，从而产生第三项时钟信号CLK3为低电平。且在该阶段内，第一项第一控制信号CX1和第三项第一控制信号CX3均为低电平，所以放电模块不工作。

在第二时间段t2内，第一项第二控制信号CK1为低电平，第三项第二控制信号CK3为低电平，电平移位器通过接收到的CK1的控制，从而产生的第一项时钟信号CLK1从高电平开始下降至中间电平，同时，第三项时钟信号CLK3为了实现与CLK1之间的共享，开始从高电平升高至中间电平，从而实现时钟信号CLK1和CLK3电荷的共享。且在该时间段内，第一项第一控制信号CX1和第三项第一控制信号CX3均为低电平，所以放电模块不工作。

在第三时间段t3内，第一项第二控制信号CK1为低电平，第三项第二控制信号CK3为高电平，第一项第一控制信号CX1为高电平，因为在第二时间段内，CLK1和CLK3已经均为中间电平，已经不能在进行电荷共享。此阶段，放电模块因为接收到第一项第一控制信号CX1为高电平，用于控制第一项时钟信号的放电子模块的开关器件导通，使CLK1与地接通，实现了加快降低CLK1的过程。然后电平移位器再通过自身电路作用将CLK1降低到低电平，将CLK3升高到高电平。

从第四时间段t4，依次执行t1、t2、t3时间段的时序，即：依次对时钟信号的电荷进行分享、对时钟信号进行对地放电，从而加快时钟信号从高电平转换为低电平的过程，进一步节省了栅极驱动电路消耗的功耗。

需要说明的是，本发明实施例1中的电平移位器与现有技术中实现电荷分享的电平移位寄存器结构相同，本发明实施例不在赘述。

为了更加清楚地说明本发明实施例提供的栅极驱动电路能进一步节省消耗的功耗，下面结合图1和图6中的时序图进行详细说明。

参见图6所示，与图1相比，本发明实施例提供的栅极驱动电路形成的时钟波形图中，比图1中增加的阶段为从中间电平降低到地(0V)的过程。然后，将时钟信号对地放电，不会消耗功耗，所以图6中可以节省的功耗的阶段为从中间电平降低到0V的过程，即节省功耗为：△Q＝△U〃C＝VGM〃C＝(VGH+VGL)〃C/2，其中，C为显示面板的电容，△Q为节省的电荷功耗，△U为转换前后的电压差。

下面仅以现有的电平移位器的简易图，以及本发明实施例提供的放电模块为例，介绍一下整个放电模块和电平移位器的工作原理。

其中，以第一项时钟信号CLK1和第三项时钟信号CLK3，开关器件以场效应晶体管为例。

参见图7，电平移位器12中包括六个场效应晶体管，分别为T1、T2、T3、T4、T5、T6，且电平移位器12接收时序控制器发送的第二控制信号CK1和CK3，同时电平移位器12接收电源正极电压VGH和电源负极电压VGL，电平移位寄存器12输出时钟信号CLK1和CLK3。图7中还包括两个放电子模块，由T7组成的放电子模块141，以及由T8组成的另一个放电子模块142。

具体地，结合图6的时序图为例解释说明图7中的场效应晶体管的导通以及关断情况。

在第一时间段t1内，CK1为高电平，CK3为低电平，电平移位器中的T1和T4均导通，所以当T1导通时将电源正极电压VGH信号输出给时钟信号CLK1，时钟信号CLK1为高电平，当T4导通时将电源负极电压VGL信号输出给时钟信号CLK3，时钟信号CLK3为低电平，同时由于CX3均为高电平，所以放电子模块141中的T7导通，加快CLK3变为低电平。

在第二时间段t2内，CK1为低电平，CK3为低电平，电平移位器中的T5和T6均导通，时钟信号CLK1和CLK3通过电荷分享，使得CLK1电压下降，CLK3电压升高，且通过电荷分享作用，使得CLK1为中间电平VGM，CLK3则升高到高电平。且在该阶段内，CX1和CX3均为低电平，所以放电子模块141和142均不工作。

在第三时间段t3内，CK1为低电平，CK3为高电平，电平移位器中的T2和T3均导通，所以当T2导通时将电源正极电压VGH信号输出给时钟信号CLK3，时钟信号CLK3为高电平，当T3导通时将电源负极电压VGL信号输出给时钟信号CLK1，时钟信号CLK1开始降低，同时因为CX1为高电平，使得放电子模块142中的T8导通，加快时钟信号CLK1变为低电平。

需要说明的是，图7中仅是简单介绍了现有的电平移位器中的电路，其内部的详细电路，由于与现有技术相同，此处没有详细介绍。

实施例2

参见图8、本发明实施例提供的一种电平移位器22，包括时钟信号产生模块71和放电模块14，时钟信号产生模块71的输入端连接时序控制器11的第一输出端，时钟信号产生模块71的输出端连接移位寄存器13的输入端，输出用于驱动移位寄存器的时钟信号CLK；放电模块14的第一输入端连接时序控制器11的第二输出端，接收所述时序控制器11通过第二输出端输出的第一控制信号CX，放电模块14的第二输入端连接时钟信号产生模块71的输出端，接收时钟信号CLK，并且，放电模块14在第一控制信号CX的控制下，将时钟信号CLK对地放电。

需要说明的是，电平移位器还会通过别的输入端接收电源电压提供的高电平和低电平，而且本发明实施例提供的电平移位器中的信号产生模块与技术中的电路结构相同，是时钟信号在一个电平升高，一个电平降低的情况下进行电荷分享的目的，本发明实施例不做详细介绍。

通过本发明实施例提供的电平移位器，在时钟信号产生模块的基础上，增加一个放电模块，放电模块的第一输入端连接时序控制器的第二输出端，从而接收时序控制器第二输出端输出的第一控制信号的控制，放电模块的第二输入端连接时钟信号产生模块的输出端，从而使得放电模块在第一控制信号的控制下，将输入的时钟信号进行对地放电，从而实现进一步对电荷对地放电，加快了时钟信号从高电平转换到低电平的过程，从而降低了电平移位器消耗的功率。

其中，时钟信号产生模块71通过输入端接收时序控制器11通过第一输出端输出第二控制信号CK，并在该第二控制信号CK的控制下，产生用于驱动移位寄存器13的时钟信号CLK；其中，第一控制信号CX与第二控制信号CK的频率相同。

具体地，时序控制器输出的第一控制信号用于控制放电模块，时序控制器输出的第二控制信号用于控制电平移位器中的时钟信号产生模块，且时钟信号的频率与第二控制信号的频率相同，而放电模块用于控制对该时钟信号进行对地放电，所以为了实现第一控制信号控制放电模块对时钟信号的控制，第一控制信号与时钟信号的频率相同，进而第一控制信号与第二控制信号的频率相同。

其中，第一控制信号CX和第二控制信号CK均为方波信号。

当然，第一控制信号和第二控制信号可以为其他信号，本发明实施例不做具体限定，只是用方波信号作为控制信号较佳实施例。

其中，放电模块包括多个放电子模块；每一放电子模块具有一个第一输入端和一个第二输入端，不同的放电子模块的第一输入端输入不同的第一控制信号，不同的放电子模块的第二输入端输入不同的时钟信号；

关于每一放电子模块：该放电子模块通过从该放电子模块的第一输入端输入的第一控制信号的控制，将该放电子模块的第二输入端输入的时钟信号对地放电。

需要说明的是，时序控制器输出的第一控制信号的个数、时序控制器输出的第二控制信号的个数、电平移位器输出的时钟信号的个数、以及放电模块包括的的放电子模块个数，均相同。所以每一放电子模块用于控制一项时钟信号。

例如，针对一个放电子模块，当该放电子模块第一输入端输入的第一控制信号为第二项第一控制信号CX2，则该放电子模块第二输入端输入的时钟信号也为第二项时钟信号CLK2，从而使得该放电子模块通过接收第二项第一控制信号CX2的控制，实现对第二项时钟信号CLK2进行控制。

其中，每一放电子模块包括一个开关器件。

其中，开关器件的控制端连接时序控制器的第二输出端；开关器件的输入端连接电平移位器的输出端；开关器件的输出端接地。

也就是说，开关器件的控制端输入的信号是时序控制器发送的第一控制信号，开关器件的输入端输入的信号是电平移位器输出的时钟信号。

其中，开关器件为场效应晶体管或薄膜晶体管。

需要说明的是，本发明实施例中开关器件不仅限于为场效应晶体管或薄膜晶体管，只要器件实现通过控制信号的控制，使得器件导通或者关断的作用的器件均可以作为本发明实施例中的开关器件。

其中，当开关器件为场效应晶体管时，场效应晶体管的栅极连接时序控制器的第二输出端；场效应晶体管的源极连接电平移位器的输出端；场效应晶体管的漏极接地；

当开关器件为薄膜晶体管时，薄膜晶体管的栅极连接时序控制器的第二输出端；薄膜晶体管的源极连接电平移位器的输出端；薄膜晶体管的漏极接地。

需要说明的是，场效应晶体管可以为增强型或耗尽型场效应半导体晶体管(MOSFET)，且MOSFET包括N沟道的MOS管和P沟道的MOS管，本发明实施例中对MOSFET的类型不做具体限定。本发明实施例仅以N沟道的MOS管(NMOS)为例进行的详细说明。

也就是说，以放电子模块用于控制第一项的时钟信号CLK1为例，参见图4，NMOS的连接方式：NMOS的栅极(G)连接时钟控制器输出的第一项第一控制信号CX1，NMOS的漏极(D)连接电平移位器输出的第一项时钟信号CLK1，NMOS的源极(S)接地。

需要说明的是，薄膜晶体管(TFT)分为N型TFT和P型TFT。本发明实施对薄膜晶体管的类型也不做基体限定。本发明实施例仅以N型TFT的连接方式为较佳实施例做的介绍。当开关器件为N型TFT(NTFT)时，连接方式与上述的NMOS的连接方式相同。另外，当开关器件为PMOS，或者为P型TFT时，连接方式相同，即：PMOS的栅极(或者P型TFT)连接时序控制器输出的第一控制信号，PMOS的源极(或者P型TFT)连接电平移位器输出的时钟信号，PMOS的漏极(或者P型TFT)接地。

根据本发明实施例提供的放电模块使得电平移位寄存器产生的时钟信号输入给移位寄存器时，可以减少功耗。其中移位寄存器是由多级结构相同的移位寄存器单元组成。

需要说明的是，时钟信号可以为多项的时钟信号，例如图9所示的本发明实施例提供的四项时钟信号，分别为CLK1、CLK2、CLK3和CLK4，其中CLK1和CLK3为方向相反的两项时钟信号，可以产生本发明实施例提供的两级电荷分享现象，CLK2和CLK4为方向相反的两项时钟信号，可以产生本发明实施例提供的两级电荷分享现象。

综上，通过本发明实施例提供的电平移位器，在现有的用于产生时钟信号的时钟信号产生模块的基础上，增加一个放电模块，放电模块的第一输入端连接时序控制器的第二输出端，从而接收时序控制器第二输出端输出的第一控制信号的控制，放电模块的第二输入端连接时钟信号产生模块的输出端，从而使得放电模块在第一控制信号的控制下，将输入的时钟信号进行对地放电，实现通过对时钟信号进行对地放电，加快了时钟信号从高电平转换到低电平的过程，从而降低了电平移位器消耗的功率。

总之，通过本发明实施例提供的栅极驱动电路，将放电模块的第一输入端连接时序控制器用于产生第一控制信号的第二输入端，放电模块的第二输入端连接电平移位器产生时钟信号的输出端，从而使得放电模块通过接受第一控制信号的控制，实现将放电模块输入的时钟信号进行对地放电，从而加快了时钟信号从高电平降低到低电平的过程，从而降低了栅极驱动电路消耗的功率。具体地，放电模块包括多个结构相同也相互独立的放电子模块，每一放电子模块用于控制一项时钟信号，且每一放电子模块接收的第一控制信号与用于控制的时钟信号均为相同的一项，所以放电子模块通过接收的一项第一控制信号的控制，控制放电子模块输入的一项时钟信号从高电平降低到低电平的过程，从而通过放电模块实现对每一项时钟信号的对地放电，进一步加快了时钟信号从高电平转换到低电平的过程，从而降低了栅极驱动电路消耗的功率。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种栅极驱动电路，包括时序控制器、电平移位器和移位寄存器，所述时序控制器的第一输出端连接所述电平移位器的输入端，所述电平移位器的输出端连接移位寄存器的输入端，其特征在于，所述栅极驱动电路还包括放电模块，所述放电模块的第一输入端连接时序控制器的第二输出端，所述放电模块的第二输入端连接电平移位器的输出端；

其中，所述时序控制器通过第二输出端输出第一控制信号给所述放电模块，所述电平移位器通过输出端输出用于驱动所述移位寄存器的时钟信号；

所述放电模块通过从该放电模块的第一输入端输入的第一控制信号的控制，将所述放电模块的第二输入端输入的时钟信号对地放电。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述时序控制器通过所述第一输出端输出第二控制信号，且所述第一控制信号与所述第二控制信号的频率相同。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一控制信号和所述第二控制信号均为方波信号。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述放电模块包括多个放电子模块；每一放电子模块具有一个第一输入端和一个第二输入端，不同的放电子模块的第一输入端输入不同的第一控制信号，不同的放电子模块的第二输入端输入不同的时钟信号；

关于每一放电子模块：该放电子模块通过从该放电子模块的第一输入端输入的第一控制信号的控制，将该放电子模块的第二输入端输入的时钟信号对地放电。

5.根据权利要求4所述的栅极驱动电路，其特征在于，每一所述放电子模块包括一个开关器件。

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述开关器件的控制端连接时序控制器的第二输出端；

所述开关器件的输入端连接所述电平移位器的输出端；

所述开关器件的输出端接地。

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述开关器件为场效应晶体管或薄膜晶体管。

8.根据权利要求7所述的栅极驱动电路，其特征在于，当所述开关器件为场效应晶体管时，所述场效应晶体管的栅极连接所述时序控制器的第二输出端；所述场效应晶体管的漏极连接所述电平移位器的输出端；所述场效应晶体管的源极接地；

当所述开关器件为薄膜晶体管时，所述薄膜晶体管的栅极连接所述时序控制器的第二输出端；所述薄膜晶体管的漏极连接所述电平移位器的输出端；所述薄膜晶体管的源极接地。

9.一种权利要求1-8任一权项所述的栅极驱动电路的驱动方法，其特征在于，该方法包括：

当所述放电模块输入的时钟信号由高电平降低到预设电平时，所述时序控制器控制第一控制信号为高电平，使得所述放电模块当接收到该高电平的第一控制信号时，将该放电模块的第二输入端输入的时钟信号对地放电；否则，所述时序控制器控制第一控制信号为低电平，使得所述放电模块停止对所述时钟信号对地放电。

10.一种电平移位器，其特征在于，所述电平移位器包括时钟信号产生模块和放电模块，所述时钟信号产生模块的输入端连接时序控制器的第一输出端，所述时钟信号产生模块的输出端连接移位寄存器的输入端，输出用于驱动所述移位寄存器的时钟信号；所述放电模块的第一输入端连接时序控制器的第二输出端，接收所述时序控制器通过第二输出端输出的第一控制信号，所述放电模块的第二输入端连接所述时钟信号产生模块的输出端，接收所述时钟信号，并且，所述放电模块在所述第一控制信号的控制下，将所述时钟信号对地放电。

11.根据权利要求10所述的电平移位器，其特征在于，所述时钟信号产生模块通过输入端接收所述时序控制器通过所述第一输出端输出第二控制信号，并在该第二控制信号的控制下，产生用于驱动所述移位寄存器的时钟信号；其中，所述第一控制信号与所述第二控制信号的频率相同。

12.根据权利要求11所述的电平移位器，其特征在于，所述第一控制信号和所述第二控制信号均为方波信号。

13.根据权利要求10所述的电平移位器，其特征在于，所述放电模块包括多个放电子模块；每一放电子模块具有一个第一输入端和一个第二输入端，不同的放电子模块的第一输入端输入不同的第一控制信号，不同的放电子模块的第二输入端输入不同的时钟信号；

关于每一放电子模块：该放电子模块通过从该放电子模块的第一输入端输入的第一控制信号的控制，将该放电子模块的第二输入端输入的时钟信号对地放电。

14.根据权利要求13所述的电平移位器，其特征在于，所述放电子模块包括一个开关器件。

15.根据权利要求14所述的电平移位器，其特征在于，所述开关器件的控制端连接时序控制器的第二输出端；

所述开关器件的输入端连接所述电平移位器的输出端；

所述开关器件的输出端接地。

16.根据权利要求15所述的电平移位器，其特征在于，所述开关器件为场效应晶体管或薄膜晶体管。

17.根据权利要求16所述的电平移位器，其特征在于，当所述开关器件为场效应晶体管时，所述场效应晶体管的栅极连接所述时序控制器的第二输出端；所述场效应晶体管的漏极连接所述电平移位器的输出端；所述场效应晶体管的源极接地；或者，

当所述开关器件为薄膜晶体管时，所述薄膜晶体管的栅极连接所述时序控制器的第二输出端；所述薄膜晶体管的漏极连接所述电平移位器的输出端；所述薄膜晶体管的源极接地。