CN104992662A - Goa单元及其驱动方法、goa电路、显示装置 - Google Patents
Goa单元及其驱动方法、goa电路、显示装置 Download PDFInfo
- Publication number
- CN104992662A CN104992662A CN201510471770.9A CN201510471770A CN104992662A CN 104992662 A CN104992662 A CN 104992662A CN 201510471770 A CN201510471770 A CN 201510471770A CN 104992662 A CN104992662 A CN 104992662A
- Authority
- CN
- China
- Prior art keywords
- current potential
- input
- signal end
- signal
- transmission gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开一种GOA单元及其驱动方法、GOA电路、显示装置，属于显示技术领域。GOA单元包括：输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块，输入模块与输入信号端、第一节点和控制信号端连接；降低功耗模块与输入信号端、时钟信号端、电源信号端和第二节点连接；复位模块与电源信号端、控制信号端和第三节点连接；移位寄存器模块与第一至第四节点连接；输出模块与第四节点、时钟信号端、电源信号端、控制信号端和输出信号端连接；移位寄存器模块包括：反相器和传输门。本发明解决了GOA单元的功率损耗较高，输出信号的电位无法确定的问题，达到了降低功率损耗、提高输出信号准确性的效果。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种GOA单元及其驱动方法、GOA电路、显示装置。
背景技术
阵列基板行驱动(英文：Gate Driver On Array，简称：GOA)技术是一种将显示装置的栅极驱动电路(英文：Integrated Circuit，简称：IC)集成在阵列基板上的技术，采用GOA技术可以减少IC的使用量，从而降低产品的生产成本和功耗，且采用GOA技术还可以实现显示装置的窄边框化。
GOA电路通常由多个GOA单元级联形成，每个GOA单元对应于一行像素区，该一行像素区中包括多个子像素区，每个子像素区中形成有薄膜晶体管，该一行像素区中的多个薄膜晶体管的栅极连通，GOA单元的输出端可以与该多个薄膜晶体管中，靠近该GOA单元的薄膜晶体管的栅极连接，GOA单元可以通过其输出的驱动信号的电位的高低来控制一行像素区中的多个薄膜晶体管的打开和关闭，具体地，在GOA单元输出高电位的驱动信号时，该高电位的驱动信号可以控制一行像素区中的多个薄膜晶体管打开，在GOA单元的输出端输出低电位的驱动信号时，该低电位的驱动信号可以控制一行像素区中的多个薄膜晶体管关闭。相关技术中有一种GOA单元，该GOA单元中通过三态门、反相器和传输门等器件控制GOA单元输出的驱动信号的电位的高低。其中，三态门通常由两个P型晶体管和两个N型晶体管组成，且三态门的工作状态通常包括：高电位、低电位和高阻态，三态门在处于高阻态时，其输出信号的电位通常无法确定。
在实现本发明的过程中，发明人发现相关技术至少存在以下缺陷：三态门中晶体管的个数较多，导致三态门的功率损耗较高，进而导致GOA单元的功率损耗较高，且由于三态门在处于高阻态时，其输出信号的电位通常无法确定，导致GOA单元容易产生误输出。
发明内容
为了解决相关技术中GOA单元的功率损耗较高以及GOA单元的误输出的问题，本发明提供一种GOA单元及其驱动方法、GOA电路、显示装置。所述技术方案如下：
第一方面，提供一种GOA单元，所述GOA单元包括：输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块，
所述输入模块分别与第一输入信号端、第二输入信号端、第一节点、第一控制信号端和第二控制信号端连接，用于在来自所述第一控制信号端的第一控制信号或来自所述第二控制信号端的第二控制信号的控制下，将所述第一输入信号端的第一输入信号或所述第二输入信号端的第二输入信号写入所述第一节点；
所述降低功耗模块分别与所述第一输入信号端、所述第二输入信号端、第一时钟信号端、第一电源信号端和第二节点连接，用于在来自所述第一输入信号端的第一输入信号和来自所述第二输入信号端的第二输入信号的控制下，将所述第一时钟信号端的第一时钟信号或所述第一电源信号端的第一电源信号写入所述第二节点；
所述复位模块分别与第二电源信号端、第三控制信号端和第三节点连接，用于在来自所述第三控制信号端的第三控制信号的控制下，将所述第二电源信号端的第二电源信号写入所述第三节点；
所述移位寄存器模块分别与所述第一节点、所述第二节点、所述第三节点和第四节点连接，用于在来自所述第二节点的信号的控制下，将所述第一节点的信号写入所述第四节点或将所述第三节点的信号移位输出至所述第四节点；
所述输出模块分别与所述第四节点、第二时钟信号端、所述第一电源信号端、所述第二电源信号端、所述第三控制信号端和输出信号端连接，用于在来自所述第四节点的信号的控制下，将所述第二时钟信号端的第二时钟信号或所述第一电源信号端的第一电源信号从所述输出信号端输出，或者，在来自所述第三控制信号端的第三控制信号的控制下，将所述第二电源信号端的第二电源信号从所述输出信号端输出；
其中，所述移位寄存器模块包括：第一反相器、第二反相器、第三反相器、第四反相器、第一传输门和第二传输门，
所述第一反相器的输入端与所述第一节点连接，输出端与所述第二传输门的输入端连接；
所述第二反相器的输入端与所述第二节点连接，输出端分别与所述第一传输门的第一控制端和所述第二传输门的第二控制端连接；
所述第三反相器的输入端与所述第四节点连接，输出端与所述第一传输门的输入端连接；
所述第四反相器的输入端与所述第三节点连接，输出端与所述第四节点连接；
所述第一传输门的第二控制端与所述第二节点连接，输出端与所述第三节点连接；
所述第二传输门的第一控制端与所述第二节点连接，输出端与所述第三节点连接。
可选地，所述输入模块包括：第三传输门和第四传输门，
所述第三传输门的输入端与所述第一输入信号端连接，第一控制端与所述第一控制信号端连接，第二控制端与所述第二控制信号端连接，输出端与所述第一节点连接；
所述第四传输门的输入端与所述第二输入信号端连接，第一控制端与所述第一控制信号端连接，第二控制端与所述第二控制信号端连接，输出端与所述第一节点连接。
可选地，所述降低功耗模块包括：或非门、第五反相器、第五传输门和第一晶体管，
所述或非门的第一输入端与所述第一输入信号端连接，第二输入端与所述第二输入信号端连接，输出端与分别与所述第五反相器的输入端、所述第五传输门的第二控制端和所述第一晶体管的第三极连接；
所述第五反相器的输出端与所述第五传输门的第一控制端连接；
所述第五传输门的输入端与所述第一时钟信号端连接，输出端与所述第二节点连接；
所述第一晶体管的第一极与所述第一电源信号端连接，第二极与所述第二节点连接。
可选地，所述复位模块包括：第二晶体管，
所述第二晶体管的第一极与所述第二电源信号端、第二极与所述第三节点连接，第三极与所述第三控制信号端连接。
可选地，所述输出模块包括：第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
所述第六传输门的输入端与所述第二时钟信号端连接，第一控制端与所述第四节点连接，第二控制端分别与所述第六反相器的输出端和所述第五晶体管的第三极连接，输出端与所述第七反相器的输入端连接；
所述第六反相器的输入端与所述第四节点连接；
所述第七反相器的输出端与所述第八反相器的输入端连接；
所述第八反相器的输出端与所述输出信号端连接；
所述第三晶体管的第一极与所述第二电源信号端连接，第二极与所述第七反相器的输入端连接，第三极与所述第三控制信号端连接；
所述第四晶体管的第一极与所述第五晶体管的第二极连接，第二极与所述第七反相器的输入端连接，第三极与所述第三控制信号端连接；
所述第五晶体管的第一极与所述第一电源信号端连接。
可选地，所述第一电源信号端接地。
可选地，所述降低功耗模块包括：或非门、第五反相器、第五传输门和第一晶体管，
所述复位模块包括：第二晶体管，
所述输出模块包括：第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
所述第一晶体管、所述第四晶体管和所述第五晶体管均为N型晶体管；
所述第二晶体管和所述第三晶体管均为P型晶体管。
可选地，第一至第五晶体管中的每个晶体管的第一极为源极，第二极为漏极，第三极为栅极。
第二方面，提供一种GOA单元的驱动方法，用于如第一方面或第一方面的任一可选方式所述的GOA单元，所述GOA单元包括：输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块，所述移位寄存器模块包括：第一反相器、第二反相器、第三反相器、第四反相器、第一传输门和第二传输门，所述GOA单元的驱动方法包括：
第一阶段：第一控制信号端输入的第一控制信号为第一电位，第四节点的电位为第二电位，第三控制信号端输入的第三控制信号为第一电位，第一电源信号端输入的第一电源信号为第二电位，第一输入信号端输入的第一输入信号为第一电位，第一时钟信号端输入的第一时钟信号为第二电位，第二时钟信号端输入的第二时钟信号为第一电位，所述输入模块在所述第一控制信号端输入的第一控制信号的控制下，将所述第一输入信号写入第一节点，所述降低功耗模块在所述第一输入信号的控制下，将所述第一时钟信号写入第二节点，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从输出信号端输出；
第二阶段：所述第一控制信号端输入的第一控制信号为第一电位，所述第一输入信号端输入的第一输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，所述第一节点的电位保持所述第一阶段的第一电位，所述降低功耗模块在所述第一输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第二反相器的输出为第二电位，所述第四节点的电位为第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
第三阶段：所述第一控制信号端输入的第一控制信号为第一电位，所述第一输入信号端输入的第一输入信号为第二电位，第二输入信号端输入的第二输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第二电位，所述第二时钟信号端输入的第二时钟信号为第一电位，所述输入模块在所述第一控制信号端输入的第一控制信号的控制下，将所述第一输入信号写入所述第一节点，所述降低功耗模块在所述第一输入信号和所述第二输入信号的控制下，将所述第一时钟信号写入第二节点，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持所述第二阶段的第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
第四阶段：所述第一控制信号端输入的第一控制信号为第一电位，所述第三控制信号端输入的第三控制信号为第一电位，所述第一电源信号端输入的第一电源信号为第二电位，所述第一输入信号端输入的第一输入信号为第二电位，所述第二输入信号端输入的第二输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，所述第一节点的电位保持所述第三阶段的第二电位，所述降低功耗模块在所述第一输入信号和所述第二输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第一反相器的输出为第一电位，所述第四节点的电位为第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从所述输出信号端输出。
可选地，所述输入模块包括：第三传输门和第四传输门，
所述第一阶段中，所述第一控制信号端输入的第一控制信号为第一电位，所述第三传输门开启，所述第四传输门关闭，所述第一输入信号端通过所述第三传输门向所述第一节点写入第一输入信号，所述第一节点的电位为第一电位；
所述第二阶段中，所述第一控制信号端输入的第一控制信号为第一电位，所述第三传输门开启，所述第四传输门关闭，所述第一输入信号端通过所述第三传输门向所述第一节点写入第一输入信号，所述第一节点的电位为第一电位，所述降低功耗模块在所述第一输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第二反相器的输出为第二电位，所述第四节点的电位为第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
所述第三阶段中，所述第一控制信号端输入的第一控制信号为第一电位，所述第三传输门开启，所述第四传输门关闭，所述第一输入信号端通过所述第三传输门向所述第一节点写入第一输入信号，所述第一节点的电位为第二电位；
所述第四阶段中，所述第一控制信号端输入的第一控制信号为第一电位，所述第三传输门开启，所述第四传输门关闭，所述第一输入信号端通过所述第三传输门向所述第一节点写入第一输入信号，所述第一节点的电位为第二电位，所述降低功耗模块在所述第一输入信号和所述第二输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第一反相器的输出为第一电位，所述第四节点的电位为第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从所述输出信号端输出。
可选地，所述降低功耗模块包括：或非门、第五反相器、第五传输门和第一晶体管，
所述第一阶段中，所述或非门的输出为第二电位，所述第五反相器的输出为第一电位，所述第五传输门开启，所述第一晶体管关闭，所述第一时钟信号端通过所述第五传输门向所述第二节点写入第一时钟信号，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从所述输出信号端输出；
所述第二阶段中，所述或非门的输出为第二电位，所述第五反相器的输出为第一电位，所述第五传输门开启，所述第一晶体管关闭，所述第一时钟信号端通过所述第五传输门向所述第二节点写入第一时钟信号，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第一反相器的输出为第二电位，所述第四节点的电位为第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
所述第三阶段中，所述或非门的输出为第二电位，所述第五反相器的输出为第一电位，所述第五传输门开启，所述第一晶体管关闭，所述第一时钟信号端通过所述第五传输门向所述第二节点写入第一时钟信号，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持所述第二阶段的第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
所述第四阶段中，所述或非门的输出为第二电位，所述第五反相器的输出为第一电位，所述第五传输门开启，所述第一晶体管关闭，所述第一时钟信号端通过所述第五传输门向所述第二节点写入第一时钟信号，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第一反相器的输出为第一电位，所述第四节点的电位为第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从所述输出信号端输出。
可选地，所述复位模块包括：第二晶体管，
当所述第三控制信号端输入的第三控制信号为第二电位时，所述第二晶体管开启，第二电源信号端输入的第二电源信号为第一电位，所述第四反相器的输出为第二电位，所述第四节点的电位为第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第二电源信号端输入的第二电源信号从所述输出信号端输出。
可选地，所述输出模块包括：第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
所述第一阶段中，所述第四节点为第二电位，所述第六传输门关闭，所述第六反相器的输出为第一电位，所述第三晶体管关闭，所述第四晶体管和第五晶体管开启，在所述第三控制信号端输入的第三控制信号的控制下，所述第一电源信号端输入的第一电源信号依次通过所述第七反相器和所述第八反相器从所述输出信号端输出，所述输出信号端输出的信号为第二电位；
所述第二阶段中，所述第四节点为第一电位，所述第六传输门开启，所述第六反相器的输出为第二电位，所述第三晶体管和所述第五晶体管关闭，所述第四晶体管开启，所述第二时钟信号端输入的第二时钟信号依次通过所述第七反相器和所述第八反相器从所述输出信号端输出，所述输出信号端输出的信号为第二电位；
所述第三阶段中，所述第四节点为第一电位，所述第六传输门开启，所述第六反相器的输出为第二电位，所述第三晶体管和所述第五晶体管关闭，所述第四晶体管开启，所述第二时钟信号端输入的第二时钟信号依次通过所述第七反相器和所述第八反相器从所述输出信号端输出，所述输出信号端输出的信号为第一电位；
所述第四阶段中，所述第四节点为第二电位，所述第六传输门关闭，所述第六反相器的输出为第一电位，所述第三晶体管关闭，所述第四晶体管和第五晶体管开启，在所述第三控制信号端输入的第三控制信号的控制下，所述第一电源信号端输入的第一电源信号依次通过所述第七反相器和所述第八反相器从所述输出信号端输出，所述输出信号端输出的信号为第二电位。
可选地，所述第一电源信号端接地。
可选地，所述降低功耗模块包括：或非门、第五反相器、第五传输门和第一晶体管，
所述复位模块包括：第二晶体管，
所述输出模块包括：第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
所述第一晶体管、所述第四晶体管和所述第五晶体管都为N型晶体管；
所述第二晶体管和所述第三晶体管都为P型晶体管。
可选地，第一至第五晶体管中的每个晶体管的第一极为源极，第二极为漏极，第三极为栅极。
第三方面，提供一种GOA电路，所述GOA电路包括：至少两个级联的GOA单元，每个所述GOA单元如第一方面或第一方面的任一可选方式所述的GOA单元。
第四方面，提供一种显示装置，所述显示装置包括：第三方面所述的GOA电路。
本发明提供的技术方案带来的有益效果是：
本发明提供的GOA单元及其驱动方法、GOA电路、显示装置，通过输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块来控制GOA单元输出的电位高低，移位寄存器模块由传输门和反相器构成，传输门和反相器的功率损耗较低，且输出信号的电位确定，解决了相关技术中采用三态门形成移位寄存器模块导致的GOA单元的功率损耗较高，且三态门在处于高阻态时输出信号的电位无法确定的问题，达到了降低GOA单元的功率损耗、提高GOA单元的输出信号准确性的效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种GOA单元的结构示意图；
图2是本发明一个实施例提供的一种GOA单元的结构示意图；
图3是本发明另一个实施例提供的一种GOA单元的结构示意图；
图4是本发明一个实施例提供的一种GOA单元的驱动方法的方法流程图；
图5是图4所示实施例提供的GOA单元的驱动方法的第一阶段的等效电路图；
图6是图4所示实施例提供的GOA单元的驱动方法的第二阶段的等效电路图；
图7是图4所示实施例提供的GOA单元的驱动方法的第三阶段的等效电路图；
图8是图4所示实施例提供的GOA单元的驱动方法的第四阶段的等效电路图；
图9是图4所示实施例提供的GOA单元的驱动方法的一种等效电路图；
图10是图4所示实施例中的第一时钟信号端、第二时钟信号端、第一输入信号端、第二输入信号端、第一节点、第二节点、第三节点、第四节点和输出信号端的电位变化示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一级，漏极称为第二级，因此，晶体管的栅极也可以称为第三极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电位时导通，在栅极为高电位时截止，N型开关晶体管为在栅极为高电位时导通，在栅极为低电位时截止；此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。在本发明实施例中，第一电位为高电位，第二电位为低电位，第一电源信号可以为低电位，第二电源信号可以为高电位。
请参考图1，其示出了相关技术提供的一种GOA单元10的结构示意图，参见图1，该GOA单元10可以包括：输入模块110、降低功耗模块120、复位模块130、移位寄存器模块140和输出模块150。
其中，输入模块110分别与第一输入信号端STV_N-1、第二输入信号端STV_N+1、第一节点A、第一控制信号端CN和第二控制信号端CNB连接，用于在来自第一控制信号端CN的第一控制信号或来自第二控制信号端CNB的第二控制信号的控制下，将第一输入信号端STV_N-1的第一输入信号或第二输入信号端STV_N+1的第二输入信号写入第一节点A。
降低功耗模块120分别与第一输入信号端STV_N-1、第二输入信号端STV_N+1、第一时钟信号端CK、第一电源信号端VGL和第二节点B连接，用于在来自第一输入信号端STV_N-1的第一输入信号和来自第二输入信号端STV_N+1的第二输入信号的控制下，将第一时钟信号端CK的第一时钟信号或第一电源信号端VGL的第一电源信号写入第二节点B。
复位模块130分别与第二电源信号端VGH、第三控制信号端EN和第三节点C连接，用于在来自第三控制信号端EN的第三控制信号的控制下，将第二电源信号端VGH的第二电源信号写入第三节点C。
移位寄存器模块140分别与第一节点A、第二节点B、第三节点C和第四节点D连接，用于在来自第二节点B的信号的控制下，将第一节点A的信号写入第四节点D或将第三节点C的信号移位输出至第四节点D。
输出模块150分别与第四节点D、第二时钟信号端CKB、第一电源信号端VGL、第二电源信号端VGH、第三控制信号端EN和输出信号端OUT连接，用于在来自第四节点D的信号的控制下，将第二时钟信号端CKB的第二时钟信号或第一电源信号端VGL的第一电源信号从输出信号端OUT输出，或者，在来自第三控制信号端EN的第三控制信号的控制下，将第二电源信号端VGH的第二电源信号从输出信号端OUT输出。
参见图1，具体地，移位寄存器模块140包括：两个反相器(分别为反相器F1和反相器F2)和两个三态门(分别为三态门S1和S2)，移位寄存器模块140通过反相器F1和反相器F2，以及三态门S1和S2控制第四节点D的电位，进而控制GOA单元10的输出信号端OUT输出的驱动信号的电位。但是，三态门通常由两个P型晶体管和两个N型晶体管组成，每个晶体管都存在功率损耗，导致三态门的功率损耗较高，进而导致移位寄存器模块140，乃至GOA单元10的功率损耗较高，且由于三态门的工作状态通常包括：高电位、低电位和高阻态，三态门在处于高阻态时，其输出信号的电位通常无法确定，导致移位寄存器模块140输出信号的电位(即D点电位无法确定)，因此，GOA单元10容易产生误输出。
请参考图2，其示出了本发明一个实施例提供的一种GOA单元20的结构示意图，参见图2，该GOA单元20可以包括：输入模块210、降低功耗模块220、复位模块230、移位寄存器模块240和输出模块250。
其中，输入模块210分别与第一输入信号端STV_N-1、第二输入信号端STV_N+1、第一节点E、第一控制信号端CN和第二控制信号端CNB连接，用于在来自第一控制信号端CN的第一控制信号或来自第二控制信号端CNB的第二控制信号的控制下，将第一输入信号端STV_N-1的第一输入信号或第二输入信号端STV_N+1的第二输入信号写入第一节点E。
降低功耗模块220分别与第一输入信号端STV_N-1、第二输入信号端STV_N+1、第一时钟信号端CK、第一电源信号端VGL和第二节点G连接，用于在来自第一输入信号端STV_N-1的第一输入信号和来自第二输入信号端STV_N+1的第二输入信号的控制下，将第一时钟信号端CK的第一时钟信号或第一电源信号端VGL的第一电源信号写入第二节点G。
复位模块230分别与第二电源信号端VGH、第三控制信号端EN和第三节点K连接，用于在来自第三控制信号端EN的第三控制信号的控制下，将第二电源信号端VGH的第二电源信号写入第三节点K。
移位寄存器模块240分别与第一节点E、第二节点G、第三节点K和第四节点H连接，用于在来自第二节点G的信号的控制下，将第一节点E的信号写入第四节点H或将第三节点K的信号移位输出至第四节点H。
输出模块250分别与第四节点H、第二时钟信号端CKB、第一电源信号端VGL、第二电源信号端VGH、第三控制信号端EN和输出信号端OUT连接，用于在来自第四节点H的信号的控制下，将第二时钟信号端CKB的第二时钟信号或第一电源信号端VGL的第一电源信号从输出信号端OUT输出，或者，在来自第三控制信号端EN的第三控制信号的控制下，将第二电源信号端VGH的第二电源信号从输出信号端OUT输出。
参见图2，其中，移位寄存器模块240包括：第一反相器F1、第二反相器F2、第三反相器F3、第四反相器F4、第一传输门T1和第二传输门T2。
第一反相器F1的输入端与第一节点E连接，输出端与第二传输门T2的输入端连接；第二反相器F2的输入端与第二节点G连接，输出端分别与第一传输门T1的第一控制端和第二传输门T2的第二控制端连接。第三反相器F3的输入端与第四节点H连接，输出端与第一传输门T1的输入端连接；第四反相器F4的输入端与第三节点K连接，输出端与第四节点H连接；第一传输门T1的第二控制端与第二节点G连接，输出端与第三节点K连接；第二传输门T2的第一控制端与第二节点G连接，输出端与第三节点K连接。
综上所述，本发明实施例提供的GOA单元，通过输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块来控制GOA单元输出的电位高低，移位寄存器模块由传输门和反相器构成，传输门和反相器的功率损耗较低，且输出信号的电位确定，解决了相关技术中采用三态门形成移位寄存器模块导致的GOA单元的功率损耗较高，且三态门在处于高阻态时输出信号的电位无法确定的问题，达到了降低GOA单元的功率损耗、提高GOA单元的输出信号准确性的效果。
进一步地，请参考图3，其示出了本发明实施例提供的另一种GOA单元20的结构示意图。
参见图3，其中，输入模块210包括：第三传输门T3和第四传输门T4。
第三传输门T3的输入端与第一输入信号端STV_N-1连接，第一控制端与第一控制信号端CN连接，第二控制端与第二控制信号端CNB连接，输出端与第一节点E连接；第四传输门T4的输入端与第一输入信号端STV_N+1连接，第一控制端与第一控制信号端CN连接，第二控制端与第二控制信号端CNB连接，输出端与第一节点E连接。
可选地，降低功耗模块220包括：或非门N、第五反相器F5、第五传输门T5和第一晶体管M1。
或非门N的第一输入端与第一输入信号端STV_N-1连接，第二输入端与第一输入信号端STV_N+1连接，输出端与分别与第五反相器F5的输入端、第五传输门T5的第二控制端和第一晶体管M1的第三极连接；第五反相器F5的输出端与第五传输门T5的第一控制端连接；第五传输门T5的输入端与第一时钟信号端CK连接，输出端与第二节点G连接；第一晶体管M1的第一极与第一电源信号端VGL连接，第二极与第二节点G连接。
可选地，复位模块230包括：第二晶体管M2。
第二晶体管M2的第一极与第二电源信号端VGH、第二极与第三节点K连接，第三极与第三控制信号端EN连接。
可选地，输出模块250包括：第六传输门T6、第六反相器F6、第七反相器F7、第八反相器F8、第三晶体管M3、第四晶体管M4和第五晶体管M5。
第六传输门T6的输入端与第二时钟信号端CKB连接，第一控制端与第四节点H连接，第二控制端分别与第六反相器F6的输出端和第五晶体管M5的第三极连接，输出端与第七反相器F7的输入端连接；第六反相器F6的输入端与第四节点H连接；第七反相器F7的输出端与第八反相器F8的输入端连接；第八反相器F8的输出端与输出信号端OUT连接；第三晶体管M3的第一极与第二电源信号端VGH连接，第二极与第七反相器F7的输入端连接，第三极与第三控制信号端EN连接；第四晶体管M4的第一极与第五晶体管M5的第二极连接，第二极与第七反相器F7的输入端连接，第三极与第三控制信号端EN连接；第五晶体管M5的第一极与第一电源信号端VGL连接。
可选地，第一电源信号端VGL接地，此时，第一电源信号端VGL为低电位，其输入的电压为0伏。
可选地，第一晶体管M1、第四晶体管M4和第五晶体管M5均为N型晶体管；第二晶体管M2和第三晶体管M3均为P型晶体管。
可选地，第一至第五晶体管中的每个晶体管的第一极为源极，第二极为漏极，第三极为栅极。
综上所述，本发明实施例提供的GOA单元，通过输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块来控制GOA单元输出的电位高低，移位寄存器模块由传输门和反相器构成，传输门和反相器的功率损耗较低，且输出信号的电位确定，解决了相关技术中采用三态门形成移位寄存器模块导致的GOA单元的功率损耗较高，且三态门在处于高阻态时输出信号的电位无法确定的问题，达到了降低GOA单元的功率损耗、提高GOA单元的输出信号准确性的效果。
请参考图4，其示出了本发明实施例提供的一种GOA单元的驱动方法的方法流程图，该GOA单元的驱动方法可以用于驱动图2或图3所示的GOA单元20，该GOA单元20可以包括：输入模块210、降低功耗模块220、复位模块230、移位寄存器模块240和输出模块250，其中，移位寄存器模块240包括：第一反相器F1、第二反相器F2、第三反相器F3、第四反相器F4、第一传输门T1和第二传输门T2。
其中，GOA单元20形成的GOA电路在扫描像素时，可以包括正扫和反扫，正扫指的是从远离GOA电路的一行像素向靠近GOA电路的一行像素扫描的过程，反扫指的是从远离GOA电路的一行像素向靠近GOA电路的一行像素扫描的过程，图4所示实施例以正扫为例进行说明。其中，通常情况下，第三控制信号端EN输入的第三控制信号为第一电位，第一电源信号端VGL输入的第一电源信号为第二电位，第二电源信号端VGH输入的第二电源信号为第一电位，且在正扫时，第一控制信号端CN输入的第一控制信号为第一电位，第二控制信号端CNB输入的第二控制信号为第二电位。参见图4，该GOA单元的驱动方法可以包括：
步骤401、第一阶段：第一控制信号端CN输入的第一控制信号为第一电位，第四节点H的电位为第二电位，第三控制信号端EN输入的第三控制信号为第一电位，第一电源信号端VGL输入的第一电源信号为第二电位，第一输入信号端STV_N-1输入的第一输入信号为第一电位，第一时钟信号端CK输入的第一时钟信号为第二电位，第二时钟信号端CKB输入的第二时钟信号为第一电位，输入模块210在第一控制信号端CN输入的第一控制信号的控制下，将第一输入信号写入第一节点E，降低功耗模块220在第一输入信号的控制下，将第一时钟信号写入第二节点G，第二节点G的电位为第二电位，第二反相器F2的输出为第一电位，第一传输门T1开启，第二传输门T2关闭，第一节点E的信号无法通过第二传输门T2，第四节点H通过第三反相器F3、第一传输门T1和第四反相器F4组成的回路保持第二电位，输出模块250在第三控制信号端EN输入的第三控制信号的控制下，将第一电源信号端VGL输入的第一电源信号从输出信号端OUT输出。第一阶段的等效电路图可以如图5所示，其中各标号含义与图3中一致。
步骤402、第二阶段：第一控制信号端CN输入的第一控制信号为第一电位，第一输入信号端STV_N-1输入的第一输入信号为第一电位，第一时钟信号端CK输入的第一时钟信号为第一电位，第二时钟信号端CKB输入的第二时钟信号为第二电位，第一节点E的电位保持第一阶段的第一电位，降低功耗模块220在第一输入信号的控制下，将第一时钟信号写入第二节点G，第二节点G的电位为第一电位，第二反相器F2的输出为第二电位，第一传输门T1关闭，第二传输门T2开启，第二反相器F2的输出为第二电位，第四节点H的电位为第一电位，输出模块250在第四节点H的信号的控制下，将第二时钟信号端CKB输入的第二时钟信号从输出信号端OUT输出。第二阶段的等效电路图可以如图6所示，其中各标号含义与图3中一致。
步骤403、第三阶段：第一控制信号端CN输入的第一控制信号为第一电位，第一输入信号端STV_N-1输入的第一输入信号为第二电位，第二输入信号端STV_N+1输入的第二输入信号为第一电位，第一时钟信号端CK输入的第一时钟信号为第二电位，第二时钟信号端CKB输入的第二时钟信号为第一电位，输入模块210在第一控制信号端CN输入的第一控制信号的控制下，将第一输入信号写入第一节点E，降低功耗模块220在第一输入信号和第二输入信号的控制下，将第一时钟信号写入第二节点G，第二节点G的电位为第二电位，第二反相器F2的输出为第一电位，第一传输门T1开启，第二传输门T2关闭，第一节点E的信号无法通过第二传输门T2，第四节点H通过第三反相器F3、第一传输门T1和第四反相器F4组成的回路保持第二阶段的第一电位，输出模块250在第四节点H的信号的控制下，将第二时钟信号端CKB输入的第二时钟信号从输出信号端OUT输出。第三阶段的等效电路图可以如图7所示，其中各标号含义与图3中一致。
步骤404、第四阶段：第一控制信号端CN输入的第一控制信号为第一电位，第三控制信号端EN输入的第三控制信号为第一电位，第一电源信号端VGL输入的第一电源信号为第二电位，第一输入信号端STV_N-1输入的第一输入信号为第二电位，第二输入信号端STV_N+1输入的第二输入信号为第一电位，第一时钟信号端CK输入的第一时钟信号为第一电位，第二时钟信号端CKB输入的第二时钟信号为第二电位，第一节点E的电位保持第三阶段的第二电位，降低功耗模块220在第一输入信号和第二输入信号的控制下，将第一时钟信号写入第二节点G，第二节点G的电位为第一电位，第二反相器F2的输出为第二电位，第一传输门T1关闭，第二传输门T2开启，第一反相器F1的输出为第一电位，第四节点H的电位为第二电位，输出模块250在第三控制信号端EN输入的第三控制信号的控制下，将第一电源信号端VGL输入的第一电源信号从输出信号端OUT输出。第四阶段的等效电路图可以如图8所示，其中各标号含义与图3中一致。
综上所述，本发明实施例提供的GOA单元的驱动方法，通过输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块来控制GOA单元输出的电位高低，移位寄存器模块由传输门和反相器构成，传输门和反相器的功率损耗较低，且输出信号的电位确定，解决了相关技术中采用三态门形成移位寄存器模块导致的GOA单元的功率损耗较高，且三态门在处于高阻态时输出信号的电位无法确定的问题，达到了降低GOA单元的功率损耗、提高GOA单元的输出信号准确性的效果。
示例地，如图3所示，输入模块210包括：第三传输门T3和第四传输门T4。
步骤401可以包括：第一阶段中，第一控制信号端CN输入的第一控制信号为第一电位，第三传输门T3开启，第四传输门T4关闭，第一输入信号端STV_N-1通过第三传输门T3向第一节点E写入第一输入信号，第一节点E的电位为第一电位，降低功耗模块220在第一输入信号的控制下，将第一时钟信号写入第二节点G，第二节点G的电位为第二电位，第二反相器F2的输出为第一电位，第一传输门T1开启，第二传输门T2关闭，第一节点E的信号无法通过第二传输门T2，第四节点H通过第三反相器F3、第一传输门T1和第四反相器F4组成的回路保持第二电位，输出模块250在第三控制信号端EN输入的第三控制信号的控制下，将第一电源信号端VGL输入的第一电源信号从输出信号端OUT输出，输出信号端OUT输出的信号为第二电位。第一阶段的等效电路图可以如图5所示。
步骤402可以包括：第二阶段中，第一控制信号端CN输入的第一控制信号为第一电位，第三传输门T3开启，第四传输门T4关闭，第一输入信号端STV_N-1通过第三传输门T3向第一节点E写入第一输入信号，第一节点E的电位为第一电位，降低功耗模块220在第一输入信号的控制下，将第一时钟信号写入第二节点G，第二节点G的电位为第一电位，第二反相器F2的输出为第二电位，第一传输门T1关闭，第二传输门T2开启，第二反相器F2的输出为第二电位，第四节点H的电位为第一电位，输出模块250在第四节点H的信号的控制下，将第二时钟信号端CKB输入的第二时钟信号从输出信号端OUT输出，输出信号端OUT输出的信号为第二电位。第二阶段的等效电路图可以如图6所示。
步骤403可以包括：第三阶段中，第一控制信号端CN输入的第一控制信号为第一电位，第三传输门T3开启，第四传输门T4关闭，第一输入信号端STV_N-1通过第三传输门T3向第一节点E写入第一输入信号，第一节点E的电位为第二电位，降低功耗模块220在第一输入信号和第二输入信号的控制下，将第一时钟信号写入第二节点G，第二节点G的电位为第二电位，第二反相器F2的输出为第一电位，第一传输门T1开启，第二传输门T2关闭，第一节点E的信号无法通过第二传输门T2，第四节点H通过第三反相器F3、第一传输门T1和第四反相器F4组成的回路保持第二阶段的第一电位，输出模块250在第四节点H的信号的控制下，将第二时钟信号端CKB输入的第二时钟信号从输出信号端OUT输出，输出信号端OUT输出的信号为第一电位。第三阶段的等效电路图可以如图7所示。
步骤404可以包括：第四阶段中，第一控制信号端CN输入的第一控制信号为第一电位，第三传输门T3开启，第四传输门T4关闭，第一输入信号端STV_N-1通过第三传输门T3向第一节点E写入第一输入信号，第一节点E的电位为第二电位，降低功耗模块220在第一输入信号和第二输入信号的控制下，将第一时钟信号写入第二节点G，第二节点G的电位为第一电位，第二反相器F2的输出为第二电位，第一传输门T1关闭，第二传输门T2开启，第一反相器F1的输出为第一电位，第四节点H的电位为第二电位，输出模块250在第三控制信号端EN输入的第三控制信号的控制下，将第一电源信号端VGL输入的第一电源信号从输出信号端OUT输出，输出信号端OUT输出的信号为第二电位。第四阶段的等效电路图可以如图8所示。
可选地，降低功耗模块220包括：或非门N、第五反相器F5、第五传输门T5和第一晶体管M1，
步骤401还可以包括：第一阶段中，或非门N的输出为第二电位，第五反相器F5的输出为第一电位，第五传输门T5开启，第一晶体管M1关闭，第一时钟信号端CK通过第五传输门T5向第二节点G写入第一时钟信号，第二节点G的电位为第二电位，第二反相器F2的输出为第一电位，第一传输门T1开启，第二传输门T2关闭，第四节点H通过第三反相器F3、第一传输门T1和第四反相器F4组成的回路保持第二电位，输出模块250在第三控制信号端EN输入的第三控制信号的控制下，将第一电源信号端VGL输入的第一电源信号从输出信号端OUT输出，输出信号端OUT输出的信号为第二电位。第一阶段的等效电路图可以如图5所示。
步骤402还可以包括：第二阶段中，或非门N的输出为第二电位，第五反相器F5的输出为第一电位，第五传输门T5开启，第一晶体管M1关闭，第一时钟信号端CK通过第五传输门T5向第二节点G写入第一时钟信号，第二节点G的电位为第一电位，第二反相器F2的输出为第二电位，第一传输门T1关闭，第二传输门T2开启，第一反相器F1的输出为第二电位，第四节点H的电位为第一电位，输出模块250在第四节点H的信号的控制下，将第二时钟信号端CKB输入的第二时钟信号从输出信号端OUT输出，输出信号端OUT输出的信号为第二电位。第二阶段的等效电路图可以如图6所示。
步骤403还可以包括：第三阶段中，或非门N的输出为第二电位，第五反相器F5的输出为第一电位，第五传输门T5开启，第一晶体管M1关闭，第一时钟信号端CK通过第五传输门T5向第二节点G写入第一时钟信号，第二节点G的电位为第二电位，第二反相器F2的输出为第一电位，第一传输门T1开启，第二传输门T2关闭，第四节点H通过第三反相器F3、第一传输门T1和第四反相器F4组成的回路保持第二阶段的第一电位，输出模块250在第四节点H的信号的控制下，将第二时钟信号端CKB输入的第二时钟信号从输出信号端OUT输出，输出信号端OUT输出的信号为第一电位，第三阶段的等效电路图可以如图7所示。
步骤404还可以包括：第四阶段中，或非门N的输出为第二电位，第五反相器F5的输出为第一电位，第五传输门T5开启，第一晶体管M1关闭，第一时钟信号端CK通过第五传输门T5向第二节点G写入第一时钟信号，第二节点G的电位为第一电位，第二反相器F2的输出为第二电位，第一传输门T1关闭，第二传输门T2开启，第一反相器F1的输出为第一电位，第四节点H的电位为第二电位，输出模块250在第三控制信号端EN输入的第三控制信号的控制下，将第一电源信号端VGL输入的第一电源信号从输出信号端OUT输出，输出信号端OUT输出的信号为第二电位。第四阶段的等效电路图可以如图8所示。
可选地，复位模块230可以包括：第二晶体管M2。
当第三控制信号端EN输入的第三控制信号为第二电位时，第二晶体管M2开启，第二电源信号端VGH输入的第二电源信号为第一电位，第二电源信号端VGH输入的第二电源信号传输至第三节点K，第三节点K的电位为第一电位，使得第四反相器F4的输出为第二电位，第四节点H的电位为第二电位，也即，此时，移位寄存器模块240的输出复位至第一阶段的初始状态，避免移位寄存器模块240的输出对下一级GOA单元的信号的影响，输出模块250在第三控制信号端EN输入的第三控制信号的控制下，将第二电源信号端VGH输入的第二电源信号从输出信号端OUT输出，输出信号端OUT输出的信号为第一电位。此时，GOA单元02的等效电路图可以如图9所示，其中各标号含义与图3中一致。
可选地，输出模块250可以包括：第六传输门T6、第六反相器F6、第七反相器F7、第八反相器F8、第三晶体管M3、第四晶体管M4和第五晶体管M5，
步骤401可以还包括：第一阶段中，第四节点H为第二电位，第六传输门T6关闭，第二时钟信号端CKB输入的第二时钟信号无法通过第六传输门T6，第六反相器F6的输出为第一电位，第三晶体管M3关闭，第四晶体管M4和第五晶体管M5开启，在第三控制信号端EN输入的第三控制信号的控制下，第一电源信号端VGL输入的第一电源信号依次通过第七反相器F7和第八反相器F8从输出信号端OUT输出，输出信号端OUT输出的信号为第二电位。第一阶段的等效电路图可以如图5所示。
步骤402可以还包括：第二阶段中，第四节点H为第一电位，第六传输门T6开启，第六反相器F6的输出为第二电位，第三晶体管M3和第五晶体管M5关闭，第四晶体管M4开启，第二时钟信号端CKB输入的第二时钟信号依次通过第七反相器F7和第八反相器F8从输出信号端OUT输出，输出信号端OUT输出的信号为第二电位。第二阶段的等效电路图可以如图6所示。
步骤403可以还包括：第三阶段中，第四节点H为第一电位，第六传输门T6开启，第六反相器F6的输出为第二电位，第三晶体管M3和第五晶体管M5关闭，第四晶体管M4开启，第二时钟信号端CKB输入的第二时钟信号依次通过第七反相器F7和第八反相器F8从输出信号端OUT输出，输出信号端OUT输出的信号为第一电位。第三阶段的等效电路图可以如图7所示。
步骤404可以还包括：第四阶段中，第四节点H为第二电位，第六传输门T6关闭，第六反相器F6的输出为第一电位，第三晶体管M3关闭，第四晶体管M4和第五晶体管M5开启，在第三控制信号端EN输入的第三控制信号的控制下，第一电源信号端VGL输入的第一电源信号依次通过第七反相器F7和第八反相器F8从输出信号端OUT输出，输出信号端OUT输出的信号为第二电位。第四阶段的等效电路图可以如图8所示。
可选地，第一电源信号端VGL接地。此时，第一电源信号端VGL为低电位，其输入的电压为0伏。
可选地，第一晶体管M1、第四晶体管M4和第五晶体管M5都为N型晶体管；第二晶体管M2和第三晶体管M3都为P型晶体管。
可选地，第一至第五晶体管中的每个晶体管的第一极为源极，第二极为漏极，第三极为栅极。
此外，本发明各个实施例中涉及的第一时钟信号端CK、第二时钟信号端CKB、第一输入信号端STV_N-1、第二输入信号端STV_N+1、第一节点E、第二节点G、第三节点K、第四节点H和输出信号端OUT在第一阶段T1、第二阶段T2、第三阶段T3和第四阶段T4的电位变化可以参考图10，在图10中，横轴代表时间，纵轴代表电位。
其中，GOA单元的扫描周期T＝T1+T2+T3+T4，GOA单元的扫描周期T为GOA单元扫描一行像素需要的时间，参见图10可知，在GOA单元的扫描周期T内，降低功耗模块220只输出两个脉冲，减少了输入移位寄存器模块240的脉冲数，进而降低了GOA单元的开关频率，使得GOA单元的功率损耗降低。
当第三控制信号端EN输入的第三控制信号为第二电位时，移位寄存器模块240的输出信号的电位(第四节点H的电位)为第二电位，使得移位寄存器模块240被锁住，同时，当第三控制信号端EN输入的第三控制信号为第二电位时，第三晶体管M3开启，使得第二信号输入端VGH输入的第二电源信号经过第七反相器F7和第八反相器F8从输出信号端OUT输出，输出信号端OUT被置高电平，与该GOA单元的输出端连接的薄膜晶体管被打开，使得对应像素区存储的电荷快速释放。
需要说明的是，本发明实施例以第一晶体管M1、第四晶体管M4和第五晶体管M5都为N型晶体管，第二晶体管M2和第三晶体管M3都为P型晶体管为例进行说明，实际应用中，第一晶体管M1、第四晶体管M4和第五晶体管M5都为P型晶体管，第二晶体管M2和第三晶体管M3都为N型晶体管，只要相应的调整信号时序，本发明实施例在此不再赘述。
还需要说明的是，本发明实施例中，输出模块250中包括第七反相器F7和第八反相器F8，该第七反相器F7和第八反相器F8的设置可以起到缓冲的作用，第七反相器F7和第八反相器F8均由P型晶体管和N型晶体管构成，P型晶体管和N型晶体管的尺寸较大，由于尺寸较大的晶体管的驱动能力强，因此，在输出模块250中设置第七反相器F7和第八反相器F8可以增强输出信号端OUT的驱动能力。
还需要说明的是，本发明实施例是以正扫为例进行说明的，当反扫时，第一控制信号端CN输入的第一控制信号为第二电位，第二控制信号端CNB输入的第二控制信号为第一电位，第一时钟信号端CK输入的第一时钟信号、第二时钟信号端CKB输入的第二时钟信号均与上述实施例中信号的向平相反，且反扫时，第二控制信号端CNB输入的第二控制信号为第一点位，此时，第二输入信号端STV_N+1输入的第二输入信号为GOA单元的输入信号。其中，在本发明实施例中，第一输入信号端STV_N-1输入的第一输入信号为来自当前GOA单元的上一级GOA单元的移位寄存器的输出信号，第二输入信号端STV_N+1输入的第二输入信号为来自当前GOA单元的下一级GOA单元的移位寄存器的输出信号。
综上所述，本发明实施例提供的GOA单元的驱动方法，通过输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块来控制GOA单元输出的电位高低，移位寄存器模块由传输门和反相器构成，传输门和反相器的功率损耗较低，且输出信号的电位确定，解决了相关技术中采用三态门形成移位寄存器模块导致的GOA单元的功率损耗较高，且三态门在处于高阻态时输出信号的电位无法确定的问题，达到了降低GOA单元的功率损耗、提高GOA单元的输出信号准确性的效果。
本发明实施例还提供一种GOA电路，包括至少两个级联GOA单元，每个GOA单元为如图2或图3所示的GOA单元。
综上所述，本发明实施例提供的GOA电路，包括至少两个级联的GOA单元，每个GOA单元通过输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块来控制GOA单元输出的电位高低，移位寄存器模块由传输门和反相器构成，传输门和反相器的功率损耗较低，且输出信号的电位确定，解决了相关技术中采用三态门形成移位寄存器模块导致的GOA单元的功率损耗较高，且三态门在处于高阻态时输出信号的电位无法确定的问题，达到了降低GOA单元的功率损耗、提高GOA单元的输出信号准确性的效果。本发明实施例提供的GOA电路，信号传输损耗较低且信号输出准确性较高。
另外，本发明实施例还提供一种显示装置，该显示装置包括该GOA电路。该显示装置可以为：液晶面板、电子纸、有机发光二极管(英文：Organic Light-Emitting Diode，简称：OLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，本发明实施例提供的显示装置，包括GOA电路，GOA电路包括至少两个级联的GOA单元，每个GOA单元通过输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块来控制GOA单元输出的电位高低，移位寄存器模块由传输门和反相器构成，传输门和反相器的功率损耗较低，且输出信号的电位确定，解决了相关技术中采用三态门形成移位寄存器模块导致的GOA单元的功率损耗较高，且三态门在处于高阻态时输出信号的电位无法确定的问题，达到了降低GOA单元的功率损耗、提高GOA单元的输出信号准确性的效果。本发明实施例提供的显示装置，能够提高信号传输质量，提升显示装置的显示效果，进而提供显示装置的良率。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (18)
1.一种GOA单元，其特征在于，所述GOA单元包括：输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块，
所述输入模块分别与第一输入信号端、第二输入信号端、第一节点、第一控制信号端和第二控制信号端连接，用于在来自所述第一控制信号端的第一控制信号或来自所述第二控制信号端的第二控制信号的控制下，将所述第一输入信号端的第一输入信号或所述第二输入信号端的第二输入信号写入所述第一节点；
所述降低功耗模块分别与所述第一输入信号端、所述第二输入信号端、第一时钟信号端、第一电源信号端和第二节点连接，用于在来自所述第一输入信号端的第一输入信号和来自所述第二输入信号端的第二输入信号的控制下，将所述第一时钟信号端的第一时钟信号或所述第一电源信号端的第一电源信号写入所述第二节点；
所述复位模块分别与第二电源信号端、第三控制信号端和第三节点连接，用于在来自所述第三控制信号端的第三控制信号的控制下，将所述第二电源信号端的第二电源信号写入所述第三节点；
所述移位寄存器模块分别与所述第一节点、所述第二节点、所述第三节点和第四节点连接，用于在来自所述第二节点的信号的控制下，将所述第一节点的信号写入所述第四节点或将所述第三节点的信号移位输出至所述第四节点；
所述输出模块分别与所述第四节点、第二时钟信号端、所述第一电源信号端、所述第二电源信号端、所述第三控制信号端和输出信号端连接，用于在来自所述第四节点的信号的控制下，将所述第二时钟信号端的第二时钟信号或所述第一电源信号端的第一电源信号从所述输出信号端输出，或者，在来自所述第三控制信号端的第三控制信号的控制下，将所述第二电源信号端的第二电源信号从所述输出信号端输出；
其中，所述移位寄存器模块包括：第一反相器、第二反相器、第三反相器、第四反相器、第一传输门和第二传输门，
所述第一反相器的输入端与所述第一节点连接，输出端与所述第二传输门的输入端连接；
所述第二反相器的输入端与所述第二节点连接，输出端分别与所述第一传输门的第一控制端和所述第二传输门的第二控制端连接；
所述第三反相器的输入端与所述第四节点连接，输出端与所述第一传输门的输入端连接；
所述第四反相器的输入端与所述第三节点连接，输出端与所述第四节点连接；
所述第一传输门的第二控制端与所述第二节点连接，输出端与所述第三节点连接；
所述第二传输门的第一控制端与所述第二节点连接，输出端与所述第三节点连接。
2.根据权利要求1所述的GOA单元，其特征在于，所述输入模块包括：第三传输门和第四传输门，
所述第三传输门的输入端与所述第一输入信号端连接，第一控制端与所述第一控制信号端连接，第二控制端与所述第二控制信号端连接，输出端与所述第一节点连接；
所述第四传输门的输入端与所述第二输入信号端连接，第一控制端与所述第一控制信号端连接，第二控制端与所述第二控制信号端连接，输出端与所述第一节点连接。
3.根据权利要求1所述的GOA单元，其特征在于，所述降低功耗模块包括：或非门、第五反相器、第五传输门和第一晶体管，
所述或非门的第一输入端与所述第一输入信号端连接，第二输入端与所述第二输入信号端连接，输出端与分别与所述第五反相器的输入端、所述第五传输门的第二控制端和所述第一晶体管的第三极连接；
所述第五反相器的输出端与所述第五传输门的第一控制端连接；
所述第五传输门的输入端与所述第一时钟信号端连接，输出端与所述第二节点连接；
所述第一晶体管的第一极与所述第一电源信号端连接，第二极与所述第二节点连接。
4.根据权利要求1所述的GOA单元，其特征在于，所述复位模块包括：第二晶体管，
所述第二晶体管的第一极与所述第二电源信号端、第二极与所述第三节点连接，第三极与所述第三控制信号端连接。
5.根据权利要求1所述的GOA单元，其特征在于，所述输出模块包括：第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
所述第六传输门的输入端与所述第二时钟信号端连接，第一控制端与所述第四节点连接，第二控制端分别与所述第六反相器的输出端和所述第五晶体管的第三极连接，输出端与所述第七反相器的输入端连接；
所述第六反相器的输入端与所述第四节点连接；
所述第七反相器的输出端与所述第八反相器的输入端连接；
所述第八反相器的输出端与所述输出信号端连接；
所述第三晶体管的第一极与所述第二电源信号端连接，第二极与所述第七反相器的输入端连接，第三极与所述第三控制信号端连接；
所述第四晶体管的第一极与所述第五晶体管的第二极连接，第二极与所述第七反相器的输入端连接，第三极与所述第三控制信号端连接；
所述第五晶体管的第一极与所述第一电源信号端连接。
6.根据权利要求1至5任一所述的GOA单元，其特征在于，
所述第一电源信号端接地。
7.根据权利要求1所述的GOA单元，其特征在于，
所述降低功耗模块包括：或非门、第五反相器、第五传输门和第一晶体管，
所述复位模块包括：第二晶体管，
所述输出模块包括：第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
所述第一晶体管、所述第四晶体管和所述第五晶体管均为N型晶体管；
所述第二晶体管和所述第三晶体管均为P型晶体管。
8.根据权利要求7所述的GOA单元，其特征在于，
第一至第五晶体管中的每个晶体管的第一极为源极，第二极为漏极，第三极为栅极。
9.一种GOA单元的驱动方法，其特征在于，用于如权利要求1至8任一权利要求所述的GOA单元，所述GOA单元包括：输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块，所述移位寄存器模块包括：第一反相器、第二反相器、第三反相器、第四反相器、第一传输门和第二传输门，所述GOA单元的驱动方法包括：
第一阶段：第一控制信号端输入的第一控制信号为第一电位，第四节点的电位为第二电位，第三控制信号端输入的第三控制信号为第一电位，第一电源信号端输入的第一电源信号为第二电位，第一输入信号端输入的第一输入信号为第一电位，第一时钟信号端输入的第一时钟信号为第二电位，第二时钟信号端输入的第二时钟信号为第一电位，所述输入模块在所述第一控制信号端输入的第一控制信号的控制下，将所述第一输入信号写入第一节点，所述降低功耗模块在所述第一输入信号的控制下，将所述第一时钟信号写入第二节点，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从输出信号端输出；
第二阶段：所述第一控制信号端输入的第一控制信号为第一电位，所述第一输入信号端输入的第一输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，所述第一节点的电位保持所述第一阶段的第一电位，所述降低功耗模块在所述第一输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第二反相器的输出为第二电位，所述第四节点的电位为第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
第三阶段：所述第一控制信号端输入的第一控制信号为第一电位，所述第一输入信号端输入的第一输入信号为第二电位，第二输入信号端输入的第二输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第二电位，所述第二时钟信号端输入的第二时钟信号为第一电位，所述输入模块在所述第一控制信号端输入的第一控制信号的控制下，将所述第一输入信号写入所述第一节点，所述降低功耗模块在所述第一输入信号和所述第二输入信号的控制下，将所述第一时钟信号写入第二节点，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持所述第二阶段的第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
第四阶段：所述第一控制信号端输入的第一控制信号为第一电位，所述第三控制信号端输入的第三控制信号为第一电位，所述第一电源信号端输入的第一电源信号为第二电位，所述第一输入信号端输入的第一输入信号为第二电位，所述第二输入信号端输入的第二输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，所述第一节点的电位保持所述第三阶段的第二电位，所述降低功耗模块在所述第一输入信号和所述第二输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第一反相器的输出为第一电位，所述第四节点的电位为第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从所述输出信号端输出。
10.根据权利要求9所述的GOA单元的驱动方法，其特征在于，所述输入模块包括：第三传输门和第四传输门，
所述第一阶段中，所述第一控制信号端输入的第一控制信号为第一电位，所述第三传输门开启，所述第四传输门关闭，所述第一输入信号端通过所述第三传输门向所述第一节点写入第一输入信号，所述第一节点的电位为第一电位；
所述第二阶段中，所述第一控制信号端输入的第一控制信号为第一电位，所述第三传输门开启，所述第四传输门关闭，所述第一输入信号端通过所述第三传输门向所述第一节点写入第一输入信号，所述第一节点的电位为第一电位，所述降低功耗模块在所述第一输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第二反相器的输出为第二电位，所述第四节点的电位为第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
所述第三阶段中，所述第一控制信号端输入的第一控制信号为第一电位，所述第三传输门开启，所述第四传输门关闭，所述第一输入信号端通过所述第三传输门向所述第一节点写入第一输入信号，所述第一节点的电位为第二电位；
所述第四阶段中，所述第一控制信号端输入的第一控制信号为第一电位，所述第三传输门开启，所述第四传输门关闭，所述第一输入信号端通过所述第三传输门向所述第一节点写入第一输入信号，所述第一节点的电位为第二电位，所述降低功耗模块在所述第一输入信号和所述第二输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第一反相器的输出为第一电位，所述第四节点的电位为第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从所述输出信号端输出。
11.根据权利要求9所述的GOA单元的驱动方法，其特征在于，所述降低功耗模块包括：或非门、第五反相器、第五传输门和第一晶体管，
所述第一阶段中，所述或非门的输出为第二电位，所述第五反相器的输出为第一电位，所述第五传输门开启，所述第一晶体管关闭，所述第一时钟信号端通过所述第五传输门向所述第二节点写入第一时钟信号，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从所述输出信号端输出；
所述第二阶段中，所述或非门的输出为第二电位，所述第五反相器的输出为第一电位，所述第五传输门开启，所述第一晶体管关闭，所述第一时钟信号端通过所述第五传输门向所述第二节点写入第一时钟信号，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第一反相器的输出为第二电位，所述第四节点的电位为第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
所述第三阶段中，所述或非门的输出为第二电位，所述第五反相器的输出为第一电位，所述第五传输门开启，所述第一晶体管关闭，所述第一时钟信号端通过所述第五传输门向所述第二节点写入第一时钟信号，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持所述第二阶段的第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
所述第四阶段中，所述或非门的输出为第二电位，所述第五反相器的输出为第一电位，所述第五传输门开启，所述第一晶体管关闭，所述第一时钟信号端通过所述第五传输门向所述第二节点写入第一时钟信号，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第一反相器的输出为第一电位，所述第四节点的电位为第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从所述输出信号端输出。
12.根据权利要求9所述的GOA单元的驱动方法，其特征在于，所述复位模块包括：第二晶体管，
当所述第三控制信号端输入的第三控制信号为第二电位时，所述第二晶体管开启，第二电源信号端输入的第二电源信号为第一电位，所述第四反相器的输出为第二电位，所述第四节点的电位为第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第二电源信号端输入的第二电源信号从所述输出信号端输出。
13.根据权利要求9所述的GOA单元的驱动方法，其特征在于，所述输出模块包括：第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
所述第一阶段中，所述第四节点为第二电位，所述第六传输门关闭，所述第六反相器的输出为第一电位，所述第三晶体管关闭，所述第四晶体管和第五晶体管开启，在所述第三控制信号端输入的第三控制信号的控制下，所述第一电源信号端输入的第一电源信号依次通过所述第七反相器和所述第八反相器从所述输出信号端输出，所述输出信号端输出的信号为第二电位；
所述第二阶段中，所述第四节点为第一电位，所述第六传输门开启，所述第六反相器的输出为第二电位，所述第三晶体管和所述第五晶体管关闭，所述第四晶体管开启，所述第二时钟信号端输入的第二时钟信号依次通过所述第七反相器和所述第八反相器从所述输出信号端输出，所述输出信号端输出的信号为第二电位；
所述第三阶段中，所述第四节点为第一电位，所述第六传输门开启，所述第六反相器的输出为第二电位，所述第三晶体管和所述第五晶体管关闭，所述第四晶体管开启，所述第二时钟信号端输入的第二时钟信号依次通过所述第七反相器和所述第八反相器从所述输出信号端输出，所述输出信号端输出的信号为第一电位；
所述第四阶段中，所述第四节点为第二电位，所述第六传输门关闭，所述第六反相器的输出为第一电位，所述第三晶体管关闭，所述第四晶体管和第五晶体管开启，在所述第三控制信号端输入的第三控制信号的控制下，所述第一电源信号端输入的第一电源信号依次通过所述第七反相器和所述第八反相器从所述输出信号端输出，所述输出信号端输出的信号为第二电位。
14.根据权利要求9至13任一所述的GOA单元的驱动方法，其特征在于，
所述第一电源信号端接地。
15.根据权利要求9所述的GOA单元的驱动方法，其特征在于，
所述降低功耗模块包括：或非门、第五反相器、第五传输门和第一晶体管，
所述复位模块包括：第二晶体管，
所述输出模块包括：第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
所述第一晶体管、所述第四晶体管和所述第五晶体管都为N型晶体管；
所述第二晶体管和所述第三晶体管都为P型晶体管。
16.根据权利要求15所述的GOA单元的驱动方法，其特征在于，
第一至第五晶体管中的每个晶体管的第一极为源极，第二极为漏极，第三极为栅极。
17.一种GOA电路，其特征在于，所述GOA电路包括：至少两个级联的GOA单元，每个所述GOA单元如权利要求1至8任一所述的GOA单元。
18.一种显示装置，其特征在于，所述显示装置包括：权利要求17所述的GOA电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510471770.9A CN104992662B (zh) | 2015-08-04 | 2015-08-04 | Goa单元及其驱动方法、goa电路、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510471770.9A CN104992662B (zh) | 2015-08-04 | 2015-08-04 | Goa单元及其驱动方法、goa电路、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104992662A true CN104992662A (zh) | 2015-10-21 |
| CN104992662B CN104992662B (zh) | 2017-05-31 |
Family
ID=54304466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510471770.9A Active CN104992662B (zh) | 2015-08-04 | 2015-08-04 | Goa单元及其驱动方法、goa电路、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104992662B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105528984A (zh) * | 2016-02-02 | 2016-04-27 | 京东方科技集团股份有限公司 | 发射电极扫描驱动单元、驱动电路以及驱动方法、阵列基板 |
| CN105609071A (zh) * | 2016-01-05 | 2016-05-25 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 |
| CN105788557A (zh) * | 2016-05-20 | 2016-07-20 | 武汉华星光电技术有限公司 | Goa 驱动电路 |
| CN106201111A (zh) * | 2016-08-05 | 2016-12-07 | 京东方科技集团股份有限公司 | 触控驱动电路和触控显示器件 |
| CN106486079A (zh) * | 2016-12-30 | 2017-03-08 | 武汉华星光电技术有限公司 | 阵列基板栅极驱动电路 |
| CN107154235A (zh) * | 2017-07-21 | 2017-09-12 | 京东方科技集团股份有限公司 | 扫描移位电路、触控移位电路、驱动方法及相关装置 |
| CN107516492A (zh) * | 2017-09-21 | 2017-12-26 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| CN108109667A (zh) * | 2017-12-15 | 2018-06-01 | 京东方科技集团股份有限公司 | 移位寄存器单元、扫描驱动电路、显示装置、驱动方法 |
| WO2019037496A1 (zh) * | 2017-08-21 | 2019-02-28 | 京东方科技集团股份有限公司 | 移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
| WO2019205663A1 (zh) * | 2018-04-25 | 2019-10-31 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
| CN110689839A (zh) * | 2019-12-10 | 2020-01-14 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
| CN110942742A (zh) * | 2019-12-10 | 2020-03-31 | 京东方科技集团股份有限公司 | 栅极驱动单元及驱动方法、栅极驱动电路和显示装置 |
| CN114242001A (zh) * | 2021-12-16 | 2022-03-25 | 惠州视维新技术有限公司 | Goa电路工作状态调节方法、装置、存储介质及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070080047A (ko) * | 2006-02-06 | 2007-08-09 | 삼성전자주식회사 | 표시 장치용 시프트 레지스터 |
| CN102708816A (zh) * | 2012-03-02 | 2012-10-03 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动装置和显示装置 |
| CN104269145A (zh) * | 2014-09-05 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| CN104361875A (zh) * | 2014-12-02 | 2015-02-18 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
| CN104361853A (zh) * | 2014-12-02 | 2015-02-18 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置 |
| CN104700806A (zh) * | 2015-03-26 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 |
-
2015
- 2015-08-04 CN CN201510471770.9A patent/CN104992662B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070080047A (ko) * | 2006-02-06 | 2007-08-09 | 삼성전자주식회사 | 표시 장치용 시프트 레지스터 |
| CN102708816A (zh) * | 2012-03-02 | 2012-10-03 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动装置和显示装置 |
| CN104269145A (zh) * | 2014-09-05 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| CN104361875A (zh) * | 2014-12-02 | 2015-02-18 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
| CN104361853A (zh) * | 2014-12-02 | 2015-02-18 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置 |
| CN104700806A (zh) * | 2015-03-26 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609071A (zh) * | 2016-01-05 | 2016-05-25 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 |
| US10204582B2 (en) | 2016-01-05 | 2019-02-12 | Boe Technology Group Co., Ltd. | Shift register and driving method thereof, gate electrode driving circuit, and display device |
| US10522065B2 (en) | 2016-02-02 | 2019-12-31 | Boe Technology Group Co., Ltd. | Transmitting electrode scan driving unit, driving circuit, driving method and array substrate |
| CN105528984A (zh) * | 2016-02-02 | 2016-04-27 | 京东方科技集团股份有限公司 | 发射电极扫描驱动单元、驱动电路以及驱动方法、阵列基板 |
| CN105788557A (zh) * | 2016-05-20 | 2016-07-20 | 武汉华星光电技术有限公司 | Goa 驱动电路 |
| US10163414B2 (en) | 2016-05-20 | 2018-12-25 | Wuhan China Star Optoelectronics Technology Co., Ltd. | GOA driving circuit |
| CN105788557B (zh) * | 2016-05-20 | 2018-06-19 | 武汉华星光电技术有限公司 | Goa驱动电路 |
| CN106201111B (zh) * | 2016-08-05 | 2018-12-14 | 京东方科技集团股份有限公司 | 触控驱动电路和触控显示器件 |
| CN106201111A (zh) * | 2016-08-05 | 2016-12-07 | 京东方科技集团股份有限公司 | 触控驱动电路和触控显示器件 |
| CN106486079A (zh) * | 2016-12-30 | 2017-03-08 | 武汉华星光电技术有限公司 | 阵列基板栅极驱动电路 |
| CN107154235A (zh) * | 2017-07-21 | 2017-09-12 | 京东方科技集团股份有限公司 | 扫描移位电路、触控移位电路、驱动方法及相关装置 |
| US11307707B2 (en) | 2017-07-21 | 2022-04-19 | Boe Technology Group Co., Ltd. | Scan shift circuit, touch shift circuit, driving method and related apparatus |
| WO2019037496A1 (zh) * | 2017-08-21 | 2019-02-28 | 京东方科技集团股份有限公司 | 移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
| US11227562B2 (en) | 2017-08-21 | 2022-01-18 | Boe Technology Group Co., Ltd. | Shift register, driving method thereof, gate driver circuit and display device |
| JP2020532033A (ja) * | 2017-08-21 | 2020-11-05 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置 |
| EP3675115A4 (en) * | 2017-08-21 | 2021-05-12 | BOE Technology Group Co., Ltd. | OFFSET REGISTER, ITS ATTACK PROCESS, GRID ATTACK CIRCUIT AND DISPLAY DEVICE |
| CN107516492A (zh) * | 2017-09-21 | 2017-12-26 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| CN107516492B (zh) * | 2017-09-21 | 2020-12-25 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| CN108109667A (zh) * | 2017-12-15 | 2018-06-01 | 京东方科技集团股份有限公司 | 移位寄存器单元、扫描驱动电路、显示装置、驱动方法 |
| CN108109667B (zh) * | 2017-12-15 | 2021-01-15 | 京东方科技集团股份有限公司 | 移位寄存器单元、扫描驱动电路、显示装置、驱动方法 |
| US11222566B2 (en) * | 2017-12-15 | 2022-01-11 | Boe Technology Group Co., Ltd. | Shift register circuit, scan driving circuit, display device and method for driving scan driving circuit |
| US20190189039A1 (en) * | 2017-12-15 | 2019-06-20 | Boe Technology Group Co., Ltd. | Shift register circuit, scan driving circuit, display device and method for driving scan driving circuit |
| US11217148B2 (en) | 2018-04-25 | 2022-01-04 | Hefei Boe Optoelectronics Technology Co., Ltd. | Shift register unit, driving method, gate driver on array and display device |
| WO2019205663A1 (zh) * | 2018-04-25 | 2019-10-31 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
| CN110942742B (zh) * | 2019-12-10 | 2020-05-22 | 京东方科技集团股份有限公司 | 栅极驱动单元及驱动方法、栅极驱动电路和显示装置 |
| CN110689839B (zh) * | 2019-12-10 | 2020-04-17 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
| CN110942742A (zh) * | 2019-12-10 | 2020-03-31 | 京东方科技集团股份有限公司 | 栅极驱动单元及驱动方法、栅极驱动电路和显示装置 |
| CN110689839A (zh) * | 2019-12-10 | 2020-01-14 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
| CN114242001A (zh) * | 2021-12-16 | 2022-03-25 | 惠州视维新技术有限公司 | Goa电路工作状态调节方法、装置、存储介质及电子设备 |
| CN114242001B (zh) * | 2021-12-16 | 2023-01-20 | 惠州视维新技术有限公司 | Goa电路工作状态调节方法、装置、存储介质及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104992662B (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104992662A (zh) | Goa单元及其驱动方法、goa电路、显示装置 | |
| CN103280200B (zh) | 移位寄存器单元、栅极驱动电路与显示器件 | |
| CN105632561B (zh) | 移位寄存器及其驱动方法、栅极驱动电路以及显示装置 | |
| US10803823B2 (en) | Shift register unit, gate driving circuit, and driving method | |
| CN100530337C (zh) | 移位寄存器电路及具备该电路的图像显示装置 | |
| CN100580814C (zh) | 移位寄存器 | |
| CN102682727B (zh) | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 | |
| CN104464628B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 | |
| CN103021358B (zh) | 一种移位寄存器单元、栅极驱动电路及显示器件 | |
| CN103208263B (zh) | 移位寄存器、显示装置、栅极驱动电路及驱动方法 | |
| CN102708779B (zh) | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 | |
| CN102750987B (zh) | 移位寄存器 | |
| CN104575409B (zh) | 液晶显示器及其双向移位暂存装置 | |
| US20230215333A1 (en) | Display device, gate drive circuit, shift register and control method thereof | |
| CN106057116B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN104485086A (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示器件 | |
| CN104252853A (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示器件 | |
| CN106887217A (zh) | 移位寄存器单元及其控制方法、栅极驱动电路、显示装置 | |
| CN101609719B (zh) | 显示装置的移位寄存器 | |
| CN103413514A (zh) | 移位寄存器单元、移位寄存器和显示装置 | |
| CN103700355A (zh) | 一种移位寄存器单元、栅极驱动电路及显示器件 | |
| KR20070105242A (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
| CN103208251A (zh) | 一种移位寄存器单元、栅极驱动电路及显示装置 | |
| CN105609071A (zh) | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 | |
| CN106228927A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |