CN108109667B - 移位寄存器单元、扫描驱动电路、显示装置、驱动方法 - Google Patents

Abstract

本发明公开了一种移位寄存器单元、扫描驱动电路、显示装置、驱动方法。该移位寄存器单元包括：与第一节点相连的输入模块，被配置为在接收到扫描触发信号的有效电平时将第一节点处的电平置为有效电平；分别连接第一节点和第二节点的触发模块，被配置为在第一节点处为有效电平且第一时钟信号为第一电平时在第二节点处输出扫描触发信号的有效电平；与第一节点相连的锁定模块，被配置为在第一控制信号为有效电平时将第一节点处的电平锁定为无效电平；与第二节点相连的输出模块，被配置为在第二节点处为扫描触发信号的时段内输出栅极开启电压，在除此以外的时段内输出与第二控制信号相同的电压。本发明可以实现扫描驱动电路的全开工作模式。

Description

移位寄存器单元、扫描驱动电路、显示装置、驱动方法

技术领域

本发明涉及显示领域，特别涉及一种移位寄存器单元、扫描驱动电路、显示装置、驱动方法。

背景技术

阵列基板行驱动(Gate driver On Array，GOA)技术相较于传统技术而言，不仅能省去承载扫描驱动电路的电路板、实现显示面板两边对称的设计，还能省去显示面板边缘上芯片绑定区域和例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于GOA技术可以省去行方向上的芯片绑定工艺，对整体的产能、良率提升也有很大的帮助。在相关GOA设计中，扫描驱动电路需要具备全开(XON)的工作模式，即能在控制信号下向所有行的扫描线输出栅极开启电压，以用于完成例如关机清屏的操作。

发明内容

本发明提供一种移位寄存器单元、扫描驱动电路、显示装置、驱动方法，可以使扫描驱动电路具备全开工作模式。

第一方面，本发明提供了一种移位寄存器单元，包括：

与第一节点相连的输入模块，被配置为在接收到扫描触发信号的有效电平时将所述第一节点处的电平置为有效电平；

分别连接所述第一节点和第二节点的触发模块，被配置为在所述第一节点处为有效电平且第一时钟信号为第一电平时在所述第二节点处输出所述扫描触发信号的有效电平；

与所述第一节点相连的锁定模块，被配置为在第一控制信号为有效电平时将所述第一节点处的电平锁定为无效电平；

与所述第二节点相连的输出模块，被配置为在所述第二节点处为所述扫描触发信号的时段内输出栅极开启电压，在除此以外的时段内输出与第二控制信号相同的电压。

在一个可能的实现方式中，所述输出模块具有至少两个扫描输出端和至少两个输出单元，

所述至少两个输出单元均与所述第二节点相连，每个所述输出单元各自连接一个所述扫描输出端和一个第二时钟信号，

所述输出单元被配置为在所述第二节点处为所述扫描触发信号的有效电平的时段内在所连接的扫描输出端处输出与所连接的第二时钟信号相同的电平，在除此以外的时段内在所连接的扫描输出端处输出与第二控制信号相同的电压；

其中，所述第二时钟信号的占空比小于所述第一时钟信号的占空比。

在一个可能的实现方式中，所述输出单元包括第一三态门和第二三态门，

所述第一三态门的输入端连接所对应的第二时钟信号，输出端连接所对应的扫描输出端，控制端连接所述第二节点，

所述第二三态门的输入端连接所述第二控制信号，输出端连接所对应的扫描输出端，控制端连接所述第二节点。

在一个可能的实现方式中，所述锁定模块包括第一晶体管，

所述第一晶体管的栅极连接所述第一控制信号，源极和漏极中的一个连接用于提供所述第一节点的无效电平的第一电压线，另一个连接所述第一节点。

在一个可能的实现方式中，所述输入模块包括第三三态门和第四三态门，

所述第三三态门的输入端连接正向扫描输入端，输出端连接第三节点，控制端连接扫描方向控制信号，

所述第四三态门的输入端连接反向扫描输入端，输出端连接所述第三节点，控制端连接扫描方向控制信号。

在一个可能的实现方式中，所述输入模块还包括第一非门，

所述第一非门的输入端连接所述第三节点，输出端连接所述第一节点，使能端连接所述第一时钟信号；

其中，所述第一时钟信号的第一电平是使所述第一非门处于非工作状态的电平。

在一个可能的实现方式中，所述触发模块包括第二非门、第三非门、与非门和第四非门，

所述第二非门的输入端连接所述与非门的第一输入端，输出端连接所述第一节点，使能端连接所述第一时钟信号，

所述第三非门的输入端连接所述第一节点，输出端连接所述与非门的第一输入端，

所述与非门的第二输入端连接所述第一时钟信号，输出端连接所述第四非门的输入端，

所述第四非门的输出端连接所述第二节点；

其中，所述第一时钟信号的第一电平为逻辑高电平，所述第一时钟信号的第一电平是使所述第二非门处于工作状态的电平。

第二方面，本发明还提供了一种扫描驱动电路，所述扫描驱动电路包括至少一个上述任意一种的移位寄存器单元。

第三方面，本发明还提供了一种显示装置，所述显示装置包括上述任意一种的扫描驱动电路。

第四方面，本发明还提供了一种扫描驱动电路的驱动方法，所述扫描驱动电路包括至少一个上述任意一种的移位寄存器单元，所述驱动方法包括：

将所述第一控制信号置为有效电平，将所述第二控制信号置为栅极开启电压，使得至少一个所述移位寄存器单元均输出栅极开启电压。

由上述技术方案可知，所述移位寄存器单元中，在第一控制信号为有效电平时第一电平被锁定为无效电平，继而使得第二节点处没有扫描触发信号的有效电平的输出，此时可以通过使第二控制信号输出栅极开启电压，使得移位寄存器单元输出栅极开启电压。在第一控制信号和第二控制信号在所有单元之间共用时，可以由两个控制信号直接实现全开工作模式的切换。由于不需要对控制信号进行逻辑运算等处理，因此能实现更高的响应速度，有助于提升显示产品的性能。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，这些附图的合理变型也都涵盖在本发明的保护范围中。

图1是本发明一个实施例提供的移位寄存器单元的结构框图；

图2是本发明一个实施例提供的移位寄存器单元的电路结构图；

图3是图2所示的移位寄存器单元在一般工作模式下的电路时序图；

图4是图2所示的移位寄存器单元切换至全开工作模式下的电路时序图；

图5是本发明一个实施例提供的移位寄存器单元的电路连接图；

图6是本发明一个实施例提供的两个移位寄存器单元所组成电路结构的电路时序图；

图7是本发明一个实施例提供的一种扫描驱动电路的结构框图；

图8是图7所示的扫描驱动电路的驱动信号的时序图；

图9是本发明又一实施例提供的移位寄存器单元的电路结构图；

图10是图9所示的移位寄存器单元的驱动信号的时序图；

图11是本发明又一实施例提供的一种扫描驱动电路的结构框图；

图12是本发明又一实施例提供的一种扫描驱动电路的结构框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，且该连接可以是直接的或间接的。

图1是本发明一个实施例提供的移位寄存器单元的结构框图。参见图1，该移位寄存器单元包括：

与第一节点P1相连的输入模块11，被配置为在接收到扫描触发信号的有效电平时将第一节点P1处的电平置为有效电平；

分别连接第一节点P1和第二节点P2的触发模块12，被配置为在第一节点P1处为有效电平且第一时钟信号为第一电平时在第二节点P2处输出扫描触发信号的有效电平；

与第一节点P1相连的锁定模块13，被配置为在第一控制信号为有效电平时将第一节点P1处的电平锁定为无效电平；

与第二节点P2相连的输出模块14，被配置为在第二节点P2处为扫描触发信号的有效电平的时段内输出栅极开启电压，在除此以外的时段内输出与第二控制信号相同的电压。

需要说明的是，本文中的有效电平与无效电平分别指的是针对特定电路节点而言的两个不同的预先配置的电压范围(均以公共端电压为基准)。在一个示例中，所有电路节点的有效电平均为高电平。在又一示例中，所有电路节点的有效电平均为低电平。在又一示例中，扫描触发信号和第二节点P2处的有效电平是低电平，而第一节点P1处的有效电平是高电平。当然，有效电平和无效电平的设置方式可以不仅限于以上示例。

在一个示例中，第一控制信号始终为无效电平。在输入模块11接收到扫描触发信号的有效电平时，第一时钟信号为第二电平，此时第一节点P1处会在输入模块11的作用下被置为有效电平。此后，当第一时钟信号转为第一电平时，触发模块12会开始在第二节点P2处输出扫描触发信号的有效电平。由此，移位寄存器单元可以将输入的扫描触发信号的有效电平滞后一段时间后输出，即实现了移位寄存器的功能，因而可以用于实现扫描驱动电路在若干行栅线之间的逐行输出栅极开启电压的功能。

在又一示例中，第一控制信号为有效电平，同时第二控制信号保持为栅极开启电压，此时无论输入模块11是否接收到了扫描触发信号的有效电平，第一节点P1处都会被锁定模块13锁定为无效电平。由此，第二节点P2保持在不输出扫描触发信号的有效电平的状态上，输出模块14保持为输出栅极开启电压的状态。由此，可以通过第一控制信号和第二控制信号将工作在任意状态下的移位寄存器单元切换至输出栅极开启电压的全开(XON)工作模式。在第一控制信号和第二控制信号在所有单元之间共用时，可以由两个控制信号直接实现全开工作模式的切换。

可以看出，由于本发明实施例可以直接通过两个控制信号直接控制多个移位寄存器单元切换至全开工作模式，而不需要对接收到的控制信号进行例如逻辑运算的处理，因而能实现更高的响应速度，有助于提升显示产品的性能。

图2是本发明一个实施例提供的移位寄存器单元的电路结构图。参见图2，本实施例中的移位寄存器单元包括输入模块11、触发模块12、锁定模块13和输出模块14，其中输出模块14包括第一输出单元141和第二输出单元142。

输入模块11包括第三三态门TP3、第四三态门TP4和第一非门N1。其中，第三三态门TP3的输入端连接正向扫描输入端SN-1，输出端连接第三节点P3，正相使能端和反相使能端分别连接扫描方向控制信号CN及其反相信号CNB。第四三态门TP4的输入端连接反向扫描输入端SN+1，第四三态门TP4的输出端连接第三节点P3，正相使能端和反相使能端分别连接扫描方向控制信号的反相信号CNB以及扫描方向控制信号CN。第一非门N1的输入端连接第三节点P3，输出端连接第一节点P1，正相使能端和反相使能端分别连接正相的第一时钟信号VCK和反相的第一时钟信号VCKB。

需要说明的是，三态门是一种能够在控制端的信号的控制下将输入端的信号传递至输出端的电路结构，本发明实施例中的三态门则具体是可以在正相使能端为高电平、反相使能端为低电平时在输出端处输出与输入端处相同的电平的电路结构。在其他可能的实现方式中，三态门可以仅具有正相使能端和反相使能端中的一个，即分别在正相使能端为高电平和反相使能端为低电平时在输出端处输出与输入端处相同的电平。为叙述简便，本文中将用于控制三态门是否工作在将输入端的信号传递至输出端的状态下的连接端统称为控制端，而形如“三态门的控制端连接某个节点或信号”的表述方式则涵盖了以下可能的情形：仅具有正相使能端的三态门的正相使能端连接以高电平为有效电平的某个节点或信号；仅具有反相使能端的三态门的正相使能端连接以低电平为有效电平的某个节点或信号；三态门的正相使能端和反相使能端分别连接以高电平为有效电平的某个信号及其反相信号；三态门的正相使能端和反相使能端分别连接以高电平为有效电平的某个节点以及所处电平与该节点反相的节点。

类似地，本文中形如“非门的使能端连接某个节点或信号”的表述方式涵盖了以下可能情形：仅具有正相使能端的非门的正相使能端连接以高电平为有效电平的某个节点或信号；仅具有反相使能端的非门的正相使能端连接以低电平为有效电平的某个节点或信号；非门的正相使能端和反相使能端分别连接以高电平为有效电平的某个信号及其反相信号；非门的正相使能端和反相使能端分别连接以高电平为有效电平的某个节点以及所处电平与该节点反相的节点。

触发模块12包括第二非门N2、第三非门N3、与非门NA1和第四非门N4。其中，第二非门N2的输入端连接与非门NA1的第一输入端(图2中为与非门NA1左方的两个输入端中偏下的输入端)，输出端连接第一节点P1，正相使能端和反相使能端分别连接正相的第一时钟信号VCK及反相的第一时钟信号VCKB。第三非门N3的输入端连接第一节点P1，输出端连接与非门NA1的第一输入端。与非门NA1的第二输入端连接正相的第一时钟信号VCK，输出端连接第四非门N4的输入端。第四非门N4的输出端连接第二节点P2，第二节点P2连接扫描触发信号的输出端SN。

锁定模块13包括第一晶体管T1，第一晶体管T1的栅极连接第一控制信号ENB，源极和漏极中的一个连接用于提供第一节点P1的无效电平的第一电压线VGH，另一个连接第一节点P1。图5中，采用P型薄膜晶体管作为上述第一晶体管T1，而在其他实现方式中，可以采用N型的晶体管来适应于有效电平为高电平的第一控制信号ENB。

第一输出单元141和第二输出单元142各自包括第一三态门TP1和第二三态门TP2。第一输出单元141中：第一三态门TP1的输入端连接第一子时钟信号CK1，输出端连接第一级的扫描输出端G1，正相使能端和反相使能端分别连接第二节点P2及所处电平与第二节点P2反相的节点；第二三态门TP2的输入端连接第二控制信号EN，输出端连接第一级的扫描输出端G1，正相使能端和反相使能端分别连接第四非门N4的输入端及第二节点P2。第二输出单元142中：第一三态门TP1的输入端连接第三子时钟信号CK3，输出端连接第三级的扫描输出端G3，正相使能端和反相使能端分别连接第二节点P2及第四非门N4的输入端；第二三态门TP2的输入端连接第二控制信号EN，输出端连接第三级的扫描输出端G3，正相使能端和反相使能端分别连接第四非门N4的输入端及第二节点P2。本文中，将移位寄存器单元中所有第一三态门的输入端所连接的时钟信号统称为第二时钟信号，为了满足所期望的输出时序，可以设置第二时钟信号的占空比小于第一时钟信号的占空比。

下面结合图2所示的电路结构，以扫描方向控制信号CN为始终是高电平为例，介绍移位寄存器单元的工作原理。

图3是图2所示的移位寄存器单元在一般工作模式下的电路时序图。参见图2和图3，该移位寄存器单元在一般工作模式下的工作流程如下所述：

第一时刻ta之前，正向扫描输入端SN-1为低电平，因而无论正相的第一时钟信号VCK是高电平还是低电平，第一节点P1均会保持为高电平，而第二非门N2与第三非门N3组成的锁相器会锁存第一节点P1处的高电平，使得与非门NA1的输出保持为高电平，第二节点P2以及扫描触发信号的输出端SN处保持为低电平，从而每个输出单元中均是第二三态门TP2处于使能状态而第一三态门TP1处于非使能状态，相应的扫描输出端——包括第一级的扫描输出端G1和第三级的扫描输出端G1均保持为低电平。

第一时刻ta，正向扫描输入端SN-1转为高电平，此时正相的第一时钟信号VCK为低电平，因此处于使能状态的第一非门N1会将第一节点P1置为低电平，第三非门N3会将与非门NA1的第一输入端处置为高电平。但由于正相的第一时钟信号VCK为低电平，因此与非门NA1的输出端处仍为高电平，第二节点P2和扫描触发信号的输出端SN处仍保持低电平，其后端的电路状态保持不变。

第二时刻tb，正相的第一时钟信号VCK转为高电平，第一非门N1转为非使能状态，正向扫描输入端SN-1的电平暂时不会影响第一节点P1处的电平。而由于此时与非门NA1的两个输入端处均为高电平，因此其输出端会转为低电平，使得第二节点P2和扫描触发信号的输出端SN处转为高电平，从而每个输出单元中均是第一三态门TP1处于使能状态而第二三态门TP2处于非使能状态，相应的扫描输出端——包括第一级的扫描输出端G1和第三级的扫描输出端G1均转为高电平。由此，从第二时刻tb开始到第三时刻tc之间，第一级的扫描输出端G1处的电平将会与第一子时钟信号CK1的电平保持一致，第三级的扫描输出端G3处的电平将会与第三子时钟信号CK3的电平保持一致。各个子时钟信号的高电平可配置为栅极开启电压，为各扫描输出端提供对应时段内的栅极开启电压。

第二时刻tc，正相的第一时钟信号VCK转为低电平，第一非门N1转为使能状态，正向扫描输入端SN-1此时为低电平，从而第一节点P1处被第一非门N1置为高电平，与非门NA1的输出端处转为高电平，第二节点P2和扫描触发信号的输出端SN处转为低电平，整个移位寄存器单元回到ta时刻之前的状态。

从上述工作流程中可以看出，一般工作状态下移位寄存器单元可以实现移位寄存器的功能——传递扫描触发信号的有效电平，并可以同时提供多级扫描输出端的输出，相比于只能提供一级扫描输出端的移位寄存器单元而言，可以简化所在的扫描驱动电路的电路结构，减小所形成的GOA电路在显示面板上所占据的面积，有助于实现显示屏的边框的窄化。

图4是图2所示的移位寄存器单元切换至全开工作模式下的电路时序图。参见图4，该移位寄存器单元在第四时刻td切换至全开工作模式，即第四时刻td之前该移位寄存器单元处于一般工作模式，工作流程如上文所述。

第四时刻td，第一控制信号ENB由无效电平的高电平转为有效电平的低电平，而第二控制信号EN由扫描输出端处的无效电平的低电平转为有效电平的栅极开启电压。从而，第一节点P1处在第一晶体管T1的作用下被强制置为高电平，继而与非门的输出端处被相应地置为高电平，第二节点P2和扫描触发信号的输出端SN处被相应地置为低电平，使得每个输出单元中均为第二三态门TP2处于使能状态而第一三态门TP1处于非使能状态。由此，第二控制信号EN连接到全部的扫描输出端，使得所有的扫描输出端均输出栅极开启电压。

从上述工作流程中可以看出，即便是移位寄存器单元正在输出扫描触发信号的有效电平或是栅极开启电压的时刻，通过控制第一控制信号ENB和第二控制信号EN仍可以即时地完成全开工作模式的切换。在一种示例中，第一控制信号ENB由第二控制信号EN经过例如反相器的电路结构生成，可以减少移位寄存器单元的外部连接端的数量。

图5是本发明一个实施例提供的移位寄存器单元的电路连接图，该移位寄存器单元可以与图2所示的移位寄存器单元彼此级联，形成能为连续四个奇数级的扫描输出端提供输出的至少部分的扫描驱动电路。参见图5，本实施例的移位寄存器单元与图2所示的移位寄存器单元具有完全相同的内部构造，而仅是在电路连接方式上有所差别。为叙述方便，这里将图2所示的移位寄存器单元称为较上一级移位寄存器单元，将图5所示的移位寄存器单元称为较下一级移位寄存器单元。相比于较上一级移位寄存器单元：

较下一级移位寄存器单元中正相的第一时钟信号VCK与反相的第一时钟信号VCKB的连接位置进行了交换；两个输出单元所连接的第二时钟信号变为第五子时钟信号CK5和第七子时钟信号CK7，两个输出单元所连接的扫描输出端也相应地变为第五级的扫描输出端G5和第七级的扫描输出端G7；较下一级移位寄存器单元的正向扫描输入端连接到了较上一级移位寄存器单元的扫描触发信号的输出端SN，并且较下一级移位寄存器单元的扫描触发信号的输出端连接到了较上一级移位寄存器单元的反向扫描输入端SN+1，此外较下一级移位寄存器单元具有反向扫描输入端SN+2。

基于上述连接关系，图6是两个移位寄存器单元所组成电路结构的电路时序图。参见图5和图6，对于较下一级移位寄存器单元而言，正向扫描输入端SN处的高电平与反相的第一时钟信号VCKB的一个低电平时段重合，因此在该时段开始时第一非门N1为使能状态，因而移位寄存器单元的工作状态会与上述第一时刻ta与第二时刻tb之间的移位寄存器单元的工作状态一致。而此后反相的第一时钟信号VCKB由低电平转为高电平时，移位寄存器单元的工作状态又会与上述第二时刻tb开始时的工作状态一致。由此，较下一级移位寄存器单元能将正向扫描输入端SN处接收的扫描触发信号滞后第一时钟信号的半个时钟周期后输出，并在输出扫描触发信号的时段内在第五级的扫描输出端G5和第七级的扫描输出端G7分别输出第五子时钟信号CK5和第七子时钟信号CK7的电平。

比照图3和图6，可以看出较上一级移位寄存器单元的正相扫描输入端SN-1处的波形发生了变化，但比照上述较下一级移位寄存器单元的工作过程，可知较上一级移位寄存器单元仍会按照图3所示的波形输出扫描触发信号和栅极开启电压，可见能够起到触发作用的扫描触发信号并不仅限于一种形式。

由图6可以看出，相互级联的两个移位寄存器单元能够实现扫描驱动电路的连续四个奇数级或者连续四个偶数级的扫描输出端的输出功能。参照上述级联方式和电路时序，还可以实现具备扫描驱动电路的任意多级扫描输出端的输出功能的电路结构。

图7是本发明一个实施例提供的一种扫描驱动电路的结构框图，图8是其对应的驱动信号的时序图。参见图7和图8，该扫描驱动电路包括n个奇数级的移位寄存器单元UE1、UE2、...、UEn和n个偶数级的移位寄存器单元UO1、UO2、...、UOn(n为正整数)，以及驱动信号传递单元CNM。每两个相邻的奇数级的移位寄存器单元之间，以及每两个偶数级的移位寄存器单元之间均按照图2和图5所示的两个移位寄存器单元之间的级联方式进行连接。驱动信号传递单元CNM将驱动信号传递给每一级移位寄存器单元，其中的驱动信号包括正相的第一时钟信号VCK、反相的第一时钟信号VCKB、第一子时钟信号CK1、第二子时钟信号CK2、第三子时钟信号CK3和第四子时钟信号CK4，具体时序如图8所示。可理解的是，使用图8所示的第一子时钟信号CK1取代图6所示的第一子时钟信号CK1和第五子时钟信号CK5，并使用图8所示的第三子时钟信号CK3取代图6所示的第三子时钟信号CK3和第七子时钟信号CK7，即可使上述相互级联的两个移位寄存器单元实现与图6中相同的输出时序。由此，n个奇数级的移位寄存器单元UE1、UE2、...、UEn可以为所有奇数级的扫描输出端G1、G3、G5、G7、…、G4n-3、G4n-1提供输出信号，n个偶数级的移位寄存器单元UO1、UO2、...、UOn可以为所有偶数级的扫描输出端G2、G4、G6、G8、…、G4n-2、G4n提供输出信号，使得扫描驱动电路能够在连续4n级的扫描输出端逐级输出栅极开启电压，实现所预期的输出功能。

可以看出，相比于采用4n级移位寄存器单元提供4n级的扫描输出端的信号输出的实现方式，本发明实施例能将移位寄存器单元减小一半，从而有助于大幅简化扫描驱动电路的电路结构，节省其布局空间，有利于显示边框的窄化。

图9是本发明又一实施例提供的移位寄存器单元的电路结构图，图10是其对应的驱动信号的时序图。参见图9，相比于图2所示的移位寄存器单元，图9所示的移位寄存器单元的输出模块包括有四个输出单元——第一输出单元141、第二输出单元142、第三输出单元143和第四输出单元144。四个输出单元中的第一三态门TP1的输入端分别连接第一子时钟信号CK1、第三子时钟信号CK3、第五子时钟信号CK5和第七子时钟信号CK7。四个输出单元中的全部三态门的输出端分别连接第一级的扫描输出端G1、第三级的扫描输出端G3、第五级的扫描输出端G5和第七级的扫描输出端G7。由此，按照图10所示的驱动时序，参照上文所描述的工作原理，可以推知图9所示的移位寄存器单元能够为连续四个奇数级的扫描输出端提供输出信号。

以图2和图9所示的移位寄存器单元为例，可以根据所需要的应用场景选择一个移位寄存器单元的输出模块所包含的输出单元的数量，例如2个、3个、4个、6个、8个等等，并可以参照上文所述的时序实现所需要的输出。

图11是本发明又一实施例提供的一种扫描驱动电路的结构框图，该扫描驱动电路相比于图7所示的电路结构而言，将例如图2所示的能够为两级扫描输出端提供扫描信号的移位寄存器单元替换成了例如图9所示的能够为四级扫描输出端提供扫描信号的移位寄存器单元。可以推知的是，该扫描驱动电路中n个奇数级的移位寄存器单元UE1、UE2、...、UEn可以为所有奇数级的扫描输出端G1、G3、G5、G7、G9、G11、G13、G15、…、G8n-7、G8n-5、G8n-3、G8n-1提供输出信号，n个偶数级的移位寄存器单元UO1、UO2、...、UOn可以为所有偶数级的扫描输出端G2、G4、G6、G8、G10、G12、G14、G16、…、G8n-6、G8n-4、G8n-2、G8n提供输出信号，使得扫描驱动电路能够在连续8n级的扫描输出端逐级输出栅极开启电压，实现所预期的输出功能。

图12是本发明又一实施例提供的一种扫描驱动电路的结构框图。该驱动电路n个左侧设置的移位寄存器单元U1、U2、...、Un和n个右侧设置的移位寄存器单元U1'、U2'、...、Un'，以及驱动信号传递单元CNM。每两个相邻的奇数级的移位寄存器单元之间，以及每两个偶数级的移位寄存器单元之间均按照图2和图5所示的两个移位寄存器单元之间的级联方式进行连接。驱动信号传递单元CNM将驱动信号传递给每一级移位寄存器单元，其中驱动信号的种类和时序可以使用如图8所示的情形。可理解的是，本发明实施例的扫描驱动电路中，n个左侧设置的移位寄存器单元U1、U2、...、Un可以为所有级的扫描输出端G1、G2、G3、G4、G5、G6、G7、G8、…、G4n-3、G4n-2、G4n-1、G4n提供输出信号，而n个右侧设置的移位寄存器单元U1'、U2'、...、Un'则可以为所有级的扫描输出端G1、G2、G3、G4、G5、G6、G7、G8、…、G4n-3、G4n-2、G4n-1、G4n提供相同的输出信号，使得扫描驱动电路能够在连续4n级的扫描输出端以双边驱动的形式逐级输出栅极开启电压，实现所预期的输出功能。

需要说明的是，上文的工作流程均是以扫描方向控制信号CN为高电平的情形为例进行说明的，扫描方向控制信号CN为低电平时，输入模块11中的第三三态门TP3将处于非使能状态而第四三态门TP4将处于使能状态，由此正向扫描输入端与反向扫描输入端的功能将彼此交换，从而可以实现从最后一级向上逐级输出栅极开启电压的反向扫描的工作模式。

基于同样的发明构思，本发明的又一实施例提供了一种显示装置，该显示装置包括上述任意一种的扫描驱动电路。本发明实施例中的显示装置可以为：显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。基于扫描驱动电路所能取得的有益效果，该显示装置也能取得相同或相应的有益效果。

基于同样的发明构思，本发明的又一实施例提供了一种扫描驱动电路的驱动方法，所述扫描驱动电路包括至少一个上述任意一种的移位寄存器单元，所述驱动方法包括：

将所述第一控制信号置为有效电平，将所述第二控制信号置为栅极开启电压，使得至少一个所述移位寄存器单元均输出栅极开启电压。

应理解的是，上述任意一种移位寄存器单元在切换至全开工作模式时的工作过程均可以视作上述驱动方法的一种实现方式示例，因此上述各步骤的具体过程示例可以参见上文，在此不再赘述。

可以看出，所述移位寄存器单元中，在第一控制信号为有效电平时第一电平被锁定为无效电平，继而使得第二节点处没有扫描触发信号的有效电平的输出，此时可以通过使第二控制信号输出栅极开启电压，使得移位寄存器单元输出栅极开启电压。在第一控制信号和第二控制信号在所有单元之间共用时，可以由两个控制信号直接实现全开工作模式的切换。由于不需要对控制信号进行逻辑运算等处理，因此能实现更高的响应速度，有助于提升显示产品的性能。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种扫描驱动电路的驱动方法，其特征在于，所述扫描驱动电路包括至少一个移位寄存器单元，所述移位寄存器单元包括：

与第一节点相连的输入模块，被配置为在接收到扫描触发信号的有效电平时将所述第一节点处的电平置为有效电平；

分别连接所述第一节点和第二节点的触发模块，被配置为在所述第一节点处为有效电平且第一时钟信号为第一电平时在所述第二节点处输出所述扫描触发信号的有效电平；

与所述第一节点相连的锁定模块，被配置为在第一控制信号为有效电平时将所述第一节点处的电平锁定为无效电平；以及，

与所述第二节点相连的输出模块，被配置为在所述第二节点处为所述扫描触发信号的时段内输出栅极开启电压，在除此以外的时段内输出与第二控制信号相同的电压；

所述驱动方法包括：

将所述第一控制信号置为有效电平，将所述第二控制信号置为栅极开启电压，使得至少一个所述移位寄存器单元均输出栅极开启电压。

2.根据权利要求1所述的方法，其特征在于，所述输出模块具有至少两个扫描输出端和至少两个输出单元，

所述至少两个输出单元均与所述第二节点相连，每个所述输出单元各自连接一个所述扫描输出端和一个第二时钟信号，

所述输出单元被配置为在所述第二节点处为所述扫描触发信号的有效电平的时段内在所连接的扫描输出端处输出与所连接的第二时钟信号相同的电平，在除此以外的时段内在所连接的扫描输出端处输出与第二控制信号相同的电压；

其中，所述第二时钟信号的占空比小于所述第一时钟信号的占空比。

3.根据权利要求2所述的方法，其特征在于，所述输出单元包括第一三态门和第二三态门，

所述第一三态门的输入端连接所对应的第二时钟信号，输出端连接所对应的扫描输出端，控制端连接所述第二节点，

所述第二三态门的输入端连接所述第二控制信号，输出端连接所对应的扫描输出端，控制端连接所述第二节点。

4.根据权利要求1所述的方法，其特征在于，所述锁定模块包括第一晶体管，

所述第一晶体管的栅极连接所述第一控制信号，源极和漏极中的一个连接用于提供所述第一节点的无效电平的第一电压线，另一个连接所述第一节点。

5.根据权利要求1所述的方法，其特征在于，所述输入模块包括第三三态门和第四三态门，

所述第三三态门的输入端连接正向扫描输入端，输出端连接第三节点，控制端连接扫描方向控制信号，

所述第四三态门的输入端连接反向扫描输入端，输出端连接所述第三节点，控制端连接扫描方向控制信号。

6.根据权利要求5所述的方法，其特征在于，所述输入模块还包括第一非门，

所述第一非门的输入端连接所述第三节点，输出端连接所述第一节点，使能端连接所述第一时钟信号；

其中，所述第一时钟信号的第一电平是使所述第一非门处于非工作状态的电平。

7.根据权利要求1所述的方法，其特征在于，所述触发模块包括第二非门、第三非门、与非门和第四非门，

所述第二非门的输入端连接所述与非门的第一输入端，输出端连接所述第一节点，使能端连接所述第一时钟信号，

所述第三非门的输入端连接所述第一节点，输出端连接所述与非门的第一输入端，

所述与非门的第二输入端连接所述第一时钟信号，输出端连接所述第四非门的输入端，

所述第四非门的输出端连接所述第二节点；

其中，所述第一时钟信号的第一电平为逻辑高电平，所述第一时钟信号的第一电平是使所述第二非门处于工作状态的电平。

Images