CN107799070A - 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法 - Google Patents

Abstract

本发明提供一种移位寄存器、栅极驱动电路、显示装置及栅极驱动方法，所述移位寄存器包括栅极驱动信号生成单元、多个第一信号输出控制模块、多个第二信号输出控制模块和多个信号输出端，第一信号输出控制模块的数量、第二信号输出控制模块的数量和信号输出端的数量相同，且一一对应。由于所述移位寄存器的一个信号输出端可以驱动一根栅线，且所述移位寄存器具有多个信号输出端，因此，一个移位寄存器可以驱动多根栅线，从而在栅极驱动电路设计过程中，可以减少移位寄存器的数量，相应可以减少栅极驱动电路所占用的空间，进而使显示面板实现窄边框设计。

Description

移位寄存器、栅极驱动电路、显示装置及栅极驱动方法

技术领域

本发明属于显示技术领域，具体涉及一种移位寄存器、栅极驱动电路、显示装置及栅极驱动方法。

背景技术

OLED(Organic Light-Emitting Diode，有机发光二级管显示装置)实现一帧画面显示的基本原理是通过各栅线(gate)从上到下依次驱动每一行的各像素单元的薄膜晶体管打开，再利用数据线(source)从左到右向每一列的各像素单元内的像素电极施压一定的电压。目前制造这样一种结构的显示器件通常是栅极驱动电路和源极驱动电路通过COF(Chip On Film，覆晶薄膜)或COG(Chip On Glass，芯片直接固定在玻璃上)工艺制作在玻璃面板上的，但是当分辨率较高时，栅极驱动电路和源极驱动电路的输出均较多，驱动电路的长度也将增大，这将不利于模组驱动电路的压焊(Bonding)工艺。

为了克服以上问题，现有显示器件的制造采用GOA(Gate Drive On Array)电路的设计，GOA电路包括多个移位寄存器，移位寄存器的数量与栅线的数量相对应，各移位寄存器依次向各栅线施加栅线驱动信号。相比现有的COF或COG工艺，其不仅节约了成本，而且可以做到面板两边对称的美观设计，同时也可省去栅极驱动电路的Bonding区域以及外围布线空间，从而实现了显示装置窄边框的设计，提高了显示装置的产能和良率。但是，现有的GOA电路的设计也存在着一定的问题，由于移位寄存器包括多个薄膜晶体管(TFT)，较多的薄膜晶体管导致移位寄存器占用的空间较大，相应导致GOA电路所占用空间的空间较大，从而无法使显示装置实现窄边框。

发明内容

本发明针对现有技术中存在的上述不足，提供一种移位寄存器、栅极驱动电路、显示装置及栅极驱动方法，用以至少部分解决现有栅极驱动电路占用空间较大的问题。

为实现上述目的，本发明提供一种移位寄存器，包括用于输出栅极驱动信号的栅极驱动信号生成单元，所述移位寄存器还包括多个第一信号输出控制模块、多个第二信号输出控制模块和多个信号输出端，所述第一信号输出控制模块的数量、所述第二信号输出控制模块的数量和所述信号输出端的数量相同，且一一对应；

各所述第一信号输出控制模块均与所述栅极驱动信号生成单元、对应的所述信号输出端和对应的第一控制信号输入端连接，各所述信号输出位模块均与对应的所述第一信号输出控制模块、对应的所述信号输出端、对应的第二控制信号输入端和第一信号输入端连接；

所述第一信号输出控制模块，用于在对应的所述第一控制信号输入端所输入的控制信号的控制下，将所述栅极驱动信号生成单元所输出的栅极驱动信号通过对应的所述信号输出端输出；

所述第二信号输出控制模块，用于在对应的所述第二控制信号输入端所输入的控制信号的控制下，当所述信号输出端未输出所述栅极驱动信号时将所述第一信号输入端所输入的输入信号通过所述信号输出端输出。

优选的，所述第一信号输出控制模块包括第一晶体管，所述第一晶体管的第一极与所述栅极驱动信号生成单元连接，第二极与对应的所述信号输出端和对应的所述第二信号输出控制模块连接，控制极与对应的所述第一控制信号输入端连接。

优选的，所述第二信号输出控制模块包括第二晶体管，所述第二晶体管的第一极与所述第一信号输入端连接，第二级与对应的所述第一信号输出控制模块和对应的所述信号输出端连接，控制极与对应的所述第二控制信号输入端连接。

优选的，所述栅极驱动信号生成单元包括：第一输入模块、第二输入模块、控制模块、第一输出模块和第二输出模块；

所述第一输入模块与第二信号输入端、第一时钟信号输入端和第一节点连接，用于根据所述第二信号输入端所输入的输入信号和所述第一时钟信号输入端所输入的第一时钟信号控制所述第一节点的电位，所述第一节点为所述第一输入模块和所述第一输出模块的连接点；

所述第一输出模块与所述第一节点、第二时钟信号输入端和各所述第一信号输出控制模块连接，用于根据所述第一节点的电位和所述第二时钟信号输入端所输入的第二时钟信号控制向各所述第一信号输出控制模块输入第一栅极驱动信号；

所述第二输入模块与第三信号输入端、第二节点和所述第一时钟信号输入端连接，用于根据所述第一时钟信号输入端所输入的第一时钟信号控制所述第二节点的电位，所述第二节点为所述第二输入模块和所述第二输出模块的连接点；

所述第二输出模块与所述第二节点、所述第一信号输入端和各所述第一信号输出控制模块连接，用于根据所述第二节点的电位控制向各所述第一信号输出控制模块输入第二栅极驱动信号；

所述控制模块与所述第一节点、所述第二节点和所述第一时钟信号输入端连接，用于根据所述第一节点的电位和所述第一时钟信号输入端所输入的第一时钟信号控制所述第二节点的电位。

优选的，所述第一输入模块包括第三晶体管，所述第三晶体管的第一极与所述第二信号输入端连接，第二极与所述第一节点连接，控制极与所述第一时钟信号输入端连接；

所述第一输出模块包括第四晶体管和第一电容，所述第四晶体管的第一极与所述第二时钟信号输入端连接，第二极与所述第一电容的第二端和各所述第一信号输出控制模块连接，控制极与所述第一节点和所述第一电容的第一端连接；

所述第二输入模块包括第五晶体管，所述第五晶体管的第一极与所述第三信号输入端连接，第二极与所述第二节点连接，控制极与所述第一时钟信号输入端连接；

所述第二输出模块包括第六晶体管和第二电容，所述第六晶体管的第一极与所述第一信号输入端和所述第二电容的第二端连接，第二极与各所述第一信号输出控制模块连接，控制极与所述第二节点和所述第二电容的第一端连接；

所述控制模块包括第七晶体管，所述第七晶体管的第一极与所述第一时钟信号输入端连接，第二极与所述第二节点连接，控制极与所述第一节点连接。

优选的，所述移位寄存器包括两个所述第一信号输出控制模块、两个所述第二信号输出控制模块和两个所述信号输出端。

本发明还提供一种栅极驱动电路，所述栅极驱动电路包括多个如上述所述的移位寄存器，每一级所述移位寄存器的每个信号输出端所输出的信号用于驱动一根栅线。

优选的，每一级所述移位寄存器的栅极驱动信号生成单元所输出的栅极驱动信号作为该移位寄存器的下一级移位寄存器的第二信号输入端的输入信号；所述每一级所述移位寄存器的栅极驱动信号生成单元所输出的栅极驱动信号包括第一栅极驱动信号和第二栅极驱动信号。

本发明还提供一种显示装置，所述显示装置包括如上述所述的栅极驱动电路。

本发明还提供一种栅极驱动方法，应用于如上述所述的栅极驱动电路，所述方法包括：

栅极驱动电路包括的多个级联的移位寄存器分别通过各自的栅极驱动信号生成单元输出栅极驱动信号；

当显示装置显示一幅显示画面时，每一个所述移位寄存器中的多个信号输出端通过与各自连接的第一信号输出控制模块分时输出所述栅极驱动信号，并当所述信号输出端未输出所述栅极驱动信号时，所述信号输出端通过与所述信号输出端连接的第二信号输出控制模块输出第一信号输入端所输入的输入信号。

本发明具有以下有益效果：

本发明提供一种移位寄存器、栅极驱动电路、显示装置及栅极驱动方法，所述移位寄存器包括栅极驱动信号生成单元、多个第一信号输出控制模块、多个第二信号输出控制模块和多个信号输出端，第一信号输出控制模块的数量、第二信号输出控制模块的数量和信号输出端的数量相同，且一一对应。在移位寄存器工作过程中，第一信号输出控制模块可以在与其相连接的第一控制信号输入端的控制下，将栅极驱动信号生成单元所输出的栅极驱动信号通过对应的信号输出端输出，第二信号输出控制模块可以在与其相连接的第二控制信号输入端的控制下，当信号输出端未输出所述栅极驱动信号时将第一信号输入端所输入的输入信号输出。因此，所述移位寄存器的一个信号输出端可以驱动一根栅线，由于所述移位寄存器具有多个信号输出端，因此一个移位寄存器可以驱动多根栅线，从而在栅极驱动电路设计过程中，可以减少移位寄存器的数量，相应可以减少栅极驱动电路所占用的空间，进而有利于使显示面板实现窄边框设计。

附图说明

图1为本发明实施例1提供的移位寄存器的结构示意图；

图2为图1中第一信号输出控制模块和第二信号输出控制模块的结构示意图；

图3为本发明实施例1提供的移位寄存器的工作时序图；

图4为图1中栅极驱动信号生成单元的结构示意图；

图5为图1中栅极驱动信号生成单元的工作时序图。

图例说明：

1、栅极驱动信号生成单元 2、第一信号输出控制模块

3、第二信号输出控制模块 4、第一输入模块 5、第二输入模块

6、控制模块 7、第一输出模块 8、第二输出模块

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种移位寄存器、栅极驱动电路、显示装置及栅极驱动方法进行详细描述。

实施例1

如图1所示，本发明实施例1提供一种移位寄存器，所述移位寄存器包括栅极驱动信号生成单元1、多个第一信号输出控制模块2、多个第二信号输出控制模块3和多个信号输出端OUTPUT(N)，第一信号输出控制模块2的数量、第二信号输出控制模块3的数量和信号输出端OUTPUT(N)的数量相同，且一一对应。各第一信号输出控制模块2均与栅极驱动信号生成单元1、对应的信号输出端OUTPUT(N)和对应的第一控制信号输入端A(N)连接，各第二信号输出控制模块3均与对应的第一信号输出控制模块2、对应的信号输出端OUTPUT(N)、对应的第二控制信号输入端B(N)和第一信号输入端VH连接。栅极驱动信号生成单元1用于输出栅极驱动信号，第一信号输出控制模块2用于在对应的第一控制信号输入端A(N)所输入的控制信号的控制下，将栅极驱动信号生成单元1所输出的栅极驱动信号通过对应的信号输出端OUTPUT(N)输出。第二信号输出控制模块3用于在对应的第二控制信号输入端B(N)所输入的控制信号的控制下，当信号输出端OUTPUT(N)未输出所述栅极驱动信号时将第一信号输入端VH所输入的输入信号通过对应的信号输出端OUTPUT(N)输出。

本发明实施例1提供的移位寄存器，在所述移位寄存器工作过程中，各第一信号输出控制模块2可以在与其对应的第一控制信号输入端A(N)所输入的控制信号的控制下，将栅极驱动信号生成单元1所输出的栅极驱动信号分别通过各信号输出端OUTPUT(N)输出，各第二信号输出控制模块3可以在与其对应的第二控制信号输入端B(N)所输入的控制信号的控制下，当信号输出端OUTPUT(N)未输出所述栅极驱动信号时将第一信号输入端VH所输入的输入信号通过所述信号输出端OUTPUT(N)输出。因此，所述移位寄存器的一个信号输出端OUTPUT(N)可以驱动一根栅线，由于所述移位寄存器具有多个信号输出端OUTPUT(N)，因此一个移位寄存器可以驱动多条栅线，从而在栅极驱动电路设计过程中，可以减少移位寄存器的数量，相应可以减少栅极驱动电路所占用的空间，进而有利于使显示面板实现窄边框设计。

如图2所示，第一信号输出控制模块2可以包括第一晶体管T1，第一晶体管T1的第一极与栅极驱动信号生成单元1连接，第二极与对应的信号输出端OUTPUT(N)和对应的第二信号输出控制模块3连接，控制极与对应的第一控制信号输入端A(N)连接。

具体的，第一控制信号输入端A(N)可以控制对应的第一晶体管T1开启或关闭，相应可以控制是否将栅极驱动信号生成单元1输出的栅极驱动信号通过与所述第一晶体管T1对应的信号输出端OUTPUT(N)输出。所述第一信号输出控制模块2的结构简单，容易控制，且成本较低。

如图2所示，第二信号输出控制模块3可以包括第二晶体管T2，第二晶体管T2的第一极与第一信号输入端VH连接，第二极与对应的第一信号输出控制模块2和对应的信号输出端OUTPUT(N)连接，控制极与对应的第二控制信号输入端B(N)连接。

具体的，第二控制信号输入端B(N)可以控制对应的第二晶体管T2开启或关闭，相应可以控制是否将第一信号输入端VH所输入的输入信号通过与所述第二晶体管T2对应的信号输出端OUTPUT(N)输出。所述第二信号输出控制模块3的结构简单，容易控制，且成本较低。

在本发明实施例中，所述移位寄存器包括两个第一信号输出控制模块2、两个第二信号输出控制模块3和两个信号输出端OUTPUT(1)和OUTPUT(2)。也就是说，所述移位寄存器可以驱动两根栅线，这样，所述移位寄存器的布线和时序简单，便于对栅线进行控制。

具体的，如图2所示，所述移位寄存器包括两个第一控制信号输入端A(1)和A(2)和两个第二控制信号输入端B(1)和B(2)，第一控制信号输入端A(1)和A(2)分别控制两个第一晶体管T1开启或关闭，相应控制栅极驱动信号生成单元1输出的栅极驱动信号通过信号输出端OUTPUT(1)和/或OUTPUT(2)输出。第二控制信号输入端B(1)和B(2)分别控制两个第一晶体管T2开启或关闭，相应控制第一信号输入端VH所输入的输入信号通过信号输出端OUTPUT(1)或OUTPUT(2)输出。

本发明实施例是以所述移位寄存器包括两个第一信号输出控制模块2、两个第二信号输出控制模块3和两个信号输出端为例进行说明。当然，所述移位寄存器包括三个、四个或更多个第一信号输出控制模块2、第二信号输出控制模块3和信号输出端也是可行的。

需要说明的是，本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以晶体管为P型晶体管为例进行说明的，当栅极输入高电平时，源漏极截止，当栅极输入低电平时，源漏极导通。当然，晶体管为N型晶体管也是可行的，相应当栅极输入高电平时，N型晶体管的源漏极导通，当栅极输入低电平时，N型晶体管的源漏极截止。

为便于本领域技术人员理解所述移位寄存器驱动两根栅线的驱动原理，以下结合图2和图3对移位寄存器的工作过程进行详细描述。

结合图2和图3所示，在显示装置显示一帧显示画面的工作过程中，所述移位寄存器在t1时段，栅极驱动信号生成单元1的输出端OUTPUT所输出的栅极驱动信号为高电平信号，此时，第一控制信号输入端A(1)和A(2)均输入低电平信号，第二控制信号输入端B(1)和B(2)输入高电平信号，相应两个第一晶体管T1均开启，两个第二晶体管T2均关闭，这样，栅极驱动信号生成单元1的输出端OUTPUT所输出的高电平信号可以通过信号输出端OUTPUT(1)和OUTPUT(2)输出，相应与信号输出端OUTPUT(1)和OUTPUT(2)对应的两根栅线可以驱动与其对应的薄膜晶体管关闭。

所述移位寄存器在t2时段，栅极驱动信号生成单元1的输出端OUTPUT所输出的栅极驱动信号为低电平信号，此时，第一控制信号输入端A(1)输入低电平信号，第二控制信号输入端B(1)输入高电平信号，第一控制信号输入端A(2)输入高电平信号，第二控制信号输入端B(2)输入低电平信号，相应与信号输出端OUTPUT(1)对应的第一晶体管T1开启、第二晶体管T2关闭，与信号输出端OUTPUT(2)对应的第一晶体管T1关闭、第二晶体管T2开启(即信号输出端OUTPUT(2)停止输出所述栅极驱动信号)，这样，栅极驱动信号生成单元1的输出端OUTPUT所输出的低电平信号可以通过信号输出端OUTPUT(1)输出，第一信号输入端VH输入的输入信号(即高电平信号)可以通过信号输出端OUTPUT(2)输出，相应与信号输出端OUTPUT(1)对应的栅线可以驱动与其对应的薄膜晶体管开启，与信号输出端OUTPUT(2)对应的栅线继续控制与其对应的薄膜晶体管关闭。

所述移位寄存器在t3时段，栅极驱动信号生成单元1的输出端OUTPUT所输出的栅极驱动信号为低电平信号，此时，第一控制信号输入端A(1)输入高电平信号，第二控制信号输入端B(1)输入低电平信号，第一控制信号输入端A(2)输入低电平信号，第二控制信号输入端B(2)输入高电平信号，相应与信号输出端OUTPUT(1)对应的第一晶体管T1关闭、第二晶体管T2开启(即信号输出端OUTPUT(1)停止输出所述栅极驱动信号)，与信号输出端OUTPUT(2)对应的第一晶体管T1开启、第二晶体管T2关闭，这样，栅极驱动信号生成单元1的输出端OUTPUT所输出的低电平信号可以通过信号输出端OUTPUT(2)输出，第一信号输入端VH输入的输入信号(即高电平信号)可以通过信号输出端OUTPUT(1)输出，相应与信号输出端OUTPUT(1)对应的栅线可以控制与其对应的薄膜晶体管关闭，与信号输出端OUTPUT(2)对应的栅线可以驱动与其对应的薄膜晶体管开启。

所述移位寄存器在t4时段，栅极驱动信号生成单元1的输出端OUTPUT所输出的栅极驱动信号为高电平信号，此时，第一控制信号输入端A(1)和A(2)均输入低电平信号，第二控制信号输入端B(1)和B(2)输入高电平信号，相应两个第一晶体管T1均开启，两个第二晶体管T2均关闭，这样，栅极驱动信号生成单元1的输出端OUTPUT所输出的高电平信号可以通过信号输出端OUTPUT(1)和OUTPUT(2)输出，相应与信号输出端OUTPUT(1)和OUTPUT(2)对应的栅线控制与其对应的薄膜晶体管关闭。当显示装置显示下一帧显示画面时，所述移位寄存器重复进行t1至t4时段的工作过程，以实现对两根栅线的驱动。

第一控制信号输入端A(1)和第二控制信号输入和B(2)可以合并为一个控制信号输入端，相应所述控制信号输入端可以在t1时段输入高电平信号，在t2时段输入低电平信号，在t3时段输入高电平信号，在t4时段输入低电平信号。需要说明的是，由于在t1和t4时段栅极驱动信号生成单元1的输出端OUTPUT所输出的输出信号和第一信号输入端VH所输入的输入信号均为高电平信号，因此，所述控制信号输入端在t1时段输入低电平信号，在t4时段输入高电平信号也是可行的。这样，可以简化所述移位寄存器的结构，便于对栅线进行控制。

第一控制信号输入端A(2)和第二控制信号输入和B(1)也可以合并为一个控制信号输入端，相应所述控制信号输入端可以在t1时段输入低电平信号，在t2时段输入高电平信号，在t3时段输入低电平信号，在t4时段输入高电平信号。需要说明的是，由于在t1和t4时段栅极驱动信号生成单元1的输出端OUTPUT所输出的输出信号和第一信号输入端VH所输入的输入信号均为高电平信号，因此，所述控制信号输入端在t1时段输入高电平信号，在t4时段输入低电平信号也是可行的。这样，可以更佳简化所述移位寄存器的结构，更佳便于对栅线进行控制。

以下结合图4对栅极驱动信号生成单元1的具体结构进行详细描述。

如图4所示，栅极驱动信号生成单元1可以包括：第一输入模块4、第二输入模块5、控制模块6、第一输出模块7和第二输出模块8，第一输入模块4与第二信号输入端STV、第一时钟信号输入端CK1和第一节点A连接，用于根据第二信号输入端STV所输入的输入信号和第一时钟信号输入端CK1所输入的第一时钟信号控制第一节点A的电位，第一节点A为第一输入模块4和第一输出模块7的连接点。第一输出模块7与第一节点A、第二时钟信号输入端CK2和各第一信号输出控制模块2连接，用于根据第一节点A的电位和第二时钟信号CK2输入端所输入的第二时钟信号控制向各第一信号输出控制模块2输入第一栅极驱动信号。第二输入模块5与第三信号输入端VL、第二节点B和第一时钟信号输入端CK1连接，用于根据第一时钟信号输入端CK1所输入的第一时钟信号控制第二节点B的电位，第二节点B为第二输入模块5和第二输出模块8的连接点。第二输出模块8与第二节点B、第一信号输入端VH和各第一信号输出控制模块2连接，用于根据第二节点B的电位控制向各第一信号输出控制模块2输入第二栅极驱动信号。控制模块6与第一节点A、第二节点B和第一时钟信号输入端CK1连接，用于根据第一节点A的电位和第一时钟信号输入端CK1所输入的第一时钟信号控制第二节点B的电位。上述栅极驱动信号生成单元1的结构和时序简单，便于输出栅极驱动信号。

优选的，第一输入模块4包括一个第三晶体管T3，第一输出模块7包括一个第四晶体管T4和一个第一电容C1，第二输入模块5包括一个第五晶体管T5，第二输出模块8包括一个第六晶体管T6和一个第二电容C2，控制模块6包括一个第七晶体管T7。这样，第一输入模块4、第一输出模块7、第二输入模块5、第二输出模块8和控制模块6的结构简单，容易控制，且成本较低。

具体的，第三晶体管T3的第一极与第二信号输入端STV连接，第二极与第一节点A连接，控制极与第一时钟信号输入端CK1连接。第四晶体管T4的第一极与第二时钟信号输入端CK2连接，第二极与第一电容C1的第二端和各第一信号输出控制模块2连接，控制极与第一节点A和第一电容C1的第一端连接。第五晶体管T5的第一极与第三信号输入端VL连接，第二极与第二节点B连接，控制极与第一时钟信号输入端CK1连接。第六晶体管T6的第一极与第一信号输入端VH和第二电容C2的第二端连接，第二极与各第一信号输出控制模块2连接，控制极与第二节点B和第二电容C2的第一端连接。第七晶体管T7的第一极与第一时钟信号输入端CK1连接，第二极与第二节点B连接，控制极与第一节点A连接。

为便于本领域技术人员理解栅极驱动信号生成单元1的工作原理，以下结合图4和图5对栅极驱动信号生成单元1的工作过程进行详细描述。

结合图4和图5所示，在显示装置显示一帧显示画面的工作过程中，所述栅极驱动信号生成单元1在t1时段，第二信号输入端STV输入低电平信号，此时，第一时钟信号输入端CK1输入低电平信号，相应第三晶体管T3和第五晶体管T5开启，这样，第二信号输入端STV所输入低电平信号可以通过第三晶体管T3向第一节点A充电，第三信号输入端VL所输入的低电平信号可以通过第五晶体管T5输入至第六晶体管T6的控制极，使第六晶体管T6开启，相应第一信号输入端VH所输入的高电平信号(即第二栅极驱动信号)可以通过第六晶体管T6输入至各第一信号输出控制模块2，即栅极驱动信号生成单元1的输出端OUTPUT输出高电平信号。

所述栅极驱动信号生成单元1在t2时段，第二信号输入端STV输入低电平信号，此时，第一时钟信号输入端CK1输入高电平信号，第二时钟信号输入端CK2输入低电平信号，相应第三晶体管T3和第五晶体管T5关闭，由于第一节点A在t1时段被充电，因此第一节点A处于低电平，这样，第四晶体管T4和第七晶体管T7开启，相应第一时钟信号输入端CK1所输入的高电平信号可以通过第七晶体管T7输入至第六晶体管T6的控制极，使第六晶体管T6关闭，相应第一信号输入端VH所输入的高电平信号停止向各第一信号输出控制模块2输入，同时，由于第四晶体管T4，相应第二时钟信号输入端CK2所输入的低电平信号(即第一栅极驱动信号)可以通过第四晶体管T4输入至各第一信号输出控制模块2，即栅极驱动信号生成单元1的输出端OUTPUT输出低电平信号。

所述栅极驱动信号生成单元1在t3时段，第二信号输入端STV输入高电平信号，此时，第一时钟信号输入端CK1继续输入高电平信号，第二时钟信号输入端CK2继续输入低电平信号，相应第一信号输入端VH所输入的高电平信号停止输入至各第一信号输出控制模块2，且第二时钟信号输入端CK2所输入的低电平信号(即第一栅极驱动信号)保持通过第四晶体管T4输入至各第一信号输出控制模块2，即栅极驱动信号生成单元1的输出端OUTPUT输出低电平信号。

所述栅极驱动信号生成单元1在t4时段，第二信号输入端STV输入高电平信号，此时，第一时钟信号输入端CK1输入低电平信号，相应第三晶体管T3和第五晶体管T5开启，这样，第二信号输入端STV所输入的高电平信号可以通过第三晶体管T3输入至第四晶体管T4的控制极，使第四晶体管T4关闭，相应第二时钟信号输入端CK2所输入的输入信号停止输入至各第一信号输出控制模块2，同时，由于第五晶体管T5开启，相应第三信号输入端VL所输入的低电平信号可以通过第五晶体管T5向第二节点B充电，并输入至第六晶体管T6的控制极，使第六晶体管T6开启，相应第一信号输入端VH所输入的高电平信号(即第二栅极驱动信号)输入至各第一信号输出控制模块2，即栅极驱动信号生成单元1的输出端OUTPUT输出高电平信号。

所述栅极驱动信号生成单元1在t4之后时段，第二信号输入端STV持续输入高电平信号，当第一时钟信号输入端CK1输入高电平信号时，第五晶体管T5关闭，相应第三信号输入端VL所输入的低电平信号停止通过第五晶体管T5输入至第六晶体管T6的控制极，此时，由于第二节点B在t4时段被充电，因此第二节点B处于低电平，这样，可以保持第六晶体管T6开启，相应保持第一信号输入端VH所输入的高电平信号(即第二栅极驱动信号)持续输入至各第一信号输出控制模块2。

当显示装置显示下一帧显示画面时，第二信号输入端STV输入低电平信号，相应栅极驱动信号生成单元1重复进行t1-t4时段的工作过程，以输出栅极驱动信号(即第一栅极驱动信号和第二栅极驱动信号)。

实施例2

本发明实施例2提供一种栅极驱动电路，所述栅极驱动电路包括多个上述所述的移位寄存器，每一级移位寄存器的每个信号输出端所输出的信号用于驱动一根栅线；每一级移位寄存器的栅极驱动信号生成单元1所输出的栅极驱动信号作为该移位寄存器的下一级移位寄存器的第二信号输入端STV的输入信号，其中，每一级移位寄存器的栅极驱动信号生成单元1所输出的栅极驱动信号包括第一栅极驱动信号(即低电平信号)和第二栅极驱动信号(即高电平信号)。本实施例中的栅极驱动电路的结构简单，易于实现，而且，一个移位寄存器能够驱动多根栅线，相应在栅极驱动电路设计过程中可以减少移位寄存器的数量，从而可以减少所述栅极驱动电路所占用的空间，相应可以使显示装置实现超窄边框的设计。

实施例3

本发明实施例3提供一种显示装置，所述显示装置包括上述所述的栅极驱动电路。所述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于本实施例的显示装置包括上述所述的栅极驱动电路，上述所述的栅级驱动电路所占用的空间较小，因此，所述显示装置可以实现超窄边框的设计。

实施例4

本发明实施例4提供一种栅极驱动方法，所述方法包括：

栅极驱动电路包括的多个级联的移位寄存器分别通过各自的栅极驱动信号生成单元1输出栅极驱动信号；当显示装置显示一幅显示画面时，每一个移位寄存器中的多个信号输出端通过与各自连接的第一信号输出控制模块2分时输出所述栅极驱动信号，并当所述信号输出端未输出所述栅极驱动信号时，所述信号输出端通过与所述信号输出端连接的第二信号输出控制模块3输出第一信号输入端VH所输入的输入信号。所述栅极驱动方法能够实现一个移位寄存器驱动多根栅线，相应在栅极驱动电路设计过程中可以减少移位寄存器的数量，从而可以减少所述栅极驱动电路所占用的空间，相应可以使显示装置实现超窄边框的设计。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种移位寄存器，包括用于输出栅极驱动信号的栅极驱动信号生成单元，其特征在于，所述移位寄存器还包括多个第一信号输出控制模块、多个第二信号输出控制模块和多个信号输出端，所述第一信号输出控制模块的数量、所述第二信号输出控制模块的数量和所述信号输出端的数量相同，且一一对应；

各所述第一信号输出控制模块均与所述栅极驱动信号生成单元、对应的所述信号输出端和对应的第一控制信号输入端连接，各所述第二信号输出控制模块均与对应的所述第一信号输出控制模块、对应的所述信号输出端、对应的第二控制信号输入端和第一信号输入端连接；

所述第一信号输出控制模块，用于在对应的所述第一控制信号输入端所输入的控制信号的控制下，将所述栅极驱动信号生成单元所输出的栅极驱动信号通过对应的所述信号输出端输出；

所述第二信号输出控制模块，用于在对应的所述第二控制信号输入端所输入的控制信号的控制下，当所述信号输出端未输出所述栅极驱动信号时将所述第一信号输入端所输入的输入信号通过所述信号输出端输出。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第一信号输出控制模块包括第一晶体管，所述第一晶体管的第一极与所述栅极驱动信号生成单元连接，第二极与对应的所述信号输出端和对应的所述第二信号输出控制模块连接，控制极与对应的所述第一控制信号输入端连接。

3.根据权利要求1所述的移位寄存器，其特征在于，所述第二信号输出控制模块包括第二晶体管，所述第二晶体管的第一极与所述第一信号输入端连接，第二级与对应的所述第一信号输出控制模块和对应的所述信号输出端连接，控制极与对应的所述第二控制信号输入端连接。

4.根据权利要求1-3任一项所述的移位寄存器，其特征在于，所述栅极驱动信号生成单元包括：第一输入模块、第二输入模块、控制模块、第一输出模块和第二输出模块；

所述第一输入模块与第二信号输入端、第一时钟信号输入端和第一节点连接，用于根据所述第二信号输入端所输入的输入信号和所述第一时钟信号输入端所输入的第一时钟信号控制所述第一节点的电位，所述第一节点为所述第一输入模块和所述第一输出模块的连接点；

所述第一输出模块与所述第一节点、第二时钟信号输入端和各所述第一信号输出控制模块连接，用于根据所述第一节点的电位和所述第二时钟信号输入端所输入的第二时钟信号控制向各所述第一信号输出控制模块输入第一栅极驱动信号；

所述第二输入模块与第三信号输入端、第二节点和所述第一时钟信号输入端连接，用于根据所述第一时钟信号输入端所输入的第一时钟信号控制所述第二节点的电位，所述第二节点为所述第二输入模块和所述第二输出模块的连接点；

所述第二输出模块与所述第二节点、所述第一信号输入端和各所述第一信号输出控制模块连接，用于根据所述第二节点的电位控制向各所述第一信号输出控制模块输入第二栅极驱动信号；

所述控制模块与所述第一节点、所述第二节点和所述第一时钟信号输入端连接，用于根据所述第一节点的电位和所述第一时钟信号输入端所输入的第一时钟信号控制所述第二节点的电位。

5.根据权利要求4所述的移位寄存器，其特征在于，所述第一输入模块包括第三晶体管，所述第三晶体管的第一极与所述第二信号输入端连接，第二极与所述第一节点连接，控制极与所述第一时钟信号输入端连接；

所述第一输出模块包括第四晶体管和第一电容，所述第四晶体管的第一极与所述第二时钟信号输入端连接，第二极与所述第一电容的第二端和各所述第一信号输出控制模块连接，控制极与所述第一节点和所述第一电容的第一端连接；

所述第二输入模块包括第五晶体管，所述第五晶体管的第一极与所述第三信号输入端连接，第二极与所述第二节点连接，控制极与所述第一时钟信号输入端连接；

所述第二输出模块包括第六晶体管和第二电容，所述第六晶体管的第一极与所述第一信号输入端和所述第二电容的第二端连接，第二极与各所述第一信号输出控制模块连接，控制极与所述第二节点和所述第二电容的第一端连接；

所述控制模块包括第七晶体管，所述第七晶体管的第一极与所述第一时钟信号输入端连接，第二极与所述第二节点连接，控制极与所述第一节点连接。

6.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器包括两个所述第一信号输出控制模块、两个所述第二信号输出控制模块和两个所述信号输出端。

7.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个如权利要求1-6任一项所述的移位寄存器，每一级所述移位寄存器的每个信号输出端所输出的信号用于驱动一根栅线。

8.根据权利要求7所述的栅极驱动电路，其特征在于，每一级所述移位寄存器的栅极驱动信号生成单元所输出的栅极驱动信号作为该移位寄存器的下一级移位寄存器的第二信号输入端的输入信号；所述每一级所述移位寄存器的栅极驱动信号生成单元所输出的栅极驱动信号包括第一栅极驱动信号和第二栅极驱动信号。

9.一种显示装置，其特征在于，所述显示装置包括权利要求7或8所述的栅极驱动电路。

10.一种栅极驱动方法，应用于权利要求7或8所述的栅极驱动电路，其特征在于，所述方法包括：

栅极驱动电路包括的多个级联的移位寄存器分别通过各自的栅极驱动信号生成单元输出栅极驱动信号；

当显示装置显示一幅显示画面时，每一个所述移位寄存器中的多个信号输出端通过与各自连接的第一信号输出控制模块分时输出所述栅极驱动信号，并当所述信号输出端未输出所述栅极驱动信号时，所述信号输出端通过与所述信号输出端连接的第二信号输出控制模块输出第一信号输入端所输入的输入信号。