CN105513531B - 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 - Google Patents

移位寄存器单元、驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN105513531B
CN105513531B CN201610119070.8A CN201610119070A CN105513531B CN 105513531 B CN105513531 B CN 105513531B CN 201610119070 A CN201610119070 A CN 201610119070A CN 105513531 B CN105513531 B CN 105513531B
Authority
CN
China
Prior art keywords
transistor
clock signal
node
current potential
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610119070.8A
Other languages
English (en)
Other versions
CN105513531A (zh
Inventor
王博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610119070.8A priority Critical patent/CN105513531B/zh
Publication of CN105513531A publication Critical patent/CN105513531A/zh
Priority to PCT/CN2016/082968 priority patent/WO2017148018A1/zh
Priority to US15/539,124 priority patent/US10074315B2/en
Application granted granted Critical
Publication of CN105513531B publication Critical patent/CN105513531B/zh
Priority to US16/052,570 priority patent/US10438541B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明公开了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，属于显示技术领域。该移位寄存器单元包括：控制模块、第一输出模块和第二输出模块，该第一输出模块分别与第一信号端、第一节点和输出端连接；该第二输出模块分别与该输出端、第二节点、第一时钟信号端和第二信号端连接；该控制模块分别与该第一节点、该第二节点、该第一信号端、该第二信号端、第一时钟信号端、第二时钟信号端和输入端连接，用于控制该第一节点和该第二节点的电位。本发明公开的移位寄存单元解决了相关技术中移位寄存器单元电路结构复杂，控制过程较为繁琐的问题，达到了简化移位寄存器单元电路结构和控制过程的目的。本发明用于显示图像。

Description

移位寄存器单元、驱动方法、栅极驱动电路及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
背景技术
显示装置在显示图像时，需要利用移位寄存器对像素单元进行扫描，移位寄存器包括多个移位寄存单元，每个移位寄存单元对应一行像素单元，由多个移位寄存器单元实现对显示装置的像素单元的逐行扫描驱动，以显示图像。
但随着像素数目的提高，移位寄存器(栅极开关电路)在一帧时间内所需扫描的行数增加，这就要求移位寄存器单元的版图面积要更小，电路结构需要更简单。相关技术中有一种移位寄存器单元，它通常通过多个晶体管和电容器来控制电路输出信号的电位的高低。
但是，相关技术中每个移位寄存器单元的电路结构较为复杂，控制过程较为繁琐。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。所述技术方案如下：
第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：
控制模块、第一输出模块和第二输出模块，
所述第一输出模块分别与第一信号端、第一节点和输出端连接，用于在所述第一节点的控制下，向所述输出端输出来自所述第一信号端的第一控制信号；
所述第二输出模块分别与所述输出端、第二节点、第一时钟信号端和第二信号端连接，用于在所述第二节点和来自所述第一时钟信号端的第一时钟信号的控制下，向所述输出端输出来自所述第二信号端的第二控制信号；
所述控制模块分别与所述第一节点、所述第二节点、所述第一信号端、所述第二信号端、第一时钟信号端、第二时钟信号端和输入端连接，用于在来自所述第一信号端的所述第一控制信号、来自所述第二信号端的所述第二控制信号、来自所述第一时钟信号端的第一时钟信号、来自所述第二时钟信号端的第二时钟信号和来自所述输入端的输入信号的控制下，控制所述第一节点和所述第二节点的电位。
可选的，所述控制模块，包括：下拉子模块、第一上拉子模块、控制子模块和第二上拉子模块；
所述下拉子模块分别与所述第二信号端、所述第一时钟信号端、第三节点和第四节点连接，用于在所述第三节点和来自所述第一时钟信号端的所述第一时钟信号的控制下，向所述第四节点输出所述第二信号端的所述第二控制信号；
所述第一上拉子模块分别与所述输入端、所述第一时钟信号端、所述第三节点和所述第四节点连接，用于在来自所述输入端的所述输入信号和来自所述第一时钟信号端的所述第一时钟信号的控制下，分别向所述第三节点和所述第四节点输出所述第一时钟信号；
所述控制子模块分别与所述第二时钟信号端、所述输入端、所述第四节点、所述第一节点和所述第二节点连接，用于在来自所述第二时钟信号端的所述第二时钟信号的控制下，向所述第一节点输出来自所述输入端的所述输入信号，并向所述第二节点输出所述第四节点的电位；
所述第二上拉子模块分别与所述第一信号端、所述第一节点和所述第二节点连接，用于在所述第一节点的控制下，向所述第二节点输出来自所述第一信号端的所述第一控制信号。
可选的，所述下拉子模块包括：第一晶体管、第二晶体管和第一电容器；
所述第一晶体管的第一极与所述第二信号端连接，所述第一晶体管的第二极与所述第三节点连接，所述第一晶体管的第三极与所述第一时钟信号端连接；
所述第二晶体管的第一极与所述第二信号端连接，所述第二晶体管的第二极与所述第四节点连接，所述第二晶体管的第三极与所述第三节点连接；
所述第一电容器的第一极与所述第三节点连接，所述第一电容器的第二极与所述第二信号端连接。
可选的，所述第一上拉子模块包括：第三晶体管、第四晶体管、第二电容器和第五晶体管；
所述第三晶体管的第一极与所述输入端连接，所述第三晶体管的第二极与第五节点连接，所述第三晶体管的第三极与所述第一时钟信号端连接；
所述第四晶体管的第一极与所述第一时钟信号端连接，所述第四晶体管的第二极与所述第三节点连接，所述第四晶体管的第三极与所述第五节点连接；
所述第二电容器的第一极与所述第五节点连接，所述第二电容器的第二极与所述第四节点连接；
所述第五晶体管的第一极与所述第一时钟信号端连接，所述第五晶体管的第二极与所述第四节点连接，所述第五晶体管的第三极与所述第五节点连接。
可选的，所述控制子模块包括：第六晶体管和第七晶体管；
所述第六晶体管的第一极与所述输入端连接，所述第六晶体管的第二极与所述第一节点连接，所述第六晶体管的第三极与所述第二时钟信号端连接；
所述第七晶体管的第一极与所述第四节点连接，所述第七晶体管的第二极与所述第二节点连接，所述第七晶体管的第三极与所述第二时钟信号端连接。
可选的，所述第二上拉子模块包括：第八晶体管；
所述第八晶体管的第一极与所述第一信号端连接，所述第八晶体管的第二极与所述第二节点连接，所述第八晶体管的第三极与所述第一节点连接。
可选的，所述第一输出模块包括：第九晶体管和第三电容器；
所述第九晶体管的第一极与所述第一信号端连接，所述第九晶体管的第二极与所述输出端连接，所述第九晶体管的第三极与所述第一节点连接；
所述第三电容器的第一极与所述第九晶体管的第一极连接，所述第三电容器的第二极与所述第九晶体管的第三极连接。
可选的，所述第二输出模块包括：第十晶体管和第四电容器；
所述第十晶体管的第一极与所述第二信号端连接，所述第十晶体管的第二极与所述输出端连接，所述第十晶体管的第三极与所述第二节点连接；
所述第四电容器的第一极与所述第十晶体管的第三极连接，所述第四电容器的第二极与所述第一时钟信号端连接。
可选的，所述晶体管均为P型晶体管。
第二方面，提供了一种移位寄存器单元驱动方法，用于驱动第一方面所述的移位寄存器单元，所述移位寄存器单元包括：控制模块、第一输出模块和第二输出模块，所述方法包括：
第一阶段：输入端输入的输入信号为第二电位，第一时钟信号端输入的第一时钟信号为第二电位，第二时钟信号端输入的第二时钟信号为第一电位，第二节点保持第二电位，在所述第二节点的控制下，所述第二输出模块向输出端输出来自第二信号端的第二控制信号，所述第二控制信号的电位为第二电位；
第二阶段：所述输入端输入的输入信号为第二电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，控制所述控制模块向第一节点输出来自所述输入端的所述输入信号，在所述第一节点的控制下，所述第一输出模块向输出端输出所述第一控制信号，所述第一控制信号的电位为第一电位；
第三阶段：所述输入端输入的输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第二电位，所述第二时钟信号端输入的第二时钟信号为第一电位，所述第一节点保持第二电位，在所述第一节点的控制下，所述第一输出模块向输出端输出所述第一控制信号；
第四阶段：所述输入端输入的输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，控制所述控制模块向第二节点输出来自所述第二信号端的所述第二控制信号，在所述第二节点的控制下，所述第二输出模块向输出端输出所述第二控制信号。
可选的，所述控制模块，包括：下拉子模块、第一上拉子模块、控制子模块和第二上拉子模块；
所述第三阶段中，所述第一时钟信号端输入的第一时钟信号为第二电位，所述下拉子模块向第四节点输出来自所述第二信号端的第二控制信号；
所述第二阶段中，所述输入端输入的输入信号为第二电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第一上拉子模块分别向第三节点和所述第四节点输出所述第一时钟信号；
所述第二阶段和所述第四阶段中，所述第二时钟信号端输入的第二时钟信号为第二电位，所述控制子模块向所述第一节点输出来自所述输入端的所述输入信号，并向所述第二节点输出所述第四节点的电位；
所述第二阶段和所述第三阶段中，所述第一节点为第二电位，所述第二上拉子模块向所述第二节点输出来自所述第一信号端的所述第一控制信号。
可选的，所述下拉子模块包括：第一晶体管、第二晶体管和第一电容器；
所述第一阶段和所述第三阶段中，所述第一时钟信号端输入的第一时钟信号为第二电位，所述第二信号端输入的所述第二控制信号为第二电位，所述第一晶体管和所述第二晶体管开启，所述第一电容器存储第二电位，所述第二信号端向所述第四节点输出所述第二控制信号；
所述第四阶段中，所述第二晶体管的第二级保持第二电位，所述第二晶体管开启，所述第二信号端向所述第四节点输出所述第二控制信号。
可选的，所述第一上拉子模块包括：第三晶体管、第四晶体管、第二电容器和第五晶体管；
所述第一阶段中，所述输入端输入的输入信号为第二电位，所述第一时钟信号端输入的第一时钟信号为第二电位，所述第三晶体管、第四晶体管和所述第五晶体管开启，所述第二电容器存储第二电位，所述第一时钟信号端分别向所述第三节点和所述第四节点输出所述第一时钟信号；
所述第二阶段中，所述输入端输入的输入信号为第二电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第三晶体管关断，第五节点保持第二电位，所述第四晶体管和所述第五晶体管开启，所述第一时钟信号端分别向所述第三节点和所述第四节点输出所述第一时钟信号。
可选的，所述控制子模块包括：第六晶体管和第七晶体管；
所述第二阶段和所述第四阶段中，所述第二时钟信号端输入的所述第二时钟信号为第二电位，所述第六晶体管和所述第七晶体管开启，所述第六晶体管向所述第一节点输出来自所述输入端的所述输入信号，所述第七晶体管向所述第二节点输出所述第四节点的电位。
可选的，所述第二上拉子模块包括：第八晶体管；
所述第二阶段和所述第三阶段中，所述第一节点为第二电位，所述第八晶体管开启，所述第八晶体管向所述第二节点输出来自所述第一信号端的所述第一控制信号。
可选的，所述第一输出模块包括：第九晶体管和第三电容器；
所述第二阶段中，所述控制模块向第一节点输出来自所述输入端的输入信号，所述输入信号处于第二电位，所述第九晶体管开启，所述第三电容器存储第二电位，所述第九晶体管向输出端输出来自所述第一信号端的所述第一控制信号；
所述第三阶段中，所述第一节点保持第二电位，所述第九晶体管开启，所述第九晶体管向输出端输出来自所述第一信号端的所述第一控制信号。
可选的，所述第二输出模块包括：第十晶体管和第四电容器；
所述第四阶段中，所述控制模块向所述第二节点输出来自所述第二信号端的所述第二控制信号，所述第二控制信号为第二电位，所述第十晶体管开启，所述第四电容器存储第二电位，所述第十晶体管向输出端输出来自所述第二信号端的所述第二控制信号；
所述第一阶段中，所述第二节点保持第二电位，所述第十晶体管开启，所述第十晶体管向输出端输出来自所述第二信号端的所述第二控制信号。
可选的，所述晶体管均为P型晶体管。
可选的，所述第一电位相对于所述第二电位为高电位。
第三方面，本发明实施例提供了一种栅极驱动电路，所述栅极驱动电路包括至少两个级联的如第一方面所述的移位寄存器单元。
第四方面，本发明实施例提供了一种显示装置，所述显示装置包括第三方面所述的栅极驱动电路。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，该移位寄存器单元包括：控制模块、第一输出模块和第二输出模块，该移位寄存器单元能够通过该控制模块、第一输出模块和第二输出模块来控制输出端输出的电位高低，本发明实施例提供的移位寄存器单元的电路结构和控制过程均较为简单。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种移位寄存器单元的结构示意图；
图2是本发明实施例提供的另一种移位寄存器单元的结构示意图；
图3是本发明实施例提供的又一种移位寄存器单元的结构示意图；
图4是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图；
图5是本发明各个实施例中的输入端、第一时钟信号端、第二时钟信号端和输出端的电位变化示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将其中源极称为第一级，漏极称为第二级，栅极称为第三极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量。不代表全文中第一电位或第二电位具有特定的数值。第一控制信号可以为高电位信号，第二控制信号可以为低电位信号。
图1是本发明实施例提供的一种移位寄存器单元的结构示意图。该移位寄存器单元可以包括：控制模块110、第一输出模块120和第二输出模块130，
该第一输出模块120分别与第一信号端VGH、第一节点A和输出端OUT连接，用于在该第一节点A的控制下，向该输出端OUT输出来自该第一信号端VGH的第一控制信号，该第一控制信号的电位为第一电位。
该第二输出模块130分别与该输出端OUT、第二节点B、第一时钟信号端CK和第二信号端VGL连接，用于在该第二节点B和来自第一时钟信号端CK的第一时钟信号的控制下，向该输出端OUT输出来自该第二信号端VGL的第二控制信号，该第二控制信号的电位为第二电位。
该控制模块110分别与该第一节点A、该第二节点B、该第一信号端VGH、该第二信号端VGL、第一时钟信号端CK、第二时钟信号端CKB和输入端STV连接，用于在来自该第一信号端VGH的该第一控制信号、来自该第二信号端VGL的该第二控制信号、来自该第一时钟信号端CK的第一时钟信号、来自该第二时钟信号端CKB的第二时钟信号和来自该输入端STV的输入信号的控制下，控制该第一节点A和该第二节点B的电位。
综上所述，本发明实施例提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，该移位寄存器单元包括：控制模块、第一输出模块和第二输出模块，该移位寄存器单元能够通过该控制模块、第一输出模块和第二输出模块来控制输出端输出的电位高低，本发明实施例提供的移位寄存器单元的电路结构和控制过程均较为简单。
进一步的，请参考图2，其为本发明实施例提供的另一种移位寄存器单元的结构示意图，该移位寄存器单元在图1所示的移位寄存器单元的基础上增加了更优选的部件，从而使得本发明实施例提供的移位寄存器单元具有更好的性能。如图2所示，该控制模块110包括：下拉子模块111、第一上拉子模块112、控制子模块113和第二上拉子模块114；
该下拉子模块111分别与该第二信号端VGL、该第一时钟信号端CK、第三节点C和第四节点D连接，用于在该第三节点C和来自该第一时钟信号端CK的该第一时钟信号的控制下，向该第四节点D输出该第二信号端VGL的该第二控制信号。
该第一上拉子模块112分别与该输入端STV、该第一时钟信号端CK、该第三节点C和该第四节点D连接，用于在来自该输入端STV的该输入信号和来自该第一时钟信号端CK的该第一时钟信号的控制下，分别向该第三节点C和该第四节点D输出该第一时钟信号。
该控制子模块113分别与该第二时钟信号端CKB、该输入端STV、该第四节点D、该第一节点A和该第二节点B连接，用于在来自该第二时钟信号端CKB的该第二时钟信号的控制下，向该第一节点A输出来自该输入端STV的该输入信号，并向该第二节点B输出该第四节点D的电位。
该第二上拉子模块114分别与该第一信号端VGH、该第一节点A和该第二节点B连接，用于在该第一节点A的控制下，向该第二节点B输出来自该第一信号端VGH的该第一控制信号。
图3是本发明实施例提供的又一种移位寄存器单元的结构示意图，如图3所示，该下拉子模块111包括：第一晶体管M1、第二晶体管M2和第一电容器C1；
该第一晶体管M1的第一极与该第二信号端VGL连接，该第一晶体管M1的第二极与该第三节点C连接，该第一晶体管M1的第三极与该第一时钟信号端CK连接；
该第二晶体管M2的第一极与该第二信号端VGL连接，该第二晶体管M2的第二极与该第四节点D连接，该第二晶体管M2的第三极与该第三节点C连接；
该第一电容器C1的第一极与该第三节点C连接，该第一电容器C1的第二极与该第二信号端VGL连接。
可选的，如图3所示，该第一上拉子模块112包括：第三晶体管M3、第四晶体管M4、第二电容器C2和第五晶体管M5；
该第三晶体管M3的第一极与该输入端连接，该第三晶体管M3的第二极与第五节点E连接，该第三晶体管M3的第三极与该第一时钟信号端CK连接；
该第四晶体管M4的第一极与该第一时钟信号端CK连接，该第四晶体管M4的第二极与该第三节点C连接，该第四晶体管M4的第三极与该第五节点E连接；
该第二电容器C2的第一极与该第五节点E连接，该第二电容器C2的第二极与该第四节点D连接；
该第五晶体管M5的第一极与该第一时钟信号端CK连接，该第五晶体管M5的第二极与该第四节点D连接，该第五晶体管M5的第三极与该第五节点E连接。
可选的，如图3所示，该控制子模块113包括：第六晶体管M6和第七晶体管M7；
该第六晶体管M6的第一极与该输入端连接，该第六晶体管M6的第二极与该第一节点A连接，该第六晶体管M6的第三极与该第二时钟信号端CKB连接；
该第七晶体管M7的第一极与该第四节点D连接，该第七晶体管M7的第二极与该第二节点B连接，该第七晶体管M7的第三极与该第二时钟信号端CKB连接。
可选的，如图3所示，该第二上拉子模块114包括：第八晶体管M8；
该第八晶体管M8的第一极与该第一信号端VGH连接，该第八晶体管M8的第二极与该第二节点B连接，该第八晶体管M8的第三极与该第一节点A连接。
可选的，如图3所示，该第一输出模块120包括：第九晶体管M9和第三电容器C3；
该第九晶体管M9的第一极与该第一信号端VGH连接，该第九晶体管M9的第二极与该输出端OUT连接，该第九晶体管M9的第三极与该第一节点A连接；
该第三电容器C3的第一极与该第九晶体管M9的第一极连接，该第三电容器C3的第二极与该第九晶体管M9的第三极连接。
可选的，如图3所示，该第二输出模块130包括：第十晶体管M10和第四电容器C4；
该第十晶体管M10的第一极与该第二信号端VGL连接，该第十晶体管M10的第二极与该输出端OUT连接，该第十晶体管M10的第三极与该第二节点B连接；
该第四电容器C4的第一极与该第十晶体管M10的第三极连接，该第四电容器C4的第二极与该第一时钟信号端CK连接。
本发明实施例提供的移位寄存器单元，通过十个晶体管和四个电容器即完成了对输出端电位高低的控制，简化了移位寄存器单元结构，达到了减小移位寄存器版图面积的效果，有利于高分辨率显示装置的制造。
综上所述，本发明实施例提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，该移位寄存器单元包括：控制模块、第一输出模块和第二输出模块，该移位寄存器单元能够通过该控制模块、第一输出模块和第二输出模块来控制输出端输出的电位高低，本发明实施例提供的移位寄存器单元的电路结构和控制过程均较为简单。
图4是本发明实施例提供的一种移位寄存器单元驱动方法的流程图。移位寄存器单元的结构可以如图1所示，该移位寄存器单元可以包括：控制模块110、第一输出模块120和第二输出模块130，该移位寄存器单元驱动方法包括：
步骤401，第一阶段：输入端STV输入的输入信号为第二电位，第一时钟信号端CK输入的第一时钟信号为第二电位，第二时钟信号端CKB输入的第二时钟信号为第一电位，第二节点B保持第二电位，在该第二节点B的控制下，该第二输出模块130向输出端OUT输出来自第二信号端VGL的第二控制信号，该第二控制信号的电位为第二电位。
步骤402，第二阶段：该输入端STV输入的输入信号为第二电位，该第一时钟信号端CK输入的第一时钟信号为第一电位，该第二时钟信号端CKB输入的第二时钟信号为第二电位，控制该控制模块110向第一节点A输出来自该输入端的该输入信号，在该第一节点A的控制下，该第一输出模块120向输出端OUT输出该第一控制信号，该第一控制信号的电位为第一电位。
步骤403，第三阶段：该输入端STV输入的输入信号为第一电位，该第一时钟信号端CK输入的第一时钟信号为第二电位，该第二时钟信号端CKB输入的第二时钟信号为第一电位，该第一节点A保持第二电位，在该第一节点A的控制下，该第一输出模块120向输出端OUT输出该第一控制信号。
步骤404，第四阶段：该输入端STV输入的输入信号为第一电位，该第一时钟信号端CK输入的第一时钟信号为第一电位，该第二时钟信号端CKB输入的第二时钟信号为第二电位，控制该控制模块110向第二节点B输出来自该第二信号端VGL的该第二控制信号，在该第二节点B的控制下，该第二输出模块130向输出端OUT输出该第二控制信号。
步骤405，第五阶段：输入端STV保持第一电位，周期性重复第四阶段，使第一节点A保持第一电位，第二节点B保持第二电位，输出端OUT保持第二电位。
上述第五阶段为低电位维持阶段，即本发明实施例提供的移位寄存器单元驱动方法，可以通过控制输入端STV在第一电位和第二电位的维持时间来控制输出端OUT输出的电位高低。
需要说明的是，在初始化阶段，该移位寄存器单元的第一节点A可以一直保持第一电位，第二节点B可以一直保持第二电位，使得该第二输出模块130持续向输出端OUT输出来自第二信号端VGL的第二控制信号。当输入端STV、第一时钟信号端CK和第二时钟信号端CKB开始输入信号后，该移位寄存器单元可以循环执行上述第一阶段至第五阶段所示的驱动方法。
综上所述，本发明实施例提供的一种移位寄存器单元驱动方法，该方法能够通过移位寄存器单元中的控制模块、第一输出模块和第二输出模块来控制输出端输出的电位高低，该移位寄存器单元驱动方法的控制过程较为简单。
可选的，如图2所示，该控制模块110，包括：下拉子模块111、第一上拉子模块112、控制子模块113和第二上拉子模块114；
此时，步骤403可以包括：第三阶段中，该第一时钟信号端CK输入的第一时钟信号为第二电位，该下拉子模块111向第四节点D输出来自该第二信号端VGL的第二控制信号。
步骤402可以包括：该第二阶段中，该输入端STV输入的输入信号为第二电位，该第一时钟信号端CK输入的第一时钟信号为第一电位，该第一上拉子模块112分别向第三节点C和该第四节点D输出该第一时钟信号。
步骤402和步骤404可以包括：在第二阶段和第四阶段中，该第二时钟信号端CKB输入的第二时钟信号为第二电位，该控制子模块113向该第一节点A输出来自该输入端STV的输入信号，并向第二节点B输出该第四节点D的电位。
步骤402和步骤403可以包括：第二阶段和第三阶段中，该第一节点A为第二电位，该第二上拉子模块114向该第二节点B输出来自第一信号端VGH的第一控制信号。
可选的，如图3所示，该下拉子模块111包括：第一晶体管M1、第二晶体管M2和第一电容器C1；
步骤401和步骤403可以包括：第一阶段和第三阶段中，第一时钟信号端CK输入的第一时钟信号为第二电位，第二信号端VGL输入的第二控制信号为第二电位，第一晶体管M1和第二晶体管M2开启，第一电容器C1存储第二电位，第二晶体管M2向该第四节点D输出来自第二信号端VGL的第二控制信号。
步骤404可以包括：第四阶段中，由于第三阶段中第一电容器C1存储有第二电位，使得该第四阶段中，第二晶体管M2的第二级能够继续保持第二电位，该第二晶体管M2开启，该第二信号端VGL向该第四节点D输出该第二控制信号。
可选的，如图3所示，第一上拉子模块112包括：第三晶体管M3、第四晶体管M4、第二电容器C2和第五晶体管M5；
此时，步骤401可以包括：第一阶段中，第一时钟信号端CK输入的第一时钟信号为第二电位，该第三晶体管M3，第三晶体管M3向第五节点4输出来自输入端STV的输入信号，此时该输入信号为第二电位，因此第四晶体管M4和第五晶体管M5开启，第二电容器C2存储该第二电位，第四晶体管M4向第三节点C输出来自第一时钟信号端CK的第一时钟信号，同时第五晶体管M5向第四节点D输出该第一时钟信号，此时该第一时钟信号为第二电位。
步骤402可以包括：该第二阶段中，输入端STV输入的输入信号为第二电位，第三晶体管M3关断，由于第二电容器在第一阶段中存储有低电位，使得第二阶段中该第五节点E能够继续保持第二电位，此时第四晶体管M4和第五晶体管M5开启，第四晶体管M4向第三节点C输出来自第一时钟信号端CK的第一时钟信号，同时第五晶体管M5向第四节点D输出该第一时钟信号，此时该第一时钟信号为第一电位，由于下拉子模块111中第二晶体管M2的第三极与该第三节点C连接，因此此时该第二晶体管M2关断，使得该第四节点D能够稳定保持第一电位。
可选的，如图3所示，该控制子模块113包括：第六晶体管M6和第七晶体管M7；
此时，步骤402和步骤404可以包括：第二阶段和该第四阶段中，该第二时钟信号端CKB输入的该第二时钟信号为第二电位，该第六晶体管M6和该第七晶体管M7开启，该第六晶体管M6向该第一节点A输出来自该输入端STV的输入信号，该第七晶体管M7向该第二节点B输出该第四节点D的电位。
其中，在第二阶段中，由于该输入端STV输入的输入信号为第二电位，第四节点D的电位为第一电位，因此，此时第六晶体管M6向第一节点A输出的信号处于第二电位，第七晶体管M7向该第二节点B输出的信号处于第一电位，此时第一输出模块120向输出端输出来自该第一信号端VGH的第一控制信号；
在第四阶段中，由于该输入端STV输入的输入信号为第一电位，第四节点D的电位为第二电位，因此，此时第六晶体管M6向第一节点A输出的信号处于第一电位，第七晶体管M7向该第二节点B输出的信号处于第二电位，此时第二输出模块130向输出端输出来自该第二信号端VGL的第二控制信号。
可选的，如图3所示，该第二上拉子模块114包括：第八晶体管M8；
此时，步骤402和步骤403可以包括：第二阶段和该第三阶段中，该第一节点A为第二电位，该第八晶体管M8开启，该第八晶体管M8向该第二节点B输出来自该第一信号端VGH的该第一控制信号，该第一控制信号的电位为第一电位，因此该第二阶段和第三阶段中，第二输出模块130中的第十晶体管M10处于关断状态。
可选的，如图3所示，该第一输出模块120包括：第九晶体管M9和第三电容器C3；
步骤402可以包括：第二阶段中该控制模块110向第一节点A输出来自输入端STV的该输入信号，该输入信号处于第二电位，该第九晶体管M9开启，该第三电容器C3存储第二电位，该第九晶体管M9向输出端OUT输出来自该第一信号端VGH的该第一控制信号，该第一控制信号为第一电位，故此时输出端OUT输出的输出信号的电位为第一电位。
步骤403可以包括：第三阶段中，该第一节点A保持第二电位，该第九晶体管M9开启，该第九晶体管M9向输出端OUT输出来自该第一信号端VGH的该第一控制信号，故此时输出端OUT输出的输出信号的电位为第一电位。
可选的，如图3所示，该第二输出模块130包括：第十晶体管M10和第四电容器C4；
步骤404可以包括：第四阶段中，该控制模块110向该第二节点B输出来自该第二信号端VGL的该第二控制信号，该第二控制信号为第二电位，该第十晶体管M10开启，该第四电容器C4存储第二电位，该第十晶体管M10向输出端OUT输出来自该第二信号端VGL的该第二控制信号，该第二控制信号的电位为第二电位，故此时输出端OUT输出的输出信号的电位为第二电位。
步骤401可以包括：第一阶段中，该第二节点B保持第二电位，该第十晶体管M10开启，该第十晶体管M10向输出端OUT输出来自该第二信号端VGL的该第二控制信号。
需要说明的是，在本发明实施例中，该第一信号端VGH和第二信号端VGL的工作电压均为直流电压，且其中第一信号端VGH的工作电压可以为7伏特(V)，该第二信号端VGL的工作电压可以为-7V。
此外，本发明各个实施例中涉及的第一时钟信号端CK、第二时钟信号端CKB、输入端STV和输出端OUT在第一阶段T1、第二阶段T2、第三阶段T3、第四阶段T4和第五阶段T5的电位变化可以参照图5，在图5中，横轴代表时间，纵轴代表电位。
进一步的，如图5所示，本发明实施例提供的移位寄存器单元可以循环执行上述第一阶段至第五阶段所示的驱动方法。
综上所述，本发明实施例提供的一种移位寄存器单元驱动方法，该方法能够通过移位寄存器单元中的控制模块、第一输出模块和第二输出模块来控制输出端输出的电位高低，该移位寄存器单元驱动方法的控制过程较为简单。
需要说明的是，在上述实施例中，均是以第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10为P型晶体管，且第一电位为高电位，第二电位为低电位为例进行的说明。当然，该第一至第十晶体管还可以采用N型晶体管，当该第一至第十晶体管采用N型晶体管时，该第一电位为低电位，该第二电位为高电位，且该第一时钟信号端CK、第二时钟信号端CKB和输入端STV的电位变化可以与图5所示的电位变化相反(即二者的相位差为180度)。
本发明实施例提供一种栅极驱动电路，该栅极驱动电路可以包括至少两个级联的如图1、图2或图3所示的移位寄存器单元。
另外，本发明实施例还提供一种显示装置，该显示装置包括栅极驱动电路，该栅极驱动电路可以包括至少两个级联的如图1、图2或图3所示的移位寄存器单元。该显示装置可以为：液晶面板、电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (21)

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：控制模块、第一输出模块和第二输出模块，
所述第一输出模块分别与第一信号端、第一节点和输出端连接，用于在所述第一节点的控制下，向所述输出端输出来自所述第一信号端的第一控制信号；
所述第二输出模块分别与所述输出端、第二节点、第一时钟信号端和第二信号端连接，用于在所述第二节点和来自所述第一时钟信号端的第一时钟信号的控制下，向所述输出端输出来自所述第二信号端的第二控制信号；
所述控制模块分别与所述第一节点、所述第二节点、所述第一信号端、所述第二信号端、所述第一时钟信号端、第二时钟信号端和输入端连接，用于在来自所述第一信号端的所述第一控制信号、来自所述第二信号端的所述第二控制信号、来自所述第一时钟信号端的第一时钟信号、来自所述第二时钟信号端的第二时钟信号和来自所述输入端的输入信号的控制下，控制所述第一节点和所述第二节点的电位；
其中，所述第一输出模块用于在所述第一节点为第二电位时，向所述输出端输出所述第一控制信号；所述第二输出模块用于在所述第二节点为第二电位时，向所述输出端输出所述第二控制信号；所述控制模块用于在所述第二时钟信号为第二电位时，向所述第一节点输出所述输入信号，所述控制模块还用于在所述第一节点为第二电位时，向所述第二节点输出所述第一控制信号，所述控制模块还用于在所述输入信号和所述第一时钟信号均为第一电位，且所述第二时钟信号为第二电位时，向所述第二节点输出所述第二控制信号；
所述第一控制信号的电位为第一电位，所述第二控制信号的电位为第二电位。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述控制模块，包括：下拉子模块、第一上拉子模块、控制子模块和第二上拉子模块；
所述下拉子模块分别与所述第二信号端、所述第一时钟信号端、第三节点和第四节点连接，用于在所述第三节点和来自所述第一时钟信号端的所述第一时钟信号的控制下，向所述第四节点输出所述第二信号端的所述第二控制信号；
所述第一上拉子模块分别与所述输入端、所述第一时钟信号端、所述第三节点和所述第四节点连接，用于在来自所述输入端的所述输入信号和来自所述第一时钟信号端的所述第一时钟信号的控制下，分别向所述第三节点和所述第四节点输出所述第一时钟信号；
所述控制子模块分别与所述第二时钟信号端、所述输入端、所述第四节点、所述第一节点和所述第二节点连接，用于在来自所述第二时钟信号端的所述第二时钟信号的控制下，向所述第一节点输出来自所述输入端的所述输入信号，并向所述第二节点输出所述第四节点的电位；
所述第二上拉子模块分别与所述第一信号端、所述第一节点和所述第二节点连接，用于在所述第一节点的控制下，向所述第二节点输出来自所述第一信号端的所述第一控制信号。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉子模块包括：第一晶体管、第二晶体管和第一电容器；
所述第一晶体管的第一极与所述第二信号端连接，所述第一晶体管的第二极与所述第三节点连接，所述第一晶体管的第三极与所述第一时钟信号端连接；
所述第二晶体管的第一极与所述第二信号端连接，所述第二晶体管的第二极与所述第四节点连接，所述第二晶体管的第三极与所述第三节点连接；
所述第一电容器的第一极与所述第三节点连接，所述第一电容器的第二极与所述第二信号端连接。
4.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一上拉子模块包括：第三晶体管、第四晶体管、第二电容器和第五晶体管；
所述第三晶体管的第一极与所述输入端连接，所述第三晶体管的第二极与第五节点连接，所述第三晶体管的第三极与所述第一时钟信号端连接；
所述第四晶体管的第一极与所述第一时钟信号端连接，所述第四晶体管的第二极与所述第三节点连接，所述第四晶体管的第三极与所述第五节点连接；
所述第二电容器的第一极与所述第五节点连接，所述第二电容器的第二极与所述第四节点连接；
所述第五晶体管的第一极与所述第一时钟信号端连接，所述第五晶体管的第二极与所述第四节点连接，所述第五晶体管的第三极与所述第五节点连接。
5.根据权利要求2所述的移位寄存器单元，其特征在于，所述控制子模块包括：第六晶体管和第七晶体管；
所述第六晶体管的第一极与所述输入端连接，所述第六晶体管的第二极与所述第一节点连接，所述第六晶体管的第三极与所述第二时钟信号端连接；
所述第七晶体管的第一极与所述第四节点连接，所述第七晶体管的第二极与所述第二节点连接，所述第七晶体管的第三极与所述第二时钟信号端连接。
6.根据权利要求2所述的移位寄存器单元，其特征在于，所述第二上拉子模块包括：第八晶体管；
所述第八晶体管的第一极与所述第一信号端连接，所述第八晶体管的第二极与所述第二节点连接，所述第八晶体管的第三极与所述第一节点连接。
7.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输出模块包括：第九晶体管和第三电容器；
所述第九晶体管的第一极与所述第一信号端连接，所述第九晶体管的第二极与所述输出端连接，所述第九晶体管的第三极与所述第一节点连接；
所述第三电容器的第一极与所述第九晶体管的第一极连接，所述第三电容器的第二极与所述第九晶体管的第三极连接。
8.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输出模块包括：第十晶体管和第四电容器；
所述第十晶体管的第一极与所述第二信号端连接，所述第十晶体管的第二极与所述输出端连接，所述第十晶体管的第三极与所述第二节点连接；
所述第四电容器的第一极与所述第十晶体管的第三极连接，所述第四电容器的第二极与所述第一时钟信号端连接。
9.根据权利要求3至8任一所述的移位寄存器单元，其特征在于，
所述晶体管均为P型晶体管。
10.一种移位寄存器单元驱动方法，用于驱动权利要求1至9任一所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括：控制模块、第一输出模块和第二输出模块，所述方法包括：
第一阶段：输入端输入的输入信号为第二电位，第一时钟信号端输入的第一时钟信号为第二电位，第二时钟信号端输入的第二时钟信号为第一电位，第二节点保持第二电位，在所述第二节点的控制下，所述第二输出模块向输出端输出来自第二信号端的第二控制信号，所述第二控制信号的电位为第二电位；
第二阶段：所述输入端输入的输入信号为第二电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，控制所述控制模块向第一节点输出来自所述输入端的输入信号，在所述第一节点的控制下，所述第一输出模块向所述输出端输出所述第一控制信号，所述第一控制信号的电位为第一电位；
第三阶段：所述输入端输入的输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第二电位，所述第二时钟信号端输入的第二时钟信号为第一电位，所述第一节点保持第二电位，在所述第一节点的控制下，所述第一输出模块向所述输出端输出所述第一控制信号；
第四阶段：所述输入端输入的输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，控制所述控制模块向第二节点输出来自所述第二信号端的所述第二控制信号，在所述第二节点的控制下，所述第二输出模块向所述输出端输出所述第二控制信号。
11.根据权利要求10所述的方法，其特征在于，所述控制模块，包括：下拉子模块、第一上拉子模块、控制子模块和第二上拉子模块；
所述第三阶段中，所述第一时钟信号端输入的第一时钟信号为第二电位，所述下拉子模块向第四节点输出来自所述第二信号端的第二控制信号；
所述第二阶段中，所述输入端输入的输入信号为第二电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第一上拉子模块分别向第三节点和所述第四节点输出所述第一时钟信号；
所述第二阶段和所述第四阶段中，所述第二时钟信号端输入的第二时钟信号为第二电位，所述控制子模块向所述第一节点输出来自所述输入端的所述输入信号，并向所述第二节点输出所述第四节点的电位；
所述第二阶段和所述第三阶段中，所述第一节点为第二电位，所述第二上拉子模块向所述第二节点输出来自所述第一信号端的所述第一控制信号。
12.根据权利要求11所述的方法，其特征在于，所述下拉子模块包括：第一晶体管、第二晶体管和第一电容器；
所述第一阶段和所述第三阶段中，所述第一时钟信号端输入的第一时钟信号为第二电位，所述第二信号端输入的所述第二控制信号为第二电位，所述第一晶体管和所述第二晶体管开启，所述第一电容器存储第二电位，所述第二晶体管向所述第四节点输出来自所述第二信号端的所述第二控制信号；
所述第四阶段中，所述第二晶体管的第二级保持第二电位，所述第二晶体管开启，所述第二晶体管向所述第四节点输出来自所述第二信号端的所述第二控制信号。
13.根据权利要求11所述的方法，其特征在于，所述第一上拉子模块包括：第三晶体管、第四晶体管、第二电容器和第五晶体管；
所述第一阶段中，所述输入端输入的输入信号为第二电位，所述第一时钟信号端输入的第一时钟信号为第二电位，所述第三晶体管、第四晶体管和所述第五晶体管开启，所述第二电容器存储第二电位，所述第四晶体管向所述第三节点输出来自所述第一时钟信号端的所述第一时钟信号，所述第五晶体管向所述第四节点输出所述第一时钟信号；
所述第二阶段中，所述输入端输入的输入信号为第二电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第三晶体管关断，第五节点保持第二电位，所述第四晶体管和所述第五晶体管开启，所述第四晶体管向所述第三节点输出来自所述第一时钟信号端的所述第一时钟信号，所述第五晶体管向所述第四节点输出所述第一时钟信号。
14.根据权利要求11所述的方法，其特征在于，所述控制子模块包括：第六晶体管和第七晶体管；
所述第二阶段和所述第四阶段中，所述第二时钟信号端输入的所述第二时钟信号为第二电位，所述第六晶体管和所述第七晶体管开启，所述第六晶体管向所述第一节点输出来自所述输入端的所述输入信号，所述第七晶体管向所述第二节点输出所述第四节点的电位。
15.根据权利要求11所述的方法，其特征在于，所述第二上拉子模块包括：第八晶体管；
所述第二阶段和所述第三阶段中，所述第一节点为第二电位，所述第八晶体管开启，所述第八晶体管向所述第二节点输出来自所述第一信号端的所述第一控制信号。
16.根据权利要求10所述的方法，其特征在于，所述第一输出模块包括：第九晶体管和第三电容器；
所述第二阶段中，所述控制模块向第一节点输出来自所述输入端的所述输入信号，所述输入信号处于第二电位，所述第九晶体管开启，所述第三电容器存储第二电位，所述第九晶体管向输出端输出来自所述第一信号端的所述第一控制信号；
所述第三阶段中，所述第一节点保持第二电位，所述第九晶体管开启，所述第九晶体管向输出端输出来自所述第一信号端的所述第一控制信号。
17.根据权利要求10所述的方法，其特征在于，所述第二输出模块包括：第十晶体管和第四电容器；
所述第四阶段中，所述控制模块向所述第二节点输出来自所述第二信号端的所述第二控制信号，所述第二控制信号为第二电位，所述第十晶体管开启，所述第四电容器存储第二电位，所述第十晶体管向输出端输出来自所述第二信号端的所述第二控制信号；
所述第一阶段中，所述第二节点保持第二电位，所述第十晶体管开启，所述第十晶体管向输出端输出来自所述第二信号端的所述第二控制信号。
18.根据权利要求12至17任一所述的方法，其特征在于，
所述晶体管均为P型晶体管。
19.根据权利要求18所述的方法，其特征在于，
所述第一电位相对于所述第二电位为高电位。
20.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括至少两个级联的如权利要求1至9任一所述的移位寄存器单元。
21.一种显示装置，其特征在于，所述显示装置包括权利要求20所述的栅极驱动电路。
CN201610119070.8A 2016-03-02 2016-03-02 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 Active CN105513531B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610119070.8A CN105513531B (zh) 2016-03-02 2016-03-02 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
PCT/CN2016/082968 WO2017148018A1 (zh) 2016-03-02 2016-05-23 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US15/539,124 US10074315B2 (en) 2016-03-02 2016-05-23 Shift register unit, driving method, gate driving circuit and display device
US16/052,570 US10438541B2 (en) 2016-03-02 2018-08-01 Shift register unit, driving method, gate driving circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610119070.8A CN105513531B (zh) 2016-03-02 2016-03-02 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN105513531A CN105513531A (zh) 2016-04-20
CN105513531B true CN105513531B (zh) 2018-04-10

Family

ID=55721466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610119070.8A Active CN105513531B (zh) 2016-03-02 2016-03-02 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Country Status (3)

Country Link
US (2) US10074315B2 (zh)
CN (1) CN105513531B (zh)
WO (1) WO2017148018A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304057B (zh) * 2015-12-09 2018-11-30 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN105575328B (zh) * 2016-03-01 2018-03-06 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN105513531B (zh) 2016-03-02 2018-04-10 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN106601190B (zh) * 2017-03-06 2018-12-21 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107154234B (zh) * 2017-07-20 2020-01-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110197697B (zh) * 2018-02-24 2021-02-26 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路以及显示设备
CN108447437B (zh) * 2018-04-02 2021-09-07 上海天马有机发光显示技术有限公司 发射控制电路及其驱动方法、发射控制器、显示装置
CN108492763B (zh) * 2018-04-10 2020-03-13 上海天马有机发光显示技术有限公司 一种移位寄存器、驱动电路及驱动方法、显示装置
CN112424856B (zh) * 2019-06-03 2023-03-14 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法、显示装置及其驱动方法
CN111508433B (zh) * 2020-05-28 2021-08-31 京东方科技集团股份有限公司 信号生成电路、信号生成方法、信号生成模组和显示装置
CN113053293B (zh) * 2021-04-07 2022-07-19 北京京东方技术开发有限公司 移位寄存器单元、栅极驱动电路、显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI345195B (en) * 2006-09-01 2011-07-11 Au Optronics Corp Control circuit for releasing residual charges
CN104485065B (zh) * 2014-12-30 2017-02-22 上海天马有机发光显示技术有限公司 移位寄存器、驱动方法、栅极驱动电路
CN104809978B (zh) 2015-05-21 2017-05-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN104835450B (zh) * 2015-05-22 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN104900189B (zh) * 2015-06-19 2017-08-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105304013B (zh) * 2015-06-30 2018-01-09 上海天马有机发光显示技术有限公司 移位寄存器、移位寄存电路和显示装置
CN104933990B (zh) * 2015-06-30 2017-03-22 上海天马有机发光显示技术有限公司 一种移位寄存单元及驱动方法、栅极驱动电路
CN105096858B (zh) * 2015-07-28 2017-08-22 上海天马有机发光显示技术有限公司 一种移位寄存器及驱动方法、栅极驱动电路
CN105047124B (zh) * 2015-09-18 2017-11-17 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN205050536U (zh) * 2015-10-23 2016-02-24 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN105304057B (zh) * 2015-12-09 2018-11-30 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN105679248B (zh) * 2016-01-04 2017-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105632560B (zh) * 2016-01-04 2019-08-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105513531B (zh) 2016-03-02 2018-04-10 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN205950536U (zh) 2016-08-24 2017-02-15 中国航天科技集团公司长征机械厂 具有可调定位功能的夹具

Also Published As

Publication number Publication date
US20180082623A1 (en) 2018-03-22
US20180342209A1 (en) 2018-11-29
WO2017148018A1 (zh) 2017-09-08
US10074315B2 (en) 2018-09-11
US10438541B2 (en) 2019-10-08
CN105513531A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
CN105513531B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN104809978B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105632560B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106601190B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN104282279B (zh) 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104517575B (zh) 移位寄存器及级传栅极驱动电路
CN104318888B (zh) 阵列基板栅极驱动单元、方法、电路和显示装置
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN104867438B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106251804B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105609072B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN104809979B (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN106057143A (zh) 移位寄存器及其操作方法、栅极驱动电路和显示装置
CN106409207A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106228927A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106782282A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN107633833A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104240765B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN107316599A (zh) 移位寄存单元、其驱动方法及显示面板
CN106782285A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107845403A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107564458A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107958649A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105321490B (zh) 阵列基板行驱动电路、阵列基板及液晶显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant