CN103956130A - 显示器及其放电控制电路 - Google Patents

Abstract

本发明揭示一种显示器及其放电控制电路，此放电控制电路用以控制显示面板的栅极线，且包括开关晶体管与CMOS反相器。开关晶体管的控制端接收栅极电压，开关晶体管的第一端接收第一电压位准。CMOS反相器的N型晶体管的源极电性连接开关晶体管的第二端，CMOS反相器的P型晶体管的源极接收第二电压位准，CMOS反相器的N型与P型晶体管的栅极接收电源异常控制信号，CMOS反相器的N型与P型晶体管的漏极电性连接栅极线。当显示面板的电源发生异常时，CMOS反相器依据电源异常控制信号将第二电压位准输出至栅极线，据以使得显示面板中的像素放电。

Description

显示器及其放电控制电路

技术领域

本发明涉及一种显示器及其放电控制电路，特别是涉及一种能够快速使显示器中的像素进行放电的显示器及其放电控制电路。

背景技术

随着显示器技术的快速发展，将显示器进行窄边框（slim border）已成为一种主流，而目前使显示器可以达到窄边框的技术手段主要是通过共享移位寄存器（co-used shift register，co-used SR）架构，此种共享移位寄存器架构可以让显示面板中的多条（例如两条）共享一级的移位寄存器电路，进而节省电路布局（layout）的空间，达到窄边框的目标。

请参照图1，图1为根据现有的显示器的放电控制电路的电路示意图。如图1所示，此种现有的显示器为一种两条栅极线共享一级的移位寄存器电路的架构，且此种现有的显示器主要包括显示面板2、栅极驱动器3以及多个放电控制电路9，其中栅极驱动器3中还包括有多个移位寄存器电路（未示出于图1），每一个移位寄存器电路对应有两条栅极线。需先一提的是，图1仅细部示出栅极线GL_1与栅极线GL_2所分别对应的放电控制电路9a与放电控制电路9b，由于其它栅极线所分别对应的放电控制电路皆相同于上述的放电控制电路9a与放电控制电路9b，故不再特别示出。以下仅就放电控制电路9a中的各部电子元件作详细的介绍。

放电控制电路9a主要包括N型金氧半场效晶体管90、P型金氧半场效晶体管92以及反相器94。N型金氧半场效晶体管90的控制端（即端子pin_2）用以接收驱动电压并电连接P型金氧半场效晶体管92的控制端，N型金氧半场效晶体管90的第一端接收由栅极驱动器所输出的栅极电压Vg，N型金氧半场效晶体管90的第二端电性连接于P型金氧半场效晶体管92的第一端与反相器94的输入端之间的节点A。P型金氧半场效晶体管92的第一端电性连接于N型金氧半场效晶体管90的第二端与反相器94的输入端之间的节点A，P型金氧半场效晶体管92的第二端（即端子pin_1）用以接收电源异常控制信号。其中，上述的电源异常控制信号在显示器的电源正常时会持续地位于高电压位准，而在显示器的电源发生异常时，电源异常控制信号会由高电压位准转变为低电压位准。

反相器94的输出端电性连接所对应的栅极线。此外，反相器94为一种互补式金氧半场效晶体管反相器，此互补式金氧半场效晶体管反相器的P型晶体管的源极接收显示器中的栅极导通电压（high-level gate voltage，亦称VGH），而此互补式金氧半场效晶体管反相器的N型晶体管的源极接收显示器中的栅极截止电压（low-level gate voltage，亦称VGL）。此外，放电控制电路9a的N型金氧半场效晶体管90的控制端（即端子pin_2）接收驱动电压的时序与放电控制电路9b的N型金氧半场效晶体管的控制端（即端子pin_3）接收驱动电压的时序不相同。

在实际的操作中，当这种共享移位寄存器架构的显示器在电源发生异常时，N型金氧半场效晶体管90的控制端（即端子pin_2）所接收到驱动电压会为低电压位准，造成N型金氧半场效晶体管90会被截止而P型金氧半场效晶体管92会被导通。此时，由于电源异常控制信号已转换为低电压位准的关系，节点A的电压位准可视为低电压位准的电源异常控制信号，再经由反相器94的反相转换后将高电压位准输出至对应的栅极线，使得显示面板2中的所有像素可以进行放电。

然而，由于现今手持式屏幕装置以逐渐朝向大尺寸与高分辨率的方向发展，造成现有的显示器的电源发生异常时，所述多个放电控制电路9于进行放电时的电容负载将会大幅提高，导致现有的显示面板的栅极线拉高电压位准的速度变慢，使得显示面板的多个电容的放电速度变慢，造成显示面板无法迅速地清黑，而提高了显示面板损坏的机率。

请参照图2，图2系为根据图1的放电控制电路的波形图。此放电控制电路的波形图是于5.46寸的WQHD显示器（2560×1440像素）的环境下的模拟状况，其中“2560”即为栅极线的条数。如图5所示，当现有的显示器的电源发生异常时，电源异常控制信号的电压位准由高电压位准转变为低电压位准的延迟时间约为530毫微秒（nanosecond，nsec），节点A的电压位准由高电压位准转变为电源异常控制信号的电压位准的延迟时间约为482毫微秒，栅极线由电源发生异常至输出高电压位准的延迟时间约为341毫微秒。

发明内容

有鉴于以上的问题，本发明提出一种显示器及其放电控制电路，此放电控制电路可以通过电源异常控制信号而选择性地将显示器中的栅极导通电压输出至对应的栅极线，据以使得当显示器的电源发生异常时显示面板中的所有像素可以更加快速地进行放电。

根据本发明一实施例中的一种显示器，此显示器包括显示面板、栅极驱动器以及多个放电控制电路，其中所述多个放电控制电路电性连接于栅极驱动器与显示面板之间。显示面板具有多个像素与多条栅极线，所述多个像素以矩阵方式排列并分别电性连接所述多条栅极线其中之一。栅极驱动器电性连接显示面板的所述多条栅极线，且此栅极驱动器用以对所述多条栅极线提供栅极电压。放电控制电路用以分别控制所述多条栅极线其中之一，且每一个放电控制电路包括第一开关晶体管以及第一互补式金氧半场效晶体管反相器。第一开关晶体管的控制端接收栅极电压，第一开关晶体管的第一端接收第一电压位准。第一互补式金氧半场效晶体管反相器的N型晶体管的源极电性连接第一开关晶体管的第二端，第一互补式金氧半场效晶体管反相器的P型晶体管的源极接收第二电压位准，第一互补式金氧半场效晶体管反相器的N型晶体管的栅极与P型晶体管的栅极接收电源异常控制信号，第一互补式金氧半场效晶体管反相器的N型晶体管的漏极与P型晶体管的漏极电性连接对应的栅极线。其中，当显示器的电源发生异常时，所述多个放电控制电路中的每一个第一互补式金氧半场效晶体管反相器会依据电源异常控制信号将第二电压位准输出至所对应的栅极线，据以使得所述多个像素放电。

根据本发明一实施例中的一种放电控制电路，此放电控制电路用以控制显示面板的栅极线。此放电控制电路包括第一开关晶体管与互补式金氧半场效晶体管反相器。第一开关晶体管的控制端接收栅极电压，第一开关晶体管的第一端接收第一电压位准。互补式金氧半场效晶体管反相器的N型晶体管的源极电性连接第一开关晶体管的第二端，互补式金氧半场效晶体管反相器的P型晶体管的源极接收第二电压位准，互补式金氧半场效晶体管反相器的N型晶体管的栅极与P型晶体管的栅极接收电源异常控制信号，互补式金氧半场效晶体管反相器的N型晶体管的漏极与P型晶体管的漏极电性连接栅极线。其中，当显示面板的电源发生异常时，互补式金氧半场效晶体管反相器依据电源异常控制信号将第二电压位准输出至栅极线，据以使得显示面板中的像素放电。

综上所述，本发明提供一种显示器及其放电控制电路，此放电控制电路可以于显示器的电源发生异常时，将显示器中的栅极导通电压输出至对应的栅极线，据以使得显示面板中的所有像素可以进行放电。

以上的关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的权利要求书更进一步的解释。

附图说明

图1为根据现有的显示器的放电控制电路的电路示意图；

图2为根据图1的放电控制电路的波形图；

图3为根据本发明一实施例的放电控制电路的功能方块图；

图4为根据图3的放电控制电路的电路示意图；

图5为根据图3的放电控制电路的波形图；

图6为根据本发明另一实施例的放电控制电路的电路示意图。

附图标记

1、1a、1b、1’、9a、9b：放电控制电路 10、14、90、92：开关晶体管

12：互补式金氧半场效晶体管反相器     16：缓冲模块

160、162、18、94：反相器             2：显示面板

3：栅极驱动器                        30：移位寄存器电路

Vg：栅极电压                         V1：第一电压位准

V2：第二电压位准                     GL_1～GL_n：栅极线

pin_1、pin_2、pin_3：端子            A：节点

具体实施方式

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟悉相关技术的人员了解本发明的技术内容并据以实施，且根据本说明书所揭示的内容、权利要求书及附图，任何熟悉相关技术的人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。

（放电控制电路的一实施例）

请参照图3，图3为根据本发明一实施例的放电控制电路的功能方块图。如图3所示，本发明实施例的显示器主要包括多个放电控制电路1、显示面板2以与栅极驱动器3，其中栅极驱动器3还包括多个移位寄存器电路30，其中每一个移位寄存器电路30的输出端电性连接所述多个放电控制电路1其中之二。每一个放电控制电路1皆电性连接于显示面板2的多条栅极线其中之一与栅极驱动器3中的其中一个移位寄存器电路30之间。需先一提的是，虽然本发明实施例的放电控制电路运用于共享移位寄存器（co-used shift register，co-used SR）架构，但并非限制本发明的放电控制电路仅能运用于共享移位寄存器架构。以下分别就显示器中的各功能模块作详细的说明。

显示面板2具有多个像素（pixel）（未示出于附图）、多条栅极线GL_1～GL_n以及多条数据线（未示出于附图），所述多条栅极线GL_1～GL_n与所述多条数据线彼此交错设置。所述多个像素以矩阵方式排列并分别电性连接于所述多条栅极线GL_1～GL_n其中之一与所述多条数据线其中之一之间。由于显示面板2中的所述多个像素的排列方式与驱动方法已被本技术领域具有通常知识的人员所知悉，故不再特别赘述。

栅极驱动器3用以对所述多条栅极线GL_1～GL_n提供栅极电压。更详细来说，栅极驱动器3中的所述多个移位寄存器电路30会对所对应的两条栅极线（例如GL_1与GL_2）提供栅极电压。由于栅极驱动器3亦被本技术领域具有通常知识的人员所知悉，故不再特别赘述。

所述多个放电控制电路1用以分别控制所述多条栅极线GL_1～GL_n其中之一，使得当显示器的电源发生异常时对应于这些栅极线GL_1～GL_n的所述多个像素可以迅速放电。为了更清楚地说明本发明实施例的放电控制电路1的实际操作过程，请一并参照图3与图4，图4为根据图3的放电控制电路的电路示意图。

需先一提的是，由于图4的放电控制电路1b的电路结构与放电控制电路1a的电路结构相同，故以下仅以放电控制电路1a作说明。如图4所示，放电控制电路1a主要包括开关晶体管10、互补式金氧半场效晶体管反相器12、开关晶体管14以及缓冲模块16。以下分别就放电控制电路1a中的各电子元件作详细的说明。

开关晶体管10（第一开关晶体管）的控制端接收对应的移位寄存器电路30所输出的栅极电压Vg，开关晶体管10的第一端接收第一电压位准V1，开关晶体管10的第二端电性连接互补式金氧半场效晶体管反相器12（第一互补式金氧半场效晶体管反相器）的N型晶体管的源极。于实务上，开关晶体管10为一种P型金氧半场效晶体管（metal oxide semiconductor field effecttransistor，MOSFET），而第一电压位准V1为一种栅极截止电压（low-level gatevoltage，亦称VGL）。

互补式金氧半场效晶体管反相器12的P型晶体管的源极接收第二电压位准V2，互补式金氧半场效晶体管反相器12的N型晶体管的栅极与P型晶体管的栅极（即端子pin_1）接收一个电源异常控制信号，互补式金氧半场效晶体管反相器12的N型晶体管的漏极与P型晶体管的漏极电性连接节点A。于实务上，第二电压位准V2为一种栅极导通电压（high-level gate voltage，亦称VGH）。一般来说，第二电压位准V2会大于第一电压位准V1。

此外，上述的电源异常控制信号由显示器中的检测模块（未示出于附图）所产生，此检测模块用以检测显示器的电源是否发生异常（例如显示器的供电突然中止或是供电电压异常跳动），并依据显示器的电源状况产生对应的电源异常控制信号。换句话说，电源异常控制信号用以指示提供给显示器的电源是否发生异常。本发明实施例，以电源异常控制信号于显示器的电源正常时的电压位准大于显示器的电源异常时的电压位准为例。

开关晶体管14（第二开关晶体管）控制端亦接收对应的移位寄存器电路30所输出的栅极电压Vg，开关晶体管14的第一端（即端子pin_2）接收驱动电压，开关晶体管14的第二端电性连接节点A，亦即开关晶体管14的第二端电性连接互补式金氧半场效晶体管反相器12的N型晶体管的漏极与P型晶体管的漏极。于实务上，开关晶体管14为一种N型金氧半场效晶体管。

值得注意的是，放电控制电路1a中的开关晶体管14的第一端（即端子pin_2）与放电控制电路1b中的开关晶体管（未标号）的第一端（即端子pin_3）皆是用于接收驱动电压，但放电控制电路1a中的端子pin_2与放电控制电路1b中的端子pin_3于接收驱动电压的时序却是不相同的。一般来说，放电控制电路1a中的端子pin_2与放电控制电路1b中的端子pin_3会电性连接一个切换电路，以使端子pin_2与端子pin_3可以在不同时间点接收到驱动电压。由于切换电路已被本技术领域具有通常知识的人员所知悉，故不再特别赘述。

缓冲模块16的输入端电性连接于开关晶体管14的第二端、互补式金氧半场效晶体管反相器12的N型晶体管的漏极与P型晶体管的漏极之间的节点A，缓冲模块16的输出端电性连接对应的栅极线（于放电控制电路1a中，上述对应的栅极线即为栅极线GL_1）。更详细来说，此缓冲模块16还包括反相器160（第一反相器）与反相器162（第二反相器），反相器160的输入端电性连接节点A，反相器160的输出端电性连接反相器162的输入端，而反相器162的输出端电性连接对应的栅极线（即栅极线GL_1）。在实际的操作中，缓冲模块16用以缓冲节点A的电压位准，故本发明在此不加以限制缓冲模块16当中的反相器个数，于所属技术领域具有通常知识的人员可以依据所述多个像素所需的实际放电时间而自行设计出合理的反相器个数，且此反相器的个数可以为零或是任意一个偶数。

在实际的操作中，当本发明实施例的显示器的电源发生异常时，显示器中的所述多个放电控制电路1中的端子pin_1所接收到的电源异常控制信号的电压位准会由高电压位准转变为低电压位准。同一时间，栅极电压Vg与驱动电压（即端子pin_2所接收到的电压位准）亦转变为低电压位准。接着，所述多个放电控制电路1中的互补式金氧半场效晶体管反相器12会依据低电压位准的电源异常控制信号而导通当中的P型晶体管且截止当中的N型晶体管。同一时间，所述多个放电控制电路1中的开关晶体管14会因为低电压位准的栅极电压Vg而被截止。

借此，由于互补式金氧半场效晶体管反相器12中的P型晶体管导通的关系，使得所述多个放电控制电路1中的节点A的电压位准可视为第二电压位准V2，再经过反相器160与反相器162的两次反相转换后，将第二电压位准V2输出至所对应的栅极线，使得所述多条栅极线受到第二电压位准V2的驱动，而让显示面板2中的所述多个像素放电。换句话说，当本发明实施例的显示器的电源发生异常时，显示器中的所述多个放电控制电路1中的每一个互补式金氧半场效晶体管反相器12会依据电源异常控制信号将第二电压位准V2输出至所对应的栅极线，据以使得显示面板2中的所述多个像素放电。

另一方面，当本发明实施例的显示器的电源为正常时，显示器中的所述多个放电控制电路1中的端子pin_1所接收到的电源异常控制信号的电压位准会持续地在高电压位准，使得所述多个放电控制电路1中的互补式金氧半场效晶体管反相器12会依据高电压位准的电源异常控制信号而导通当中的N型晶体管且截止当中的P型晶体管。借此，由于互补式金氧半场效晶体管反相器12中的N型晶体管导通的关系，使得所述多个放电控制电路1中的节点A的电压位准会依据栅极电压Vg当下的电压位准，而选择性地将端子pin_2所接收到的驱动电压或第一电压位准V1输出至所对应的栅极线。

请参照图5，图5为根据图3的放电控制电路的波形图。此放电控制电路1的波形图是于5.46寸的WQHD显示器（2560×1440像素）的环境下的模拟状况，其中“2560”即为栅极线的条数。如图5所示，当显示器的电源发生异常时，电源异常控制信号的电压位准由高电压位准转变为低电压位准的延迟时间约为86毫微秒（nanosecond，nsec），节点A的电压位准由低电压位准转变为第二电压位准V2的延迟时间约为26毫微秒，栅极线由电源发生异常至输出第二电压位准V2的延迟时间约为254毫微秒。

借此，电源异常控制信号的电压位准由高电压位准转变为低电压位准的延迟时间、节点A的电压位准由低电压位准转变为第二电压位准V2的延迟时间以与栅极线由电源发生异常至输出第二电压位准V2的延迟时间皆明显地小于图3所示的现有的放电控制电路于对像素进行放电时所需花费的延迟时间。

（放电控制电路的另一实施例）

请参照图6，图6为根据本发明另一实施例的放电控制电路的电路示意图。如图6所示，本实施例的放电控制电路1’主要包括开关晶体管10、互补式金氧半场效晶体管反相器12、开关晶体管14、缓冲模块16以及反相器18。由于本实施例的放电控制电路1’的大部份的功能模块与前一实施例的放电控制电路1相同，故本实施例在此不再加以赘述其相同的功能模块的连接关系与运行方式。

与前一实施例的放电控制电路1不同的是，本实施例的放电控制电路1’还包括有反相器18（第三反相器），此反相器18的输入端电性连接开关晶体管14的第二端，反相器18的输出端电性连接于缓冲模块16、互补式金氧半场效晶体管反相器12的N型晶体管的漏极与P型晶体管的漏极之间的节点A。由于本实施例的放电控制电路1’于显示器的电源发生异常时的运行方式与前一实施例的放电控制电路1相同，故不再特别赘述。

值得注意的是，由于本实施例的放电控制电路1’设置有反相器18关系，使得本实施例的放电控制电路1’的端子pin_2所接收到的驱动电压的电压位准需反相于前一实施例的放电控制电路1的端子pin_2所接收到的驱动电压的电压位准，以使采用本实施例的放电控制电路1’的显示器于电源正常时，放电控制电路1’可以正常的运行。

（实施例的可能效果）

综上所述，本发明实施例提供一种显示器及其放电控制电路，此放电控制电路可以于显示器的电源发生异常时，将显示器中的栅极导通电压输出至对应的栅极线，据以使得显示面板中的所有像素可以进行放电。此外，由于本发明实施例的放电控制电路的电路架构的关系，使得本发明实施例的放电控制电路于进行放电时的电容负载低于现有的放电控制电路于进行放电时的电容负载，据以使得本发明实施例的放电控制电路于显示器的电源发生异常时可以较现有的放电控制电路更加快速地使显示面板中的所有像素放电，有效地解决显示器的电源发生异常时显示面板清黑速度过慢的问题，降低了显示面板损坏的机率，十分具有实用性。

虽然本发明以上述的实施例揭示如上，然而其并非用以限定本发明。在不脱离本发明的精神和范围内，所进行的变更与修饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参照所附的权利要求书。

Claims (8)

1.一种放电控制电路，其特征在于，用以控制一显示面板的一栅极线，该放电控制电路包括：

一第一开关晶体管，该第一开关晶体管的控制端接收一栅极电压，该第一开关晶体管的第一端接收一第一电压位准；以及

一互补式金氧半场效晶体管反相器，该互补式金氧半场效晶体管反相器的N型晶体管的源极电性连接该第一开关晶体管的第二端，该互补式金氧半场效晶体管反相器的P型晶体管的源极接收一第二电压位准，该互补式金氧半场效晶体管反相器的N型晶体管的栅极与P型晶体管的栅极接收一电源异常控制信号，该互补式金氧半场效晶体管反相器的N型晶体管的漏极与P型晶体管的漏极电性连接该栅极线；

其中，当该显示面板的电源发生异常时，该互补式金氧半场效晶体管反相器依据该电源异常控制信号将该第二电压位准输出至该栅极线，据以使得该显示面板中的像素放电。

2.根据权利要求1所述的放电控制电路，其特征在于，该放电控制电路还包括：

一第二开关晶体管，该第二开关晶体管的控制端接收该栅极电压，该第二开关晶体管的第一端接收一驱动电压，该第二开关晶体管的第二端电性连接该互补式金氧半场效晶体管反相器的N型晶体管的漏极与P型晶体管的漏极；以及

一缓冲模块，该缓冲模块的输入端电性连接该第二开关晶体管的第二端、该互补式金氧半场效晶体管反相器的N型晶体管的漏极与P型晶体管的漏极之间的一节点，该缓冲模块的输出端电性连接该栅极线，该缓冲模块用以缓冲该节点的电压位准。

3.根据权利要求2所述的放电控制电路，其特征在于，该缓冲模块还包括：

一第一反相器，该第一反相器的输入端电性连接该节点；以及

一第二反相器，该第二反相器的输入端电性连接该第一反相器的输出端，该第二反相器的输出端电性连接该栅极线。

4.根据权利要求2所述的放电控制电路，其特征在于，该放电控制电路还包括一第三反相器，该第三反相器的输入端电性连接该第二开关晶体管的第二端，该第三反相器的输出端电性连接该节点。

5.一种显示器，其特征在于，包括：

一显示面板，具有多个像素与多条栅极线，该些像素以矩阵方式排列并分别电性连接该些栅极线其中之一；

一栅极驱动器，电性连接该些栅极线，用以对该些栅极线提供一栅极电压；以及

多个放电控制电路，该些放电控制电路用以分别控制该些栅极线其中之一，每一该放电控制电路包括：

一第一开关晶体管，该第一开关晶体管的控制端接收该栅极电压，该第一开关晶体管的第一端接收一第一电压位准；以及

一第一互补式金氧半场效晶体管反相器，该第一互补式金氧半场效晶体管反相器的N型晶体管的源极电性连接该第一开关晶体管的第二端，该第一互补式金氧半场效晶体管反相器的P型晶体管的源极接收一第二电压位准，该第一互补式金氧半场效晶体管反相器的N型晶体管的栅极与P型晶体管的栅极接收一电源异常控制信号，该第一互补式金氧半场效晶体管反相器的N型晶体管的漏极与P型晶体管的漏极电性连接对应的该栅极线；

其中，当该显示器的电源发生异常时，该些放电控制电路中的每一该第一互补式金氧半场效晶体管反相器依据该电源异常控制信号将该第二电压位准输出至所对应的该栅极线，据以使得该些像素放电。

6.根据权利要求5所述的显示器，其特征在于，每一该放电控制电路还包括：

一第二开关晶体管，该第二开关晶体管的控制端接收该栅极电压，该第二开关晶体管的第一端接收一驱动电压，该第二开关晶体管的第二端电性连接该第一互补式金氧半场效晶体管反相器的N型晶体管的漏极与P型晶体管的漏极；以及

一缓冲模块，该缓冲模块的输入端电性连接该第二开关晶体管的第二端、该第一互补式金氧半场效晶体管反相器的N型晶体管的漏极与P型晶体管的漏极之间的一节点，该缓冲模块的输出端电性连接该栅极线，该缓冲模块用以缓冲该节点的电压位准。

7.根据权利要求6所述的显示器，其特征在于，该缓冲模块还包括：

一第一反相器，该第一反相器的输入端电性连接该节点；以及

一第二反相器，该第二反相器的输入端电性连接该第一反相器的输出端，该第二反相器的输出端电性连接该栅极线。

8.根据权利要求6所述的显示器，其特征在于，该放电控制电路还包括一第三反相器，该第三反相器的输入端电性连接该第二开关晶体管的第二端，该第三反相器的输出端电性连接该节点。