CN103093733A - 液晶面板驱动电路及液晶显示装置 - Google Patents

Abstract

本发明公开了一种液晶面板驱动电路及液晶显示装置，用以解决现有的驱动电路功耗较大的问题。该驱动电路包括一个以上数据选择器；任一数据选择器的输出端连接至液晶面板的一条数据线，数据选择器的两个输入端分别连接至源极驱动器相邻的两个输出端，其中一个源极驱动器的输出端输出正极性缓存中的数据，另一个源极驱动器的输出端输出负极性缓存中的数据，数据选择器的控制端连接至时序控制器的输出端；液晶面板中属于同一行的任一像素电极连接至与该像素电极相邻的两条数据线中位于该像素电极同一侧的数据线，且相邻两行像素电极中位于同一列的两个像素电极分别连接至与该列像素电极相邻的两条数据线中位于该列像素电极不同侧的数据线。

Description

液晶面板驱动电路及液晶显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种液晶面板驱动电路及液晶显示装置。

背景技术

薄膜晶体管液晶显示装置（Thin Film Transistor-Liquid Crystal Display，简称TFT-LCD）是目前使用最为广泛的平板显示器之一。TFT-LCD的液晶面板一般包括衬底基板、设置在衬底基站上以矩阵形式排列的像素电极、设置在各像素电极行列之间的数据线（Data Line）和扫描线（Gate Line），其中数据线与源极驱动器相连，扫描线与栅极驱动器相连，通常情况下一条数据线对应控制一列像素电极、一条扫描线对应控制一行像素电极。每个像素电极通过一TFT开关元件与数据线和扫描线相连接，具体地，像素电极与TFT开关元件的源极相连接，TFT开关元件的漏极连接在对应的数据线上，TFT开关元件的栅极连接在对应的扫描线上。

在TFT-LCD显示中，为了延长液晶的使用寿命，液晶面板的像素阵列采用了极性反转的方式，主要包括点反转（Dot Inversion）、2行反转（2Line）、1+2行反转（1+2Line）。具体地，如附图1所示为点反转的方式，所谓点反转即为相邻亚像素的像素电极的极性相反；如附图2所示为2行反转的方式，所谓2行反转即为每两行间像素电极的极性相反，如附图2中所示同一列中1、2行与3、4行的像素电极极性相反；如附图3所示为1+2行反转的方式，所谓1+2行反转即为除第一行像素电极外，其余的像素电极每两行间像素电极的极性相反，如附图3中所示同一列中除首行外，2、3行的像素电极的极性与4、5行的像素电极的极性相反。

采用现有的像素反转方式，源极驱动器需要控制数据线上的电平频繁在正电平和负电平之间变化，其中，在控制数据线从正电平跳变到负电平的时候，源极驱动器需要进行放电，而在控制数据线从负电平跳变到正电平的时候，源极驱动器需要进行充电，这就使得源极驱动器的功耗较大。

发明内容

本发明提供一种液晶面板驱动电路及液晶显示装置，用以解决现有的驱动电路功耗较大的问题。

本发明实施例提供的具体技术方案如下：

一种液晶面板驱动电路，包括源极驱动器、栅极驱动器和时序控制器，还包括一个以上数据选择器；

任一所述数据选择器的输出端连接至液晶面板的一条数据线，所述数据选择器的两个输入端分别连接至源极驱动器相邻的两个输出端，其中一个源极驱动器的输出端输出正极性缓存中的数据，另一个源极驱动器的输出端输出负极性缓存中的数据，所述数据选择器的控制端连接至所述时序控制器的输出端；

所述液晶面板中属于同一行的任一像素电极连接至与所述像素电极相邻的两条数据线中位于所述像素电极同一侧的数据线，且相邻两行像素电极中位于同一列的两个像素电极分别连接至与该列像素电极相邻的两条数据线中位于该列像素电极不同侧的数据线。

较佳地，所述数据选择器包括第一电子开关和第二电子开关；

所述第一电子开关的控制端连接至所述时序控制器的输出端，所述第一电子开关的输入端连接至所述源极驱动器中用于输出正极性缓存中的数据的输出端，所述第一电子开关的输出端连接至所述数据线；

所述第二电子开关的控制端连接至所述时序控制器的输出端，所述第二电子开关的输入端连接至所述源极驱动器中用于输出负极性缓存中的数据的输出端，所述第二电子开关的输出端连接至所述数据线。

较佳地，所述第一电子开关为N型金属氧化物半导体NMOS管，所述第二电子开关为P型金属氧化物半导体PMOS管。

较佳地，所述时序控制器输出的信号为帧反转信号，所述帧反转信号为高电平时，所述第一电子开关导通，所述第二电子开关截止；所述帧反转信号为低电平时，所述第一电子开关截止，所述第二电子开关导通。

较佳地，所述数据选择器的个数与液晶面板中设置的数据线的条数相同。

较佳地，所述液晶面板包括N条数据线，第1条数据线连接第1列像素电极中的奇数行，第N条数据线连接第N-1列像素电极中的偶数行，第n条数据线连接第n列像素电极中的奇数行和第n-1列像素电极中的偶数行，其中n、N为正整数，且1<n<N；

或者，

所述液晶面板包括N条数据线，第1条数据线连接第1列像素电极中的偶数行，第N条数据线连接第N-1列像素电极中的奇数行，第n条数据线连接第n列像素电极中的偶数行和第n-1列像素电极中的奇数行，其中，n、N为正整数，且1<n<N。

一种液晶显示装置，包括上述的液晶面板驱动电路。

基于上述技术方案，本发明实施例中，通过在液晶面板驱动电路中设置一个以上的数据选择器，任一数据选择器的输出端连接至液晶面板的一条数据线，数据选择器的两个输入端分别连接至源极驱动器相邻的两个输出端，其中一个源极驱动器的输出端输出正极性缓存终端的数据，另一个源极驱动器的输出端输出负极性缓存中的数据，该数据选择器的控制端连接至时序控制器的输出端，且该液晶面板中属于同一行的任一像素电极连接至与该像素电极相邻的两条数据线中位于该像素电极同一侧的数据线，且相邻两行像素电极中位于同一列的两个像素电极分别连接至与该列像素电极相邻的两条数据线中位于该列像素电极不同侧的数据线，从而使得在时序控制器的控制下选择控制器选择输出正极性或负极性缓存中的数据，能够通过数据选择器选择输出至数据线上的数据的极性，且由于在一条数据线连接的各像素电极输入极性相同的信号，且在相邻的两条数据线连接各像素电极中输入极性相反的信号，避免了同一数据线上连接的像素电极的极性不同，所导致的数据线上的电平频繁在正电平和负电平之间变化，降低了源极驱动器的功耗。

附图说明

图1为现有的第一种像素电极阵列连接方式；

图2为现有的第二种像素电极阵列连接方式；

图3为现有的第三种像素电极阵列连接方式；

图4为本发明实施例中液晶面板驱动电路的结构示意图；

图5为本发明实施例中另一液晶面板驱动电路的结构示意图；

图6为本发明实施例中数据选择器的结构示意图；

图7为本发明实施例中数据选择器的具体实现结构示意图。

具体实施方式

为了避免现有的驱动电路中像素电极采用像素反转的方式，使得同一数据线上连接的像素电极的极性不同，导致源极驱动器需要控制同一数据线上的电平频繁在正电平和负电平之间变化，造成功耗较大的问题，本发明实施例中提供了一种液晶面板驱动电路。

下面结合附图对本发明优选的实施方式进行详细说明。

如附图4所示，本发明实施例中提供的液晶面板驱动电路中，除包括源极驱动器401、栅极驱动器402和时序控制器403外，还包括一个以上数据选择器（MC）404。

其中，任意一个数据选择器404的输出端连接至液晶面板的一条数据线405，数据选择器404的输入端分别连接至源极驱动器401相邻的两个输出端，其中一个源极驱动器401的输出端输出正极性缓存中的数据，另一个源极驱动器401的输出端输出负极性缓存中的数据。

其中，数据选择器404的控制端连接至时序控制器（Timing Controller，T-con）403的输出端。

相应地，在液晶面板各像素电极406行列之间设置有数据线405和扫描线407，其中，液晶面板中属于同一行的任一像素电极406连接至与该像素电极406相邻的两条数据线405中位于该像素电极406同一侧的数据线，且相邻两行像素电极406中位于同一列的两个像素电极406分别连接至与该列像素电极相邻的两条数据线405中位于该列像素电极不同侧的数据线。

例如，液晶面板中属于同一行的每个像素电极连接至与像素电极自身相邻的两条数据线中左侧（或右侧）的一条数据线，如附图4所示，第一行像素电极中的每个像素电极连接至与该像素电极自身相邻的两条数据线中左侧的数据线，第二行像素电极中的每个像素电极连接至与该像素电极自身相邻的两条数据线中右侧的数据线。

又例如，相邻两行像素电极中位于同一列的两个像素电极中，其中一个像素电极连接与该列像素电极相邻的两条数据线中位于该列像素电极左侧的数据线，另一个像素电极连接与该列像素电极相邻的两条数据线中位于该列像素电极右侧的数据线。

在一个具体实现中，液晶面板包括N条数据线，第1条数据线连接第1列像素电极中的奇数行，第N条数据线连接第N-1列像素电极中的偶数行，第n条数据线连接第n列像素电极中的奇数行和第n-1列像素电极中的偶数行，其中n、N为正整数，且1<n<N。

例如，参见附图4所示，假设液晶面板包括7条数据线，从左边数起第1条数据线连接第1列像素电极中的奇数行（即1、3行），第7条数据线连接第6列像素电极中的偶数行（即2、4行），第2条数据线连接第1列像素电极中的偶数行（即2、4行）和第2列像素电极中的奇数行（即1、3行），第3条数据线连接第2列像素电极的偶数行（即2、4行）和第3列像素电极中的奇数行（即1、3行），第4条数据线连接第3列像素电极中的偶数行（即2、4行）和第4列像素电极中的奇数行（即1、3行），第5条数据线连接第4列像素电极中的偶数行（即2、4行）和第5列像素电极中的奇数行（即1、3行），第6条数据线连接第5列像素电极中的偶数行（即2、4行）和第6列像素电极中的奇数行（即1、3行）。

在另一个具体实现中，液晶面板包括N条数据线，第1条数据线连接第1列像素电极中的偶数行，第N条数据线连接第N-1列像素电极中的奇数行，第n条数据线连接第n列像素电极中的偶数行和第n-1列像素电极中的奇数行，其中，n、N为正整数，且1<n<N。

例如，参见附图5所示，假设液晶面板包括7条数据线，从左边数起第1条数据线连接第1列像素电极中的偶数行（即2、4行），第7条数据线连接第6列像素电极中的奇数行（即1、3行），第2条数据线连接1列像素电极中的奇数行（即1、3行）和第2列像素电极中的偶数行（即2、4行），第3条数据线连接第2列像素电极中的奇数行（即1、3行）和第3列像素电极中的偶数行（即2、4行），第4条数据线连接第3列像素电极中的奇数行（即1、3行）和第4列像素电极中的偶数行（即2、4行），第5条数据线连接第4列像素电极中的奇数行（即1、3行）和第5列像素电极中的偶数行（即2、4行），第6条数据线连接第5列像素电极中的奇数行（即1、3行）和第6列像素电极中的偶数行（即2、4行）。

其中，数据选择器（MC）404的两个输入端分别连接源极驱动器相邻的两个输出端，一个输出端输出正极性缓存中的数据，另一个输出端输出负极性缓存中的数据。优选地，数据选择器404的个数与液晶面板中设置的数据线405的条数相同。即每条数据线对应连接一个数据选择器的输出端，源极驱动器中除了位于边缘的两个输出端外，每个输出端连接至相邻的两个数据选择器。

例如，如附图4中所示，源极驱动器中的输出端1-输出端8中，位于边缘的输出端1和输出端8分别连接至一个数据选择器，位于中间的输出端2-7中，每个输出端连接至两个数据选择器，以输出端2为例，输出端2分别连接至相邻的第一个数据选择器和第二个数据选择器，即第一个数据选择器的输入端分别连接源极驱动器的输出端1和输出端2，第二数据选择器的输入端分别连接源极驱动器的输出端2和输出端3。

本发明实施例中，数据选择器的具体实现可以有多种方式，只要能够通过时序控制器输出的帧反转信号控制输出源极驱动器正极性缓存中的数据或负极性缓存中的数据至数据线上即可。

在一个具体实现中，如附图6所示，数据选择器404由第一电子开关501和第二电子开关502组成，其中，第一电子开关501的控制端5011连接至时序控制器的输出端，第一电子开关501的输入端5012连接至源极驱动器中用于输出正极性缓存中的数据的输出端，第一电子开关501的输出端5013连接至数据线405；第二电子开关502的控制端5021连接至时序控制器的输出端，第二电子开关502的输入端5022连接至源极驱动器中用于输出负极性缓存中的数据的输出端，第二电子开关502的输出端5023连接至数据线405。

具体地，时序控制器输出的信号为帧反转信号（POL），帧反转信号为高电平时，第一电子开关501导通，第二电子开关502截止，由第一电子开关501输出正极性缓存中的数据至连接的数据线；帧反转信号为低电平时，第一电子开关501截止，第二电子开关502导通，由第二电子开关502输出负极性缓存中的数据至数据线405，即由时序控制器输出的帧反转信号控制数据选择器输出正极性缓存中的数据或负极性缓存中的数据。

优选地，该具体实现中第一电子开关采用N型金属氧化物半导体（NegativeChannel Metal-Oxide-Semiconductor，NMOS）管，第二电子开关采用P型金属氧化物半导体（Positive Channel Metal-Oxide-Semiconductor，PMOS）管，如附图7所示，即NMOS管的栅极连接至时序控制器的输出端，NMOS管的源极连接至源极驱动器中用于输出正极性缓存中的数据的输出端，NMOS管的漏极连接至一数据线；PMOS管的栅极连接至时序控制器的输出端，PMOS管的源极连接源极驱动器中用于输出负极性缓存中的数据的输出端，PMOS管的漏极连接至一数据线。

该优选的实现方式中，由时序控制器输出的帧反转信号控制数据选择器中PMOS管和NMOS管的导通和截止，在时序控制器输出的帧反转信号为高电平时，NMOS管导通，PMOS管截止，由NMOS管输出正极性缓存中的数据至数据线；在时序控制器输出的帧反转信号为低电平时，NMOS管截止，PMOS管导通，由PMOS管输出负极性缓存中的数据至数据线。

基于同一发明构思，本发明实施例中还提供了一种液晶显示装置，该液晶显示装置包括上述的液晶面板驱动电路，其具体实施可参见上述液晶面板驱动电路的具体实施，重复之处不再赘述。

基于上述技术方案，本发明实施例中，通过在液晶面板驱动电路中设置一个以上的数据选择器，任一数据选择器的输出端连接至液晶面板的一条数据线，数据选择器的两个输入端分别连接至源极驱动器相邻的两个输出端，其中一个源极驱动器的输出端输出正极性缓存终端的数据，另一个源极驱动器的输出端输出负极性缓存中的数据，该数据选择器的控制端连接至时序控制器的输出端，且该液晶面板中属于同一行的任一像素电极连接至与该像素电极相邻的两条数据线中位于该像素电极同一侧的数据线，且相邻两行像素电极中位于同一列的两个像素电极分别连接至与该列像素电极相邻的两条数据线中位于该列像素电极不同侧的数据线，从而使得在时序控制器的控制下选择控制器选择输出正极性或负极性缓存中的数据，能够通过数据选择器选择输出至数据线上的数据的极性，且由于在一条数据线连接的各像素电极输入极性相同的信号，且在相邻的两条数据线连接各像素电极中输入极性相反的信号，避免了同一数据线上连接的像素电极的极性不同，所导致的数据线上的电平频繁在正电平和负电平之间变化，降低了源极驱动器的功耗。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种液晶面板驱动电路，包括源极驱动器、栅极驱动器和时序控制器，其特征在于，还包括一个以上数据选择器；

任一所述数据选择器的输出端连接至液晶面板的一条数据线，所述数据选择器的两个输入端分别连接至源极驱动器相邻的两个输出端，其中一个源极驱动器的输出端输出正极性缓存中的数据，另一个源极驱动器的输出端输出负极性缓存中的数据，所述数据选择器的控制端连接至所述时序控制器的输出端；

所述液晶面板中属于同一行的任一像素电极连接至与所述像素电极相邻的两条数据线中位于所述像素电极同一侧的数据线，且相邻两行像素电极中位于同一列的两个像素电极分别连接至与该列像素电极相邻的两条数据线中位于该列像素电极不同侧的数据线。

2.如权利要求1所述的驱动电路，其特征在于，所述数据选择器包括第一电子开关和第二电子开关；

所述第一电子开关的控制端连接至所述时序控制器的输出端，所述第一电子开关的输入端连接至所述源极驱动器中用于输出正极性缓存中的数据的输出端，所述第一电子开关的输出端连接至所述数据线；

所述第二电子开关的控制端连接至所述时序控制器的输出端，所述第二电子开关的输入端连接至所述源极驱动器中用于输出负极性缓存中的数据的输出端，所述第二电子开关的输出端连接至所述数据线。

3.如权利要求2所述的驱动电路，其特征在于，所述第一电子开关为N型金属氧化物半导体NMOS管，所述第二电子开关为P型金属氧化物半导体PMOS管。

4.如权利要求3所述的驱动电路，其特征在于，所述时序控制器输出的信号为帧反转信号，所述帧反转信号为高电平时，所述第一电子开关导通，所述第二电子开关截止；所述帧反转信号为低电平时，所述第一电子开关截止，所述第二电子开关导通。

5.如权利要求1-4任一项所述的驱动电路，其特征在于，所述数据选择器的个数与液晶面板中设置的数据线的条数相同。

6.如权利要求1所述的驱动电路，其特征在于，所述液晶面板包括N条数据线，第1条数据线连接第1列像素电极中的奇数行，第N条数据线连接第N-1列像素电极中的偶数行，第n条数据线连接第n列像素电极中的奇数行和第n-1列像素电极中的偶数行，其中n、N为正整数，且1<n<N；

或者，

所述液晶面板包括N条数据线，第1条数据线连接第1列像素电极中的偶数行，第N条数据线连接第N-1列像素电极中的奇数行，第n条数据线连接第n列像素电极中的偶数行和第n-1列像素电极中的奇数行，其中，n、N为正整数，且1<n<N。

7.一种液晶显示装置，其特征在于，包括权利要求1-6任一项所述的液晶面板驱动电路。

Images