WO2015109712A1 - 数据驱动电路、显示装置及其驱动方法 - Google Patents

数据驱动电路、显示装置及其驱动方法 Download PDF

Info

Publication number
WO2015109712A1
WO2015109712A1 PCT/CN2014/078708 CN2014078708W WO2015109712A1 WO 2015109712 A1 WO2015109712 A1 WO 2015109712A1 CN 2014078708 W CN2014078708 W CN 2014078708W WO 2015109712 A1 WO2015109712 A1 WO 2015109712A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
switch unit
control terminal
signal
unit
Prior art date
Application number
PCT/CN2014/078708
Other languages
English (en)
French (fr)
Inventor
韩承佑
张元波
严允晟
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US14/423,006 priority Critical patent/US9842552B2/en
Publication of WO2015109712A1 publication Critical patent/WO2015109712A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Definitions

  • Embodiments of the present disclosure relate to a data driving circuit, a display device, and a driving method thereof. Background technique
  • Figure 1 is a plan view of the pixel unit on the array substrate of the TFS (New ADS) mode
  • Figure 2 is a simplified view of Figure 1.
  • the gate lines and the data lines are arranged on the array substrate, and one gate line (Sn) and two data lines (Ml and M2 or M3 and M4 in the figure), that is, 1G2D structure, are formed.
  • Sn gate line
  • Ml and M2 or M3 and M4 in the figure that is, 1G2D structure
  • One driving method is that the data driving IC respectively supplies data signals of equal power and opposite polarity to two data lines of one pixel sub-unit to drive the pixel electrodes for display.
  • a data driving IC as shown in FIG. 3, includes a plurality of control terminals 10, each of which provides data signals to corresponding data lines (M1, M2, M3, M4, ..., Mn, Mn+1), thus The data driving IC requires a large number of control terminals, which is disadvantageous for miniaturization of the display device and high equipment cost. Summary of the invention
  • Embodiments of the present disclosure provide a data driving circuit, a display device, and a driving method thereof, where the data driving circuit can reduce the number of control terminals of the driving IC.
  • a data driving circuit includes a plurality of driving units, wherein each driving unit includes: a first switching unit, a second switching unit, a third switching unit, and a fourth switching unit; wherein each of the switching units includes a first input end , a second input end and an output end;
  • first data control end is respectively connected to the first input end of the first switch unit and the second switch unit
  • second data control end is respectively connected with the third switch unit and the fourth Connecting the first input end of the switch unit
  • the output of each switching unit is the output of the drive circuit.
  • the first switching unit, the second switching unit, the third switching unit, and the fourth switching unit are thin film transistors.
  • the data signal output from the switching unit connected to the first switching control terminal and the data signal output from the switching unit connected to the second switching control terminal are of opposite polarities.
  • the second switching unit and the third switching unit are adjacent, and the second switching unit and the third switching unit are both connected to the first switching control terminal or the second switching control terminal.
  • the second switching unit and the third switching unit are adjacent, and the second switching unit and the third switching unit are respectively connected to the first switching control terminal and the second switching control terminal.
  • At least one embodiment of the present disclosure provides a display device including an array substrate and a data driving circuit according to any one of the embodiments of the present disclosure, wherein a plurality of gate lines and a plurality of data are disposed on the array substrate.
  • the line forms a plurality of pixel sub-units, wherein one pixel sub-unit corresponds to one gate line and two data lines; the output ends of the four switch units of the data driving circuit are respectively adjacent to two pixel units adjacent to the array substrate
  • the four data lines are connected, and the output ends of the two switch units connected to the same data control end are respectively connected to two data lines in one pixel subunit on the array substrate, and the data lines are supplied to the data lines.
  • the display device further includes: a timing controller that supplies a polarity control signal of the data signal to the data driving circuit.
  • An embodiment of the present disclosure provides a driving method of a display device, including:
  • the data control terminal provides a driving signal to the switching unit connected thereto;
  • the first switching control terminal provides an opening signal to the switching unit connected thereto such that the output end of the switching unit supplies a data signal to the data line connected thereto;
  • the second switching control terminal provides an open signal to the switching unit connected thereto such that the output of the switching unit provides a data signal to the data line connected thereto.
  • the first conversion control terminal provides an on signal and a second The switching control terminal provides the power of the turn-on signal with the same polarity, so that the data signal output by the switching unit connected to the first switching control terminal and the data signal output by the switching unit connected to the second switching control terminal are of opposite polarity .
  • the timing controller provides a polarity control signal of the data signal to the data driving circuit.
  • Embodiments of the present disclosure provide a data driving circuit, a display device, and a driving method thereof, wherein a data control end of the data driving circuit is respectively connected to a first input end of two switching units, and a first switching control terminal a second input end of the one switching unit is connected; a second conversion control end is connected to the second input end of the other switching unit; and one data control can be made by controlling the first switching control end and the second switching control end
  • the output of two data signals at the terminal reduces the number of data control terminals, which facilitates the miniaturization of the data driving IC and reduces the production cost.
  • 1 is a plan view of a pixel unit of an array substrate of a TFS mode
  • Figure 2 is a simplified view of the pixel unit shown in Figure 1;
  • FIG. 3 is a schematic diagram of a data driving IC on an array substrate in a TFS mode
  • FIG. 4 is a schematic diagram of a data driving circuit according to an embodiment of the present disclosure
  • FIG. 5 is a schematic diagram of another data driving circuit according to an embodiment of the present disclosure.
  • FIG. 6 is a schematic diagram of a driving method of an array substrate according to an embodiment of the present disclosure.
  • FIG. 7 is a schematic diagram of another driving method of an array substrate according to an embodiment of the present disclosure. detailed description
  • At least one embodiment of the present disclosure provides a data driving circuit including a plurality of driving units, wherein each driving unit includes:
  • each of the switching units includes a first input end, a second input end, and an output end;
  • first data control end is respectively connected to the first input end of the first switch unit and the second switch unit
  • second data control end is respectively connected with the third switch unit and the fourth Connecting the first input end of the switch unit
  • the output of each switching unit is the output of the data driving circuit.
  • the switch unit may be any switch having a first input end, a second input end, and an output end.
  • the switch unit is a thin film transistor as an example for detailed description.
  • a data driving circuit according to some embodiments of the present disclosure may be used for a data driving IC of an array substrate, and an output terminal of the driving circuit is connected to a data line of the array substrate to supply a data signal to the data line.
  • a data driving circuit according to an embodiment of the present disclosure includes a plurality of driving units, each of which includes a first switching unit, a second switching unit, a third switching unit, and a fourth switching unit, and each driving unit includes four output ends , providing data signals to the data lines separately. For example, two data lines connected to one data control terminal and two data lines connected to one sub-pixel respectively provide data signals.
  • the data driving circuit correspondingly drives the four data lines M1, M2, M3, and M4 as an example for detailed description.
  • the data driving circuit shown in FIG. 4 includes two data control terminals 10, wherein one data control terminal 10 is respectively connected to the first input end of the first thin film transistor 101 and the first input end of the second thin film transistor 201, and the other data.
  • the control terminal 10 is connected to the first input terminals of the third thin film transistor 301 and the fourth thin film transistor 401, respectively.
  • the control terminal 21 is connected to the second input terminals of the first thin film transistor 101 and the fourth thin film transistor 401, respectively, and the second conversion control terminal 22 is connected to the first input terminals of the second thin film transistor 201 and the third thin film transistor 301. Then, when the data control terminal 10 simultaneously supplies the data signals to the first thin film transistor 101 and the second thin film transistor 201, if the first conversion control terminal 21 supplies the turn-on signal to the first thin film transistor 101, the first thin film transistor 101 is turned on. The data signal is supplied to the data line M1; if the second conversion control terminal 22 supplies the turn-on signal to the second thin film transistor 201, the second thin film transistor 201 is turned on to supply the data signal to the data line M2.
  • a data driving circuit includes a plurality of driving units, each of which supplies a data signal to a corresponding data line in the above manner.
  • the switching unit is a thin film transistor
  • the thin film transistor generally includes a gate, a source, and a drain.
  • the data control terminal and the source of the thin film transistor in the embodiment of the present disclosure. (The first input terminal) is connected, and the first conversion control terminal or the second conversion control terminal is connected to the gate (second input terminal) of the thin film transistor, and the drain is the output terminal of the thin film transistor.
  • the source is extremely The output of the thin film transistor.
  • At least one embodiment of the present disclosure provides a data driving circuit including a plurality of driving units, each driving unit including: a first switching unit, a second switching unit, a third switching unit, and a fourth switching unit, wherein each The switch unit has a first input end, a second input end and an output end; the first data control end and the second data control end, wherein the first data control end and the first input unit and the first input unit of the second switch unit respectively End connection, the second data control end is respectively connected to the first input end of the third switch unit and the fourth switch unit; the first conversion control end is connected to the second input end of the first switch unit connected to the first data control end Connected to and connected to a second input end of the third switch unit connected to the second data control end; the second conversion control end, and the second switch unit connected to the first data control end a second input end of the element is connected to and connected to a second input end of the fourth switch unit connected to the second data control end; an output end of each switch unit is an output end of the drive circuit; and
  • the drive circuit can One of the data lines of the pixel subunit provides a data signal; if the second conversion control terminal provides an on signal to the second input of the switch unit connected thereto, the drive circuit can provide another data in the pixel subunit The line provides a data signal. In this way, a data control terminal can provide data signals to two data lines respectively, which reduces the number of data control terminals, facilitates miniaturization of the data driving IC, and reduces production costs.
  • the data driving circuit can provide data signals of opposite polarities to two data lines of the same pixel sub-unit through a data control end, and can also provide data signals of the same polarity.
  • the data signal output by the switching unit connected to the first switching control terminal and the data signal output by the switching unit connected to the second switching control terminal are of opposite polarity.
  • the data signal output from the first thin film transistor 101 connected to the first conversion control terminal 21 and the data signal output from the second thin film transistor 201 connected to the second conversion control terminal 22 are equal in polarity. in contrast.
  • the data signal output from the fourth thin film transistor 401 connected to the first conversion control terminal 21 and the data signal output from the third thin film transistor 301 connected to the second conversion control terminal 22 are of opposite polarities.
  • the second switch unit and the third switch unit are adjacent, and the second switch unit and the third switch unit are both connected to the first switch control terminal or the second switch control terminal. . That is, as shown in FIG. 4, the second thin film transistor 201 and the third thin film transistor 301 are adjacent, and the second thin film transistor 201 and the third thin film transistor 301 are both connected to the second conversion control terminal 22. Then, the electric quantities of the data signals outputted by the second thin film transistor 201 and the third thin film transistor 301 are equal in polarity.
  • the second thin film transistor 201 and the third thin film transistor 301 may also be connected to the first conversion control terminal 21, in this paper.
  • the second switch unit and the third switch unit are adjacent, and the second switch unit and the third switch unit are respectively connected to the first switch control end and the second switch control end.
  • the second thin film transistor 201 and the third thin film transistor 301 are adjacent to each other, and the second thin film transistor 201 and the third thin film transistor 301 are respectively connected to the first conversion control terminal 21 and the second conversion control terminal 22, Then, the polarities of the data signals output by the second thin film transistor 201 and the third thin film transistor 301 are opposite.
  • the second thin film transistor 201 is connected to the second conversion control terminal 22, and the third thin film transistor 301 is connected to the first conversion control terminal 21.
  • the second thin film transistor 201 may also be connected to the first conversion control terminal 21, and the third thin film transistor 301 is connected to the second conversion control terminal 22.
  • the first thin film transistor 101 is connected to the second conversion control terminal 22, and the fourth thin film transistor 401 is connected to the first conversion control terminal 21.
  • At least one embodiment of the present disclosure provides a display device including an array substrate and any of the data driving circuits according to the above embodiments of the present disclosure, a plurality of gate lines and a plurality of strips disposed on the array substrate
  • the data line defines a plurality of pixel sub-units, wherein one pixel sub-unit corresponds to one gate line and two data lines; the output ends of the four switch units of the data driving circuit are respectively adjacent to two pixels adjacent to the array substrate
  • the four data lines of the unit are connected, and the output ends of the two switch units connected to the same data control end are respectively connected to two data lines in one pixel subunit on the array substrate, and the data lines are supplied to the data lines.
  • the output ends of the two switch units controlled by the same data control terminal are respectively connected to two data lines in the same pixel subunit on the array substrate, to the
  • the data line provides a data signal, that is, one pixel sub-unit on the array substrate supplies voltage signals to the pixel electrodes of the same pixel unit through the two data lines.
  • the array substrate may be an array substrate of a liquid crystal display for forming a TFS mode.
  • one data control terminal 10 of the data driving circuit respectively controls two output terminals (for example, corresponding to M1 and M2), and the two output terminals are respectively in a pixel subunit on the array substrate.
  • Two data lines are connected, and when the data control terminal supplies a data signal to the first input end of the switch unit, if the first switch control terminal provides an open signal to the second input end of the first switch unit, the drive circuit can Pixel subunit One of the data lines provides a data signal; if the second switching control terminal provides an on signal to the second input of the second switching unit, the driving circuit can provide the opposite polarity data signal to the other of the one of the pixel subunits .
  • a data control terminal can provide data signals to two data lines respectively, which reduces the number of data control terminals, which is advantageous for miniaturization of the data driving IC and reduction of production cost.
  • the display device further includes: a timing controller, wherein the timing controller provides a polarity control signal of the data signal to the data driving circuit.
  • the timing controller is the core device for driving the liquid crystal panel, and its main function is to provide necessary for the gate driver and the source driver in the TFT-LCD (Thin Film Transistor-Liquid Crystal Display). Timing control signal. It converts the LVDS (Low Voltage Differential Signaling) signal sent from the front end into a MINI-LVDS signal, and drives the liquid crystal panel by outputting the corresponding timing control signal to display the corresponding pixel voltage for each pixel.
  • LVDS Low Voltage Differential Signaling
  • the four main control signals output by the timing controller are STV, CPV, TP, and POL signals, respectively, wherein the POL signal is a polarity inversion signal for controlling the pixel voltage, that is, the timing controller can also be used to drive the IC through the timing controller in the embodiment of the present disclosure.
  • a polarity inversion signal is provided to provide a data signal of opposite polarity to the data line through the first switching control terminal and the second switching control terminal.
  • At least one embodiment of the present disclosure provides a driving method of the above display device, including:
  • the first switching control terminal provides an opening signal to the switching unit connected thereto such that the output end of the switching unit provides a data signal to the data line connected thereto;
  • the second switching control terminal provides an open signal to the switching unit connected thereto such that the output of the switching unit provides a data signal to the data line connected thereto.
  • the first switching control end and the second switching control end may simultaneously provide an opening signal to the switching unit connected thereto, so that the output end of the switching unit provides a data signal to the data line connected thereto.
  • the connected switching unit provides an on signal such that the output of the switching unit provides a data signal to the data line to which it is connected.
  • the driving signal of the data driving circuit shown in Fig. 6 is that the driving circuit shown in Fig. 4 simultaneously supplies an opening signal to the switching unit connected thereto at the first switching control end and the second switching control terminal in the scanning time interval.
  • the data control terminal 10 supplies a driving signal to the first thin film transistor 101 and the second thin film transistor 201 connected thereto, and then in the first scan time sub-interval t1, the first conversion control terminal 21 provides an on signal to the first thin film transistor 101 connected thereto, and the first thin film transistor outputs a corresponding data signal to M1.
  • the second conversion control terminal 22 supplies an on signal to the second thin film transistor 201 connected thereto, and the second thin film transistor outputs a corresponding data signal to M2. It should be noted that, in the figure, the first conversion control terminal and the second conversion control terminal respectively output a high level signal as an open signal.
  • the data control terminal 10 provides an ON signal to the third thin film transistor and the fourth thin film transistor connected thereto, and the present disclosure will be described in detail only by the above example.
  • the driving signal diagram of the data driving circuit shown in FIG. 7 is that the driving circuit shown in FIG. 4 provides the switching unit connected to the first switching control terminal and the second switching control terminal in the same time interval in the scanning time interval. signal.
  • the data control terminal 10 supplies a driving signal to the first thin film transistor 101 and the second thin film crystal 201 connected thereto, and provides an ON signal to the first conversion control terminal during the scan time interval t, and the first conversion control
  • the first thin film transistor 101 connected to the terminal 21 is turned on to output a corresponding data signal to M1.
  • the second conversion control terminal provides an ON signal
  • the second thin film transistor 201 connected to the second conversion control terminal 22 is turned on to output a corresponding data signal to M2.
  • a high-level signal is provided by the first conversion control terminal
  • a low-level signal is provided by the second conversion control terminal as an example for detailed description.
  • the data control terminal 10 also provides an ON signal to the third thin film transistor and the fourth thin film transistor connected thereto, and the present disclosure will be described in detail by way of example only. Moreover, the first switching control terminal and the second switching control terminal simultaneously provide an on signal to avoid display failure caused by delay of the signal.
  • the first switching control terminal provides an open signal and a second The switching control terminal provides the power of the turn-on signal with the same polarity, so that the data signal output by the switching unit connected to the first switching control terminal and the data signal output by the switching unit connected to the second switching control terminal are of opposite polarity .
  • the first thin film transistor 101 connected to the first switching control terminal 21 and the second thin film transistor 201 connected to the second switching transistor 22 are output with the same polarity of opposite polarity.
  • the polarity control signal of the data signal may also be provided to the data driving circuit through the timing controller.
  • the polarity of the data signal can be controlled by the timing controller to control the data driving circuit. Refer to the existing timing controller for controlling the data driving circuit, which will not be described here.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种数据驱动电路、显示装置及其驱动方法，数据驱动电路包括多个驱动单元，每一驱动单元包括第一开关单元（101）、第二开关单元（201）、第三开关单元（301）以及第四开关单元（401），各开关单元分别包括第一输入端、第二输入端和输出端，输出端为驱动电路的输出端；两个数据控制端（10），其中一个数据控制端（10）分别与第一开关单元（101）和第二开关单元（201）的第一输入端相连，另一数据控制端（10）分别与第三开关单元（301）和第四开关单元（401）的第一输入端相连；第一转换控制端（21），与和同一数据控制端（10）相连的其中一个开关单元的第二输入端相连；第二转换控制端（22），与和同一数据控制端（10）相连的另一个开关单元的第二输入端相连。该数据驱动电路通过一个数据控制端分别向两条数据线提数据信号，减少了数据驱动IC中的数据控制端的数量。

Description

数据驱动电路、 显示装置及其驱动方法 技术领域
本公开的实施例涉及一种数据驱动电路、 显示装置及其驱动方法。 背景技术
图 1所示的是 TFS ( New ADS , 新的 ADS ) 模式的阵列基板上像 素单元的平面图， 图 2为图 1的简化视图。 如图 1和图 2所示， 阵列 基板上栅线和数据线交叉设置， 其中一条栅线 （ Sn ) 和两条数据线（图 中的 Ml和 M2或 M3和 M4)， 即 1G2D结构， 形成一个像素子单元。
一种驱动方式是数据驱动 IC分别向一个像素子单元的两条数据线 提供电量相等、 极性相反的数据信号以驱动像素电极进行显示。 一种 数据驱动 IC如图 3所示， 包括多个控制端 10， 每一个控制端 10向对 应的数据线 （Ml、 M2、 M3、 M4...Mn、 Mn+1 ) 提供数据信号， 因此 数据驱动 I C需要大量的控制端， 不利于显示设备的小型化且设备成本 高。 发明内容
本公开的实施例提供一种数据驱动电路、 显示装置及其驱动方法， 所述数据驱动电路可对应减少驱动 IC控制端的数量。
一种数据驱动电路， 包括多个驱动单元， 其中每一驱动单元包括： 第一开关单元、 第二开关单元、 第三开关单元以及第四开关单元； 其中， 各开关单元分别包括第一输入端、 第二输入端和输出端；
第一数据控制端和第二数据控制端， 其中第一数据控制端分别与 第一开关单元和第二开关单元的第一输入端连接， 第二数据控制端分 别与第三开关单元和第四开关单元的第一输入端连接；
第一转换控制端， 与和同一数据控制端连接的其中一个开关单元 的第二输入端连接；
第二转换控制端， 与和同一数据控制端连接的另一个开关单元的 第二输入端连接；
各开关单元的输出端为所述驱动电路的输出端。
根据本公开的一个实施例， 所述第一开关单元、 第二开关单元、 第三开关单元以及第四开关单元为薄膜晶体管。
根据本公开的一个实施例， 与第一转换控制端连接的开关单元输 出的数据信号和与第二转换控制端连接的开关单元输出的数据信号的 电量相等极性相反。
根据本公开的一个实施例， 所述第二开关单元和所述第三开关单 元相邻， 且第二开关单元和第三开关单元均与第一转换控制端或第二 转换控制端连接。
根据本公开的一个实施例， 所述第二开关单元和所述第三开关单 元相邻， 且第二开关单元和第三开关单元分别与第一转换控制端和第 二转换控制端连接。
本公开的至少一个实施例提供了一种显示装置， 其包括阵列基板 以及本公开实施例提供的任一所述的数据驱动电路， 所述阵列基板上 交叉设置的多条栅线和多条数据线形成多个像素子单元， 其中， 一个 像素子单元对应一条栅线和两条数据线； 所述数据驱动电路的四个开 关单元的输出端分别与阵列基板上相邻的两个像素单元的四条数据线 连接， 且与同一数据控制端连接的两个开关单元的输出端分别与阵列 基板上一个像素子单元中的两条数据线连接， 向所述数据线提供数据 信号。
根据本公开的一个实施例， 所述显示装置还包括： 时序控制器， 所述时序控制器向数据驱动电路提供数据信号的极性控制信号。
本公开实施例提供了一种显示装置的驱动方法， 包括：
数据控制端向与其连接的开关单元提供驱动信号；
第一转换控制端向与其连接的开关单元提供开启信号， 以使得所 述开关单元的输出端向与其连接的数据线提供数据信号； 以及
第二转换控制端向与其连接的开关单元提供开启信号， 以使得所 述开关单元的输出端向与其连接的数据线提供数据信号。
在本公开的一个实施例中， 第一转换控制端提供开启信号与第二 转换控制端提供开启信号的电量相等极性相反， 以使得与第一转换控 制端连接的开关单元输出的数据信号和与第二转换控制端连接的开关 单元输出的数据信号的电量相等极性相反。
根据本公开的一个实施例， 时序控制器向数据驱动电路提供数据 信号的极性控制信号。
本公开的实施例提供一种数据驱动电路、 显示装置及其驱动方法， 所述数据驱动电路的一个数据控制端分别与两个开关单元的第一输入 端连接， 第一转换控制端， 与所述其中一个开关单元的第二输入端连 接； 第二转换控制端， 与所述另一个开关单元的第二输入端连接； 通 过控制第一转换控制端和第二转换控制端可以使得一个数据控制端输 出两个数据信号， 减少了数据控制端的数量， 有利于数据驱动 IC的小 型化、 降低了生产成本。 附图说明
为了更清楚地说明本公开实施例的技术方案， 下面将对实施例的 附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅涉及本公开 的一些实施例， 而非对本公开的限制。
图 1是一种 TFS模式的阵列基板的像素单元平面图；
图 2是图 1所示的像素单元的简化视图；
图 3是一种 TFS模式的阵列基板上的数据驱动 IC示意图； 图 4是本公开实施例提供的一种数据驱动电路示意图；
图 5是本公开实施例提供的另一种数据驱动电路示意图；
图 6是本公开实施例提供的一种阵列基板的驱动方法示意图； 以 及
图 7是本公开实施例提供的另一种阵列基板的驱动方法示意图。 具体实施方式
为使本公开实施例的目的、 技术方案和优点更加清楚， 下面将结 合本公开实施例的附图， 对本公开实施例的技术方案进行清楚、 完整 地描述。 显然， 所描述的实施例是本公开的一部分实施例， 而不是全 部的实施例。 基于所描述的本公开的实施例， 本领域普通技术人员在 无需创造性劳动的前提下所获得的所有其他实施例， 都属于本公开保 护的范围。
本公开的至少一个实施例提供了一种数据驱动电路， 包括多个驱 动单元， 其中每一驱动单元包括：
第一开关单元、 第二开关单元、 第三开关单元以及第四开关单元； 其中， 各开关单元分别包括第一输入端、 第二输入端和输出端；
第一数据控制端和第二数据控制端， 其中第一数据控制端分别与 第一开关单元和第二开关单元的第一输入端连接， 第二数据控制端分 别与第三开关单元和第四开关单元的第一输入端连接；
第一转换控制端， 与和同一数据控制端连接的其中一个开关单元 的第二输入端连接；
第二转换控制端， 与和同一数据控制端连接的另一个开关单元的 第二输入端连接；
各开关单元的输出端为所述数据驱动电路的输出端。
需要说明的是， 所述开关单元可以是任何具有第一输入端、 第二 输入端和输出端的开关， 本公开实施例中以所述开关单元为薄膜晶体 管为例进行详细说明。 根据本公开一些实施例的数据驱动电路可用于 阵列基板的数据驱动 IC， 则所述驱动电路的输出端与阵列基板的数据 线连接， 向数据线提供数据信号。 根据本公开实施例的数据驱动电路 包括多个驱动单元， 每一驱动单元包括第一开关单元、 第二开关单元、 第三开关单元以及第四开关单元， 则每一驱动单元包括四个输出端， 分别向数据线提供数据信号。 例如， 可以是与一个数据控制端连接的 两个数据线分别与一个子像素的两条数据线提供数据信号。
如图 4所示， 以数据驱动电路对应驱动 Ml、 M2、 M3、 M4四条 数据线为例进行详细说明， 其他数据线的连接方式可参考图 4 所示的 连接方式。 图 4所示的数据驱动电路包括两个数据控制端 10， 其中一 个数据控制端 10分别与第一薄膜晶体管 101的第一输入端以及第二薄 膜晶体管 201的第一输入端连接， 另一个数据控制端 10分别与第三薄 膜晶体管 301 以及第四薄膜晶体管 401 的第一输入端连接。 第一转换 控制端 21分别与第一薄膜晶体管 101和第四薄膜晶体管 401的第二输 入端连接， 第二转换控制端 22与第二薄膜晶体管 201和第三薄膜晶体 管 301的第一输入端连接。 则当数据控制端 10向第一薄膜晶体管 101 和第二薄膜晶体管 201 同时提供数据信号的同时， 如果第一转换控制 端 21向第一薄膜晶体管 101提供开启信号， 则第一薄膜晶体管 101打 开， 向数据线 Ml提供数据信号； 如果第二转换控制端 22向第二薄膜 晶体管 201提供开启信号， 则第二薄膜晶体管 201打开， 向数据线 M2 提供数据信号。 同理， 当数据控制端 10向第三薄膜晶体管 301和第四 薄膜晶体管 401 同时提供数据信号的同时， 如果第一转换控制端 21向 第四薄膜晶体管 401提供开启信号， 则第四薄膜晶体管 401打开， 向 数据线 M4提供数据信号； 如果第二转换控制端 22向第三薄膜晶体管 301提供开启信号， 则第三薄膜晶体管 301打开， 向数据线 M3提供数 据信号。 根据本公开实施例的数据驱动电路包括多个驱动单元， 每一 个驱动单元都按照上述方式向相应的数据线提供数据信号。
需要说明的是， 本公开实施例中以所述开关单元为薄膜晶体管为 例， 薄膜晶体管一般包括栅极、 源极和漏极， 本公开实施例中所述数 据控制端与薄膜晶体管的源级 （第一输入端） 连接， 第一转换控制端 或第二转换控制端与薄膜晶体管的栅极 （第二输入端） 连接， 则漏极 为薄膜晶体管的输出端。 或者， 当所述数据控制端与薄膜晶体管的漏 极 （第一输入端） 连接， 第一转换控制端或第二转换控制端与薄膜晶 体管的栅极 （第二输入端） 连接， 则源极为薄膜晶体管的输出端。
本公开的至少一个实施例提供了一种包括多个驱动单元的数据驱 动电路， 每一驱动单元包括： 第一开关单元、 第二开关单元、 第三开 关单元以及第四开关单元， 其中， 各开关单元均具有第一输入端、 第 二输入端和输出端； 第一数据控制端和第二数据控制端， 其中第一数 据控制端分别与第一开关单元和第二开关单元的第一输入端连接， 第 二数据控制端分别与第三开关单元和第四开关单元的第一输入端连 接； 第一转换控制端， 与和第一数据控制端连接的第一开关单元的第 二输入端相连接并与和第二数据控制端连接的第三开关单元的第二输 入端连接； 第二转换控制端， 与和第一数据控制端连接的第二开关单 元的第二输入端连接并与和第二数据控制端连接的第四开关单元的第 二输入端连接； 各开关单元的输出端为所述驱动电路的输出端； 所述 与同一数据控制端连接的两个开关单元的输出端可以是分别与阵列基 板上一个像素子单元的两个数据线连接， 向所述数据线提供数据信号。 当数据控制端向与其连接的两个开关单元的第一输入端提供数据信号 时， 如果第一转换控制端向与其连接的开关单元的的第二输入端提供 开启信号， 则驱动电路可以向一个像素子单元中的其中一条数据线提 供数据信号； 若第二转换控制端向与其连接的开关单元的的第二输入 端提供开启信号， 则驱动电路可以向所述像素子单元中的另一条数据 线提供数据信号。 这样通过一个数据控制端可以分别向两条数据线提 供数据信号，减少了数据控制端的数量，有利于数据驱动 IC的小型化、 降低了生产成本。
需要说明的是， 本公开实施例提供的数据驱动电路通过一个数据 控制端可以向同一像素子单元的两条数据线分别提供极性相反的数据 信号， 也可以提供极性相同的数据信号。
可选的， 在一个实施例中， 与第一转换控制端连接的开关单元输 出的数据信号和与第二转换控制端连接的开关单元输出的数据信号的 电量相等极性相反。
例如， 如图 4所示， 与第一转换控制端 21连接的第一薄膜晶体管 101 输出的数据信号和与第二转换控制端 22 连接的第二薄膜晶体管 201输出的数据信号的电量相等极性相反。 与第一转换控制端 21连接 的第四薄膜晶体管 401输出的数据信号和与第二转换控制端 22连接的 第三薄膜晶体管 301输出的数据信号的电量相等极性相反。
可选的， 在一个实施例中， 所述第二开关单元和所述第三开关单 元相邻， 且第二开关单元和第三开关单元均与第一转换控制端或第二 转换控制端连接。 即如图 4所示， 第二薄膜晶体管 201和第三薄膜晶 体管 301相邻， 且第二薄膜晶体管 201和第三薄膜晶体管 301均与第 二转换控制端 22连接。 则第二薄膜晶体管 201和第三薄膜晶体管 301 输出的数据信号的电量相等极性相同。 当然， 第二薄膜晶体管 201 和 第三薄膜晶体管 301还可以是均与第一转换控制端 21连接， 在本文中 仅以附图所示为例对本公开的实施例进行详细说明。
可选的， 在一个实施例中， 所述第二开关单元和所述第三开关单 元相邻， 且第二开关单元和第三开关单元分别与第一转换控制端和第 二转换控制端连接。 即如图 5所示， 第二薄膜晶体管 201和第三薄膜 晶体管 301相邻， 且第二薄膜晶体管 201和第三薄膜晶体管 301分别 与第一转换控制端 21和第二转换控制端 22连接， 则第二薄膜晶体管 201和第三薄膜晶体管 301输出的数据信号的极性相反。 例如， 如图 5 所示， 第二薄膜晶体管 201与第二转换控制端 22连接， 第三薄膜晶体 管 301与第一转换控制端 21连接。 当然， 第二薄膜晶体管 201还可以 是与第一转换控制端 21连接， 则第三薄膜晶体管 301与第二转换控制 端 22连接。 则此时， 第一薄膜晶体管 101与第二转换控制端 22连接， 第四薄膜晶体管 401与第一转换控制端 21连接。
本公开的至少一个实施例提供了一种显示装置， 其包括阵列基板 以及根据本公开上述实施例所述的任一种数据驱动电路， 所述阵列基 板上交叉设置的多条栅线和多条数据线限定出多个像素子单元， 其中， 一个像素子单元对应一条栅线和两条数据线； 所述数据驱动电路的四 个开关单元的输出端分别与阵列基板上相邻的两个像素单元的四条数 据线连接， 且与同一数据控制端连接的两个开关单元的输出端分别与 阵列基板上一个像素子单元中的两条数据线连接， 向所述数据线提供 数据信号。
需要说明的是， 在本公开的该实施例中， 由同一个数据控制端控 制的两个开关单元的输出端分别与阵列基板上同一个像素子单元中的 两条数据线连接， 向所述数据线提供数据信号， 即阵列基板上一个像 素子单元分别通过两条数据线向同一像素单元的像素电极提供电压信 号。所述阵列基板可以是用于形成 TFS模式的液晶显示器的阵列基板。
例如， 如图 4所示， 数据驱动电路的一个数据控制端 10分别控制 两个输出端（以对应 Ml和 M2为例 )， 所述两个输出端分别与阵列基 板上一个像素子单元中的两条数据线连接， 且当数据控制端向开关单 元的第一输入端提供数据信号时， 如果第一转换控制端向第一开关单 元的第二输入端提供开启信号， 则驱动电路可以向一个像素子单元中 的其中一条数据线提供数据信号； 如果第二转换控制端向第二开关单 元的第二输入端提供开启信号， 则驱动电路可以向一个像素子单元中 的另一条数据线提供极性相反数据信号。 这样通过一个数据控制端可 以分别向两条数据线提供数据信号， 减少了数据控制端的数量， 有利 于数据驱动 IC的小型化、 降低了生产成本。
可选的， 在一个实施例中， 所述显示装置还包括： 时序控制器， 所述时序控制器向数据驱动电路提供数据信号的极性控制信号。
需要说明的是， 时序控制器是驱动液晶面板的核心器件， 它的主 要功能是为 TFT- LCD ( Thin Film Transistor-Liquid Crystal Display,薄 膜晶体管液晶显示器） 中的栅极驱动器和源极驱动器提供必要的时序 控制信号。 它将接收前端送过来的 LVDS (Low Voltage Differential Signaling, 低压差分信号）信号转化为 MINI- LVDS 信号， 通过输出相 应的时序控制信号来驱动液晶面板， 使每一个像素点显示对应的像素 电压。 时序控制器输出的四个主要控制信号分别为 STV、 CPV、 TP、 POL 信号， 其中 POL 信号为控制像素电压的极性翻转信号， 即本公 开实施例中还可以通过时序控制器向数据驱动 IC提供极性翻转信号， 从而通过第一转换控制端和第二转换控制端向数据线提供极性相反的 数据信号。
本公开的至少一个实施例提供了一种上述显示装置的驱动方法， 包括：
在扫描时间区间数据控制端向与其连接的开关单元提供驱动信 号；
第一转换控制端向与其连接的开关单元提供开启信号， 以使得所 述开关单元的输出端向与其连接的数据线提供数据信号；
第二转换控制端向与其连接的开关单元提供开启信号， 以使得所 述开关单元的输出端向与其连接的数据线提供数据信号。
需要说明的是， 在扫描时间区间第一转换控制端和第二转换控制 端可以同时向与其连接的开关单元提供开启信号， 以使得所述开关单 元的输出端向与其连接的数据线提供数据信号； 也可以是在扫描时间 区间第一转换控制端和第二转换控制端分别在不同的时间区间向与其 连接的开关单元提供开启信号， 以使得所述开关单元的输出端向与其 连接的数据线提供数据信号。
如图 6所示的数据驱动电路的驱动信号示意图为图 4所示的驱动 电路在在扫描时间区间第一转换控制端和第二转换控制端同时向与其 连接的开关单元提供开启信号。 例如， 参照图 4， 在扫描时间区间 t， 数据控制端 10 向与其连接的第一薄膜晶体管 101 和第二薄膜晶体管 201提供驱动信号， 则在第一扫描时间子区间 tl， 第一转换控制端 21 向与其连接的第一薄膜晶体管 101 提供开启信号， 第一薄膜晶体管向 Ml输出对应的数据信号。 在第一扫描时间子区间 t2， 第二转换控制端 22向与其连接的第二薄膜晶体管 201提供开启信号， 第二薄膜晶体管 向 M2 输出对应的数据信号。 需要说明的是， 图中以第一转换控制端 和第二转换控制端分别输出高电平信号为打开信号。
需要说明的是， 在扫描时间区间 t， 数据控制端 10向与其连接的 第三薄膜晶体管以及第四薄膜晶体管提供开启信号， 本公开仅以上述 为例进行详细说明。
如图 7所示的数据驱动电路的驱动信号示意图为图 4所示的驱动 电路在扫描时间区间第一转换控制端和第二转换控制端分别在相同的 时间区间向与其连接的开关单元提供开启信号。 在扫描时间区间 t， 数 据控制端 10向与其连接的第一薄膜晶体管 101和第二薄膜晶体, 201提 供驱动信号， 在扫描时间区间 t 第一转换控制端提供开启信号， 则与 第一转换控制端 21连接的第一薄膜晶体管 101打开， 向 Ml输出对应 数据信号。 在扫描时间区间 t， 第二转换控制端提供开启信号， 则与第 二转换控制端 22连接的第二薄膜晶体管 201打开， 向 M2输出对应的 数据信号。 图 7 中以第一转换控制端提供高电平信号， 第二转换控制 端提供低电平信号为例进行详细说明。
需要说明的是， 在扫描时间区间 t， 数据控制端 10 同样向与其连 接的第三薄膜晶体管以及第四薄膜晶体管提供开启信号， 本公开仅以 上述为例进行详细说明。 且第一转换控制端和第二转换控制端同时提 供开启信号可以避免信号的延迟引起的显示不良。
可选的， 在一个实施例中， 第一转换控制端提供开启信号与第二 转换控制端提供开启信号的电量相等极性相反， 以使得与第一转换控 制端连接的开关单元输出的数据信号和与第二转换控制端连接的开关 单元输出的数据信号的电量相等极性相反。
即如图 4所示， 与第一转换控制端 21连接的第一薄膜晶体管 101 与第二转换控制端 22连接的第二薄膜晶体管 201输出端输出的数据信 号的电量相等极性相反。
可选的， 在一个实施例中， 还可以通过时序控制器向数据驱动电 路提供数据信号的极性控制信号。 可通过时序控制器控制数据驱动电 路提供数据信号的极性可以参照现有的时序控制器对数据驱动电路的 控制， 在这里不作赘述。
以上所述仅是本公开的示范性实施方式， 而非用于限制本公开的保 护范围， 本公开的保护范围由所附的权利要求确定。
本申请要求于 2014 年 1 月 27 日递交的中国专利申请第 201410041066.5号的优先权，在此全文引用上述中国专利申请公开的内 容以作为本申请的一部分。

Claims

权利要求书
1、 一种数据驱动电路， 其包括多个驱动单元， 其中， 每一个驱动 单元包括：
第一开关单元、 第二开关单元、 第三开关单元以及第四开关单元； 其中， 各开关单元分别包括第一输入端、 第二输入端和输出端；
第一数据控制端和第二数据控制端， 其中， 第一数据控制端分别与 第一开关单元和第二开关单元的第一输入端连接， 第二数据控制端分别 与第三开关单元和第四开关单元的第一输入端连接；
第一转换控制端， 与和同一数据控制端连接的开关单元中的一个开 关单元的第二输入端连接；
第二转换控制端， 与和同一数据控制端连接的开关单元中的另一个 开关单元的第二输入端连接；
2、 根据权利要求 1 所述的驱动电路， 其中， 所述第一开关单元、 第二开关单元、 第三开关单元以及第四开关单元为薄膜晶体管。
3、 根据权利要求 1或 2所述的驱动电路， 其中， 与第一转换控制 端连接的开关单元输出的数据信号和与第二转换控制端连接的开关单 元输出的数据信号的电量相等极性相反。
4、 根据权利要求 1至 3 中任何一项所述的驱动电路， 其中， 所述 第二开关单元和所述第三开关单元相邻， 且第二开关单元和第三开关单 元均与第一转换控制端或第二转换控制端连接。
5、 根据权利要求 3 所述的驱动电路， 其中， 所述第二开关单元和 所述第三开关单元相邻，且第二开关单元和第三开关单元分别与第一转 换控制端和第二转换控制端连接。
6、 一种显示装置， 其包括阵列基板以及权利要求 1-5 任一项所述 的数据驱动电路， 所述阵列基板上交叉设置的多条栅线和多条数据线限 定出多个像素子单元， 其中， 一个像素子单元对应一条栅线和两条数据 线； 所述数据驱动电路的四个开关单元的输出端分别与阵列基板上相邻 的两个像素单元的四条数据线连接，且与同一数据控制端连接的两个开 关单元的输出端分别与阵列基板上一个像素子单元中的两条数据线连 接， 向所述数据线提供数据信号。
7、 根据权利要求 6所述的显示装置， 其中， 所述显示装置还包括： 时序控制器， 所述时序控制器向数据驱动电路提供数据信号的极性控制 信号。
8、 一种如权利要求 6或 7所述的显示装置的驱动方法， 其包括： 数据控制端向与其连接的开关单元提供驱动信号；
第一转换控制端向与其连接的开关单元提供开启信号， 以使得所述 开关单元的输出端向与其连接的数据线提供数据信号；
第二转换控制端向与其连接的开关单元提供开启信号， 以使得所述 开关单元的输出端向与其连接的数据线提供数据信号。
9、 根据权利要求 8所述的驱动方法， 其中， 第一转换控制端提供 开启信号与第二转换控制端提供开启信号的电量相等极性相反， 以使得 与第一转换控制端连接的开关单元输出的数据信号和与第二转换控制 端连接的开关单元输出的数据信号的电量相等极性相反。
10、 根据权要求 8或 9所述的驱动方法， 其中， 所述时序控制器向 所述数据驱动电路提供数据信号的极性控制信号。
PCT/CN2014/078708 2014-01-27 2014-05-28 数据驱动电路、显示装置及其驱动方法 WO2015109712A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/423,006 US9842552B2 (en) 2014-01-27 2014-05-28 Data driving circuit, display device and driving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410041066.5 2014-01-27
CN201410041066.5A CN103778881B (zh) 2014-01-27 2014-01-27 一种数据驱动电路、显示装置及其驱动方法

Publications (1)

Publication Number Publication Date
WO2015109712A1 true WO2015109712A1 (zh) 2015-07-30

Family

ID=50571056

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/078708 WO2015109712A1 (zh) 2014-01-27 2014-05-28 数据驱动电路、显示装置及其驱动方法

Country Status (3)

Country Link
US (1) US9842552B2 (zh)
CN (1) CN103778881B (zh)
WO (1) WO2015109712A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103778881B (zh) 2014-01-27 2016-07-20 京东方科技集团股份有限公司 一种数据驱动电路、显示装置及其驱动方法
CN105047153A (zh) * 2015-08-10 2015-11-11 深圳市华星光电技术有限公司 一种驱动电路及其显示装置
CN105913791B (zh) * 2016-06-24 2019-09-24 厦门天马微电子有限公司 显示装置、阵列基板及其驱动方法
CN107393488B (zh) * 2017-08-30 2019-06-14 武汉天马微电子有限公司 像素驱动电路和像素驱动方法
CN110827765B (zh) 2018-08-08 2021-04-09 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003099008A (ja) * 2001-09-25 2003-04-04 Toshiba Corp 平面表示装置及びその駆動方法
TW200933583A (en) * 2008-01-30 2009-08-01 Chunghwa Picture Tubes Ltd Source driving circuit
CN101777302A (zh) * 2010-03-04 2010-07-14 友达光电股份有限公司 用于一显示器的显示电路及显示器
CN103093733A (zh) * 2013-01-17 2013-05-08 北京京东方光电科技有限公司 液晶面板驱动电路及液晶显示装置
CN103778881A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种数据驱动电路、显示装置及其驱动方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167435B2 (ja) * 1992-07-27 2001-05-21 ローム株式会社 ドライバー回路
JP2006201315A (ja) * 2005-01-18 2006-08-03 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4883989B2 (ja) * 2005-11-21 2012-02-22 ルネサスエレクトロニクス株式会社 液晶表示装置の動作方法、液晶表示装置、表示パネルドライバ、及び表示パネルの駆動方法
KR101245944B1 (ko) * 2006-05-10 2013-03-21 엘지디스플레이 주식회사 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
CN101510398A (zh) * 2008-02-15 2009-08-19 中华映管股份有限公司 源极驱动电路
CN101826311B (zh) * 2009-03-06 2012-08-29 华映视讯（吴江）有限公司 可加长充电时间的液晶显示装置及相关驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003099008A (ja) * 2001-09-25 2003-04-04 Toshiba Corp 平面表示装置及びその駆動方法
TW200933583A (en) * 2008-01-30 2009-08-01 Chunghwa Picture Tubes Ltd Source driving circuit
CN101777302A (zh) * 2010-03-04 2010-07-14 友达光电股份有限公司 用于一显示器的显示电路及显示器
CN103093733A (zh) * 2013-01-17 2013-05-08 北京京东方光电科技有限公司 液晶面板驱动电路及液晶显示装置
CN103778881A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种数据驱动电路、显示装置及其驱动方法

Also Published As

Publication number Publication date
US9842552B2 (en) 2017-12-12
CN103778881B (zh) 2016-07-20
US20160042706A1 (en) 2016-02-11
CN103778881A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
US10262609B2 (en) Scanning driving circuit with pull-down maintain module and liquid crystal display apparatus with the scanning driving circuit
US9626925B2 (en) Source driver apparatus having a delay control circuit and operating method thereof
TWI431577B (zh) 移位暫存器及具有移位暫存器之顯示器裝置
US10388241B2 (en) Pixel charging method and circuit, LCD panel, and LCD device
JP4943630B2 (ja) 表示装置の駆動装置
US7969402B2 (en) Gate driving circuit and display device having the same
US10885822B2 (en) Gate driving circuit and display panel
CN1979626B (zh) 用于减少其内的热生成的显示面板驱动器
CN103280201B (zh) 栅极驱动装置和显示装置
CN203895097U (zh) 一种消除关机残影电路和显示装置
US20090289878A1 (en) Liquid crystal display device and driving method thereof
US9524665B2 (en) Display panel and gate driver
CN202473180U (zh) 一种驱动电路和显示装置
WO2015067064A1 (zh) 阵列基板及其驱动方法、显示装置
WO2013163883A1 (zh) 一种阵列基板、显示装置和显示装置的驱动方法
TW200912878A (en) Liquid crystal display and method of driving the same
WO2015109712A1 (zh) 数据驱动电路、显示装置及其驱动方法
WO2017101573A1 (zh) 像素电路及其驱动方法、驱动电路、显示装置
KR101205543B1 (ko) 표시 장치 및 이의 구동 방법
US9361844B2 (en) Double sided single drive gate driver with reduced dark spots
KR101297241B1 (ko) 액정표시장치의 구동장치
US20090058786A1 (en) Liquid crystal display and inversion drive method
CN105118450B (zh) 避免goa基板烧毁的液晶显示器
CN101887677B (zh) 具有低功率消耗的源极驱动器及其驱动方法
US20120133577A1 (en) Drive device for liquid crystal display panel

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14423006

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14879569

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 02/12/2016)

122 Ep: pct application non-entry in european phase

Ref document number: 14879569

Country of ref document: EP

Kind code of ref document: A1