CN1979626B - 用于减少其内的热生成的显示面板驱动器 - Google Patents

用于减少其内的热生成的显示面板驱动器 Download PDF

Info

Publication number
CN1979626B
CN1979626B CN2006101531592A CN200610153159A CN1979626B CN 1979626 B CN1979626 B CN 1979626B CN 2006101531592 A CN2006101531592 A CN 2006101531592A CN 200610153159 A CN200610153159 A CN 200610153159A CN 1979626 B CN1979626 B CN 1979626B
Authority
CN
China
Prior art keywords
level
output stage
voltage
transistor
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101531592A
Other languages
English (en)
Other versions
CN1979626A (zh
Inventor
桥本义春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN1979626A publication Critical patent/CN1979626A/zh
Application granted granted Critical
Publication of CN1979626B publication Critical patent/CN1979626B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示面板驱动电路(1)，配备有，与显示面板的数据线连接的第一显示输出接线端(10)、第一和第二输出级(6、9)以及控制电路(12)。第一输出级(6)与第一显示输出接线端(10)直接连接，并且被设置为输出具有相对于标准电压电平的正极性的数据信号。第二输出级(9)也与第一显示输出接线端(10)直接连接，并且被设置为输出具有相对于标准电压电平的负极性的数据信号。控制电路(12)控制第一和第二输出级(6、9)，由此选择性地激活第一和第二输出级(6、9)中的一个，同时去活第一和第二输出级(6、9)中的另一个。

Description

用于减少其内的热生成的显示面板驱动器
技术领域
本发明涉及一种显示设备的驱动电路，更具体地，涉及一种用于减少通过点反转驱动技术驱动显示面板的数据线驱动电路中的热生成的技术。
背景技术
矩阵类型的显示面板，其中像素被配置为行和列，是一种最典型的显示设备。液晶显示面板是一种典型的矩阵显示面板。通常，矩阵类型的显示面板配备有一组扫描线，其用于选择像素行，以及一组数据线，向其馈送具有同像素的灰度级相一致的信号电平的数据信号。像素配置在扫描线和数据线的各个交点处。
通常，使用反转驱动技术，其中数据信号的极性以预定的时间周期反转，驱动液晶显示面板，用于避免像素中的液晶材料的劣化。换言之，通常使用交流数据信号驱动液晶显示面板中的像素。典型地，馈送到相对于行方向(扫描线方向)和列方向(数据线方向)的相邻像素的数据信号的极性是互相相反的。该反转驱动技术常常被称为点反转驱动技术。
国际公开No.WO96/16347公开了一种适于反转驱动技术的液晶显示设备。该液晶显示设备包括一对缓冲器，用于每个显示输出接线端，其中一个输出正的数据信号，而另一个输出负的数据信号。在各个缓冲器和显示输出接线端之间预备了一对开关，并且该开关选择性地操作以实现反转驱动技术。所公开的液晶显示设备的驱动电路架构不仅适于点反转驱动，而且还适于线反转驱动。
日本公开专利申请No.JP-A平成10-62744公开了另一种用于通过点反转驱动技术驱动液晶显示面板的技术。图1是专用于点反转驱动的液晶显示设备中的驱动电路的电路图。图1中示出的驱动电路通过正缓冲器121和负缓冲器122驱动一对数据线。正缓冲器121输出具有相对于标准电压电平的正极性的数据信号，而负缓冲器122输出具有相对于标准电压电平的负极性的数据信号。正缓冲器121通过直线开关123与奇数输出接线端S2n-1连接，并且通过交叉开关124与偶数输出接线端S2n连接。另一方面，负缓冲器122通过直线开关125与偶数输出接线端S2n连接，并且通过交叉开关126与奇数输出接线端S2n-1连接。可替换地，中和开关127连接在各个输出接线端和共用线128之间。在下面的描述中，开关123～127和共用线128可被称为输出开关电路。
响应极性信号POL和锁存信号STB，控制直线开关123、125、交叉开关124、126和中和开关127。当锁存信号STB被设定到“L”电平，并且极性信号POL被设定到“H”电平时，直线开关123和125接通，并且与奇数输出接线端S2n-1连接的奇数数据线由正缓冲器121驱动，而与偶数输出接线端S2n连接的偶数数据线由负缓冲器122驱动。当锁存信号STB和极性信号POL均被设定到“L”电平时，交叉开关124和126接通，并且奇数数据线由负缓冲器122驱动，而偶数数据线由正缓冲器121驱动。当锁存信号STB被设定到“H”电平时，不论极性信号POL的状态如何，直线开关123、125、交叉开关124、126断开，中和开关127接通。如所描述的，在使各个数据线上的电压电平的极性反转之前，通过中和开关127中和了各个数据线上的电压电平，由此减少了所需用于驱动数据线的功耗。
上文提及的文献中公开的液晶显示设备均被设计用于通过选择性地接通在缓冲器和显示输出接线端之间提供的开关，实现反转驱动；然而，该设置受到缓冲器和显示输出接线端之间的开关处的大的热生成问题的困扰。例如，在图1所示的驱动电路中，大的电流流过开关123～127，以驱动数据线，并且因此热生成随着开关123～127的导通电阻的增加而增加。而且，当增加数据线的电容以实现较大尺寸的和高分辨率的液晶显示面板时，开关123～127处的热生成不利地增加。该增加的热生成不利地减小了数据线驱动电路的寿命。
一种用于避免该问题的方法可以是，使用大尺寸的晶体管作为开关123～127，其有效地减小了开关123～127的导通电阻；然而，该方法不利地增加了电路尺寸。
发明内容
在本发明的一个方面中，用于在与显示面板的数据线连接的显示输出接线端上输出数据信号的显示面板驱动电路，配备有与第一显示输出接线端直接连接的第一输出部分，和与第一显示输出接线端直接连接的第二输出部分。第一输出部分被设置用于输出具有相对于预定标准电压电平的正极性的数据信号，而第二输出部分被设置用于输出具有相对于标准电压电平的负极性的数据信号。控制第一和第二输出部分，使得第一和第二输出部分中的一个被激活(activated)，而另一个被去活(deactivated)。
该架构消除了在向数据线输出数据信号的放大器和与数据线连接的显示输出接线端之间提供开关的需要。因此，根据本发明的显示面板驱动电路避免了驱动电流流经的开关处的热生成的问题，并且有效地减少了驱动电路的热生成。
附图说明
通过下面的描述，结合附图，本发明的上面的和其他的优点和特征将是更加显而易见的，在附图中：
图1是说明用于实现点反转驱动的传统的驱动电路的电路图；
图2是说明本发明的第一实施例中的驱动电路的优选结构的框图；
图3是说明第一实施例中的驱动电路的结构的电路图；
图4是说明第一实施例中的驱动电路的操作的时序图；
图5是第一实施例中的周期c中的驱动电路的等效电路图；
图6是第一实施例中的周期f中的驱动电路的等效电路图；
图7是说明第一实施例中的偏置电压生成器的结构的电路图；
图8是说明第一实施例中的图7所示的偏置电压生成器的操作的时序图；
图9是说明第一实施例中的另一偏置电压生成器的结构的电路图；
图10是说明第一实施例中的图9所示的偏置电压生成器的操作的时序图；
图11是说明第一实施例中的驱动电路的另一操作时序图；
图12是说明第一实施例中的驱动电路的差分放大器级的另一结构的电路图；
图13是说明第一实施例中的驱动电路的差分放大器级的另一结构的电路图；
图14是说明差分放大器级的操作的时序图；
图15A是说明第二实施例中的驱动电路的输出级的结构的电路图；
图15B是说明第二实施例中的输出级的操作的表格；
图15C是说明第二实施例中的驱动电路的输出级的结构的另一电路图；
图16A是说明第二实施例中的驱动电路的输出级的另一结构的电路图；
图16B是说明第二实施例中的图16A所示的输出级的操作的表格；以及
图16C是说明第二实施例中的图16A所示的输出级的结构的另一电路图。
具体实施方式
现将参考说明性实施例描述本发明。本领域的技术人员应认识到，使用本发明的教导内容可以完成许多可替换的实施例，并且本发明不限于用于解释目的而说明的实施例。应当注意，在附图中，相同、相似或相应的元素由相同或相似的数字表示。
第一实施例
图2是说明本发明的第一实施例中的驱动器IC中的驱动电路1的结构的框图。在该实施例中，响应极性信号POL控制驱动电路1，以将正的或负的数据信号输出到第一显示输出接线端上，并且将负的或正的数据信号输出到第二显示输出接线端上，由此通过点反转驱动技术驱动液晶显示面板。换言之，驱动电路1被设计用于将具有相反极性的数据信号馈送到相邻的数据线，以使相邻的扫描线之间的数据信号的极性反转，并且使在相邻的帧周期之间馈送到各个像素的驱动电压(在下文中被称为像素电压)反转。应当注意，数据信号的极性是相对于标准电压电平定义的。在该实施例中，标准电压电平被设定到IC的地电平，其是驱动器IC的电路地电平。相反地，标准电压电平可被设定到液晶显示面板的共用电极上的电压电平。应当注意，IC地电平可以不同于系统地电平，该系统地电平是显示设备系统的电路地电平。
在一个实施例中，驱动电路1包括差分放大器级2、3、开关级4、5、输出级6、7、8、9、显示输出接线端10、11、和控制这些级的控制电路12。差分放大器级2和3均自第一输入端上的灰度电压选择器接收灰度电压。每个灰度电压具有同显示数据相一致的电压电平。在一个实施例中，灰度电压是由D/A转换器通过显示数据的D/A转换生成的。
开关级4具有选择性地使差分放大器级2的输出端与输出级6和8中的一个连接的功能，而开关级5具有选择性地使差分放大器级3的输出端与输出级7和9中的一个连接的功能。开关级4额外地具有使显示输出接线端10和11中的一个与差分放大器级2的第二输入端连接的功能。相应地，开关级5额外地具有使显示输出接线端10和11中的一个与差分放大器级3的第二输入端连接的功能。
应当注意，针对两个显示输出接线端预备了四个输出级。输出级6和8被设计用于输出正的数据信号，而输出级7和9被设计用于输出负的数据信号。输出级6和9的输出端与显示输出接线端10连接，而输出级7和8的输出端与显示输出接线端11连接。输出级6和8被设计用于呈现上拉数据信号时的高驱动能力，而输出级7和9被设计用于呈现下拉数据信号时的高驱动能力。
差分放大器级2和3由中间电压晶体管元件组成，而输出级6～9由高电压晶体管元件组成。开关级4和5由中间电压晶体管元件和高电压晶体管元件组成。后面将给出关于中间电压晶体管元件和高电压晶体管元件的详细描述。
控制电路12接收外部控制信号，其包括时钟信号CLK、锁存信号STB和极性信号POL，并且生成用于控制驱动电路1中的各个级的内部控制信号。此外，控制电路12包括偏置电压生成器13，其将偏置电压馈送到差分放大器级2、3中的恒流源以及输出级6和9。
给出了关于驱动电路1中的各个级的操作电压的描述。差分放大器级2、开关级4和输出级6操作于从电压VPL到电压VPH的电压范围，而差分放大器级3、开关级5和输出级7操作于从电压VNL到电压VNH的电压范围。在一个实施例中，电压VPH被设定到10V，并且电压VPL和VNH被设定到0V(地电平)，而电压VNL被设定到-10V。电压VPL和VNH在下面描述的条件下可以不同：
VPH＞VPL＞VNH，和
VPH＞VNH＞VNL。
电压VPL可以大于或小于电压VNH。在下面的描述中，假设IC地电平(驱动电路1的电路地电平)等于系统地电平(显示设备系统的电路地电平)，但是不等于共用电极的电压电平，并且电压VPL和VNH均被设定到0V。
图3是驱动电路1的详细的电路图。差分放大器级2配备有晶体管21～24和恒流源25，并且差分放大器级3配备有晶体管31～34和恒流源35。中间电压晶体管元件用作差分放大器级2和3中的晶体管。开关级4配备有开关41～46，并且开关级5配备有开关51～56。高电压晶体管元件用作开关45、46、55和56，而中间电压晶体管元件用作开关级4和5中的其他的开关。输出级6配备有晶体管61和62，并且输出级7配备有晶体管71和72。相应地，输出级8配备有晶体管81和82，并且输出级9配备有晶体管91和92。高电压晶体管元件用作输出级6～9中的晶体管。
响应接收自控制电路12的控制信号，控制开关级4和6中的各个开关。此外，控制电路12控制输出级6～9中的晶体管62、72、82和92的栅电压。
该实施例中的驱动电路1的一个特征在于，每个显示输出接线端与两个输出级直接连接：一个被设计用于输出正的数据信号，而另一个被设计用于输出负的数据信号，并且这两个输出级排他性地激活。具体地，显示输出接线端10与输出级6连接，其被设计用于输出正的数据信号，并且与输出级9连接，其被设计用于输出负的数据信号。控制电路12控制输出级6和9，使得输出级6和9中的仅一个被激活。相应地，显示输出接线端11与输出级7连接，其被设计用于输出负的数据信号，并且与输出级8连接，其被设计用于输出正的数据信号。控制电路12控制输出级7和8，使得输出级7和8中的仅一个被激活。
该驱动电路架构消除了在显示输出接线端10、11和输出级6～9之间提供开关的需要，并且基本上解决了开关的热生成的问题。
在下文中，将通过参考图4所示的时序图，给出关于驱动电路1的操作的详细描述。在初始状态下(初始周期f)，输出级6和7被去活(deactivated)，而输出级8和9被激活。输出级9向显示输出接线端10输出负的数据信号，而输出级8向显示输出接线端11输出正的数据信号。
更具体地，周期f中的各个晶体管和开关的状态如下：开关41断开，并且开关42接通，由此晶体管61的栅电极节点63被设定到电压VPH，以使晶体管61关断。晶体管62的栅电极节点64，其具有受偏置电压生成器13控制的电压电平，被设定到地电平，以使晶体管62关断。因此，输出级6被置于高阻抗状态(去活状态)。
另一方面，开关51断开，并且开关52接通，由此晶体管71的栅电极节点72被设定到电压VHL，以使晶体管71关断。晶体管72的栅电极节点74，其具有受偏置电压生成器13控制的电压电平，被设定到地电平，以使晶体管72关断。因此，输出级7也被置于去活状态。
另一方面，开关54断开，并且开关52接通，由此晶体管91的栅电极节点93通过开关53与差分放大器级3中的节点36连接。此外，开关44断开，并且开关43接通，由此晶体管81的栅电极节点83与差分放大器级2中的节点26连接。而且，晶体管92的栅电极节点94自偏置电压生成器13接收偏置电压B4，并且因此晶体管92作为恒流源操作。
另一方面，晶体管82的栅电极节点84自偏置电压生成器13接收偏置电压B3，并且因此晶体管82作为恒流源操作。此外，开关55断开，并且开关56接通，由此显示输出接线端10通过开关56与差分放大器级3中的晶体管31的栅电极节点37电气连接。最后，开关45断开，并且开关46接通，由此显示输出接线端11通过开关46与差分放大器级2中的晶体管21的栅电极节点27电气连接。
因此，周期f是这样的周期，其中输出级6和7被去活，并且输出级9输出正的数据信号，而输出级8输出负的数据信号。还应当注意，后面将详细描述晶体管62、72、82和92的栅电压的控制。
下面给出关于周期a的描述。在周期a中，极性信号POL被设定到“H”电平，并且锁存信号STB也被设定到“H”电平。响应将锁存信号STB上拉至“H”电平，显示数据由数据锁存电路(未示出)锁存并且经历D/A转换。这导致了，通过D/A转换生成的正的灰度信号被馈送到差分放大器级2中的节点28，并且通过D/A转换生成的负的灰度信号被馈送到差分放大器级3中的节点38。此外，将各个数据线预充电到地电平或者地电平附近的电平。各个数据线被预充电达到的电压电平可以是-0.5V～+0.5V。
应当注意，在下文中，仅给出了关于状态变化的晶体管的描述，并且略去了关于状态不变的晶体管的描述。
在周期a中，开关53断开，并且开关54接通，由此晶体管91的栅电极节点93，其与显示输出接线端10连接，同差分放大器级3中的节点36断开电气连接，并且与VNL电源17电气连接。这导致了栅电极节点93的电压电平被设定到电压VPL，并且晶体管91关断。相应地，开关43关断，并且开关44接通，由此晶体管81的栅电极节点83，其与显示输出接线端11连接，同差分放大器级2中的节点26断开电气连接，并且与VNL电源16电气连接。这导致了栅电极节点83的电压电平被设定到电压VPH，并且晶体管81关断。
下面给出关于在周期a中导通的晶体管的描述。晶体管62的栅电极节点64，其与显示输出接线端10连接，自偏置电压生成器13接收电压VPH，并且因此晶体管62导通。此外，晶体管92的栅电极节点94自偏置电压生成器13接收电压VNL，并且因此晶体管92导通。而且，晶体管82的栅电极节点84，其与显示输出接线端11连接，自偏置电压生成器13接收电压VPH，并且因此晶体管82导通。最后，晶体管72的栅电极节点74自偏置电压生成器13接收电压VNL，并且因此晶体管72导通。因此，晶体管62、72、82和92在周期a中导通，并且晶体管61、71、81和91在周期a中关断。换言之，与电路地连接的晶体管被激活，以将各个数据线驱动到地电平。
下面给出关于周期b的描述。周期b被定义为，在极性信号POL设定到“H”电平的同时使锁存信号STB从“H”电平切换到“L”电平之后的数个时钟周期的周期。在周期b中，晶体管92的栅电极节点94，其与显示输出接线端10连接，被设定到地电平，并且因此晶体管92关断。此外，晶体管62的栅电极节点64接收偏置电压B1，并且晶体管62作为恒流源操作。
相应地，晶体管82的栅电极节点84，其与显示输出接线端11连接，被设定到地电平，并且因此晶体管82关断。此外，晶体管72的栅电极节点74接收偏置电压B2，并且晶体管72作为恒流源操作。
而且，使开关45接通，以通过开关45提供差分放大器级2中的节点27和显示输出接线端10之间的电气连接。此外，使开关55接通，以通过开关55提供差分放大器级3中的节点37和显示输出接线端10之间的电气连接。由于在周期a中各个数据线已被预充电至地电平，因此周期b中的开关45和55的接通有效地避免了向晶体管21施加超出所允许的操作电压范围，即地电平～电压VPH的电压，并且还避免了向晶体管31施加超出所允许的操作电压范围，即电压VNL～地电平的电压。这有效地防止了由于向晶体管21和31(其是中间电压晶体管元件)施加超过耐受电压的电压而导致的晶体管21和31的损坏。
下面给出关于周期c的描述。在周期c中，极性信号POL被设定到“H”电平，并且锁存信号STB被设定到“L”电平，由此自显示输出接线端10输出正的数据信号，并且自显示输出接线端11输出负的数据信号。更具体地，在周期c中，自输出级6向显示输出接线端10输出正的数据信号，并且自输出级7向显示输出接线端11输出负的数据信号。在周期c中输出级8和9均被去活。
在周期c中，晶体管61和71被激活。晶体管61和71的激活是通过使开关41和51接通并且使开关42和52断开实现的。这导致了，差分放大器级2中的节点26通过开关41与晶体管61的栅电极节点63电气连接。换言之，差分放大器级2和输出级6作为输出正的数据信号的电压跟随器操作。此外，差分放大器级3中的节点36通过开关51与晶体管71的栅电极节点73电气连接，并且因此差分放大器级3和输出级7作为输出负的数据信号的电压跟随器操作。
图5是周期c中的驱动电路1的等效电路图。该等效电路图是通过从图3所示的电路图中移除关断状态晶体管和控制该关断状态晶体管的开关级4和5中的开关而获得的，为了简化该图。对于控制晶体管81的各个开关的状态，例如，开关43断开，并且开关44接通，由此晶体管81的栅电极节点83被设定到电压VPH，以使晶体管81关断。此外，晶体管82的栅电极自偏置电压生成器13接收地电平的偏置电压，并且因此晶体管82关断，以将输出级8置于高阻抗状态。通过相同的方式，也将输出级9置于高阻抗状态。图5中示出的等效电路图是通过从图3所示的电路图中移除输出级8和9以及控制输出级8和9的开关而获得的。
下面给出关于周期d的描述。在周期d中，极性信号POL被设定到“L”电平，并且锁存信号STB被设定到“H”电平。响应将锁存信号STB上拉至“H”电平，显示数据由数据锁存电路锁存并且经历D/A转换。这导致了，通过D/A转换生成的正的灰度信号被馈送到差分放大器级2中的节点28，并且通过D/A转换生成的负的灰度信号被馈送到差分放大器级3中的节点38。此外，将各个数据线预充电到地电平或者地电平附近的电平。
在周期d中，开关41断开，并且开关42接通，由此晶体管61的栅电极节点63，其与显示输出接线端10连接，同差分放大器级2中的节点26断开电气连接，并且与VPH电源16电气连接。这导致了晶体管61的栅电极节点63的电压电平被设定到电压VPH，以使晶体管61关断。此外，开关51关断，并且开关52接通，由此晶体管71的栅电极节点73，其与显示输出接线端11连接，同差分放大器级3中的节点36断开电气连接，并且与VNL电源17电气连接。这导致了晶体管71的栅电极节点73的电压电平被设定到电压VNL，以使晶体管71关断。
下面给出关于在周期d中导通的晶体管的描述。晶体管92的栅电极节点94，其与显示输出接线端10连接，自偏置电压生成器13接收电压VNL，并且因此晶体管92导通。此外，晶体管62的栅电极节点64自偏置电压生成器13接收电压VPH，并且因此晶体管62导通。而且，晶体管72的栅电极节点74，其与显示输出接线端11连接，自偏置电压生成器13接收电压VNL，并且因此晶体管72导通。最后，晶体管82的栅电极节点84自偏置电压生成器13接收电压VPH，并且因此晶体管82导通。因此，晶体管62、72、82和92在周期d中导通，并且晶体管61、71、81和91在周期a中关断。换言之，与电路地连接的晶体管被激活，以将各个数据线驱动到地电平。
下面给出关于周期e的描述。周期e被定义为，在极性信号POL设定到“L”电平的同时使锁存信号STB从“H”电平切换到“L”电平之后的数个时钟周期的周期。在周期e中，晶体管62的栅电极节点64，其与显示输出接线端10连接，被设定到地电平，并且因此晶体管62关断。此外，晶体管92的栅电极节点94接收偏置电压B4，并且晶体管92作为恒流源操作。
相应地，晶体管72的栅电极节点74，其与显示输出接线端11连接，被设定到地电平，并且因此晶体管72关断。此外，晶体管82的栅电极节点84接收偏置电压B3，并且晶体管82作为恒流源操作。
而且，使开关46接通，以通过开关46提供差分放大器级2中的节点27和显示输出接线端11之间的电气连接。此外，使开关56接通，以通过开关56提供差分放大器级3中的节点37和显示输出接线端10之间的电气连接。由于在周期d中各个数据线已被预充电至地电平，因此周期e中的开关46和56的接通有效地避免了向晶体管21施加超出所允许的操作电压范围-地电平～电压VPH的电压，并且还避免了向晶体管31施加超出所允许的操作电压范围-电压VNL～地电平的电压。这有效地防止了由于向晶体管21和31施加超过耐受电压的电压而导致的晶体管21和31的损坏。
下面给出关于周期f的描述。图6是周期f中的驱动电路1的等效电路图。在周期f中，极性信号POL被设定到“L”电平，并且锁存信号STB被设定到“L”电平，由此自显示输出接线端10输出负的数据信号，并且自显示输出接线端11输出正的数据信号。详细地，输出级6和7被去活，同时输出级9向显示输出接线端10输出负的数据信号，并且输出级8向显示输出接线端11输出正的数据信号。
在周期f中，晶体管81和81被激活。晶体管81和81的激活是通过使开关43和53接通并且使开关44和54断开实现的。这导致了，差分放大器级2中的节点26通过开关43与晶体管81的栅电极节点83电气连接。换言之，差分放大器级2和输出级6作为输出正的数据信号的电压跟随器操作。此外，差分放大器级3中的节点36通过开关53与晶体管91的栅电极节点93电气连接，并且因此差分放大器级3和输出级9作为输出负的数据信号的电压跟随器操作。
参考图7和9，下面给出关于偏置电压生成器13的结构的描述。
图7示出了偏置电压生成器13中的偏置电压电路131的设置，其向晶体管62馈送电压。向晶体管62的栅电极馈送三个不同的电压：一个是偏置电压B1，用于使晶体管62作为恒流源操作，另一个是电压VPH，用于将数据线预充电至地电平，并且最后一个是地电平电压，用于使晶体管62关断(或去活)。因此，开关66连接在晶体管62的栅电极节点64和电路地之间，并且开关65连接在栅电极节点64和馈送电压VPH的电源之间，同时晶体管62的栅电极节点64与一对用于馈送偏置电压B1的开关67和68连接。在将栅电极节点64从电压VPH驱动到偏置电压B1时使电压跟随器69操作。这允许迅速地将栅电极节点64驱动至偏置电压B1。在栅电极节点64稳定在偏置电压B1之后，开关67断开并且开关68接通，由此偏置电压B1被直接馈送到栅电极节点64，而非通过电压跟随器69。电压跟随器69仅在周期b中被激活；电压跟随器69在其他的周期中被去活，以减少功耗。由于高电压晶体管元件用作晶体管62，如上文所述，因此高电压晶体管元件优选地用作与恒流源6b连接的晶体管6a。馈送到晶体管82的偏置电压B3由结构相同的偏置电压电路生成。
图9示出了偏置电压生成器13中的偏置电压电路134的设置，其向晶体管92馈送电压。向晶体管92的栅电极馈送三个不同的电压：一个是偏置电压B4，用于使晶体管92作为恒流源操作，另一个是电压VNL，用于将数据线预充电至地电平，并且最后一个是地电平电压，用于使晶体管92关断(或去活)。因此，开关96连接在晶体管92的栅电极节点94和电路地之间，并且开关95连接在栅电极节点94和馈送电压VNL的电源之间，同时晶体管92的栅电极节点94与一对用于馈送偏置电压B4的开关97和98连接。在将栅电极节点94从电压VNL驱动到偏置电压B4时使电压跟随器99操作。这允许迅速地将栅电极节点94驱动至偏置电压B4。在栅电极节点94稳定在偏置电压B4之后，开关97断开并且开关98接通，由此偏置电压B4被直接馈送到栅电极节点94，而非通过电压跟随器99。电压跟随器99仅在周期e中被激活；电压跟随器99在其他的周期中被去活，以减少功耗。由于高电压晶体管元件用作晶体管92，如上文所述，因此高电压晶体管元件优选地用作与恒流源9b连接的晶体管9a。馈送到晶体管72的偏置电压B2由结构相同的偏置电压电路生成。
下面参考图8和10所示的时序图，给出关于偏置电压生成器13的描述。图8是说明向晶体管62馈送电压的偏置电压电路131的操作的时序图。在周期a中，开关65接通并且开关66断开，由此向栅电极节点64馈送电压VPH。在周期b中，开关65断开并且开关67接通，由此电压跟随器69迅速地将栅电极节点64驱动至偏置电压B1。在周期c中，开关67断开并且开关68接通，由此在不使用电压跟随器69的情况下使栅电极节点64保持在偏置电压B1。在周期d中，开关68断开并且开关65接通，由此向栅电极节点64馈送电压VPH。在周期e中，开关65断开并且开关66接通，由此栅电极节点64被设定到地电平。在周期f中，保持周期e中的状态；栅电极节点64保持设定到地电平。向晶体管72馈送电压的偏置电压电路132的操作时序与偏置电压电路131的操作时序相同。
图10是说明向晶体管92馈送电压的偏置电压电路134的操作的时序图。在周期a中，开关95接通并且开关96断开，由此向栅电极节点94馈送电压VNL。在周期b中，开关95断开并且开关97接通，由此栅电极节点94被设定到地电平。在周期c中，保持周期b的状态。在周期d中，开关96断开并且开关95接通，由此向栅电极节点94馈送电压VNL。在周期e中，开关95断开并且开关97接通，由此电压跟随器99迅速地将栅电极节点94驱动至偏置电压B4。在周期f中，开关97断开并且开关98接通，由此在不使用电压跟随器99的情况下使栅电极节点94保持在偏置电压B4。向晶体管82馈送电压的偏置电压电路133的操作时序与偏置电压电路134的操作时序相同。
应当注意，由灰度电压选择器(未示出)根据显示数据选择灰度信号，并且将选定的灰度信号输入到差分放大器级2和3的输入接线端28和38。显示数据的目的地在包括数据锁存电路的逻辑电路中切换，并且将显示数据锁存预定的持续时间。包括数据锁存电路的逻辑电路由低电压晶体管元件组成。此外，一部分控制电路12由低电压晶体管元件组成。灰度电压选择器由中间电压晶体管元件组成。
各个电路级中的晶体管元件被设计为，中间电压晶体管元件的耐受电压高于低电压晶体管元件的耐受电压，并且高电压晶体管元件的耐受电压高于中间电压晶体管元件的耐受电压。在一个实施例中，低电压晶体管元件的耐受电压是3V，中间电压晶体管元件的耐受电压是12V，而高电压晶体管元件的耐受电压是24V。当晶体管元件是MOS晶体管时，调节MOS晶体管的栅介质的厚度Tox，使得中间电压MOS晶体管的栅介质的厚度大于低电压MOS晶体管的栅介质的厚度，并且使高电压MOS晶体管的栅介质的厚度大于中间电压MOS晶体管的栅介质的厚度。此外，调节MOS晶体管的栅长度，使得中间电压MOS晶体管的栅长度大于低电压MOS晶体管的栅长度，并且使高电压MOS晶体管的栅长度大于中间电压MOS晶体管的栅长度。因此，由高电压MOS晶体管组成的电路受到大的电路尺寸的困扰。因此，电路优选地被设计为尽可能地排除高电压MOS晶体管。
在一个实施例中，IC电路地、共用电极的电压电平和系统地是相同的电压电平。这可能需要增加中间电压MOS晶体管的耐受电压。像素电压受到由于像素中的TFT的馈通所引起的相对自驱动电路1原始馈送的电压的1V～2V的偏移的困扰。因此，当由TFT馈通引起的偏移最大值是2V时，正的数据信号的电压电平范围是2V～12V，而负的数据信号的电压电平范围是-9V～2V。这意味着，由于MOS晶体管的耐受电压需要高于操作电压，因此需要使中间电压MOS晶体管的耐受电压是12V或更大。
到此为止，已给出了关于点反转驱动的描述，其中将具有相反极性的数据信号馈送到相邻的数据线，并且数据信号的极性在相邻的扫描线之间反转；然而，相似的操作也适用于其中数据信号的极性每两个扫描线反转的驱动技术。在该情况中，如图11所示，在周期a、b、d和e中将数据线预充电至地电平。
尽管在该实施例中，差分放大器级被描述为具有最简单的电路设置用于简单的解释，但是该差分放大器级可以具有不同的设置。例如，折叠级联放大器或者其他的放大器电路可以用作该差分放大器级。图12说明了采用折叠级联差分放大器架构的差分放大器级2A的结构。差分放大器级2A由晶体管21、22、23a、23b、24a、24b以及恒流源25a、25b和25c组成。
尽管在图3所示的电路结构中输出级6～9采用其中一个晶体管用作恒流源的输出电路结构，但是输出级6～9也可以采用推挽放大器结构。对于差分放大器级2和3的输入-输出特性，差分放大器级2和3中的输入晶体管21、22、31和32优选地具有约0V的阈值电压(即，-0.1V～0.1V的阈值电压)，以便于扩大输入/输出范围。如所描述的，可以从增强型晶体管、耗尽型晶体管、p型晶体管、或者n型晶体管中，根据电源电压和输出电压，适当地选择差分放大器级2和3中的晶体管。
此外，为了减少电压跟随器的输出电压的变化，切换输入到差分放大器级2和3的输入信号，以在具有多个帧周期的周期下，对电压跟随器的偏移电压取时间平均，每个周期中的帧周期的数目是4的倍数。图13说明了用于切换馈送到差分放大器级2的输入晶体管的输入信号的电路，并且图14说明了其时序图。应当注意，图13说明了这样的电路设置，其中输出级6～9由推挽放大器组成，并且额外地预备了中间级29。当开关2a、2c、2e和2h接通时，晶体管22用作反相输入端，而晶体管21用作同相输入端。另一方面，当开关2b、2d、2f和2g接通时，晶体管21用作反相输入端，而晶体管22用作同相输入端。差分放大器级3的构造和操作相同。尽管在图14所示的操作中可以每两个帧周期切换开关2a～2h，但是还可以每两个线和每两个帧周期切换开关2a～2h。这允许在4个帧周期的周期下对差分放大器级2和3的偏移电压取时间平均，其中该周期是基于像素电压的极性(正的和负的)同差分放大器级2和3的极性(反相输入或同相输入)的组合的数目确定的。
在该实施例中的驱动电路1中，针对每个显示输出接线端预备了一对操作于不同电压范围的输出级，并且响应控制信号控制该输出级。此外，在差分放大器级和输出级之间提供了开关级，以选择输出级。这有效地减少了输出导通阻抗，并且由此有效地减少了驱动电路1中的热生成。
在传统的驱动电路中，增加用作开关的晶体管的尺寸，以减小输出阻抗；输出阻抗的减小对于在受限的时间周期中完成数据信号的驱动是重要的。尽管受到元件数目的增加的困扰，特别是在开关级中，但是，该实施例中的驱动电路1的电路设置，相比于图1所示的传统的驱动电路中的开关123，允许极大地减小其中的晶体管的尺寸，这是因为，例如，开关41和42仅需要足够用于驱动节点63的驱动能力。此外，由于节点63的电压摆幅小于数据线的电压摆幅，因此可以进一步减小开关41和42的尺寸。数据线的电压摆幅典型地是10V，而节点63的电压摆幅小于10V。此外，中级电压晶体管元件用作开关41和42。因此，该实施例中的驱动电路1通过减小的电路尺寸和输出阻抗，相比于传统的驱动电路，有效地减少了其中的热生成。
第二实施例
在具有例如40英寸的屏幕尺寸的大尺寸的液晶电视中，数据线具有200pF或更大的电容。因此，使驱动电路的输出阻抗减小，以迅速地驱动数据线。然而，第一实施例中的驱动电路1(其中输出级未采用推挽放大器结构)受到下述事实的困扰，即，当数据线的原始的和所需的电压电平之间的差较小的时候，输出级6和8生成的正的数据信号呈现出过冲(overshoot)，而输出级7和8生成的负的数据信号呈现出下冲(undershoot)。然而，当恒流源生成的电流J不充分的时候，在所需时间周期中的过冲或下冲之后，数据线的电压电平可能不能稳定于所需的电压电平。
为了解决该问题，当数据线的原始的和所需的电压电平之间的差较大的时候，增加输出级6～9的驱动能力，并且当数据线的原始的和所需的电压电平之间的差较小的时候，降低输出级6～9的驱动能力。
在下文中，假设显示数据是8比特数字数据，其由数据比特D7、D6、D5、D4、D3、D2、D1和D0组成。数据比特D7被定义为MSB(最高有效比特)，并且数据比特D0被定义为LSB(最低有效比特)。此外，假设待驱动的液晶显示面板是正常的黑色液晶显示面板，由于出于大的视角的观点，大尺寸的液晶电视通常使用正常的黑色液晶显示面板，因此假设待驱动的液晶显示面板是正常的黑色液晶显示面板。在正常的黑色液晶显示面板中，在将0V的驱动电压施加到像素时，像素呈现出最低的透明度(或者“黑色”显示)，并且在将最大驱动电压施加到像素时，像素呈现出最高的透明度(或者“白色”显示)。此外，显示数据“00000000”被定义为指出“黑色”显示，而显示数据“11111111”被定义为指出“白色”显示。
在一个实施例中，显示数据的最高比特用于确定相关联的像素处于“白色”显示区域中还是处于“黑色”显示区域中。图15说明了被设计为使用显示数据的最高比特(D7)用于该确定操作的输出级6的电路设置。图15中示出的输出级6配备有一对并联连接的晶体管61a和61b。当晶体管61a和61b具有相同的尺寸时，“白色”显示下的输出级6的驱动能力可以增加到高达“黑色”显示下的驱动能力的两倍。
此外，由于“黑色”显示常常伴随有过冲，因此在“白色”显示下恒流源的电流电平被减少到J/m，其中J是“黑色”显示下的恒流源的电流电平。在该情况中，用于恒流源的晶体管62a和62b可以并联连接。当晶体管62a和62b具有相同的尺寸时，“白色”显示下的关于输出级6的恒流电平可以下降至“黑色”显示下的恒流电平的一半。
图16说明了被设计为使用显示数据的最高两个比特(D7和D6)用于确定“白色”或“黑色”显示的输出级6的电路设置。响应最高有效比特D7切换输出级6的驱动能力，如图15所示的电路设置的情况。此外，响应次高有效比特D6切换恒流源的电流电平。当显示数据的最高两个比特是“00”时，输出级6操作用于实现“黑色”显示，其中驱动能力为K，并且恒流电平为J。当显示数据的最高两个比特是“01”时，输出级6操作用于实现相对接近于“黑色”显示的中间灰度级，其中驱动能力为K，并且恒流电平为J/m。当显示数据的最高两个比特是“10”时，输出级6操作用于实现相对接近于“白色”显示的中间灰度级，其中驱动能力为nxK，并且恒流电平为J。当显示数据的最高两个比特是“11”时，输出级6操作用于实现“白色”显示，其中驱动能力为nxK，并且恒流电平为J/m。
可替换地，四个晶体管61a、61b、61c和61d(晶体管61c和62未示出)可以并联连接。在一个实施例中，晶体管61a、61b、61c和61d被设计为具有相同的尺寸。在该情况中，当显示数据的最高两个比特是“01”时，晶体管61a、61b、61c和61d操作，由此输出级6的驱动能力增加到最高两个比特是“00”的情况时的驱动能力的两倍。当最高两个比特是“10”时，晶体管61a、61b、61c和61d操作，由此输出级6的驱动能力增加到最高两个比特是“00”的情况时的驱动能力的三倍。最后，当最高两个比特是“11”时，晶体管61a、61b、61c和61d操作，由此输出级6的驱动能力增加到最高两个比特是“00”的情况时的驱动能力的四倍。晶体管61a、61b、61c和61d被设计为具有不同的尺寸，以实现加权。此外，输出级6可被设计为，当相关联的数据线的原始的和所需的电压电平之间的差是大的时候，输出级6呈现出过冲，而当相关联的数据线的原始的和所需的电压电平之间的差是小的时候，不呈现过冲。
应当注意，输出级7、8和9可被设计为响应显示数据的高位比特改变其驱动能力，如输出级6的情况。
显而易见的是，本发明不限于上文所述的实施例，可以在不偏离本发明的范围的前提下对其进行修改和变化。

Claims (9)

1.一种显示面板驱动电路，包括：
第一显示输出接线端，其与显示面板的数据线连接；
第一输出级，其与所述第一显示输出接线端直接连接，并且被设置为输出具有相对于标准电压电平的正极性的数据信号；
第二输出级，其与所述第一显示输出接线端直接连接，并且被设置为输出具有相对于所述标准电压电平的负极性的数据信号；和
控制电路，其控制所述第一和第二输出级，由此选择性地激活所述第一和第二输出级中的一个，同时去活所述第一和第二输出级中的另一个。
2.如权利要求1所述的显示面板驱动电路，进一步包括：
第二显示输出接线端，其与所述显示面板的另一数据线连接；
第三输出级，其与所述第二显示输出接线端直接连接，并且被设置为输出具有相对于所述标准电压电平的正极性的数据信号；和
第四输出级，其与所述第二显示输出接线端直接连接，并且被设置为输出具有相对于所述标准电压电平的负极性的数据信号，
其中所述控制电路控制所述第三和第四输出级，由此选择性地激活所述第三和第四输出级中的一个，同时去活所述第三和第四输出级中的另一个，并且
其中所述控制电路控制所述第一到第四输出级，由此，在第一周期中，所述第一输出级将正的数据信号输出到所述第一显示输出接线端上，所述第四输出级将负的数据信号输出到所述第二显示输出接线端上，而且，在第二周期中，所述第二输出级将负的数据信号输出到所述第一显示输出接线端上，所述第三输出级将正的数据信号输出到所述第二显示输出接线端上。
3.如权利要求2所述的显示面板驱动电路，进一步包括：
第一差分放大器级，其接收与第一显示数据相关联的第一灰度电压；
第二差分放大器级，其接收与第二显示数据相关联的第二灰度电压；
第一开关级，其使所述第一差分放大器级的输出端与所述第一和第三输出级中所选定一个的输入端连接；和
第二开关级，其使所述第二差分放大器级的输出端与所述第二和第四输出级中所选定一个的输入端连接。
4.如权利要求3所述的显示面板驱动电路，其中所述第一和第二差分放大器级的每一个包括一对同相和反相输入端，
其中所述第一差分放大器级被设置为在自其所述同相和反相输入端中选出的第一输入端上接收所述第一灰度电压，
其中所述第二差分放大器级被设置为在自其所述同相和反相输入端中选出的第一输入端上接收所述第二灰度电压，
其中所述第一开关级被设置为，使所述第一和第二显示输出接线端中的一个输出接线端与自所述第一差分放大器级的所述同相和反相输入端中选出的第二输入端连接，并且
其中所述第二开关级被设置为，使所述第一和第二显示输出接线端中的另一个输出接线端与自所述第二差分放大器级的所述同相和反相输入端中选出的第二输入端连接。
5.如权利要求3所述的显示面板驱动电路，其中所述第一差分放大器级、所述第一和第三输出级在从所述标准电压电平到高于所述标准电压电平的第一电压电平的第一电压范围中操作，并且
其中所述第二差分放大器级、所述第二和第四输出级在从第二电压电平到所述标准电压电平的第二电压范围中操作，所述第二电压电平低于所述标准电压电平。
6.如权利要求4所述的显示面板驱动电路，进一步包括：
第一选择器，其切换接收所述第一灰度电压的第一节点和所述一个输出接线端同所述第一差分放大器级的所述同相和反相输入端的连接，以及
第二选择器，其切换接收所述第二灰度电压的第二节点和所述另一个输出接线端同所述第二差分放大器级的所述同相和反相输入端的连接。
7.如权利要求6所述的显示面板驱动电路，其中，通过所述第一和第二选择器切换的所述连接是以每条线和/或每个帧周期来切换的。
8.如权利要求3所述的显示面板驱动电路，其中所述第一和第二差分放大器级中的MOS晶体管的栅介质的厚度小于所述第一到第四输出级中的MOS晶体管的栅介质的厚度。
9.如权利要求2所述的显示面板驱动电路，其中所述第一到第四输出级被设置为，将所述第一和第二显示输出接线端预充电至所述标准电压电平。
CN2006101531592A 2005-12-07 2006-12-07 用于减少其内的热生成的显示面板驱动器 Expired - Fee Related CN1979626B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005353286A JP4840908B2 (ja) 2005-12-07 2005-12-07 表示装置駆動回路
JP2005-353286 2005-12-07
JP2005353286 2005-12-07

Publications (2)

Publication Number Publication Date
CN1979626A CN1979626A (zh) 2007-06-13
CN1979626B true CN1979626B (zh) 2011-08-03

Family

ID=38118209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101531592A Expired - Fee Related CN1979626B (zh) 2005-12-07 2006-12-07 用于减少其内的热生成的显示面板驱动器

Country Status (3)

Country Link
US (3) US8144137B2 (zh)
JP (1) JP4840908B2 (zh)
CN (1) CN1979626B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883030B1 (ko) * 2007-02-28 2009-02-09 매그나칩 반도체 유한회사 평판 디스플레이의 구동 회로 및 방법
JP5138296B2 (ja) * 2007-07-10 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置
JP2009042428A (ja) * 2007-08-08 2009-02-26 Nec Electronics Corp 増幅回路および表示装置
JP2009229737A (ja) * 2008-03-21 2009-10-08 Nec Electronics Corp 表示装置の駆動回路及びそのテスト方法
JP4825838B2 (ja) 2008-03-31 2011-11-30 ルネサスエレクトロニクス株式会社 出力増幅回路及びそれを用いた表示装置のデータドライバ
KR100980347B1 (ko) * 2008-09-05 2010-09-06 주식회사 실리콘웍스 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로
US8009481B2 (en) * 2009-02-23 2011-08-30 Infineon Technologies Ag System and method for bit-line control
JP2010226591A (ja) 2009-03-25 2010-10-07 Renesas Electronics Corp 表示装置駆動回路
JP2011004309A (ja) * 2009-06-22 2011-01-06 Renesas Electronics Corp 差動信号受信回路および表示装置
JP2011008028A (ja) * 2009-06-25 2011-01-13 Sony Corp 信号線駆動回路および表示装置、並びに電子機器
JP5777300B2 (ja) * 2010-07-05 2015-09-09 ラピスセミコンダクタ株式会社 駆動回路及び表示装置
US8466908B2 (en) * 2010-07-13 2013-06-18 Himax Technologies Limited Display device having a bias control unit for dynamically biasing a buffer and method thereof
JP5442558B2 (ja) * 2010-08-06 2014-03-12 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置
TW201241815A (en) * 2011-04-01 2012-10-16 Fitipower Integrated Tech Inc Source driver of LCD panel
US9099026B2 (en) * 2012-09-27 2015-08-04 Lapis Semiconductor Co., Ltd. Source driver IC chip
KR102034061B1 (ko) * 2013-06-29 2019-11-08 엘지디스플레이 주식회사 액정 표시 장치
US20150287367A1 (en) * 2014-04-04 2015-10-08 Qualcomm Mems Technologies, Inc. Charge recycling driver output stage
CN104766564B (zh) * 2015-04-24 2017-03-15 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
JP6960769B2 (ja) * 2017-05-19 2021-11-05 クリエイティブ レジェンド セミコンダクター （ホンコン） リミテッド 半導体装置、表示装置及びその動作方法
CN108922493A (zh) * 2018-09-21 2018-11-30 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392485B1 (en) * 1999-09-17 2002-05-21 Matsushita Electric Industrial Co., Ltd. High slew rate differential amplifier circuit
CN1607564A (zh) * 2003-09-26 2005-04-20 恩益禧电子股份有限公司 差分ab类放大电路和使用该电路的驱动电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07319432A (ja) * 1994-05-30 1995-12-08 Sharp Corp 表示装置の列電極駆動回路
TW270198B (zh) * 1994-06-21 1996-02-11 Hitachi Seisakusyo Kk
CN1099608C (zh) 1994-11-21 2003-01-22 精工爱普生株式会社 液晶驱动装置及液晶驱动方法
JP3417514B2 (ja) * 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JP3056085B2 (ja) 1996-08-20 2000-06-26 日本電気株式会社 マトリクス型液晶表示装置の駆動回路
JP3738311B2 (ja) * 1999-01-18 2006-01-25 カシオ計算機株式会社 液晶表示駆動装置
JP2001004974A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 液晶駆動回路
JP2001292041A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
JP4770001B2 (ja) * 2000-06-22 2011-09-07 日本テキサス・インスツルメンツ株式会社 駆動回路及び電圧ドライバ
JP2002132229A (ja) * 2000-10-27 2002-05-09 Nec Kansai Ltd 液晶駆動装置および液晶表示装置
JP3617816B2 (ja) * 2000-11-29 2005-02-09 シャープ株式会社 インピーダンス変換装置とそれを備えた表示装置の駆動装置
JP3820918B2 (ja) * 2001-06-04 2006-09-13 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP3730886B2 (ja) * 2001-07-06 2006-01-05 日本電気株式会社 駆動回路及び液晶表示装置
JP3520418B2 (ja) * 2002-02-04 2004-04-19 セイコーエプソン株式会社 演算増幅回路、駆動回路及び演算増幅回路の制御方法
US6977549B2 (en) * 2002-02-25 2005-12-20 Nec Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
JP2004297904A (ja) * 2003-03-27 2004-10-21 Renesas Technology Corp 直流モータの駆動制御装置および直流モータの回転駆動システム並びにコイル駆動用半導体集積回路
JP2005182494A (ja) * 2003-12-19 2005-07-07 Mitsubishi Electric Corp 電流増幅回路およびそれを備える液晶表示装置
US7053690B2 (en) * 2004-07-08 2006-05-30 Oki Electric Industry Co., Ltd. Voltage generating circuit with two resistor ladders
JP4082398B2 (ja) * 2004-09-07 2008-04-30 セイコーエプソン株式会社 ソースドライバ、電気光学装置、電子機器及び駆動方法
KR101147104B1 (ko) * 2005-06-27 2012-05-18 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 방법 및 장치
TWI295051B (en) * 2005-07-22 2008-03-21 Sunplus Technology Co Ltd Source driver circuit and driving method for liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392485B1 (en) * 1999-09-17 2002-05-21 Matsushita Electric Industrial Co., Ltd. High slew rate differential amplifier circuit
CN1607564A (zh) * 2003-09-26 2005-04-20 恩益禧电子股份有限公司 差分ab类放大电路和使用该电路的驱动电路

Also Published As

Publication number Publication date
US20110169879A1 (en) 2011-07-14
US20070126722A1 (en) 2007-06-07
CN1979626A (zh) 2007-06-13
JP2007156235A (ja) 2007-06-21
US20120154367A1 (en) 2012-06-21
US8390557B2 (en) 2013-03-05
JP4840908B2 (ja) 2011-12-21
US8144137B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
CN1979626B (zh) 用于减少其内的热生成的显示面板驱动器
JP4943630B2 (ja) 表示装置の駆動装置
US10229634B2 (en) Level shifting unit, level shifting circuit, method for driving the level shifting circuit, gate driving circuit and display device
KR100752602B1 (ko) 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
EP3113167B1 (en) Method of driving display panel and display apparatus for performing the same
KR100445123B1 (ko) 화상 표시 장치
US20100067646A1 (en) Shift register with embedded bidirectional scanning function
US20120169783A1 (en) Display driving circuit and operating methods
US8587507B2 (en) Driving circuit and display apparatus having operational amplifiers with parasitic diodes
KR102586365B1 (ko) 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법
US10665189B2 (en) Scan driving circuit and driving method thereof, array substrate and display device
US20090207118A1 (en) Data driving unit and liquid crystal display
JP2008310317A (ja) 液晶表示装置の駆動装置とこれを含む液晶表示装置
US8384643B2 (en) Drive circuit and display device
US5650801A (en) Drive circuit with rise and fall time equalization
US20060033694A1 (en) Impedance conversion circuit, drive circuit, and control method therefor
JP4974594B2 (ja) 表示制御装置及びその駆動制御方法
KR101297241B1 (ko) 액정표시장치의 구동장치
US6795050B1 (en) Liquid crystal display device
US8009155B2 (en) Output buffer of a source driver applied in a display
KR101385465B1 (ko) 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법
CN100570457C (zh) 栅极驱动器、光电装置、电子设备以及驱动方法
US20130093745A1 (en) Display panels and display units thereof
KR102581724B1 (ko) 표시장치
CN117456929B (zh) 显示面板的驱动方法和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110803

Termination date: 20131207