JPH07319432A

JPH07319432A - 表示装置の列電極駆動回路

Info

Publication number: JPH07319432A
Application number: JP11693294A
Authority: JP
Inventors: Masami Inoue; 正巳井上
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-05-30
Filing date: 1994-05-30
Publication date: 1995-12-08

Abstract

(57)【要約】【目的】部品点数を減少させ、複数の駆動方式を任意
に選択可能とする。【構成】映像信号の極性反転回路ＣＨを設けたので、
１系統の入力信号およびサンプリング部Ｓａｍ’および
ホールド部Ｈ’を形成することのみで１水平期間中に正
極性と負極性の映像信号を任意に選択して列電極に出力
可能となり、表示装置の交流駆動が可能になるとともに
倍速駆動ができる。また、各々の信号の正極性電位およ
び負極性電位の直流電圧レベルを外部から調整信号ＤＣ
１，ＤＣ２で調整すれば、フリッカなどのない最適な状
態にすることができる。さらに、極性反転回路ＣＨで正
極性、負極性の映像信号を作成後列電極に出力する際、
選択出力手段を設けたので、列単位（ドット反転）、行
単位（ライン反転）、列単位＋行単位（ドットライン反
転）およびフィールド単位などのソース出力が外部設定
端子を介して任意に容易に設定でき、用途に応じた交流
駆動ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス型液晶表示
装置などの表示装置の列電極駆動回路に関し、特に、通
常の１水平走査期間の間に２行分以上の駆動を行う表示
装置の列電極駆動回路に関する。

【０００２】

【従来の技術】従来、フルラインパネルの駆動法とし
て、まず、通常のＣＲＴと同様のインタレース駆動法が
考えられる。通常のＣＲＴでは、走査線数が３００〜３
５０ＴＶ本程度の垂直解像度が得られるのに対して、フ
ルラインＬＣＤのインタレース駆動法では原理的に走査
線数が４８０ＴＶ本の解像度が得られることになる。し
かし、走査線数４８０本のパネルの場合、ＬＣＤパネル
では液晶の分極防止のため、交流駆動、即ち液晶に印加
する電圧の極性を順次変える駆動法を取っており、各絵
素に１／３０秒ごとに電圧を印加しているインタレース
駆動では、印加電圧の極性が１５Ｈｚの周波数で変わる
ことになり、目に見えるちらつき、即ちフリッカが発生
する。

【０００３】この問題を解決する手段として、ノンイン
タレース駆動法がある。通常のＣＲＴの画面とノンイン
タレース駆動したフルラインＬＣＤの対比を図８に示し
ている。この駆動法では、同一信号による２ライン走査
により１フィールド内に順次すべてのラインを走査する
ため、各絵素へ１／６０秒ごとに電圧が印加されるの
で、電圧の極性変化は３０Ｈｚとなりラインフリッカと
して認識されなくなる。さらに、同一映像信号となる走
査線の組み合わせを本来のインタレース走査と等しく
し、垂直改造度の向上を図っている。

【０００４】次に、１／２水平期間に１ライン走査する
駆動として、ビデオ信号側で行う方法について述べる。
これは外部メモリ倍速駆動システムと呼ばれ、その構成
は図９のようになる。図９において、映像信号源１から
の映像信号は入力ビデオ処理回路２に入力され、Ａ／Ｄ
変換器３さらにスイッチ部４を介してラインメモリ５に
入力されて書き込まれる。即ち、ラインメモリ５を２個
使用した走査変換部で１水平期間の映像信号は、まず、
周波数ｆｃｋでＡ／Ｄ変換器３でＡ／Ｄ変換されて、一
方のラインメモリ５に書き込まれる。さらに、続く１水
平期間の映像信号を他方のラインメモリ５に記憶してい
る間に、一方のラインメモリ５から周波数２ｆｃｋで２
回続いて読み出されＡ／Ｄ変換器６でＤ／Ａ変換され
る。この結果、１水平期間の映像信号は、時間を半分に
短縮した同一信号を２度繰り返した変換信号となる。こ
の変換信号は極性反転回路７さらに出力バッファ８を介
して表示モジュールのソースドライバ９に入力される。
このソースドライバ９は１系列のサンプルホールド回路
１０を有する構成となっているが、倍速映像信号や倍速
スキャンに対応してドライバ駆動周波数が倍になってい
る。

【０００５】また、従来の別の方式としてドライバ倍速
システムがある。その構成を図１０に示している。図１
０において、映像信号源１１により得た映像信号を極性
反転してソースドライバ入力用ビデオ信号とするという
構成は従来と同じであるが、映像信号が入力される極性
反転回路１２は映像信号１つにつき２系列となり、極性
の異なった同一のビデオ信号を各出力バッファ１３を介
して表示モジュールのソースドライバ１４に入力する。
このソースドライバ１４は２系列のサンプルホールド回
路１５を有している。

【０００６】ここで、ソースドライバ１４を簡略化した
内部構成を図１１に示している。図１１において、ビデ
オ信号Ａはスイッチ部１６ＡでサンプリングクロックＣ
ＬＤ１によりスイッチング制御されて、サンプリングコ
ンデンサ１７Ａで保持される。このサンプリングコンデ
ンサ１７Ａで保持されたデータ電位はスイッチ部１８Ａ
でトランスファ信号ＴＲによりスイッチング制御され
て、ホールドコンデンサ１９Ａで保持される。また、ビ
デオ信号Ｂにおいても同様に、スイッチ部１６Ｂ、サン
プリングコンデンサ１７Ｂさらにスイッチ部１８Ｂを介
してホールドコンデンサ１９Ｂで保持される。これらホ
ールドコンデンサ１９Ａ，１９Ｂの出力を切り替える出
力切換回路としての出力切換スイッチ２０から出力バッ
ファ２１を介してソース出力として出力される。このよ
うなドライバ倍速駆動の例は特開平４−０５０８９５号
公報において論じられている。

【０００７】図１２は図１０のソースドライバ１４を含
む駆動回路の構成を示すブロック回路図である。図１２
において、制御部２２はソースドライバ１４に接続さ
れ、クロック信号、制御信号などの各種信号ＳＡＬＬを
取り込み、各種信号ＳＡＬＬに基づいてサンプリングパ
ルスＰＳＡ、ホールドパルスＰＨＯ、スイッチングパル
スＰＴを生成し、これらをそれぞれ、ソースドライバ１
４のサンプリング部Ｓａｍ、ホールド部Ｈおよびスイッ
チ部Ｓｗにそれぞれ供給する。

【０００８】また、正負の極性が反転している映像信号
Ｖ１（以下『＋極性』とする）、映像信号Ｖ２（以下
『−極性』とする）が、外部から端子Ｔ１，Ｔ２に与え
られている。この端子Ｔ１からサンプリング部Ｓａｍの
サンプリング回路Ｓａ１，・・・Ｓａｉ，・・Ｓａｎに
映像信号Ｖ１がそれぞれ与えられる。また、端子Ｔ２か
らサンプリング部Ｓａｍのサンプリング回路Ｓｂ１，・
・・Ｓｂｉ，・・Ｓｂｎに映像信号Ｖ２が与えられる。

【０００９】さらに、これらサンプリング回路Ｓａ１，
Ｓｂ１，・・Ｓａｉ，Ｓｂｉ，・・Ｓａｎ，Ｓｂｎは、
サンプリングパルスＰＳＡに従って順次、１水平期間内
において時系列的に並ぶ映像信号Ｖ１，Ｖ２の絵素信号
Ａ１，Ｂ１，・・Ａｉ，Ｂｉ，・・Ａｎ，Ｂｎをそれぞ
れ保持してサンプリングする。

【００１０】これらサンプリング回路Ｓａ１，Ｓｂ１，
・・Ｓａｉ，Ｓｂｉ，・・Ｓａｎ，Ｓｂｎはそれぞれ、
ホールド回路Ｈａ１，Ｈｂ１，・・Ｈａｉ，Ｈｂｉ・・
Ｈａｎ，Ｈｂｎにそれぞれ接続され、１水平ライン期間
が終了して上記サンプリング動作が完了した後、次のサ
ンプリングが開始されるために、ホールドパルスが立ち
上がったとき、ホールド部Ｈのホールド回路Ｈａ１，Ｈ
ｂ１，・・Ｈａｉ，Ｈｂｉ・・Ｈａｎ，Ｈｂｎはそれぞ
れ、サンプリング回路Ｓａ１，Ｓｂ１，・・Ｓａｉ，Ｓ
ｂｉ，・・Ｓａｎ，Ｓｂｎからそれぞれ絵素信号Ａ１，
Ｂ１，・・Ａｉ，Ｂｉ，・・Ａｎ，Ｂｎをそれぞれ取り
込んで保持する。

【００１１】これらホールド回路Ｈａ１，Ｈｂ１，・・
Ｈａｉ，Ｈｂｉ・・Ｈａｎ，Ｈｂｎの各出力端はそれぞ
れ、スイッチ部Ｓｗの各スイッチの端子ａ，ｂにそれぞ
れ接続され、スイッチングパルスＰＴに従って端子ａと
端子ｃ間すべてが同時に導通するか、または端子ｂと端
子ｃ間すべてが同時に導通するように切り換えられる。
これにより、ホールド回路Ｈａ１，・・Ｈａｉ，・・Ｈ
ａｎまたはホールド回路Ｈｂ１，・・Ｈｂｉ，・・Ｈｂ
ｎのいずれか一方を出力部Ｅの出力バッファＥ１，・・
Ｅｉ，・・Ｅｎとそれぞれ導通させることができる。具
体的には、１ライン期間のうちその前半の期間にゲート
ドライバ２３からの奇数行目のゲートラインＡ，Ｃ，・
・がオン状態になるとき、各スイッチの端子ａと端子ｃ
間すべてが同時に導通し、また、１ライン期間のうちそ
の後半の期間にゲートドライバ２３からの偶数行目のゲ
ートラインＢ，Ｄ，・・がオン状態になるとき、各スイ
ッチの端子ｂと端子ｃ間すべてが同時に導通する。

【００１２】

【発明が解決しようとする課題】上記従来の駆動回路で
は、外部メモリを使用する図９の外部メモリ倍速駆動シ
ステムの場合、ソースドライバは１系列のサンプルホー
ルド回路を有する構成となっているが、倍速映像信号や
倍速スキャンに対応してドライバ駆動周波数が倍になっ
ている。したがって、この場合、ビデオ信号処理回路は
入力信号の倍の帯域が必要であり、倍速変換回路も必要
となる。これに加えてソースドライバは高速クロック動
作が不可欠なものとなる。

【００１３】また、図１０のドライバ倍速駆動システム
の場合、１水平走査期間中に２行分の画素を選択駆動す
るために、入力映像信号、サンプリング部およびホール
ド部すべて２系列分必要となり、それがソース出力分す
べて必要となって、部品点数が増大するという問題を有
していた。このため、その製造原価も大きくなる。

【００１４】さらに、駆動方式においても、１つの駆動
方式（例えばライン反転駆動）しか対応できないため、
駆動方式が変わるごとに専用の制御装置を持つ駆動回路
の設計をしなければならなかった。

【００１５】本発明は、上記従来の問題を解決するもの
で、１系統の入力映像信号、サンプリング部およびホー
ルド部で１水平走査期間中に２行分の画素を選択駆動で
きて、部品点数を減少させることができるとともに、出
力極性切り換え機能を付加することにより複数の駆動方
式を任意に選択することができる表示装置の列電極駆動
回路を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の表示装置の列電
極駆動回路は、表示ユニットに配設された複数の列電極
を駆動する表示装置の列電極駆動回路であって、入力さ
れる表示信号をサンプリングし、サンプリングされた該
表示信号を保持する複数のサンプリング部および、該サ
ンプリング部の電位をホールドする複数のホールド部を
有する１系統のサンプリングホールド手段と、該ホール
ド部の電位を用いて該列電極に出力する正極性電位およ
び負極性電位を作成する列電極出力信号作成手段と、該
列電極出力信号作成手段が該ホールド部毎に作成した正
極性電位および負極性電位のうち該ホールド部毎にいず
れかを任意に選択して該列電極を駆動する選択出力手段
とを備えたものであり、そのことにより上記目的が達成
される。また、好ましくは、本発明の表示装置の列電極
駆動回路における列電極出力信号作成手段に、正極性電
位および負極性電位の直流電圧レベルを外部から調整可
能な調整手段を設ける。さらに、好ましくは、本発明の
表示装置の列電極駆動回路における選択出力手段とし
て、入力表示信号の１水平走査周期内において、１列電
極に正極性電位および負極性電位を切り替えて、それぞ
れ列電極に出力可能な切り替え手段を設ける。さらに、
好ましくは、本発明の表示装置の列電極駆動回路におけ
る選択出力手段に選択制御用の外部設定端子を設け、該
外部設定端子に入力される制御信号の組み合わせによっ
て列電極単位、行電極単位、１水平期間および１フィー
ルド期間のうち少なくともいずれかに列電極に出力され
る映像信号の極性を任意に設定することにより任意の駆
動方式を選択する。さらに、好ましくは、本発明の表示
装置の列電極駆動回路における入力表示信号の時間軸を
操作しないで、入力する表示信号を１系統にて表示装置
の倍速駆動をする。

【００１７】

【作用】上記構成により、入力される映像信号を駆動回
路内部において、映像信号の極性反転回路である列電極
出力信号作成手段を設けたので、１系統の入力信号およ
びサンプリング部およびホールド部を形成することのみ
で１水平期間中に正極性と負極性の映像信号を列電極に
出力することが可能となり、部品点数が減少し、また、
１行ごとに極性を変えることがでることで表示装置の交
流駆動が可能になるとともに倍速駆動ができる。また、
映像信号の正極性電位および負極性電位の直流電圧レベ
ルを外部から調整手段で調整するようにすれば、フリッ
カなどのない最適な状態にレベル設定できる。さらに、
選択出力手段を設けたので、列電極出力信号作成手段で
正極性、負極性の映像信号を作成後列電極に出力する
際、列単位（ドット反転）、行単位（ライン反転）、列
単位＋行単位（ドットライン反転）およびフィールド単
位などのソース出力が外部設定端子を介して外部から任
意に容易に設定でき、用途に応じた交流駆動が容易に決
められる。

【００１８】

【実施例】以下、本発明の実施例について説明する。

【００１９】図１は本発明の一実施例における表示装置
の列電極駆動回路の構成を示すブロック図であり、図２
は図１の表示装置の列電極駆動回路の要部を具体的に示
した回路図である。なお、図２の従来例で説明した箇所
と同様の機構を有する部材には同じ部品番号を付しその
説明を省略する。

【００２０】図１および図２において、映像信号源３１
は入力ビデオ処理回路の出力バッファ３２を介してソー
スドライバ３３に接続され、ソースドライバー３３に映
像信号が入力される。この映像信号が入力されるサンプ
ルホールド回路３４の１系統のサンプリング回路Ｓａ１
・・Ｓａｉ・・Ｓａｎはそれぞれ、サンプルホールド回
路３４の１系統のホールド回路Ｈａ１・・Ｈａｉ・・Ｈ
ａｎにそれぞれ接続され、これらホールド回路Ｈａ１・
・Ｈａｉ・・Ｈａｎはそれぞれ、ホールド部の電位を用
いて列電極に出力する正極性電位および負極性電位を作
成する列極性反転回路ＣＨに接続されている。この極性
反転回路ＣＨは、切り替え制御信号ＰＡ，ＰＢで切り替
え制御をする出力切り替え回路３５が接続されるスイッ
チ部ＳＷ’に接続され、極性反転回路ＣＨからの絵素信
号Ａ１，・・Ａｉ，・・Ａｎの＋極性と−極性をスイッ
チ部ＳＷ’で切り替える。即ち、スイッチ部ＳＷ’は極
性反転回路ＣＨがホールド回路毎に作成した正極性電位
および負極性電位のうちホールド回路毎にいずれかを任
意に選択して列電極に出力する。

【００２１】この極性反転回路ＣＨの一単位について説
明すると、例えば、ホールド回路Ｈａ１は抵抗を介して
オペアンプ３６の＋入力端子に接続され、その−入力端
子は抵抗を介してその出力端に接続されるとともに、抵
抗を介して入力端子Ｔ５に接続されている。また、入力
端子Ｔ６は抵抗を介してオペアンプ３７の＋入力端子に
接続され、その−入力端子は抵抗を介してその出力端に
接続されるとともに、抵抗を介してオペアンプ３６の出
力端子に接続されている。オペアンプ３６の出力端子は
信号Ａ１＋の端子に接続され、オペアンプ３７の出力端
子は信号Ａ１−の端子に接続されている。これら信号Ａ
１＋の端子と信号Ａ１−の端子を、スイッチ部ＳＷ’の
切り換えスイッチｓｗ１で切り換えている。このスイッ
チ部ＳＷ’の切り換えスイッチｓｗ１は出力回路Ｅのバ
ッファＥ１に接続され、バッファＥ１から表示パネル３
８にソース出力されている。また、同様に、このような
極性反転回路ＣＨの構成は、ホールド回路Ｈａ２・・Ｈ
ａｉ・・Ｈａｎのそれぞれの出力端に対応してそれぞれ
設けられる。

【００２２】ここで、入力信号ＰＡ，ＰＢの組み合わせ
により切り換え回路３５が選択する駆動方式〜を次
の表１に示している。

【００２３】

【表１】

【００２４】上記表１に示すように、切り換え回路３５
は、入力信号ＰＡ，ＰＢがいずれも”Ｌｏｗ”レベルＬ
であるとき、図３に示すライン反転駆動のモードを選
択する。また、入力信号ＰＡが”Ｌｏｗ”レベルＬで、
入力信号ＰＢが”Ｈｉｇｈ”レベルであるとき、図４に
示すドットライン反転駆動のモードを選択し、また、
入力信号ＰＡが”Ｈｉｇｈ”レベルＨで、入力信号ＰＢ
が”Ｌｏｗ”レベルＬであるとき、図５に示すドット反
転駆動のモードを選択する。さらに、入力信号ＰＡ，
ＰＢがいずれも”Ｈｉｇｈ”レベルＨであるとき、図６
に示す１フィールド反転駆動のモードを選択する。

【００２５】上記構成により、切り換え回路３５は端子
Ｔ３，Ｔ４を介して外部から信号ＰＡ，ＰＢを取り込
む。これら信号ＰＡ，ＰＢの組合せにより前記した表１
の通り選択した駆動方式のモードにおいて、制御部３９
から与えられる制御信号ＰＤに従って制御信号ＰＣ，Ｐ
Ｃ’を生成しスイッチ部ＳＷ’に供給する。このとき、
制御信号ＰＤはサンプリングパルスＰＳＡに同期して生
成され、ソースドライバ３３の動作状態を伝達する。

【００２６】次に、映像信号の流れを説明すると、ま
ず、端子Ｔ１からサンプリング部Ｓａｍ’のサンプリン
グ回路Ｓａ１，・・Ｓａｉ，・・Ｓａｎに映像信号とし
てデータＶ１が与えられる。これらサンプリング回路Ｓ
ａ１，・・Ｓａｉ，・・Ｓａｎは、図７に示すようにサ
ンプリングパルスＰＳＡに従って順次１水平期間内にお
いて映像信号Ｖ１の絵素信号Ａ１’・・Ａｉ’，・・Ａ
ｎ’をそれぞれ保持しサンプリングする。１水平期間が
終了し、上記サンプリング動作がすべて完了した後、次
の１水平期間のサンプリングを開始するまでのブランキ
ング期間に、ホールドパルスＰＨＯが立ち上がり、ホー
ルド部Ｈ’のホールド回路Ｈａ１，・・Ｈａｉ，・・Ｈ
ａｎに絵素信号Ａ１’・・Ａｉ’，・・Ａｎ’をいっせ
いに取り込んで保持する。このホールド部Ｈ’で保持さ
れた絵素信号Ａ１’・・Ａｉ’，・・Ａｎ’はそれぞ
れ、極性反転回路ＣＨに入力され、極性反転回路ＣＨで
＋極性絵素信号Ａ１＋，・・Ａｉ＋，・・Ａｎ＋、およ
び、−極性絵素信号Ａ１−，・・Ａｉ−，・・Ａｎ−を
それぞれ作成する。

【００２７】また、端子Ｔ５，Ｔ６を介して絵素信号の
ＤＣレベル調整信号ＤＣ１，ＤＣ２にて＋極性絵素信号
および−極性絵素信号が、フリッカーなどの無い最適な
状態になるように調整を行う。また、スイッチ部ＳＷ’
において、図７に示すように、極性反転回路ＣＨにて作
成された＋極性絵素信号Ａ１＋・・Ａｉ＋，・・Ａｎ＋
と、−極性の絵素信号Ａ１−・・Ａｉ−，・・Ａｎ−を
切り換えて信号ＰＣ，ＰＣ’によって出力部Ｅの出力バ
ッファＥ１，・・Ｅｉ，・・Ｅｎを介してソースライン
ＳＬ１，・・ＳＬｉ，・・ＳＬｎにそれぞれ供給する。
このようにして、各絵素信号はそれぞれ、ソースライン
ＳＬ１，・・ＳＬｉ，・・ＳＬｎにそれぞれ供給された
後、ｎ個の絵素ＧＡ１，・・ＧＡｉ，・・ＧＡｎに取り
込まれる。

【００２８】ここで、タイミング図の図７により補足説
明しておくと、出力切り換え回路３５からの切り換え信
号ＰＣ，ＰＣ’の周期は、１水平期間内（ｆ＝１５．７
５Ｈｚ）に２ラインデータを書き込むためホールドパル
スが立ち上がり、サンプリングデータがホールド部Ｈ’
に取り込まれた後、約１／２Ｈ周期にて極性切り替えが
必要となる（同極性書き込みの場合には必要ない）。図
７のタイミング図は、図４または図５のドット反転駆動
例をもとに示している。

【００２９】この場合、切り換え信号ＰＣはソースライ
ンの偶数ラインの列電極の切り替えを行い、切り換え信
号ＰＣ’はソースラインの奇数ラインの列電極の切り替
えを行っている。これは逆でも構わない。図１の場合は
ＳＬ１を奇数ライン、ＳＬｉを偶数ライン、ＳＬｎを奇
数ラインと想定して説明している。

【００３０】このようにして、ライン反転駆動、ド
ットライン反転駆動、ドットライン反転駆動、１フ
ィールド反転駆動などの各種駆動方式の画像をそれぞれ
任意に再生することができる。

【００３１】なお、本実施例では、切り替え回路３５に
より選択する駆動方式を簡単なものとするため、ライ
ン反転駆動、ドットライン反転駆動、ドットライン
反転駆動、１フィールド反転駆動の４つとしたが、他
に例えば、ライン・フィールド反転駆動、ドット・フィ
ールド反転駆動など他の駆動方式についても実施するこ
とができる。また、本実施例では、入力映像信号の極性
は変えずに端子ａと端子ｃ間は常に＋極性絵素信号、端
子ｂと端子ｃ間は常に−極性絵素信号にて例を述べた
が、逆に、入力信号の極性を反転することで切り替え信
号ＰＣ，ＰＣ’と同じ動作を作ることもできる。

【００３２】

【発明の効果】以上のように本発明によれば、メモリな
どを使用して、入力する表示信号の時間軸を操作したり
せずに、入力する表示信号を１系統にて表示装置を倍速
駆動させることができ、また、正負映像信号の各々を構
成する各絵素信号の極性を任意に切り換えて、複数の駆
動方式を任意に選択することができる。また、表示装置
においては、その駆動方式に応じてモードを切り換え、
正負映像信号の各々を構成する各絵素信号の極性をその
駆動方式に一致させて選択し切り換えることもできる。
これにより、従来のような外部メモリやドライバ内での
２系統によるサンプルホールド回路を不要にし、また、
表示画面の各絵素の極性の組み合わせモードごとに専用
の駆動回路を設計および製造するような、工程の複雑化
や部品点数の増加を防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施における表示装置の列電極駆動
回路の構成を示すブロック図である。

【図２】図１の表示装置の列電極駆動回路の要部を具体
的に示した回路図である。

【図３】図１の表示装置の列電極駆動回路における駆動
方式がライン反転駆動による画像図である。

【図４】図１の表示装置の列電極駆動回路における駆動
方式がドット・ライン反転駆動による画像図である。

【図５】図１の表示装置の列電極駆動回路における駆動
方式がドット反転による画像図である。

【図６】図１の表示装置の列電極駆動回路における駆動
方式が１フィールド反転駆動による画像図である。

【図７】図１の表示装置の列電極駆動回路におけるタイ
ミングチャート図である。

【図８】フルラインＬＣＤのノンインタレース走査とＣ
ＲＴとの対比を示す図である。

【図９】従来の表示装置の列電極駆動回路における外部
メモリ倍速駆動システムの構成を示すブロック図であ
る。

【図１０】従来の表示装置の列電極駆動回路におけるド
ライバ倍速駆動システムの構成を示すブロック図であ
る。

【図１１】図１０のソースドライバ１４を簡略化した内
部構成図である。

【図１２】図１０のソースドライバ１４を含む駆動回路
の構成を示すブロック図である。

【符号の説明】

３３ソースドライバ３４サンプルホールド回路３５出力切り替え回路３６，３７オペアンプ３９制御部Ｓａｍ’ サンプリング部Ｓａ１，・・Ｓａｉ，・・Ｓａｎサンプリング回路Ｈ’ ホールド部Ｈａ１，・・Ｈａｉ，・・Ｈａｎホールド回路ＣＨ極性反転回路ＳＷ’ スイッチ部ｓｗ１，・・ｓｗｉ，・・ｓｗｎ切り換えスイッチ

Claims

【特許請求の範囲】

【請求項１】表示ユニットに配設された複数の列電極
を駆動する表示装置の列電極駆動回路であって、入力される表示信号をサンプリングし、サンプリングさ
れた該表示信号を保持する複数のサンプリング部およ
び、該サンプリング部の電位をホールドする複数のホー
ルド部を有する１系統のサンプリングホールド手段と、該ホールド部の電位を用いて該列電極に出力する正極性
電位および負極性電位を作成する列電極出力信号作成手
段と、該列電極出力信号作成手段が該ホールド部毎に作成した
正極性電位および負極性電位のうち該ホールド部毎にい
ずれかを任意に選択して該列電極を駆動する選択出力手
段とを備えた表示装置の列電極駆動回路。
【請求項２】前記列電極出力信号作成手段に、前記正
極性電位および負極性電位の直流電圧レベルを外部から
調整可能な調整手段を設けた請求項１記載の表示装置の
列電極駆動回路。
【請求項３】前記選択出力手段に選択制御用の外部設
定端子を設け、該外部設定端子に入力される制御信号の
組み合わせによって列電極単位、行電極単位、１水平期
間および１フィールド期間のうち少なくともいずれかに
列電極に出力される映像信号の極性を任意に設定するこ
とにより任意の駆動方式を選択可能な請求項１記載の表
示装置の列電極駆動回路。