CN106710548A - Cmos goa电路 - Google Patents

Cmos goa电路 Download PDF

Info

Publication number
CN106710548A
CN106710548A CN201611235677.9A CN201611235677A CN106710548A CN 106710548 A CN106710548 A CN 106710548A CN 201611235677 A CN201611235677 A CN 201611235677A CN 106710548 A CN106710548 A CN 106710548A
Authority
CN
China
Prior art keywords
signal
tft
film transistor
thin film
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611235677.9A
Other languages
English (en)
Other versions
CN106710548B (zh
Inventor
易士娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201611235677.9A priority Critical patent/CN106710548B/zh
Priority to PCT/CN2017/073877 priority patent/WO2018120380A1/zh
Priority to US15/506,242 priority patent/US10242637B2/en
Publication of CN106710548A publication Critical patent/CN106710548A/zh
Application granted granted Critical
Publication of CN106710548B publication Critical patent/CN106710548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种CMOS GOA电路，该CMOS GOA电路对锁存模块中的与非门、以及反相器进行改进，将锁存时钟信号接入锁存模块中的与非门中或反相器中，通过所述锁存时钟信号的电位变化来控制所述锁存模块实现级传信号的输入和锁存，相比于现有技术，大大减少了锁存模块所需要的晶体管数量，且不影响电路的正常工作，有利于实现窄边框或无边框的显示产品。

Description

CMOS GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种CMOS GOA电路。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(ColorFilter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
主动式液晶显示器中，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(Integrated Circuit，IC)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术(Gate Driver on Array)即阵列基板行驱动技术，是可以运用液晶显示面板的阵列制程将栅极驱动电路制作在TFT阵列基板上，实现对栅极逐行扫描的驱动方式。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
传统的CMOS GOA电路中锁存电路使用的晶体管数量较多，不利于窄边框面板的设计，因此，需要一种的新的CMOS GOA电路设计，减少CMOS GOA电路中的晶体管数量，缩小显示产品的边框大小。
发明内容
本发明的目的在于提供一种CMOS GOA电路，能够有效减少CMOS GOA电路中的晶体管数量，缩小显示产品的边框大小。
为实现上述目的，本发明提供了一种CMOS GOA电路，包括：多级GOA单元，其中奇数级GOA单元级联，偶数级GOA单元级联；
每一级GOA单元均包括：正反向扫描控制模块、锁存模块、输出缓冲模块、输出模块、以及复位模块；
设N、M、以及K均为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元外，在第N级GOA单元中：
所述正反向扫描控制模块接入上两级第N-2级GOA单元的级传信号、下两级第N+2级GOA单元的级传信号、正向扫描信号、以及反向扫描信号，用于通过正向扫描信号以及反向扫描信号的电位变化控制GOA电路进行正向扫描或反向扫描，将上两级第N-2级GOA单元的级传信号或下两级第N+2级GOA单元的级传信号输入到第一节点；
所述锁存模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、以及第六薄膜晶体管，其中，所述第一薄膜晶体管、第二薄膜晶体管、以及第五薄膜晶体管为P型薄膜晶体管，所述第三薄膜晶体管、第四薄膜晶体管、及第六薄膜晶体管为N型薄膜晶体管；
所述第一薄膜晶体管的栅极电性连接第一节点，源极接入第一控制信号，漏极电性连接第二节点；所述第二薄膜晶体管的栅极接入级传信号，源极接入第一控制信号，漏极电性连接第二节点；所述第三薄膜晶体管的栅极接入级传信号，源极电性连接第二节点，漏极电性连接第四薄膜晶体管的源极；所述第四薄膜晶体管的栅极电性连接第一节点，漏极接入恒压低电位信号；所述第五薄膜晶体管的栅极电性连接第二节点，源极接入恒压高电位信号，漏极输出级传信号；所述第六薄膜晶体管的栅极电性连接第二节点，源极接入第二控制信号，漏极输出级传信号；
所述输出缓冲模块接入级传信号，用于对级传信号进行反相，并将反相后的级传信号输入到第三节点；
所述输出模块包括：第一传输门、以及第二传输门；
所述第一传输门的高电位控制端电性连接第三节点，低电位控制端接入级传信号，输入端接入第M条输出时钟信号，输出端输出第一扫描信号；所述第二传输门的高电位控制端电性连接第三节点，低电位控制端接入级传信号，输入端接入第M+2条输出时钟信号，输出端输出第二扫描信号；
所述复位模块接入复位信号、恒压高电位信号、以及级传信号，用于在复位信号的控制下复位级传信号为高电位，第一扫描信号、以及第二扫描信号为低电位；
在第4K-3级和第4K-2级GOA单元中，所述第一控制信号为恒压高电位信号，第二控制信号为锁存时钟信号；在第4K级和第4K-1级GOA单元中，所述第一控制信号为锁存时钟信号，第二控制信号为恒压低电位信号。
所述正反向扫描控制模块包括：第三传输门、以及第四传输门；
所述第三传输门的高电位控制端接入正向扫描信号，低电位控制端接入反向扫描信号，输入端接入上两级第N-2级GOA单元的级传信号，输出端电性连接第一节点；所述第四传输门的低电位控制端接入正向扫描信号，高电位控制端接入反向扫描信号，输入端电性连接于下两级第N+2级GOA单元级传信号，输出端电性连接第一节点。
所述输出缓冲模块包括反相器，所述反相器的输入端接入级传信号，输出端电性连接第三节点。
所述复位模块包括：第七薄膜晶体管，所述第七薄膜晶体管为P型薄膜晶体管，所述第七薄膜晶体管的栅极接入复位信号，源极接入恒压高电位信号，漏极接入级传信号。
所述输出时钟信号包括四条输出时钟信号：第一条输出时钟信号、第二条输出时钟信号、第三条输出时钟信号、及第四条输出时钟信号；当第M条输出时钟信号为第三条输出时钟信号时，第M+2条输出时钟信号为第一条输出时钟信号；当第M条输出时钟信号为第四条输出时钟信号时，第M+2条输出时钟信号为第二条输出时钟信号；
级联的奇数级GOA单元接入第一条输出时钟信号与第三条输出时钟信号，级联的偶数级GOA单元接入第二条输出时钟信号与第四条输出时钟信号。
在第一级和第二级GOA单元中，所述第三传输门的输入端接入电路的起始信号。
在最后一级和倒数第二级GOA单元中，所述第四传输门的输入端接入电路的起始信号。
所述反相器包括：串联的第八薄膜晶体管与第九薄膜晶体管，所述第八薄膜晶体管为P型薄膜晶体管，所述第九薄膜晶体管为N型薄膜晶体管；
所述第八薄膜晶体管与第九薄膜晶体管的栅极相互电性连接构成该反相器的输入端，所述第八薄膜晶体管的源极接入恒压高电位信号，所述第九薄膜晶体管的漏极接入恒压低电位信号，所述第八薄膜晶体管的漏极与第九膜晶体管的源极相互电性连接构成该反相器的输出端。
正向扫描时，所述正向扫描信号为高电位，反向扫描信号为低电位；
反向扫描时，所述正向扫描信号为低电位，反向扫描信号为高电位。
所述第4K-3级或第4K-2级GOA单元扫描时，所述锁存时钟信号为低电位；
所述第4K级或第4K-1级GOA单元扫描时，所述锁存时钟信号为高电位。
应用于双边驱动隔行扫描架构的显示面板，显示面板级联的奇数级GOA单元和级联的偶数级GOA单元分别设置于显示面板的左、右两边。
本发明的有益效果：本发明提供了一种CMOS GOA电路，该CMOS GOA电路对锁存模块中的与非门、以及反相器进行改进，将锁存时钟信号接入锁存模块中的与非门中或反相器中，通过所述锁存时钟信号的电位变化来控制所述锁存模块实现级传信号的输入和锁存，相比于现有技术，大大减少了锁存模块所需要的晶体管数量，且不影响电路的正常工作，有利于实现窄边框或无边框的显示产品。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的CMOS GOA电路的第4K-3级或第4K-2级GOA单元的电路图；
图2为本发明的CMOS GOA电路的第4K级或第4K-1级GOA单元的电路图；
图3为本发明的CMOS GOA电路的第一级GOA单元的电路图；
图4为本发明的CMOS GOA电路的最后一级GOA单元的电路图；
图5为本发明的CMOS GOA电路的第二级GOA单元的电路图；
图6为本发明的CMOS GOA电路的倒数第二级GOA单元的电路图；
图7为本发明的CMOS GOA电路的架构图；
图8为本发明的CMOS GOA电路的正向扫描时序图；
图9为本发明的CMOS GOA电路的反向扫描时序图；
图10为本发明的CMOS GOA电路中反相器的电路图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种CMOS GOA电路，包括：多级GOA单元，其中奇数级GOA单元级联，偶数级GOA单元级联；
每一级GOA单元均包括：正反向扫描控制模块100、锁存模块200、输出缓冲模块300、输出模块400、以及复位模块500；
设N、M、以及K均为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元外，在第N级GOA单元中：
所述正反向扫描控制模块100接入上两级第N-2级GOA单元的级传信号ST(N-2)、下两级第N+2级GOA单元的级传信号ST(N+2)、正向扫描信号U2D、以及反向扫描信号D2U，用于通过正向扫描信号U2D以及反向扫描信号D2U的电位变化控制GOA电路进行正向扫描或反向扫描，将上两级第N-2级GOA单元的级传信号ST(N-2)或下两级第N+2级GOA单元的级传信号ST(N+2)输入到第一节点Q(N)。
所述锁存模块200包括：第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、以及第六薄膜晶体管T6，其中，所述第一薄膜晶体管T1、第二薄膜晶体管T2、以及第五薄膜晶体管T5为P型薄膜晶体管，所述第三薄膜晶体管T3、第四薄膜晶体管T4、及第六薄膜晶体管T6为N型薄膜晶体管；
所述第一薄膜晶体管T1的栅极电性连接第一节点Q(N)，源极接入第一控制信号，漏极电性连接第二节点K(N)；所述第二薄膜晶体管T2的栅极接入级传信号ST(N)，源极接入第一控制信号，漏极电性连接第二节点K(N)；所述第三薄膜晶体管T3的栅极接入级传信号ST(N)，源极电性连接第二节点K(N)，漏极电性连接第四薄膜晶体管T4的源极；所述第四薄膜晶体管T4的栅极电性连接第一节点Q(N)，漏极接入恒压低电位信号VGL；所述第五薄膜晶体管T5的栅极电性连接第二节点K(N)，源极接入恒压高电位信号VGH，漏极输出级传信号ST(N)；所述第六薄膜晶体管T6的栅极电性连接第二节点K(N)，源极接入第二控制信号，漏极输出级传信号ST(N)；
所述输出缓冲模块300接入级传信号ST(N)，用于对级传信号ST(N)进行反相，并将反相后的级传信号ST(N)输入到第三节点P(N)；
所述输出模块400包括：第一传输门TG1、以及第二传输门TG2；
所述第一传输门TG1的高电位控制端电性连接第三节点P(N)，低电位控制端接入级传信号ST(N)，输入端接入第M条输出时钟信号CK(M)，输出端输出第一扫描信号Gate(N)_1；所述第二传输门TG2的高电位控制端电性连接第三节点P(N)，低电位控制端接入级传信号ST(N)，输入端接入第M+2条输出时钟信号CK(M+2)，输出端输出第二扫描信号Gate(N)_2；
所述复位模块500接入复位信号Reset、恒压高电位信号VGH、以及级传信号ST(N)，用于在复位信号Reset的控制下复位级传信号ST(N)为高电位，第一扫描信号Gate(N)_1、以及第二扫描信号Gate(N)_2为低电位。
需要说明的是，请参阅图1，在第4K-3级和第4K-2级GOA单元中，所述第一控制信号为恒压高电位信号VGH，第二控制信号为锁存时钟信号CT，请参阅图2，在第4K级和第4K-1级GOA单元中，所述第一控制信号为锁存时钟信号CT，第二控制信号为恒压低电位信号VGL，也即对于级联的奇数级GOA单元来说，第一级GOA单元中，所述第一控制信号为恒压高电位信号VGH，第二控制信号为锁存时钟信号CT，第三级GOA单元中，所述第一控制信号为锁存时钟信号CT，第二控制信号为恒压低电位信号VGL，第五级GOA单元中，所述第一控制信号为恒压高电位信号VGH，第二控制信号为锁存时钟信号CT，第七级GOA单元中，所述第一控制信号为锁存时钟信号CT，第二控制信号为恒压低电位信号VGL，依次类推直至最后一个奇数级GOA单元，而对于级联的偶数级GOA单元来说，第二级GOA单元中，所述第一控制信号为恒压高电位信号VGH，第二控制信号为锁存时钟信号CT，第四级GOA单元中，所述第一控制信号为锁存时钟信号CT，第二控制信号为恒压低电位信号VGL，第六级GOA单元中，所述第一控制信号为恒压高电位信号VGH，第二控制信号为锁存时钟信号CT，第八级GOA单元中，所述第一控制信号为锁存时钟信号CT，第二控制信号为恒压低电位信号VGL，依次类推直至最后一个偶数级GOA单元。
进一步地，请参阅图7，本发明的CMOS GOA电路应用于双边驱动隔行扫描架构的显示面板，显示面板级联的奇数级GOA单元和级联的偶数级GOA单元分别设置于显示面板的左、右两边，每一级GOA单元输出两个扫描信号，分别对应显示面板内的两条扫描线，以正向扫描时为例，该CMOS GOA电路的输出顺序为：第一级GOA单元的第一扫描信号G(1)_1先输出，接着第二级GOA单元的第一扫描信号G(2)_1输出，接着第一级GOA单元的第二扫描信号G(1)_2输出，接着第二级GOA单元的第二扫描信号G(2)_2输出，接着第三级GOA单元的第一扫描信号G(3)_1输出，接着第四级GOA单元的第一扫描信号G(4)_1输出，第三级GOA单元的第二扫描信号G(3)_2输出，接着第四级GOA单元的第二扫描信号G(4)_2输出，依次类推直至最后一级GOA单元。
具体地，所述正反向扫描控制模块100包括：第三传输门TG3、以及第四传输门TG4，其中，所述第三传输门TG3的高电位控制端接入正向扫描信号U2D，低电位控制端接入反向扫描信号D2U，输入端接入上两级第N-2级GOA单元的级传信号ST(N-2)，输出端电性连接第一节点Q(N)；所述第四传输门TG4的低电位控制端接入正向扫描信号U2D，高电位控制端接入反向扫描信号D2U，输入端电性连接于下两级第N+2级GOA单元级传信号ST(N+2)，输出端电性连接第一节点Q(N)。
具体地，所述输出缓冲模块300包括反相器F1，所述反相器F1的输入端接入级传信号ST(N)，输出端电性连接第三节点P(N)，进一步地，请参阅图10，所述反相器F1包括：串联的第八薄膜晶体管T8与第九薄膜晶体管T9，所述第八薄膜晶体管T8为P型薄膜晶体管，所述第九薄膜晶体管T9为N型薄膜晶体管，所述第八薄膜晶体管T8与第九薄膜晶体管T9的栅极相互电性连接构成该反相器F1的输入端，所述第八薄膜晶体管T8的源极接入恒压高电位信号VGH，所述第九薄膜晶体管T9的漏极接入恒压低电位信号VGL，所述第八薄膜晶体管T8的漏极与第九膜晶体管T9的源极相互电性连接构成该反相器F1的输出端。
具体地，所述复位模块500包括：第七薄膜晶体管T7，所述第七薄膜晶体管T7为P型薄膜晶体管，所述第七薄膜晶体管T7的栅极接入复位信号Reset，源极接入恒压高电位信号VGH，漏极接入级传信号ST(N)。
具体地，所述输出时钟信号包括四条输出时钟信号：第一条输出时钟信号CK(1)、第二条输出时钟信号CK(2)、第三条输出时钟信号CK(3)、及第四条输出时钟信号CK(4)；当第M条输出时钟信号CK(M)为第三条输出时钟信号CK(3)时，第M+2条输出时钟信号CK(M+2)为第一条输出时钟信号CK(1)；当第M条输出时钟信号CK(M)为第四条输出时钟信号CK(4)时，第M+2条输出时钟信号CK(M+2)为第二条输出时钟信号CK(2)，其中，级联的奇数级GOA单元接入第一条输出时钟信号CK(1)与第三条输出时钟信号CK(3)，级联的偶数级GOA单元接入第二条输出时钟信号CK(2)与第四条输出时钟信号CK(4)，前一条输出时钟信号的下降沿与后一条输出时钟信号的上升沿同时产生。
需要说明的是，请参阅图3至图6，在本发明的CMOS GOA电路的第一级和第二级GOA单元中，所述第三传输门TG3的输入端接入电路的起始信号STV，最后一级和倒数第二级GOA单元中，所述第四传输门TG4的输入端接入电路的起始信号STV。
请参阅图8与图9，正向扫描时，所述正向扫描信号U2D为高电位，反向扫描信号D2U为低电位，反向扫描时，所述正向扫描信号U2D为低电位，反向扫描信号D2U为高电位，所述第4K-3级或第4K-2级GOA单元扫描时，所述锁存时钟信号CT为低电位，所述第4K级或第4K-1级GOA单元扫描时，所述锁存时钟信号CT为高电位。
具体地，请参阅图8，本发明的CMOS GOA电路正向扫描的工作过程为：所述正向扫描信号U2D为高电位，反向扫描信号D2U为低电位，第三传输门TG3打开，第四传输门TG4关闭，上两级第N-2级GOA单元的级传信号ST(N-2)提供低电位，第一节点Q(N)为低电位，第一薄膜晶体管T1打开，恒压高电位VGH输出到第二节点K(N)，第六薄膜晶体管T6打开，锁存时钟信号CT提供高电位，级传信号ST(N)为高电位，第三节点P(N)为低电位，第一与第二传输门TG1、TG2均关闭，接着上两级第N-2级GOA单元的级传信号ST(N-2)变为高电位，同时锁存时钟信号CT变为低电位，级传信号ST(N)变为低电位，第三节点P(N)为高电位，第一与第二传输门TG1、TG2为打开，第M与第M+2条输出时钟信号CK(M)、CK(M+2)输出，与此同时，在下两级第N+2级GOA单元中，第三传输门TG3接收到低电位的级传信号ST(N)，使得下两级第N+2级GOA单元的第一节点Q(N+2)为变为低电位，第一薄膜晶体管T1打开，锁存时钟信号CT的低电位传输到第二节点K(N+2)，第五薄膜晶体管T5打开，下两级第N+2级级传信号ST(N+2)变为高电位，第三节点P(N+2)为低电位，第一与第二传输门TG1、TG2关闭，随后，级传信号ST(N)与锁存时钟信号CT同时变为高电位，第六薄膜晶体管T6打开，下两级第N+2级级传信号ST(N+2)变为低电位，第三节点P(N+2)变为高电位，第一和第二传输门TG1、TG2打开，第M与第M+2条输出时钟信号CK(M)、CK(M+2)输出，依次类推直至最后一级。
此外，在扫描开始时，复位信号Reset提供低电位脉冲，将各级GOA单元的第七薄膜晶体管T7均打开，恒压高电位VGH写入将各级GOA单元的级传信号ST(N)均复位为高电位，第三节点P(N)为低电位，第一传输门TG1以及第二传输门TG2均关闭，第一与第二扫描信号Gate(N)_1、Gate(N)_2均复位为低电位。
请参阅图9，图9为本发明的CMOS GOA电路反向扫描的时序图，其工作过程与正向扫描相同，只是扫描方向相反，正向扫描为第一级至最后一级，反向扫描为最后一级至第一级，此处不再对其工作过程进行赘述。
综上所述，本发明提供了一种CMOS GOA电路，该CMOS GOA电路对锁存模块中的与非门、以及反相器进行改进，将锁存时钟信号接入锁存模块中的与非门中或反相器中，通过所述锁存时钟信号的电位变化来控制所述锁存模块实现级传信号的输入和锁存，相比于现有技术，大大减少了锁存模块所需要的晶体管数量，且不影响电路的正常工作，有利于实现窄边框或无边框的显示产品。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种CMOS GOA电路，其特征在于，包括：多级GOA单元，其中奇数级GOA单元级联，偶数级GOA单元级联；
每一级GOA单元均包括：正反向扫描控制模块(100)、锁存模块(200)、输出缓冲模块(300)、输出模块(400)、以及复位模块(500)；
设N、M、以及K均为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元外，在第N级GOA单元中：
所述正反向扫描控制模块(100)接入上两级第N-2级GOA单元的级传信号(ST(N-2))、下两级第N+2级GOA单元的级传信号(ST(N+2))、正向扫描信号(U2D)、以及反向扫描信号(D2U)，用于通过正向扫描信号(U2D)以及反向扫描信号(D2U)的电位变化控制GOA电路进行正向扫描或反向扫描，将第上两级N-2级GOA单元的级传信号(ST(N-2))或下两级第N+2级GOA单元的级传信号(ST(N+2))输入到第一节点(Q(N))；
所述锁存模块(200)包括：第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、以及第六薄膜晶体管(T6)，其中，所述第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、以及第五薄膜晶体管(T5)为P型薄膜晶体管，所述第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、及第六薄膜晶体管(T6)为N型薄膜晶体管；
所述第一薄膜晶体管(T1)的栅极电性连接第一节点(Q(N))，源极接入第一控制信号，漏极电性连接第二节点(K(N))；所述第二薄膜晶体管(T2)的栅极接入级传信号(ST(N))，源极接入第一控制信号，漏极电性连接第二节点(K(N))；所述第三薄膜晶体管(T3)的栅极接入级传信号(ST(N))，源极电性连接第二节点(K(N))，漏极电性连接第四薄膜晶体管(T4)的源极；所述第四薄膜晶体管(T4)的栅极电性连接第一节点(Q(N))，漏极接入恒压低电位信号(VGL)；所述第五薄膜晶体管(T5)的栅极电性连接第二节点(K(N))，源极接入恒压高电位信号(VGH)，漏极输出级传信号(ST(N))；所述第六薄膜晶体管(T6)的栅极电性连接第二节点(K(N))，源极接入第二控制信号，漏极输出级传信号(ST(N))；
所述输出缓冲模块(300)接入级传信号(ST(N))，用于对级传信号(ST(N))进行反相，并将反相后的级传信号(ST(N))输入到第三节点(P(N))；
所述输出模块(400)包括：第一传输门(TG1)、以及第二传输门(TG2)；
所述第一传输门(TG1)的高电位控制端电性连接第三节点(P(N))，低电位控制端接入级传信号(ST(N))，输入端接入第M条输出时钟信号(CK(M))，输出端输出第一扫描信号(Gate(N)_1)；所述第二传输门(TG2)的高电位控制端电性连接第三节点(P(N))，低电位控制端接入级传信号(ST(N))，输入端接入第M+2条输出时钟信号(CK(M+2))，输出端输出第二扫描信号(Gate(N)_2)；
所述复位模块(500)接入复位信号(Reset)、恒压高电位信号(VGH)、以及级传信号(ST(N))，用于在复位信号(Reset)的控制下复位级传信号(ST(N))为高电位，第一扫描信号(Gate(N)_1)、以及第二扫描信号(Gate(N)_2)为低电位；
在第4K-3级和第4K-2级GOA单元中，所述第一控制信号为恒压高电位信号(VGH)，第二控制信号为锁存时钟信号(CT)；在第4K级和第4K-1级GOA单元中，所述第一控制信号为锁存时钟信号(CT)，第二控制信号为恒压低电位信号(VGL)。
2.如权利要求1所述的CMOS GOA电路，其特征在于，所述正反向扫描控制模块(100)包括：第三传输门(TG3)、以及第四传输门(TG4)；
所述第三传输门(TG3)的高电位控制端接入正向扫描信号(U2D)，低电位控制端接入反向扫描信号(D2U)，输入端接入上两级第N-2级GOA单元的级传信号(ST(N-2))，输出端电性连接第一节点(Q(N))；所述第四传输门(TG4)的低电位控制端接入正向扫描信号(U2D)，高电位控制端接入反向扫描信号(D2U)，输入端接入下两级第N+2级GOA单元级传信号(ST(N+2))，输出端电性连接第一节点(Q(N))。
3.如权利要求1所述的CMOS GOA电路，其特征在于，所述输出缓冲模块(300)包括反相器(F1)，所述反相器(F1)的输入端接入级传信号(ST(N))，输出端电性连接第三节点(P(N))。
4.如权利要求1所述的CMOS GOA电路，其特征在于，所述复位模块(500)包括：第七薄膜晶体管(T7)，所述第七薄膜晶体管(T7)为P型薄膜晶体管，所述第七薄膜晶体管(T7)的栅极接入复位信号(Reset)，源极接入恒压高电位信号(VGH)，漏极接入级传信号(ST(N))。
5.如权利要求1所述的CMOS GOA电路，其特征在于，所述输出时钟信号包括四条输出时钟信号：第一条输出时钟信号(CK(1))、第二条输出时钟信号(CK(2))、第三条输出时钟信号(CK(3))、及第四条输出时钟信号(CK(4))；当第M条输出时钟信号(CK(M))为第三条输出时钟信号(CK(3))时，第M+2条输出时钟信号(CK(M+2))为第一条输出时钟信号(CK(1))；当第M条输出时钟信号(CK(M))为第四条输出时钟信号(CK(4))时，第M+2条输出时钟信号(CK(M+2))为第二条输出时钟信号(CK(2))；
级联的奇数级GOA单元接入第一条输出时钟信号(CK(1))与第三条输出时钟信号(CK(3))，级联的偶数级GOA单元接入第二条输出时钟信号(CK(2))与第四条输出时钟信号(CK(4))。
6.如权利要求2所述的CMOS GOA电路，其特征在于，在第一级和第二级GOA单元中，所述第三传输门(TG3)的输入端接入电路的起始信号(STV)；
在最后一级和倒数第二级GOA单元中，所述第四传输门(TG4)的输入端接入电路的起始信号(STV)。
7.如权利要求3所述的CMOS GOA电路，其特征在于，所述反相器(F1)包括：串联的第八薄膜晶体管(T8)与第九薄膜晶体管(T9)，所述第八薄膜晶体管(T8)为P型薄膜晶体管，所述第九薄膜晶体管(T9)为N型薄膜晶体管；
所述第八薄膜晶体管(T8)与第九薄膜晶体管(T9)的栅极相互电性连接构成该反相器(F1)的输入端，所述第八薄膜晶体管(T8)的源极接入恒压高电位信号(VGH)，所述第九薄膜晶体管(T9)的漏极接入恒压低电位信号(VGL)，所述第八薄膜晶体管(T8)的漏极与第九膜晶体管(T9)的源极相互电性连接构成该反相器(F1)的输出端。
8.如权利要求2所述的CMOS GOA电路，其特征在于，正向扫描时，所述正向扫描信号(U2D)为高电位，反向扫描信号(D2U)为低电位；
反向扫描时，所述正向扫描信号(U2D)为低电位，反向扫描信号(D2U)为高电位。
9.如权利要求1所述的CMOS GOA电路，其特征在于，所述第4K-3级或第4K-2级GOA单元扫描时，所述锁存时钟信号(CT)为低电位；
所述第4K级或第4K-1级GOA单元扫描时，所述锁存时钟信号(CT)为高电位。
10.如权利要求1所述的CMOS GOA电路，其特征在于，应用于双边驱动隔行扫描架构的显示面板，显示面板级联的奇数级GOA单元和级联的偶数级GOA单元分别设置于显示面板的左、右两边。
CN201611235677.9A 2016-12-28 2016-12-28 Cmos goa电路 Active CN106710548B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611235677.9A CN106710548B (zh) 2016-12-28 2016-12-28 Cmos goa电路
PCT/CN2017/073877 WO2018120380A1 (zh) 2016-12-28 2017-02-17 Cmos goa电路
US15/506,242 US10242637B2 (en) 2016-12-28 2017-02-17 CMOS GOA circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611235677.9A CN106710548B (zh) 2016-12-28 2016-12-28 Cmos goa电路

Publications (2)

Publication Number Publication Date
CN106710548A true CN106710548A (zh) 2017-05-24
CN106710548B CN106710548B (zh) 2018-06-01

Family

ID=58902869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611235677.9A Active CN106710548B (zh) 2016-12-28 2016-12-28 Cmos goa电路

Country Status (3)

Country Link
US (1) US10242637B2 (zh)
CN (1) CN106710548B (zh)
WO (1) WO2018120380A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680535A (zh) * 2017-09-29 2018-02-09 深圳市华星光电半导体显示技术有限公司 Amoled显示面板的扫描驱动系统
CN109036282A (zh) * 2018-08-24 2018-12-18 合肥鑫晟光电科技有限公司 栅极驱动输出级电路、栅极驱动单元及驱动方法
CN109427307A (zh) * 2017-08-21 2019-03-05 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952605B (zh) * 2017-05-16 2020-08-11 厦门天马微电子有限公司 一种移位寄存器和显示面板
US10311820B2 (en) * 2017-09-13 2019-06-04 Shenzhen China Star Optoelectronics Technology Co., Ltd Over current protection circuit and liquid crystal display
US10510314B2 (en) * 2017-10-11 2019-12-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit having negative gate-source voltage difference of TFT of pull down module
CN108109667B (zh) * 2017-12-15 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元、扫描驱动电路、显示装置、驱动方法
CN108766380B (zh) * 2018-05-30 2020-05-29 武汉华星光电技术有限公司 Goa电路
CN110728940B (zh) * 2019-09-17 2020-12-08 深圳市华星光电半导体显示技术有限公司 反相器、goa电路及显示面板
CN111986607B (zh) * 2020-08-19 2021-12-03 武汉华星光电技术有限公司 显示面板及显示装置
CN111965913B (zh) * 2020-09-14 2024-06-07 浙江富申科技有限公司 窄边框电子纸显示装置
US20240013693A1 (en) * 2022-07-08 2024-01-11 Apple Inc. Systems and methods for clock frequency control during low display refresh rates in electronic devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070079192A1 (en) * 2005-09-15 2007-04-05 Tae-Gyu Kim Scan driver and organic light emitting display device having the same
CN104282285A (zh) * 2014-10-29 2015-01-14 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN104700799A (zh) * 2015-03-17 2015-06-10 深圳市华星光电技术有限公司 栅极驱动电路及显示装置
CN104992660A (zh) * 2015-07-29 2015-10-21 武汉华星光电技术有限公司 驱动电路
CN105118463A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105448267A (zh) * 2016-01-07 2016-03-30 武汉华星光电技术有限公司 阵列基板上栅极驱动电路及使用所述电路的液晶显示器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014110110A1 (de) * 2014-07-18 2016-01-21 Trw Automotive Gmbh Verfahren zur Steuerung eines Elektromotors
BR112017003581B1 (pt) * 2014-09-12 2022-04-19 Cooper Tire & Rubber Company Método para estabilizar uma borracha de guaiúle e composição de borracha
CN104361875B (zh) * 2014-12-02 2017-01-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104700806B (zh) * 2015-03-26 2017-01-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104732940B (zh) * 2015-03-30 2017-03-15 深圳市华星光电技术有限公司 Cmos栅极驱动电路
CN105096853B (zh) * 2015-07-02 2017-04-19 武汉华星光电技术有限公司 一种扫描驱动电路
US9824658B2 (en) * 2015-09-22 2017-11-21 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit and liquid crystal display device
US9966026B2 (en) * 2015-11-18 2018-05-08 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate driver on array substrate and liquid crystal display adopting the same
CN105609071B (zh) * 2016-01-05 2018-01-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN105609076B (zh) * 2016-01-28 2017-09-15 武汉华星光电技术有限公司 一种基于栅极驱动电路及其液晶显示器
CN105702223B (zh) * 2016-04-21 2018-01-30 武汉华星光电技术有限公司 减小时钟信号负载的cmos goa电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070079192A1 (en) * 2005-09-15 2007-04-05 Tae-Gyu Kim Scan driver and organic light emitting display device having the same
CN104282285A (zh) * 2014-10-29 2015-01-14 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN104700799A (zh) * 2015-03-17 2015-06-10 深圳市华星光电技术有限公司 栅极驱动电路及显示装置
CN104992660A (zh) * 2015-07-29 2015-10-21 武汉华星光电技术有限公司 驱动电路
CN105118463A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105448267A (zh) * 2016-01-07 2016-03-30 武汉华星光电技术有限公司 阵列基板上栅极驱动电路及使用所述电路的液晶显示器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427307A (zh) * 2017-08-21 2019-03-05 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN109427307B (zh) * 2017-08-21 2020-06-30 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107680535A (zh) * 2017-09-29 2018-02-09 深圳市华星光电半导体显示技术有限公司 Amoled显示面板的扫描驱动系统
CN107680535B (zh) * 2017-09-29 2019-10-25 深圳市华星光电半导体显示技术有限公司 Amoled显示面板的扫描驱动系统
CN109036282A (zh) * 2018-08-24 2018-12-18 合肥鑫晟光电科技有限公司 栅极驱动输出级电路、栅极驱动单元及驱动方法
CN109036282B (zh) * 2018-08-24 2020-05-22 合肥鑫晟光电科技有限公司 栅极驱动输出级电路、栅极驱动单元及驱动方法
US10777142B2 (en) 2018-08-24 2020-09-15 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Gate drive output stage circuit, gate driving unit, and drive method

Also Published As

Publication number Publication date
WO2018120380A1 (zh) 2018-07-05
US20180218701A1 (en) 2018-08-02
US10242637B2 (en) 2019-03-26
CN106710548B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN106710548B (zh) Cmos goa电路
CN105489180B (zh) Goa电路
CN104732940B (zh) Cmos栅极驱动电路
CN107958656B (zh) Goa电路
CN105513550B (zh) Goa驱动电路
CN105469754B (zh) 降低馈通电压的goa电路
CN104766576B (zh) 基于p型薄膜晶体管的goa电路
CN104882107B (zh) 栅极驱动电路
CN106548758B (zh) Cmos goa电路
CN104966500B (zh) 降低功耗的goa电路
CN105427821B (zh) 适用于In Cell型触控显示面板的GOA电路
CN104575430B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106448590B (zh) 一种液晶显示面板的goa电路及显示装置
CN105810165B (zh) 一种cmos goa电路结构及液晶显示面板
CN103680636B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN107358931B (zh) Goa电路
CN105185338B (zh) Cmos goa电路
CN103489425B (zh) 电平转换电路、阵列基板及显示装置
CN109559706B (zh) 显示驱动电路及显示装置
CN104091577A (zh) 应用于2d-3d信号设置的栅极驱动电路
CN108766380A (zh) Goa电路
CN108535924B (zh) 液晶显示装置及其驱动方法
CN105047155B (zh) 液晶显示装置及其goa扫描电路
CN107424575A (zh) Goa驱动电路及液晶面板
CN104217690A (zh) 栅极驱动电路、阵列基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant