JP2002158933A - 走査回路及びそれを備えた撮像装置 - Google Patents

走査回路及びそれを備えた撮像装置

Info

Publication number
JP2002158933A
JP2002158933A JP2000353920A JP2000353920A JP2002158933A JP 2002158933 A JP2002158933 A JP 2002158933A JP 2000353920 A JP2000353920 A JP 2000353920A JP 2000353920 A JP2000353920 A JP 2000353920A JP 2002158933 A JP2002158933 A JP 2002158933A
Authority
JP
Japan
Prior art keywords
output
stage
transfer
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000353920A
Other languages
English (en)
Other versions
JP4356231B2 (ja
Inventor
Kenichi Kakumoto
兼一 角本
Yoshio Hagiwara
義雄 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minolta Co Ltd
Original Assignee
Minolta Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minolta Co Ltd filed Critical Minolta Co Ltd
Priority to JP2000353920A priority Critical patent/JP4356231B2/ja
Priority to US09/988,528 priority patent/US7053943B2/en
Publication of JP2002158933A publication Critical patent/JP2002158933A/ja
Application granted granted Critical
Publication of JP4356231B2 publication Critical patent/JP4356231B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Shift Register Type Memory (AREA)

Abstract

(57)【要約】 【課題】本発明は、従来と同一のクロック周波数のクロ
ックを与えられた場合に、従来の倍程度の駆動速度で動
作する走査回路を提供することを目的とする。 【解決手段】転送段Ｔ１〜Ｔｎの内、偶数段と奇数段の
スイッチを交互に駆動させることによって、転送段Ｔ１
〜Ｔｎにおいて、Ｔ１，Ｔ２，…，Ｔｎの順に、各転送
段の入力側と出力側が同時にハイレベルになるようにす
る。よって、ＡＮＤ回路Ａ１〜Ａｎの出力out1〜outn
が、out1，out2，…，outnの順に、走査用のパルス信号
として出力される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、撮像装置や画像表
示装置に使用される走査回路に関するもので、特に、高
速動作に適した走査回路に関する。
【０００２】
【従来の技術】図８のブロック回路図に、従来より撮像
装置や画像表示装置に使用されている走査回路の内部構
成を示す。図８に示す走査回路は、２つのスイッチと２
つのインバータで構成されるとともにパルスを転送する
転送段をｎ段備える。即ち、ｋ（ｋは、１≦ｋ≦ｎの自
然数）段目の転送段ｔａｋは、一端に転送段ｔａｋ−１
からの出力が入力されるスイッチｓkaと、スイッチｓka
の他端に入力側が接続されたインバータｉkaと、インバ
ータｉkaの出力側に一端が接続されたスイッチｓkbと、
スイッチｓkbの他端に入力側が接続されたインバータｉ
kbと、から構成される（図８には、３段目までを図示し
ている）。そして、インバータｉnbからの出力が転送段
ｔａｋの出力outkとなる。この出力outkは、例えば、撮
像装置内の固体撮像素子に図８の走査回路が設けられる
とき、固体撮像素子を走査するための信号として出力さ
れる。
【０００３】図８の走査回路は、転送段各段に設けられ
たスイッチを交互に動作させるためのクロックＸａ，Ｘ
ｂが、交互に与えられる。このとき、ｋ段目の転送段ｔ
ａｋにおいて、クロックＸａがハイレベルのとき、スイ
ッチｓkaがＯＮとなり、又、クロックＸｂがハイレベル
のとき、スイッチｓkbがＯＮとなる。
【０００４】よって、転送段ｔａｋ−１の出力outk-1が
ハイレベルのパルス信号として出力されているとき、ク
ロックＸａが与えられてスイッチｓkaがＯＮされると、
スイッチｓkaを介して、インバータｉkaにハイレベルの
信号が入力され、インバータｉkaよりローレベルの信号
が出力される。次に、スイッチｓkaがＯＦＦとなり、ク
ロックＸｂが与えられてスイッチｓkbがＯＮとされる
と、スイッチｓkbを介して、インバータｉkbにローレベ
ルの信号が入力され、インバータｉkbよりハイレベルの
信号が転送段ｔａｋの出力outkとして出力される。この
とき、転送段ｔａｋ−１の出力outk-1はローレベルとな
る。
【０００５】その後、再び、クロックＸａが与えられて
スイッチｓkaがＯＮされると、スイッチｓkaを介して、
インバータｉkaにローレベルの信号が入力され、インバ
ータｉkaよりハイレベルの信号が出力される。次に、ク
ロックＸｂが与えられてスイッチｓkbがＯＮとされる
と、スイッチｓkbを介して、インバータｉkbにハイレベ
ルの信号が入力され、インバータｉkbよりローレベルの
信号が転送段ｔａｋの出力outkとして出力される。
【０００６】即ち、図８に示す転送段ｔａ１〜ｔａｎ
は、１段目の転送段ｔａ１が図９のようなクロックＸｂ
がローレベルの間にハイレベルとなるスタートパルスを
与えられる場合において、ハイレベルのスタートパルス
が与えられる間にクロックＸａが与えられると、スイッ
チｓ1a〜ｓnaがＯＮとなる。このとき、インバータｉ1a
の出力がローレベルとなるとともに、インバータｉ2a〜
ｉnaの出力がハイレベルとなる。
【０００７】そして、スタートパルスをローレベルとす
るとともにクロックＸｂが与えられると、スイッチｓ1b
〜ｓnbがＯＮとなる。このとき、インバータｉ1bの出力
がハイレベルとなるとともに、インバータｉ2b〜ｉnbの
出力がローレベルとなる。よって、図９のように、転送
段ｔａ１の出力out1がハイレベルとなるとともに、転送
段ｔａ２〜ｔａｎの出力out2〜outnがローレベルとな
る。
【０００８】その後、再び、クロックＸａが与えられた
とき、スイッチｓ1a〜ｓnaがＯＮとなり、インバータｉ
2aの出力がローレベルとなるとともに、インバータｉ1
a，ｉ3a〜ｉnaの出力がハイレベルとなる。そして、ク
ロックＸｂが与えられると、スイッチｓ1b〜ｓnbがＯＮ
となり、インバータｉ2bの出力がハイレベルとなるとと
もに、インバータｉ1b，ｉ3b〜ｉnbの出力がローレベル
となる。よって、図９のように、転送段ｔａ２の出力ou
t2がハイレベルとなるとともに、転送段ｔａ１，ｔａ３
〜ｔａｎの出力out1，out3〜outnがローレベルとなる。
【０００９】よって、ハイレベルのクロックＸａ，Ｘｂ
が交互に与えられることによって、図９のように、ｎ段
の転送段ｔａ１〜ｔａｎの出力out1〜outnより、out1，
out2，out3，…の順に、走査用の信号であるハイレベル
のパルス信号として出力される。この出力outkの出力波
形の幅（パルス幅）は、クロックＸａ，Ｘｂの１周期の
長さと等しくなる。
【００１０】
【発明が解決しようとする課題】このようにして走査用
の信号を出力する従来の走査回路は、クロックＸａ，Ｘ
ｂが交互に且つ互いに重ならないように与えられるた
め、１クロックのパルス幅が、出力outkのパルス幅の１
／２未満の長さとする必要がある。一方、外部より入力
されるクロックＸａ，Ｘｂの周波数には上限がある。従
って、走査回路からの出力outkのパルス幅の長さは、限
界となるクロックＸａ，Ｘｂのクロック周波数に応じた
長さまでしか短くできない。よって、このような走査回
路を有する撮像装置や画像表示装置の駆動回路の駆動速
度が走査回路によって制限されてしまい、十分な高速駆
動化が行えないという問題があった。
【００１１】このような問題を鑑みて、本発明は、従来
と同一のクロック周波数のクロックを与えられた場合
に、従来よりも速い駆動速度で動作させるのに適した走
査回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の走査回路は、直列に接続されるｎ
（ｎは２以上の整数）段の転送段と、ｋ（ｋは、１≦ｋ
≦ｎの自然数）段目の転送段への入力と、ｋ段目の転送
段からの出力との論理積によって生成される信号をｋ段
目の走査用パルス信号として出力する出力回路と、を有
し、前記ｎ段の転送段において奇数段の転送段と偶数段
の転送段を交互に駆動させることによって、前記出力回
路よりｎ段の走査用パルス信号を１段毎に順次出力する
ことを特徴とする。
【００１３】このような走査回路において、１段目の転
送段にハイレベルのスタートパルスが与えられたとき
に、奇数段の転送段が駆動されると、１段目の転送段よ
りハイレベルの信号が出力される。このとき、出力回路
を各転送段の入力及び出力の論理積を演算するｎ個の論
理ゲートで構成すると、ハイレベルのスタートパルスと
１段目の転送段からのハイレベルの信号が入力される論
理ゲートより１段目の走査用パルス信号が出力される。
【００１４】そして、次に、偶数段の転送段が駆動され
ると、１段目の転送段よりハイレベルの信号が入力され
る２段目の転送段よりハイレベルの信号が出力される。
このとき、１段目及び２段目の転送段それぞれからのハ
イレベルの信号が入力される論理ゲートより２段目の走
査用パルス信号が出力される。このように、奇数段及び
偶数段の転送段を交互に駆動させることによって、３段
目、４段目、…、ｎ段目の走査用パルスが順に出力回路
より出力される。
【００１５】又、請求項２に記載の走査回路は、直列に
接続されるｎ（ｎは２以上の整数）段の転送段と、互い
に逆位相となる第１パルス及び第２パルスが入力され、
前記ｎ段の転送段うち奇数段の転送段の出力と前記第１
パルスとの論理積を求める第１論理ゲート回路と、前記
ｎ段の転送段うち偶数段の転送段の出力と前記第２パル
スとの論理積を求める第２論理ゲート回路とで構成され
る出力回路と、を有し、前記ｎ段の転送段において奇数
段の転送段と偶数段の転送段を交互に駆動させるととも
に、前記出力回路内の前記第１及び第２論理ゲート回路
を前記第１及び第２パルスで交互に駆動させることによ
って、前記出力回路よりｎ段の走査用パルス信号を１段
毎に順次出力することを特徴とする。
【００１６】このような走査回路において、１段目の転
送段にハイレベルのスタートパルスが与えられたとき
に、奇数段の転送段が駆動されると、１段目の転送段よ
りハイレベルの信号が出力される。このとき、第１論理
ゲート回路を各転送段の入力と第１パルスとの論理積を
演算する複数の論理ゲートで構成すると、奇数段の転送
段の駆動と同時に第１パルスが与えられ、この第１パル
スと１段目の転送段からのハイレベルの信号が入力され
る論理ゲートより１段目の走査用パルス信号が出力され
る。
【００１７】そして、次に、偶数段の転送段が駆動され
ると、１段目の転送段よりハイレベルの信号が入力され
る２段目の転送段よりハイレベルの信号が出力される。
このとき、第２論理ゲート回路を各転送段の入力と第２
パルスとの論理積を演算する複数の論理ゲートで構成す
ると、偶数段の転送段の駆動と同時に第２パルスが与え
られ、この第２パルスと２段目の転送段からのハイレベ
ルの信号が入力される論理ゲートより２段目の走査用パ
ルス信号が出力される。このように、奇数段及び偶数段
の転送段を交互に駆動させるとともに互いに逆位相とな
る第１及び第２パルスを出力回路に与えることによっ
て、３段目、４段目、…、ｎ段目の走査用パルスが順に
出力回路より出力される。
【００１８】このような走査回路において、請求項３に
記載するように、前記ｎ段の転送段のうち奇数段の転送
段の駆動を開始した後、前記第１論理ゲート回路の駆動
を開始させ、前記ｎ段の転送段のうち偶数段の転送段の
駆動を開始した後、前記第２論理ゲート回路の駆動を開
始させる。
【００１９】請求項４に記載の走査回路は、請求項１〜
請求項３のいずれかに記載の走査回路。において、前記
転送段が、前段の転送段の出力が一端に与えられるスイ
ッチと、該スイッチの他端に入力側が接続されるととも
に、出力側が後段の転送段のスイッチに接続されるバッ
ファと、を備えることを特徴とする
【００２０】請求項５に記載の走査回路は、第１クロッ
ク及び第２クロックが異なるタイミングで入力されると
ともに、第１クロックが入力された後に第２クロックが
入力されたときに入力側に与えられる信号を出力側に出
力するように転送動作を行うｘ（ｘは２以上の整数）段
の第１転送段と、第１クロック及び第２クロックが異な
るタイミングで入力されるとともに、第２クロックが入
力された後に第１クロックが入力されたときに入力側に
与えられる信号を出力側に出力するように転送動作を行
うｙ（ｙは、ｘ−１又はｘ）段の第２転送段と、ａ（ａ
は、１≦ａ≦ｙの自然数）段目の第１転送段の出力とａ
段目の第２転送段の出力との論理積によって生成される
信号を２ａ−１段目の走査用パルス信号として出力する
とともに、ｂ（ｂは、１≦ｂ≦ｘ−１の自然数）＋１段
目の第１転送段の出力とｂ段目の第２転送段の出力との
論理積によって生成される信号を２ｂ段目の走査用パル
ス信号として出力する出力回路と、を有し、前記出力回
路よりｘ＋ｙ−１段の走査用パルス信号を１段毎に順次
出力することを特徴とする。
【００２１】このような走査回路において、１段目の第
１及び第２転送段にハイレベルのスタートパルスが与え
られたときに、第１クロック及び第２クロックを順次入
力すると、１段目の第１転送段よりハイレベルの信号が
出力される。そして、第１クロックを再び入力すると、
１段目の第２転送段よりハイレベルの信号が出力され
る。このとき、出力回路を第１転送段の出力と第２転送
段の出力との論理積を演算する複数の論理ゲートで構成
すると、１段目の第１及び第２転送段からのハイレベル
の信号が入力される論理ゲートより１段目の走査用パル
ス信号が出力される。
【００２２】そして、第２クロックを再び入力すると、
２段目の第１転送段よりハイレベルの信号が出力され
る。このとき、１段目の第２転送段からの入レベルの信
号と２段目の第１転送段からのハイレベルの信号が入力
される論理ゲートより２段目の走査用パルス信号が出力
される。このように、第１及び第２転送段に対して、第
１及び第２クロックを交互に入力することによって、３
段目、４段目、…、ｎ段目の走査用パルスが順に出力回
路より出力される。
【００２３】請求項６に記載の走査回路は、請求項５に
記載の走査回路において、前記第１転送段が、前段の第
１転送段の出力が一端に与えられるとともに、前記第１
クロックでＯＮとなる第１スイッチと、該第１スイッチ
の他端に入力側が接続される第１インバータと、該第１
インバータに出力側に一端が接続されるとともに、前記
第２クロックでＯＮとなる第２スイッチと、該第２スイ
ッチの他端に入力側が接続されるとともに、出力側が後
段の第１転送段の第１スイッチに接続される第２インバ
ータと、を備え、前記第２転送段が、前段の第２転送段
の出力が一端に与えられるとともに、前記第２クロック
でＯＮとなる第３スイッチと、該第３スイッチの他端に
入力側が接続される第３インバータと、該第３インバー
タに出力側に一端が接続されるとともに、前記第１クロ
ックでＯＮとなる第４スイッチと、該第４スイッチの他
端に入力側が接続されるとともに、出力側が後段の第２
転送段の第３スイッチに接続される第４インバータと、
を備えることを特徴とする。
【００２４】請求項７に記載の撮像装置は、請求項１〜
請求項６に記載の走査回路を有することを特徴とする。
【００２５】このような撮像装置において、請求項８に
記載するように、前記走査回路を水平走査回路とするこ
とで、高速駆動の必要な水平走査回路を低い周波数のク
ロックで十分に動作させることができる。
【００２６】
【発明の実施の形態】本発明の実施の形態について、以
下に説明する。
【００２７】＜第１の実施形態＞本発明の第１の実施形
態について、図面を参照して説明する。図１は、本実施
形態の走査回路の内部構成を示すブロック回路図であ
る。図２は、本実施形態の走査回路の動作を示すタイミ
ングチャートである。
【００２８】図１の走査回路は、入力側にスタートパル
スが入力されるバッファｂ０と、直列に接続されるｎ
（ｎは２以上の整数）段の転送段Ｔ１〜Ｔｎと、転送段
Ｔ１〜Ｔｎそれぞれに入力される信号と出力される信号
が入力されるｎ個のＡＮＤ回路Ａ１〜Ａｎとで構成され
る（図１には、６段目までを図示している）。そして、
転送段Ｔ１〜Ｔｎそれぞれは、１つのスイッチと１つの
バッファで構成される。即ち、ｋ（ｋは、１≦ｋ≦ｎの
自然数）段目の転送段Ｔｋは、一端に転送段Ｔｋ−１か
らの出力が入力されるスイッチｓkx（ｘは、ａ，ｂ何れ
かを表す）と、スイッチｓkxの他端に入力側が接続され
たバッファｂｋとから構成される。スイッチｓkxの一端
及びバッファｂｋの出力側が、ＡＮＤ回路Ａｋの入力側
に接続される。このＡＮＤ回路Ａｋの出力outkが走査用
の信号となる。
【００２９】この走査回路は、転送段Ｔ１〜Ｔｎのう
ち、奇数段の転送段に設けられたスイッチと偶数段の転
送段に設けられたスイッチとを交互に動作させるための
クロックＸａ，Ｘｂが、交互に与えられる。よって、ク
ロックＸａがハイレベルのとき、転送段Ｔ１，Ｔ３，Ｔ
５，…のスイッチｓ1a，ｓ3a，ｓ5a，…がそれぞれＯＮ
となり、又、クロックＸｂがハイレベルのとき、転送段
Ｔ２，Ｔ４，Ｔ６，…のスイッチｓ2b，ｓ4b，ｓ6b，…
がそれぞれＯＮとなる。
【００３０】このように構成される走査回路に、図２の
ようなクロックＸｂがローレベルの間にハイレベルとな
るスタートパルスが、バッファｂ０を介して、１段目の
転送段Ｔ１に与えられる。そして、スタートパルスがハ
イレベルの間にクロックＸａが与えられると、奇数段の
転送段Ｔ１，Ｔ３，Ｔ５，…のスイッチｓ1a，ｓ3a，ｓ
5a，…がそれぞれＯＮとなる。よって、バッファｂ０を
介してスタートパルスが与えられる転送段Ｔ１のバッフ
ァｂ１にのみハイレベルの信号が入力された状態である
ので、転送段Ｔ１のスイッチｓ1a及びバッファｂ１を介
して、ハイレベルの信号が出力される。
【００３１】このとき、転送段Ｔ１に入力される信号が
ハイレベルであるとともに転送段Ｔ１から出力される信
号がハイレベルとなり、ＡＮＤ回路Ａ１への２入力がハ
イレベルとなるため、ＡＮＤ回路Ａ１からの出力out1が
ハイレベルとなる。そして、スイッチｓ1a，ｓ3a，ｓ5
a，…がそれぞれＯＦＦとなった後、スタートパルスが
ローレベルになるとともに、クロックＸｂが与えられる
と、ＡＮＤ回路Ａ１への一方の入力がローレベルとなる
ため、出力out1がローレベルとなる。
【００３２】又、このとき、偶数段の転送段Ｔ２，Ｔ
４，Ｔ６，…のスイッチｓ2b，ｓ4b，ｓ6b，…がそれぞ
れＯＮとなる。よって、今、転送段Ｔ１に接続された転
送段Ｔ２のバッファｂ２にのみハイレベルの信号が与え
られた状態であるので、転送段Ｔ２のスイッチｓ2b及び
バッファｂ２を介して、ハイレベルの信号が出力され
る。このとき、転送段Ｔ２に入力される信号がハイレベ
ルであるとともに転送段Ｔ２から出力される信号がハイ
レベルとなり、ＡＮＤ回路Ａ２への２入力がハイレベル
となるため、ＡＮＤ回路Ａ２からの出力out2がハイレベ
ルとなる。
【００３３】そして、スイッチｓ2b，ｓ4b，ｓ6b，…が
ＯＦＦとなった後、再び、クロックＸａが与えられる
と、奇数段の転送段Ｔ１，Ｔ３，Ｔ５，…のスイッチｓ
1a，ｓ3a，ｓ5a，…がそれぞれＯＮとなるため、転送段
Ｔ２よりハイレベルの信号が入力される転送段Ｔ３以外
の奇数段の転送段には、ローレベルの信号が入力される
ことになる。このとき、転送段Ｔ１にもローレベルの信
号が入力されるため、転送段Ｔ１のスイッチｓ1a及びバ
ッファｂ１を介して出力されるローレベルの信号がＡＮ
Ｄ回路Ａ２へ入力されるため、出力out1がローレベルと
なる。
【００３４】又、転送段Ｔ３が、スタートパルスが与え
られるとともにクロックＸａが与えられたときの転送段
Ｔ１と同様の動作を行う。よって、転送段Ｔ３に入力さ
れる信号がハイレベルであるとともに転送段Ｔ３から出
力される信号がハイレベルとなり、ＡＮＤ回路Ａ３から
の出力out3がハイレベルとなる。
【００３５】そして、スイッチｓ1a，ｓ3a，ｓ5a，…が
ＯＦＦとなった後、再び、クロックＸｂが与えられる
と、転送段Ｔ２が、クロックＸａが与えられて出力out3
が出力されるときの転送段Ｔ１と同様の動作を行うの
で、転送段Ｔ２より出力される信号がローレベルとな
る。又、転送段Ｔ４が、クロックＸｂが与えられて出力
out2が出力されるときの転送段Ｔ２と同様の動作を行う
ので、転送段Ｔ４に入力される信号がハイレベルである
とともに転送段Ｔ４から出力される信号がハイレベルと
なり、ＡＮＤ回路Ａ４からの出力out4がハイレベルとな
る。
【００３６】このように、クロックＸａ，Ｘｂを交互に
与えて、奇数段の転送段Ｔ１，Ｔ３，Ｔ５，…及び偶数
段の転送段Ｔ２，Ｔ４，Ｔ６，…を交互に駆動させるこ
とによって、ＡＮＤ回路Ａ１〜Ａｎより、出力out1〜ou
tnを、out1，out2，out3，…，outnの順に、走査用のパ
ルス信号として出力させることができる。
【００３７】このようにすることで、外部からの走査回
路に入力するクロックＸａ，Ｘｂのパルス幅を、出力ou
tkのパルス幅の等倍未満の長さとすることができ、従来
と比べて、２倍の長さとすることができる。よって、従
来よりも低い周波数のクロックで、走査回路から高速走
査用のパルス信号を出力させることができる。
【００３８】＜第２の実施形態＞本発明の第２の実施形
態について、図面を参照して説明する。図３は、本実施
形態の走査回路の内部構成を示すブロック回路図であ
る。図４は、本実施形態の走査回路の動作を示すタイミ
ングチャートである。尚、図３の走査回路において、図
１の走査回路と同一の部分については、同一の符号を付
して、その詳細な説明は省略する。
【００３９】図３の走査回路は、直列に接続されるｎ
（ｎは２以上の整数）段の転送段Ｔ１〜Ｔｎと、転送段
Ｔ１〜Ｔｎそれぞれから出力される信号が入力されるｎ
個のＡＮＤ回路ａ１〜ａｎとで構成される。転送段Ｔｋ
は、第１の実施形態（図１）と同様、スイッチｓkxとバ
ッファｂｋとで構成される（図３には、６段目までを図
示している）。尚、本実施形態では、第１の実施形態と
異なり、第１段目の転送段Ｔ１に直接スタートパルスが
入力される。
【００４０】この走査回路は、転送段Ｔ１〜Ｔｎのう
ち、奇数段の転送段に設けられたスイッチと偶数段の転
送段に設けられたスイッチとを交互に動作させるための
クロックＸａ，Ｘｂが、交互に与えられる。又、ＡＮＤ
回路ａ１〜ａｎのうち、奇数段の転送段より出力される
信号が一方の入力として与えられるＡＮＤ回路の他方の
入力にゲートパルスＧｂが与えられ、又、偶数段の転送
段より出力される信号が一方の入力として与えられるＡ
ＮＤ回路の他方の入力にゲートパルスＧａが与えられ
る。このゲートパルスＧａ，Ｇｂは、互いに逆位相で与
えられるとともに、そのパルス幅を出力outkのパルス幅
とほぼ同一の長さとする。
【００４１】このように構成される走査回路に、図４の
ようなクロックＸｂがローレベルの間にハイレベルとな
るスタートパルスが１段目の転送段Ｔ１に与えられる。
そして、スタートパルスがハイレベルの間にクロックＸ
ａが与えられるとともにゲートパルスＧａが与えられ
る。このとき、クロックＸａによって、奇数段の転送段
Ｔ１，Ｔ３，Ｔ５，…のスイッチｓ1a，ｓ3a，ｓ5a，…
がそれぞれＯＮとなる。よって、スタートパルスが与え
られる転送段Ｔ１のバッファｂ１にのみハイレベルの信
号が入力された状態であるので、転送段Ｔ１のスイッチ
ｓ1a及びバッファｂ１を介して、ハイレベルの信号が出
力される。
【００４２】又、ハイレベルのゲートパルスＧａがＡＮ
Ｄ回路ａ２，ａ４，ａ６，…に与えられるため、偶数段
の転送段Ｔ２，Ｔ４，Ｔ６，…からの出力が、ＡＮＤ回
路ａ２，ａ４，ａ６，…の出力out2，out4，out6，…と
して現れる。しかし、スタートパルスが与えられる転送
段Ｔ１からのみハイレベルとなる信号が出力されるた
め、ＡＮＤ回路ａ２，ａ４，ａ６，…の出力out2，out
4，out6，…は、ローレベルである。
【００４３】又、ＡＮＤ回路ａ１，ａ３，ａ５，…に入
力されるゲートパルスＧｂがローレベルであるため、Ａ
ＮＤ回路ａ１，ａ３，ａ５，…の出力out1，out3，out
5，…は、ローレベルである。転送段Ｔ１から出力され
るハイレベルの信号は、スタートパルスがローレベルと
なった後に次のクロックＸａが与えられるまで保持され
る。
【００４４】そして、スタートパルス及びゲートパルス
Ｇａがローレベルとなるとともに、クロックＸｂ及びゲ
ートパルスＧｂが与えられると、ゲートパルスＧａが入
力されるＡＮＤ回路ａ２，ａ４，ａ６，…の出力out2，
out4，out6，…が、ローレベルとなる。このとき、クロ
ックＸｂによって、偶数段の転送段Ｔ２，Ｔ４，Ｔ６，
…のスイッチｓ2b，ｓ4b，ｓ6b，…がそれぞれＯＮとな
る。よって、転送段Ｔ１からハイレベルの信号が与えら
れる転送段Ｔ２のバッファｂ２にのみハイレベルの信号
が入力された状態であるので、転送段Ｔ２のスイッチｓ
2b及びバッファｂ２を介して、ハイレベルの信号が出力
される。
【００４５】又、ハイレベルのゲートパルスＧｂがＡＮ
Ｄ回路ａ１，ａ３，ａ５，…に与えられるため、奇数段
の転送段Ｔ１，Ｔ３，Ｔ５，…からの出力が、ＡＮＤ回
路ａ１，ａ３，ａ５，…の出力out1，out3，out5，…と
して現れる。よって、転送段Ｔ１においてハイレベルの
信号が保持されているため、ＡＮＤ回路ａ１の出力out1
のみがハイレベルとなる。このゲートパルスＧｂがハイ
レベルである間、ＡＮＤ回路ａ１の出力out1はハイレベ
ルとなる。又、転送段Ｔ２から出力されるハイレベルの
信号は、次のクロックＸｂが与えられるまで保持され
る。
【００４６】そして、ゲートパルスＧｂがローレベルと
なるとともに、再び、クロックＸａ及びゲートパルスＧ
ａが与えられると、ゲートパルスＧｂが入力されるＡＮ
Ｄ回路ａ１，ａ３，ａ５，…の出力out1，out3，out5，
…が、ローレベルとなる。このとき、クロックＸａによ
って、Ｔ１，Ｔ３，Ｔ５，…のスイッチｓ1a，ｓ3a，ｓ
5a，…がそれぞれＯＮとなるため、転送段Ｔ２よりハイ
レベルの信号が入力される転送段Ｔ３からのみハイレベ
ルの信号が出力される。又、転送段Ｔ２においてハイレ
ベルの信号が保持されているため、転送段Ｔ２からのハ
イレベルの信号とハイレベルのゲートパルスＧａが入力
されるＡＮＤゲートａ２からの出力out2のみがハイレベ
ルとなる。
【００４７】このように、クロックＸａ，Ｘｂを交互に
与えて、奇数段の転送段Ｔ１，Ｔ３，Ｔ５，…及び偶数
段の転送段Ｔ２，Ｔ４，Ｔ６，…を交互に駆動させると
ともに、ゲートパルスＧｂ，Ｇａを交互に与えて、ＡＮ
Ｄ回路ａ１，ａ３，ａ５，…及びＡＮＤ回路ａ２，ａ
４，ａ６，…を交互に駆動させることによって、ＡＮＤ
回路ａ１〜ａｎより、出力out1〜outnを、out1，out2，
out3，…，outnの順に、走査用のパルス信号として出力
させることができる。
【００４８】このようにすることで、外部からの走査回
路に入力するクロックＸａ，Ｘｂのパルス幅を、出力ou
tkのパルス幅の等倍未満の長さとすることができ、従来
と比べて、２倍の長さとすることができる。よって、従
来よりも低い周波数のクロックで、走査回路から高速走
査用のパルス信号を出力させることができる。又、出力
outkのパルス幅がゲートパルスＧａ，Ｇｂのパルス幅に
よって決定される。よって、ゲートパルスのパルス幅を
調整することによって走査用のパルス信号のパルス幅を
設定することができる。
【００４９】＜第３の実施形態＞本発明の第３の実施形
態について、図面を参照して説明する。図５は、本実施
形態の走査回路の内部構成を示すブロック回路図であ
る。図６は、本実施形態の走査回路の動作を示すタイミ
ングチャートである。尚、図５の走査回路において、図
８の走査回路と同一の部分については、同一の符号を付
して、その詳細な説明は省略する。
【００５０】図５の走査回路は、直列に接続されるｍ
（ｍは２以上の整数）段の転送段ｔａ１〜ｔａｍと、直
列に接続されるｍ段の転送段ｔｂ１〜ｔｂｍと、転送段
ｔａ１〜ｔａｍそれぞれから出力される信号と転送段ｔ
ｂ１〜ｔｂｍそれぞれから出力される信号とが入力され
る２ｍ−１個のＡＮＤ回路α１〜α２ｍ−１とで構成さ
れる（図５では、それぞれ３段目までを図示してい
る）。転送段ｔａｋ（ｋは、１≦ｋ≦ｍの自然数）は、
従来（図８）と同様、スイッチｓka，ｓkbとインバータ
ｉka，ｉkbとで構成される。
【００５１】又、転送段ｔｂｋは、一端に転送段ｔｂｋ
−１からの出力が入力されるスイッチｓkbと、スイッチ
ｓkbの他端に入力側が接続されたインバータｉkbと、イ
ンバータｉkbの出力側に一端が接続されたスイッチｓka
と、スイッチｓkaの他端に入力側が接続されたインバー
タｉkaと、から構成される。尚、本実施形態では、第１
段目の転送段ｔａ１，ｔｂ１に直接スタートパルスが入
力される。
【００５２】このように転送段ｔａ１〜ｔａｍ，ｔｂ１
〜ｔｂｍが構成されるとき、転送段ｔａｋ及び転送段ｔ
ｂｋから出力される信号がＡＮＤ回路α２ｋ−１に入力
され、又、転送段ｔａｋ＋１及び転送段ｔｂｋから出力
される信号がＡＮＤ回路α２ｋに入力される。そして、
転送段ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍそれぞれに設け
られたスイッチｓ1a〜ｓma，ｓ1b〜ｓmbを交互に動作さ
せるためのクロックＸａ，Ｘｂが、交互に与えられる。
【００５３】このとき、転送段ｔａｋ，ｔｂｋにおい
て、クロックＸａがハイレベルのとき、スイッチｓkaが
ＯＮとなり、又、クロックＸｂがハイレベルのとき、ス
イッチｓkbがＯＮとなる。そして、ＡＮＤ回路α１〜α
２ｍ−１の出力out1〜out2m-1が走査用の信号となる。
又、転送段ｔａｋの出力が転送段ｔａｋ内に備えられた
インバータｉkbの出力であり、転送段ｔｂｋの出力が転
送段ｔｂｋ内に備えられたインバータｉkaの出力であ
る。
【００５４】このように構成される走査回路に、図６の
ように、クロックＸｂが発生してから２度目のクロック
Ｘａが発生するまでの間にハイレベルとなるスタートパ
ルスが、１段目の転送段ｔａ１，ｔｂ１それぞれに与え
られる。そして、スタートパルスがハイレベルの間に、
まず、クロックＸａが与えられる。このとき、転送段ｔ
ａ１〜ｔａｍ，ｔｂ１〜ｔｂｍのスイッチｓ1a〜ｓmaが
それぞれＯＮとなる。よって、転送段ｔａ１において、
スイッチｓ1aを介して、ハイレベルのスタートパルスが
インバータｉ1aに与えられ、インバータｉ1aよりローレ
ベルの信号が出力される。
【００５５】そして、次に、クロックＸｂが与えられ
る。このとき、転送段ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍ
のスイッチｓ1b〜ｓmbがそれぞれＯＮとなる。よって、
転送段ｔｂ１において、スイッチｓ1bを介して、ハイレ
ベルのスタートパルスがインバータｉ1bに与えられ、イ
ンバータｉ1bよりローレベルの信号が出力されるととも
に、転送段ｔａ１において、スイッチｓ1bを介して、イ
ンバータｉ1aから出力されるローレベルの信号がインバ
ータｉ1bに与えられ、インバータｉ1bよりハイレベルの
信号が出力される。
【００５６】スタートパルスがローレベルとされた後、
再び、クロックＸａが与えられると、転送段ｔａ１〜ｔ
ａｍ，ｔｂ１〜ｔｂｍのスイッチｓ1a〜ｓmaがそれぞれ
ＯＮとなる。よって、転送段ｔｂ１において、スイッチ
ｓ1aを介して、インバータｉ1bから出力されるローレベ
ルの信号がインバータｉ1aに与えられ、インバータｉ1a
よりハイレベルの信号が出力されるとともに、転送段ｔ
ａ２において、スイッチｓ2aを介して、転送段ｔａ１か
ら出力されるハイレベルの信号がインバータｉ2aに与え
られ、インバータｉ2aよりローレベルの信号が出力され
る。
【００５７】このとき、転送段ｔａ１において、ローレ
ベルの信号が入力されるので、スイッチｓ1aを介して、
入力されるローレベルの信号がインバータｉ1aに与えら
れ、インバータｉ1aよりハイレベルの信号が出力され、
又、スイッチｓ1bがＯＦＦであるので、インバータｉ1b
から出力されるハイレベルの信号が保持される。よっ
て、転送段ｔａ１，ｔｂ１のそれぞれから出力されるハ
イレベルの信号がＡＮＤ回路α１に入力されるため、Ａ
ＮＤ回路α１の出力out1がハイレベルとなる。
【００５８】そして、再び、クロックＸｂが与えられる
と、転送段ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍのスイッチ
ｓ1b〜ｓmbがそれぞれＯＮとなる。よって、転送段ｔａ
２において、スイッチｓ2bを介して、インバータｉ2aか
ら出力されるローレベルの信号がインバータｉ2bに与え
られ、インバータｉ2bよりハイレベルの信号が出力され
るとともに、転送段ｔｂ２において、スイッチｓ2bを介
して、転送段ｔｂ１から出力されるハイレベルの信号が
インバータｉ2bに与えられ、インバータｉ2bよりローレ
ベルの信号が出力される。
【００５９】このとき、転送段ｔａ１において、インバ
ータｉ1aより、スイッチｓ1bを介して、ハイレベルの信
号がインバータｉ1bに与えられ、インバータｉ1bより出
力される信号がローレベルになる。又、転送段ｔｂ１に
おいて、ローレベルの信号が入力されるので、スイッチ
ｓ1bを介して、入力されるローレベルの信号がインバー
タｉ1bに与えられ、インバータｉ1bよりハイレベルの信
号が出力されるとともに、スイッチｓ1aがＯＦＦである
ので、インバータｉ1aから出力されるハイレベルの信号
が保持される。
【００６０】よって、転送段ｔａ１，ｔｂ１，ｔａ２の
それぞれから出力される信号が、ローレベル、ハイレベ
ル、ハイレベルとなるため、ＡＮＤ回路α１の出力out1
がローレベルとなるとともに、ＡＮＤ回路α２の出力ou
t2がハイレベルとなる。
【００６１】このように、クロックＸｂが与えられる毎
に、転送段ｔａ１〜ｔａｍより、ｔａ１，ｔａ２，…，
ｔａｍの順にハイレベルのパルス信号が出力され、又、
クロックＸａが与えられる毎に、転送段ｔｂ１〜ｔｂｍ
より、ｔｂ１，ｔｂ２，…，ｔｂｍの順にハイレベルの
パルス信号が出力される。よって、クロックＸａ，Ｘｂ
が交互に与えられる毎に、ＡＮＤ回路α１〜α２ｍ−１
より、出力out1〜out2m-1を、out1，out2，out3，…，o
ut2m-1の順に、走査用のパルス信号として出力させるこ
とができる。
【００６２】このようにすることで、外部からの走査回
路に入力するクロックＸａ，Ｘｂのパルス幅を、出力ou
tkのパルス幅の等倍未満の長さとすることができ、従来
と比べて、２倍の長さとすることができる。よって、従
来よりも低い周波数のクロックで、走査回路から高速走
査用のパルス信号を出力させることができる。尚、本実
施形態では、転送段ｔａｍと転送段ｔｂｍとを同数とし
たが、これに限らず、転送段ｔｂｍを一つ少なくしても
良い。この場合は、出力が一つ減り、ＡＮＤ回路の数
は、２（ｍ−１）個となる。
【００６３】＜本発明の走査回路を適用した撮像装置＞
第１〜第３のいずれかの実施形態の走査回路を適用した
撮像装置について、図７を参照して説明する。図７は、
第１〜第３のいずれかの実施形態の撮像装置の内部構成
を示すブロック図である。
【００６４】図７の撮像装置は、マトリクス状に配され
た複数の画素を有する固体撮像素子１と、固体撮像素子
１内の画素を行毎に選択するための垂直走査回路２と、
固体撮像素子１内の画素を列毎に選択するための水平走
査回路３と、固体撮像素子１内の各画素からの出力を増
幅して出力する出力回路４と、を有する。
【００６５】このような構成の撮像装置は、垂直走査回
路２が、垂直走査期間毎に固体撮像素子１内の１行分の
画素を切り換えるように、固体撮像装置１内の画素を１
行毎にバイアスして駆動させる。そして、１垂直走査期
間内に、水平走査回路３が、出力回路４内において固体
撮像素子１の画素１列分毎に対して設けられた出力用ス
イッチを、順次駆動させることによって、垂直走査回路
２で駆動させた１行分の画素の出力を、出力回路４で順
次増幅して画素毎に出力する。即ち、固体撮像素子１内
において、ｘ個の画素で１行が構成されるとき、垂直走
査回路２より１パルスが出力される間、水平走査回路３
よりｘパルスが出力される。
【００６６】このように、垂直走査回路２に比べて、水
平走査回路３の方が、高速駆動させる必要がある。よっ
て、水平走査回路３に、第１〜第３の実施形態における
走査回路を用いることによって、外部から入力されるク
ロックの周波数が低い場合でも、水平走査回路３を高速
駆動させることができる。
【００６７】
【発明の効果】このようにすることで、外部からの走査
回路に入力するクロックのパルス幅を、走査用パルス信
号のパルス幅の等倍未満の長さとすることができ、従来
と比べて、約２倍の長さとすることができる。よって、
従来よりも低い周波数のクロックで、走査回路から走査
用パルス信号を出力させることができる。そのため、高
速駆動に適した走査回路となる。又、第１及び第２パル
スのパルス幅を調整することによって走査用パルス信号
のパルス幅を設定することができ、走査用パルス信号に
確実性を持たすことができる。
【図面の簡単な説明】
【図１】第１の実施形態の走査回路の内部構成を示すブ
ロック回路図。
【図２】第１の実施形態の走査回路の動作を示すタイミ
ングチャート。
【図３】第２の実施形態の走査回路の内部構成を示すブ
ロック回路図。
【図４】第２の実施形態の走査回路の動作を示すタイミ
ングチャート。
【図５】第３の実施形態の走査回路の内部構成を示すブ
ロック回路図。
【図６】第３の実施形態の走査回路の動作を示すタイミ
ングチャート。
【図７】本発明の走査回路を有する撮像装置の内部構成
を示すブロック図。
【図８】従来の走査回路の内部構成を示すブロック回路
図。
【図９】従来の走査回路の動作を示すタイミングチャー
ト。
【符号の説明】
１ 固体撮像素子 ２ 垂直走査回路 ３ 水平走査回路 ４ 出力回路 Ｔ１〜Ｔｎ 転送段 ｔａ１〜ｔａｍ，ｔｂ１〜ｔｂｍ 転送段 Ａ１〜Ａｎ ＡＮＤ回路 ａ１〜ａｎ ＡＮＤ回路 α１〜αｎ ＡＮＤ回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C024 HX52 HX53 JX30 5C080 AA06 AA10 BB05 DD24 JJ02 JJ03 JJ04 KK02 KK43

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 直列に接続されるｎ（ｎは２以上の整
    数）段の転送段と、 ｋ（ｋは、１≦ｋ≦ｎの自然数）段目への転送段の入力
    と、ｋ段目の転送段からの出力との論理積によって生成
    される信号をｋ段目の走査用パルス信号として出力する
    出力回路と、 を有し、 前記ｎ段の転送段において奇数段の転送段と偶数段の転
    送段を交互に駆動させることによって、前記出力回路よ
    りｎ段の走査用パルス信号を１段毎に順次出力すること
    を特徴とする走査回路。
  2. 【請求項２】 直列に接続されるｎ（ｎは２以上の整
    数）段の転送段と、 互いに逆位相となる第１パルス及び第２パルスが入力さ
    れ、前記ｎ段の転送段うち奇数段の転送段の出力と前記
    第１パルスとの論理積を求める第１論理ゲート回路と、
    前記ｎ段の転送段うち偶数段の転送段の出力と前記第２
    パルスとの論理積を求める第２論理ゲート回路とで構成
    される出力回路と、 を有し、 前記ｎ段の転送段において奇数段の転送段と偶数段の転
    送段を交互に駆動させるとともに、前記出力回路内の前
    記第１及び第２論理ゲート回路を前記第１及び第２パル
    スで交互に駆動させることによって、前記出力回路より
    ｎ段の走査用パルス信号を１段毎に順次出力することを
    特徴とする走査回路。
  3. 【請求項３】 前記ｎ段の転送段のうち奇数段の転送段
    の駆動が開始した後、前記第１論理ゲート回路の駆動が
    開始し、 前記ｎ段の転送段のうち偶数段の転送段の駆動が開始し
    た後、前記第２論理ゲート回路の駆動が開始することを
    特徴とする請求項２に記載の走査回路。
  4. 【請求項４】 前記転送段が、 前段の転送段の出力が一端に与えられるスイッチと、 該スイッチの他端に入力側が接続されるとともに、出力
    側が後段の転送段のスイッチに接続されるバッファと、 を備えることを特徴とする請求項１〜請求項３のいずれ
    かに記載の走査回路。
  5. 【請求項５】 第１クロック及び第２クロックが異なる
    タイミングで入力されるとともに、第１クロックが入力
    された後に第２クロックが入力されたときに入力側に与
    えられる信号を出力側に出力するように転送動作を行う
    ｘ（ｘは２以上の整数）段の第１転送段と、 第１クロック及び第２クロックが異なるタイミングで入
    力されるとともに、第２クロックが入力された後に第１
    クロックが入力されたときに入力側に与えられる信号を
    出力側に出力するように転送動作を行うｙ（ｙは、ｘ−
    １又はｘ）段の第２転送段と、 ａ（ａは、１≦ａ≦ｙの自然数）段目の第１転送段の出
    力とａ段目の第２転送段の出力との論理積によって生成
    される信号を２ａ−１段目の走査用パルス信号として出
    力するとともに、ｂ（ｂは、１≦ｂ≦ｘ−１の自然数）
    ＋１段目の第１転送段の出力とｂ段目の第２転送段の出
    力との論理積によって生成される信号を２ｂ段目の走査
    用パルス信号として出力する出力回路と、 を有し、 前記出力回路よりｘ＋ｙ−１段の走査用パルス信号を１
    段毎に順次出力することを特徴とする走査回路。
  6. 【請求項６】 前記第１転送段が、 前段の第１転送段の出力が一端に与えられるとともに、
    前記第１クロックでＯＮとなる第１スイッチと、 該第１スイッチの他端に入力側が接続される第１インバ
    ータと、 該第１インバータに出力側に一端が接続されるととも
    に、前記第２クロックでＯＮとなる第２スイッチと、 該第２スイッチの他端に入力側が接続されるとともに、
    出力側が後段の第１転送段の第１スイッチに接続される
    第２インバータと、 を備え、 前記第２転送段が、 前段の第２転送段の出力が一端に与えられるとともに、
    前記第２クロックでＯＮとなる第３スイッチと、 該第３スイッチの他端に入力側が接続される第３インバ
    ータと、 該第３インバータに出力側に一端が接続されるととも
    に、前記第１クロックでＯＮとなる第４スイッチと、 該第４スイッチの他端に入力側が接続されるとともに、
    出力側が後段の第２転送段の第３スイッチに接続される
    第４インバータと、 を備えることを特徴とする請求項５に記載の走査回路。
  7. 【請求項７】 請求項１〜請求項６に記載の走査回路を
    有することを特徴とする撮像装置。
  8. 【請求項８】 前記走査回路を水平走査回路とすること
    を特徴とする請求項７に記載の撮像装置。
JP2000353920A 2000-11-21 2000-11-21 走査回路及びそれを備えた撮像装置 Expired - Fee Related JP4356231B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000353920A JP4356231B2 (ja) 2000-11-21 2000-11-21 走査回路及びそれを備えた撮像装置
US09/988,528 US7053943B2 (en) 2000-11-21 2001-11-20 Scanning circuit, and imaging apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000353920A JP4356231B2 (ja) 2000-11-21 2000-11-21 走査回路及びそれを備えた撮像装置

Publications (2)

Publication Number Publication Date
JP2002158933A true JP2002158933A (ja) 2002-05-31
JP4356231B2 JP4356231B2 (ja) 2009-11-04

Family

ID=18826597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000353920A Expired - Fee Related JP4356231B2 (ja) 2000-11-21 2000-11-21 走査回路及びそれを備えた撮像装置

Country Status (2)

Country Link
US (1) US7053943B2 (ja)
JP (1) JP4356231B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648290B2 (en) 2010-05-25 2014-02-11 Olympus Corporation Data selection circuit, data transmission circuit, ramp wave generation circuit, and solid-state imaging device
US8669898B2 (en) 2011-09-26 2014-03-11 Olympus Corporation Ramp wave generation circuit and solid-state imaging device
JP2014060540A (ja) * 2012-09-14 2014-04-03 Canon Inc 走査回路、固体撮像装置及びカメラ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870933B2 (ja) * 2003-06-24 2007-01-24 ソニー株式会社 表示装置及びその駆動方法
TWI413069B (zh) * 2008-03-25 2013-10-21 Innolux Corp 影像顯示系統
CN101551980B (zh) * 2008-03-31 2012-12-26 统宝光电股份有限公司 影像显示系统
GB201012631D0 (en) * 2010-07-28 2010-09-15 Isis Innovation Image sensor and method of sensing
JP5730030B2 (ja) * 2011-01-17 2015-06-03 浜松ホトニクス株式会社 固体撮像装置
CN113570996B (zh) * 2021-07-30 2022-05-10 惠科股份有限公司 显示面板的驱动电路和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200925A (en) * 1988-07-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Serial access semiconductor memory device and operating method therefor
JPH08234703A (ja) * 1995-02-28 1996-09-13 Sony Corp 表示装置
KR970072990A (ko) * 1996-04-10 1997-11-07 이데이 노부유끼 고체 화상 장치
JPH10191184A (ja) * 1996-12-20 1998-07-21 Olympus Optical Co Ltd 固体撮像装置
JPH11161243A (ja) * 1997-09-26 1999-06-18 Sharp Corp 液晶表示装置
JPH11164210A (ja) * 1997-11-28 1999-06-18 Nikon Corp 動き検出用固体撮像装置
JP2000206491A (ja) 1999-01-11 2000-07-28 Sony Corp 液晶表示装置
JP2001069406A (ja) 1999-08-27 2001-03-16 Canon Inc 固体撮像素子の駆動方法、固体撮像装置及び記憶媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648290B2 (en) 2010-05-25 2014-02-11 Olympus Corporation Data selection circuit, data transmission circuit, ramp wave generation circuit, and solid-state imaging device
US8669898B2 (en) 2011-09-26 2014-03-11 Olympus Corporation Ramp wave generation circuit and solid-state imaging device
JP2014060540A (ja) * 2012-09-14 2014-04-03 Canon Inc 走査回路、固体撮像装置及びカメラ

Also Published As

Publication number Publication date
US20020093497A1 (en) 2002-07-18
JP4356231B2 (ja) 2009-11-04
US7053943B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
JP4737627B2 (ja) スタティッククロックパルス発生器およびディスプレイ
KR102448227B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
JP2862592B2 (ja) ディスプレイ装置
JP2002351415A5 (ja)
JP2011510423A (ja) シフトレジスタおよびアクティブマトリクス装置
WO2017012254A1 (zh) 阵列基板行驱动电路单元、驱动电路和显示面板
JP2020532033A (ja) シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置
JP4356231B2 (ja) 走査回路及びそれを備えた撮像装置
JP3764733B2 (ja) 低電圧クロック信号を用いる連続パルス列発生器
JPH06113215A (ja) 固体撮像装置
JP4149430B2 (ja) パルス出力回路、それを用いた表示装置の駆動回路、表示装置、およびパルス出力方法
TW578138B (en) Integrated circuit free from accumulation of duty ratio errors
JP2980042B2 (ja) 走査回路
US6512545B1 (en) Solid-state image pickup apparatus for reading pixel signals out at a high frame rate
JPH02210323A (ja) マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器
JPH06350933A (ja) シフトレジスタ
JPH09163245A (ja) 固体撮像装置
JP3773209B2 (ja) 高速データ・サンプリング・システム
JP2977051B2 (ja) 固体撮像装置及びその駆動方法
JP2004127509A (ja) シフトレジスタ回路および画像表示装置
JP3675071B2 (ja) 液晶駆動装置
JP3830474B2 (ja) 固体撮像装置
JP3353130B2 (ja) 液晶パネルの駆動回路および液晶パネルの駆動方法
JP3889825B2 (ja) 固体撮像装置
JPH08171080A (ja) 走査回路および画像表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees