JP3353130B2 - 液晶パネルの駆動回路および液晶パネルの駆動方法 - Google Patents
液晶パネルの駆動回路および液晶パネルの駆動方法Info
- Publication number
- JP3353130B2 JP3353130B2 JP26985295A JP26985295A JP3353130B2 JP 3353130 B2 JP3353130 B2 JP 3353130B2 JP 26985295 A JP26985295 A JP 26985295A JP 26985295 A JP26985295 A JP 26985295A JP 3353130 B2 JP3353130 B2 JP 3353130B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- numbered
- source driver
- shift registers
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶パネルの駆動回
路および液晶パネルの駆動方法に関する。さらに詳しく
は、高精細な液晶表示装置などに使用するソースドライ
バ回路へ階調データを出力する液晶パネルの駆動回路お
よび液晶パネルの駆動方法に関する。
路および液晶パネルの駆動方法に関する。さらに詳しく
は、高精細な液晶表示装置などに使用するソースドライ
バ回路へ階調データを出力する液晶パネルの駆動回路お
よび液晶パネルの駆動方法に関する。
【０００２】
【従来の技術】最近の液晶パネルの大型化に伴い、より
高精細な表示を行うために階調データ量の増加が必要に
なっている。また、階調データの増加に対し、表示の速
度を遅らせないためにクロック周波数も高速である必要
がある。
高精細な表示を行うために階調データ量の増加が必要に
なっている。また、階調データの増加に対し、表示の速
度を遅らせないためにクロック周波数も高速である必要
がある。
【０００３】従来の液晶パネルの駆動回路の一例は、た
とえば図７に示されるような構造になっている。図７に
おいて、１００は中央演算処理装置（以下、ＣＰＵとい
う）、１０１はＣＰＵから出力される階調データと同期
信号の流れ、４０２は制御回路、２０３は階調データと
ソースドライバ回路からの制御信号の流れ、１０５はソ
ースドライバ回路、１０６は液晶パネル、１０７はゲー
トドライバ回路である。
とえば図７に示されるような構造になっている。図７に
おいて、１００は中央演算処理装置（以下、ＣＰＵとい
う）、１０１はＣＰＵから出力される階調データと同期
信号の流れ、４０２は制御回路、２０３は階調データと
ソースドライバ回路からの制御信号の流れ、１０５はソ
ースドライバ回路、１０６は液晶パネル、１０７はゲー
トドライバ回路である。
【０００４】ＣＰＵ１００から出力された階調データと
同期信号の流れ１０１は、制御回路４０２に入力され、
制御回路４０２によってソースドライバ回路１０５を駆
動する制御信号に変換される。前述した階調データと制
御信号によって、ソースドライバ回路１０５を駆動す
る。ソースドライバ回路では階調電圧信号が生成され、
ゲートドライバ回路１０７からの電圧信号とともに前記
階調電圧信号がソースドライバ回路１０５から液晶パネ
ル１０６へ印加されて、液晶パネル１０６に所望の画像
が表示される。
同期信号の流れ１０１は、制御回路４０２に入力され、
制御回路４０２によってソースドライバ回路１０５を駆
動する制御信号に変換される。前述した階調データと制
御信号によって、ソースドライバ回路１０５を駆動す
る。ソースドライバ回路では階調電圧信号が生成され、
ゲートドライバ回路１０７からの電圧信号とともに前記
階調電圧信号がソースドライバ回路１０５から液晶パネ
ル１０６へ印加されて、液晶パネル１０６に所望の画像
が表示される。
【０００５】
【発明が解決しようとする課題】前記従来の液晶パネル
の駆動回路は、高精細な表示を行うばあい、画素の色数
が多いため、階調データの量が多くなる。したがって、
表示の速度が入力されたデータ速度に追従するには、ソ
ースドライバ回路で階調データを高速処理しなければな
らない。しかし、高速処理を行うと、クロックに対する
データのセットアップとホールドのマージンが狭くなる
ために、ソースドライバ回路で階調データの取込ミスが
発生するなどの問題がある。
の駆動回路は、高精細な表示を行うばあい、画素の色数
が多いため、階調データの量が多くなる。したがって、
表示の速度が入力されたデータ速度に追従するには、ソ
ースドライバ回路で階調データを高速処理しなければな
らない。しかし、高速処理を行うと、クロックに対する
データのセットアップとホールドのマージンが狭くなる
ために、ソースドライバ回路で階調データの取込ミスが
発生するなどの問題がある。
【０００６】本発明はこのような問題を解決するために
なされたもので、ソースドライバ回路で階調データの処
理速度を低速で行うことができ、結果として階調データ
を正確に取込むことができる液晶パネルの駆動回路およ
び液晶パネルの駆動方法を提供することを目的とする。
なされたもので、ソースドライバ回路で階調データの処
理速度を低速で行うことができ、結果として階調データ
を正確に取込むことができる液晶パネルの駆動回路およ
び液晶パネルの駆動方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかわる液晶パ
ネルの駆動回路は、それぞれｍ段の奇数番目のソースド
ライバと、偶数番目のソースドライバとの組を複数組含
むソースドライバ回路と、前記複数組の奇数番ソースド
ライバと偶数番ソースドライバとの組の各組に順次に階
調データを与える制御回路とを備え、前記制御回路は、
階調データの周波数を１／２倍にして前記奇数番ソース
ドライバと偶数番ソースドライバとに同時に並列に出力
するようにしたものである。
ネルの駆動回路は、それぞれｍ段の奇数番目のソースド
ライバと、偶数番目のソースドライバとの組を複数組含
むソースドライバ回路と、前記複数組の奇数番ソースド
ライバと偶数番ソースドライバとの組の各組に順次に階
調データを与える制御回路とを備え、前記制御回路は、
階調データの周波数を１／２倍にして前記奇数番ソース
ドライバと偶数番ソースドライバとに同時に並列に出力
するようにしたものである。
【０００８】また、前記制御回路は、奇数番目の階調デ
ータを入力され、直列にシフトされて並列に読み出され
るそれぞれｍ／２段の２個のシフトレジスタからなる第
１の直列シフトレジスタと、偶数番目の階調データを入
力され、直列にシフトされて並列に読み出されるそれぞ
れｍ／２段の２個のシフトレジスタからなる第２の直列
シフトレジスタとからなるシフトレジスタの組を２組並
列に備え、第１のシフトレジスタの組において、データ
の出力周波数をｆとするとき、第１のｍ／ｆ期間中は前
記第１、第２の直列シフトレジスタを周波数ｆでｍ段シ
フトし、第２のｍ／ｆ期間中は第１、第２の直列シフト
レジスタを周波数ｆ／２でｍ／２段シフトするとともに
第１、第２の直列シフトレジスタのそれぞれの前段を周
波数ｆで交互に読み出して前記偶数番ソースドライバの
階調データを出力し、同様にそれぞれの後段からは奇数
番ソースドライバの階調データを出力し、第２のシフト
レジスタの組において、前記第１のｍ／ｆ期間と第２の
ｍ／ｆ期間を反転した動作を行なうようにしたものであ
る。
ータを入力され、直列にシフトされて並列に読み出され
るそれぞれｍ／２段の２個のシフトレジスタからなる第
１の直列シフトレジスタと、偶数番目の階調データを入
力され、直列にシフトされて並列に読み出されるそれぞ
れｍ／２段の２個のシフトレジスタからなる第２の直列
シフトレジスタとからなるシフトレジスタの組を２組並
列に備え、第１のシフトレジスタの組において、データ
の出力周波数をｆとするとき、第１のｍ／ｆ期間中は前
記第１、第２の直列シフトレジスタを周波数ｆでｍ段シ
フトし、第２のｍ／ｆ期間中は第１、第２の直列シフト
レジスタを周波数ｆ／２でｍ／２段シフトするとともに
第１、第２の直列シフトレジスタのそれぞれの前段を周
波数ｆで交互に読み出して前記偶数番ソースドライバの
階調データを出力し、同様にそれぞれの後段からは奇数
番ソースドライバの階調データを出力し、第２のシフト
レジスタの組において、前記第１のｍ／ｆ期間と第２の
ｍ／ｆ期間を反転した動作を行なうようにしたものであ
る。
【０００９】本発明にかかわる液晶パネルの駆動方法
は、それぞれｍ段の奇数番目のソースドライバと、偶数
番目のソースドライバとの組を複数組含むソースドライ
バ回路と、前記複数組の奇数番ソースドライバと偶数番
ソースドライバとの組の各組に順次に階調データを与え
る制御回路とを備え、前記制御回路は、階調データの周
波数を１／２倍にして前記奇数番ソースドライバと偶数
番ソースドライバとに同時に並列に出力するようにした
ものである。
は、それぞれｍ段の奇数番目のソースドライバと、偶数
番目のソースドライバとの組を複数組含むソースドライ
バ回路と、前記複数組の奇数番ソースドライバと偶数番
ソースドライバとの組の各組に順次に階調データを与え
る制御回路とを備え、前記制御回路は、階調データの周
波数を１／２倍にして前記奇数番ソースドライバと偶数
番ソースドライバとに同時に並列に出力するようにした
ものである。
【００１０】また、前記駆動方法は、奇数番目の階調デ
ータを入力され、直列にシフトされて並列に読み出され
るそれぞれｍ／２段の２個のシフトレジスタからなる第
１の直列シフトレジスタと、偶数番目の階調データを入
力され、直列にシフトされて並列に読み出されるそれぞ
れｍ／２段の２個のシフトレジスタからなる第２の直列
シフトレジスタとからなるシフトレジスタの組を２組並
列に備え、第１のシフトレジスタの組において、データ
の出力周波数をｆとするとき、第１のｍ／ｆ期間中は前
記第１、第２の直列シフトレジスタを周波数ｆでｍ段シ
フトし、第２のｍ／ｆ期間中は第１、第２の直列シフト
レジスタを周波数ｆ／２でｍ／２段シフトするとともに
第１、第２の直列シフトレジスタのそれぞれの前段を周
波数ｆで交互に読み出して前記偶数番ソースドライバの
階調データを出力し、同様にそれぞれの後段からは奇数
番ソースドライバの階調データを出力し、第２のシフト
レジスタの組において、前記第１のｍ／ｆ期間と第２の
ｍ／ｆ期間を反転した動作を行なうようにしたものであ
る。
ータを入力され、直列にシフトされて並列に読み出され
るそれぞれｍ／２段の２個のシフトレジスタからなる第
１の直列シフトレジスタと、偶数番目の階調データを入
力され、直列にシフトされて並列に読み出されるそれぞ
れｍ／２段の２個のシフトレジスタからなる第２の直列
シフトレジスタとからなるシフトレジスタの組を２組並
列に備え、第１のシフトレジスタの組において、データ
の出力周波数をｆとするとき、第１のｍ／ｆ期間中は前
記第１、第２の直列シフトレジスタを周波数ｆでｍ段シ
フトし、第２のｍ／ｆ期間中は第１、第２の直列シフト
レジスタを周波数ｆ／２でｍ／２段シフトするとともに
第１、第２の直列シフトレジスタのそれぞれの前段を周
波数ｆで交互に読み出して前記偶数番ソースドライバの
階調データを出力し、同様にそれぞれの後段からは奇数
番ソースドライバの階調データを出力し、第２のシフト
レジスタの組において、前記第１のｍ／ｆ期間と第２の
ｍ／ｆ期間を反転した動作を行なうようにしたものであ
る。
【００１１】
【００１２】
【００１３】
【発明の実施の形態】つぎに図面を参照しながら本発明
の液晶パネルの駆動回路の一実施例を説明する。
の液晶パネルの駆動回路の一実施例を説明する。
【００１４】図１は本発明の液晶パネルの駆動回路の一
実施例のブロック図である。図１において、図７と同じ
箇所には同じ符号を付している。１０１はＣＰＵ１００
から出力される階調データと同期信号の流れ、１０２は
ＣＰＵ１００から出力された階調データの周波数を変換
し、さらにソースドライバ回路の制御信号を出力する、
液晶パネルの駆動回路に含まれる制御回路、１０３は左
から数えて奇数番目のソースドライバの階調データ（以
下、ｏｄｄドライバデータという）の流れで、制御回路
１０２からソースドライバ回路１０５へ入力されてい
る。１０４は左から数えて偶数番目のソースドライバの
階調データ（以下、ｅｖｅｎドライバデータという）の
流れで、制御回路１０２から出力され、それぞれソース
ドライバ回路１０５へ入力されている。ソースドライバ
回路１０５には、各ソース線に接続されている画素を駆
動するソースドライバが並列に接続されている。図１に
示されるように、ＣＰＵ１００から出力された階調デー
タと同期信号の流れ１０１は、制御回路１０２に入力さ
れる。階調データ信号の周波数をｆとするとき、制御回
路１０２に入力された階調データはクロック周波数ｆ／
２で階調データの流れ１０３と階調データの流れ１０４
とに分けられて出力される。なお、クロック周波数はシ
フトレジスタの動作する速度に対応し、クロック周波数
が小さいことは、シフトレジスタの速度が遅いことであ
る。また、制御回路１０２からはソースドライバ回路１
０５を駆動するための制御信号が出力されてソースドラ
イバ回路１０５に入力される。また、制御回路１０２か
らはゲート電極に電圧を印加するための電圧信号が出力
されてゲートドライバ回路１０７に入力される。ここで
液晶パネルの駆動回路は、制御回路１０２、ソースドラ
イバ回路１０５およびゲートドライバ回路１０７の３つ
の回路からなるものをさす。
実施例のブロック図である。図１において、図７と同じ
箇所には同じ符号を付している。１０１はＣＰＵ１００
から出力される階調データと同期信号の流れ、１０２は
ＣＰＵ１００から出力された階調データの周波数を変換
し、さらにソースドライバ回路の制御信号を出力する、
液晶パネルの駆動回路に含まれる制御回路、１０３は左
から数えて奇数番目のソースドライバの階調データ（以
下、ｏｄｄドライバデータという）の流れで、制御回路
１０２からソースドライバ回路１０５へ入力されてい
る。１０４は左から数えて偶数番目のソースドライバの
階調データ（以下、ｅｖｅｎドライバデータという）の
流れで、制御回路１０２から出力され、それぞれソース
ドライバ回路１０５へ入力されている。ソースドライバ
回路１０５には、各ソース線に接続されている画素を駆
動するソースドライバが並列に接続されている。図１に
示されるように、ＣＰＵ１００から出力された階調デー
タと同期信号の流れ１０１は、制御回路１０２に入力さ
れる。階調データ信号の周波数をｆとするとき、制御回
路１０２に入力された階調データはクロック周波数ｆ／
２で階調データの流れ１０３と階調データの流れ１０４
とに分けられて出力される。なお、クロック周波数はシ
フトレジスタの動作する速度に対応し、クロック周波数
が小さいことは、シフトレジスタの速度が遅いことであ
る。また、制御回路１０２からはソースドライバ回路１
０５を駆動するための制御信号が出力されてソースドラ
イバ回路１０５に入力される。また、制御回路１０２か
らはゲート電極に電圧を印加するための電圧信号が出力
されてゲートドライバ回路１０７に入力される。ここで
液晶パネルの駆動回路は、制御回路１０２、ソースドラ
イバ回路１０５およびゲートドライバ回路１０７の３つ
の回路からなるものをさす。
【００１５】つぎに図２、図３および図４を用いて、階
調データの周波数の変換を行い階調データを出力するタ
イミングの変換についてさらに詳しく説明する。図２は
階調データの周波数の変換を行い、データを出力するタ
イミングを変換する変換回路のブロック図であり、図３
および図４は図２の階調データの変換回路のタイミング
チャートである。階調データの変換回路はＣＰＵ１００
から入力された階調データ（ｏｄｄデータとｅｖｅｎデ
ータよりなる）の周波数を１／２倍にして出力し、奇数
番目のソースドライバへの階調データと偶数番目のソー
スドライバへの階調データを並列に出力する。なお、本
実施例においては、ｏｄｄデータとｅｖｅｎデータはそ
れぞれソース線の左から数えて奇数番目および偶数番目
の階調データを示している。
調データの周波数の変換を行い階調データを出力するタ
イミングの変換についてさらに詳しく説明する。図２は
階調データの周波数の変換を行い、データを出力するタ
イミングを変換する変換回路のブロック図であり、図３
および図４は図２の階調データの変換回路のタイミング
チャートである。階調データの変換回路はＣＰＵ１００
から入力された階調データ（ｏｄｄデータとｅｖｅｎデ
ータよりなる）の周波数を１／２倍にして出力し、奇数
番目のソースドライバへの階調データと偶数番目のソー
スドライバへの階調データを並列に出力する。なお、本
実施例においては、ｏｄｄデータとｅｖｅｎデータはそ
れぞれソース線の左から数えて奇数番目および偶数番目
の階調データを示している。
【００１６】図２において、２０１、２０２、２０３、
２０４、２０５、２０６、２０７、および２０８はシフ
トレジスタであり、ソースドライバ回路の出力数がｍ、
すなわち、１個のソースドライバが駆動する画素数がｍ
ならば、シフトする段数はｍ／２（ただし、ｍは２の倍
数）である。２０９、２１０、２１１および２１２はセ
レクタであり、セレクタ２０９は、２０５と２０６のシ
フトレジスタの出力を交互に出力する。同様に、セレク
タ２１０は２０１と２０２のシフトレジスタの出力、セ
レクタ２１１は２０７と２０８のシフトレジスタの出
力、セレクタ２１２は２０３と２０４のシフトレジスタ
の出力をそれぞれ交互に出力する。２１３、２１４もセ
レクタであり、セレクタ２１３はセレクタ２０９と２１
１の出力を交互に奇数番目のソースドライバへ出力し、
セレクタ２１４はセレクタ２１０と２１２の出力を交互
に偶数番目のソースドライバへ出力する。
２０４、２０５、２０６、２０７、および２０８はシフ
トレジスタであり、ソースドライバ回路の出力数がｍ、
すなわち、１個のソースドライバが駆動する画素数がｍ
ならば、シフトする段数はｍ／２（ただし、ｍは２の倍
数）である。２０９、２１０、２１１および２１２はセ
レクタであり、セレクタ２０９は、２０５と２０６のシ
フトレジスタの出力を交互に出力する。同様に、セレク
タ２１０は２０１と２０２のシフトレジスタの出力、セ
レクタ２１１は２０７と２０８のシフトレジスタの出
力、セレクタ２１２は２０３と２０４のシフトレジスタ
の出力をそれぞれ交互に出力する。２１３、２１４もセ
レクタであり、セレクタ２１３はセレクタ２０９と２１
１の出力を交互に奇数番目のソースドライバへ出力し、
セレクタ２１４はセレクタ２１０と２１２の出力を交互
に偶数番目のソースドライバへ出力する。
【００１７】前述したシフトレジスタ２０１〜２０８、
およびセレクタ２０９〜２１４の出力の様子が図３に示
されている。ＤＡＴＡ１とＤＡＴＡ２は、それぞれ図２
におけるシフトレジスタ２０１と２０２の出力データで
あり、ＤＡＴＡ３とＤＡＴＡ４はそれぞれシフトレジス
タ２０５と２０６の出力データである。また、ＤＡＴＡ
３とＤＡＴＡ４はＤＡＴＡ１とＤＡＴＡ２をクロック周
波数ｆでそれぞれｍ／２段シフトを行ったデータであ
る。ＤＡＴＡ１とＤＡＴＡ２、ＤＡＴＡ３とＤＡＴＡ４
をクロック周波数ｆでそれぞれｍ段シフトを行う。この
動作を時間ｍ／ｆごとに交互に行う。
およびセレクタ２０９〜２１４の出力の様子が図３に示
されている。ＤＡＴＡ１とＤＡＴＡ２は、それぞれ図２
におけるシフトレジスタ２０１と２０２の出力データで
あり、ＤＡＴＡ３とＤＡＴＡ４はそれぞれシフトレジス
タ２０５と２０６の出力データである。また、ＤＡＴＡ
３とＤＡＴＡ４はＤＡＴＡ１とＤＡＴＡ２をクロック周
波数ｆでそれぞれｍ／２段シフトを行ったデータであ
る。ＤＡＴＡ１とＤＡＴＡ２、ＤＡＴＡ３とＤＡＴＡ４
をクロック周波数ｆでそれぞれｍ段シフトを行う。この
動作を時間ｍ／ｆごとに交互に行う。
【００１８】たとえば、図３に示されている中のはじめ
の時間ｍ／ｆにおいては、ＤＡＴＡ１とＤＡＴＡ２がク
ロック周波数ｆ／２で、それぞれ奇数データと偶数デー
タを出力している。
の時間ｍ／ｆにおいては、ＤＡＴＡ１とＤＡＴＡ２がク
ロック周波数ｆ／２で、それぞれ奇数データと偶数デー
タを出力している。
【００１９】つぎの時間ｍ／ｆでは、ｍ／２段シフトを
行なうので、ＤＡＴＡ１のはじめのｍ／２個のデータは
２ｍ＋１、２ｍ＋５、…、４ｍ−１と、４おきになり、
つぎのｍ／２個のデータは、４ｍ＋１、４ｍ＋３、…、
５ｍ−３、５ｍ−１と、２おきになる。ＤＡＴＡ２も同
様に、ｍ個のデータのうち、前半ｍ／２個のデータは４
おきであり、後半ｍ／２個のデータは２おきになる。
行なうので、ＤＡＴＡ１のはじめのｍ／２個のデータは
２ｍ＋１、２ｍ＋５、…、４ｍ−１と、４おきになり、
つぎのｍ／２個のデータは、４ｍ＋１、４ｍ＋３、…、
５ｍ−３、５ｍ−１と、２おきになる。ＤＡＴＡ２も同
様に、ｍ個のデータのうち、前半ｍ／２個のデータは４
おきであり、後半ｍ／２個のデータは２おきになる。
【００２０】一方、ＤＡＴＡ５とＤＡＴＡ６はそれぞれ
シフトレジスタ２０３と２０４の出力データ、ＤＡＴＡ
７とＤＡＴＡ８はそれぞれシフトレジスタ２０７と２０
８の出力データである。シフトレジスタ２０１、２０
２、２０５、および２０６がクロック周波数ｆで動作し
ているばあい、シフトレジスタ２０３、２０４、２０
７、および２０８はクロック周波数ｆ／２で動作する。
逆に、シフトレジスタ２０１、２０２、２０５、および
２０６がクロック周波数ｆ／２で動作しているばあい、
シフトレジスタ２０３、２０４、２０７、および２０８
がクロック周波数ｆで動作する。
シフトレジスタ２０３と２０４の出力データ、ＤＡＴＡ
７とＤＡＴＡ８はそれぞれシフトレジスタ２０７と２０
８の出力データである。シフトレジスタ２０１、２０
２、２０５、および２０６がクロック周波数ｆで動作し
ているばあい、シフトレジスタ２０３、２０４、２０
７、および２０８はクロック周波数ｆ／２で動作する。
逆に、シフトレジスタ２０１、２０２、２０５、および
２０６がクロック周波数ｆ／２で動作しているばあい、
シフトレジスタ２０３、２０４、２０７、および２０８
がクロック周波数ｆで動作する。
【００２１】図２を用いて説明したように、セレクタ２
０９は、シフトレジスタ２０５と２０６の出力が周波数
ｆ／２のとき、クロック周波数ｆごとにシフトレジスタ
２０５と２０６の出力を交互に切替えて出力する。ま
た、シフトレジスタ２０５と２０６の出力が周波数ｆの
とき、セレクタ２０９はシフトレジスタ２０５または２
０６のどちらかのデータを出力する。このようにして、
セレクタ２０９からはＤＡＴＡ９に示す出力データをう
る。
０９は、シフトレジスタ２０５と２０６の出力が周波数
ｆ／２のとき、クロック周波数ｆごとにシフトレジスタ
２０５と２０６の出力を交互に切替えて出力する。ま
た、シフトレジスタ２０５と２０６の出力が周波数ｆの
とき、セレクタ２０９はシフトレジスタ２０５または２
０６のどちらかのデータを出力する。このようにして、
セレクタ２０９からはＤＡＴＡ９に示す出力データをう
る。
【００２２】セレクタ２１０もセレクタ２０９と同様
に、シフトレジスタ２０１と２０２の出力が周波数ｆ／
２のとき、クロック周波数ｆごとにシフトレジスタ２０
１と２０２の出力を交互に切替えて出力する。シフトレ
ジスタ２０１と２０２の出力が周波数ｆのとき、セレク
タ２１０はシフトレジスタ２０１または２０２のうちど
ちらかのデータを出力し、ＤＡＴＡ１０に示すデータを
うる。
に、シフトレジスタ２０１と２０２の出力が周波数ｆ／
２のとき、クロック周波数ｆごとにシフトレジスタ２０
１と２０２の出力を交互に切替えて出力する。シフトレ
ジスタ２０１と２０２の出力が周波数ｆのとき、セレク
タ２１０はシフトレジスタ２０１または２０２のうちど
ちらかのデータを出力し、ＤＡＴＡ１０に示すデータを
うる。
【００２３】セレクタ２１３は、セレクタ２０９の出力
またはセレクタ２１１の出力を時間ｍ／ｆごとに交互に
切替えを行ってデータを出力し、ＤＡＴＡ１３に示すデ
ータをうる。セレクタ２１４も同様に動作し、ＤＡＴＡ
１４に示すデータをうる。
またはセレクタ２１１の出力を時間ｍ／ｆごとに交互に
切替えを行ってデータを出力し、ＤＡＴＡ１３に示すデ
ータをうる。セレクタ２１４も同様に動作し、ＤＡＴＡ
１４に示すデータをうる。
【００２４】このようにしてえられたＤＡＴＡ１３とＤ
ＡＴＡ１４は、それぞれ奇数番目と偶数番目のソースド
ライバに入力される。
ＡＴＡ１４は、それぞれ奇数番目と偶数番目のソースド
ライバに入力される。
【００２５】図５に本発明のソースドライバ回路の駆動
図を示す。図５において、３０１、３０３および３０５
はそれぞれ出力数ｍの奇数番目のソースドライバであ
り、セレクタ２１３の出力データであるＤＡＴＡ１３
（図４参照）を入力とする。３０２、３０４および３０
６も出力数ｍの偶数番目のソースドライバであり、セレ
クタ２１４の出力データであるＤＡＴＡ１４（図４参
照）を入力とする。図５において、制御信号は、すべて
のソースドライバに同時に入力される制御信号２と、最
初の奇数番目のソースドライバ（ｏｄｄ１）３０１およ
び偶数番目のソースドライバ（ｅｖｅｎ１）３０２に入
力され、それらのソースドライバの出力が、それぞれつ
ぎのソースドライバ（ｏｄｄ２）３０３とソースドライ
バ（ｅｖｅｎ２）３０４に入力される制御信号１とがあ
る。制御信号１は、ソースドライバに入力された階調デ
ータのスタート位置を示し、ソースドライバ（ｏｄｄ
１）３０１、ソースドライバ（ｅｖｅｎ１）３０２に入
力され、データを取込みはじめるためのスタートパルス
信号である。取込みが終わるとつぎのソースドライバ
（ｏｄｄ２）３０３、ソースドライバ（ｅｖｅｎ２）３
０４がデータを取り込み始める。そののち、同様に制御
信号１は、ソースドライバ（ｏｄｄ２）３０３とソース
ドライバ（ｅｖｅｎ２）３０４からそれぞれソースドラ
イバ（ｏｄｄ３）３０５とソースドライバ（ｅｖｅｎ
３）３０６とに入力されて、前記各ソースドライバ３０
５と３０６とがデータを取り込み、このような繰り返し
によって全てのソースドライバにデータが入力される。
図を示す。図５において、３０１、３０３および３０５
はそれぞれ出力数ｍの奇数番目のソースドライバであ
り、セレクタ２１３の出力データであるＤＡＴＡ１３
（図４参照）を入力とする。３０２、３０４および３０
６も出力数ｍの偶数番目のソースドライバであり、セレ
クタ２１４の出力データであるＤＡＴＡ１４（図４参
照）を入力とする。図５において、制御信号は、すべて
のソースドライバに同時に入力される制御信号２と、最
初の奇数番目のソースドライバ（ｏｄｄ１）３０１およ
び偶数番目のソースドライバ（ｅｖｅｎ１）３０２に入
力され、それらのソースドライバの出力が、それぞれつ
ぎのソースドライバ（ｏｄｄ２）３０３とソースドライ
バ（ｅｖｅｎ２）３０４に入力される制御信号１とがあ
る。制御信号１は、ソースドライバに入力された階調デ
ータのスタート位置を示し、ソースドライバ（ｏｄｄ
１）３０１、ソースドライバ（ｅｖｅｎ１）３０２に入
力され、データを取込みはじめるためのスタートパルス
信号である。取込みが終わるとつぎのソースドライバ
（ｏｄｄ２）３０３、ソースドライバ（ｅｖｅｎ２）３
０４がデータを取り込み始める。そののち、同様に制御
信号１は、ソースドライバ（ｏｄｄ２）３０３とソース
ドライバ（ｅｖｅｎ２）３０４からそれぞれソースドラ
イバ（ｏｄｄ３）３０５とソースドライバ（ｅｖｅｎ
３）３０６とに入力されて、前記各ソースドライバ３０
５と３０６とがデータを取り込み、このような繰り返し
によって全てのソースドライバにデータが入力される。
【００２６】図６に本発明のソースドライバへの階調デ
ータ入力順序を示す。図中のＰＳＴは制御信号１を示
し、ソースドライバｏｄｄは奇数番目のソースドライバ
を示し、ソースドライバｅｖｅｎは偶数番目のソースド
ライバを示す。出力数がｍのソースドライバのばあい、
ｏｄｄ１のソースドライバのデータ入力とｅｖｅｎ１の
ソースドライバのデータ入力は、図６に示されるように
ｏｄｄ１には、ソースドライバｏｄｄ１が駆動する画素
１、２、・・・、ｍ（画素の並ぶ順１〜ｍは、液晶パネ
ルの１番左から順に１、２、・・・、ｍである）の階調
データ、ｅｖｅｎ１には、画素ｍ＋１、ｍ＋２、・・
・、２ｍの階調データが同時に入力される。また、ｏｄ
ｄ２のソースドライバのデータ入力とｅｖｅｎ２のソー
スドライバのデータ入力は、ｏｄｄ２には画素２ｍ＋
１、２ｍ＋２、・・・、３ｍの階調データ、ｅｖｅｎ２
には画素３ｍ＋１、３ｍ＋２、・・・、４ｍの階調デー
タが同時に入力される。このように、偶数番目と奇数番
目のソースドライバ回路に同時に並行して階調データを
供給するので、一つの回路あたり処理する階調データの
量は従来の１／２でよい。したがって、低速でソースド
ライバ回路に階調データを取り込むことができる。
ータ入力順序を示す。図中のＰＳＴは制御信号１を示
し、ソースドライバｏｄｄは奇数番目のソースドライバ
を示し、ソースドライバｅｖｅｎは偶数番目のソースド
ライバを示す。出力数がｍのソースドライバのばあい、
ｏｄｄ１のソースドライバのデータ入力とｅｖｅｎ１の
ソースドライバのデータ入力は、図６に示されるように
ｏｄｄ１には、ソースドライバｏｄｄ１が駆動する画素
１、２、・・・、ｍ（画素の並ぶ順１〜ｍは、液晶パネ
ルの１番左から順に１、２、・・・、ｍである）の階調
データ、ｅｖｅｎ１には、画素ｍ＋１、ｍ＋２、・・
・、２ｍの階調データが同時に入力される。また、ｏｄ
ｄ２のソースドライバのデータ入力とｅｖｅｎ２のソー
スドライバのデータ入力は、ｏｄｄ２には画素２ｍ＋
１、２ｍ＋２、・・・、３ｍの階調データ、ｅｖｅｎ２
には画素３ｍ＋１、３ｍ＋２、・・・、４ｍの階調デー
タが同時に入力される。このように、偶数番目と奇数番
目のソースドライバ回路に同時に並行して階調データを
供給するので、一つの回路あたり処理する階調データの
量は従来の１／２でよい。したがって、低速でソースド
ライバ回路に階調データを取り込むことができる。
【００２７】
【発明の効果】本発明によれば、シフトレジスタおよび
セレクタといった汎用ロジック回路のみで階調データの
変換を行うので、高価なメモリ回路が不要となる。した
がって、安価に液晶パネルを形成することができる。ま
た、階調データのクロック周波数を制御回路に入力され
る際のクロック周波数の１／２倍にすることにより、ソ
ースドライバ回路での階調データの取込みミスを抑制す
ることができる。
セレクタといった汎用ロジック回路のみで階調データの
変換を行うので、高価なメモリ回路が不要となる。した
がって、安価に液晶パネルを形成することができる。ま
た、階調データのクロック周波数を制御回路に入力され
る際のクロック周波数の１／２倍にすることにより、ソ
ースドライバ回路での階調データの取込みミスを抑制す
ることができる。
【図１】本発明の一実施例にかかわる液晶パネルの駆動
回路のシステム構成ブロック図である。
回路のシステム構成ブロック図である。
【図２】図１の階調データ変換回路図である。
【図３】本発明における階調データ変換回路のタイミン
グチャートである。
グチャートである。
【図４】本発明における階調データ変換回路のタイミン
グチャートである。
グチャートである。
【図５】本発明におけるソースドライバ回路の駆動図で
ある。
ある。
【図６】本発明におけるソースドライバ回路への階調デ
ータ入力図である。
ータ入力図である。
【図７】従来のソースドライバ回路のシステム構成ブロ
ック図である。
ック図である。
１０２ 制御回路 １０３ ｏｄｄドライバデータの流れ １０４ ｅｖｅｎドライバデータの流れ １０５ ソースドライバ回路 １０７ ゲートドライバ回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G09G 3/20 623 G02F 1/133 575
Claims (4)
- 【請求項１】 それぞれｍ段の奇数番目のソースドライ
バと、偶数番目のソースドライバとの組を複数組含むソ
ースドライバ回路と、 前記複数組の奇数番ソースドライバと偶数番ソースドラ
イバとの組の各組に順次に階調データを与える制御回路
とを備え、 前記制御回路は、階調データの周波数を１／２倍にして
前記奇数番ソースドライバと偶数番ソースドライバとに
同時に並列に出力する液晶パネルの駆動回路。 - 【請求項２】 前記制御回路は、奇数番目の階調データ
を入力され、直列にシフトされて並列に読み出されるそ
れぞれｍ／２段の２個のシフトレジスタからなる第１の
直列シフトレジスタと、偶数番目の階調データを入力さ
れ、直列にシフトされて並列に読み出されるそれぞれｍ
／２段の２個のシフトレジスタからなる第２の直列シフ
トレジスタとからなるシフトレジスタの組を２組並列に
備え、第１のシフトレジスタの組において、データの出
力周波数をｆとするとき、第１のｍ／ｆ期間中は前記第
１、第２の直列シフトレジスタを周波数ｆでｍ段シフト
し、第２のｍ／ｆ期間中は第１、第２の直列シフトレジ
スタを周波数ｆ／２でｍ／２段シフトするとともに第
１、第２の直列シフトレジスタのそれぞれの前段を周波
数ｆで交互に読み出して前記偶数番ソースドライバの階
調データを出力し、同様にそれぞれの後段からは奇数番
ソースドライバの階調データを出力し、 第２のシフトレジスタの組において、前記第１のｍ／ｆ
期間と第２のｍ／ｆ期間を反転した動作を行なう請求項
１記載の液晶パネルの駆動回路。 - 【請求項３】 それぞれｍ段の奇数番目のソースドライ
バと、偶数番目のソースドライバとの組を複数組含むソ
ースドライバ回路と、 前記複数組の奇数番ソースドライバと偶数番ソースドラ
イバとの組の各組に順次に階調データを与える制御回路
とを備え、 前記制御回路は、階調データの周波数を１／２倍にして
前記奇数番ソースドライバと偶数番ソースドライバとに
同時に並列に出力する液晶パネルの駆動方法。 - 【請求項４】 前記制御回路は、奇数番目の階調データ
を入力され、直列にシフトされて並列に読み出されるそ
れぞれｍ／２段の２個のシフトレジスタからなる第１の
直列シフトレジスタと、偶数番目の階調データを入力さ
れ、直列にシ フトされて並列に読み出されるそれぞれｍ
／２段の２個のシフトレジスタからなる第２の直列シフ
トレジスタとからなるシフトレジスタの組を２組並列に
備え、第１のシフトレジスタの組において、データの出
力周波数をｆとするとき、第１のｍ／ｆ期間中は前記第
１、第２の直列シフトレジスタを周波数ｆでｍ段シフト
し、第２のｍ／ｆ期間中は第１、第２の直列シフトレジ
スタを周波数ｆ／２でｍ／２段シフトするとともに第
１、第２の直列シフトレジスタのそれぞれの前段を周波
数ｆで交互に読み出して前記偶数番ソースドライバの階
調データを出力し、同様にそれぞれの後段からは奇数番
ソースドライバの階調データを出力し、 第２のシフトレジスタの組において、前記第１のｍ／ｆ
期間と第２のｍ／ｆ期間を反転した動作を行なう請求項
３記載の液晶パネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26985295A JP3353130B2 (ja) | 1995-10-18 | 1995-10-18 | 液晶パネルの駆動回路および液晶パネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26985295A JP3353130B2 (ja) | 1995-10-18 | 1995-10-18 | 液晶パネルの駆動回路および液晶パネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09114419A JPH09114419A (ja) | 1997-05-02 |
| JP3353130B2 true JP3353130B2 (ja) | 2002-12-03 |
Family
ID=17478101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26985295A Expired - Fee Related JP3353130B2 (ja) | 1995-10-18 | 1995-10-18 | 液晶パネルの駆動回路および液晶パネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353130B2 (ja) |
-
1995
- 1995-10-18 JP JP26985295A patent/JP3353130B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09114419A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764225A (en) | Liquid crystal display with two separate power sources for the scan and signal drive circuits | |
| KR100301545B1 (ko) | 액티브 매트릭스형 액정 표시 장치용 구동 회로 | |
| JP2002351415A5 (ja) | ||
| JPH1063232A (ja) | 液晶表示装置の駆動回路 | |
| US20070097056A1 (en) | Driving method and data driving circuit of a display | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| KR100954011B1 (ko) | 표시 장치 | |
| CN101739931B (zh) | 用于显示装置的源驱动器 | |
| JP2005250300A (ja) | 液晶表示装置およびその駆動方法 | |
| US6765980B2 (en) | Shift register | |
| KR20040024915A (ko) | 액정표시장치 | |
| JP2001194642A (ja) | 液晶表示のブランキング装置及びそのブランキング方法 | |
| CN102142238A (zh) | 图像显示系统 | |
| JP3353130B2 (ja) | 液晶パネルの駆動回路および液晶パネルの駆動方法 | |
| JP4633662B2 (ja) | 走査信号線駆動装置、液晶表示装置、ならびに液晶表示方法 | |
| JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
| JPH0895529A (ja) | 液晶表示装置のデータ制御方法 | |
| KR100431626B1 (ko) | 액정표시장치의게이트구동집적회로 | |
| JP2007171567A (ja) | 液晶表示装置 | |
| US20240290243A1 (en) | Display panel and driving method therefor, and display device | |
| US8493311B2 (en) | Display device | |
| US10607558B2 (en) | Gate driving circuit | |
| JPH05100640A (ja) | 液晶表示装置 | |
| KR100304867B1 (ko) | 주사방식의가변이가능한액정표시장치 | |
| JPH04245293A (ja) | マトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |