JP4632550B2 - 線形モード電圧／電流変換を有するアクティブピクセル画像検出装置 - Google Patents
線形モード電圧／電流変換を有するアクティブピクセル画像検出装置 Download PDFInfo
- Publication number
- JP4632550B2 JP4632550B2 JP2000614649A JP2000614649A JP4632550B2 JP 4632550 B2 JP4632550 B2 JP 4632550B2 JP 2000614649 A JP2000614649 A JP 2000614649A JP 2000614649 A JP2000614649 A JP 2000614649A JP 4632550 B2 JP4632550 B2 JP 4632550B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- signal
- linear mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
本発明は、半導体電子画像処理装置、より具体的には、改良された画質を有し、ＣＭＯＳプロセスを用いて製造される、アクティブピクセル画像検出装置に関する。
【０００２】
入射光放射を検出するステップ、放射を電荷キャリアに変換するステップ、および電荷キャリアを光電材料に格納するステップを実行することにより、動作する画像検出装置が、当該分野で公知である。従来の画像検出装置のほとんどが、電荷結合装置（ＣＣＤ）技術に基づいている。ＣＣＤに基づく画像装置（ｉｍａｇｅｒ）を製造するためには、他の一般的に用いられる半導体構成要素を製造する場合と比べて、専門的な製造作業が多く必要である。さらに、ＣＣＤに基づく画像装置は、複雑な出力供給および関連付けられる配電回路部を必要とする、他の一般的に用いられる半導体構成要素によって用いられる電圧について、非標準電圧を利用する。これらの必要条件によって、電子システムに、ＣＣＤを利用する回路を集積することがますます困難になり、製造プロセスがますます複雑になる。
【０００３】
ＣＣＤに基づく画像検出装置に関連付けられる、ある特定の設計および製造上の難点は、ＣＭＯＳトランジスタから作られ、ＣＭＯＳ処理を用いて製造される画像装置によって、克服され得る。しかし、同じ基板上でのＣＭＯＳデバイスの間の電圧閾値の変動は、ピクセルの均一および正確なリセットを達成することを困難にし、出力信号において固定パターンのノイズを生成する。ピクセル間の電圧閾値の変動に起因する固定パターンのノイズが実質的に除去される、ＣＭＯＳに基づく画像検出装置が所望される。固定パターンのノイズの減少は、改良された信号対ノイズ比（信号／ノイズ）に関連する。
【０００４】
いくつかの公知のＣＭＯＳ画像検出装置は、電流モードで動作し、電流仲介（ｍｅｄｉａｔｅｄ）ピクセルを組み込み、基準電流でピクセルをリセットし、電流出力を生成する。基準値および信号値の両方を測定する技術である、相関二重サンプリングは、固定パターンのノイズを減少させるために用いられ得る。あいにく、固定パターンのノイズを減少することは、電流モードピクセルの非線形二次電流モード伝達関数に起因して、制限される。他の公知のＣＭＯＳ画像検出装置は、フォトダイオード、リセットスイッチ、能動素子、ロウ選択トランジスタ、出力選択トランジスタを含む、電圧モードで動作するアクティブピクセルを用いる。電圧モードピクセルは、基準電圧でリセットされ、電圧信号を出力として生成する。これらの公知のデバイスは、アクティブピクセル上の電圧を、Ｖdd供給電圧にリセットして、前のフレームからピクセル上で遅れる部分的な信号に起因して、移動物体を画像処理する場合、ピクセルがスメアーな画像を示すようにする。この影響は、遅れと呼ばれる。公知のデバイスは、また、１つのピクセル上の高い照度から近接するピクセル上にあふれる過剰電荷によって起こる画質アーティファクトである、焦点ぼけとなりがちである。いくつかの従来技術によるデバイスが、ソースホロワー電圧出力を用いるが、固定パターンのノイズを効率的に除去することができない。他の公知のデバイスは、出力バス上の電圧信号を用いるが、本発明と比較して、同等の速度性能レベルで動作する場合に、より多くの出力を必要とする。出力バス上の電圧信号を用いることについてのさらなる問題点は、出力増幅器回路部におけるより正確なキャパシタが必要であることである。より正確なキャパシタは、典型的には、さらなる製造ステップを追加することである、製造プロセスのエンハンスメントを必要とする。改良された信号対ノイズ比を含む、改良された画質を有するＣＭＯＳ画像処理装置用の技術が必要とされる。
【０００５】
本発明の目的は、ＣＭＯＳプロセスを用いて製造され得、カラムおよび出力バス上の電圧変動を含むパラメータを操作する際にピクセル間の変動によって起こる、固定パターンの低ノイズレベルの信号を生じる、多数のピクセルのアレイを含む、半導体画像処理装置を提供することである。
【０００６】
本発明のさらなる目的は、固定パターンのノイズを最小化するように、相関二重サンプリングの使用を可能にする電流変換器に、高い線形電圧を提供することである。
【０００７】
本発明の他の目的は、フィールド間のピクセル上の一部分の遅れによって起こる画像のスメアーを減少し、高レベルの照度がある場合に過剰な光キャリアの生成に起因するピクセル焦点ぼけアーティファクトを減少するために、ピクセルリセットプロセスを制御することによって画質を改善することである。
【０００８】
本発明によると、前述の目的は、ピクセルバイアス基準電圧が、バス電圧から独立してバイアスすることにより、Ｖdd供給電圧および線形電圧の代わりに、電流変換回路にピクセルをリセットするように用いられる、ＣＭＯＳ構成要素を有する、１つ以上のピクセルを含む画像検出装置によって達成される。画像検出装置は、さらに、ソースホロワー増幅器を用いて、出力信号に寄与するピクセル出力電圧を生成するように電圧モードで動作するアクティブピクセル、出力電圧レベルをより高い電圧にシフトするレベルシフタ、基準電流を生成し、より高い電圧をバッファデバイスに結合するように定期的にクランピングされる結合装置を含む。バッファデバイスの出力は、電圧入力を電流ミラーに格納される電流に線形に変換するようにバイアスされた線形モード電流制御装置を駆動させる。このような構成によって、ピクセルの大量アレイの変換は、ロウおよびカラム出力バスに沿った抵抗降下に起因する、さらなるノイズおよび信号変動を減少する様式で起こる。さらに、画像検出装置は、所定のクランプ電圧に比例する基準電流を格納する基準電流ミラー、および、アクティブピクセルからの出力電圧信号を示す、信号電流を格納する信号電流ミラーを含む。基準電流ミラーおよび信号電流ミラーの両方は、出力信号から固定パターンのノイズの大部分を除去するように電流入力を差動増幅器に供給する。
【０００９】
本発明によると、前述の目的は、画像検出装置におけるアクティブピクセルからの出力電圧を、電流に変換する方法によって達成される。この方法は、線形モード電流制御装置を線形モードにバイアスするバイアス電圧を提供するステップと、所定のクランプ電圧にバッファデバイスへの入力を定期的にクランピングするステップと、出力電圧レベルをより高い電圧にシフトするステップと、より高い電圧をバッファデバイスに結合するステップと、線形モード電流制御デバイスを制御するためにバッファデバイスからの出力信号を生成するステップと、アクティブピクセルからの出力信号を示す線形モード電流制御装置を流れる電流信号を生成するステップとを含む。
【００１０】
本発明のこれらおよび他の特徴は、詳細な説明および図面において十分に述べられる。
【００１１】
図１を参照して概要を簡単に述べると、マイクロコントローラタイミングおよび制御回路３１０、半導体画像処理装置３２０、メモリ３３０、アドレス、データおよび制御バス３４０、ＤＭＡ制御回路部３５０、アナログ処理回路部３６０、およびリムーバブルメモリ／インターフェース回路３７０を含む、画像取得システム３００の実施形態の全体のアーキテクチャが示されている。当該技術において公知であるように、マイクロコントローラタイミングおよび制御回路３１０は、アドレス、データおよび制御バス３４０によって、メモリ３３０、リムーバブルメモリおよびインターフェース回路部３７０、ＤＭＡ制御回路部３５０、ならびに半導体画像処理装置３２０と通信する。アナログ処理回路部３６０は、半導体画像処理装置３２０と通信して、半導体画像処理装置３２０に供給され、半導体画像処理装置３２０から生成される信号のアナログ処理を提供する。
【００１２】
図２に、テストロウ５１０およびテストカラム５１２を有する、ロウおよびカラム状に配置されたピクセルのアレイを含む、半導体画像処理装置３２０のさらなる細部をいくつか示す。テストロウ５１０およびテストカラムは、デバイスをテストする外部アナログ電圧に接続され得る。好適な実施形態において、図に示す半導体画像処理装置３２０は、１３０５個のカラム（１２３８個のアクティブなカラム、２１個のダークカラム、および１個のテストカラム）×４９０個のロウ（４８０個のアクティブロウ、９個のダークロウ、および１個のテストロウ）の３つのアレイを含み、３つのアレイは、原色（赤、緑、および青）の各々についてまとめられる。３色アナログ出力バス上のアナログ信号は、デジタル化され、デジタル３バイトカラーピクセルに合わせられる。
【００１３】
図３を参照すると、本発明の動作全体が、画像取得アレイのブロック図に示されている。カメラ（図示せず）の光学機器、フィンガープリントスキャナ（図示せず）、または任意の他の画像取得システムにより受け取る周辺光は、各ピクセル１０の光収集領域において光キャリアを生成する。マイクロコントローラタイミングおよび制御回路３１０は、マイクロコントローラタイミングおよび制御回路３１０に供給されるアドレシング可能なアレイパラメータによって、ロウおよびカラムからピクセルのサブセットを選択する。
【００１４】
露光期間中、ピクセル１０が、周辺光に露光されるので、アクティブピクセル上の電圧が、周辺光信号に比例して減少する。電圧モードアクティブピクセル１２０上の減少された電圧は、ソースホロワーおよびロウ選択スイッチの動作によってさらに下げられる。ソースホロワー負荷１４０上のより低い電圧信号は、レベルシフタ１４２によってより高い電圧にレベルシフトされ、線形モード電圧−電流変換１５０（以下では、線形Ｖ−Ｉ変換１５０と呼ぶ）を制御するバッファ１４４と通信する。定期的に、クランプ１４６は、各ロウが処理される際、バッファ１４４への入力を所定の電圧に設定する。
【００１５】
バッファ１４４に対する入力がクランピングされる間、線形Ｖ−Ｉ変換１５０は、バッファ１４４上の電圧信号を基準電流ミラー１３２に格納される、所定のクランプ電圧Ｖclampに比例する、基準電流に変換する。クランプが解放された後、電圧モードアクティブピクセル１２０がリセットされる。リセット動作により選択されたピクセル１０上の信号出力電圧から得られる電圧信号が、バッファ上に表れる。線形Ｖ−Ｉ変換１５０は、電圧信号を、バッファ１４４から、信号電流ミラー１３０に格納される電流信号に変換する。電圧モードアクティブピクセル１２０は、オンチップ電圧生成器１７０によって基板上に生じるＶddおよびＶss以外の電圧を用いて、遅れコントロール１２２による遅れおよび対焦点ぼけコントロール１２４による焦点ぼけを減少させるプロセスにおいてリセットされる。クランピングおよびリセット動作は、選択されたロウにおいて各ピクセルについて平行して起こる。最終的にマイクロコントローラタイミングおよび制御回路３１０は、電流ミラーの各対を選択されたカラムについて連続的にスキャンして、選択されたロウについて出力信号を生成する。半導体画像処理装置３２０内のスキャンされるピクセル１０のサブセットは、マイクロコントローラタイミングおよび制御回路３１０によって制御される。マイクロコントローラタイミングおよび制御回路３１０は、信号電流ミラー１３０および基準電流ミラー１３２に格納された電流信号を、差動出力増幅器１６０の入力に接続される電流信号として、信号出力バス１３４および基準出力バス１３６を介して通信される基準電流および信号電流に変換することを制御する。
【００１６】
各ロウにおけるピクセルは、各カラムにおいて、カラム処理回路１０５によって平行して処理され、各ピクセル１０からの信号は、信号および基準カラム出力バス１３４、１３６上で、差動出力増幅器１６０に多重送信されて、選択されたロウについて出力信号を生成する。差動出力増幅器１６０は、信号電流ミラー１３０の信号から基準電流ミラー１３２に格納される基準信号を減算する。
【００１７】
２つの電流ミラーの出力電流は、差動増幅器１６０によって減算されて、ピクセル１０によって受信される信号Ｖsignalに比例する出力電流Ｉdiffampoutを生成する。カラム出力バス１３４、１３６上の電流信号の使用は、電圧信号の場合と比較してよりノイズの影響を受けにくく、選択されたバス速度についてより低い出力を用いる。マイクロコントローラタイミングおよび制御回路３１０は、アレイ全体をスキャンし得るか、またはロウおよびカラムのサブセットを処理し得る。ローカルＶss補正１５４は、線形Ｖ−Ｉ変換１５０が、カラム処理回路１０５、および出力バス上の個々の素子の物理的位置から独立して、線形モードで動作することを確実にする。各カラム用のローカルＶss補正１５４は、出力をカラム処理回路１０５に印加する前に、バイアスコントロール１５２にバイアス電圧を初期的に印加することによって、Ｖssバスに沿った電圧変化を処理する。出力が印加される場合、バイアス電圧は、Ｖssバスに沿った変化をトラッキングするようにローカルに調節する。バイアスコントロール１５２は、線形Ｖ−Ｉ変換１５０が、出力がカラム処理回路１０５に印加された後に線形モードで動作することを可能にするためにバイアス電圧を提供する。
【００１８】
本発明の画像処理装置における画質の改善は、フレーム間の信号遅れによって起こるスメアー、ピクセル焦点ぼけ、および固定パターンのノイズを減少する画像処理装置および方法を特徴とする。本発明による画像処理装置は、基準電圧、電圧出力、および固定パターンのノイズを減少し、信号対ノイズ比を改良するための線形電圧−電流変換器を有する電圧モードで動作する。本発明のピクセルの動作は、２つの点で公知の画像処理装置と異なる。第１に、同じトランジスタ機能が用いられるが、本発明のトランジスタの動作は、バイアス電圧、およびピクセル１０をリセットする方法について異なる。第２に、公知のデバイスは、固定パターンのノイズを減少するために、基準レベルの決定、またはキャパシタ上の基準および信号電荷の格納にダークフレームを用いることを教示する。本発明は、固定パターンのノイズを減少するために、２段階（ｓａｇｅ）相関二重サンプリング技術を用いる。２段階相関二重サンプリングは、線形Ｖ−Ｉ変換１５０への入力を最適な電圧に定期的にクランピングし、入力がクランプされた時の基準電流を格納し、そしてピクセル１０がリセットされる時の信号値を反射する電流値を格納することによって、Ｖ−Ｉ変換の前および後に、ピクセル出力信号の変換において線形性を維持する。好適な実施形態において、最適な電圧は、Ｖssに設定される。
【００１９】
次に図４を参照すると、好適な本発明による、アクティブピクセル１０および関連付けられたカラム処理回路１０５の簡略化された電気的模式図が示されている。アクティブピクセル１０は、ｎＭＯＳトランジスタリセットスイッチ１７、ｎＭＯＳトランジスタソースホロワー１８、およびｎＭＯＳトランジスタロウ選択スイッチ２２を含む。リセットスイッチ１７のソースは、ソースホロワー１８のゲート、およびフォトダイオード１１のフォトダイオードカソード１４に接続される。リセットスイッチ１７、ソースホロワー１８、ロウ選択スイッチ２２、およびフォトダイオード１１は、各ピクセルで再現され、ピクセルに入る信号ラインは、リセットラインＲＳＴ９１、およびピクセルロウ選択ラインＳＥＬ９３、出力ソースＶpixelbiasおよびＶssである。アクティブピクセル１０の電圧出力は、ｎＭＯＳトランジスタソースホロワー負荷２３のドレイン、およびｐＭＯＳトランジスタレベルシフタ２４のゲートと通信する。レベルシフタ２４の出力は、ｎＭＯＳトランジスタから形成される、結合装置２６を通じて、ｐＭＯＳトランジスタバッファ３６のゲートに接続される。バッファ３６のゲートは、また、クランプ２７のドレインに接続される。バッファ３６のソースは、ｎＭＯＳトランジスタ線形モード電流制御装置３８のゲートに接続される。
【００２０】
ｎＭＯＳトランジスタ４２および４４、ならびにｐＭＯＳトランジスタ４６および４８を含むアクティブ回路は、バスに沿った電圧降下が存在する場合に線形モード電流制御装置にかかるバイアス電圧を維持するために、線形モード電流制御装置３８のドレインおよびバイアス調整器４０ｎＭＯＳトランジスタのゲートに接続されている。バスに沿った電圧降下が存在する場合に線形モード電流制御装置にかかるバイアス電圧を維持するためのアクティブ回路は、また、Ｖss供給を提供するローカルバスに接続されるｎＭＯＳトランジスタから形成されるキャパシタ５４に接続され、Ｖbiasを基準バイアス電圧として提供するスイッチ５６にも接続される。
【００２１】
バイアス供給ｐＭＯＳトランジスタレベルシフタバイアス２８、バッファバイアス３０、ダイオードバイアス３２、およびシャントバイアス３４のゲート端子は、出力スイッチ５２に接続されるバイアスシンク３７に接続される。バイアス供給トランジスタシャントバイアス３４のドレインは、アクティブ回路ｎＭＯＳトランジスタ４２のゲート、バイアス調整器４０のソース、およびトランジスタ線形モード電流制御装置３８のドレインに接続される。
【００２２】
カラム処理回路１０５は、各カラムにつき１度複製される。Ｖddは、カラム処理回路１０５において用いられるが、本発明は、Ｖddがピクセル１０において用いられることを必要としない。複数のアクティブピクセルが、半導体画像処理装置３２０の各ロウを構成する。
【００２３】
（ピクセルリセット動作）
半導体画像処理装置３２０の動作中、ピクセル１０は、露光および信号読み出しの後、所定の電圧Ｖpixelbiasにリセットされる。オンチップ電圧生成器１７０は、基準電圧１５Ｖpixelbiasを提供して、ピクセル１０をリセットする。テストロウ５１０およびテストカラム５１２において、リセットスイッチ１７のドレインは、外部電圧に接続され得る、基板上の入力接続に接続される。マイクロコントローラタイミングおよび制御回路３１０による読み出しについて選択される場合、テストピクセルは、画像取得装置３００の様々な局面を、選択されたピクセル上で正確な照明信号を光学的に提供する必要なしに、テストするために用いられ得る。画像検出は、入射光学放射１２を取得することによって獲得されて、ピクセル１０の電子的な特徴に変化をもたらす。本発明の実施形態において、スキャンされるべき各アクティブピクセル１０についての基準電圧１５は、Ｖpixelbias、約２．７ボルトに設定される。０．５ミクロンのプロセスジオメトリーを有する好適な実施形態において、Ｖpixelbiasは、Ｖddから得られ、約３．３ボルトのＶddより低い電圧に設定される。Ｖddより低いこの基準電圧は、Ｖpixelbiasをリセットするプロセスが非常に速いプロセスなので、遅れることなくより速いリセットを可能にする。なぜなら、Ｖpixelbiasをリセットするプロセスは、リセットトランジスタが、ハイになることによって、オンになる場合、トランジスタの下で形成される電荷のチャネルがあり、このトランジスタの抵抗が非常に低いことによりフォトダイオードカソード１４上の電圧が素早くＶpixelbiasに安定するからである。ＶpixelbiasがＶdd−Ｖthresholdより大きい場合、フォトダイオード１４上の電圧がＶdd−Ｖthresholdを越えるにつれて、トランジスタの下のチャネルは、非常に少ないキャリア、および高い抵抗を有し、電圧が安定するまで、利用可能な時間より長い時間がかかり得、ピクセル上で設定された電圧のレベルに影響する前のフレームからの電荷に起因する遅れを生じさせる。大きなリセット電流が必要となり得る電流モードピクセルの動作とは違い、電圧モードでピクセルのアレイを操作することは、各ピクセルが、基準電圧１５Ｖpixelbiasに同時にリセットされることを可能にする。
【００２４】
リセット信号ＲＳＴ９１は、リセットスイッチ１７のゲートに印加され、ＶddとＶresetoffとの間でクロックされる。リセット信号ＲＳＴ９１がリセットスイッチ１７のゲートに印加される場合、トランジスタは、オンに切り替わり、Ｖpi xelbiasに設定される基準電圧１５は、フォトダイオードカソード１４に印加される。リセットスイッチ１７は、Ｖresetoffがリセットトランジスタのゲートに印加される場合にオフに切り替わる。リセットスイッチ１７に形成されるチャネルは、側面（ｌａｔｅｒａｌ）対焦点ぼけドレインとして機能を果たす。リセットスイッチ１７は、チャネルの電位がＶddより低く、Ｖssより大きいので、入射放射がフォトダイオード１１を飽和する場合に過剰な電荷、即ち、光電子が流れるパスを残し、側面対焦点ぼけチャネルを設ける。このチャネルがない場合においては、極度に明るい光源は過剰な電荷を生成し、フォトダイオード１１はつぶれ、光キャリアは、隣接するピクセル１０を通じて拡散して、焦点ぼけの原因となり得る。好適な実施形態において、Ｖresetoff電圧は、０．８Ｖに設定されて、過剰な電荷を排出し、フォトダイオード１１が順方向にバイアスされることを防ぐチャネルを作成する。好適な実施形態において、Ｖpixelbiasは、また、性能を大きく下げることなく、Ｖdd供給を各ピクセルにさらにもたらす必要をなくすことによって、ピクセル１０の配置を簡略化するために、ソースホロワー１８のドレインに結合され得る。減少された電圧は、リセット動作が素早く起こることを可能にし、前のフィールドにおける信号からのあらゆるメモリ効果を減少する。ソースホロワー１８は、フォトダイオードカソードでの電圧がＶssより上のＶthreshold（約１ボルト）に下がる場合、オフになる。減少された遅れおよび対焦点ぼけの改善は、オンチップ電圧生成器１７０を用いてデバイスで生成される過剰な電圧供給を必要とする。Ｖpixelbiasは、Ｖddからの電圧降下である。Ｖresetoffおよび他のバイアス電圧は、接地されている。これにより、Ｖpixelbiasは、プラスまたはマイナス１０パーセント変動し得るＶddに関連して浮動し得る。オンチップ電圧レギュレーション１７０は、各ピクセルをリセットするために用いる電圧、ＶpixelbiasおよびＶresetoffを生成する。好適な実施形態において、Ｖpixelbiasは、約２．３ボルトである。従来技術によるＣＭＯＳデバイスは、ＶddおよびＶssのみを用い、専用画像検出器においてさらなる電圧を用いることは、製造上の責任だった。本発明の集積のレベルは、Ｖddから直接得るか、またはＶssに関連する基板上の他の電圧の生成を容易にする。
【００２５】
代替の実施形態において、ＰＭＯＳトランジスタは、リセットスイッチとして用いられ得、Ｖddは、遅れによる影響を全く受けることなくピクセルをリセットするために用いられ得る。ｐＭＯＳトランジスタを用いることには、製造上の問題点があるが、Ｖddが基準電圧として用いられ得るので、利点がある。
【００２６】
（ローカルＶｓｓの変化の下で線形モード動作を維持するアクティブ回路）
線形モード電流制御装置３８のソースとドレインとの間の電圧が、線形範囲内で線形モード電流制御装置３８が動作するように、十分に低いことが重要である。好適な実施形態において、線形モード電流制御装置３８にかかるバイアス電圧は、Ｖbiasであり、約０．６ボルトである。線形モード電流制御装置３８にかかる電圧を一定に保持し、線形モード電流制御装置３８のソースをＶsslocalの近くに保持することによって、線形モード電流制御装置３８は、線形モードで動作して、線形モード電流制御装置３８を流れる電流は、線形モード電流制御装置３８のゲート上の電圧に線形的に依存する。アクティブ回路は、出力がカラム処理回路１０５に印加される前に、Ｖssのローカル値を測定する。線形モード電流制御装置３８を流れるバイアス電流は、出力がカラム処理回路１０５に印加される場合に補正されて、同じバイアス動作条件下で、各カラムのアレイにおいて線形モード電流制御装置３８全てを動作させる。
【００２７】
カラム処理回路１０５がオンにされ、電流がこの回路を流れ始める前に、マイクロコントローラタイミングおよび制御回路３１０は、ローカルＶss電圧、ＶsslocalおよびＶbiasに渡って、ｎＭＯＳトランジスタ（大きな１２×１２μｍ2ＣＭＯＳトランジスタ）５４によって形成されるキャパシタをクランピングして、ＶstrをローカルＶss電圧に結合する。これにより、トランジスタ４４のゲート上の電圧は、Ｖsslocalより上のＶbiasボルトに設定される。
【００２８】
ロウが露光されたピクセル信号を出力信号に変換するプロセスは、ＰＯＷＥＲ信号を出力スイッチ５２のゲートに印加することによって開始し、出力スイッチ５２は、カラムプロセッサ回路部をオンにする出力スイッチとして機能を果たす。バスに沿って流れる電流から得られるＶssレールに沿った抵抗変化は、レールに沿ったＶssのローカル値の変化の原因となる。
【００２９】
ローカルＶss電圧の変化は、ｎＭＯＳトランジスタ４２、４４、４６、および４８によって形成されるアクティブ回路によって補正される。その目的は、トランジスタ４２のゲート上のＶbiasを維持し、その後、線形モード電流制御装置３８にかかる一定の電圧を維持することである。カラム処理回路１０５において、出力がオンになる場合、スイッチ５６がオフになり、トランジスタ４４のゲートをキャパシタ５６の結果としてＶsslocalをトラッキングする、Ｖstrまで充電させる。トランジスタ４２、４４、４６、および４８によって形成されるアクティブ回路は、線形モード電流制御装置３８のドレイン上でＶstrが反射されるようにする。線形モード電流制御装置３８上のドレイン電圧がＶstrから外れようとする場合、トランジスタ４２およびトランジスタ４４を通じて電流の不整合が生じ、この不整合によってバイアス調整器４０上のバイアスが変化する。バイアス調整器４０は、制御素子として機能して、トランジスタ４２のゲート上の電圧が一定になり、Ｖbiasと一致するようにする。この動作方法は、Ｖssレールに沿った電圧変化がある場合において、線形モード電流制御装置３８にかかる補正バイアス電圧を維持する。
【００３０】
（ピクセル動作、出力オン、バイアス生成）
バイアス電圧、Ｖbias2は、１０マイクロアンペアの電流源を形成する、ｎＭＯＳバイアスシンクトランジスタ３７のゲートに、出力スイッチ５２によってオンに切り替わった後、印加される。バイアスシンク３７がオンになった後、トランジスタダイオードバイアス３２、シャントバイアス３４、バッファバイアス３０、およびレベルシフタバイアス２８は、オンになって、バイアス電流をカラム処理回路に提供する。ダイオードバイアス３２は、電流源のセットについて、電圧を設定する。レベルシフタバイアス２８は、レベルシフタ２４にバイアス電流を提供し、バッファバイアス３０は、バッファ３６にバイアス電流を提供する。シャントバイアス３４は、高い周辺光がある場合において、バイアス電流を提供して、線形モード電流制御装置３８を線形領域内に維持する。
【００３１】
シャントバイアス３４は、約３０〜５０マイクロアンペアのバイアス電流オフセット提供して、高い周辺光がある（電圧信号レベルが低い）場合において線形性を維持するように、線形モード電流制御装置３８を通じて、十分な電流を提供する。シャントバイアス３４は、シャントバイアス３４によって供給される量でバイアス調整器４０から流出する電流をオフセットするために、電流が線形モード電流制御装置３８のドレインに流れるようにする。このステップにより、信号電流ミラー１３０および基準電流ミラー１３２から流れる電流の量が減少し、線形動作が維持される。
【００３２】
（アクティブピクセル画像検出装置露光）
リセットスイッチ１７は、基準電圧１５で、ソースホロワー１８のゲート端子およびフォトダイオードカソード１４を絶縁させるように開かれる。リセットスイッチが開くことに続いて、ロウ選択スイッチ２２が開いて、画像取得システム３００を露光段階に進める。露光段階において、ピクセル１０を入射放射１２に露光することによって画像が検出される。ピクセル１０上の入射放射１２が与える影響として、フォトダイオードカソード１４上の電圧を変化させる光電子を生成することがある。好適な実施形態において、入射放射１２の取得は、リセット段階でＶpixelbiasに設定される基準電圧１５から、ソースホロワー１８にかかる電圧を減少させる。露光段階に続いて、画像取得システム３００は、読み出し段階に移る。
【００３３】
（電圧信号読み出しおよび線形Ｖ−Ｉ変換）
好適な実施形態において、カラム処理回路１０５が出力スイッチ５２によってオンにされた後、クランプ２７が、バッファ３６のゲートからの過剰な電荷を流して、ＶclinをＶssに設定する。バッファ３６のゲートは、自然にドリフトしないようにすべてのロウを定期的にクランプする。クランプ動作は、信号電圧と基準電圧の両方を正確に測定するために、２段階二重補正プロセスの第１のステップとして必要である。微小電流によりバッファ３６のゲート電圧が自然に変化され得るので、そのレベルを所定の電圧に設定することが重要である。ピクセル上の電圧信号を読み出す際の第１のステップとして、マイクロコントローラタイミングおよび制御回路３１０によりクランプ２７が、バッファ３６のゲートＶclinをクランプする。クランプステップの間、リセットされた状態から次に露光される（ｅｘｐｏｓｅｄ）ピクセルの電圧信号Ｖcolが、ロウ選択スイッチ２２のソース上に現れ、上述のように結合装置２６のゲートＶlvioutに伝搬する。
【００３４】
マイクロコントローラタイミングおよび制御回路３１０は、選択されたロウ内のすべてのピクセル１０用のロウ選択スイッチ２２をオンにして一度に１つのロウを選択する。クランプステップにより基準電流が生成され得、基準電流ミラー１３２内に格納され得る。好適な実施形態において、ＶclampはＶssに等しく、その値は約ゼロボルトである。レベルシフタ２４のゲート上の電圧が、フォトダイオードカソード１４上の電圧に続き、露光されたピクセル１０上の信号を反射する。ソースホロワー１８全体に亘って０．６ボルトの電圧降下が起こり、これにより電圧信号範囲を０．４ボルトから１．４ボルトに低下させる。レベルシフタ２４は、出力電圧レベルをアクティブピクセル１０からより１〜２ボルトの範囲内でより高い電圧へとシフトする。結合装置２６を線形キャパシタとして用いて、レベルシフタ２４からのより高い電圧をバッファ３６のゲートにおけるより低い電圧ＶclinとＡＣ結合する。アクティブピクセル１０がリセットされた後、バッファ３６のゲート上に現れる電圧を増加させ、フォトダイオード１１上に入射する光の露光による電圧信号を正確に反射する。
【００３５】
動作信号は、以下に示す通りである。ここでＴclampは、クランプが適用される時間、Ｔresetは、ピクセル１０がリセットされる時間である。Ｉtclampは、バッファ３６のゲートがクランプされた時（時間＝Ｔclamp）の基準電流ミラー１３２に格納された電流である。Ｉtresetは、アクティブピクセル１０がリセットされた時（時間＝Ｔreset）の信号電流ミラー１３０に格納された電流である。Ｖrefはピクセルのリセット基準電圧であり、Ｖsignalは周辺光の入射によるピクセル１０上の電圧変化である。Ｖlvioutは結合装置２６の上部プレート上の電圧、およびＶclinはバッファ３６のゲート上の電圧である。
【００３６】
時間＝Ｔclampにて、クランプ２７がオンとなり以下の信号を生成する：
Ｖlviout＝α（Ｖref−Ｖsignal）
ここでαはアクティブピクセル１０およびレベルシフタ２４の利得である。
【００３７】
Ｖclin＝Ｖclamp
Ｉtclamp＝η（Ｖclamp）は、基準電流ミラー１３２に格納されるオフセット電流であり、
ここでηは線形Ｖ−Ｉ変換のトランスコンダクタンスである。
【００３８】
時間＝Ｔresetにて、ピクセル１０がリセットされ、以下の信号を生成する：
Ｖlvlout＝αＶref
Ｖclin＝Ｖclamp＋αＶsignal
Ｉtreset＝η（Ｖclamp＋αＶsignal）は信号電流ミラー１３０に格納される。
【００３９】
Ｉdiffampout＝（Ｉtreset−Ｉtclamp）＝ηα（Ｖsignal）
好適な実施形態において、α＝０．８およびＶclamp＝Ｖssである。クランプ２７がオンになり、Ｖclinが所定のクランプ電圧にクランプされる。マイクロコントローラタイミングおよび制御回路３１０は基準電流ミラー１３２を選択し、基準電流値を基準電流ミラー１３２に格納する。クランプ２７がオンになると、基準電圧に比例する、電圧Ｖlviout引く入射周辺光、によって生成した電圧信号が結合器２６に常駐する。基準電流を格納した後、ピクセル１０は上述のようにリセットされる。
【００４０】
ピクセル１０がより高い基準電圧にリセットされると、結合器２６の上部プレート上の電圧が引き上げられ、ピクセル上のより高い基準電圧を反射し、そして結合器２６の下部プレート上の電圧Ｖclinが、露光中にピクセル１０への入射周辺光に比例する信号を反射するように比例して引き下げられる。バッファ３６が、線形モード電流制御デバイス３８のゲートに伝えられる出力を生成する。マイクロコントローラタイミングおよび制御回路３１０は、信号電流ミラー１３０を選択する。線形モード電流制御デバイス３８が、信号電流ミラー１３０からの電流をある量だけ流出する（ｓｉｎｋ）。その電流は、フォトダイオード１１への入射周辺光からの、電圧信号足すオフセット電流、に線形に比例する。バッファ３６のソースにおける電圧信号Ｖlininが、線形モード電流制御デバイス３８のゲートに印加される。Ｖlininは、線形モード電流制御デバイス３８によって生成される電流フロー信号Ｉlinoutを制御する。電流フローＩlinoutが定常状態（これに達するために数ナノ秒を要する）に達した後、線形モード電流制御デバイス３８によって制御される電流（アクティブピクセル上に入射する信号を表す）が、信号電流ミラーに格納される。電流を電流ミラーにおけるｐＭＯＳトランジスタのゲート上の電流に対応する電圧として格納する方法は、当該分野において公知である。
【００４１】
信号電流足すオフセット電流が、信号電流ミラー１３０に格納された後、電流が、オフセット電流を減算し、かつ出力信号への寄与を生成する差動出力回路へ入力されつつ、続いてマイクロコントローラタイミングおよび制御回路３１０が、基準電流ミラー１３２および信号電流ミラー１３０を各カラムについて読み出す。
【００４２】
マイクロコントローラタイミングおよび制御回路３１０が、信号電流ミラー１３０および基準電流ミラー１３２の動作を制御する。カラム処理回路１０５をオフにする出力スイッチ５２をオフにして、その後カラム読み出しライン上に信号電流ミラー１３０および基準電流ミラー１３２を同時に走査することによって、電流ミラーに格納された信号および基準が読み出される。赤、緑、青の信号ラインからなる各三重線について、この走査を１回につき３回繰り返す。電流ミラーの異なる動作モードの特定の別の好適な実施形態を以下に詳細に記述する。
【００４３】
（ピクセルの電圧出力およびソースホロワー負荷の物理的位置）
一方のロウから他方のロウへの信号変化の原因は、カラムバス上のピクセルの位置による。次に図５を参照して、ソースホロワー１８ａおよび１８ｂに対するソースホロワー負荷２３’の典型的な配置により、カラム内のピクセルの物理的位置に依存して、カラム内の各ピクセルの異なる抵抗降下を引き起こす。
【００４４】
図６を参照して、好適な実施形態において、ソースホロワー１８ｃおよび１８ｄに対するソースホロワー負荷２３’’は、各ピクセルの電圧出力Ｖcolに電流が流れないように物理的に配置される。ソースホロワー負荷２３’’は、カラム出力バス４００に接続されたバイアスデバイスとして機能する。レベルシフタ２４への入力が、出力バス４００およびソースホロワー負荷２３’’のドレインに接続される。典型的なピクセルアレイにおける抵抗降下が、相関二重サンプリングによって部分的に取り除かれ得るが、本発明による配置および方法は、電圧降下の変化により生じるエラーをピクセルの物理的位置によって最小化する。
【００４５】
（信号電流出力を有する電流ミラー）
別の好適な実施形態において、信号値を反射する信号電流ミラー１３０および基準電流ミラー１３２は、信号出力を生成するように動作し得る。この実施形態において、基準値が基準電流ミラー１３２に格納される。信号電流が線形モード電流制御デバイス３８を流れている場合、基準電流ミラー１３２がアクティブにされ、その結果差動信号が信号電流ミラー１３０に記憶される。ロウが読み出される場合、信号電流ミラー１３０は、信号電流出力を出力バス増幅器に供給する。この動作方法の利点は、ダウンストリーム差動出力増幅器１６０を必要とせず、各々個別のカラムにおいて電流ミラーの電流ドメインで減算を局所的に実行するので、不完全な減算ダウンストリームによる問題が生じない点にある。
【００４６】
（単一段階相関二重サンプリングを有する線形Ｖ−Ｉ変換）
図７を参照して、さらに別の実施形態を示す。この実施形態において、単一段階相関二重サンプリングが、図４に示す結合装置２６またはクランプ２７を必要とすることなく固定パターンノイズを除去し得る。線形モード電流制御デバイス３８を流れる電流は、フォトダイオードカソード１４上の電圧に比例する。マイクロコントローラタイミングおよび制御回路３１０は、基準電圧引く信号電圧、に比例する電流を格納するために信号電流ミラー１３０を選択し、ピクセル１０をリセットし、次いで基準電圧に比例する電流を格納するために基準電流ミラー１３２を選択する。マイクロコントローラタイミングおよび制御回路３１０は、出力信号を生成するために、信号電流ミラー１３０および基準電流ミラー１３２に格納された電流信号を差動出力増幅器１６０の入力への電流信号として、信号出力バス１３４および基準出力バス１３６を介して伝えられる基準電流および信号電流に変換することを制御する。この別の実施形態はまた、信号値を反射する信号電流ミラー１３０の信号出力を生成するように動作し得る。
【００４７】
別のリムーバブルメモリ／インターフェースは、ＰＣＭインターフェース、パラレルポートインターフェースまたはＵＳＢ（ユニバーサルシリアルバス）インターフェースを含み得る。
【００４８】
別の実施形態において、電流ミラーは、ｎＭＯＳまたはｐＭＯＳトランジスタのいずれかから形成され得る。ｎＭＯＳトランジスタが使用される場合、電流ミラーは、電流のソースとしてではなく電流を流出する。
【００４９】
別の実施形態において、画像取得システム３００の構成要素のすべてまたはいくつかが、単一の基板上に含まれてもよい。
【００５０】
本発明は、入射、照射に応答し、かつ従来のＣＭＯＳ画像処理デバイスにおいて現在利用可能であるよりも少ない固定パターンノイズを示す電流信号出力を提供するように有利に適応される。
【図面の簡単な説明】
【図１】 図１は、半導体画像処理装置、マイクロコントローラ、メモリ、およびリムーバブルメモリ／インターフェース回路を含む、画像取得システムの実施形態のシステムブロック図である。
【図２】 図２は、本発明による、テストロウおよびテストカラムを有する画像検出器アレイ、ならびに制御信号および回路部を含む、半導体画像処理装置の概略図である。
【図３】 図３は、本発明による、画像取得装置の機能的ブロック図である。
【図４】 図４は、本発明による、アクティブピクセルおよびカラム処理回路部を含む画像検出アレイのブロック図である。
【図５】 図５は、複数のピクセルを含む本発明の実施形態、ならびに、ロウ位置に依存するカラムバスに沿った電圧降下を示すアクティブピクセルにおけるソースホロワーについての負荷を表す、簡略化された模式図および配置である。
【図６】 図６は、複数のピクセルを含む本発明の実施形態、ならびに、ロウに依存するカラムバスに沿った電圧降下を減少するために、アクティブピクセルにおけるソースホロワーについての負荷を表す、簡略化された模式図および配置である。
【図７】 図７は、アクティブピクセル、ならびにクランプおよび結合装置を有することなく動作するカラム処理回路部を含む本発明による、画像検出アレイの代替的な実施形態のブロック図である。
本発明は、半導体電子画像処理装置、より具体的には、改良された画質を有し、ＣＭＯＳプロセスを用いて製造される、アクティブピクセル画像検出装置に関する。
【０００２】
入射光放射を検出するステップ、放射を電荷キャリアに変換するステップ、および電荷キャリアを光電材料に格納するステップを実行することにより、動作する画像検出装置が、当該分野で公知である。従来の画像検出装置のほとんどが、電荷結合装置（ＣＣＤ）技術に基づいている。ＣＣＤに基づく画像装置（ｉｍａｇｅｒ）を製造するためには、他の一般的に用いられる半導体構成要素を製造する場合と比べて、専門的な製造作業が多く必要である。さらに、ＣＣＤに基づく画像装置は、複雑な出力供給および関連付けられる配電回路部を必要とする、他の一般的に用いられる半導体構成要素によって用いられる電圧について、非標準電圧を利用する。これらの必要条件によって、電子システムに、ＣＣＤを利用する回路を集積することがますます困難になり、製造プロセスがますます複雑になる。
【０００３】
ＣＣＤに基づく画像検出装置に関連付けられる、ある特定の設計および製造上の難点は、ＣＭＯＳトランジスタから作られ、ＣＭＯＳ処理を用いて製造される画像装置によって、克服され得る。しかし、同じ基板上でのＣＭＯＳデバイスの間の電圧閾値の変動は、ピクセルの均一および正確なリセットを達成することを困難にし、出力信号において固定パターンのノイズを生成する。ピクセル間の電圧閾値の変動に起因する固定パターンのノイズが実質的に除去される、ＣＭＯＳに基づく画像検出装置が所望される。固定パターンのノイズの減少は、改良された信号対ノイズ比（信号／ノイズ）に関連する。
【０００４】
いくつかの公知のＣＭＯＳ画像検出装置は、電流モードで動作し、電流仲介（ｍｅｄｉａｔｅｄ）ピクセルを組み込み、基準電流でピクセルをリセットし、電流出力を生成する。基準値および信号値の両方を測定する技術である、相関二重サンプリングは、固定パターンのノイズを減少させるために用いられ得る。あいにく、固定パターンのノイズを減少することは、電流モードピクセルの非線形二次電流モード伝達関数に起因して、制限される。他の公知のＣＭＯＳ画像検出装置は、フォトダイオード、リセットスイッチ、能動素子、ロウ選択トランジスタ、出力選択トランジスタを含む、電圧モードで動作するアクティブピクセルを用いる。電圧モードピクセルは、基準電圧でリセットされ、電圧信号を出力として生成する。これらの公知のデバイスは、アクティブピクセル上の電圧を、Ｖdd供給電圧にリセットして、前のフレームからピクセル上で遅れる部分的な信号に起因して、移動物体を画像処理する場合、ピクセルがスメアーな画像を示すようにする。この影響は、遅れと呼ばれる。公知のデバイスは、また、１つのピクセル上の高い照度から近接するピクセル上にあふれる過剰電荷によって起こる画質アーティファクトである、焦点ぼけとなりがちである。いくつかの従来技術によるデバイスが、ソースホロワー電圧出力を用いるが、固定パターンのノイズを効率的に除去することができない。他の公知のデバイスは、出力バス上の電圧信号を用いるが、本発明と比較して、同等の速度性能レベルで動作する場合に、より多くの出力を必要とする。出力バス上の電圧信号を用いることについてのさらなる問題点は、出力増幅器回路部におけるより正確なキャパシタが必要であることである。より正確なキャパシタは、典型的には、さらなる製造ステップを追加することである、製造プロセスのエンハンスメントを必要とする。改良された信号対ノイズ比を含む、改良された画質を有するＣＭＯＳ画像処理装置用の技術が必要とされる。
【０００５】
本発明の目的は、ＣＭＯＳプロセスを用いて製造され得、カラムおよび出力バス上の電圧変動を含むパラメータを操作する際にピクセル間の変動によって起こる、固定パターンの低ノイズレベルの信号を生じる、多数のピクセルのアレイを含む、半導体画像処理装置を提供することである。
【０００６】
本発明のさらなる目的は、固定パターンのノイズを最小化するように、相関二重サンプリングの使用を可能にする電流変換器に、高い線形電圧を提供することである。
【０００７】
本発明の他の目的は、フィールド間のピクセル上の一部分の遅れによって起こる画像のスメアーを減少し、高レベルの照度がある場合に過剰な光キャリアの生成に起因するピクセル焦点ぼけアーティファクトを減少するために、ピクセルリセットプロセスを制御することによって画質を改善することである。
【０００８】
本発明によると、前述の目的は、ピクセルバイアス基準電圧が、バス電圧から独立してバイアスすることにより、Ｖdd供給電圧および線形電圧の代わりに、電流変換回路にピクセルをリセットするように用いられる、ＣＭＯＳ構成要素を有する、１つ以上のピクセルを含む画像検出装置によって達成される。画像検出装置は、さらに、ソースホロワー増幅器を用いて、出力信号に寄与するピクセル出力電圧を生成するように電圧モードで動作するアクティブピクセル、出力電圧レベルをより高い電圧にシフトするレベルシフタ、基準電流を生成し、より高い電圧をバッファデバイスに結合するように定期的にクランピングされる結合装置を含む。バッファデバイスの出力は、電圧入力を電流ミラーに格納される電流に線形に変換するようにバイアスされた線形モード電流制御装置を駆動させる。このような構成によって、ピクセルの大量アレイの変換は、ロウおよびカラム出力バスに沿った抵抗降下に起因する、さらなるノイズおよび信号変動を減少する様式で起こる。さらに、画像検出装置は、所定のクランプ電圧に比例する基準電流を格納する基準電流ミラー、および、アクティブピクセルからの出力電圧信号を示す、信号電流を格納する信号電流ミラーを含む。基準電流ミラーおよび信号電流ミラーの両方は、出力信号から固定パターンのノイズの大部分を除去するように電流入力を差動増幅器に供給する。
【０００９】
本発明によると、前述の目的は、画像検出装置におけるアクティブピクセルからの出力電圧を、電流に変換する方法によって達成される。この方法は、線形モード電流制御装置を線形モードにバイアスするバイアス電圧を提供するステップと、所定のクランプ電圧にバッファデバイスへの入力を定期的にクランピングするステップと、出力電圧レベルをより高い電圧にシフトするステップと、より高い電圧をバッファデバイスに結合するステップと、線形モード電流制御デバイスを制御するためにバッファデバイスからの出力信号を生成するステップと、アクティブピクセルからの出力信号を示す線形モード電流制御装置を流れる電流信号を生成するステップとを含む。
【００１０】
本発明のこれらおよび他の特徴は、詳細な説明および図面において十分に述べられる。
【００１１】
図１を参照して概要を簡単に述べると、マイクロコントローラタイミングおよび制御回路３１０、半導体画像処理装置３２０、メモリ３３０、アドレス、データおよび制御バス３４０、ＤＭＡ制御回路部３５０、アナログ処理回路部３６０、およびリムーバブルメモリ／インターフェース回路３７０を含む、画像取得システム３００の実施形態の全体のアーキテクチャが示されている。当該技術において公知であるように、マイクロコントローラタイミングおよび制御回路３１０は、アドレス、データおよび制御バス３４０によって、メモリ３３０、リムーバブルメモリおよびインターフェース回路部３７０、ＤＭＡ制御回路部３５０、ならびに半導体画像処理装置３２０と通信する。アナログ処理回路部３６０は、半導体画像処理装置３２０と通信して、半導体画像処理装置３２０に供給され、半導体画像処理装置３２０から生成される信号のアナログ処理を提供する。
【００１２】
図２に、テストロウ５１０およびテストカラム５１２を有する、ロウおよびカラム状に配置されたピクセルのアレイを含む、半導体画像処理装置３２０のさらなる細部をいくつか示す。テストロウ５１０およびテストカラムは、デバイスをテストする外部アナログ電圧に接続され得る。好適な実施形態において、図に示す半導体画像処理装置３２０は、１３０５個のカラム（１２３８個のアクティブなカラム、２１個のダークカラム、および１個のテストカラム）×４９０個のロウ（４８０個のアクティブロウ、９個のダークロウ、および１個のテストロウ）の３つのアレイを含み、３つのアレイは、原色（赤、緑、および青）の各々についてまとめられる。３色アナログ出力バス上のアナログ信号は、デジタル化され、デジタル３バイトカラーピクセルに合わせられる。
【００１３】
図３を参照すると、本発明の動作全体が、画像取得アレイのブロック図に示されている。カメラ（図示せず）の光学機器、フィンガープリントスキャナ（図示せず）、または任意の他の画像取得システムにより受け取る周辺光は、各ピクセル１０の光収集領域において光キャリアを生成する。マイクロコントローラタイミングおよび制御回路３１０は、マイクロコントローラタイミングおよび制御回路３１０に供給されるアドレシング可能なアレイパラメータによって、ロウおよびカラムからピクセルのサブセットを選択する。
【００１４】
露光期間中、ピクセル１０が、周辺光に露光されるので、アクティブピクセル上の電圧が、周辺光信号に比例して減少する。電圧モードアクティブピクセル１２０上の減少された電圧は、ソースホロワーおよびロウ選択スイッチの動作によってさらに下げられる。ソースホロワー負荷１４０上のより低い電圧信号は、レベルシフタ１４２によってより高い電圧にレベルシフトされ、線形モード電圧−電流変換１５０（以下では、線形Ｖ−Ｉ変換１５０と呼ぶ）を制御するバッファ１４４と通信する。定期的に、クランプ１４６は、各ロウが処理される際、バッファ１４４への入力を所定の電圧に設定する。
【００１５】
バッファ１４４に対する入力がクランピングされる間、線形Ｖ−Ｉ変換１５０は、バッファ１４４上の電圧信号を基準電流ミラー１３２に格納される、所定のクランプ電圧Ｖclampに比例する、基準電流に変換する。クランプが解放された後、電圧モードアクティブピクセル１２０がリセットされる。リセット動作により選択されたピクセル１０上の信号出力電圧から得られる電圧信号が、バッファ上に表れる。線形Ｖ−Ｉ変換１５０は、電圧信号を、バッファ１４４から、信号電流ミラー１３０に格納される電流信号に変換する。電圧モードアクティブピクセル１２０は、オンチップ電圧生成器１７０によって基板上に生じるＶddおよびＶss以外の電圧を用いて、遅れコントロール１２２による遅れおよび対焦点ぼけコントロール１２４による焦点ぼけを減少させるプロセスにおいてリセットされる。クランピングおよびリセット動作は、選択されたロウにおいて各ピクセルについて平行して起こる。最終的にマイクロコントローラタイミングおよび制御回路３１０は、電流ミラーの各対を選択されたカラムについて連続的にスキャンして、選択されたロウについて出力信号を生成する。半導体画像処理装置３２０内のスキャンされるピクセル１０のサブセットは、マイクロコントローラタイミングおよび制御回路３１０によって制御される。マイクロコントローラタイミングおよび制御回路３１０は、信号電流ミラー１３０および基準電流ミラー１３２に格納された電流信号を、差動出力増幅器１６０の入力に接続される電流信号として、信号出力バス１３４および基準出力バス１３６を介して通信される基準電流および信号電流に変換することを制御する。
【００１６】
各ロウにおけるピクセルは、各カラムにおいて、カラム処理回路１０５によって平行して処理され、各ピクセル１０からの信号は、信号および基準カラム出力バス１３４、１３６上で、差動出力増幅器１６０に多重送信されて、選択されたロウについて出力信号を生成する。差動出力増幅器１６０は、信号電流ミラー１３０の信号から基準電流ミラー１３２に格納される基準信号を減算する。
【００１７】
２つの電流ミラーの出力電流は、差動増幅器１６０によって減算されて、ピクセル１０によって受信される信号Ｖsignalに比例する出力電流Ｉdiffampoutを生成する。カラム出力バス１３４、１３６上の電流信号の使用は、電圧信号の場合と比較してよりノイズの影響を受けにくく、選択されたバス速度についてより低い出力を用いる。マイクロコントローラタイミングおよび制御回路３１０は、アレイ全体をスキャンし得るか、またはロウおよびカラムのサブセットを処理し得る。ローカルＶss補正１５４は、線形Ｖ−Ｉ変換１５０が、カラム処理回路１０５、および出力バス上の個々の素子の物理的位置から独立して、線形モードで動作することを確実にする。各カラム用のローカルＶss補正１５４は、出力をカラム処理回路１０５に印加する前に、バイアスコントロール１５２にバイアス電圧を初期的に印加することによって、Ｖssバスに沿った電圧変化を処理する。出力が印加される場合、バイアス電圧は、Ｖssバスに沿った変化をトラッキングするようにローカルに調節する。バイアスコントロール１５２は、線形Ｖ−Ｉ変換１５０が、出力がカラム処理回路１０５に印加された後に線形モードで動作することを可能にするためにバイアス電圧を提供する。
【００１８】
本発明の画像処理装置における画質の改善は、フレーム間の信号遅れによって起こるスメアー、ピクセル焦点ぼけ、および固定パターンのノイズを減少する画像処理装置および方法を特徴とする。本発明による画像処理装置は、基準電圧、電圧出力、および固定パターンのノイズを減少し、信号対ノイズ比を改良するための線形電圧−電流変換器を有する電圧モードで動作する。本発明のピクセルの動作は、２つの点で公知の画像処理装置と異なる。第１に、同じトランジスタ機能が用いられるが、本発明のトランジスタの動作は、バイアス電圧、およびピクセル１０をリセットする方法について異なる。第２に、公知のデバイスは、固定パターンのノイズを減少するために、基準レベルの決定、またはキャパシタ上の基準および信号電荷の格納にダークフレームを用いることを教示する。本発明は、固定パターンのノイズを減少するために、２段階（ｓａｇｅ）相関二重サンプリング技術を用いる。２段階相関二重サンプリングは、線形Ｖ−Ｉ変換１５０への入力を最適な電圧に定期的にクランピングし、入力がクランプされた時の基準電流を格納し、そしてピクセル１０がリセットされる時の信号値を反射する電流値を格納することによって、Ｖ−Ｉ変換の前および後に、ピクセル出力信号の変換において線形性を維持する。好適な実施形態において、最適な電圧は、Ｖssに設定される。
【００１９】
次に図４を参照すると、好適な本発明による、アクティブピクセル１０および関連付けられたカラム処理回路１０５の簡略化された電気的模式図が示されている。アクティブピクセル１０は、ｎＭＯＳトランジスタリセットスイッチ１７、ｎＭＯＳトランジスタソースホロワー１８、およびｎＭＯＳトランジスタロウ選択スイッチ２２を含む。リセットスイッチ１７のソースは、ソースホロワー１８のゲート、およびフォトダイオード１１のフォトダイオードカソード１４に接続される。リセットスイッチ１７、ソースホロワー１８、ロウ選択スイッチ２２、およびフォトダイオード１１は、各ピクセルで再現され、ピクセルに入る信号ラインは、リセットラインＲＳＴ９１、およびピクセルロウ選択ラインＳＥＬ９３、出力ソースＶpixelbiasおよびＶssである。アクティブピクセル１０の電圧出力は、ｎＭＯＳトランジスタソースホロワー負荷２３のドレイン、およびｐＭＯＳトランジスタレベルシフタ２４のゲートと通信する。レベルシフタ２４の出力は、ｎＭＯＳトランジスタから形成される、結合装置２６を通じて、ｐＭＯＳトランジスタバッファ３６のゲートに接続される。バッファ３６のゲートは、また、クランプ２７のドレインに接続される。バッファ３６のソースは、ｎＭＯＳトランジスタ線形モード電流制御装置３８のゲートに接続される。
【００２０】
ｎＭＯＳトランジスタ４２および４４、ならびにｐＭＯＳトランジスタ４６および４８を含むアクティブ回路は、バスに沿った電圧降下が存在する場合に線形モード電流制御装置にかかるバイアス電圧を維持するために、線形モード電流制御装置３８のドレインおよびバイアス調整器４０ｎＭＯＳトランジスタのゲートに接続されている。バスに沿った電圧降下が存在する場合に線形モード電流制御装置にかかるバイアス電圧を維持するためのアクティブ回路は、また、Ｖss供給を提供するローカルバスに接続されるｎＭＯＳトランジスタから形成されるキャパシタ５４に接続され、Ｖbiasを基準バイアス電圧として提供するスイッチ５６にも接続される。
【００２１】
バイアス供給ｐＭＯＳトランジスタレベルシフタバイアス２８、バッファバイアス３０、ダイオードバイアス３２、およびシャントバイアス３４のゲート端子は、出力スイッチ５２に接続されるバイアスシンク３７に接続される。バイアス供給トランジスタシャントバイアス３４のドレインは、アクティブ回路ｎＭＯＳトランジスタ４２のゲート、バイアス調整器４０のソース、およびトランジスタ線形モード電流制御装置３８のドレインに接続される。
【００２２】
カラム処理回路１０５は、各カラムにつき１度複製される。Ｖddは、カラム処理回路１０５において用いられるが、本発明は、Ｖddがピクセル１０において用いられることを必要としない。複数のアクティブピクセルが、半導体画像処理装置３２０の各ロウを構成する。
【００２３】
（ピクセルリセット動作）
半導体画像処理装置３２０の動作中、ピクセル１０は、露光および信号読み出しの後、所定の電圧Ｖpixelbiasにリセットされる。オンチップ電圧生成器１７０は、基準電圧１５Ｖpixelbiasを提供して、ピクセル１０をリセットする。テストロウ５１０およびテストカラム５１２において、リセットスイッチ１７のドレインは、外部電圧に接続され得る、基板上の入力接続に接続される。マイクロコントローラタイミングおよび制御回路３１０による読み出しについて選択される場合、テストピクセルは、画像取得装置３００の様々な局面を、選択されたピクセル上で正確な照明信号を光学的に提供する必要なしに、テストするために用いられ得る。画像検出は、入射光学放射１２を取得することによって獲得されて、ピクセル１０の電子的な特徴に変化をもたらす。本発明の実施形態において、スキャンされるべき各アクティブピクセル１０についての基準電圧１５は、Ｖpixelbias、約２．７ボルトに設定される。０．５ミクロンのプロセスジオメトリーを有する好適な実施形態において、Ｖpixelbiasは、Ｖddから得られ、約３．３ボルトのＶddより低い電圧に設定される。Ｖddより低いこの基準電圧は、Ｖpixelbiasをリセットするプロセスが非常に速いプロセスなので、遅れることなくより速いリセットを可能にする。なぜなら、Ｖpixelbiasをリセットするプロセスは、リセットトランジスタが、ハイになることによって、オンになる場合、トランジスタの下で形成される電荷のチャネルがあり、このトランジスタの抵抗が非常に低いことによりフォトダイオードカソード１４上の電圧が素早くＶpixelbiasに安定するからである。ＶpixelbiasがＶdd−Ｖthresholdより大きい場合、フォトダイオード１４上の電圧がＶdd−Ｖthresholdを越えるにつれて、トランジスタの下のチャネルは、非常に少ないキャリア、および高い抵抗を有し、電圧が安定するまで、利用可能な時間より長い時間がかかり得、ピクセル上で設定された電圧のレベルに影響する前のフレームからの電荷に起因する遅れを生じさせる。大きなリセット電流が必要となり得る電流モードピクセルの動作とは違い、電圧モードでピクセルのアレイを操作することは、各ピクセルが、基準電圧１５Ｖpixelbiasに同時にリセットされることを可能にする。
【００２４】
リセット信号ＲＳＴ９１は、リセットスイッチ１７のゲートに印加され、ＶddとＶresetoffとの間でクロックされる。リセット信号ＲＳＴ９１がリセットスイッチ１７のゲートに印加される場合、トランジスタは、オンに切り替わり、Ｖpi xelbiasに設定される基準電圧１５は、フォトダイオードカソード１４に印加される。リセットスイッチ１７は、Ｖresetoffがリセットトランジスタのゲートに印加される場合にオフに切り替わる。リセットスイッチ１７に形成されるチャネルは、側面（ｌａｔｅｒａｌ）対焦点ぼけドレインとして機能を果たす。リセットスイッチ１７は、チャネルの電位がＶddより低く、Ｖssより大きいので、入射放射がフォトダイオード１１を飽和する場合に過剰な電荷、即ち、光電子が流れるパスを残し、側面対焦点ぼけチャネルを設ける。このチャネルがない場合においては、極度に明るい光源は過剰な電荷を生成し、フォトダイオード１１はつぶれ、光キャリアは、隣接するピクセル１０を通じて拡散して、焦点ぼけの原因となり得る。好適な実施形態において、Ｖresetoff電圧は、０．８Ｖに設定されて、過剰な電荷を排出し、フォトダイオード１１が順方向にバイアスされることを防ぐチャネルを作成する。好適な実施形態において、Ｖpixelbiasは、また、性能を大きく下げることなく、Ｖdd供給を各ピクセルにさらにもたらす必要をなくすことによって、ピクセル１０の配置を簡略化するために、ソースホロワー１８のドレインに結合され得る。減少された電圧は、リセット動作が素早く起こることを可能にし、前のフィールドにおける信号からのあらゆるメモリ効果を減少する。ソースホロワー１８は、フォトダイオードカソードでの電圧がＶssより上のＶthreshold（約１ボルト）に下がる場合、オフになる。減少された遅れおよび対焦点ぼけの改善は、オンチップ電圧生成器１７０を用いてデバイスで生成される過剰な電圧供給を必要とする。Ｖpixelbiasは、Ｖddからの電圧降下である。Ｖresetoffおよび他のバイアス電圧は、接地されている。これにより、Ｖpixelbiasは、プラスまたはマイナス１０パーセント変動し得るＶddに関連して浮動し得る。オンチップ電圧レギュレーション１７０は、各ピクセルをリセットするために用いる電圧、ＶpixelbiasおよびＶresetoffを生成する。好適な実施形態において、Ｖpixelbiasは、約２．３ボルトである。従来技術によるＣＭＯＳデバイスは、ＶddおよびＶssのみを用い、専用画像検出器においてさらなる電圧を用いることは、製造上の責任だった。本発明の集積のレベルは、Ｖddから直接得るか、またはＶssに関連する基板上の他の電圧の生成を容易にする。
【００２５】
代替の実施形態において、ＰＭＯＳトランジスタは、リセットスイッチとして用いられ得、Ｖddは、遅れによる影響を全く受けることなくピクセルをリセットするために用いられ得る。ｐＭＯＳトランジスタを用いることには、製造上の問題点があるが、Ｖddが基準電圧として用いられ得るので、利点がある。
【００２６】
（ローカルＶｓｓの変化の下で線形モード動作を維持するアクティブ回路）
線形モード電流制御装置３８のソースとドレインとの間の電圧が、線形範囲内で線形モード電流制御装置３８が動作するように、十分に低いことが重要である。好適な実施形態において、線形モード電流制御装置３８にかかるバイアス電圧は、Ｖbiasであり、約０．６ボルトである。線形モード電流制御装置３８にかかる電圧を一定に保持し、線形モード電流制御装置３８のソースをＶsslocalの近くに保持することによって、線形モード電流制御装置３８は、線形モードで動作して、線形モード電流制御装置３８を流れる電流は、線形モード電流制御装置３８のゲート上の電圧に線形的に依存する。アクティブ回路は、出力がカラム処理回路１０５に印加される前に、Ｖssのローカル値を測定する。線形モード電流制御装置３８を流れるバイアス電流は、出力がカラム処理回路１０５に印加される場合に補正されて、同じバイアス動作条件下で、各カラムのアレイにおいて線形モード電流制御装置３８全てを動作させる。
【００２７】
カラム処理回路１０５がオンにされ、電流がこの回路を流れ始める前に、マイクロコントローラタイミングおよび制御回路３１０は、ローカルＶss電圧、ＶsslocalおよびＶbiasに渡って、ｎＭＯＳトランジスタ（大きな１２×１２μｍ2ＣＭＯＳトランジスタ）５４によって形成されるキャパシタをクランピングして、ＶstrをローカルＶss電圧に結合する。これにより、トランジスタ４４のゲート上の電圧は、Ｖsslocalより上のＶbiasボルトに設定される。
【００２８】
ロウが露光されたピクセル信号を出力信号に変換するプロセスは、ＰＯＷＥＲ信号を出力スイッチ５２のゲートに印加することによって開始し、出力スイッチ５２は、カラムプロセッサ回路部をオンにする出力スイッチとして機能を果たす。バスに沿って流れる電流から得られるＶssレールに沿った抵抗変化は、レールに沿ったＶssのローカル値の変化の原因となる。
【００２９】
ローカルＶss電圧の変化は、ｎＭＯＳトランジスタ４２、４４、４６、および４８によって形成されるアクティブ回路によって補正される。その目的は、トランジスタ４２のゲート上のＶbiasを維持し、その後、線形モード電流制御装置３８にかかる一定の電圧を維持することである。カラム処理回路１０５において、出力がオンになる場合、スイッチ５６がオフになり、トランジスタ４４のゲートをキャパシタ５６の結果としてＶsslocalをトラッキングする、Ｖstrまで充電させる。トランジスタ４２、４４、４６、および４８によって形成されるアクティブ回路は、線形モード電流制御装置３８のドレイン上でＶstrが反射されるようにする。線形モード電流制御装置３８上のドレイン電圧がＶstrから外れようとする場合、トランジスタ４２およびトランジスタ４４を通じて電流の不整合が生じ、この不整合によってバイアス調整器４０上のバイアスが変化する。バイアス調整器４０は、制御素子として機能して、トランジスタ４２のゲート上の電圧が一定になり、Ｖbiasと一致するようにする。この動作方法は、Ｖssレールに沿った電圧変化がある場合において、線形モード電流制御装置３８にかかる補正バイアス電圧を維持する。
【００３０】
（ピクセル動作、出力オン、バイアス生成）
バイアス電圧、Ｖbias2は、１０マイクロアンペアの電流源を形成する、ｎＭＯＳバイアスシンクトランジスタ３７のゲートに、出力スイッチ５２によってオンに切り替わった後、印加される。バイアスシンク３７がオンになった後、トランジスタダイオードバイアス３２、シャントバイアス３４、バッファバイアス３０、およびレベルシフタバイアス２８は、オンになって、バイアス電流をカラム処理回路に提供する。ダイオードバイアス３２は、電流源のセットについて、電圧を設定する。レベルシフタバイアス２８は、レベルシフタ２４にバイアス電流を提供し、バッファバイアス３０は、バッファ３６にバイアス電流を提供する。シャントバイアス３４は、高い周辺光がある場合において、バイアス電流を提供して、線形モード電流制御装置３８を線形領域内に維持する。
【００３１】
シャントバイアス３４は、約３０〜５０マイクロアンペアのバイアス電流オフセット提供して、高い周辺光がある（電圧信号レベルが低い）場合において線形性を維持するように、線形モード電流制御装置３８を通じて、十分な電流を提供する。シャントバイアス３４は、シャントバイアス３４によって供給される量でバイアス調整器４０から流出する電流をオフセットするために、電流が線形モード電流制御装置３８のドレインに流れるようにする。このステップにより、信号電流ミラー１３０および基準電流ミラー１３２から流れる電流の量が減少し、線形動作が維持される。
【００３２】
（アクティブピクセル画像検出装置露光）
リセットスイッチ１７は、基準電圧１５で、ソースホロワー１８のゲート端子およびフォトダイオードカソード１４を絶縁させるように開かれる。リセットスイッチが開くことに続いて、ロウ選択スイッチ２２が開いて、画像取得システム３００を露光段階に進める。露光段階において、ピクセル１０を入射放射１２に露光することによって画像が検出される。ピクセル１０上の入射放射１２が与える影響として、フォトダイオードカソード１４上の電圧を変化させる光電子を生成することがある。好適な実施形態において、入射放射１２の取得は、リセット段階でＶpixelbiasに設定される基準電圧１５から、ソースホロワー１８にかかる電圧を減少させる。露光段階に続いて、画像取得システム３００は、読み出し段階に移る。
【００３３】
（電圧信号読み出しおよび線形Ｖ−Ｉ変換）
好適な実施形態において、カラム処理回路１０５が出力スイッチ５２によってオンにされた後、クランプ２７が、バッファ３６のゲートからの過剰な電荷を流して、ＶclinをＶssに設定する。バッファ３６のゲートは、自然にドリフトしないようにすべてのロウを定期的にクランプする。クランプ動作は、信号電圧と基準電圧の両方を正確に測定するために、２段階二重補正プロセスの第１のステップとして必要である。微小電流によりバッファ３６のゲート電圧が自然に変化され得るので、そのレベルを所定の電圧に設定することが重要である。ピクセル上の電圧信号を読み出す際の第１のステップとして、マイクロコントローラタイミングおよび制御回路３１０によりクランプ２７が、バッファ３６のゲートＶclinをクランプする。クランプステップの間、リセットされた状態から次に露光される（ｅｘｐｏｓｅｄ）ピクセルの電圧信号Ｖcolが、ロウ選択スイッチ２２のソース上に現れ、上述のように結合装置２６のゲートＶlvioutに伝搬する。
【００３４】
マイクロコントローラタイミングおよび制御回路３１０は、選択されたロウ内のすべてのピクセル１０用のロウ選択スイッチ２２をオンにして一度に１つのロウを選択する。クランプステップにより基準電流が生成され得、基準電流ミラー１３２内に格納され得る。好適な実施形態において、ＶclampはＶssに等しく、その値は約ゼロボルトである。レベルシフタ２４のゲート上の電圧が、フォトダイオードカソード１４上の電圧に続き、露光されたピクセル１０上の信号を反射する。ソースホロワー１８全体に亘って０．６ボルトの電圧降下が起こり、これにより電圧信号範囲を０．４ボルトから１．４ボルトに低下させる。レベルシフタ２４は、出力電圧レベルをアクティブピクセル１０からより１〜２ボルトの範囲内でより高い電圧へとシフトする。結合装置２６を線形キャパシタとして用いて、レベルシフタ２４からのより高い電圧をバッファ３６のゲートにおけるより低い電圧ＶclinとＡＣ結合する。アクティブピクセル１０がリセットされた後、バッファ３６のゲート上に現れる電圧を増加させ、フォトダイオード１１上に入射する光の露光による電圧信号を正確に反射する。
【００３５】
動作信号は、以下に示す通りである。ここでＴclampは、クランプが適用される時間、Ｔresetは、ピクセル１０がリセットされる時間である。Ｉtclampは、バッファ３６のゲートがクランプされた時（時間＝Ｔclamp）の基準電流ミラー１３２に格納された電流である。Ｉtresetは、アクティブピクセル１０がリセットされた時（時間＝Ｔreset）の信号電流ミラー１３０に格納された電流である。Ｖrefはピクセルのリセット基準電圧であり、Ｖsignalは周辺光の入射によるピクセル１０上の電圧変化である。Ｖlvioutは結合装置２６の上部プレート上の電圧、およびＶclinはバッファ３６のゲート上の電圧である。
【００３６】
時間＝Ｔclampにて、クランプ２７がオンとなり以下の信号を生成する：
Ｖlviout＝α（Ｖref−Ｖsignal）
ここでαはアクティブピクセル１０およびレベルシフタ２４の利得である。
【００３７】
Ｖclin＝Ｖclamp
Ｉtclamp＝η（Ｖclamp）は、基準電流ミラー１３２に格納されるオフセット電流であり、
ここでηは線形Ｖ−Ｉ変換のトランスコンダクタンスである。
【００３８】
時間＝Ｔresetにて、ピクセル１０がリセットされ、以下の信号を生成する：
Ｖlvlout＝αＶref
Ｖclin＝Ｖclamp＋αＶsignal
Ｉtreset＝η（Ｖclamp＋αＶsignal）は信号電流ミラー１３０に格納される。
【００３９】
Ｉdiffampout＝（Ｉtreset−Ｉtclamp）＝ηα（Ｖsignal）
好適な実施形態において、α＝０．８およびＶclamp＝Ｖssである。クランプ２７がオンになり、Ｖclinが所定のクランプ電圧にクランプされる。マイクロコントローラタイミングおよび制御回路３１０は基準電流ミラー１３２を選択し、基準電流値を基準電流ミラー１３２に格納する。クランプ２７がオンになると、基準電圧に比例する、電圧Ｖlviout引く入射周辺光、によって生成した電圧信号が結合器２６に常駐する。基準電流を格納した後、ピクセル１０は上述のようにリセットされる。
【００４０】
ピクセル１０がより高い基準電圧にリセットされると、結合器２６の上部プレート上の電圧が引き上げられ、ピクセル上のより高い基準電圧を反射し、そして結合器２６の下部プレート上の電圧Ｖclinが、露光中にピクセル１０への入射周辺光に比例する信号を反射するように比例して引き下げられる。バッファ３６が、線形モード電流制御デバイス３８のゲートに伝えられる出力を生成する。マイクロコントローラタイミングおよび制御回路３１０は、信号電流ミラー１３０を選択する。線形モード電流制御デバイス３８が、信号電流ミラー１３０からの電流をある量だけ流出する（ｓｉｎｋ）。その電流は、フォトダイオード１１への入射周辺光からの、電圧信号足すオフセット電流、に線形に比例する。バッファ３６のソースにおける電圧信号Ｖlininが、線形モード電流制御デバイス３８のゲートに印加される。Ｖlininは、線形モード電流制御デバイス３８によって生成される電流フロー信号Ｉlinoutを制御する。電流フローＩlinoutが定常状態（これに達するために数ナノ秒を要する）に達した後、線形モード電流制御デバイス３８によって制御される電流（アクティブピクセル上に入射する信号を表す）が、信号電流ミラーに格納される。電流を電流ミラーにおけるｐＭＯＳトランジスタのゲート上の電流に対応する電圧として格納する方法は、当該分野において公知である。
【００４１】
信号電流足すオフセット電流が、信号電流ミラー１３０に格納された後、電流が、オフセット電流を減算し、かつ出力信号への寄与を生成する差動出力回路へ入力されつつ、続いてマイクロコントローラタイミングおよび制御回路３１０が、基準電流ミラー１３２および信号電流ミラー１３０を各カラムについて読み出す。
【００４２】
マイクロコントローラタイミングおよび制御回路３１０が、信号電流ミラー１３０および基準電流ミラー１３２の動作を制御する。カラム処理回路１０５をオフにする出力スイッチ５２をオフにして、その後カラム読み出しライン上に信号電流ミラー１３０および基準電流ミラー１３２を同時に走査することによって、電流ミラーに格納された信号および基準が読み出される。赤、緑、青の信号ラインからなる各三重線について、この走査を１回につき３回繰り返す。電流ミラーの異なる動作モードの特定の別の好適な実施形態を以下に詳細に記述する。
【００４３】
（ピクセルの電圧出力およびソースホロワー負荷の物理的位置）
一方のロウから他方のロウへの信号変化の原因は、カラムバス上のピクセルの位置による。次に図５を参照して、ソースホロワー１８ａおよび１８ｂに対するソースホロワー負荷２３’の典型的な配置により、カラム内のピクセルの物理的位置に依存して、カラム内の各ピクセルの異なる抵抗降下を引き起こす。
【００４４】
図６を参照して、好適な実施形態において、ソースホロワー１８ｃおよび１８ｄに対するソースホロワー負荷２３’’は、各ピクセルの電圧出力Ｖcolに電流が流れないように物理的に配置される。ソースホロワー負荷２３’’は、カラム出力バス４００に接続されたバイアスデバイスとして機能する。レベルシフタ２４への入力が、出力バス４００およびソースホロワー負荷２３’’のドレインに接続される。典型的なピクセルアレイにおける抵抗降下が、相関二重サンプリングによって部分的に取り除かれ得るが、本発明による配置および方法は、電圧降下の変化により生じるエラーをピクセルの物理的位置によって最小化する。
【００４５】
（信号電流出力を有する電流ミラー）
別の好適な実施形態において、信号値を反射する信号電流ミラー１３０および基準電流ミラー１３２は、信号出力を生成するように動作し得る。この実施形態において、基準値が基準電流ミラー１３２に格納される。信号電流が線形モード電流制御デバイス３８を流れている場合、基準電流ミラー１３２がアクティブにされ、その結果差動信号が信号電流ミラー１３０に記憶される。ロウが読み出される場合、信号電流ミラー１３０は、信号電流出力を出力バス増幅器に供給する。この動作方法の利点は、ダウンストリーム差動出力増幅器１６０を必要とせず、各々個別のカラムにおいて電流ミラーの電流ドメインで減算を局所的に実行するので、不完全な減算ダウンストリームによる問題が生じない点にある。
【００４６】
（単一段階相関二重サンプリングを有する線形Ｖ−Ｉ変換）
図７を参照して、さらに別の実施形態を示す。この実施形態において、単一段階相関二重サンプリングが、図４に示す結合装置２６またはクランプ２７を必要とすることなく固定パターンノイズを除去し得る。線形モード電流制御デバイス３８を流れる電流は、フォトダイオードカソード１４上の電圧に比例する。マイクロコントローラタイミングおよび制御回路３１０は、基準電圧引く信号電圧、に比例する電流を格納するために信号電流ミラー１３０を選択し、ピクセル１０をリセットし、次いで基準電圧に比例する電流を格納するために基準電流ミラー１３２を選択する。マイクロコントローラタイミングおよび制御回路３１０は、出力信号を生成するために、信号電流ミラー１３０および基準電流ミラー１３２に格納された電流信号を差動出力増幅器１６０の入力への電流信号として、信号出力バス１３４および基準出力バス１３６を介して伝えられる基準電流および信号電流に変換することを制御する。この別の実施形態はまた、信号値を反射する信号電流ミラー１３０の信号出力を生成するように動作し得る。
【００４７】
別のリムーバブルメモリ／インターフェースは、ＰＣＭインターフェース、パラレルポートインターフェースまたはＵＳＢ（ユニバーサルシリアルバス）インターフェースを含み得る。
【００４８】
別の実施形態において、電流ミラーは、ｎＭＯＳまたはｐＭＯＳトランジスタのいずれかから形成され得る。ｎＭＯＳトランジスタが使用される場合、電流ミラーは、電流のソースとしてではなく電流を流出する。
【００４９】
別の実施形態において、画像取得システム３００の構成要素のすべてまたはいくつかが、単一の基板上に含まれてもよい。
【００５０】
本発明は、入射、照射に応答し、かつ従来のＣＭＯＳ画像処理デバイスにおいて現在利用可能であるよりも少ない固定パターンノイズを示す電流信号出力を提供するように有利に適応される。
【図面の簡単な説明】
【図１】 図１は、半導体画像処理装置、マイクロコントローラ、メモリ、およびリムーバブルメモリ／インターフェース回路を含む、画像取得システムの実施形態のシステムブロック図である。
【図２】 図２は、本発明による、テストロウおよびテストカラムを有する画像検出器アレイ、ならびに制御信号および回路部を含む、半導体画像処理装置の概略図である。
【図３】 図３は、本発明による、画像取得装置の機能的ブロック図である。
【図４】 図４は、本発明による、アクティブピクセルおよびカラム処理回路部を含む画像検出アレイのブロック図である。
【図５】 図５は、複数のピクセルを含む本発明の実施形態、ならびに、ロウ位置に依存するカラムバスに沿った電圧降下を示すアクティブピクセルにおけるソースホロワーについての負荷を表す、簡略化された模式図および配置である。
【図６】 図６は、複数のピクセルを含む本発明の実施形態、ならびに、ロウに依存するカラムバスに沿った電圧降下を減少するために、アクティブピクセルにおけるソースホロワーについての負荷を表す、簡略化された模式図および配置である。
【図７】 図７は、アクティブピクセル、ならびにクランプおよび結合装置を有することなく動作するカラム処理回路部を含む本発明による、画像検出アレイの代替的な実施形態のブロック図である。
Claims (22)
- 半導体画像検出装置内のアクティブピクセルからの出力電圧を電流に変換する方法であって、
線形モード電流制御デバイスをバイアスするために線形モードにバイアス電圧を供給するステップと、
前記出力電圧をより高い電圧にシフトするステップと、
前記より高い電圧をバッファデバイスへ入力するステップと、
前記入力されたより高い電圧を所定のクランプ電圧に定期的にクランプするステップと、
前記線形モード電流制御デバイスを制御するために、前記バッファデバイスから出力信号を生成するステップと、
前記アクティブピクセルからの前記出力電圧を示す前記線形モード電流制御デバイスを流れる電流信号を生成するステップと、
を包含する、方法。 - 前記アクティブピクセルの相対距離の関数として電圧出力の変化を前記電圧シフトデバイスの前記入力まで低下させるステップをさらに包含する、請求項１に記載の方法。
- 電圧供給バスに従って電圧変化の存在する間、共通電圧ソースに接続された複数の前記線形モード電流制御デバイスの線形モード動作を維持するステップをさらに包含する、請求項１に記載の方法。
- 前記電流信号を電流ミラー回路に格納するステップをさらに包含する、請求項１に記載の方法。
- 第１の電流を第１の電流ミラー回路に格納するステップであって、前記第１の電流が前記所定のクランプ電圧から供給される、ステップと、
第２の電流を第２の電流ミラー回路に格納するステップであって、該第２の電流が周辺光を受け取る前記アクティブピクセルから供給される、ステップと、
前記第１の電流ミラー回路の出力および前記第２の電流ミラー回路の出力に応答して差動信号を供給するステップと、
をさらに包含する、請求項１に記載の方法。 - 前記第１の電流ミラー回路の出力と前記第２の電流ミラー回路の出力との間の差動信号を供給するステップは、
前記第１の電流ミラー回路から基準出力バスを介して電流ベース型差動回路へ前記第１の電流信号を供給するステップと、
前記第２の電流ミラー回路から信号出力バスを介して前記電流ベース型差動回路へ前記第２の電流信号を供給するステップと、
をさらに包含する、請求項５に記載の方法。 - 第１の電流を第１の電流ミラー回路に格納するステップであって、該第１の電流は前記所定のクランプ電圧から供給される、ステップと、
前記第１の電流ミラー回路をアクティブにしつつ、差動電流を第２の電流ミラー回路に格納するステップであって、該差動電流は、周辺光を受け取る前記アクティブピクセルと前記第１の電流との差から供給される、ステップと、
前記差動電流を読み出すステップと、
をさらに包含する、請求項１に記載の方法。 - 半導体画像検出装置内のアクティブピクセルからの出力電圧を電流に変換する方法であって、
線形モード電流制御デバイスをバイアスするために線形モードにバイアス電圧を供給するステップと、
前記出力電圧をより高い電圧にシフトするステップと、
前記より高い電圧をバッファデバイスへ入力するステップと、
前記線形モード電流制御デバイスを制御するために、前記バッファデバイスから出力信号を生成するステップと、
前記アクティブピクセルからの前記出力電圧を示す前記線形モード電流制御デバイスを流れる電流信号を生成するステップと、
を包含する、方法。 - 前記アクティブピクセルの相対距離の関数として電圧出力の変化を前記電圧シフトデバイスの前記入力まで低下させるステップをさらに包含する、請求項８に記載の方法。
- 電圧供給バスに従って電圧変化の存在する間、共通電圧ソースに接続された複数の前記線形モード電流制御デバイスの線形モード動作を維持するステップをさらに包含する、請求項８に記載の方法。
- 前記信号電流を電流ミラー回路に格納するステップをさらに包含する、請求項８に記載の方法。
- 第１の電流を第１の電流ミラー回路に格納するステップであって、前記第１の電流が前記周辺光を受け取る前記アクティブピクセルから供給される、ステップと、
第２の電流を第２の電流ミラー回路に格納するステップであって、該第２の電流が周辺光から遮蔽された該アクティブピクセルから供給されるステップと、
前記第１の電流ミラー回路の出力および前記第２の電流ミラー回路の出力に応答して差動信号を供給するステップと、
をさらに包含する、請求項８に記載の方法。 - 前記第１の電流ミラー回路の出力と前記第２の電流ミラー回路の出力との間の差動信号を供給するステップは、
前記第１の電流ミラー回路から基準出力バスを介して電流ベース型差動回路へ前記第１の電流信号を供給するステップと、
前記第２の電流ミラー回路から信号出力バスを介して前記電流ベース型差動回路へ前記第２の電流信号を供給するステップと、
をさらに包含する、請求項１２に記載の方法。 - 第１の電流を第１の電流ミラー回路に格納するステップであって、該第１の電流は前記所定のクランプ電圧から供給される、ステップと、
前記第１の電流ミラー回路をアクティブにしつつ、差動電流を第２の電流ミラー回路に格納するステップであって、前記差動電流は、周辺光を受け取る前記アクティブピクセルと前記第１の電流との差から供給される、ステップと、
前記差動電流を読み出すステップと、
をさらに包含する、請求項８に記載の方法。 - ロウおよびカラム状に配列された複数のアクティブピクセルであって、各ピクセルが出力電圧を生成する、アクティブピクセルと、
一度に１つのロウを前記アクティブピクセルからの出力に接続されるレベルシフタと、
前記レベルシフタの出力に接続された結合装置と、
前記結合装置に接続された入力および出力を有するバッファと、
前記バッファの前記入力に接続されたクランプと、
前記バッファの前記出力に接続された線形モード電流制御デバイスと、
バイアス電流を前記線形モード電流制御デバイスに供給する電流ソースと、
を備える半導体画像処理装置。 - カラム出力バスに接続されたバイアスデバイスと、
前記出力バスに接続された前記レベルシフタへの入力であって、前記ピクセルの出力電圧が前記バイアスデバイスと前記レベルシフタへの入力との間の前記カラム出力バスに接続される、レベルシフタへの入力と、
をさらに備える、請求項１５に記載の半導体画像処理装置。 - 一度に電圧ソースを１つのロウに供給するバスと、
前記バスに従って電圧降下の存在下にて前記線形モード電流制御デバイスに印加されるバイアス電圧を維持する手段と、
をさらに備える、請求項１５に記載の半導体画像処理装置。 - 前記線形モード電流制御デバイス、バッファ、およびレベルシフタの各々がＣＭＯＳトランジスタである、請求項１５に記載の半導体画像処理装置。
- ロウおよびカラム状に配列された複数のアクティブピクセルであって、各ピクセルが出力電圧を生成する、アクティブピクセルと、
一度に１つのロウを前記アクティブピクセルからの出力に接続されるレベルシフタと、
前記レベルシフタの出力に接続され、かつ出力を有するバッファと、 該バッファの前記出力に接続された線形モード電流制御デバイスと、
バイアス電流を前記線形モード電流制御デバイスに供給する電流ソースと、
を備える半導体画像処理装置。 - カラム出力バスに接続されたバイアスデバイスと、
前記出力バスに接続された前記レベルシフタへの入力であって、前記ピクセルの出力電圧が前記バイアスデバイスと前記レベルシフタへの入力との間の前記カラム出力バスに接続される、レベルシフタへの入力と、
をさらに備える、請求項１９に記載の半導体画像処理装置。 - 一度に電圧ソースを１つのロウに供給するバスと、
前記バスに従って電圧降下の存在下にて前記線形モード電流制御デバイスに印加されるバイアス電圧を維持する手段と、
をさらに備える、請求項１９に記載の半導体画像処理装置。 - 前記線形モード電流制御デバイス、バッファ、およびレベルシフタの各々がＣＭＯＳトランジスタである、請求項１９に記載の半導体画像処理装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/298,158 | 1999-04-23 | ||
| US09/298,158 US6704050B1 (en) | 1999-04-23 | 1999-04-23 | Active-pixel image sensing device with linear mode voltage to current conversion |
| PCT/US2000/009954 WO2000065824A1 (en) | 1999-04-23 | 2000-04-13 | Active-pixel image sensing device with linear mode voltage to current conversion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002543683A JP2002543683A (ja) | 2002-12-17 |
| JP4632550B2 true JP4632550B2 (ja) | 2011-02-16 |
Family
ID=23149310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000614649A Expired - Lifetime JP4632550B2 (ja) | 1999-04-23 | 2000-04-13 | 線形モード電圧／電流変換を有するアクティブピクセル画像検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6704050B1 (ja) |
| EP (1) | EP1090499A1 (ja) |
| JP (1) | JP4632550B2 (ja) |
| WO (1) | WO2000065824A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7630011B1 (en) * | 1999-03-19 | 2009-12-08 | Aptina Imaging Corporation | High-speed sampling of signals in active pixel sensors |
| TW580570B (en) * | 2001-11-29 | 2004-03-21 | Toshiba Corp | Sensor device |
| AU2002351116A1 (en) * | 2001-12-21 | 2003-07-09 | Koninklijke Philips Electronics N.V. | Image pick-up device and camera system comprising an image pick-up device |
| US7397505B2 (en) * | 2002-01-17 | 2008-07-08 | Zoran Corporation | CMOS sensor with over-saturation abatement |
| FR2838903B1 (fr) * | 2002-04-17 | 2005-08-05 | St Microelectronics Sa | Procede et dispositif de lecture de cellules photosensibles |
| JP3969190B2 (ja) | 2002-05-30 | 2007-09-05 | ソニー株式会社 | 撮像信号処理方法、撮像信号処理装置、撮像装置 |
| KR20030096659A (ko) * | 2002-06-17 | 2003-12-31 | 삼성전자주식회사 | 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법 |
| DE602004021985D1 (de) * | 2003-03-25 | 2009-08-27 | Panasonic Corp | Bildaufnahmevorrichtung, die Detailverlust schattiger Bereiche vermeidet |
| US7280143B2 (en) | 2003-04-14 | 2007-10-09 | Micron Technology, Inc. | CMOS image sensor with active reset and 4-transistor pixels |
| US7365784B2 (en) * | 2003-04-15 | 2008-04-29 | Micron Technology, Inc. | Column sample-and-hold cell for CMOS APS sensor |
| US7215370B2 (en) * | 2003-07-23 | 2007-05-08 | Alphaplus Semiconductor Inc. | Pseudo-BJT based retinal focal-plane sensing system |
| US7456885B2 (en) * | 2003-08-22 | 2008-11-25 | Micron Technology, Inc. | Per column one-bit ADC for image sensors |
| DE60333757D1 (de) * | 2003-11-04 | 2010-09-23 | St Microelectronics Res & Dev | Verbesserungen in oder in Bezug auf Bildsensoren |
| US7003068B2 (en) * | 2004-06-21 | 2006-02-21 | Kenet, Inc. | Device for subtracting or adding a constant amount of charge in a charge-coupled device at high operating frequencies |
| US7515188B2 (en) * | 2004-07-16 | 2009-04-07 | Micron Technology, Inc. | Method and system for reducing mismatch between reference and intensity paths in analog to digital converters in CMOS active pixel sensors |
| JP4817354B2 (ja) * | 2004-11-05 | 2011-11-16 | ローム株式会社 | 半導体チップ |
| DE102005022338A1 (de) * | 2005-05-13 | 2006-11-16 | Texas Instruments Deutschland Gmbh | Integrierte Treiberschaltungsstruktur |
| JP4194633B2 (ja) * | 2006-08-08 | 2008-12-10 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP5074808B2 (ja) * | 2007-04-11 | 2012-11-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| FR2918449B1 (fr) * | 2007-07-02 | 2010-05-21 | Ulis | Dispositif de detection de rayonnement infrarouge a detecteurs bolometriques |
| FR2921756B1 (fr) * | 2007-09-27 | 2009-12-25 | Commissariat Energie Atomique | Matrice de pixels dotes de regulateurs de tension. |
| CN101557456B (zh) * | 2008-04-10 | 2010-12-29 | 联咏科技股份有限公司 | 相关二重取样电路及互补金属氧化物半导体影像感测单元 |
| JP5171431B2 (ja) * | 2008-06-26 | 2013-03-27 | 株式会社ジャパンディスプレイウェスト | 光電変換装置、放射線撮像装置及び放射線検出装置 |
| US8970707B2 (en) * | 2008-12-17 | 2015-03-03 | Sony Computer Entertainment Inc. | Compensating for blooming of a shape in an image |
| US9264676B2 (en) * | 2012-01-06 | 2016-02-16 | Microsoft Technology Licensing, Llc | Broadband imager |
| WO2017022119A1 (ja) * | 2015-08-06 | 2017-02-09 | オリンパス株式会社 | 撮像装置および内視鏡システム |
| US11770322B1 (en) * | 2022-04-29 | 2023-09-26 | Allegro Microsystems, Llc | Electronic circuit to communicate information as an electrical current on two wires such that the electrical current is stabilized by measuring a voltage on a transistor within the electronic circuit |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5119038A (en) | 1988-12-09 | 1992-06-02 | Synaptics, Corporation | CMOS current mirror with offset adaptation |
| JP2913876B2 (ja) * | 1991-03-08 | 1999-06-28 | ソニー株式会社 | 固体撮像装置 |
| US5488415A (en) | 1993-07-09 | 1996-01-30 | Olympus Optical Co., Ltd. | Solid-state image pickup device having a photoelectric conversion detection cell with high sensitivity |
| JP2586393B2 (ja) * | 1993-12-08 | 1997-02-26 | 日本電気株式会社 | 固体撮像素子の信号処理回路 |
| US5841126A (en) | 1994-01-28 | 1998-11-24 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| US6166768A (en) * | 1994-01-28 | 2000-12-26 | California Institute Of Technology | Active pixel sensor array with simple floating gate pixels |
| US5471515A (en) | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| US5461425A (en) | 1994-02-15 | 1995-10-24 | Stanford University | CMOS image sensor with pixel level A/D conversion |
| JPH07284024A (ja) * | 1994-04-07 | 1995-10-27 | Nippon Hoso Kyokai <Nhk> | 固体撮像素子 |
| EP0760191B1 (en) * | 1994-05-19 | 1999-06-23 | Polaroid Corporation | Cmos imaging array with active pixels |
| JPH08163311A (ja) * | 1994-12-05 | 1996-06-21 | Matsushita Electric Ind Co Ltd | イメージセンサ |
| JPH08251490A (ja) * | 1995-03-14 | 1996-09-27 | Nikon Corp | 固体撮像装置 |
| JP3500761B2 (ja) * | 1995-03-09 | 2004-02-23 | 株式会社ニコン | 固体撮像装置及びその駆動方法 |
| US5654537A (en) * | 1995-06-30 | 1997-08-05 | Symbios Logic Inc. | Image sensor array with picture element sensor testability |
| JPH0946597A (ja) | 1995-07-31 | 1997-02-14 | Sony Corp | 固体撮像装置およびその駆動方法 |
| ATE227487T1 (de) | 1995-08-11 | 2002-11-15 | Toshiba Kk | Bildaufnahmesystem, integrierte festkörperbildaufnahmehalbleiterschaltung |
| JPH09168117A (ja) | 1995-12-18 | 1997-06-24 | Sony Corp | 固体撮像素子 |
| JPH09172577A (ja) | 1995-12-20 | 1997-06-30 | Sony Corp | 固体撮像素子の駆動方法およびビデオカメラ |
| US5923794A (en) * | 1996-02-06 | 1999-07-13 | Polaroid Corporation | Current-mediated active-pixel image sensing device with current reset |
| JP4035194B2 (ja) * | 1996-03-13 | 2008-01-16 | キヤノン株式会社 | Ｘ線検出装置及びｘ線検出システム |
| JP3695827B2 (ja) * | 1996-03-13 | 2005-09-14 | 株式会社東芝 | 固体撮像装置 |
| JPH1013746A (ja) | 1996-06-27 | 1998-01-16 | Sony Corp | 固体撮像装置 |
| JPH1028240A (ja) | 1996-05-10 | 1998-01-27 | Sony Corp | 増幅型固体撮像素子、その固定パターンノイズ補正方法、並びに、補正値書き込み方法 |
| US5892540A (en) | 1996-06-13 | 1999-04-06 | Rockwell International Corporation | Low noise amplifier for passive pixel CMOS imager |
| US5886659A (en) * | 1996-08-21 | 1999-03-23 | California Institute Of Technology | On-focal-plane analog-to-digital conversion for current-mode imaging devices |
| JPH10178546A (ja) | 1996-10-18 | 1998-06-30 | Ricoh Co Ltd | 画像読取装置 |
| JP3818711B2 (ja) | 1996-12-02 | 2006-09-06 | 日本テキサス・インスツルメンツ株式会社 | 相関二重サンプリング回路 |
| JP3544084B2 (ja) | 1996-12-10 | 2004-07-21 | シャープ株式会社 | 増幅型固体撮像装置 |
| JPH10178167A (ja) | 1996-12-16 | 1998-06-30 | Sony Corp | 固体撮像装置及びその特性調整方法 |
| JP2871640B2 (ja) | 1996-12-18 | 1999-03-17 | 日本電気株式会社 | 固体撮像素子の駆動方法 |
| JPH10178589A (ja) | 1996-12-18 | 1998-06-30 | Nikon Corp | 固体撮像装置 |
| JPH10294949A (ja) * | 1997-02-19 | 1998-11-04 | Sony Corp | カラー方式固体撮像装置 |
| JP3369911B2 (ja) * | 1997-06-30 | 2003-01-20 | 株式会社東芝 | 固体撮像装置 |
| JP3673620B2 (ja) | 1997-07-18 | 2005-07-20 | キヤノン株式会社 | 光電変換装置 |
| JPH1188770A (ja) * | 1997-09-03 | 1999-03-30 | Nissan Motor Co Ltd | イメージセンサ装置 |
| US5965871A (en) * | 1997-11-05 | 1999-10-12 | Pixart Technology, Inc. | Column readout multiplexer for CMOS image sensors with multiple readout and fixed pattern noise cancellation |
| US6535247B1 (en) * | 1998-05-19 | 2003-03-18 | Pictos Technologies, Inc. | Active pixel sensor with capacitorless correlated double sampling |
| US6242728B1 (en) * | 1998-08-20 | 2001-06-05 | Foveon, Inc. | CMOS active pixel sensor using native transistors |
-
1999
- 1999-04-23 US US09/298,158 patent/US6704050B1/en not_active Expired - Lifetime
-
2000
- 2000-04-13 WO PCT/US2000/009954 patent/WO2000065824A1/en not_active Ceased
- 2000-04-13 JP JP2000614649A patent/JP4632550B2/ja not_active Expired - Lifetime
- 2000-04-13 EP EP00925973A patent/EP1090499A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002543683A (ja) | 2002-12-17 |
| WO2000065824A1 (en) | 2000-11-02 |
| US6704050B1 (en) | 2004-03-09 |
| EP1090499A1 (en) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4632550B2 (ja) | 線形モード電圧／電流変換を有するアクティブピクセル画像検出装置 | |
| US12137292B2 (en) | Anti-eclipse circuitry with tracking of floating diffusion reset level | |
| Aw et al. | A 128/spl times/128-pixel standard-cmos image sensor with electronic shutter | |
| JP3517614B2 (ja) | 固体撮像装置 | |
| US6963371B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
| US7277130B2 (en) | Image pick-up device and camera system comprising an image pick-up device | |
| US6747264B2 (en) | Changeable gain amplifier, solid-state imaging device and optical signal reading method | |
| US8427558B2 (en) | Image pickup apparatus | |
| US7135665B2 (en) | Solid-state image sensing apparatus including a noise suppressing circuit | |
| US20120045146A1 (en) | Apparatus and method for eliminating artifacts in active pixel sensor (aps) imagers | |
| US7345269B2 (en) | Method and apparatus providing configurable current source device for image sensors with a selective current at an output node | |
| JP2005513899A6 (ja) | 撮像装置およびこれを備えるカメラ | |
| US8026960B2 (en) | Image sensor and associated readout system | |
| KR20010013303A (ko) | 고정 패턴 잡음이 감소된 ｃｍｏｓ 영상 센서 | |
| KR20010013306A (ko) | 개선된 곡선인자를 가진 ｃｍｏｓ 영상 센서 | |
| US20090273691A1 (en) | Method and apparatus providing analog row noise correction and hot pixel filtering | |
| JP4770618B2 (ja) | 固体撮像装置 | |
| US7280144B2 (en) | Solid-state image sensing device with reduced leak current | |
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| Moussa et al. | CMOS APS ASIC testing and evaluation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20070314 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4632550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |