JP3369911B2

JP3369911B2 - 固体撮像装置

Info

Publication number: JP3369911B2
Application number: JP17450497A
Authority: JP
Inventors: 圭司馬渕; 英史大場; 道夫佐々木; 長孝田中; 良平宮川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 2003-01-20
Anticipated expiration: 2017-06-30
Also published as: JPH1126740A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置、特
に増幅型ＭＯＳ型固体撮像装置に関する。

【０００２】

【従来の技術】図６は従来の増幅型ＭＯＳ型固体撮像装
置の回路配置の概略図である。図６において、点線で囲
まれた部分が１つのセル１を示す。一般には複数のセル
１が行列２次元状に配置されてセルアレイ２を構成す
る。フォトダイオードＰＤで光電変換によって生成され
た光電子は転送トランジスタＴを通して検出部ＤＮヘ送
られる。検出部ＤＮは増幅トランジスタＡｍｐのゲート
につながっているので、増幅トランジスタＡｍｐのゲー
ト電圧が光電子数によって変調される。増幅トランジス
タＡｍｐはセル１部の上方又は下方に設けられた負荷ト
ランジスタＬｏａｄとともにソースフォロア回路を構成
しており、増幅トランジスタＡｍｐのゲート電位に応じ
た電圧が垂直信号線Ｓｉｇに現れる。これにより、垂直
信号線Ｓｉｇの電圧を通してフォトダイオードＰＤに入
った光の大小を知ることができる。ドレインＤには電源
電圧Ｖｄｄが与えられている。

【０００３】アドレストランジスタＡｄは行を選択する
ために入っている。検出部ＤＮの光電子をリセットトラ
ンジスタＲを通してドレインＤに排出すると、検出部Ｄ
Ｎがリセットされる．ＭＯＳ型固体撮像装置のＣＣＤ型
固体撮像装置に対する長所の一つがグランド（Ｖｓｓ＝
０Ｖ）と電源電圧Ｖｄｄの２電圧で駆動できることであ
る。横方向に出ているアドレス、リセット、転送ゲート
の３本の配線はセル１部の左あるいは右側あるいは両方
に設けられた垂直シフトレジスタ３によって０Ｖ（＝Ｖ
ｓｓ）と電源電圧Ｖｄｄの２値で駆動される。セル１間
の特性ばらつきを補償するためにノイズキャンセラ回路
５を搭載することもある。セル１の出力電圧は水平シフ
トレジスタ４によって順番に水平信号線に読み出され、
出力アンプ６を通して固体撮像装置の出力となる。

【０００４】増幅型ＭＯＳ型固体撮像装置は現在主流と
なっているＣＣＤ型の固体撮像装置に比較して低電圧駆
動が可能であることが特長の一つである。ＣＣＤでは例
えば１５Ｖといった高電圧が要求されるが、増幅型ＭＯ
Ｓ型固体撮像装置では例えば５Ｖの電圧で動作する。し
かし将来メモリやロジックなどの他のシステムと共通の
電源電圧を要求される場合に更なる低電圧化の工夫が必
要となることが予想される。その場合に障害となる点を
以下に説明する。

【０００５】図７は従来のセル１の動作を概念的に示す
ポテンシャル図である。左からフォトダイオードＰＤ、
転送トランジスタＴ、検出部ＤＮ、リセットトランジス
タＲ、ドレインＤ、増幅トランジスタＡｍｐ、増幅トラ
ンジスタＡｍｐとアドレストランジスタＡｄで共有して
いる拡散層Ｆ、アドレストランジスタＡｄ、垂直信号線
Ｓｉｇ、負荷トランジスタＬｏａｄ、グランドＶｓｓの
順に描いている。下向きがポテンシャル正の方向であ
る。フォトダイオードＰＤとそこから転送された電子が
溜まる所を斜線で表示している。垂直信号線電位Ｖｓｉ
ｇは次のように決まる。検出部ＤＮがリセットされる
と、その電位はリセットトランジスタＲをＯＮしたとき
のチャネル電位Ｖｃｈ（Ｒ）にほぼそろう。リセットト
ランジスタＲがＯＮするとき、ゲート電圧はＶｄｄであ
るので、Ｖｃｈ（Ｒ）はＶｄｄからリセットトランジス
タＲのしきい値落ちによって決まる。この検出部ＤＮに
転送トランジスタＴを通してフォトダイオードＰＤの光
電子を導入すると、ここでは斜線で示した分だけ検出部
ＤＮの電位がマイナス側に変化する。増幅トランジスタ
Ａｍｐのゲートは検出部ＤＮにつながっているので、そ
のゲート電圧は検出部ＤＮの電圧と等しく、そのチャネ
ル電圧は、検出部ＤＮの電圧からの増幅トランジスタＡ
ｍｐのしきい値落ちで決まる。そのソース電圧に当たる
拡散層Ｆの電位は、さらに増幅トランジスタＡｍｐのＯ
Ｎ抵抗分だけ下がったものとなる。セル１が選択されて
いる場合アドレストランジスタＡｄのゲートには電源電
圧Ｖｄｄがかけられているので、垂直信号線Ｓｉｇには
拡散層Ｆの電位からアドレストランジスタＡｄのＯＮ抵
抗分だけ下がった電圧Ｖｓｉｇが現れる。この電圧Ｖｓ
ｉｇがセル１の出力なのであるが、Ｖｓｉｇが負荷トラ
ンジスタＬｏａｄのチャネル電圧Ｖｃｈ（ｌｏａｄ）よ
りも小さくなると、すなわち図７において上側に来る
と、出力の線形性が損なわれる。ここで、Ｖｃｈ（ｌｏ
ａｄ）はＶｓｓから負荷トランジスタＬｏａｄのＯＮ抵
抗分だけ大きい電位である。このように、３つのトラン
ジスタのＯＮ抵抗と２つのトランジスタのしきい値落ち
と信号電子による変化分を合わせたものを電源電圧Ｖｄ
ｄ以下にしなければならない。逆に言えば、増幅型ＭＯ
Ｓ型固体撮像装置に入力する電源電圧は３つのトランジ
スタのＯＮ抵抗と２つのトランジスタのしきい値落ちと
信号電子による変化分を合わせたものの和よりも低電圧
化ができないことになる。このために、例えば３．３Ｖ
あるいはそれ以下の１．５Ｖというような電源電圧では
各トランジスタのばらつきをも考慮した上でセル１の動
作マージンを十分確保することが難しくなる。

【０００６】また、この動作では次に説明するような特
性上の欠点が存在する。図８は、左からフォトダイオー
ドＰＤ、転送トランジスタＴ、検出部ＤＮ、リセットト
ランジスタＲ、ドレインＤの順に描いたポテンシャル図
である。

【０００７】図８（ａ）は検出部ＤＮの電子をリセット
した後の状態であり、転送トランジスタＴとリセットト
ランジスタＲはゲート電圧に０Ｖを入れてＯＦＦしてお
り、検出部ＤＮ電位はリセットトランジスタＲのゲート
に電源電圧Ｖｄｄを入れてＯＮしたときのチャネル電圧
Ｖｃｈ（Ｒ）にほぼ等しくなっている。

【０００８】フォトダイオードＰＤには斜線で示したよ
うに光電子が溜まっている。次に転送トランジスタＴを
ＯＮした時に、図８（ｂ）の状態になる。この時、フォ
トダイオードＰＤの電子の一部が検出部ＤＮに流れ込
み、フォトダイオードＰＤと検出部ＤＮの電位が等しく
なる。次に転送トランジスタＴをＯＦＦすると、図８
（ｃ）の状態になる。このとき転送トランジスタＴのチ
ャネルに存在する電子がフォトダイオードＰＤと検出部
ＤＮに分配されて、フォトダイオードＰＤと検出部ＤＮ
が電気的に分離される。この状態で光信号が垂直信号線
Ｓｉｇに読み出される。

【０００９】次回信号を読み出す前にリセットトランジ
スタＲのゲート電圧に電源電圧をかけてリセットトラン
ジスタＲをＯＮすると検出部ＤＮの信号電子がドレイン
に捨てられ、図８（ｄ）の状態になる。リセットトラン
ジスタＲをＯＦＦして図８（ａ）の状態に戻る。この動
作において、図８（ｂ）で光電子をフォトダイオードＰ
Ｄから全て検出部ＤＮに転送することができないので、
さらにフォトダイオードＰＤのリセットを行うなどしな
いと光電子がフォトダイオードＰＤに残り、次回以降信
号を読み出すときに残像となる。この問題はＣＣＤのよ
うにフォトダイオードＰＤが低い電位で完全空乏化して
電子を完全転送できる場合には起こらないが、ＭＯＳ型
固体撮像装置ではセル１にトランジスタが存在するの
で、その動作を保証する為にウェル濃度を高くする必要
があり、そのために完全空乏化するフォトダイオードＰ
Ｄの作製は非常に難しい。また、光電子がフォトダイオ
ードＰＤと検出部ＤＮで分配されるために変換ゲイン
（光電子１個当たりの信号振幅）が落ちる。

【００１０】

【発明が解決しようとする課題】上記のように、増幅型
ＭＯＳ型固体撮像装置ではトランジスタのしきい値とＯ
Ｎ抵抗で決まる値以下の電源電圧で動作させることが不
可能であった。また、フォトダイオードＰＤの信号電子
が完全転送できず、残像となった。また、変換ゲインが
小さかった。

【００１１】本発明は増幅型ＭＯＳ型固体撮像装置に入
力する電源電圧の低電圧化を図り、また残像を防止し、
高い変換ゲインの撮像出力を得る固体撮像装置を提供す
ることを目的とする。

【００１２】

【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を講じた。本発明では、
増幅型ＭＯＳ型固体撮像装置において、固体撮像装置
（同一チップ内）に昇圧回路７を搭載することを特徴と
している。

【００１３】昇圧回路７の出力は、セル１のリセットト
ランジスタＲのゲート配線に入力する。あるいは同時に
セル１のアドレストランジスタＡｄのゲート配線に入力
する。

【００１４】リセットトランジスタＲのゲート配線に入
力する昇圧電圧の値は、リセットトランジスタＲが線形
領域で動作する範囲に設定する。昇圧回路７搭載の有無
とは別に、転送トランジスタＴをＯＮする時のゲート電
圧をリセットトランジスタＲをＯＮする時のゲート電圧
よりも低くする。または転送トランジスタＴのしきい値
をリセットトランジスタＲのしきい値よりも高くする。

【００１５】増幅型ＭＯＳ型固体撮像装置に昇圧回路７
を搭載することによって、外部から入力する電源電圧を
高くしたり、電源電圧の数を増やしたりせずに電源電圧
を下げることができる。

【００１６】この昇圧回路７によって多くの端子を昇圧
することはせず、リセットトランジスタＲのゲートに昇
圧電圧を導入することで低電圧駆動が可能になる。これ
は、セル１以外の回路は基本的に論理回路であるのて低
電圧化が容易であるが、セル１の部分のみが従来の技術
の項で説明した事情で低電圧化が難しく、さらにリセッ
トトランジスタＲのしきい値落ちが最も電圧を下げマー
ジンを無くす要因となっているからである。例えば電源
電圧がＶｄｄ＝３．３Ｖでリセットトランジスタのしき
い値が０．６Ｖの場合、基板バイアス効果も加味された
しきい値落ちによって検出部ＤＮの電圧がおよそ２．２
Ｖと、Ｖｄｄから約１．１Ｖも電圧が下がってしまう。
トランジスタのＯＮ抵抗による電圧降下は０．１Ｖ〜
０．３Ｖ程度であるので、リセットトランジスタＲのし
きい値落ちを防ぐことが最も効果が大きい。従来の技術
の項で説明した図７を参照して、リセットトランジスタ
Ｒのゲート電圧を昇圧すれば、そのチャネル電圧Ｖｃｈ
（Ｒ）が高くなり、その分だけ垂直信号線Ｓｉｇ電圧Ｖ
ｓｉｇも高くなるのでＶｓｉｇと負荷トランジスタＬｏ
ａｄのチャネル電圧Ｖｃｈ（ｌｏａｄ）の差が大きくな
り、動作マージンを取れるようになる。これは一律に電
圧を高くすることと比べて、ＤＣ電流を流さないリセッ
トトランジスタＲのゲートのみの電圧を上げることによ
って消費電力の増加を抑え、昇圧回路７の電流駆動能力
が小さくて良いのでその搭載が容易である。

【００１７】リセットトランジスタＲのゲート電圧を昇
圧する場合、その昇圧電圧をリセットトランジスタＲが
線形領域で動作する範囲に設定することによって、安定
した動作が可能になる。これは、リセット後の検出部Ｄ
Ｎ電位が電源電圧にそろい、昇圧電圧のばらつきを反映
しないことによる。もしも昇圧電圧をリセットトランジ
スタＲが飽和領域で動作する範囲に設定すると、リセッ
ト後の検出部ＤＮ電位が、昇圧電圧からリセットトラン
ジスタＲのしきい値を引いた値になるので、昇圧電圧の
ばらつきがそのまま検出部ＤＮの電圧のばらつきになっ
てしまう。

【００１８】また、昇圧回路７を採用する場合、リセッ
トトランジスタＲとともにアドレストランジスタＡｄの
ゲート電圧を昇圧すると動作的に有利である。アドレス
トランジスタＡｄは行を選択するためだけに入っている
ので、ＯＮのときには抵抗ができるだけ小さいことが望
ましい。アドレストランジスタＡｄのゲート電圧を昇圧
すれば、アドレストランジスタＡｄのＯＮ抵抗が小さく
なるので、その分動作マージンが広くなる。

【００１９】昇圧回路７を搭載する、しないに関わら
ず、転送トランジスタＴのゲート電圧をリセットトラン
ジスタＲのゲート電圧よりも下げること、または転送ト
ランジスタＴのしきい値をリセットトランジスタＲのし
きい値よりも高くすることによって、残像が無く変換ゲ
インの高い出力を得ることができる．本発明の原理を図
１を用いて説明する。図１は、左から順にフォトダイオ
ードＰＤ−転送トランジスタＴ−検出部ＤＮ−リセット
トランジスタＲ−ドレインＤにおけるポテンシャル図で
あり、下側が正の方向に描かれている。図１（ａ）は従
来どおり転送ゲートとリセットトランジスタＲのゲート
を電源電圧Ｖｄｄで駆動する場合であり、比較を容易に
するために、図７のフォトダイオードＰＤからドレイン
Ｄまでと、図８とに示した部分と基本的に同じ部分を示
している。この場合は、先に説明したように、残像が存
在し、かつ変換ゲインも小さい。

【００２０】図１（ｂ）はリセットトランジスタＲのゲ
ート電圧を昇圧することによって、転送トランジスタＴ
のゲート電圧がリセットトランジスタＲのゲート電圧よ
りも小さくなるようにした状態を示す。このとき、リセ
ットトランジスタＲと転送トランジスタＴとのゲート電
圧の差を十分に取ることによって、フォトダイオードＰ
Ｄから読み出した光電子が検出部ＤＮに全て溜まった場
合であっても、検出部ＤＮの電圧が転送トランジスタＴ
のチャネル電圧Ｖｃｈ（Ｔ）よりも高くなっているよう
にすると、転送トランジスタＴのチャネル部には電子が
残らない状態でフォトダイオードＰＤから光電子を読み
出せる。従って、本発明によれば、転送トランジスタＴ
のチャネル部の電子がフォトダイオードＰＤに戻って残
像が起こることが防止できる。また、本発明によれば、
フォトダイオードＰＤの１サイクル分の光電子を全て検
出部ＤＮに読み出せるので、変換ゲインが大きい。

【００２１】なお、上記の説明においては、リセットト
ランジスタＲのゲートを昇圧する場合を説明したが、同
じ効果が、転送トランジスタＴのゲート電圧を下げるこ
とによっても得られる。この場合の例を、図１（ｃ）に
示す。図１（ｃ）は、リセットトランジスタＲのゲート
電圧はＶｄｄであり、転送トランジスタＴのゲート電圧
がそれよりも低い電圧に設定されている場合である。こ
の場合でも、それぞれのゲート電圧Ｖｃｈ（Ｔ）とＶｃ
ｈ（Ｒ）の間に十分な差をつけて、読み出し時にも転送
ゲートのチャネル下に電子が残らないようにできるの
で、残像防止と変換ゲインの向上が得られる。なお、リ
セットトランジスタＲと転送トランジスタＴのゲート電
圧が同一電圧の場合であっても、リセットトランジスタ
Ｒのしきい値よりも転送トランジスタＴのしきい値を大
きくすることによって、図１（ｃ）の状態が実現できる
ので、同じ効果が得られる。

【００２２】

【発明の実施の形態】図面を参照して本発明の実施の形
態を説明する。図２に、本発明の第１実施形態に係る固
体撮像装置の基本的な回路構成であるブロック図を示
す。図２において、図６と同じ部分には、同じ符号を付
し、詳細な説明は省略する。図２が図６と異なる点は、
装置（すなわち、同一チップ内）に昇圧回路７を付加し
た点である。

【００２３】この昇圧回路７の出力ＶＨはレベルシフタ
８を通してリセットトランジスタＲのゲート配線に入力
される，リセットトランジスタＲのゲート配線はこの昇
圧電圧ＶＨとグランド０Ｖの２値で垂直シフトレジスタ
３によって駆動される。転送トランジスタＴ、アドレス
トランジスタＡｄのゲート配線は垂直シフトレジスタ３
に入っており、電源電圧Ｖｄｄとグランド０Ｖの２値で
駆動される。この構成により、リセットトランジスタＲ
のゲートは転送トランジスタＴのゲートよりも高い電圧
で駆動するという条件を満たしている。

【００２４】また、上記の構成において、電源電圧Ｖｄ
ｄは３．３Ｖとし、昇圧電圧ＶＨを５．５Ｖとした。し
きい値はリセット（Ｒ）、増幅（Ａｍｐ）、アドレス
（Ａｄ）のトランジスタは０．６Ｖとし、転送トランジ
スタＴは１．０Ｖとした。

【００２５】リセットトランジスタＲが線形領域で動作
するのは、実測によれば昇圧電圧ＶＨを、ＶＨ＞Ｖｄｄ×１．２５＋Ｖｔｈ（Ｒ）（ここでＶｄｄ：電源電圧、Ｖｔｈ（Ｒ）：リセットト
ランジスタＲのしきい値）の範囲に設定した場合であっ
たので、昇圧電圧の値５．５Ｖは電源電圧、昇圧電圧、
しきい値ばらつきに対するマージンを持ってリセットト
ランジスタＲが線形領域で動作する範囲に設定してい
る。

【００２６】セル１と負荷トランジスタＬｏａｄを合わ
せたポテンシャルマップは図３のようになる。ドレイン
電圧は電源電圧である３．３Ｖである。リセットトラン
ジスタＲが線形領域で動作するので、リセット直後の検
出部ＤＮの電圧は、ほぼ３．３Ｖになっており、昇圧電
圧がばらついてもほとんど変化しない。転送トランジス
タＴのチャネル電圧は１．８Ｖになっており、検出部Ｄ
Ｎには、この電圧まで変換ゲインの低下や残像の問題無
しに光電子を溜めることができる。実際にはフォトダイ
オードＰＤの容量との関係から、光電子を最大限読み出
しても検出部ＤＮの電圧は２．３Ｖとなったので、検出
部ＤＮの電圧は光電子の量によって２．３Ｖ〜３．３Ｖ
の範囲で変化し、常に問題無く動作することになる。こ
の電圧が増幅トランジスタＡｍｐのゲートに入るので、
増幅トランジスタＡｍｐのチャネル電圧はこれから増幅
器（Ａｍｐ）のしきい値落ちによって決まり、この値は
１．４〜２．２Ｖであった。増幅トランジスタＡｍｐは
飽和領域で動作しており、拡散層Ｆの電位は増幅トラン
ジスタＡｍｐのＯＮ抵抗分低く、１．１〜１．９Ｖであ
った。アドレストランジスタＡｄは線形領域で動作して
おり、信号線に出力される電圧Ｖｓｉｇはアドレストラ
ンジスタＡｄのＯＮ抵抗分低く、１．０〜１．８Ｖとな
った。この値の下隈１．０Ｖは負荷トランジスタＬｏａ
ｄのチャネル電圧０．５Ｖから０．５Ｖの余裕があり、
しきい値と電源電圧のばらつきに対して十分なマージン
がある。Ｖｓｉｇの振幅である０．８Ｖは実用的な固体
撮像装置として十分な値である。

【００２７】上記のように、本発明の固体撮像装置によ
れば、十分な動作マージンを持ったデバイスの３．３Ｖ
動作が実現できる。また、転送トランジスタＴ及びリセ
ットトランジスタＲのしきい値の調整によってさらに電
源電圧の低電圧化が可能であることも明らかである。

【００２８】図４に、本発明の第２実施形態に係る固体
撮像装置のブロック図を示す。図４において、図２と同
じ部分には、同じ符号を付し、詳細な説明は省略する。
本第２実施形態が、第１実施形態と異なるのは、セル１
のアドレストランジスタＡｄと増幅トランジスタＡｍｐ
の配置が入れ替わっていることと、アドレストランジス
タＡｄとリセットトランジスタＲの両方に昇圧電圧が入
力されていることである。

【００２９】第２実施形態において、アドレストランジ
スタＡｄがドレイン側に有るので、アドレストランジス
タＡｄのゲートをドレインと同じ電源電圧Ｖｄｄにした
場合には、アドレストランジスタＡｄは飽和領域でしか
動作せず、しきい値落ちが発生するとともにＯＮ抵抗が
高くなる。従って、この２つの和だけ動作マージンが狭
まり、低電圧化が難しい。この場合に、リセットトラン
ジスタＲのゲートのみに昇圧電圧を導入しても前述と同
様に動作マージンを広げることができるが、本実施形態
のように、リセットトランジスタＲのゲートとアドレス
トランジスタＡｄのゲートに昇圧電圧を導入することに
よってさらに良好な結果が得られる。このことを図５の
ポテンシャル図で説明する。

【００３０】電源電圧、昇圧電圧、各トランジスタのし
きい値は第１実施形態と同じである。従って、検出部Ｄ
Ｎの電圧は第１実施形態と同じく光電子の個数によって
２．３Ｖから３．３Ｖまでの範囲になる。また、転送ト
ランジスタＴのチャネル電圧が１．８Ｖであり、常に検
出部ＤＮの電圧がそれよりも高くなっていることも第１
実施形態と同じである。

【００３１】本実施形態では、アドレストランジスタＡ
ｄのゲートにも昇圧電圧が入力されており、入力されて
いる昇圧電圧はリセットトランジスタＲのゲートと同じ
なので、アドレストランジスタＡｄも十分なマージンを
持って線形領域で動作する。従って、拡散層Ｆの電圧は
アドレストランジスタＡｄのＯＮ抵抗だけドレイン電圧
より下がった３．２Ｖとなっている。増幅トランジスタ
Ａｍｐのチャネル電圧は検出部ＤＮの電圧から増幅トラ
ンジスタＡｍｐのしきい値落ちによって決まり、その値
は１．４〜２．２Ｖとなる。垂直信号線Ｓｉｇの電圧は
この値から増幅トランジスタＡｍｐのＯＮ抵抗分だけ低
くなり、１．１〜１．９Ｖとなる。この値は負荷トラン
ジスタＬｏａｄのチャネル電圧０．５Ｖから最低で０．
６Ｖのマージンを取ることができる。

【００３２】以上説明したように、本発明に係る第２実
施形態を適用することにより、従来では、困難であった
アドレストランジスタＡｄが増幅トランジスタＡｍｐよ
りもドレイン側にある配置であっても、３．３Ｖで十分
な動作マージンを持って動作することができる。また、
転送トランジスタＴのしきい値を下げることによって更
なる低電圧化にも対応できる。本発明は、上記の発明の
実施の形態に限定されるものではなく、本発明の要旨を
変更しない範囲で種々変形して実施できるのは勿論であ
る。

【００３３】

【発明の効果】本発明によれば次のような効果が得られ
る。以上詳述したように、本発明によれば、低い電源電
圧で動作マージンを確保し、残像が少なく変換ゲインの
高い固体撮像装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の作用を示すポテンシャル図。

【図２】本発明の第１実施形態を示すブロツク図。

【図３】本発明の第１実施形態の動作を示すポテンシ
ャル図。

【図４】本発明の実施例の２を示すブロック図。

【図５】本発明の実施例の２の動作を示すポテンシャ
ル図。

【図６】従来の増幅型ＭＯＳ型固体撮像装置のブロッ
ク図。

【図７】従来のセルの動作を示すポテンシャル図。

【図８】従来のセル動作の問題点を示すポテンシャル
図。

【符号の説明】

１…セル、２…セルアレイ、３…垂直シフトレジスタ、
４…水平シフトレジスタ、５…ノイズキャンセラ回路、
６…出力アンプ、７…昇圧回路、ＰＤ…フォトダイオー
ド、ＤＮ…検出部、Ｔ…転送トランジスタ、Ａｍｐ…増
幅トランジスタ、Ａｄ…アドレストランジスタ、Ｒ…リ
セットトランジスタ、Ｄ…ドレイン、Ｆ…増幅トランジ
スタとアドレストランジスタの間の拡散層、Ｌｏａｄ…
負荷トランジスタ、Ｓｉｇ…垂直信号線、Ｖｓｓ…グラ
ンド（０Ｖ）、Ｖｄｄ…電源電圧、ＶＨ…昇圧電圧、Ｖ
ｓｉｇ…垂直信号線電位、Ｖｃｈ（ｌｏａｄ）…負荷ト
ランジスタのチャネル電位、Ｖｃｈ（Ｔ）…転送トラン
ジスタのチャネル電位、Ｖｃｈ（Ｒ）…リセットトラン
ジスタのチャネル電位。

───────────────────────────────────────────────────── フロントページの続き (72)発明者田中長孝神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者宮川良平神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (56)参考文献特開平６−98080（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/14 - 27/148 H01L 29/762 - 29/768 H04N 5/335

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に形成されたフォトダイオ
ードと、このフォトダイオードの信号を入力するゲート
を有する増幅トランジスタと、前記増幅トランジスタの
ドレインに接続されたソースと電源に接続されたドレイ
ンとを有し、前記増幅トランジスタを選択的に活性化す
るアドレストランジスタと、前記増幅トランジスタのゲ
ートに接続されたソースと電源に接続されたドレインと
を有し、前記フォトダイオードの信号を排出するリセッ
トトランジスタと、を少なくとも備えた単位セルを用い
た固体撮像装置において、前記単位セルと同一のチップ内に昇圧回路を搭載してお
り、前記昇圧回路の出力が前記リセットトランジスタの
ゲートと前記アドレストランジスタのゲートに入力され
ることを特徴とする固体撮像装置。
【請求項２】半導体基板上に形成されたフォトダイオ
ードと、このフォトダイオードの信号を入力するゲート
を有する増幅トランジスタと、前記増幅トランジスタの
ソースに接続されたドレインを有し、前記増幅トランジ
スタを選択的に活性化するアドレストランジスタと、前
記増幅トランジスタのゲートに接続されたソースと電源
に接続されたドレインとを有し、前記フォトダイオード
の信号を排出するリセットトランジスタと、を少なくと
も備えた単位セルを用いた固体撮像装置において、前記単位セルと同一のチップ内に昇圧回路を搭載してお
り、前記昇圧回路の出力が前記リセットトランジスタの
ゲートと前記アドレストランジスタのゲートに入力され
ることを特徴とする固体撮像装置。
【請求項３】半導体基板上に形成されたフォトダイオ
ードと、前記フォトダイオードが接続されたソースを有
する転送トランジスタと、前記転送トランジスタのドレ
インが接続されたゲートを有する増幅トランジスタと、
この増幅トランジスタを活性化するアドレス手段と、前
記増幅トランジスタのゲートに接続されたソースと電源
に接続されたドレインとを有し、前記フォトダイオード
の信号を排出するリセットトランジスタと、を少なくと
も有する単位セルを用いた固体撮像装置において、前記リセットトランジスタのしきい値よりも前記転送ト
ランジスタのしきい値の方が高いことを特徴とする固体
撮像装置。